JP2001007342A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JP2001007342A JP2001007342A JP2000092827A JP2000092827A JP2001007342A JP 2001007342 A JP2001007342 A JP 2001007342A JP 2000092827 A JP2000092827 A JP 2000092827A JP 2000092827 A JP2000092827 A JP 2000092827A JP 2001007342 A JP2001007342 A JP 2001007342A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum oxide
- region
- substrate
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6719—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions having significant overlap between the lightly-doped drains and the gate electrodes, e.g. gate-overlapped LDD [GOLDD] TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
- H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
- H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 ガラス基板を用いた半導体装置において、ガ
ラス基板からの不純物による半導体装置の汚染を防止
し、安価で大画面、高性能の半導体装置を提供すること
を目的とする。 【解決手段】 ガラス基板３０１に接して設けられたブ
ロッキング膜３００と、前記ブロッキング膜３００上に
設けられたＴＦＴを有する半導体装置において、前記ブ
ロッキング膜３００は酸化タンタル膜からなることを特
徴とする。
ラス基板からの不純物による半導体装置の汚染を防止
し、安価で大画面、高性能の半導体装置を提供すること
を目的とする。 【解決手段】 ガラス基板３０１に接して設けられたブ
ロッキング膜３００と、前記ブロッキング膜３００上に
設けられたＴＦＴを有する半導体装置において、前記ブ
ロッキング膜３００は酸化タンタル膜からなることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス基板上に形
成され結晶質半導体膜を用いた薄膜トランジスタ（Thin
Film Transistor：ＴＦＴ）等の半導体装置及びその作
製方法に関するものである。本発明の半導体装置は、薄
膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素
子だけでなく、これら絶縁ゲート型トランジスタで構成
された半導体回路（マイクロプロセッサ、信号処理回路
または高周波回路等）を有する液晶表示装置、ＥＬ表示
装置、ＥＣ表示装置又はイメージセンサ等をも含むもの
である。加えて、本発明の半導体装置は、これらの表示
装置を搭載したビデオカメラ、デジタルカメラ、プロジ
ェクター、ゴーグルディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ又は携帯情報端末等の電子
機器をも含むものである。
成され結晶質半導体膜を用いた薄膜トランジスタ（Thin
Film Transistor：ＴＦＴ）等の半導体装置及びその作
製方法に関するものである。本発明の半導体装置は、薄
膜トランジスタ（ＴＦＴ）やＭＯＳトランジスタ等の素
子だけでなく、これら絶縁ゲート型トランジスタで構成
された半導体回路（マイクロプロセッサ、信号処理回路
または高周波回路等）を有する液晶表示装置、ＥＬ表示
装置、ＥＣ表示装置又はイメージセンサ等をも含むもの
である。加えて、本発明の半導体装置は、これらの表示
装置を搭載したビデオカメラ、デジタルカメラ、プロジ
ェクター、ゴーグルディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ又は携帯情報端末等の電子
機器をも含むものである。
【０００２】
【従来の技術】現在、半導体膜を用いた半導体素子とし
て薄膜トランジスタ（ＴＦＴ）がよく用いられている。
ＴＦＴは各種集積回路に用いられるが、特にアクティブ
マトリクス型液晶表示装置の画素部のスイッチング素子
として用いられている。更に、近年ＴＦＴの高移動度化
が進められており、画素部を駆動するドライバ回路の素
子としてもＴＦＴが用いられている。ドライバ回路に用
いられる半導体層としては、非晶質半導体膜よりも移動
度の高い、結晶質半導体膜を用いることが必要となる。
この結晶質半導体膜（結晶性半導体膜ともいう）は多結
晶半導体膜、ポリシリコン膜、微結晶半導体膜等と呼ば
れている。
て薄膜トランジスタ（ＴＦＴ）がよく用いられている。
ＴＦＴは各種集積回路に用いられるが、特にアクティブ
マトリクス型液晶表示装置の画素部のスイッチング素子
として用いられている。更に、近年ＴＦＴの高移動度化
が進められており、画素部を駆動するドライバ回路の素
子としてもＴＦＴが用いられている。ドライバ回路に用
いられる半導体層としては、非晶質半導体膜よりも移動
度の高い、結晶質半導体膜を用いることが必要となる。
この結晶質半導体膜（結晶性半導体膜ともいう）は多結
晶半導体膜、ポリシリコン膜、微結晶半導体膜等と呼ば
れている。
【０００３】このようなＴＦＴにおいて、半導体層に含
有される不純物を少なくすることが、ＴＦＴ特性を向上
させるために重要である。
有される不純物を少なくすることが、ＴＦＴ特性を向上
させるために重要である。
【０００４】ところで、アクティブマトリクス型液晶表
示装置に用いる基板として、従来から石英基板やガラス
基板などの透明な絶縁基板が用いられている。石英基板
はガラス歪点が高いため、結晶化温度を１０００℃程度
に上昇でき、結晶化時間を短縮することができる。しか
し、石英基板はガラス基板に比較して非常に高価であ
り、大量生産を考えた場合、大面積化は困難である。そ
こで、液晶表示装置に用いる基板としてガラス歪点が５
９３℃のコーニング７０５９ガラス等のガラス基板が広
く用いられている。
示装置に用いる基板として、従来から石英基板やガラス
基板などの透明な絶縁基板が用いられている。石英基板
はガラス歪点が高いため、結晶化温度を１０００℃程度
に上昇でき、結晶化時間を短縮することができる。しか
し、石英基板はガラス基板に比較して非常に高価であ
り、大量生産を考えた場合、大面積化は困難である。そ
こで、液晶表示装置に用いる基板としてガラス歪点が５
９３℃のコーニング７０５９ガラス等のガラス基板が広
く用いられている。
【０００５】これら液晶表示装置に用いるガラス基板は
普通のソーダライムガラスに比べてナトリウム（Ｎａ）
等の不純物の混入量が少なくなってはいるものの、わず
かに含まれるナトリウム（Ｎａ）等の不純物が非晶質半
導体膜の結晶化工程等における基板の加熱処理（アニー
ル）時に拡散し、ＴＦＴの活性層となる半導体層を汚染
してＴＦＴ特性を低下させることが問題となってる。
普通のソーダライムガラスに比べてナトリウム（Ｎａ）
等の不純物の混入量が少なくなってはいるものの、わず
かに含まれるナトリウム（Ｎａ）等の不純物が非晶質半
導体膜の結晶化工程等における基板の加熱処理（アニー
ル）時に拡散し、ＴＦＴの活性層となる半導体層を汚染
してＴＦＴ特性を低下させることが問題となってる。
【０００６】一般にガラス基板から活性層へのナトリウ
ム汚染を防止するため、ガラス基板と活性層の間にブロ
ッキング膜として窒化珪素膜もしくは酸化珪素膜が設け
られている。特に窒化珪素膜はナトリウムの拡散を防止
するブロッキング性能が高いためよく用いられる。しか
し、ガラス基板上に設けられた窒化珪素膜は大きな応力
を有しており、アニール工程により窒化珪素膜やそれに
接する膜のひび割れ、もしくはガラス基板の変形、破損
等が生じ、問題となっている。そのため、窒化珪素膜と
酸化珪素膜の積層膜を用いたり、酸化窒化珪素膜を用い
る等の工夫がなされている。
ム汚染を防止するため、ガラス基板と活性層の間にブロ
ッキング膜として窒化珪素膜もしくは酸化珪素膜が設け
られている。特に窒化珪素膜はナトリウムの拡散を防止
するブロッキング性能が高いためよく用いられる。しか
し、ガラス基板上に設けられた窒化珪素膜は大きな応力
を有しており、アニール工程により窒化珪素膜やそれに
接する膜のひび割れ、もしくはガラス基板の変形、破損
等が生じ、問題となっている。そのため、窒化珪素膜と
酸化珪素膜の積層膜を用いたり、酸化窒化珪素膜を用い
る等の工夫がなされている。
【０００７】
【発明が解決しようとする課題】しかし、ブロッキング
膜として、上記積層膜や酸化窒化珪素膜を用いた場合、
窒化珪素膜のみを用いた場合に比べてブロッキング性能
が低く、確実に基板からの不純物汚染を防止することが
できなかった。積層膜においてはひび割れ等防止のため
窒化珪素膜の膜厚を厚くできず、又酸化窒化珪素膜にお
いてはひび割れ等防止のため窒素含有率を高められない
ことが原因と考えられる。一方、ガラス基板にはナトリ
ウムが非常に多く混入されており、ブロッキング性能の
高いブロッキング膜が必要とされていた。
膜として、上記積層膜や酸化窒化珪素膜を用いた場合、
窒化珪素膜のみを用いた場合に比べてブロッキング性能
が低く、確実に基板からの不純物汚染を防止することが
できなかった。積層膜においてはひび割れ等防止のため
窒化珪素膜の膜厚を厚くできず、又酸化窒化珪素膜にお
いてはひび割れ等防止のため窒素含有率を高められない
ことが原因と考えられる。一方、ガラス基板にはナトリ
ウムが非常に多く混入されており、ブロッキング性能の
高いブロッキング膜が必要とされていた。
【０００８】また、ボトムゲート型ＴＦＴの場合、ブロ
ッキング膜はゲート配線（本明細書においてゲート配線
にはゲート電極も含むものとする）の下に接する下地膜
として設けられ、ブロッキング膜として窒化珪素膜を用
いると窒化珪素膜上に設けられたゲート配線の膜剥がれ
が生じ窒化珪素膜とゲート配線との密着性が悪いことが
問題となっていた。
ッキング膜はゲート配線（本明細書においてゲート配線
にはゲート電極も含むものとする）の下に接する下地膜
として設けられ、ブロッキング膜として窒化珪素膜を用
いると窒化珪素膜上に設けられたゲート配線の膜剥がれ
が生じ窒化珪素膜とゲート配線との密着性が悪いことが
問題となっていた。
【０００９】そこで、本発明は、アニール工程によって
結晶化された結晶質半導体層を有する半導体装置におい
て、ナトリウム等不純物の拡散を確実に防止できるブロ
ッキング膜を設けてＴＦＴ特性の向上を図り、かつ被膜
のひび割れ等を防止して歩留りを低下させた、安価で大
画面、高性能なアクティブマトリクス型液晶表示装置等
の半導体装置を形成することを課題とする。更に、ボト
ムゲート型ＴＦＴにおいて、ゲート配線との密着性のよ
いブロッキング膜を形成することを課題とする。
結晶化された結晶質半導体層を有する半導体装置におい
て、ナトリウム等不純物の拡散を確実に防止できるブロ
ッキング膜を設けてＴＦＴ特性の向上を図り、かつ被膜
のひび割れ等を防止して歩留りを低下させた、安価で大
画面、高性能なアクティブマトリクス型液晶表示装置等
の半導体装置を形成することを課題とする。更に、ボト
ムゲート型ＴＦＴにおいて、ゲート配線との密着性のよ
いブロッキング膜を形成することを課題とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、ガラス基板上にブロッキング膜として酸
化タンタル（ＴａＯｘ）膜を設けたことを特徴とする。
本発明において酸化タンタル膜とは、タンタルと酸素を
主成分とする被膜のことを言う。酸化タンタル膜は、１
００〜５００ｎｍの膜厚範囲で用いることができ、形成
手段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、
スパッタリング法、減圧熱ＣＶＤ法、熱酸化法、陽極酸
化法等の形成方法を用いることができる。酸化タンタル
膜は効果的にナトリウム等の不純物をブロックすること
ができる。特に、スパッタリング法やプラズマＣＶＤ法
を用いて形成された酸化タンタル膜は成膜条件により応
力等を制御できるため、ブロッキング性能を向上させた
りガラス基板との応力低減を図るには有効である。この
中でも特に、タンタルからなるターゲットを用い、酸素
を含む混合ガス雰囲気中で行われるスパッタリング法を
採用することは有効である。
に、本発明は、ガラス基板上にブロッキング膜として酸
化タンタル（ＴａＯｘ）膜を設けたことを特徴とする。
本発明において酸化タンタル膜とは、タンタルと酸素を
主成分とする被膜のことを言う。酸化タンタル膜は、１
００〜５００ｎｍの膜厚範囲で用いることができ、形成
手段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、
スパッタリング法、減圧熱ＣＶＤ法、熱酸化法、陽極酸
化法等の形成方法を用いることができる。酸化タンタル
膜は効果的にナトリウム等の不純物をブロックすること
ができる。特に、スパッタリング法やプラズマＣＶＤ法
を用いて形成された酸化タンタル膜は成膜条件により応
力等を制御できるため、ブロッキング性能を向上させた
りガラス基板との応力低減を図るには有効である。この
中でも特に、タンタルからなるターゲットを用い、酸素
を含む混合ガス雰囲気中で行われるスパッタリング法を
採用することは有効である。
【００１１】更に、酸化タンタル膜はゲート配線として
一般に用いられるタンタル（Ｔａ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム
（Ｃｒ）シリコン（Ｓｉ）から選ばれた一種または複数
種の元素を主成分とする材料からなる導電膜、又はこれ
らの元素と同等もしくはそれ以上の融点を有する材料か
らなる導電膜との密着性が良好であり、ボトムゲート型
ＴＦＴにおいて、ブロッキング膜とゲート配線との密着
性不良による歩留りの低下を防止することができる。
一般に用いられるタンタル（Ｔａ）、タングステン
（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム
（Ｃｒ）シリコン（Ｓｉ）から選ばれた一種または複数
種の元素を主成分とする材料からなる導電膜、又はこれ
らの元素と同等もしくはそれ以上の融点を有する材料か
らなる導電膜との密着性が良好であり、ボトムゲート型
ＴＦＴにおいて、ブロッキング膜とゲート配線との密着
性不良による歩留りの低下を防止することができる。
【００１２】本発明の構成とすると、ガラス基板から活
性層への不純物汚染を、酸化タンタル膜によって防止で
きるので、質量二次イオン分析（以下ＳＩＭＳ分析とい
う）におけるゲート絶縁膜中のナトリウム濃度を、ノイ
ズを考慮した現時点での検出下限以下である１×１０16
atoms ／ｃｍ3 以下とでき、従ってゲート絶縁膜に接し
て設けられる活性層中のナトリウム濃度を１×１０16at
oms ／ｃｍ3 以下とできるので、ＴＦＴの信頼性を向上
させることができる。更に、ブロッキング膜として酸化
タンタル膜を用いるとＴＦＴ特性のばらつきを小さくす
ることができＴＦＴの信頼性を向上させることができ
る。
性層への不純物汚染を、酸化タンタル膜によって防止で
きるので、質量二次イオン分析（以下ＳＩＭＳ分析とい
う）におけるゲート絶縁膜中のナトリウム濃度を、ノイ
ズを考慮した現時点での検出下限以下である１×１０16
atoms ／ｃｍ3 以下とでき、従ってゲート絶縁膜に接し
て設けられる活性層中のナトリウム濃度を１×１０16at
oms ／ｃｍ3 以下とできるので、ＴＦＴの信頼性を向上
させることができる。更に、ブロッキング膜として酸化
タンタル膜を用いるとＴＦＴ特性のばらつきを小さくす
ることができＴＦＴの信頼性を向上させることができ
る。
【００１３】なお本発明の構成において、酸化タンタル
膜を基板の片面だけでなく両面に設けることは有効であ
る。基板の両面に酸化タンタル膜を設けることによっ
て、半導体装置作製時に基板から拡散するナトリウム等
不純物を完全にブロックすることができる。また、液晶
表示装置に用いるガラス基板はフッ酸等特定の酸性溶液
を用いたエッチング工程においてわずかではあるが腐食
され、基板中のナトリウム（Ｎａ）等の不純物が酸性溶
液中に混入し、ＴＦＴの活性層となる半導体層を汚染し
てＴＦＴ特性を低下させることが問題となっているが、
酸化タンタル膜はフッ酸等ほとんどの酸性溶液に対する
耐酸性に優れており、基板の両面に酸化タンタル膜を設
けることによって、エッチング工程におけるナトリウム
汚染を防ぐことも可能である。また酸化タンタル膜は熱
膨張の膨張率が小さく耐熱性に優れており、基板の裏面
に酸化タンタル膜を設けることによって基板の耐熱性を
向上させることもできる。なお更に、基板の側面を含む
基板全面を酸化タンタル膜で覆う（コーティングする）
ことは有効である。減圧熱ＣＶＤ法を用いると基板の側
面への被膜形成を比較的容易に行うことができる。
膜を基板の片面だけでなく両面に設けることは有効であ
る。基板の両面に酸化タンタル膜を設けることによっ
て、半導体装置作製時に基板から拡散するナトリウム等
不純物を完全にブロックすることができる。また、液晶
表示装置に用いるガラス基板はフッ酸等特定の酸性溶液
を用いたエッチング工程においてわずかではあるが腐食
され、基板中のナトリウム（Ｎａ）等の不純物が酸性溶
液中に混入し、ＴＦＴの活性層となる半導体層を汚染し
てＴＦＴ特性を低下させることが問題となっているが、
酸化タンタル膜はフッ酸等ほとんどの酸性溶液に対する
耐酸性に優れており、基板の両面に酸化タンタル膜を設
けることによって、エッチング工程におけるナトリウム
汚染を防ぐことも可能である。また酸化タンタル膜は熱
膨張の膨張率が小さく耐熱性に優れており、基板の裏面
に酸化タンタル膜を設けることによって基板の耐熱性を
向上させることもできる。なお更に、基板の側面を含む
基板全面を酸化タンタル膜で覆う（コーティングする）
ことは有効である。減圧熱ＣＶＤ法を用いると基板の側
面への被膜形成を比較的容易に行うことができる。
【００１４】本明細書で開示する本発明の第１の構成
は、ガラス基板に接するブロッキング膜と、前記ブロッ
キング膜に接するゲート配線と、前記ゲート配線に接す
るゲート絶縁膜と、前記ゲート絶縁膜に接し、高濃度不
純物領域、チャネル形成領域、及び前記高濃度不純物領
域と前記チャネル形成領域との間の低濃度不純物領域、
からなる結晶質半導体層と、を有し、前記ブロッキング
膜は酸化タンタルからなることを特徴とする。
は、ガラス基板に接するブロッキング膜と、前記ブロッ
キング膜に接するゲート配線と、前記ゲート配線に接す
るゲート絶縁膜と、前記ゲート絶縁膜に接し、高濃度不
純物領域、チャネル形成領域、及び前記高濃度不純物領
域と前記チャネル形成領域との間の低濃度不純物領域、
からなる結晶質半導体層と、を有し、前記ブロッキング
膜は酸化タンタルからなることを特徴とする。
【００１５】更に、前記ゲート絶縁膜中のナトリウム濃
度は１×１０16atoms ／ｃｍ3 以下であることを特徴と
する。
度は１×１０16atoms ／ｃｍ3 以下であることを特徴と
する。
【００１６】また、本明細書で開示する本発明の第２の
構成は、ガラス基板に酸化タンタル膜を形成する工程
と、前記酸化タンタル膜上にゲート配線を形成する工程
と、前記ゲート配線が形成されたガラス基板上にゲート
絶縁膜と半導体膜を積層形成する工程と、前記半導体膜
を結晶化して結晶質半導体膜とする工程と、前記結晶質
半導体膜をパターニングして結晶質半導体層を形成する
工程と、１３族または１５族に属する不純物元素を前記
結晶質半導体層に選択的に添加して高濃度不純物領域を
形成する工程と、１３族または１５族に属する不純物元
素を前記結晶質半導体層に選択的に添加して低濃度不純
物領域を形成する工程と、を有することを特徴とする。
構成は、ガラス基板に酸化タンタル膜を形成する工程
と、前記酸化タンタル膜上にゲート配線を形成する工程
と、前記ゲート配線が形成されたガラス基板上にゲート
絶縁膜と半導体膜を積層形成する工程と、前記半導体膜
を結晶化して結晶質半導体膜とする工程と、前記結晶質
半導体膜をパターニングして結晶質半導体層を形成する
工程と、１３族または１５族に属する不純物元素を前記
結晶質半導体層に選択的に添加して高濃度不純物領域を
形成する工程と、１３族または１５族に属する不純物元
素を前記結晶質半導体層に選択的に添加して低濃度不純
物領域を形成する工程と、を有することを特徴とする。
【００１７】また、本明細書で開示する本発明の第３の
構成は、ガラス基板に酸化タンタル膜を形成する工程
と、前記酸化タンタル膜上にゲート配線を形成する工程
と、前記ゲート配線が形成されたガラス基板上にゲート
絶縁膜と半導体膜を積層形成する工程と、前記半導体膜
に半導体膜の結晶化を促進する元素を添加する工程と、
前記半導体膜を結晶化して結晶質半導体膜とする工程
と、前記結晶質半導体膜中の前記結晶化を促進する元素
を除去する工程と、前記結晶質半導体膜をパターニング
して結晶質半導体層を形成する工程と、１３族または１
５族に属する不純物元素を前記結晶質半導体層に選択的
に添加して高濃度不純物領域を形成する工程と、１３族
または１５族に属する不純物元素を前記結晶質半導体層
に選択的に添加して低濃度不純物領域を形成する工程
と、を有することを特徴とする。
構成は、ガラス基板に酸化タンタル膜を形成する工程
と、前記酸化タンタル膜上にゲート配線を形成する工程
と、前記ゲート配線が形成されたガラス基板上にゲート
絶縁膜と半導体膜を積層形成する工程と、前記半導体膜
に半導体膜の結晶化を促進する元素を添加する工程と、
前記半導体膜を結晶化して結晶質半導体膜とする工程
と、前記結晶質半導体膜中の前記結晶化を促進する元素
を除去する工程と、前記結晶質半導体膜をパターニング
して結晶質半導体層を形成する工程と、１３族または１
５族に属する不純物元素を前記結晶質半導体層に選択的
に添加して高濃度不純物領域を形成する工程と、１３族
または１５族に属する不純物元素を前記結晶質半導体層
に選択的に添加して低濃度不純物領域を形成する工程
と、を有することを特徴とする。
【００１８】更に前記結晶化を促進する元素として、Ｎ
ｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｓ
ｎ、Ｐｂから選ばれた少なくとも一つの元素を用いるこ
とを特徴とする。
ｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｓ
ｎ、Ｐｂから選ばれた少なくとも一つの元素を用いるこ
とを特徴とする。
【００１９】
【本発明の実施の形態】本実施の形態を図１〜３を用い
て説明する。ここでは逆スタガ型ＴＦＴを作製した例に
ついて説明する。
て説明する。ここでは逆スタガ型ＴＦＴを作製した例に
ついて説明する。
【００２０】まず、基板１０１を用意する。基板１０１
としては、酸化珪素を主成分としナトリウム等のアルカ
リ金属が不純物としてわずかに混入したガラス基板を用
いる。次いで、基板からの不純物の拡散を防止してＴＦ
Ｔの電気特性を向上させるための酸化タンタル膜からな
るブロッキング膜１５０を基板１０１上に設ける。この
酸化タンタル膜は、熱ＣＶＤ法、プラズマＣＶＤ法、蒸
着法、スパッタリング法、減圧熱ＣＶＤ法、熱酸化法、
陽極酸化法等の方法を用い、１００〜５００ｎｍ、好ま
しくは１００〜３００ｎｍの膜厚に形成する。特にスパ
ッタリング法やプラズマＣＶＤ法を用いることは好まし
い。この中でも特に、タンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を採用することは有効である。（図１（Ａ））
としては、酸化珪素を主成分としナトリウム等のアルカ
リ金属が不純物としてわずかに混入したガラス基板を用
いる。次いで、基板からの不純物の拡散を防止してＴＦ
Ｔの電気特性を向上させるための酸化タンタル膜からな
るブロッキング膜１５０を基板１０１上に設ける。この
酸化タンタル膜は、熱ＣＶＤ法、プラズマＣＶＤ法、蒸
着法、スパッタリング法、減圧熱ＣＶＤ法、熱酸化法、
陽極酸化法等の方法を用い、１００〜５００ｎｍ、好ま
しくは１００〜３００ｎｍの膜厚に形成する。特にスパ
ッタリング法やプラズマＣＶＤ法を用いることは好まし
い。この中でも特に、タンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を採用することは有効である。（図１（Ａ））
【００２１】図１（Ａ）には基板の片面だけに酸化タン
タル膜を形成した例を示したが、酸化タンタル膜を基板
の片面だけでなく両面に設けることは有効である。基板
の両面に酸化タンタル膜を設けることによって、半導体
装置作製時に基板から拡散するナトリウム等不純物を完
全にブロックすることができる。また、酸化タンタル膜
はフッ酸等ほとんどの酸性溶液に対する耐酸性に優れて
おり、基板の両面に酸化タンタル膜を設けることによっ
て、エッチング工程におけるナトリウム汚染を防ぐこと
も可能である。また酸化タンタル膜は膨張率が小さく耐
熱性に優れており、基板の裏面に酸化タンタル膜を設け
ることによって基板の耐熱性を向上させることもでき
る。なお更に、酸化タンタル膜で基板全面を覆うことは
有効である。
タル膜を形成した例を示したが、酸化タンタル膜を基板
の片面だけでなく両面に設けることは有効である。基板
の両面に酸化タンタル膜を設けることによって、半導体
装置作製時に基板から拡散するナトリウム等不純物を完
全にブロックすることができる。また、酸化タンタル膜
はフッ酸等ほとんどの酸性溶液に対する耐酸性に優れて
おり、基板の両面に酸化タンタル膜を設けることによっ
て、エッチング工程におけるナトリウム汚染を防ぐこと
も可能である。また酸化タンタル膜は膨張率が小さく耐
熱性に優れており、基板の裏面に酸化タンタル膜を設け
ることによって基板の耐熱性を向上させることもでき
る。なお更に、酸化タンタル膜で基板全面を覆うことは
有効である。
【００２２】なお、石英基板などの透明な絶縁基板、セ
ラミックス基板、ステンレス基板、金属（タンタル、タ
ングステン、モリブデン等）基板、半導体基板、プラス
チック基板（ポリエチレンテレフタレート基板）等を用
いた場合にも、基板からの不純物の拡散を防止するた
め、本発明の構成とすることは好ましい。
ラミックス基板、ステンレス基板、金属（タンタル、タ
ングステン、モリブデン等）基板、半導体基板、プラス
チック基板（ポリエチレンテレフタレート基板）等を用
いた場合にも、基板からの不純物の拡散を防止するた
め、本発明の構成とすることは好ましい。
【００２３】次いで、単層構造または積層構造を有する
ゲート配線（ゲート電極含む）１０２を形成する（図１
（Ｂ））。ゲート配線１０２の形成手段としては熱ＣＶ
Ｄ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、ス
パッタリング法等を用いて１０〜１０００ｎｍ、好まし
くは３０〜３００ｎｍの膜厚範囲の導電膜を形成した
後、公知のパターニング技術で形成する。また、ゲート
配線１０２の材料としては、導電性材料または半導体材
料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ
（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステ
ン）、Ｃｒ（クロム）等の高融点金属材料、これら金属
材料とシリコンとの化合物であるシリサイド、Ｎ型又は
Ｐ型の導電性を有するポリシリコン等の材料、低抵抗金
属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等、を主成分
とする材料層を少なくとも一層有する構造であれば特に
限定されることなく用いることができる。
ゲート配線（ゲート電極含む）１０２を形成する（図１
（Ｂ））。ゲート配線１０２の形成手段としては熱ＣＶ
Ｄ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、ス
パッタリング法等を用いて１０〜１０００ｎｍ、好まし
くは３０〜３００ｎｍの膜厚範囲の導電膜を形成した
後、公知のパターニング技術で形成する。また、ゲート
配線１０２の材料としては、導電性材料または半導体材
料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ
（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステ
ン）、Ｃｒ（クロム）等の高融点金属材料、これら金属
材料とシリコンとの化合物であるシリサイド、Ｎ型又は
Ｐ型の導電性を有するポリシリコン等の材料、低抵抗金
属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等、を主成分
とする材料層を少なくとも一層有する構造であれば特に
限定されることなく用いることができる。
【００２４】また、ゲート配線として、もしくは少なく
ともゲート配線の下層としてタンタルを主成分とする材
料を用いることは好ましく、例えばタンタル単層を用い
ることは好ましい。更に、ゲート配線として、窒化タン
タル（下層）とタンタル（中間層）と窒化タンタル（上
層）の積層構造を用いることは好ましい。タンタルを主
成分とする材料をゲート配線として用いた場合には、下
地の酸化タンタル膜とゲート配線となる導電膜を大気に
さらすことなく成膜することができ、下地膜とゲート配
線となる導電膜の密着性を増すことができる。更に大気
にさらすことなく連続的に成膜することは好ましい。酸
化タンタル膜と導電膜を連続成膜する際は、スパッタリ
ング法を用いることは好ましい。また、ゲート配線を保
護し、かつゲート配線からの不純物の拡散を防止するた
め、ゲート配線に接して陽極酸化膜または酸化膜等の絶
縁膜を形成する構成としてもよい。
ともゲート配線の下層としてタンタルを主成分とする材
料を用いることは好ましく、例えばタンタル単層を用い
ることは好ましい。更に、ゲート配線として、窒化タン
タル（下層）とタンタル（中間層）と窒化タンタル（上
層）の積層構造を用いることは好ましい。タンタルを主
成分とする材料をゲート配線として用いた場合には、下
地の酸化タンタル膜とゲート配線となる導電膜を大気に
さらすことなく成膜することができ、下地膜とゲート配
線となる導電膜の密着性を増すことができる。更に大気
にさらすことなく連続的に成膜することは好ましい。酸
化タンタル膜と導電膜を連続成膜する際は、スパッタリ
ング法を用いることは好ましい。また、ゲート配線を保
護し、かつゲート配線からの不純物の拡散を防止するた
め、ゲート配線に接して陽極酸化膜または酸化膜等の絶
縁膜を形成する構成としてもよい。
【００２５】次いで、ゲート配線に接してゲート絶縁膜
を形成する。ゲート絶縁膜としては、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜
（ＢＣＢ（ベンゾシクロブテン）膜）、またはこれらの
積層膜等を１００〜４００ｎｍの膜厚範囲で用いること
ができる。ゲート絶縁膜の形成手段としては熱ＣＶＤ
法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパ
ッタリング法、塗布法等の形成方法を用いることができ
る。ここでは図１（Ｃ）に示すように、積層構造のゲー
ト絶縁膜１０３ａ、１０３ｂを用いた。下層のゲート絶
縁膜１０３ａは、窒化珪素膜等を１０ｎｍ〜６０ｎｍの
膜厚範囲で形成し、ゲート配線から活性層への不純物拡
散を有効に防止した。なお、活性層に影響を及ぼす不純
物のうち基板から拡散される不純物は酸化タンタル膜か
らなるブロッキング膜によってほとんどブロックされ、
ゲート絶縁膜中のナトリウム濃度をノイズを考慮したＳ
ＩＭＳ分析の検出下限以下である１×１０16atoms ／ｃ
ｍ3 以下とすることができるので、ゲート絶縁膜として
窒化珪素膜は必ずしも設けなくてもよい。
を形成する。ゲート絶縁膜としては、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜（ＳｉＯx Ｎy ）、有機樹脂膜
（ＢＣＢ（ベンゾシクロブテン）膜）、またはこれらの
積層膜等を１００〜４００ｎｍの膜厚範囲で用いること
ができる。ゲート絶縁膜の形成手段としては熱ＣＶＤ
法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパ
ッタリング法、塗布法等の形成方法を用いることができ
る。ここでは図１（Ｃ）に示すように、積層構造のゲー
ト絶縁膜１０３ａ、１０３ｂを用いた。下層のゲート絶
縁膜１０３ａは、窒化珪素膜等を１０ｎｍ〜６０ｎｍの
膜厚範囲で形成し、ゲート配線から活性層への不純物拡
散を有効に防止した。なお、活性層に影響を及ぼす不純
物のうち基板から拡散される不純物は酸化タンタル膜か
らなるブロッキング膜によってほとんどブロックされ、
ゲート絶縁膜中のナトリウム濃度をノイズを考慮したＳ
ＩＭＳ分析の検出下限以下である１×１０16atoms ／ｃ
ｍ3 以下とすることができるので、ゲート絶縁膜として
窒化珪素膜は必ずしも設けなくてもよい。
【００２６】次いで、非晶質半導体膜１０４を成膜する
（図１（Ｃ））。非晶質半導体膜１０４としては、珪素
を含む非晶質半導体膜、例えば非晶質珪素膜、微結晶を
有する非晶質半導体膜、微結晶珪素膜、非晶質ゲルマニ
ウム膜、Ｓｉx Ｇｅ1-x （０＜Ｘ＜１）で示される非晶
質シリコンゲルマニウム膜またはこれらの積層膜を１０
〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範囲
で用いることができる。非晶質半導体膜１０４の形成手
段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶ
Ｄ法、蒸着法、スパッタリング法等の形成方法を用いる
ことができる。特にスパッタリング法により形成された
非晶質半導体膜を用いたＴＦＴの電気特性がよいとされ
ており好ましい。
（図１（Ｃ））。非晶質半導体膜１０４としては、珪素
を含む非晶質半導体膜、例えば非晶質珪素膜、微結晶を
有する非晶質半導体膜、微結晶珪素膜、非晶質ゲルマニ
ウム膜、Ｓｉx Ｇｅ1-x （０＜Ｘ＜１）で示される非晶
質シリコンゲルマニウム膜またはこれらの積層膜を１０
〜８０ｎｍ、より好ましくは１５〜６０ｎｍの膜厚範囲
で用いることができる。非晶質半導体膜１０４の形成手
段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶ
Ｄ法、蒸着法、スパッタリング法等の形成方法を用いる
ことができる。特にスパッタリング法により形成された
非晶質半導体膜を用いたＴＦＴの電気特性がよいとされ
ており好ましい。
【００２７】なお、上記ゲート絶縁膜１０３ａ、１０３
ｂと非晶質半導体膜１０４とを大気にさらすことなく成
膜すれば不純物がゲート絶縁膜と非晶質半導体膜との界
面に混入しないため良好な界面特性を得ることができ
る。更に連続的に成膜することは好ましい。ゲート絶縁
膜と非晶質半導体膜を連続成膜する際も、スパッタリン
グ法を用いることは好ましい。上記したように下地の酸
化タンタル膜とゲート配線はスパッタリング法により形
成することが好ましいので、酸化タンタル膜とゲート配
線及びゲート絶縁膜と非晶質半導体膜の全てをスパッタ
リング膜とすることは好ましい。更に、半導体膜上に設
ける膜もスパッタリング法により形成してもよい。
ｂと非晶質半導体膜１０４とを大気にさらすことなく成
膜すれば不純物がゲート絶縁膜と非晶質半導体膜との界
面に混入しないため良好な界面特性を得ることができ
る。更に連続的に成膜することは好ましい。ゲート絶縁
膜と非晶質半導体膜を連続成膜する際も、スパッタリン
グ法を用いることは好ましい。上記したように下地の酸
化タンタル膜とゲート配線はスパッタリング法により形
成することが好ましいので、酸化タンタル膜とゲート配
線及びゲート絶縁膜と非晶質半導体膜の全てをスパッタ
リング膜とすることは好ましい。更に、半導体膜上に設
ける膜もスパッタリング法により形成してもよい。
【００２８】次いで、非晶質半導体膜１０４の結晶化処
理を行い、結晶質半導体膜１０５を形成する（図１
（Ｄ））。結晶化処理としては、公知の如何なる手段、
例えば熱結晶化処理、赤外光または紫外光の照射による
結晶化処理（以下レーザー結晶化と呼ぶ）、結晶化を促
進する元素を用いた熱結晶化処理、結晶化を促進する元
素を用いたレーザー結晶化処理等、またはこれらの結晶
化処理を組み合わせた処理を用いることができる。な
お、図１（Ｄ）ではレーザー光の照射による結晶化処理
を示す。
理を行い、結晶質半導体膜１０５を形成する（図１
（Ｄ））。結晶化処理としては、公知の如何なる手段、
例えば熱結晶化処理、赤外光または紫外光の照射による
結晶化処理（以下レーザー結晶化と呼ぶ）、結晶化を促
進する元素を用いた熱結晶化処理、結晶化を促進する元
素を用いたレーザー結晶化処理等、またはこれらの結晶
化処理を組み合わせた処理を用いることができる。な
お、図１（Ｄ）ではレーザー光の照射による結晶化処理
を示す。
【００２９】こうして形成された結晶質半導体膜１０５
上に絶縁膜１０６を形成する（図１（Ｅ））。この絶縁
膜１０６は後の工程によりパターニングされて不純物の
添加工程時にチャネル形成領域を保護する。この絶縁膜
１０６としては、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、また
はこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で
用いることができる。そして、絶縁膜１０６上に公知の
パターニング技術、例えば通常の露光や裏面露光等を用
いてチャネル保護膜を形成するためのマスクを形成する
（図１（Ｅ））。なお、図１（Ｅ）ではフォトマスクを
使用しない裏面露光により形成されたレジストマスク１
０７を示す。
上に絶縁膜１０６を形成する（図１（Ｅ））。この絶縁
膜１０６は後の工程によりパターニングされて不純物の
添加工程時にチャネル形成領域を保護する。この絶縁膜
１０６としては、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜（ＳｉＯx Ｎy ）、有機樹脂膜（ＢＣＢ膜）、また
はこれらの積層膜等を１００〜４００ｎｍの膜厚範囲で
用いることができる。そして、絶縁膜１０６上に公知の
パターニング技術、例えば通常の露光や裏面露光等を用
いてチャネル保護膜を形成するためのマスクを形成する
（図１（Ｅ））。なお、図１（Ｅ）ではフォトマスクを
使用しない裏面露光により形成されたレジストマスク１
０７を示す。
【００３０】次いで、レジストマスク１０７を用いてウ
エットエッチングまたはドライエッチングにより絶縁膜
１０６を選択的に除去して絶縁膜（以下、チャネル保護
膜と呼ぶ）１０８を形成した後、レジストマスク１０７
を除去する（図２（Ａ））。ここでチャネル保護膜のソ
ース領域−ドレイン領域方向の大きさ（長さ）はゲート
配線（ゲート電極）の大きさよりも小さくして、上面か
ら見てゲート配線の一部がチャネル保護膜１０８と重な
らないようにした。この工程により結晶質半導体膜の表
面が露呈されるため、レジストマスク１０７の除去後に
表面の汚染を防止するための薄い酸化膜を、オゾン水に
よる酸化処理、酸化雰囲気での熱処理またはＵＶ光の照
射等により形成する工程を加えてもよい。
エットエッチングまたはドライエッチングにより絶縁膜
１０６を選択的に除去して絶縁膜（以下、チャネル保護
膜と呼ぶ）１０８を形成した後、レジストマスク１０７
を除去する（図２（Ａ））。ここでチャネル保護膜のソ
ース領域−ドレイン領域方向の大きさ（長さ）はゲート
配線（ゲート電極）の大きさよりも小さくして、上面か
ら見てゲート配線の一部がチャネル保護膜１０８と重な
らないようにした。この工程により結晶質半導体膜の表
面が露呈されるため、レジストマスク１０７の除去後に
表面の汚染を防止するための薄い酸化膜を、オゾン水に
よる酸化処理、酸化雰囲気での熱処理またはＵＶ光の照
射等により形成する工程を加えてもよい。
【００３１】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴの一部またはＰチャネル型ＴＦＴを覆うレジス
トマスク１０９を形成し、結晶質半導体膜にｎ型を付与
する不純物元素を添加する工程を行ない、第１の不純物
領域（ｎ+ 領域）１１０ａを形成する（図２（Ｂ））。
ここでＮチャネル型ＴＦＴの一部を覆うレジストマスク
１０９のソース領域−ドレイン領域方向の大きさ（長
さ）はゲート配線（ゲート電極）の大きさ（長さ）より
も大きくして、上面から見て第１の不純物領域１１０ａ
とゲート配線が重ならないようにした。半導体材料に対
してｎ型を付与する不純物元素としては、１５族に属す
る不純物元素、例えばＰ、Ａｓ、Ｓｂ、Ｎ、Ｂｉ等を用
いることができる。この工程では、プラスマドーピング
法によりドーピング条件（ドーズ量、加速電圧等）を適
宜設定して表面が露出している結晶質半導体膜にＰ（リ
ン）を添加する。また、この第１の不純物領域１１０ａ
は高濃度不純物領域であり、後のソース領域又はドレイ
ン領域となるのでＴＦＴ作製完了時のシート抵抗が 500
Ω以下（好ましくは 300Ω以下）となるように、ドーズ
量を設定する。
型ＴＦＴの一部またはＰチャネル型ＴＦＴを覆うレジス
トマスク１０９を形成し、結晶質半導体膜にｎ型を付与
する不純物元素を添加する工程を行ない、第１の不純物
領域（ｎ+ 領域）１１０ａを形成する（図２（Ｂ））。
ここでＮチャネル型ＴＦＴの一部を覆うレジストマスク
１０９のソース領域−ドレイン領域方向の大きさ（長
さ）はゲート配線（ゲート電極）の大きさ（長さ）より
も大きくして、上面から見て第１の不純物領域１１０ａ
とゲート配線が重ならないようにした。半導体材料に対
してｎ型を付与する不純物元素としては、１５族に属す
る不純物元素、例えばＰ、Ａｓ、Ｓｂ、Ｎ、Ｂｉ等を用
いることができる。この工程では、プラスマドーピング
法によりドーピング条件（ドーズ量、加速電圧等）を適
宜設定して表面が露出している結晶質半導体膜にＰ（リ
ン）を添加する。また、この第１の不純物領域１１０ａ
は高濃度不純物領域であり、後のソース領域又はドレイ
ン領域となるのでＴＦＴ作製完了時のシート抵抗が 500
Ω以下（好ましくは 300Ω以下）となるように、ドーズ
量を設定する。
【００３２】次いで、レジストマスク１０９を除去した
後、チャネル保護膜１０８をマスクとして結晶質半導体
膜にｎ型を付与する不純物元素を添加する工程を行い、
第２の不純物領域（ｎ- 領域）１１２を形成する（図２
（Ｃ））。第２の不純物領域はゲート配線よりも小さな
チャネル保護膜１０８がマスクとして形成されているの
で、第２の不純物領域の一部は上面からみてゲート配線
と重なった構成となっている。又、第２の不純物領域は
ゲート配線よりも大きなレジストマスク１０９が除去さ
れた領域に形成されるので、第２の不純物領域の一部は
上面からみてゲート配線と重ならない構成となってい
る。こうして形成された第２の不純物領域１１２は低濃
度不純物領域（以下、ＬＤＤ領域と呼ぶ）として機能す
るものであり、第２の不純物領域１１２のリンの濃度は
ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3
の範囲とすることが好ましい。この工程において、さら
に不純物が添加されて第１の不純物領域１１０ｂが形成
され、チャネル保護膜の直下だけが真性もしくは実質的
に真性な結晶質半導体領域となる。
後、チャネル保護膜１０８をマスクとして結晶質半導体
膜にｎ型を付与する不純物元素を添加する工程を行い、
第２の不純物領域（ｎ- 領域）１１２を形成する（図２
（Ｃ））。第２の不純物領域はゲート配線よりも小さな
チャネル保護膜１０８がマスクとして形成されているの
で、第２の不純物領域の一部は上面からみてゲート配線
と重なった構成となっている。又、第２の不純物領域は
ゲート配線よりも大きなレジストマスク１０９が除去さ
れた領域に形成されるので、第２の不純物領域の一部は
上面からみてゲート配線と重ならない構成となってい
る。こうして形成された第２の不純物領域１１２は低濃
度不純物領域（以下、ＬＤＤ領域と呼ぶ）として機能す
るものであり、第２の不純物領域１１２のリンの濃度は
ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／ｃｍ3
の範囲とすることが好ましい。この工程において、さら
に不純物が添加されて第１の不純物領域１１０ｂが形成
され、チャネル保護膜の直下だけが真性もしくは実質的
に真性な結晶質半導体領域となる。
【００３３】なお、本明細書中で真性とは、シリコンの
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、しきい値制御が可
能な濃度範囲（ＳＩＭＳ分析で１×１０16〜１×１０17
atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を
含む領域、または意図的に逆導電型不純物を添加するこ
とにより導電型を相殺させた領域を示す。
フェルミレベルを変化させうる不純物を一切含まない領
域を指し、実質的に真性な領域とは、しきい値制御が可
能な濃度範囲（ＳＩＭＳ分析で１×１０16〜１×１０17
atoms ／ｃｍ3 ）でＮ型またはＰ型を付与する不純物を
含む領域、または意図的に逆導電型不純物を添加するこ
とにより導電型を相殺させた領域を示す。
【００３４】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）１１３を形成す
る（図２（Ｄ））。半導体材料に対してｐ型を付与する
不純物元素としては、１３族に属する不純物元素、例え
ばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ等を用いることができ
る。
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）１１３を形成す
る（図２（Ｄ））。半導体材料に対してｐ型を付与する
不純物元素としては、１３族に属する不純物元素、例え
ばＢ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ等を用いることができ
る。
【００３５】次いで、レジストマスク１１４を除去した
後、ファーネスアニール、レーザーアニールまたはラン
プアニールにより不純物イオンの活性化およびイオン添
加時の損傷の回復を図る。その後、公知のパターニング
技術により所望の形状を有する活性層を形成する。（図
３（Ａ））
後、ファーネスアニール、レーザーアニールまたはラン
プアニールにより不純物イオンの活性化およびイオン添
加時の損傷の回復を図る。その後、公知のパターニング
技術により所望の形状を有する活性層を形成する。（図
３（Ａ））
【００３６】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成される。
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成される。
【００３７】次いで、チャネル保護膜１０８を除去し
て、全面に層間絶縁膜１２３を形成する。層間絶縁膜１
２３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜、有機樹脂膜（ポリイミド膜、ＢＣＢ膜等）のいずれ
か或いはそれらの積層膜を用いることができる。
て、全面に層間絶縁膜１２３を形成する。層間絶縁膜１
２３としては酸化珪素膜、窒化珪素膜、酸化窒化珪素
膜、有機樹脂膜（ポリイミド膜、ＢＣＢ膜等）のいずれ
か或いはそれらの積層膜を用いることができる。
【００３８】そして、公知の技術を用いてコンタクトホ
ールを形成し、ソース配線１２４、１２６、ドレイン配
線１２５、１２７を形成して、図３（Ｃ）に示す状態を
得る。最後に水素雰囲気中で熱処理を行い、全体を水素
化してＮチャネル型ＴＦＴ及びＰチャネル型ＴＦＴを完
成させる。なお、水素化はプラズマ水素処理を用いて行
ってもよい。
ールを形成し、ソース配線１２４、１２６、ドレイン配
線１２５、１２７を形成して、図３（Ｃ）に示す状態を
得る。最後に水素雰囲気中で熱処理を行い、全体を水素
化してＮチャネル型ＴＦＴ及びＰチャネル型ＴＦＴを完
成させる。なお、水素化はプラズマ水素処理を用いて行
ってもよい。
【００３９】本実施の形態で示すＮチャネル型ＴＦＴ及
びＰチャネル型ＴＦＴを用いて相補的に結合させた回路
はＣＭＯＳ回路と呼ばれ、半導体回路を構成する基本回
路である。このような基本回路を組み合わせることでＮ
ＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成し
たり、さらに複雑なロジック回路をも構成することがで
きる。
びＰチャネル型ＴＦＴを用いて相補的に結合させた回路
はＣＭＯＳ回路と呼ばれ、半導体回路を構成する基本回
路である。このような基本回路を組み合わせることでＮ
ＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成し
たり、さらに複雑なロジック回路をも構成することがで
きる。
【００４０】本実施の形態の構成とすると、ガラス基板
から活性層への不純物汚染を、酸化タンタル膜によって
防止できるので、ＳＩＭＳ分析におけるゲート絶縁膜中
のナトリウム濃度を、ノイズを考慮した検出下限以下で
ある１×１０16atoms ／ｃｍ 3 以下とでき、従って活性
層中のナトリウム濃度を１×１０16atoms ／ｃｍ3 以下
とできＴＦＴの信頼性を向上させることができる。更
に、ブロッキング膜として酸化タンタル膜を用いるとＴ
ＦＴ特性のばらつきを小さくすることができＴＦＴの信
頼性を向上させることができる。
から活性層への不純物汚染を、酸化タンタル膜によって
防止できるので、ＳＩＭＳ分析におけるゲート絶縁膜中
のナトリウム濃度を、ノイズを考慮した検出下限以下で
ある１×１０16atoms ／ｃｍ 3 以下とでき、従って活性
層中のナトリウム濃度を１×１０16atoms ／ｃｍ3 以下
とできＴＦＴの信頼性を向上させることができる。更
に、ブロッキング膜として酸化タンタル膜を用いるとＴ
ＦＴ特性のばらつきを小さくすることができＴＦＴの信
頼性を向上させることができる。
【００４１】また、上記本実施の形態において、チャネ
ル保護膜１０８を形成し、レジストマスク１０９を除去
した（図２（Ａ））後、絶縁膜を形成しその絶縁膜を介
して不純物添加（スルードーピング）を行ってＬＤＤ領
域を形成してもよい。絶縁膜を介して不純物を添加する
と、ＬＤＤ領域の不純物濃度の制御が容易となる。ま
た、この絶縁膜を形成することで、大気または製造装置
からの不純物の汚染を防止することもできる。特に、大
気に含まれるボロンによる表面汚染に効果がある。上記
絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜（ＳｉＯx Ｎ y ）、有機樹脂膜（ＢＣＢ膜）、また
はこれらの積層膜等を１〜２００ｎｍ、好ましくは１０
〜１５０ｎｍの膜厚範囲で用いることができる。
ル保護膜１０８を形成し、レジストマスク１０９を除去
した（図２（Ａ））後、絶縁膜を形成しその絶縁膜を介
して不純物添加（スルードーピング）を行ってＬＤＤ領
域を形成してもよい。絶縁膜を介して不純物を添加する
と、ＬＤＤ領域の不純物濃度の制御が容易となる。ま
た、この絶縁膜を形成することで、大気または製造装置
からの不純物の汚染を防止することもできる。特に、大
気に含まれるボロンによる表面汚染に効果がある。上記
絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化窒化珪
素膜（ＳｉＯx Ｎ y ）、有機樹脂膜（ＢＣＢ膜）、また
はこれらの積層膜等を１〜２００ｎｍ、好ましくは１０
〜１５０ｎｍの膜厚範囲で用いることができる。
【００４２】また、上記本実施の形態において結晶化工
程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦ
Ｔのしきい値制御を行う工程を加えてもよい。しきい値
制御を行う工程としては、例えば、非晶質半導体膜上に
制御絶縁膜（膜厚１００〜２００ｎｍ）を設けて、ボロ
ンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１
×１０16〜１×１０17atoms ／ｃｍ3 ）に添加し、その
後、制御絶縁膜を除去する工程を採用できる。
程の前に非晶質半導体膜へ不純物の添加を行ない、ＴＦ
Ｔのしきい値制御を行う工程を加えてもよい。しきい値
制御を行う工程としては、例えば、非晶質半導体膜上に
制御絶縁膜（膜厚１００〜２００ｎｍ）を設けて、ボロ
ンをしきい値制御が可能な濃度範囲（ＳＩＭＳ分析で１
×１０16〜１×１０17atoms ／ｃｍ3 ）に添加し、その
後、制御絶縁膜を除去する工程を採用できる。
【００４３】また、本実施の形態においては、活性層の
パターニングを活性化工程の後に行う例を示したが、特
に限定されず、例えば結晶化工程前、またはドーピング
前に行ってもよい。
パターニングを活性化工程の後に行う例を示したが、特
に限定されず、例えば結晶化工程前、またはドーピング
前に行ってもよい。
【００４４】また、本実施の形態において、逆スタガー
の例を示したが、他のＴＦＴ構造に本発明のブロッキン
グ膜を適用することもできる。
の例を示したが、他のＴＦＴ構造に本発明のブロッキン
グ膜を適用することもできる。
【００４５】
【実施例】以下に本発明の実施例を説明するが、特にこ
れらの実施例に限定されないことは勿論である。
れらの実施例に限定されないことは勿論である。
【００４６】［実施例１］ 以下、図１〜３を用いて、
本発明の実施例を詳細に説明する。
本発明の実施例を詳細に説明する。
【００４７】まず、基板１０１としてガラス基板（コー
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板からの不純物拡散を防止してＴＦＴの電気特性を向
上させるため酸化タンタル膜１５０を基板１０１上に設
けた。本実施例ではタンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を用いて１００ｎｍ〜３００ｎｍの膜厚に形成し
た。（図１（Ａ））
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板からの不純物拡散を防止してＴＦＴの電気特性を向
上させるため酸化タンタル膜１５０を基板１０１上に設
けた。本実施例ではタンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を用いて１００ｎｍ〜３００ｎｍの膜厚に形成し
た。（図１（Ａ））
【００４８】図１では基板の片面だけに酸化タンタル膜
を設けた例を示したが、酸化タンタル膜を基板の片面だ
けでなく両面に設けることは有効である。基板の両面に
酸化タンタル膜を設けることによって、半導体装置作製
時に基板から拡散するナトリウム等不純物を完全にブロ
ックすることができる。更に、酸化タンタル膜はフッ酸
等ほとんどの酸性溶液に対する耐酸性に優れており、ま
た酸化タンタル膜は膨張率が小さく耐熱性に優れてお
り、基板の裏面に酸化タンタル膜を設けることによって
基板の耐酸性、耐熱性を向上することもできる。そして
更に、酸化タンタル膜で基板全面を覆うことは有効であ
る。
を設けた例を示したが、酸化タンタル膜を基板の片面だ
けでなく両面に設けることは有効である。基板の両面に
酸化タンタル膜を設けることによって、半導体装置作製
時に基板から拡散するナトリウム等不純物を完全にブロ
ックすることができる。更に、酸化タンタル膜はフッ酸
等ほとんどの酸性溶液に対する耐酸性に優れており、ま
た酸化タンタル膜は膨張率が小さく耐熱性に優れてお
り、基板の裏面に酸化タンタル膜を設けることによって
基板の耐酸性、耐熱性を向上することもできる。そして
更に、酸化タンタル膜で基板全面を覆うことは有効であ
る。
【００４９】次いで、酸化タンタル膜１５０上に積層構
造（簡略化のため図示しない）のゲート配線（ゲート電
極を含む）１０２を形成した（図１（Ｂ））。本実施例
では、スパッタリング法を用いて窒化タンタル膜（膜厚
５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成
し、公知のパターニング技術であるフォトリソグラフィ
ー法を用いて積層構造を有するゲート配線（ゲート電極
を含む）１０２を形成した。
造（簡略化のため図示しない）のゲート配線（ゲート電
極を含む）１０２を形成した（図１（Ｂ））。本実施例
では、スパッタリング法を用いて窒化タンタル膜（膜厚
５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成
し、公知のパターニング技術であるフォトリソグラフィ
ー法を用いて積層構造を有するゲート配線（ゲート電極
を含む）１０２を形成した。
【００５０】次いで、ゲート絶縁膜１０３、非晶質半導
体膜１０４を順次大気開放しないで積層形成した（図１
（Ｃ））。本実施例では作製工程中にゲート配線からの
不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐ
ため窒化珪素膜１０３ａ（膜厚５０ｎｍ）と酸化珪素膜
１０３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により
積層形成し、積層構造のゲート絶縁膜とした。本実施例
では二層の絶縁膜をゲート絶縁膜として採用している
が、単層または三層以上の積層構造としてもよい。ま
た、本実施例ではゲート絶縁膜上に非晶質半導体膜１０
４として、膜厚５４ｎｍの非晶質珪素膜（アモルファス
シリコン膜）をプラズマＣＶＤ法により形成した。な
お、いずれの層の界面にも大気からの汚染物質が付着し
ないようにするため順次大気開放せずに積層形成した。
その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水
素濃度を低減するための加熱処理（５００℃、１時間）
を行った。
体膜１０４を順次大気開放しないで積層形成した（図１
（Ｃ））。本実施例では作製工程中にゲート配線からの
不純物が半導体膜及びゲート絶縁膜へ拡散するのを防ぐ
ため窒化珪素膜１０３ａ（膜厚５０ｎｍ）と酸化珪素膜
１０３ｂ（膜厚１２５ｎｍ）をプラズマＣＶＤ法により
積層形成し、積層構造のゲート絶縁膜とした。本実施例
では二層の絶縁膜をゲート絶縁膜として採用している
が、単層または三層以上の積層構造としてもよい。ま
た、本実施例ではゲート絶縁膜上に非晶質半導体膜１０
４として、膜厚５４ｎｍの非晶質珪素膜（アモルファス
シリコン膜）をプラズマＣＶＤ法により形成した。な
お、いずれの層の界面にも大気からの汚染物質が付着し
ないようにするため順次大気開放せずに積層形成した。
その後、半導体膜の結晶化を妨げる非晶質珪素膜中の水
素濃度を低減するための加熱処理（５００℃、１時間）
を行った。
【００５１】こうして図１（Ｃ）の状態が得られたら、
非晶質半導体膜１０４に対して赤外光または紫外光の照
射（レーザーアニール）による結晶化（レーザー結晶
化）を行い結晶質半導体膜（結晶を含む半導体膜）１０
５を形成した（図１（Ｄ））。結晶化技術として紫外光
を用いる場合はエキシマレーザー光または紫外光ランプ
から発生する強光を用いればよく、赤外光を用いる場合
は赤外線レーザー光または赤外線ランプから発生する強
光を用いればよい。本実施例ではＫｒＦエキシマレーザ
ー光を線状にビーム形成して照射した。なお、照射条件
としては、パルス周波数が３０Ｈｚ、オーバーラップ率
は９６％、レーザーエネルギー密度は１００〜５００mJ
/cm2であり本実施例では３６０mJ/cm2とした。なお、レ
ーザー結晶化の条件（レーザー光の波長、オーバーラッ
プ率、照射強度、パルス幅、繰り返し周波数、照射時間
等）は、非晶質半導体膜１０４の膜厚、基板温度等を考
慮して実施者が適宜決定すればよい。なお、レーザー結
晶化の条件によっては、半導体膜が溶融状態を経過して
結晶化する場合や、半導体膜が溶融せずに固相状態、も
しくは固相と液相の中間状態で結晶化する場合がある。
この工程により非晶質半導体膜１０４は結晶化され、結
晶質半導体膜１０５に変化する。本実施例において結晶
質半導体膜とは多結晶珪素膜（ポリシリコン膜）であ
る。
非晶質半導体膜１０４に対して赤外光または紫外光の照
射（レーザーアニール）による結晶化（レーザー結晶
化）を行い結晶質半導体膜（結晶を含む半導体膜）１０
５を形成した（図１（Ｄ））。結晶化技術として紫外光
を用いる場合はエキシマレーザー光または紫外光ランプ
から発生する強光を用いればよく、赤外光を用いる場合
は赤外線レーザー光または赤外線ランプから発生する強
光を用いればよい。本実施例ではＫｒＦエキシマレーザ
ー光を線状にビーム形成して照射した。なお、照射条件
としては、パルス周波数が３０Ｈｚ、オーバーラップ率
は９６％、レーザーエネルギー密度は１００〜５００mJ
/cm2であり本実施例では３６０mJ/cm2とした。なお、レ
ーザー結晶化の条件（レーザー光の波長、オーバーラッ
プ率、照射強度、パルス幅、繰り返し周波数、照射時間
等）は、非晶質半導体膜１０４の膜厚、基板温度等を考
慮して実施者が適宜決定すればよい。なお、レーザー結
晶化の条件によっては、半導体膜が溶融状態を経過して
結晶化する場合や、半導体膜が溶融せずに固相状態、も
しくは固相と液相の中間状態で結晶化する場合がある。
この工程により非晶質半導体膜１０４は結晶化され、結
晶質半導体膜１０５に変化する。本実施例において結晶
質半導体膜とは多結晶珪素膜（ポリシリコン膜）であ
る。
【００５２】次に、こうして形成された結晶質半導体膜
１０５上にチャネル形成領域を保護する絶縁膜（後にチ
ャネル保護膜となる）１０６を形成した。本実施例では
酸化珪素膜（膜厚２００ｎｍ）を形成した。次いで、裏
面からの露光を用いたパターニング（レジスト膜の成
膜、露光、現像）によって、絶縁膜１０６に接してレジ
ストマスク１０７を形成した（図１（Ｅ））。裏面から
の露光によるレジストマスクの形成はマスクを必要とし
ないため、製造マスク数を低減することができる。図示
したようにレジストマスクの大きさは光の回り込みによ
って、わずかにゲート配線の幅より小さくなった。
１０５上にチャネル形成領域を保護する絶縁膜（後にチ
ャネル保護膜となる）１０６を形成した。本実施例では
酸化珪素膜（膜厚２００ｎｍ）を形成した。次いで、裏
面からの露光を用いたパターニング（レジスト膜の成
膜、露光、現像）によって、絶縁膜１０６に接してレジ
ストマスク１０７を形成した（図１（Ｅ））。裏面から
の露光によるレジストマスクの形成はマスクを必要とし
ないため、製造マスク数を低減することができる。図示
したようにレジストマスクの大きさは光の回り込みによ
って、わずかにゲート配線の幅より小さくなった。
【００５３】次いで、レジストマスク１０７をマスクに
用いて絶縁膜１０６をエッチングして、チャネル保護膜
１０８を形成した後、レジストマスク１０７を除去した
（図２（Ａ））。この工程により、チャネル保護膜１０
８と接する領域以外の結晶質珪素膜の表面を露呈させ
た。このチャネル保護膜１０８は、後のドーピング工程
でチャネル形成領域となる領域にドーパントが添加され
ることを防ぐ役目を果たす。
用いて絶縁膜１０６をエッチングして、チャネル保護膜
１０８を形成した後、レジストマスク１０７を除去した
（図２（Ａ））。この工程により、チャネル保護膜１０
８と接する領域以外の結晶質珪素膜の表面を露呈させ
た。このチャネル保護膜１０８は、後のドーピング工程
でチャネル形成領域となる領域にドーパントが添加され
ることを防ぐ役目を果たす。
【００５４】次いで、フォトマスクを用いたパターニン
グによってＮチャネル型ＴＦＴの一部とＰチャネル型Ｔ
ＦＴを覆うレジストマスク１０９を形成し、表面が露呈
された結晶質半導体膜にｎ型を付与する不純物元素を添
加する工程を行ない、第１の不純物領域（ｎ+ 領域）１
１０ａを形成した（図２（Ｂ））。本実施例では、ｎ型
の導電性を付与する不純物としてリン元素を用いた。ド
ーピングガスとして水素で１〜１０％（本実施例では５
％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ
量５×１０14atoms ／ｃｍ2 とした。また、上記レジス
トマスク１０９のパターンを実施者が適宜設定すること
によりｎ+ 型領域の幅が決定され、所望の幅を有するｎ
- 型領域、及びチャネル形成領域を得ることが比較的容
易にできる。
グによってＮチャネル型ＴＦＴの一部とＰチャネル型Ｔ
ＦＴを覆うレジストマスク１０９を形成し、表面が露呈
された結晶質半導体膜にｎ型を付与する不純物元素を添
加する工程を行ない、第１の不純物領域（ｎ+ 領域）１
１０ａを形成した（図２（Ｂ））。本実施例では、ｎ型
の導電性を付与する不純物としてリン元素を用いた。ド
ーピングガスとして水素で１〜１０％（本実施例では５
％）に希釈したフォスフィン（ＰＨ3 ）を用い、ドーズ
量５×１０14atoms ／ｃｍ2 とした。また、上記レジス
トマスク１０９のパターンを実施者が適宜設定すること
によりｎ+ 型領域の幅が決定され、所望の幅を有するｎ
- 型領域、及びチャネル形成領域を得ることが比較的容
易にできる。
【００５５】次いで、レジストマスク１０９を除去した
後、チャネル保護膜１０８をマスクとして、結晶質半導
体膜にｎ型を付与する不純物元素を添加する工程を行な
い、第２の不純物領域（ｎ- 領域）１１２を形成した
（図２（Ｃ））。本実施例ではドーピングガスとして水
素で１〜１０％（本実施例では５％）に希釈したフォス
フィンを用い、ドーズ量３×１０13atom s ／ｃｍ2 と
して、ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／
ｃｍ3 の不純物領域を形成することができた。また、こ
うして形成される第２の不純物領域１１２はＬＤＤ領域
として機能する。なお、この時、さらに不純物が添加さ
れて第１の不純物領域１１０ｂが形成され、チャネル保
護膜の直下は真性もしくは実質的に真性な結晶質半導体
領域となった。ただし、図示しないが実際には多少チャ
ネル保護膜の内側に回り込んで不純物元素が添加され
る。
後、チャネル保護膜１０８をマスクとして、結晶質半導
体膜にｎ型を付与する不純物元素を添加する工程を行な
い、第２の不純物領域（ｎ- 領域）１１２を形成した
（図２（Ｃ））。本実施例ではドーピングガスとして水
素で１〜１０％（本実施例では５％）に希釈したフォス
フィンを用い、ドーズ量３×１０13atom s ／ｃｍ2 と
して、ＳＩＭＳ分析で１×１０18〜１×１０19atoms ／
ｃｍ3 の不純物領域を形成することができた。また、こ
うして形成される第２の不純物領域１１２はＬＤＤ領域
として機能する。なお、この時、さらに不純物が添加さ
れて第１の不純物領域１１０ｂが形成され、チャネル保
護膜の直下は真性もしくは実質的に真性な結晶質半導体
領域となった。ただし、図示しないが実際には多少チャ
ネル保護膜の内側に回り込んで不純物元素が添加され
る。
【００５６】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）１１３を形成し
た（図２（Ｄ））。本実施例ではｐ型を付与する不純物
元素としてＢ（ボロン）を用いた。ドーピングガスには
水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を
用い、ドーズ量４×１０16atoms ／ｃｍ2 とした。
型ＴＦＴを覆うレジストマスク１１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）１１３を形成し
た（図２（Ｄ））。本実施例ではｐ型を付与する不純物
元素としてＢ（ボロン）を用いた。ドーピングガスには
水素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を
用い、ドーズ量４×１０16atoms ／ｃｍ2 とした。
【００５７】次いで、レジストマスク１１４を除去して
レーザーアニールまたは熱アニールによる不純物の活性
化処理を行なった後、水素雰囲気中で熱処理（３５０
℃、１時間）を行い、全体を水素化した。なお、本実施
例では水素化は熱処理を用いて行ったが、プラズマ水素
処理を用いて行ってもよい。その後、公知のパターニン
グ技術により所望の形状を有する活性層を形成した。
（図３（Ａ））
レーザーアニールまたは熱アニールによる不純物の活性
化処理を行なった後、水素雰囲気中で熱処理（３５０
℃、１時間）を行い、全体を水素化した。なお、本実施
例では水素化は熱処理を用いて行ったが、プラズマ水素
処理を用いて行ってもよい。その後、公知のパターニン
グ技術により所望の形状を有する活性層を形成した。
（図３（Ａ））
【００５８】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成された。
ソース領域１１５、ドレイン領域１１６、低濃度不純物
領域１１７、１１８、チャネル形成領域１１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域１２１、ドレイン
領域１２２、チャネル形成領域１２０が形成された。
【００５９】次いで、チャネル保護膜を除去し、Ｎチャ
ネル型ＴＦＴ及びＰチャネル型ＴＦＴを覆って、プラズ
マＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥ
ＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍ
の酸化珪素膜との積層構造の層間絶縁膜１２３を形成し
た。（図３（Ｂ））
ネル型ＴＦＴ及びＰチャネル型ＴＦＴを覆って、プラズ
マＣＶＤ法により膜厚１００ｎｍの酸化珪素膜と、ＴＥ
ＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９４０ｎｍ
の酸化珪素膜との積層構造の層間絶縁膜１２３を形成し
た。（図３（Ｂ））
【００６０】そして、コンタクトホールを形成してソー
ス配線１２４、１２６、ドレイン配線１２５、１２７を
形成して、図３（Ｃ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してＮチャネル型
ＴＦＴ及びＰチャネル型ＴＦＴを完成させた。この水素
化はプラズマ水素処理を用いて行ってもよい。
ス配線１２４、１２６、ドレイン配線１２５、１２７を
形成して、図３（Ｃ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してＮチャネル型
ＴＦＴ及びＰチャネル型ＴＦＴを完成させた。この水素
化はプラズマ水素処理を用いて行ってもよい。
【００６１】なお、本実施例においては、工程順序を変
更し非晶質半導体膜のパターニング後に結晶化処理を行
ってもよい。
更し非晶質半導体膜のパターニング後に結晶化処理を行
ってもよい。
【００６２】また、結晶化工程の前に非晶質半導体膜へ
不純物の添加を行ない、ＴＦＴのしきい値制御を行って
もよい。
不純物の添加を行ない、ＴＦＴのしきい値制御を行って
もよい。
【００６３】本実施例の構成とすると、ガラス基板から
活性層への不純物汚染を酸化タンタル膜によって防止で
きるので、ＳＩＭＳ分析におけるゲート絶縁膜中のナト
リウム濃度をノイズを考慮した検出下限以下である１×
１０16atoms ／ｃｍ3 以下とでき、活性層中のナトリウ
ム濃度を１×１０16atoms ／ｃｍ3 以下とできるのでＴ
ＦＴの信頼性を向上させることができる。更に、ブロッ
キング膜として酸化タンタル膜を用いるとＴＦＴ特性の
ばらつきを小さくすることができＴＦＴの信頼性を向上
させることができる。
活性層への不純物汚染を酸化タンタル膜によって防止で
きるので、ＳＩＭＳ分析におけるゲート絶縁膜中のナト
リウム濃度をノイズを考慮した検出下限以下である１×
１０16atoms ／ｃｍ3 以下とでき、活性層中のナトリウ
ム濃度を１×１０16atoms ／ｃｍ3 以下とできるのでＴ
ＦＴの信頼性を向上させることができる。更に、ブロッ
キング膜として酸化タンタル膜を用いるとＴＦＴ特性の
ばらつきを小さくすることができＴＦＴの信頼性を向上
させることができる。
【００６４】［実施例２］ 実施例１では、レーザー光
によって非晶質珪素膜を結晶化させたが、本実施例で
は、実施例１と異なる方法で非晶質半導体膜の結晶化を
行う例を示す。以下、図４〜６を用いて本実施例を説明
する。
によって非晶質珪素膜を結晶化させたが、本実施例で
は、実施例１と異なる方法で非晶質半導体膜の結晶化を
行う例を示す。以下、図４〜６を用いて本実施例を説明
する。
【００６５】まず、基板２０１としてガラス基板（コー
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板からの不純物の拡散を防止してＴＦＴの電気特性を
向上させるため酸化タンタル膜２５０を基板２０１上に
設けた。本実施例ではタンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を用いて１００ｎｍ〜３００ｎｍの膜厚に形成し
た。
ニング１７３７；歪点６６７℃）を用意した。次いで、
基板からの不純物の拡散を防止してＴＦＴの電気特性を
向上させるため酸化タンタル膜２５０を基板２０１上に
設けた。本実施例ではタンタルからなるターゲットを用
い、酸素を含む混合ガス雰囲気中で行われるスパッタリ
ング法を用いて１００ｎｍ〜３００ｎｍの膜厚に形成し
た。
【００６６】図４（Ａ）では酸化タンタル膜を基板の片
面だけに設ける例を示したが、酸化タンタル膜を基板の
片面だけでなく両面に設けることは有効である。基板の
両面に酸化タンタル膜を設けることによって、半導体装
置作製時に基板から拡散するナトリウム等不純物を完全
にブロックすることができる。また、酸化タンタル膜は
フッ酸等ほとんどの酸性溶液に対する耐酸性に優れてお
り、基板の両面に酸化タンタル膜を設けることによっ
て、エッチング工程におけるナトリウム汚染を防ぐこと
も可能である。また酸化タンタル膜は膨張率が小さく耐
熱性に優れており、基板の裏面に酸化タンタル膜を設け
ることによって基板の耐熱性を向上させることもでき
る。なお更に、酸化タンタル膜で基板全面を覆うことは
有効である。
面だけに設ける例を示したが、酸化タンタル膜を基板の
片面だけでなく両面に設けることは有効である。基板の
両面に酸化タンタル膜を設けることによって、半導体装
置作製時に基板から拡散するナトリウム等不純物を完全
にブロックすることができる。また、酸化タンタル膜は
フッ酸等ほとんどの酸性溶液に対する耐酸性に優れてお
り、基板の両面に酸化タンタル膜を設けることによっ
て、エッチング工程におけるナトリウム汚染を防ぐこと
も可能である。また酸化タンタル膜は膨張率が小さく耐
熱性に優れており、基板の裏面に酸化タンタル膜を設け
ることによって基板の耐熱性を向上させることもでき
る。なお更に、酸化タンタル膜で基板全面を覆うことは
有効である。
【００６７】次いで、酸化タンタル膜２５０上に積層構
造（簡略化のため図示しない）のゲート配線（ゲート電
極を含む）２０２を形成した（図４（Ａ））。本実施例
では、スパッタリング法を用いて窒化タンタル膜（膜厚
５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成
し、公知のパターニング技術であるフォトリソグラフィ
ー法を用いて積層構造を有するゲート配線（ゲート電極
を含む）２０２を形成した。
造（簡略化のため図示しない）のゲート配線（ゲート電
極を含む）２０２を形成した（図４（Ａ））。本実施例
では、スパッタリング法を用いて窒化タンタル膜（膜厚
５０ｎｍ）とタンタル膜（膜厚２５０ｎｍ）を積層形成
し、公知のパターニング技術であるフォトリソグラフィ
ー法を用いて積層構造を有するゲート配線（ゲート電極
を含む）２０２を形成した。
【００６８】次いで、ゲート絶縁膜２０３、非晶質半導
体膜２０４を順次大気開放しないで積層形成した（図４
（Ｂ））。本実施例ではスパッタリング法を用いて、窒
化珪素膜２０３ａ（膜厚５０ｎｍ）と酸化珪素膜２０３
ｂ（膜厚１２５ｎｍ）を積層形成し、積層構造のゲート
絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁
膜として採用しているが、単層または三層以上の積層構
造としてもよい。また、本実施例ではゲート絶縁膜上に
非晶質半導体膜２０４として、膜厚５４ｎｍの非晶質珪
素膜（アモルファスシリコン膜）をプラズマＣＶＤ法に
より形成した。なお、いずれの層の界面にも大気からの
汚染物質が付着しないようにするため順次大気開放せず
に積層形成した。その後、半導体膜の結晶化を妨げる非
晶質珪素膜中の水素濃度を低減するための加熱処理（５
００℃、１時間）を行った。
体膜２０４を順次大気開放しないで積層形成した（図４
（Ｂ））。本実施例ではスパッタリング法を用いて、窒
化珪素膜２０３ａ（膜厚５０ｎｍ）と酸化珪素膜２０３
ｂ（膜厚１２５ｎｍ）を積層形成し、積層構造のゲート
絶縁膜とした。本実施例では二層の絶縁膜をゲート絶縁
膜として採用しているが、単層または三層以上の積層構
造としてもよい。また、本実施例ではゲート絶縁膜上に
非晶質半導体膜２０４として、膜厚５４ｎｍの非晶質珪
素膜（アモルファスシリコン膜）をプラズマＣＶＤ法に
より形成した。なお、いずれの層の界面にも大気からの
汚染物質が付着しないようにするため順次大気開放せず
に積層形成した。その後、半導体膜の結晶化を妨げる非
晶質珪素膜中の水素濃度を低減するための加熱処理（５
００℃、１時間）を行った。
【００６９】次に、酸素雰囲気中においてＵＶ光を照射
することにより非晶質珪素膜２０４ａの表面に図示しな
い極薄い酸化膜を形成する。この酸化膜は後に塗布され
るニッケルを含んだ溶液の濡れ性を向上させる機能を有
する。
することにより非晶質珪素膜２０４ａの表面に図示しな
い極薄い酸化膜を形成する。この酸化膜は後に塗布され
るニッケルを含んだ溶液の濡れ性を向上させる機能を有
する。
【００７０】次にニッケルを含有する溶液を非晶質珪素
膜２０４ａ表面に塗布する。ニッケル含有量（重量換
算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜
３０ｐｐｍとすればよい。これは、非晶質珪素膜２０４
ａ中のニッケル濃度を１０16〜１０19atoms/cm3 のオー
ダとするためである。ニッケル濃度が１０16atoms/cm3
以下であるとニッケルの触媒作用を得ることができな
い。ニッケル濃度が１０19atoms/cm3 程度の濃度であれ
ば、ゲッタリングを実施しない場合でも動作可能なＴＦ
Ｔを作製可能であり、ゲッタリング工程を効率良く行う
こともできる。なお、上記のニッケルの濃度はＳＩＭＳ
による測定値で定義される。
膜２０４ａ表面に塗布する。ニッケル含有量（重量換
算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜
３０ｐｐｍとすればよい。これは、非晶質珪素膜２０４
ａ中のニッケル濃度を１０16〜１０19atoms/cm3 のオー
ダとするためである。ニッケル濃度が１０16atoms/cm3
以下であるとニッケルの触媒作用を得ることができな
い。ニッケル濃度が１０19atoms/cm3 程度の濃度であれ
ば、ゲッタリングを実施しない場合でも動作可能なＴＦ
Ｔを作製可能であり、ゲッタリング工程を効率良く行う
こともできる。なお、上記のニッケルの濃度はＳＩＭＳ
による測定値で定義される。
【００７１】本実施例では、ニッケルを１０ｐｐｍ含有
するニッケル酢酸塩溶液を塗布した。そして、スピンコ
ーターにより基板２０１を回転して、余分なニッケル酢
酸塩溶液を吹き飛ばして除去し、非晶質珪素膜２０４ａ
の表面に極薄いニッケル含有層２０５を形成する。（図
４（Ｂ））
するニッケル酢酸塩溶液を塗布した。そして、スピンコ
ーターにより基板２０１を回転して、余分なニッケル酢
酸塩溶液を吹き飛ばして除去し、非晶質珪素膜２０４ａ
の表面に極薄いニッケル含有層２０５を形成する。（図
４（Ｂ））
【００７２】図４（Ｂ）に示す状態を得たら、窒素雰囲
気中で温度５５０℃、４時間加熱して、非晶質珪素膜２
０４ａを結晶化した。この結晶化工程により結晶質珪素
膜２０４ｂが得られた。この結晶成長はニッケルを添加
した非晶質珪素膜２０４ａ表面から基板２０１の方（縦
方向）へ進行するため、本明細書では縦成長と呼ぶこと
にする（図４（Ｃ））。なお、本実施例では全面にニッ
ケル含有層を形成する構成としたが、レジスト等を用い
選択的にニッケル含有層を形成して基板表面と平行な方
向（横方向）へ結晶化を進行させる構成としてもよい。
気中で温度５５０℃、４時間加熱して、非晶質珪素膜２
０４ａを結晶化した。この結晶化工程により結晶質珪素
膜２０４ｂが得られた。この結晶成長はニッケルを添加
した非晶質珪素膜２０４ａ表面から基板２０１の方（縦
方向）へ進行するため、本明細書では縦成長と呼ぶこと
にする（図４（Ｃ））。なお、本実施例では全面にニッ
ケル含有層を形成する構成としたが、レジスト等を用い
選択的にニッケル含有層を形成して基板表面と平行な方
向（横方向）へ結晶化を進行させる構成としてもよい。
【００７３】本実施例では結晶化を促進する元素として
Ｎｉを用いたが、他にＣｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｕ、Ｇｅ、Ｓｎ、Ｐｂのうちの少なくとも一元素を用
いることができる。また、本実施例では塗布法を用いて
結晶化を促進する元素を添加したが、スパッタリング法
やＣＶＤ法を用いて結晶化を促進する元素を含有する被
膜、粒子、クラスタ等を非晶質珪素膜に密着させる方
法、あるいはイオン注入法を採用することができる。
Ｎｉを用いたが、他にＣｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｕ、Ｇｅ、Ｓｎ、Ｐｂのうちの少なくとも一元素を用
いることができる。また、本実施例では塗布法を用いて
結晶化を促進する元素を添加したが、スパッタリング法
やＣＶＤ法を用いて結晶化を促進する元素を含有する被
膜、粒子、クラスタ等を非晶質珪素膜に密着させる方
法、あるいはイオン注入法を採用することができる。
【００７４】なお、この結晶化工程に従えば粒界を含む
多結晶珪素膜が形成されるが、異なる条件で微結晶状態
のシリコン膜を形成することもできる。
多結晶珪素膜が形成されるが、異なる条件で微結晶状態
のシリコン膜を形成することもできる。
【００７５】また、上記加熱処理は電熱炉において５０
０〜７００℃、より好ましくは５５０〜６５０℃の温度
で行うことができる。この時、加熱温度の上限は基板の
耐熱性を考慮して、使用するガラス基板２０１のガラス
歪点より低くすることが必要である。ガラス歪点を超え
るとガラス基板の反り、縮み等が顕在化してしまう。ま
た、加熱時間は１〜１２時間程度とすればよい。この加
熱処理はファーネスアニール（電熱炉内での加熱処理）
によって行われる。なお、レーザーアニールまたはラン
プアニール等の加熱手段を用いることも可能である。
０〜７００℃、より好ましくは５５０〜６５０℃の温度
で行うことができる。この時、加熱温度の上限は基板の
耐熱性を考慮して、使用するガラス基板２０１のガラス
歪点より低くすることが必要である。ガラス歪点を超え
るとガラス基板の反り、縮み等が顕在化してしまう。ま
た、加熱時間は１〜１２時間程度とすればよい。この加
熱処理はファーネスアニール（電熱炉内での加熱処理）
によって行われる。なお、レーザーアニールまたはラン
プアニール等の加熱手段を用いることも可能である。
【００７６】次に、得られた結晶質珪素膜２０４ｂに対
してレーザー光の照射を行い、結晶性の改善された結晶
質珪素膜２０４ｃを得る。本実施例では、パルス発振型
のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた
（図４（Ｄ））。なお、レ─ザー光の照射前に、溶液の
濡れ性を向上させるために形成された極薄い酸化膜を除
去してもよい。
してレーザー光の照射を行い、結晶性の改善された結晶
質珪素膜２０４ｃを得る。本実施例では、パルス発振型
のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いた
（図４（Ｄ））。なお、レ─ザー光の照射前に、溶液の
濡れ性を向上させるために形成された極薄い酸化膜を除
去してもよい。
【００７７】パルス発振型のレーザとして、短波長（紫
外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹ
ＡＧレーザー等を用いる。本実施例で用いたエキシマレ
ーザーは紫外光を発振するので、被照射領域において瞬
間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形
成され、ニッケルが非常に動きやすい状態となる。
外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹ
ＡＧレーザー等を用いる。本実施例で用いたエキシマレ
ーザーは紫外光を発振するので、被照射領域において瞬
間的に溶融固化が繰り返される。そのため、エキシマレ
ーザー光を照射することにより、一種の非平衡状態が形
成され、ニッケルが非常に動きやすい状態となる。
【００７８】また、図４（Ｃ）に示す結晶化工程で得ら
れる結晶質珪素膜２０４ｂは非晶質成分が不規則に残存
する。しかし、レーザー光の照射によってそのような非
晶質成分を完全に結晶化することができるので、結晶質
珪素膜２０４ｃの結晶性は大幅に改善されている。
れる結晶質珪素膜２０４ｂは非晶質成分が不規則に残存
する。しかし、レーザー光の照射によってそのような非
晶質成分を完全に結晶化することができるので、結晶質
珪素膜２０４ｃの結晶性は大幅に改善されている。
【００７９】なお、このレーザー照射工程を省略するこ
とは可能であるが、レーザー照射することによって、結
晶性の改善の他に、後のゲッタリング工程の効率を向上
させるという効果が得られる。レーザー照射後では、結
晶性珪素膜２０４ｃ中の残留ニッケル濃度は、１×１０
19〜２×１０19atoms/cm3 程度である。
とは可能であるが、レーザー照射することによって、結
晶性の改善の他に、後のゲッタリング工程の効率を向上
させるという効果が得られる。レーザー照射後では、結
晶性珪素膜２０４ｃ中の残留ニッケル濃度は、１×１０
19〜２×１０19atoms/cm3 程度である。
【００８０】上記結晶化工程の後に、結晶質珪素膜中に
残存するニッケルを除去または低減するゲッタリング技
術（特開平10-270363 号公報、米国出願番号09/050,182
に対応）を用いてもよい。なお、同公報には、リン元素
を全面または選択的に添加した後に加熱処理（３００〜
７００℃、１〜１２時間）を行う技術が記載されてい
る。また、ハロゲン元素を含む気相による方法（特開平
09-312260 号公報、米国出願番号08/785,489に対応）を
用いてもよい。
残存するニッケルを除去または低減するゲッタリング技
術（特開平10-270363 号公報、米国出願番号09/050,182
に対応）を用いてもよい。なお、同公報には、リン元素
を全面または選択的に添加した後に加熱処理（３００〜
７００℃、１〜１２時間）を行う技術が記載されてい
る。また、ハロゲン元素を含む気相による方法（特開平
09-312260 号公報、米国出願番号08/785,489に対応）を
用いてもよい。
【００８１】次いで、実施例１の図１（Ｅ）に示した工
程と同様に結晶質半導体２０４ｃ上に膜厚２００ｎｍの
チャネル形成領域を保護する絶縁膜（後にチャネル保護
膜となる）２０６を形成した。次いで、裏面からの露光
を用いたパターニングによって、絶縁膜２０６に接して
レジストマスク２０７を形成した。（図４（Ｅ））
程と同様に結晶質半導体２０４ｃ上に膜厚２００ｎｍの
チャネル形成領域を保護する絶縁膜（後にチャネル保護
膜となる）２０６を形成した。次いで、裏面からの露光
を用いたパターニングによって、絶縁膜２０６に接して
レジストマスク２０７を形成した。（図４（Ｅ））
【００８２】次いで、レジストマスク２０７をマスクに
用いて絶縁膜２０６をエッチングして、チャネル保護膜
２０８を形成した後、レジストマスク２０７を除去し
た。（図５（Ａ））
用いて絶縁膜２０６をエッチングして、チャネル保護膜
２０８を形成した後、レジストマスク２０７を除去し
た。（図５（Ａ））
【００８３】次いで、フォトマスクを用いたパターニン
グによってＮチャネル型ＴＦＴの一部とＰチャネル型Ｔ
ＦＴを覆うレジストマスク２０９を形成し、表面が露呈
された結晶質半導体膜にｎ型を付与する不純物元素（リ
ン）を添加する工程を行ない、第１の不純物領域（ｎ+
領域）２１０ａを形成した（図５（Ｂ））。本実施例で
は、ドーピングガスとして水素で１〜１０％（本実施例
では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、
ドーズ量５×１０14atoms ／ｃｍ2 とした。
グによってＮチャネル型ＴＦＴの一部とＰチャネル型Ｔ
ＦＴを覆うレジストマスク２０９を形成し、表面が露呈
された結晶質半導体膜にｎ型を付与する不純物元素（リ
ン）を添加する工程を行ない、第１の不純物領域（ｎ+
領域）２１０ａを形成した（図５（Ｂ））。本実施例で
は、ドーピングガスとして水素で１〜１０％（本実施例
では５％）に希釈したフォスフィン（ＰＨ3 ）を用い、
ドーズ量５×１０14atoms ／ｃｍ2 とした。
【００８４】次いで、レジストマスク２０９を除去した
後、チャネル保護膜２０８をマスクとして結晶質半導体
膜にｎ型を付与する不純物元素を添加する工程を行な
い、第２の不純物領域（ｎ- 領域）２１２を形成した
（図５（Ｃ））。本実施例ではドーピングガスとして水
素で１〜１０％（本実施例では５％）に希釈したフォス
フィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 と
し、ＳＩＭＳ分析で１×１０ 18〜１×１０19atoms ／ｃ
ｍ3 の不純物領域を形成することができた。また、こう
して形成される第２の不純物領域２１２はＬＤＤ領域と
して機能する。なお、この時、さらに不純物が添加され
て第１の不純物領域２１０ｂが形成され、チャネル保護
膜の直下には真性もしくは実質的に真性な結晶質半導体
領域が残った。
後、チャネル保護膜２０８をマスクとして結晶質半導体
膜にｎ型を付与する不純物元素を添加する工程を行な
い、第２の不純物領域（ｎ- 領域）２１２を形成した
（図５（Ｃ））。本実施例ではドーピングガスとして水
素で１〜１０％（本実施例では５％）に希釈したフォス
フィンを用い、ドーズ量３×１０13atoms ／ｃｍ2 と
し、ＳＩＭＳ分析で１×１０ 18〜１×１０19atoms ／ｃ
ｍ3 の不純物領域を形成することができた。また、こう
して形成される第２の不純物領域２１２はＬＤＤ領域と
して機能する。なお、この時、さらに不純物が添加され
て第１の不純物領域２１０ｂが形成され、チャネル保護
膜の直下には真性もしくは実質的に真性な結晶質半導体
領域が残った。
【００８５】次いで、フォトマスクを用いてＮチャネル
型ＴＦＴを覆うレジストマスク２１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）２１３を形成し
た（図５（Ｄ））。本実施例ではドーピングガスには水
素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用
い、ドーズ量４×１０16atoms ／ｃｍ2 とした。
型ＴＦＴを覆うレジストマスク２１４を形成し、結晶質
半導体膜にｐ型を付与する不純物元素を添加する工程を
行ない、第３の不純物領域（ｐ+ 領域）２１３を形成し
た（図５（Ｄ））。本実施例ではドーピングガスには水
素で１〜１０％に希釈されたジボラン（Ｂ2 Ｈ6 ）を用
い、ドーズ量４×１０16atoms ／ｃｍ2 とした。
【００８６】次いで、レジストマスク２１４を除去し
て、３００〜７００℃、１〜１２時間の加熱処理を行な
い、ニッケル濃度を低減する技術（特開平8-330602号公
報）を本実施例に適用した。本実施例では６００℃、８
時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形
成領域の内部に残存するニッケルを高濃度不純物領域
（ソース領域及びドレイン領域）の方に移動させる（図
６（Ａ））。こうしてニッケル濃度が低減されたチャネ
ル形成領域（ＳＩＭＳ分析で１×１０18atoms ／ｃｍ3
以下、好ましくは１×１０16atoms ／ｃｍ3 以下）が得
られる。この加熱処理による触媒元素の低減と同時に、
ドーピング時の結晶性の損傷の回復、熱アニールによる
不純物の活性化処理が行なわれる。加えてファーネスア
ニール、レーザーアニールまたはランプアニールを行っ
てもよい。その後、水素雰囲気中で熱処理（３５０℃、
１時間）を行い、全体を水素化した。なお、水素化はプ
ラズマ水素処理を用いて行ってもよい。
て、３００〜７００℃、１〜１２時間の加熱処理を行な
い、ニッケル濃度を低減する技術（特開平8-330602号公
報）を本実施例に適用した。本実施例では６００℃、８
時間の加熱処理を行ない、ＬＤＤ領域およびチャネル形
成領域の内部に残存するニッケルを高濃度不純物領域
（ソース領域及びドレイン領域）の方に移動させる（図
６（Ａ））。こうしてニッケル濃度が低減されたチャネ
ル形成領域（ＳＩＭＳ分析で１×１０18atoms ／ｃｍ3
以下、好ましくは１×１０16atoms ／ｃｍ3 以下）が得
られる。この加熱処理による触媒元素の低減と同時に、
ドーピング時の結晶性の損傷の回復、熱アニールによる
不純物の活性化処理が行なわれる。加えてファーネスア
ニール、レーザーアニールまたはランプアニールを行っ
てもよい。その後、水素雰囲気中で熱処理（３５０℃、
１時間）を行い、全体を水素化した。なお、水素化はプ
ラズマ水素処理を用いて行ってもよい。
【００８７】その後、公知のパターニング技術により所
望の形状を有する活性層を形成した（図６（Ｂ））。
望の形状を有する活性層を形成した（図６（Ｂ））。
【００８８】以上の工程を経て、Ｎチャネル型ＴＦＴの
ソース領域２１５、ドレイン領域２１６、低濃度不純物
領域２１７、２１８、チャネル形成領域２１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域２２１、ドレイン
領域２２２、チャネル形成領域２２０が形成された。
ソース領域２１５、ドレイン領域２１６、低濃度不純物
領域２１７、２１８、チャネル形成領域２１９が形成さ
れ、Ｐチャネル型ＴＦＴのソース領域２２１、ドレイン
領域２２２、チャネル形成領域２２０が形成された。
【００８９】次いで、チャネル保護膜２０８を除去し、
Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴを覆って、
プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜
と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９
４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜２２３
を形成した。（図６（Ｃ））
Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴを覆って、
プラズマＣＶＤ法により膜厚１００ｎｍの酸化珪素膜
と、ＴＥＯＳと酸素（Ｏ2 ）を原料ガスに用いた膜厚９
４０ｎｍの酸化珪素膜との積層構造の層間絶縁膜２２３
を形成した。（図６（Ｃ））
【００９０】そして、コンタクトホールを形成してソー
ス配線２２４、２２６、ドレイン配線２２５、２２７を
形成して、図６（Ｄ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してＮチャネル型
ＴＦＴ及びＰチャネル型ＴＦＴを完成させた。この水素
化はプラズマ水素処理を用いて行ってもよい。
ス配線２２４、２２６、ドレイン配線２２５、２２７を
形成して、図６（Ｄ）に示す状態を得た。最後に水素雰
囲気中で熱処理を行い、全体を水素化してＮチャネル型
ＴＦＴ及びＰチャネル型ＴＦＴを完成させた。この水素
化はプラズマ水素処理を用いて行ってもよい。
【００９１】本実施例の構成とすると、ガラス基板から
活性層への不純物汚染を酸化タンタル膜によって防止で
き、ＳＩＭＳ分析におけるゲート絶縁膜中のナトリウム
濃度をノイズを考慮した検出下限以下である１×１０16
atoms ／ｃｍ3 以下とでき、活性層中のナトリウム濃度
を１×１０16atoms ／ｃｍ3 以下とできるのでＴＦＴの
信頼性を向上させることができる。更に、ブロッキング
膜として酸化タンタル膜を用いるとＴＦＴ特性のばらつ
きを小さくすることができＴＦＴの信頼性を向上させる
ことができる。なお、本実施例において、実施例１の構
成の一部を採用することもできる。
活性層への不純物汚染を酸化タンタル膜によって防止で
き、ＳＩＭＳ分析におけるゲート絶縁膜中のナトリウム
濃度をノイズを考慮した検出下限以下である１×１０16
atoms ／ｃｍ3 以下とでき、活性層中のナトリウム濃度
を１×１０16atoms ／ｃｍ3 以下とできるのでＴＦＴの
信頼性を向上させることができる。更に、ブロッキング
膜として酸化タンタル膜を用いるとＴＦＴ特性のばらつ
きを小さくすることができＴＦＴの信頼性を向上させる
ことができる。なお、本実施例において、実施例１の構
成の一部を採用することもできる。
【００９２】［実施例３］ 上記実施例１又は２の作製
工程を用いたＮチャネル型ＴＦＴ及びＰチャネル型ＴＦ
Ｔを備えた半導体装置について、図７（Ａ）〜（Ｃ）及
び図８（Ａ）、（Ｂ）を用いてその構造の一例を説明す
る。
工程を用いたＮチャネル型ＴＦＴ及びＰチャネル型ＴＦ
Ｔを備えた半導体装置について、図７（Ａ）〜（Ｃ）及
び図８（Ａ）、（Ｂ）を用いてその構造の一例を説明す
る。
【００９３】本実施例の半導体装置は、同一基板上に周
辺駆動回路部と画素部とを備えている。本実施例では図
示を容易にするため、周辺駆動回路部の一部を構成する
ＣＭＯＳ回路を図７に示し、画素部の一部を構成する画
素ＴＦＴ（Ｎチャネル型ＴＦＴ）を図８に示した。な
お、実施例１及び２の作製工程に加え、０．２〜０．４
μｍのパッシベーション膜３１９を形成した。パッシベ
ーションとしては窒素を含む膜、例えば窒化珪素膜を用
いることが好ましい。
辺駆動回路部と画素部とを備えている。本実施例では図
示を容易にするため、周辺駆動回路部の一部を構成する
ＣＭＯＳ回路を図７に示し、画素部の一部を構成する画
素ＴＦＴ（Ｎチャネル型ＴＦＴ）を図８に示した。な
お、実施例１及び２の作製工程に加え、０．２〜０．４
μｍのパッシベーション膜３１９を形成した。パッシベ
ーションとしては窒素を含む膜、例えば窒化珪素膜を用
いることが好ましい。
【００９４】更に、実施例１及び２に加え、ブロッキン
グ膜の酸化タンタル膜を基板の片面（表面、即ちＴＦＴ
が設けられる面）だけでなく両面（表面、裏面の両方）
に設ける構成とした。ブロッキング膜は必ずしも基板の
両面に設けなくともよいが、基板の両面に酸化タンタル
膜を設けることによって、半導体装置作製時に基板から
拡散するナトリウム等不純物を完全にブロックすること
ができる。また、酸化タンタル膜はフッ酸等ほとんどの
酸性溶液に対する耐酸性に優れており、基板の両面に酸
化タンタル膜を設けることによって、エッチング工程に
おけるナトリウム汚染を防ぐことも可能である。また酸
化タンタル膜は膨張率が小さく耐熱性に優れており、基
板の裏面に酸化タンタル膜を設けることによって基板の
耐熱性を向上させることもできる。なお更に、酸化タン
タル膜で基板全面を覆うことは有効である。
グ膜の酸化タンタル膜を基板の片面（表面、即ちＴＦＴ
が設けられる面）だけでなく両面（表面、裏面の両方）
に設ける構成とした。ブロッキング膜は必ずしも基板の
両面に設けなくともよいが、基板の両面に酸化タンタル
膜を設けることによって、半導体装置作製時に基板から
拡散するナトリウム等不純物を完全にブロックすること
ができる。また、酸化タンタル膜はフッ酸等ほとんどの
酸性溶液に対する耐酸性に優れており、基板の両面に酸
化タンタル膜を設けることによって、エッチング工程に
おけるナトリウム汚染を防ぐことも可能である。また酸
化タンタル膜は膨張率が小さく耐熱性に優れており、基
板の裏面に酸化タンタル膜を設けることによって基板の
耐熱性を向上させることもできる。なお更に、酸化タン
タル膜で基板全面を覆うことは有効である。
【００９５】図７で示すＣＭＯＳ回路はインバータ回路
とも呼ばれ、半導体回路を構成する基本回路である。こ
のようなインバータ回路を組み合わせることでＮＡＮＤ
回路、ＮＯＲ回路のような基本論理回路を構成したり、
さらに複雑なロジック回路をも構成することができる。
とも呼ばれ、半導体回路を構成する基本回路である。こ
のようなインバータ回路を組み合わせることでＮＡＮＤ
回路、ＮＯＲ回路のような基本論理回路を構成したり、
さらに複雑なロジック回路をも構成することができる。
【００９６】図７（Ａ）は図７（Ｂ）の上面図に相当す
る図であり、図７（Ａ）において、点線Ａ−Ａ’で切断
した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相
当する。また、図７（Ｃ）は、図７（Ａ）及び図７
（Ｂ）に対応するインバータ回路の回路図である。
る図であり、図７（Ａ）において、点線Ａ−Ａ’で切断
した部分が、図７（Ｂ）のＣＭＯＳ回路の断面構造に相
当する。また、図７（Ｃ）は、図７（Ａ）及び図７
（Ｂ）に対応するインバータ回路の回路図である。
【００９７】図７（Ｂ）において、ガラス基板３０１の
ＴＦＴが設けられる面（表面という）とＴＦＴが設けら
れない面（裏面という）の両方の面に接してブロッキン
グ膜（酸化タンタル膜）３００が形成されている。そし
て表面に形成されたブロッキング膜（酸化タンタル膜）
３００上にＴＦＴ（薄膜トランジスタ）が形成されてい
る。
ＴＦＴが設けられる面（表面という）とＴＦＴが設けら
れない面（裏面という）の両方の面に接してブロッキン
グ膜（酸化タンタル膜）３００が形成されている。そし
て表面に形成されたブロッキング膜（酸化タンタル膜）
３００上にＴＦＴ（薄膜トランジスタ）が形成されてい
る。
【００９８】そして下地の酸化タンタル膜に接してゲー
ト配線（ゲート電極を含む）３０２が形成されている。
ゲート配線は、タンタル（Ｔａ）元素を主成分とする材
料からなる導電膜を用いて形成されており、下地膜とし
て設けられた酸化タンタル膜との密着性は良好である。
ゲート配線としてタンタル（Ｔａ）の他に、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロ
ム（Ｃｒ）シリコン（Ｓｉ）から選ばれた一種または複
数種の元素を主成分とする材料からなる導電膜を用いる
ことも可能である。
ト配線（ゲート電極を含む）３０２が形成されている。
ゲート配線は、タンタル（Ｔａ）元素を主成分とする材
料からなる導電膜を用いて形成されており、下地膜とし
て設けられた酸化タンタル膜との密着性は良好である。
ゲート配線としてタンタル（Ｔａ）の他に、タングステ
ン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロ
ム（Ｃｒ）シリコン（Ｓｉ）から選ばれた一種または複
数種の元素を主成分とする材料からなる導電膜を用いる
ことも可能である。
【００９９】そしてゲート配線に接して、窒化珪素から
なる第１絶縁膜３０３、酸化珪素からなる第２絶縁膜３
０４が設けられている。ブロッキング膜として設けられ
た酸化タンタル膜によってガラス基板からのナトリウム
拡散がブロックされているため、ゲート絶縁膜として機
能する第１絶縁膜３０３、第２絶縁膜３０４中のナトリ
ウム濃度を１×１０16atoms ／ｃｍ3 以下とすることが
できる。そのため活性層中のナトリウム濃度を１×１０
16atoms ／ｃｍ3 以下とすることができＴＦＴの信頼性
を向上させることができる。更に、ブロッキング膜とし
て酸化タンタル膜を用いるとＴＦＴ特性のばらつきを小
さくすることができＴＦＴの信頼性を向上させることが
できる。
なる第１絶縁膜３０３、酸化珪素からなる第２絶縁膜３
０４が設けられている。ブロッキング膜として設けられ
た酸化タンタル膜によってガラス基板からのナトリウム
拡散がブロックされているため、ゲート絶縁膜として機
能する第１絶縁膜３０３、第２絶縁膜３０４中のナトリ
ウム濃度を１×１０16atoms ／ｃｍ3 以下とすることが
できる。そのため活性層中のナトリウム濃度を１×１０
16atoms ／ｃｍ3 以下とすることができＴＦＴの信頼性
を向上させることができる。更に、ブロッキング膜とし
て酸化タンタル膜を用いるとＴＦＴ特性のばらつきを小
さくすることができＴＦＴの信頼性を向上させることが
できる。
【０１００】ＣＭＯＳ回路のＰチャネル型ＴＦＴは、第
２絶縁膜に接して活性層としてｐ+領域３１２（ドレイ
ン領域）、３１５（ソース領域）とチャネル形成領域３
１４とが形成される。上記実施例１及び２では工程数を
低減するため、Ｐチャネル型ＴＦＴに前記高濃度不純物
領域と前記チャネル形成領域の間に低濃度不純物領域
（ＬＤＤ領域）を設けていないが、作製してもよい。活
性層の上を覆う第１の層間絶縁膜３１７にコンタクトホ
ールが形成され、ｐ+ 領域３１２、３１５に配線３１
８、３２０が接続され、さらにその上にパッシベーショ
ン膜３１９が形成される。簡略化のため図示しないがさ
らにその上に第２の層間絶縁膜が形成され、配線３２０
に引き出し配線が接続されて、その上を覆って第３の層
間絶縁膜が形成される。
２絶縁膜に接して活性層としてｐ+領域３１２（ドレイ
ン領域）、３１５（ソース領域）とチャネル形成領域３
１４とが形成される。上記実施例１及び２では工程数を
低減するため、Ｐチャネル型ＴＦＴに前記高濃度不純物
領域と前記チャネル形成領域の間に低濃度不純物領域
（ＬＤＤ領域）を設けていないが、作製してもよい。活
性層の上を覆う第１の層間絶縁膜３１７にコンタクトホ
ールが形成され、ｐ+ 領域３１２、３１５に配線３１
８、３２０が接続され、さらにその上にパッシベーショ
ン膜３１９が形成される。簡略化のため図示しないがさ
らにその上に第２の層間絶縁膜が形成され、配線３２０
に引き出し配線が接続されて、その上を覆って第３の層
間絶縁膜が形成される。
【０１０１】一方、Ｎチャネル型のＴＦＴは、活性層と
してｎ+ 領域３０５（ソース領域）、ｎ+ 領域３１１
（ドレイン領域）と、チャネル形成領域３０９と、前記
ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域３０
６、３１０が形成される。なお、ドレイン領域に接する
ｎ- 型領域３１０はソース領域に接するｎ- 型領域３０
６より幅を大きく形成して信頼性を向上させた。活性層
の上を覆う第１の層間絶縁膜３１７にコンタクトホール
が形成され、ｎ+ 型領域３０５、３１１には配線３１
６、３１８が形成され、さらにその上にパッシベーショ
ン膜３１９が形成される。簡略化のため図示しないがさ
らにその上に第２の層間絶縁膜が形成され、配線３２０
に引き出し配線が接続されて、その上を覆って第３の層
間絶縁膜が形成される。なお、活性層以外の部分は、上
記Ｐチャネル型ＴＦＴと概略同一構造であり簡略化のた
め説明を省略する。
してｎ+ 領域３０５（ソース領域）、ｎ+ 領域３１１
（ドレイン領域）と、チャネル形成領域３０９と、前記
ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域３０
６、３１０が形成される。なお、ドレイン領域に接する
ｎ- 型領域３１０はソース領域に接するｎ- 型領域３０
６より幅を大きく形成して信頼性を向上させた。活性層
の上を覆う第１の層間絶縁膜３１７にコンタクトホール
が形成され、ｎ+ 型領域３０５、３１１には配線３１
６、３１８が形成され、さらにその上にパッシベーショ
ン膜３１９が形成される。簡略化のため図示しないがさ
らにその上に第２の層間絶縁膜が形成され、配線３２０
に引き出し配線が接続されて、その上を覆って第３の層
間絶縁膜が形成される。なお、活性層以外の部分は、上
記Ｐチャネル型ＴＦＴと概略同一構造であり簡略化のた
め説明を省略する。
【０１０２】また、図８（Ａ）は図８（Ｂ）の上面図に
相当する図であり、図８（Ａ）において、点線Ａ−Ａ’
で切断した部分が、図８（Ｂ）の画素部の断面構造に相
当する。
相当する図であり、図８（Ａ）において、点線Ａ−Ａ’
で切断した部分が、図８（Ｂ）の画素部の断面構造に相
当する。
【０１０３】画素部に形成されたＮチャネル型ＴＦＴに
ついては、基本的に、ＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔと同一構造である。ガラス基板４０１の両面に接して
酸化タンタル膜４００が形成され、一方の酸化タンタル
膜４００に接してゲート配線４０３が形成され、ゲート
配線に接して窒化珪素からなる第１絶縁膜４０２、酸化
珪素からなる第２絶縁膜４０４が設けられている。下地
膜として設けられた酸化タンタル膜４００によってガラ
ス基板４０１からのナトリウム拡散がブロックされるた
め、ゲート絶縁膜として機能する第１絶縁膜４０２、第
２絶縁膜４０４中のナトリウム濃度をＳＩＭＳ分析のノ
イズを考慮した検出下限以下の１×１０ 16atoms ／ｃｍ
3 以下とすることができる。第２絶縁膜に接して、活性
層としてｎ+ 領域４０５、４０９、４１４と、チャネル
形成領域４０７、４１１と、前記ｎ+ 型領域とチャネル
形成領域の間にｎ- 型領域４０６、４１３が形成され
る。第１絶縁膜４０２、第２絶縁膜４０４中のナトリウ
ム濃度を低くすることができるため、活性層中のナトリ
ウム濃度を１×１０16atoms ／ｃｍ3 以下とすることが
できＴＦＴの信頼性を向上させることができる。活性層
の上を覆う第１の層間絶縁膜４１９にコンタクトホール
が形成され、ｎ+ 領域４０５に配線４１６が接続され、
ｎ+ 領域４１４に配線４１７が接続され、さらにその上
にパッシベーション膜４１８が形成される。そして、そ
の上に第２の層間絶縁膜４２０が形成される。さらに、
その上に第３の層間絶縁膜４２２が形成され、ＩＴＯ、
ＳｎＯ2等の透明導電膜からなる画素電極４２３が接続
される。また、４２１は画素電極４２３と隣接する画素
電極である。
ついては、基本的に、ＣＭＯＳ回路のＮチャネル型ＴＦ
Ｔと同一構造である。ガラス基板４０１の両面に接して
酸化タンタル膜４００が形成され、一方の酸化タンタル
膜４００に接してゲート配線４０３が形成され、ゲート
配線に接して窒化珪素からなる第１絶縁膜４０２、酸化
珪素からなる第２絶縁膜４０４が設けられている。下地
膜として設けられた酸化タンタル膜４００によってガラ
ス基板４０１からのナトリウム拡散がブロックされるた
め、ゲート絶縁膜として機能する第１絶縁膜４０２、第
２絶縁膜４０４中のナトリウム濃度をＳＩＭＳ分析のノ
イズを考慮した検出下限以下の１×１０ 16atoms ／ｃｍ
3 以下とすることができる。第２絶縁膜に接して、活性
層としてｎ+ 領域４０５、４０９、４１４と、チャネル
形成領域４０７、４１１と、前記ｎ+ 型領域とチャネル
形成領域の間にｎ- 型領域４０６、４１３が形成され
る。第１絶縁膜４０２、第２絶縁膜４０４中のナトリウ
ム濃度を低くすることができるため、活性層中のナトリ
ウム濃度を１×１０16atoms ／ｃｍ3 以下とすることが
できＴＦＴの信頼性を向上させることができる。活性層
の上を覆う第１の層間絶縁膜４１９にコンタクトホール
が形成され、ｎ+ 領域４０５に配線４１６が接続され、
ｎ+ 領域４１４に配線４１７が接続され、さらにその上
にパッシベーション膜４１８が形成される。そして、そ
の上に第２の層間絶縁膜４２０が形成される。さらに、
その上に第３の層間絶縁膜４２２が形成され、ＩＴＯ、
ＳｎＯ2等の透明導電膜からなる画素電極４２３が接続
される。また、４２１は画素電極４２３と隣接する画素
電極である。
【０１０４】なお、画素部の容量部は、第１絶縁膜４０
２及び第２絶縁膜４０４を誘電体として、容量配線４１
５と、ｎ+ 領域４１４とで形成されている。
２及び第２絶縁膜４０４を誘電体として、容量配線４１
５と、ｎ+ 領域４１４とで形成されている。
【０１０５】本実施例では一例として透過型のＬＣＤを
作製したが特に限定されない。例えば、画素電極の材料
として反射性を有する金属材料を用い、画素電極のパタ
ーニングの変更、または幾つかの工程の追加／削除を適
宜行えば反射型のＬＣＤを作製することが可能である。
作製したが特に限定されない。例えば、画素電極の材料
として反射性を有する金属材料を用い、画素電極のパタ
ーニングの変更、または幾つかの工程の追加／削除を適
宜行えば反射型のＬＣＤを作製することが可能である。
【０１０６】なお、本実施例では、画素部の画素ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。
【０１０７】本実施例のＴＦＴはよりばらつきの少ない
電気特性を示す。また、本実施例において、実施例１と
実施例２を組み合わせた構成とすることもできる。
電気特性を示す。また、本実施例において、実施例１と
実施例２を組み合わせた構成とすることもできる。
【０１０８】〔実施例４〕 本実施例では、本願発明に
よって作製された液晶表示装置の例を図９に示す。画素
ＴＦＴ（画素スイッチング素子）の作製方法やセル組工
程は公知の手段を用いれば良いので詳細な説明は省略す
る。
よって作製された液晶表示装置の例を図９に示す。画素
ＴＦＴ（画素スイッチング素子）の作製方法やセル組工
程は公知の手段を用いれば良いので詳細な説明は省略す
る。
【０１０９】図９は、本実施例のアクティブマトリクス
型液晶パネルの概略図である。図９に示すようにアクテ
ィブマトリクス基板と対向基板とが対向し、これらの基
板間に液晶が挟まれている。アクティブマトリクス基板
はガラス基板１０００上に形成された画素部１００１、
走査線駆動回路１００２、信号線駆動回路１００３を有
する。
型液晶パネルの概略図である。図９に示すようにアクテ
ィブマトリクス基板と対向基板とが対向し、これらの基
板間に液晶が挟まれている。アクティブマトリクス基板
はガラス基板１０００上に形成された画素部１００１、
走査線駆動回路１００２、信号線駆動回路１００３を有
する。
【０１１０】走査線駆動回路１００２、信号線駆動回路
１００３はそれぞれ走査線１０３０、信号線１０４０に
よって画素部１００１に接続されている。これら駆動回
路１００２、１００３はＣＭＯＳ回路で主に構成されて
いる。
１００３はそれぞれ走査線１０３０、信号線１０４０に
よって画素部１００１に接続されている。これら駆動回
路１００２、１００３はＣＭＯＳ回路で主に構成されて
いる。
【０１１１】画素部１００１の行ごとに走査線１０３０
が形成され、列ごとに信号線１０４０が形成されてい
る。走査線１０３０、信号線１０４０の交差部近傍に
は、画素ＴＦＴ１０１０が形成されている。画素ＴＦＴ
１０１０のゲート電極は走査線１０３０に接続され、ソ
ースは信号線１０４０に接続されている。更に、ドレイ
ンには画素電極１０６０、保持容量１０７０が接続され
ている。
が形成され、列ごとに信号線１０４０が形成されてい
る。走査線１０３０、信号線１０４０の交差部近傍に
は、画素ＴＦＴ１０１０が形成されている。画素ＴＦＴ
１０１０のゲート電極は走査線１０３０に接続され、ソ
ースは信号線１０４０に接続されている。更に、ドレイ
ンには画素電極１０６０、保持容量１０７０が接続され
ている。
【０１１２】対向基板１０８０はガラス基板全面にＩＴ
Ｏ膜等の透明導電膜が形成されている。透明導電膜は画
素部１００１の画素電極１０６０に対する対向電極であ
り、画素電極、対向電極間に形成された電界によって液
晶材料が駆動される。対向基板１０８０には必要であれ
ば配向膜や、ブラックマトリクスや、カラーフィルタが
形成されている。
Ｏ膜等の透明導電膜が形成されている。透明導電膜は画
素部１００１の画素電極１０６０に対する対向電極であ
り、画素電極、対向電極間に形成された電界によって液
晶材料が駆動される。対向基板１０８０には必要であれ
ば配向膜や、ブラックマトリクスや、カラーフィルタが
形成されている。
【０１１３】アクティブマトリクス基板側のガラス基板
にはＦＰＣ１０３１を取り付ける面を利用してＩＣチッ
プ１０３２、１０３３が取り付けられている。これらの
ＩＣチップ１０３２、１０３３はビデオ信号の処理回
路、タイミングパルス発生回路、γ補正回路、メモリ回
路、演算回路などの回路をシリコン基板上に形成して構
成される。
にはＦＰＣ１０３１を取り付ける面を利用してＩＣチッ
プ１０３２、１０３３が取り付けられている。これらの
ＩＣチップ１０３２、１０３３はビデオ信号の処理回
路、タイミングパルス発生回路、γ補正回路、メモリ回
路、演算回路などの回路をシリコン基板上に形成して構
成される。
【０１１４】また、本願発明を用いて作製できる液晶表
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。
示装置は透過型か反射型かは問わない。どちらを選択す
るのも実施者の自由である。この様に本願発明はあらゆ
るアクティブマトリクス型の電気光学装置（半導体装
置）に対して適用することが可能である。
【０１１５】なお、本実施例に示した半導体装置を作製
するにあたって、実施例１〜実施例３のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。
するにあたって、実施例１〜実施例３のどの構成を採用
しても良いし、各実施例を自由に組み合わせて用いるこ
とが可能である。
【０１１６】〔実施例５〕本願発明はアクティブマトリ
クス型ＥＬ（エレクトロルミネッセンス）表示装置に適
用することも可能である。その例を図１０に示す。
クス型ＥＬ（エレクトロルミネッセンス）表示装置に適
用することも可能である。その例を図１０に示す。
【０１１７】図１０はアクティブマトリクス型ＥＬ表示
装置の回路図である。８１は表示領域を表わしており、
その周辺にはＸ方向周辺駆動回路８２、Ｙ方向周辺駆動
回路８３が設けられている。また、表示領域８１の各画
素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制
御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用
ＴＦＴ８４にＸ方向信号線８８a （または８８b ）、Ｙ
方向信号線８０a （または８０b 、８０c ）が接続され
る。また、電流制御用ＴＦＴ８６には、電源線８９a 、
８９b が接続される。
装置の回路図である。８１は表示領域を表わしており、
その周辺にはＸ方向周辺駆動回路８２、Ｙ方向周辺駆動
回路８３が設けられている。また、表示領域８１の各画
素は、スイッチ用ＴＦＴ８４、コンデンサ８５、電流制
御用ＴＦＴ８６、有機ＥＬ素子８７を有し、スイッチ用
ＴＦＴ８４にＸ方向信号線８８a （または８８b ）、Ｙ
方向信号線８０a （または８０b 、８０c ）が接続され
る。また、電流制御用ＴＦＴ８６には、電源線８９a 、
８９b が接続される。
【０１１８】なお、本実施例のアクティブマトリクス型
ＥＬ表示装置に対して実施例１〜３のいずれの構成を組
み合わせても良い。
ＥＬ表示装置に対して実施例１〜３のいずれの構成を組
み合わせても良い。
【０１１９】〔実施例６〕 本願発明は従来のＩＣ技術
全般に適用することが可能である。即ち、現在市場に流
通している全ての半導体回路に適用できる。例えば、ワ
ンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩ
Ｃプロセッサ等のマイクロプロセッサに適用しても良い
し、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正
回路、信号分割回路等）に代表される信号処理回路や携
帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用
の高周波回路に適用しても良い。
全般に適用することが可能である。即ち、現在市場に流
通している全ての半導体回路に適用できる。例えば、ワ
ンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩ
Ｃプロセッサ等のマイクロプロセッサに適用しても良い
し、液晶用ドライバー回路（Ｄ／Ａコンバータ、γ補正
回路、信号分割回路等）に代表される信号処理回路や携
帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用
の高周波回路に適用しても良い。
【０１２０】また、マイクロプロセッサ等の半導体回路
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。
は様々な電子機器に搭載されて中枢回路として機能す
る。代表的な電子機器としてはパーソナルコンピュー
タ、携帯型情報端末機器、その他あらゆる家電製品が挙
げられる。また、車両（自動車や電車等）の制御用コン
ピュータなども挙げられる。本願発明はその様な半導体
装置に対しても適用可能である。
【０１２１】〔実施例７〕本願発明を実施して形成され
たＣＭＯＳ回路や画素部は様々な電気光学装置（アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ＥＬディスプレイ、アクティブマトリクス型ＥＣ
ディスプレイ）に用いることができる。即ち、それら電
気光学装置を表示媒体として組み込んだ電子機器全てに
本願発明を実施できる。
たＣＭＯＳ回路や画素部は様々な電気光学装置（アクテ
ィブマトリクス型液晶ディスプレイ、アクティブマトリ
クス型ＥＬディスプレイ、アクティブマトリクス型ＥＣ
ディスプレイ）に用いることができる。即ち、それら電
気光学装置を表示媒体として組み込んだ電子機器全てに
本願発明を実施できる。
【０１２２】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１１及び図１２及び図１３に示す。
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末（モバイルコンピュータ、携帯
電話または電子書籍等）などが挙げられる。それらの一
例を図１１及び図１２及び図１３に示す。
【０１２３】図１１（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示装置２
００３、キーボード２００４で構成される。本願発明を
画像入力部２００２、表示装置２００３やその他の信号
制御回路に適用することができる。
あり、本体２００１、画像入力部２００２、表示装置２
００３、キーボード２００４で構成される。本願発明を
画像入力部２００２、表示装置２００３やその他の信号
制御回路に適用することができる。
【０１２４】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２、音声
入力部２１０３やその他の信号制御回路に適用すること
ができる。
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２、音声
入力部２１０３やその他の信号制御回路に適用すること
ができる。
【０１２５】図１１（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５やその他の信号制御回路に適用できる。
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５やその他の信号制御回路に適用できる。
【０１２６】図１１（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示装置２３０２、アーム部２３
０３で構成される。本発明は表示装置２３０２やその他
の信号制御回路に適用することができる。
あり、本体２３０１、表示装置２３０２、アーム部２３
０３で構成される。本発明は表示装置２３０２やその他
の信号制御回路に適用することができる。
【０１２７】図１１（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に適用することができる。
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示装置２４０２、スピーカ部２４
０３、記録媒体２４０４、操作スイッチ２４０５で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４０２やその
他の信号制御回路に適用することができる。
【０１２８】図１１（Ｆ）はデジタルカメラであり、本
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本願発明を表示装置２５０２やその他の信号制御回
路に適用することができる。
体２５０１、表示装置２５０２、接眼部２５０３、操作
スイッチ２５０４、受像部（図示しない）で構成され
る。本願発明を表示装置２５０２やその他の信号制御回
路に適用することができる。
【０１２９】図１２（Ａ）はフロント型プロジェクター
であり、光源光学系及び表示装置２６０１、スクリーン
２６０２で構成される。本発明は表示装置やその他の信
号制御回路に適用することができる。
であり、光源光学系及び表示装置２６０１、スクリーン
２６０２で構成される。本発明は表示装置やその他の信
号制御回路に適用することができる。
【０１３０】図１２（Ｂ）はリア型プロジェクターであ
り、本体２７０１、光源光学系及び表示装置２７０２、
ミラー２７０３、スクリーン２７０４で構成される。本
発明は表示装置やその他の信号制御回路に適用すること
ができる。
り、本体２７０１、光源光学系及び表示装置２７０２、
ミラー２７０３、スクリーン２７０４で構成される。本
発明は表示装置やその他の信号制御回路に適用すること
ができる。
【０１３１】図１３（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の信号制御回路に適
用することができる。
【０１３２】図１３（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の信号回路に適用することができる。
【０１３３】図１３（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１３４】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜６のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜６のどの
ような組み合わせからなる構成を用いても実現すること
ができる。
【０１３５】〔実施例８〕 実施例１又は２では、酸
素を含む混合雰囲気中でタンタルからなるターゲットを
スパッタリングすることにより酸化タンタル膜を形成す
る例を示したが、本実施例では実施例１又は２と異なる
方法で酸化タンタル膜を形成する例を示す。
素を含む混合雰囲気中でタンタルからなるターゲットを
スパッタリングすることにより酸化タンタル膜を形成す
る例を示したが、本実施例では実施例１又は２と異なる
方法で酸化タンタル膜を形成する例を示す。
【０１３６】まず、キセノン雰囲気中でタンタルからな
るターゲットをスパッタリングして、ガラス基板（コー
ニング１７３７；歪点６６７℃）上にタンタル膜を５０
〜２５０ｎｍ、好ましくは５０〜１５０ｎｍ形成した。
スパッタリング雰囲気は、アルゴンやその他の希ガス雰
囲気でもよい。また、キセノン、アルゴンまたはその他
の希ガスの混合雰囲気でもよい。
るターゲットをスパッタリングして、ガラス基板（コー
ニング１７３７；歪点６６７℃）上にタンタル膜を５０
〜２５０ｎｍ、好ましくは５０〜１５０ｎｍ形成した。
スパッタリング雰囲気は、アルゴンやその他の希ガス雰
囲気でもよい。また、キセノン、アルゴンまたはその他
の希ガスの混合雰囲気でもよい。
【０１３７】次に、陽極酸化装置においてタンタル膜に
電圧を印加して、タンタル膜を陽極酸化し酸化タンタル
膜を形成した。条件は、電解溶液に３％の酒石酸を含む
エチレングリコール溶液を用い、電解溶液温度１０℃、
到達電圧４０〜８０Ｖ、電圧印加時間３０分、供給電流
１０mA／１基板とした。
電圧を印加して、タンタル膜を陽極酸化し酸化タンタル
膜を形成した。条件は、電解溶液に３％の酒石酸を含む
エチレングリコール溶液を用い、電解溶液温度１０℃、
到達電圧４０〜８０Ｖ、電圧印加時間３０分、供給電流
１０mA／１基板とした。
【０１３８】陽極酸化工程終了後、ガラス基板を肉眼で
観察してみると、タンタル膜は殆ど透明になっていた。
これは、タンタル膜が陽極酸化されて酸化タンタル膜が
形成されたためである。
観察してみると、タンタル膜は殆ど透明になっていた。
これは、タンタル膜が陽極酸化されて酸化タンタル膜が
形成されたためである。
【０１３９】また、タンタル膜のシート抵抗は初期状態
（陽極酸化前）では100.1 Ω/ □であったが、陽極酸化
後のシート抵抗は測定装置の測定レンジ以上となった。
装置の測定可能な最大値は5000k Ω/ □なので、陽極酸
化後のシート抵抗は5000k Ω/ □以上である。なお、シ
ート抵抗値は５つの測定点の平均値である。このように
シート抵抗値が非常に大きいことからもタンタル膜が酸
化され酸化タンタル膜が形成されたことがわかる。
（陽極酸化前）では100.1 Ω/ □であったが、陽極酸化
後のシート抵抗は測定装置の測定レンジ以上となった。
装置の測定可能な最大値は5000k Ω/ □なので、陽極酸
化後のシート抵抗は5000k Ω/ □以上である。なお、シ
ート抵抗値は５つの測定点の平均値である。このように
シート抵抗値が非常に大きいことからもタンタル膜が酸
化され酸化タンタル膜が形成されたことがわかる。
【０１４０】陽極酸化法により形成された酸化タンタル
膜の反射率は、ガラス基板（コーニング１７３７）上に
酸化タンタル膜を４０ｎｍ形成したもので反射率２０．
４％であった。この反射率から求めた屈折率は２．６５
であった。
膜の反射率は、ガラス基板（コーニング１７３７）上に
酸化タンタル膜を４０ｎｍ形成したもので反射率２０．
４％であった。この反射率から求めた屈折率は２．６５
であった。
【０１４１】酸化タンタル膜を形成した後は、実施例１
又は実施例２に従ってＴＦＴを作製する。なお、実施例
１と実施例２を自由に組み合わせてもよい。また、実施
例３〜７において、本実施例の作製方法により形成され
た酸化タンタル膜を有する構成としてもよい。
又は実施例２に従ってＴＦＴを作製する。なお、実施例
１と実施例２を自由に組み合わせてもよい。また、実施
例３〜７において、本実施例の作製方法により形成され
た酸化タンタル膜を有する構成としてもよい。
【０１４２】
【発明の効果】本発明を用いることで、ガラス基板から
活性層へのナトリウム等の不純物拡散を確実に防止でき
るブロッキング膜を設けてＴＦＴ特性の向上を図ること
がでる。かつ被膜のひび割れ等を防止して歩留りを低下
させることができる。従って、安価で大画面、高性能な
アクティブマトリクス型液晶表示装置を形成することが
できる。更に、ボトムゲート型ＴＦＴにおいて、ゲート
配線との密着性のよいブロッキング層を形成することが
できる。
活性層へのナトリウム等の不純物拡散を確実に防止でき
るブロッキング膜を設けてＴＦＴ特性の向上を図ること
がでる。かつ被膜のひび割れ等を防止して歩留りを低下
させることができる。従って、安価で大画面、高性能な
アクティブマトリクス型液晶表示装置を形成することが
できる。更に、ボトムゲート型ＴＦＴにおいて、ゲート
配線との密着性のよいブロッキング層を形成することが
できる。
【０１４３】本発明の構成とすると、ガラス基板から活
性層への不純物汚染を酸化タンタル膜によって防止でき
るので、ＴＦＴ特性のばらつきを小さくすることができ
ＴＦＴの信頼性を向上させることができる。
性層への不純物汚染を酸化タンタル膜によって防止でき
るので、ＴＦＴ特性のばらつきを小さくすることができ
ＴＦＴの信頼性を向上させることができる。
【図１】 実施例１のＴＦＴの作製工程を示す図
【図２】 実施例１のＴＦＴの作製工程を示す図
【図３】 実施例１のＴＦＴの作製工程を示す図
【図４】 実施例２のＴＦＴの作製工程を示す図
【図５】 実施例２のＴＦＴの作製工程を示す図
【図６】 実施例２のＴＦＴの作製工程を示す図
【図７】 実施例３のＣＭＯＳ回路の上面図、断面図、
回路図
回路図
【図８】 実施例３の画素部の上面図、断面図
【図９】 実施例４のアクティブマトリクス基板の例を
示す図
示す図
【図１０】実施例５のＥＬパネル回路図を示す図
【図１１】実施例７の電子機器の例を示す図
【図１２】実施例７の電子機器の例を示す図
【図１３】実施例７の電子機器の例を示す図
１０１ ガラス基板 １５０ 酸化タンタル膜 １０２ ゲート配線 １０３ 絶縁膜 １０４ 半導体膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｇ (72)発明者 冨安 一秀 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 小川 裕之 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (5)
- 【請求項１】 ガラス基板に接するブロッキング膜と、
前記ブロッキング膜に接するゲート配線と、前記ゲート
配線に接するゲート絶縁膜と、前記ゲート絶縁膜に接
し、高濃度不純物領域、チャネル形成領域、及び前記高
濃度不純物領域と前記チャネル形成領域との間の低濃度
不純物領域、からなる結晶質半導体層と、を有し、前記
ブロッキング膜は酸化タンタルからなることを特徴とす
る半導体装置。 - 【請求項２】 請求項１において、前記ゲート絶縁膜中
のナトリウム濃度は１×１０16atoms ／ｃｍ3 以下であ
ることを特徴とする半導体装置。 - 【請求項３】 ガラス基板に酸化タンタル膜を形成する
工程と、前記酸化タンタル膜上にゲート配線を形成する
工程と、前記ゲート配線が形成されたガラス基板上にゲ
ート絶縁膜と半導体膜を積層形成する工程と、前記半導
体膜を結晶化して結晶質半導体膜とする工程と、前記結
晶質半導体膜をパターニングして結晶質半導体層を形成
する工程と、１３族または１５族に属する不純物元素を
前記結晶質半導体層に選択的に添加して高濃度不純物領
域を形成する工程と、１３族または１５族に属する不純
物元素を前記結晶質半導体層に選択的に添加して低濃度
不純物領域を形成する工程と、を有することを特徴とす
る半導体装置の作製方法。 - 【請求項４】 ガラス基板に酸化タンタル膜を形成する
工程と、前記酸化タンタル膜上にゲート配線を形成する
工程と、前記ゲート配線が形成されたガラス基板上にゲ
ート絶縁膜と半導体膜を積層形成する工程と、前記半導
体膜に半導体膜の結晶化を促進する元素を添加する工程
と、前記半導体膜を結晶化して結晶質半導体膜とする工
程と、前記結晶質半導体膜中の前記結晶化を促進する元
素を除去する工程と、前記結晶質半導体膜をパターニン
グして結晶質半導体層を形成する工程と、１３族または
１５族に属する不純物元素を前記結晶質半導体層に選択
的に添加して高濃度不純物領域を形成する工程と、１３
族または１５族に属する不純物元素を前記結晶質半導体
層に選択的に添加して低濃度不純物領域を形成する工程
と、を有することを特徴とする半導体装置の作製方法。 - 【請求項５】 請求項４において、前記結晶化を促進す
る元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、
Ａｕ、Ｇｅ、Ｓｎ、Ｐｂから選ばれた少なくとも一つの
元素を用いることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092827A JP2001007342A (ja) | 1999-04-20 | 2000-03-30 | 半導体装置およびその作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-111605 | 1999-04-20 | ||
| JP11160599 | 1999-04-20 | ||
| JP2000092827A JP2001007342A (ja) | 1999-04-20 | 2000-03-30 | 半導体装置およびその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007342A true JP2001007342A (ja) | 2001-01-12 |
| JP2001007342A5 JP2001007342A5 (ja) | 2007-05-24 |
Family
ID=14565591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092827A Withdrawn JP2001007342A (ja) | 1999-04-20 | 2000-03-30 | 半導体装置およびその作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6424012B1 (ja) |
| JP (1) | JP2001007342A (ja) |
| KR (1) | KR100659921B1 (ja) |
| TW (1) | TW451269B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005049832A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR100913929B1 (ko) * | 2001-06-28 | 2009-08-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR100915148B1 (ko) * | 2003-03-07 | 2009-09-03 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 |
| KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| KR100929988B1 (ko) * | 2001-08-27 | 2009-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 제조 방법 |
| JP2010541272A (ja) * | 2007-10-05 | 2010-12-24 | サン−ゴバン グラス フランス | 集光能力のある素子に対して行った改良 |
| JP2014199950A (ja) * | 2008-11-07 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015130517A (ja) * | 2010-09-02 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022104924A (ja) * | 2011-05-13 | 2022-07-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2023157954A (ja) * | 2010-01-20 | 2023-10-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3830623B2 (ja) * | 1997-07-14 | 2006-10-04 | 株式会社半導体エネルギー研究所 | 結晶性半導体膜の作製方法 |
| JP3295346B2 (ja) | 1997-07-14 | 2002-06-24 | 株式会社半導体エネルギー研究所 | 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ |
| US20030148024A1 (en) * | 2001-10-05 | 2003-08-07 | Kodas Toivo T. | Low viscosity precursor compositons and methods for the depositon of conductive electronic features |
| US8158980B2 (en) * | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| JP4202502B2 (ja) * | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2001007342A (ja) * | 1999-04-20 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6716768B2 (en) * | 2000-02-15 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin-film transistor, and liquid-crystal display |
| TW507258B (en) | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| JP4769997B2 (ja) * | 2000-04-06 | 2011-09-07 | ソニー株式会社 | 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法 |
| US7633471B2 (en) | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| US8610645B2 (en) * | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR100383920B1 (ko) * | 2000-09-01 | 2003-05-14 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 광센서 |
| KR100628257B1 (ko) * | 2000-10-20 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 반사형 및 반투과형 ｌｃｄ의 구조 |
| JP2002133890A (ja) * | 2000-10-24 | 2002-05-10 | Alps Electric Co Ltd | シフトレジスタ |
| JP2002141514A (ja) * | 2000-11-07 | 2002-05-17 | Sanyo Electric Co Ltd | ボトムゲート型薄膜トランジスタ及びその製造方法 |
| TW541584B (en) * | 2001-06-01 | 2003-07-11 | Semiconductor Energy Lab | Semiconductor film, semiconductor device and method for manufacturing same |
| KR100437765B1 (ko) * | 2001-06-15 | 2004-06-26 | 엘지전자 주식회사 | 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법 |
| JP3961310B2 (ja) * | 2002-02-21 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100905470B1 (ko) * | 2002-11-20 | 2009-07-02 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 |
| TWI231996B (en) * | 2003-03-28 | 2005-05-01 | Au Optronics Corp | Dual gate layout for thin film transistor |
| KR100468865B1 (ko) * | 2003-06-18 | 2005-01-29 | 삼성전자주식회사 | 이차원적인 도펀트 분포의 분석을 위한 선택적 전기화학에칭방법 |
| KR100675636B1 (ko) * | 2004-05-31 | 2007-02-02 | 엘지.필립스 엘시디 주식회사 | Ｇｏｌｄｄ구조 및 ｌｄｄ구조의 ｔｆｔ를 동시에포함하는 구동회로부 일체형 액정표시장치 |
| US7807516B2 (en) * | 2005-06-30 | 2010-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US8138058B2 (en) * | 2006-11-24 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Substrate with marker, manufacturing method thereof, laser irradiation apparatus, laser irradiation method, light exposure apparatus, and manufacturing method of semiconductor device |
| JP5371144B2 (ja) * | 2007-06-29 | 2013-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
| KR100872981B1 (ko) * | 2007-07-19 | 2008-12-08 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| KR101425131B1 (ko) * | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| WO2010071183A1 (en) * | 2008-12-19 | 2010-06-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8383470B2 (en) * | 2008-12-25 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor (TFT) having a protective layer and manufacturing method thereof |
| US20100193920A1 (en) * | 2009-01-30 | 2010-08-05 | Infineon Technologies Ag | Semiconductor device, leadframe and method of encapsulating |
| KR101460869B1 (ko) * | 2009-09-04 | 2014-11-11 | 가부시끼가이샤 도시바 | 박막 트랜지스터 및 그 제조 방법 |
| KR20110114089A (ko) * | 2010-04-12 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치 |
| KR20120061383A (ko) * | 2010-12-03 | 2012-06-13 | 삼성전자주식회사 | 표시 장치 및 그 제조 방법 |
| US8859330B2 (en) * | 2011-03-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102884614A (zh) * | 2011-05-10 | 2013-01-16 | 松下电器产业株式会社 | 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置 |
| JP2014002250A (ja) * | 2012-06-18 | 2014-01-09 | Mitsubishi Electric Corp | 液晶表示装置及びその製造方法 |
| TWI665778B (zh) * | 2014-02-05 | 2019-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置、模組及電子裝置 |
| US9653487B2 (en) * | 2014-02-05 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, module, and electronic device |
| JP2015188062A (ja) | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6267624B2 (ja) * | 2014-10-24 | 2018-01-24 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| CN104360557B (zh) * | 2014-11-26 | 2017-04-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法，以及显示装置 |
| CN105355590B (zh) * | 2015-10-12 | 2018-04-20 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| FR3055430B1 (fr) * | 2016-08-31 | 2019-04-05 | Valeo Vision | Dispositif d'eclairage et/ou de signalisation, notamment pour vehicule automobile |
| CN106898613A (zh) * | 2017-02-07 | 2017-06-27 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS5893273A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 薄膜半導体装置 |
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS637635A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02137228A (ja) * | 1988-11-17 | 1990-05-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH0555582A (ja) * | 1991-08-26 | 1993-03-05 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体素子およびその作製方法 |
| JPH05303113A (ja) * | 1992-04-24 | 1993-11-16 | Sharp Corp | アクティブマトリクス基板 |
| JPH08325721A (ja) * | 1995-05-31 | 1996-12-10 | Nec Corp | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 |
| JPH10261803A (ja) * | 1997-03-18 | 1998-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH1174535A (ja) * | 1997-08-29 | 1999-03-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH1197706A (ja) * | 1997-09-23 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000036599A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
| JP2000036606A (ja) * | 1999-07-14 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置 |
| JP2000058841A (ja) * | 1998-08-07 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06148616A (ja) | 1992-11-04 | 1994-05-27 | Sharp Corp | 液晶表示パネル |
| US5843225A (en) * | 1993-02-03 | 1998-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor and process for fabricating semiconductor device |
| DE69428387T2 (de) * | 1993-02-15 | 2002-07-04 | Semiconductor Energy Lab | Herstellungsverfahren für eine kristallisierte Halbleiterschicht |
| US6413805B1 (en) * | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| JP3089174B2 (ja) | 1994-12-26 | 2000-09-18 | シャープ株式会社 | 絶縁膜の形成方法および絶縁膜を有する電子装置 |
| JP3076504B2 (ja) | 1994-12-27 | 2000-08-14 | シャープ株式会社 | 絶縁膜を有する電子装置および絶縁膜の形成方法 |
| TW448584B (en) * | 1995-03-27 | 2001-08-01 | Semiconductor Energy Lab | Semiconductor device and a method of manufacturing the same |
| US5637519A (en) * | 1996-03-21 | 1997-06-10 | Industrial Technology Research Institute | Method of fabricating a lightly doped drain thin-film transistor |
| JP3593212B2 (ja) * | 1996-04-27 | 2004-11-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3424891B2 (ja) * | 1996-12-27 | 2003-07-07 | 三洋電機株式会社 | 薄膜トランジスタの製造方法および表示装置 |
| JPH10261801A (ja) | 1997-03-19 | 1998-09-29 | Toshiba Electron Eng Corp | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| JPH10261802A (ja) | 1997-03-19 | 1998-09-29 | Toshiba Electron Eng Corp | 薄膜トランジスタアレイ基板及び薄膜トランジスタアレイ基板の製造方法 |
| JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3939399B2 (ja) * | 1997-07-22 | 2007-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| GB9806609D0 (en) * | 1998-03-28 | 1998-05-27 | Philips Electronics Nv | Electronic devices comprising thin-film transistors |
| US6294441B1 (en) * | 1998-08-18 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2001007342A (ja) * | 1999-04-20 | 2001-01-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2000
- 2000-03-30 JP JP2000092827A patent/JP2001007342A/ja not_active Withdrawn
- 2000-04-18 US US09/550,829 patent/US6424012B1/en not_active Expired - Fee Related
- 2000-04-19 TW TW089107381A patent/TW451269B/zh not_active IP Right Cessation
- 2000-04-20 KR KR1020000021009A patent/KR100659921B1/ko not_active Expired - Fee Related
-
2002
- 2002-06-10 US US10/166,151 patent/US6677221B2/en not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS5893273A (ja) * | 1981-11-30 | 1983-06-02 | Toshiba Corp | 薄膜半導体装置 |
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS637635A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02137228A (ja) * | 1988-11-17 | 1990-05-25 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| JPH0555582A (ja) * | 1991-08-26 | 1993-03-05 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体素子およびその作製方法 |
| JPH05303113A (ja) * | 1992-04-24 | 1993-11-16 | Sharp Corp | アクティブマトリクス基板 |
| JPH08325721A (ja) * | 1995-05-31 | 1996-12-10 | Nec Corp | 低抵抗タンタル薄膜の製造方法及び低抵抗タンタル配線並びに電極 |
| JPH10261803A (ja) * | 1997-03-18 | 1998-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH1174535A (ja) * | 1997-08-29 | 1999-03-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH1197706A (ja) * | 1997-09-23 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2000036599A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
| JP2000058841A (ja) * | 1998-08-07 | 2000-02-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2000036606A (ja) * | 1999-07-14 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 薄膜状絶縁ゲイト型半導体装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100913929B1 (ko) * | 2001-06-28 | 2009-08-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| US7625786B2 (en) | 2001-06-28 | 2009-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100929988B1 (ko) * | 2001-08-27 | 2009-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 제조 방법 |
| KR100915148B1 (ko) * | 2003-03-07 | 2009-09-03 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및구동소자의제조방법 |
| KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| JP2005049832A (ja) * | 2003-07-14 | 2005-02-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2010541272A (ja) * | 2007-10-05 | 2010-12-24 | サン−ゴバン グラス フランス | 集光能力のある素子に対して行った改良 |
| JP2014199950A (ja) * | 2008-11-07 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10158005B2 (en) | 2008-11-07 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2023157954A (ja) * | 2010-01-20 | 2023-10-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015130517A (ja) * | 2010-09-02 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022104924A (ja) * | 2011-05-13 | 2022-07-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2023104981A (ja) * | 2011-05-13 | 2023-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020149057A1 (en) | 2002-10-17 |
| TW451269B (en) | 2001-08-21 |
| US6677221B2 (en) | 2004-01-13 |
| KR100659921B1 (ko) | 2006-12-21 |
| US6424012B1 (en) | 2002-07-23 |
| KR20010014789A (ko) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001007342A (ja) | 半導体装置およびその作製方法 | |
| JP6495973B2 (ja) | 液晶表示装置 | |
| JP4493741B2 (ja) | 半導体装置の作製方法 | |
| JP5244885B2 (ja) | 半導体装置の作製方法 | |
| US6780687B2 (en) | Method of manufacturing a semiconductor device having a heat absorbing layer | |
| JP5674883B2 (ja) | 表示装置 | |
| JP4386978B2 (ja) | 半導体装置の作製方法 | |
| US20020053674A1 (en) | Electro-optical device and method of manufacturing the same | |
| JP2000150904A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JP2000315798A (ja) | 半導体装置およびその作製方法 | |
| JP2001068680A (ja) | 半導体装置およびその作製方法 | |
| JP4578611B2 (ja) | 半導体装置の作製方法 | |
| JP2000183360A (ja) | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 | |
| JP2001284601A (ja) | 半導体装置及びその作製方法 | |
| JP4656685B2 (ja) | 半導体装置 | |
| JP4514862B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4437511B2 (ja) | 電気光学装置の作製方法 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JP2000228526A (ja) | 半導体装置およびその作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP2000164598A (ja) | 半導体装置の作製方法 | |
| JP2000124131A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070320 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120404 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121024 |