JPH1174535A

JPH1174535A - 半導体装置およびその作製方法

Info

Publication number: JPH1174535A
Application number: JP24981797A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 1999-03-16
Anticipated expiration: 2017-08-29
Also published as: JP3942699B2

Abstract

(57)【要約】【課題】ボトムゲイト型ＴＦＴのしきい値電圧を効果
的に制御するための手段を提供する。【解決手段】ガラス基板１０１上のゲイト電極０３、
１０４、ゲイト絶縁膜１０５上に非晶質珪素膜１０６を
形成し、結晶化して結晶性珪素膜１０７を得る。その上
にバッファ層１０８を形成して、しきい値電圧を制御す
るための不純物元素（１３族または１５族から選ばれた
元素）を添加する。この添加方法としてはイオン注入法
またはイオンドーピング法を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は半導体薄膜を利用
して作製された半導体装置およびその作製方法の構成に
関する。具体的には、逆スタガ型に代表されるボトムゲ
イト型の薄膜トランジスタ（ＴＦＴ）の構成に関する。

【０００２】なお、本明細書中において半導体装置とは
半導体特性を利用して機能しうる装置全てを含む。即
ち、本明細書に記載されたＴＦＴ、電気光学装置、半導
体回路、電子機器等は全て半導体装置の範疇に含むもの
とする。

【０００３】

【従来の技術】近年、アクティブマトリクス型液晶表示
装置の需要が急速に高まり、ガラスまたは石英基板上に
形成した半導体薄膜で薄膜トランジスタ（以下、ＴＦＴ
と略記する）を形成する技術が急がれている。ＴＦＴは
画像表示のためのスイッチング素子として利用される。

【０００４】同一基板上に百数十万個もの単位で形成さ
れるＴＦＴは、構成する電気回路の機能に応じて所定の
電気特性を示すものでなければならない。その様なＴＦ
Ｔの電気特性として、しきい値電圧（スレッショルドボ
ルテージ：Ｖth）というパラメータがある。

【０００５】しきい値電圧とは、そのＴＦＴのチャネル
部分に反転層が形成される電圧として定義される。即
ち、オフ状態にあるＴＦＴがオン状態に切り換わる電圧
として考えれば良い。従って、しきい値電圧が高いほど
そのＴＦＴの動作電圧は高いということができる。

【０００６】このしきい値電圧は様々な外的要因によっ
て変化してしまうという問題がある。例えば、活性層中
の汚染不純物、ゲイト絶縁膜の固定電荷や可動電荷、活
性層／ゲイト絶縁膜界面の界面準位、ゲイト電極と活性
層との仕事関数差等が挙げられる。この場合、活性層中
の汚染不純物やゲイト絶縁膜中の可動電荷等はプロセス
の清浄化によってなくすことができるが、固定電荷、界
面準位および仕事関数差等は素子の材質で決定されてし
まうため容易に変更することはできない。

【０００７】この様な外的要因の結果、しきい値電圧が
プラス側にシフトしたりマイナス側にシフトしたりする
ことがある。例えば、ＮＴＦＴではマイナス側にシフト
してしまうとオフ状態（ゲイト電圧を印加しない状態）
であるにも拘わらず、電流が流れてしまう（ノーマリオ
ン状態と呼ばれる）といった問題が生じる。

【０００８】この様な問題を解決するための手段として
チャネルドープと呼ばれる技術が知られている。チャネ
ルドープとは活性層中に所定濃度の不純物を添加して強
制的にしきい値電圧をシフトさせて所望のしきい値電圧
に調節する技術である。

【０００９】チャネルドープに用いる不純物としては１
３族元素であるＢ（ボロン）、Ｉｎ（インジウム）や１
５続元素であるＰ（リン）、Ａｓ（砒素）、Ｓｂ（アン
チモン）などが挙げられる。

【００１０】

【発明が解決しようとする課題】本願発明ではボトムゲ
イト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に対して
チャネルドープを行うための技術を提供することを課題
とする。また、本願発明を利用した複数のボトムゲイト
型ＴＦＴを構成に含む半導体装置及びその作製方法を提
供することを課題とする。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁表面を有する基板上に形成された複数の
ボトムゲイト型ＴＦＴを構成に含む半導体装置であっ
て、前記複数のボトムゲイト型ＴＦＴのうち、少なくと
もＮチャネル型で動作するＴＦＴのチャネル形成領域中
にはしきい値電圧を制御するための不純物元素が意図的
に含ませてあり、前記チャネル形成領域中における前記
不純物元素の濃度は、前記チャネル形成領域と当該チャ
ネル形成領域に接したゲイト絶縁膜との界面に近づくほ
ど減少していくことを特徴とする。

【００１２】また、他の発明の構成は、絶縁表面を有す
る基板上に形成された複数のボトムゲイト型ＴＦＴを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜に対してレーザー
光または当該レーザー光と同等の強度を持つ強光を照射
して結晶性珪素膜を得る工程と、前記結晶性珪素膜の全
面または一部に対してしきい値電圧を制御するための不
純物元素を添加する工程と、前記不純物元素を活性化さ
せる工程と、を含むことを特徴とする。

【００１３】また、他の発明の構成は、絶縁表面を有す
る基板上に形成された複数のボトムゲイト型ＴＦＴを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜の全面または一部
に対してしきい値電圧を制御するための不純物元素を添
加する工程と、前記非晶質珪素膜に対してレーザー光ま
たは当該レーザー光と同等の強度を持つ強光を照射して
結晶性珪素膜を得る工程と同時に前記不純物元素の活性
化を行う工程と、を含むことを特徴とする。

【００１４】また、他の発明の構成は、絶縁表面を有す
る基板上に形成された複数のボトムゲイト型ＴＦＴを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜の全面または一部
に対して当該非晶質珪素膜の結晶化を助長する触媒元素
を保持または添加する工程と、第１の加熱処理により前
記非晶質珪素膜の全面または一部を結晶性珪素膜に変成
させる工程と、前記結晶性珪素膜に対して選択的にしき
い値電圧を制御するための不純物元素を添加する工程
と、前記結晶性珪素膜に対して１５族から選ばれた元素
を選択的に導入する工程と、第２の加熱処理により前記
１５族から選ばれた元素を導入した領域に前記触媒元素
をゲッタリングさせると同時に前記しきい値電圧を制御
するための不純物元素を活性化させる工程と、を含むこ
とを特徴とする。

【００１５】上記構成からなる本願発明について、以下
に記載する実施例でもって詳細な説明を行うこととす
る。

【００１６】

【実施例】

〔実施例１〕本願発明を利用してＮＴＦＴ（Ｎチャネル
型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補
的に組み合わせたＣＭＯＳ回路を作製する例を示す。な
お、本実施例ではＮＴＦＴのみに１３族元素であるボロ
ンを添加する例を示す。

【００１７】まず、ガラス基板１０１上に酸化珪素膜で
なる下地膜１０２を設け、その上にゲイト電極１０３、
１０４を形成する。本実施例ではゲイト電極１０３、１
０４として 200〜400 nm厚のクロム膜を使用するが、ア
ルミニウム合金、タンタル、タングステン、モリブデ
ン、導電性を付与した珪素膜等を用いても良い。

【００１８】次に、ゲイト電極１０３、１０４上にゲイ
ト絶縁膜１０５を 100〜200 nmの厚さに形成する。ゲイ
ト絶縁膜１０５としては酸化珪素膜、窒化珪素膜又は酸
化珪素膜と窒化珪素膜との積層膜を用いる。また、ゲイ
ト電極を陽極酸化して得られる陽極酸化膜をゲイト絶縁
膜として利用することもできる。

【００１９】次に、非晶質珪素膜１０６を10〜75nm（好
ましくは15〜45nm）の厚さに形成する。非晶質珪素膜以
外にも珪素を主成分とする半導体薄膜（例えばSi_xGe
_1-x(0<X<1) で示されるシリコン・ゲルマニウム化合
物）を用いることができる。

【００２０】こうして図１（Ａ）の状態が得られたら、
レーザー光またはレーザー光と同等の強度を持つ強光の
照射を行い、非晶質珪素膜１０６を結晶化する。レーザ
ー光としてはエキシマレーザー光が好ましい。エキシマ
レーザーとしては、ＫｒＦ、ＡｒＦ、ＸｅＣｌを光源と
したパルスレーザーを利用すれば良い。

【００２１】また、レーザー光と同等の強度を持つ強光
としては、ハロゲンランプ又はメタルハライドランプか
らの強光、赤外光又は紫外光ランプからの強光を利用す
ることができる。

【００２２】本実施例では、線状に加工されたエキシマ
レーザー光を基板の一端から他端へ走査し、非晶質珪素
膜１０６の全面を結晶化する。この時、レーザー光のス
ウィープ速度は1.2mm/s 、処理温度は室温、パルス周波
数は30Hz、レーザーエネルギーは 300〜315mJ/cm² とす
る。（図１（Ｂ））

【００２３】こうして図１（Ｂ）に示す様に結晶性珪素
膜１０７が得られる。次に、その上に酸化珪素膜でなる
バッファ層１０８を50〜200 nm（好ましくは 100〜150
nm）の厚さに形成する。

【００２４】そして、ＰＴＦＴとなる領域をレジストマ
スク１０９で隠し、イオン注入（イオンプランテーショ
ン）法（質量分離あり）又はイオンドーピング法（質量
分離なし）によりボロンを添加する。このチャネルドー
プ工程によりボロン含有領域１１０が形成される。ボロ
ンの代わりにインジウム等の１３族元素を添加しても良
い。（図１（Ｃ））

【００２５】この時、加速電圧は 5〜80keV （代表的に
は10〜30keV ）から選び、ドーズ量は 1×10¹²〜 1×10
¹⁷atoms/cm² （好ましくは 1×10¹³〜 1×10¹⁶atoms/cm
² ）とすれば良い。本実施例では、加速電圧を30keV と
し、ドーズ量を 5×10¹³atoms/cm² とする。

【００２６】この時、結晶性珪素膜１０７は非常に薄い
ので直接イオン注入を行うと大きなダメージを受けて結
晶性が崩れてしまう。また、非常に薄い膜に対してイオ
ン注入を行う場合、不純物の濃度制御が非常に困難であ
る。

【００２７】しかしながら、本実施例では前述のバッフ
ァ層１０８を介したスルードーピングになるので、結晶
性珪素膜１０７がイオン注入時に受ける損傷を抑制する
ことができる。また、結晶性珪素膜１０７の上に厚めの
バッファ層１０８が存在するので、結晶性珪素膜１０７
中に添加する不純物濃度の制御が容易となる。

【００２８】また、イオン注入により形成される結晶性
珪素膜中におけるボロンの濃度プロファイルは、チャネ
ルが形成される部分（チャネル形成領域とゲイト絶縁膜
とが接する界面近傍）でボロン濃度が低くなる様に調節
することが望ましい。この効果については後述する。

【００２９】以上の様にして不純物元素の添加工程が終
了したら、バッファ層１０８、レジストマスク１０９を
除去した後、パターニングにより活性層１１１、１１２
を形成する。その後、エキシマレーザー光を照射し、イ
オン注入工程で受けたダメージの回復と添加したボロン
の活性化を行う。（図１（Ｄ））

【００３０】次に、ゲイト電極１０３、１０４をマスク
とした裏面露光を行うことでレジストマスク１１３、１
１４を形成する。そして、Ｎ型を付与する不純物元素
（代表的にはリン、砒素）を添加して 1×10¹⁷〜 5×10
¹⁸atoms/cm³ 程度の低濃度不純物領域１１５〜１１８を
形成する。（図２（Ａ））

【００３１】次に、レジストマスク１１３、１１４を除
去した後、再びパターニングしてレジストマスク１１
９、１２０を形成する。この時、ＰＴＦＴは完全に覆っ
てしまう。そして、再びＮ型を付与する不純物元素を図
２（Ａ）の時よりも高濃度（ 1×10¹⁹〜 1×10²⁰atoms/
cm³ 程度）に添加してＮＴＦＴのソース領域１２１、ド
レイン領域１２２を形成する。

【００３２】また、この時、１２３、１２４で示される
領域は前述の低濃度不純物領域がそのまま残り、ＬＤＤ
領域（Light Doped Drain ）として機能する。さらに１
２５で示される領域はチャネル形成領域となる。（図２
（Ｂ））

【００３３】次に、レジストマスク１１９、１２０を除
去した後、今度はＮＴＦＴを完全に覆う様にしてレジス
トマスク１２６、１２７を形成する。

【００３４】そして、Ｐ型を付与する不純物元素（代表
的にはボロン、インジウム）を 1×10¹⁹〜 1×10²⁰atom
s/cm³ 程度の濃度となる様に添加し、ＰＴＦＴのソース
領域１２８、ドレイン領域１２９を形成する。また、１
３０で示される領域がチャネル形成領域となる。（図２
（Ｃ））

【００３５】次に、レジストマスク１２６、１２７を除
去した後、エキシマレーザー光を照射することで添加し
たイオン注入時の損傷の回復と添加した不純物の活性化
を行う。（図２（Ｄ））

【００３６】レーザーアニールが終了したら、層間絶縁
膜１３１を 300〜500 nmの厚さに形成する。層間絶縁膜
１３１は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそ
れらの積層膜で構成される。

【００３７】そして、その上に金属薄膜でなるソース電
極１３２、１３３及びドレイン電極１３４を形成する。
金属薄膜としてはアルミニウム、タンタル、チタン、タ
ングステン、モリブデン又はそれらの積層膜を用いれば
良い。膜厚は 100〜300 nmとすれば良い。（図２
（Ｅ））

【００３８】最後に、全体に対して水素雰囲気中、350
℃２時間程度の加熱処理を行い、膜中（特にチャネル形
成領域中）の不対結合手を水素終端する。以上の工程に
よって図２（Ｅ）に示す様な構造のＣＭＯＳ回路が完成
する。

【００３９】なお、本実施例の作製工程に従った場合、
ＮＴＦＴはＬＤＤ構造となるがＰＴＦＴはＬＤＤ構造と
ならない。しかしながら、本実施例は本願発明の一実施
例であり、本願発明を適用しうる構造は本実施例に限定
されない。

【００４０】即ち、公知の手段で構成される逆スタガ型
ＴＦＴならば全てに適用することが可能である。また、
本実施例ではＣＭＯＳ回路を例にとって説明している
が、ＮＴＦＴ又はＰＴＦＴの単体素子のみで構成される
様な回路に適用することも可能であることは言うまでも
ない。

【００４１】ここで、チャネルドープ工程においてチャ
ネルが形成される部分のボロン濃度を低くすることの意
義を説明する。

【００４２】チャネルにしきい値電圧を制御するための
不純物元素が多量に存在すると、多数キャリア（電子ま
たは正孔）が不純物と衝突して散乱する。このキャリア
の不純物散乱はＴＦＴ特性の動作速度を支配する電界効
果移動度（モビリティ）を低下させる要因となり好まし
くない。

【００４３】本願発明では、丁度チャネルが形成される
部分の裏側からボロン等の不純物を添加することになる
ので、濃度プロファイルの勾配を利用してチャネルが形
成される部分の不純物濃度を低くすることが可能であ
る。換言すれば、チャネル形成領域中におけるボロン等
の不純物濃度は、チャネル形成領域とゲイト絶縁膜との
界面に近づくほど減少していく様な濃度勾配を有してい
る。

【００４４】そのため、チャネル形成領域において基板
から遠い方の表面近傍では、上記不純物元素の濃度が 1
×10¹⁷〜 1×10²⁰atoms/cm³ で存在するが、ゲイト絶縁
膜との界面に向かうに従って濃度は減少し、界面近傍で
は約1/10以下（代表的には 1×10¹⁶〜 5×10¹⁸atoms/cm
³ ）となっている。

【００４５】この様な濃度勾配の調節はイオン注入条件
で制御されるが、イオン注入時に設けるバッファ層がそ
の様な精密な濃度制御を容易なものとしている。

【００４６】この様にして不純物散乱を極力避けた状態
でしきい値電圧の制御を行うことで低い動作電圧で駆動
可能であり、且つ、高いモビリティを有するＴＦＴを作
製することが可能となる。

【００４７】〔実施例２〕本実施例では実施例１におい
て、しきい値電圧制御のための不純物元素の添加工程と
結晶化工程との順序を入れ換えた場合の例を示す。

【００４８】図３（Ａ）において、３０１はガラス基
板、３０２は下地膜、３０３、３０４はタンタル膜でな
るゲイト電極、３０５は酸化珪素膜上に薄い窒化珪素膜
を設けた積層膜でなるゲイト絶縁膜、３０６は非晶質珪
素膜である。（図３（Ａ））

【００４９】次に、バッファ層３０７、レジストマスク
３０８を設け、イオン注入法によりボロンを添加する。
注入条件は実施例１に従えば良い。こうしてボロン含有
領域３０９が形成され、図２（Ｂ）の状態が得られる。

【００５０】次に、バッファ層３０７、レジストマスク
３０８を除去した後、図３（Ｃ）に示す様にエキシマレ
ーザー光を照射する。エキシマレーザー光の照射条件は
実施例１に従えば良い。

【００５１】この工程により非晶質珪素膜３０６は結晶
化され、結晶性珪素膜３０９が得られる。また、同時に
前述のイオン注入で添加されたボロンが活性化される。

【００５２】そして、結晶性珪素膜３０９を島状にパタ
ーニングして活性層３１０、３１１が得られる。後の工
程を実施例１に従えば、図２（Ｅ）に示した様な構造の
ＣＭＯＳ回路を作製することができる。

【００５３】〔実施例３〕本実施例では非晶質珪素膜の
結晶化に際して、結晶化を助長する触媒元素（代表的に
はニッケル）を利用する場合の例を示す。

【００５４】まず、図４（Ａ）において、４０１はガラ
ス基板、４０２は下地膜、４０３、４０４はクロム膜で
なるゲイト電極、４０５はゲイト絶縁膜、４０６は非晶
質珪素膜である。これらの詳細は実施例１で既に説明し
たので省略する。

【００５５】本実施例では、非晶質珪素膜４０６の上に
ニッケルを含有した膜（以下、ニッケル含有層と呼ぶ）
４０７を形成する。ニッケル含有層４０７の形成方法は
本発明者らによる特開平7-130652号公報（特に実施例
１）に記載された技術を利用すれば良い。（図４
（Ａ））

【００５６】なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）等を用いることができる。

【００５７】また、上記公報では触媒元素の添加工程を
スピンコート法で行う例が示してあるが、イオン注入法
またはプラズマドーピング法を用いることもできる。こ
の場合、添加領域の占有面積の低減、横成長領域の成長
距離の制御が容易となるので、微細化した回路を構成す
る際に有効な技術となる。

【００５８】次に、触媒元素の添加工程が終了したら、
500 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には 550〜650 ℃）の温度で 4〜24時間の加熱処理
（ファーネスアニール）を加えて非晶質珪素膜４０６の
結晶化を行う。本実施例では窒素雰囲気で550 ℃４時間
の加熱処理を行い、結晶性珪素膜４０８を得る。（図４
（Ｂ））

【００５９】次に、バッファ層４０９、レジストマスク
４１０を設け、ＮＴＦＴとなる領域のみにボロンを添加
する。添加方法及び条件は実施例１に示した条件に従え
ば良い。この工程によりボロン含有領域４１１が形成さ
れる。（図４（Ｃ））

【００６０】次に、バッファ層４０９、レジストマスク
４１０を除去し、パターニングにより活性層４１２、４
１３を形成する。その後、エキシマレーザー光を照射し
てボロン添加時のダメージの回復、結晶性の改善（僅か
に残存する非晶質成分の結晶化等）、ボロンの活性化を
行う。（図４（Ｄ））

【００６１】なお、本実施例では結晶性珪素膜４０８を
島状に加工した後でレーザー光の照射を行っているが、
レーザー光の照射を行った後に島状に加工して活性層を
形成するのであっても良い。

【００６２】そして、後の工程は実施例１に従えば、図
２（Ｅ）に示した様な構造のＣＭＯＳ回路を作製するこ
とができる。

【００６３】〔実施例４〕本実施例では、実施例３と異
なる手段で非晶質珪素膜の結晶化を行う場合の例につい
て説明する。具体的には特開平8-78329 号公報に記載さ
れた技術を利用して結晶化を行う。

【００６４】まず、図５（Ａ）において、５０１はガラ
ス基板、５０２は下地膜、５０３、５０４はゲイト電
極、５０５はゲイト絶縁膜、５０６は非晶質珪素膜であ
る。これらの詳細は実施例１に従えば良い。

【００６５】本実施例では、非晶質珪素膜５０６の上に
複数の開口を有するマスク絶縁膜５０７を設け、その上
からニッケル含有層５０８を形成する。即ち、ニッケル
含有層５０８はマスク絶縁膜５０７に設けられた開口部
においてのみ、非晶質珪素膜５０６と接する様な構成と
なる。なお、マスク絶縁膜５０７としては厚さ50〜200
nmの酸化珪素膜を用いると良い。（図５（Ａ））

【００６６】次に、触媒元素の添加工程が終了したら、
450 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜５０６の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。

【００６７】この時、非晶質珪素膜５０６の結晶化はニ
ッケルを添加した領域５０９、５１０で発生した核から
優先的に進行し、基板５０１の基板面に対してほぼ平行
に成長した結晶領域５１１、５１２が形成される。（図
５（Ｂ））

【００６８】本発明者らはこの結晶領域５１１、５１２
を横成長領域と呼んでいる。横成長領域５１１、５１２
は比較的揃った状態で個々の棒状または偏平棒状結晶が
集合しているため、全体的な結晶性に優れるという利点
がある。

【００６９】こうして結晶性珪素膜（横成長領域）５１
１、５１２が得られたら、レジストマスク５１３を形成
してボロンの添加工程を行い、ボロン含有領域５１４を
形成する。（図５（Ｃ））

【００７０】本実施例では触媒元素の添加工程に利用し
たマスク絶縁膜５０７をボロンの添加工程におけるバッ
ファ層として活用する。これにより工程の簡略化を図る
ことができる。

【００７１】こうして図５（Ｃ）の状態が得られたら、
横成長領域５１１、５１２のみからなる活性層５１５、
５１６を形成する。活性層５１５、５１６を形成する
際、ニッケル添加領域５０９、５１０は完全に除去して
しまうことが好ましい。

【００７２】次に、エキシマレーザー光を照射すること
により活性層５１５、５１６が受けたボロン添加時の損
傷の回復、結晶性の改善、ボロンの活性化を行う。後の
工程を実施例１に従えば、図２（Ｅ）に示した構造のＣ
ＭＯＳ回路を作製することができる。

【００７３】〔実施例５〕本実施例では、実施例３にお
いて、結晶化に利用した触媒元素をゲッタリングして除
去するための工程を加えた場合の例を示す。具体的には
触媒元素（ニッケル）のゲッタリングに１５族から選ば
れた元素によるゲッタリング効果を利用する。なお、１
５族から選ばれた元素とては、Ｐ（リン）、Ｎ（窒
素）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビス
マス）を用いることができるが、本実施例では代表的な
リンを用いる場合を示す。

【００７４】まず、実施例３の工程に従って図４（Ｃ）
の状態を得る。そして、バッファ層４０９、レジストマ
スク４１０を除去した後、新たに複数の開口部を有する
レジストマスク６０１を形成する。この開口部は、後に
活性層として利用しない（除去してしまう）領域が露出
する様な位置に形成する。

【００７５】次に、レジストマスク６０１をマスクとし
てリンの添加工程を行う。この添加工程はイオン注入法
又はイオンドーピング法を用いる。添加条件はＲＦ電力
を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に
設定し、リンのドーズ量は 1×10¹³atoms/cm² 以上（好
ましくは 5×10¹³〜 5×10¹⁵atoms/cm² ）とする。

【００７６】添加するリン濃度の目安としては、結晶性
珪素膜４０８中に含まれるニッケル濃度よりも１桁以上
高い濃度を添加すると良い。実施例３の工程では結晶性
珪素膜４０８中に約 1×10¹⁹atoms/cm³ のニッケルが含
まれるので、その場合には 1×10²⁰atoms/cm³ 程度のリ
ンを添加することが好ましい。

【００７７】こうして、結晶性珪素膜４０８の内部には
リンが添加された領域（ゲッタリング領域）６０２〜６
０４が形成される。（図６（Ａ））

【００７８】次に、レジストマスク６０１を除去した
後、ニッケルをゲッタリングするための加熱処理を行
う。この加熱処理により被ゲッタリング領域６０５、６
０６に含まれるニッケルは矢印で示される様にゲッタリ
ング領域６０２〜６０４に捕獲されていく。（図６
（Ｂ））

【００７９】この加熱処理は不活性雰囲気、水素雰囲
気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲
気におけるファーネスアニールで良い。また、処理温度
は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理
時間は２時間以上（好ましくは４〜１２時間）とすれば
良い。処理温度は高い方がより短時間で済むし、ゲッタ
リング効果も高いが、ガラス基板の耐熱性を考慮すると
650 ℃以下にすることが望ましい。

【００８０】また、後にＮＴＦＴとなる被ゲッタリング
領域６０５にはしきい値電圧を制御するためにボロンが
添加されているが、上記ファーネスアニールによってボ
ロン添加時の損傷の回復とボロンの活性化とが同時に果
たされる。なお、上記温度範囲ならばボロンの拡散は非
常に小さく、問題とはならない。

【００８１】こうしてゲッタリング領域６０２〜６０４
にニッケルをゲッタリングしたら、結晶性珪素膜をパタ
ーニングして、被ゲッタリング領域６０５、６０６のみ
からなる活性層６０７、６０８を形成する。この際、ゲ
ッタリング領域６０２〜６０４及びその近傍は高濃度に
ニッケルを含んでいるため、活性層には利用しないで完
全に除去することが望ましい。

【００８２】ゲッタリング処理を行って得られた活性層
６０７、６０８中に存在するニッケル濃度は 5×10¹⁷at
oms/cm³ 以下にまで低減されていることがＳＩＭＳ（質
量二次イオン分析）によって確かめられている。（本明
細書中における濃度はＳＩＭＳ測定値の最小値で定義さ
れている。）

【００８３】現状では検出下限の問題で 5×10¹⁷atoms/
cm³ 以下としか判明していないが、実際には少なくとも
1×10¹⁴atoms/cm³ 程度までには到達していると考えて
いる。なお、実験的にはニッケル濃度が 5×10¹⁷atoms/
cm³ 以下であればＴＦＴ特性に影響を与えないことが判
っている。

【００８４】以上の様にして図６（Ｃ）に示す状態が得
られる。後は、実施例３と同様に、実施例１に示した工
程に従えば、図２（Ｅ）の様な構造のＣＭＯＳ回路を作
製することが可能である。

【００８５】なお、本実施例は実施例３の場合だけでな
く、実施例４に示した結晶化手段を用いた場合にも適用
することは容易である。その場合、ニッケル添加に利用
したマスク絶縁膜５０７を、ボロン添加時にマスクとし
てだけでなく、本実施例に示したリン添加時のマスクと
して活用することも可能である。その場合、大幅な工程
簡略化が実現される。

【００８６】また、本実施例ではリンの添加手段として
イオン注入法またはイオンドーピング法を用いる例を示
しているが、リンを含む雰囲気中でのアニール（気相
法）、リンを含む絶縁膜中へのゲッタリング（固相法）
を利用しても良い。

【００８７】〔実施例６〕本実施例では、実施例１とは
異なる構造の逆スタガ型ＴＦＴを作製する場合の例を示
す。説明には図７を用いる。

【００８８】まず、実施例１の工程に従って図１（Ｄ）
の状態を得る。そして、活性層１１１、１１２の上にチ
ャネルストッパー７０１、７０２を形成する。チャネル
ストッパー７０１、７０２としては、30〜150 nmの厚さ
の窒化珪素膜又は酸化珪素膜を用いることができる。
（図７（Ａ））

【００８９】次に、Ｎ型導電性を有する結晶性珪素膜
（以下、Ｎ型導電膜と略記する）７０３を形成し、その
上に金属薄膜７０４を形成する。Ｎ型導電膜７０３には
リンを添加した多結晶状態、微結晶状態の珪素膜が用い
られる。また、金属薄膜７０４は実施例１においてソー
ス／ドレイン電極を構成した金属薄膜と同一のもので良
い。（図７（Ｂ））

【００９０】なお、Ｎ型導電膜７０３と金属薄膜７０４
とを連続成膜すると非常に良好なオーミックコンタクト
を実現できるので好ましい。

【００９１】次に、まず、金属薄膜７０４をエッチング
して必要な箇所の分断を行う。そして、次に金属薄膜７
０４をマスクとして自己整合的にＮ型導電膜７０３をエ
ッチングする。この時、チャネルストッパー７０１、７
０２がエッチングストッパーとして機能する。

【００９２】こうして、ＮＴＦＴのソース電極７０５、
７０６、ＰＴＦＴのソース電極７０７、７０８及びＮＴ
ＦＴとＰＴＦＴの共通ドレイン電極７０９、７１０が形
成される。これらの電極上に窒化珪素膜や有機性樹脂膜
でなるパッシベーション膜を設けた構成としても良い。
以上の様にして図７（Ｃ）に示す構造のＣＭＯＳ回路が
実現される。

【００９３】なお、チャネルストッパーを利用したタイ
プの逆スタガ型ＴＦＴは本実施例に限定されることはな
い。本願発明は他の構造のタイプに対しても容易に適用
することが可能である。

【００９４】〔実施例７〕本実施例では、実施例１、６
とは異なる構造の逆スタガ型ＴＦＴを作製する場合の例
を示す。説明には図８を用いる。

【００９５】まず、実施例１の工程に従って図１（Ｄ）
の状態を得る。そして、活性層１１１、１１２の上にＮ
型導電膜８０１を形成し、その上に金属薄膜７０４を形
成する。これら薄膜については実施例６で説明している
のでここでの説明は省略する。（図８（Ａ））

【００９６】次に、金属薄膜８０２をエッチングして必
要な箇所の分断を行い、続いて自己整合的にＮ型導電膜
８０１をエッチングする。この時、Ｎ型導電膜８０１と
下の活性層１１１、１１２とは選択比が取れないため、
活性層１１１、１１２の内部にまでエッチングが進行す
る。

【００９７】従って、この部分だけは活性層の膜厚が薄
くなっており、この薄膜化された部分が実効的なチャネ
ル形成領域として機能する。

【００９８】こうして、ＮＴＦＴのソース電極８０３、
８０４、ＰＴＦＴのソース電極８０５、８０６及びＮＴ
ＦＴとＰＴＦＴの共通ドレイン電極８０７、８０８が形
成される。最後にパッシベーション膜として窒化珪素膜
８０９を形成して図７（Ｃ）に示す構造のＣＭＯＳ回路
が実現される。

【００９９】なお、例えばアクティブマトリクス型液晶
表示装置の様に、同一基板上に周辺駆動回路と画素マト
リクス回路とを作製する場合、窒化珪素膜８０９の代わ
りに有機性樹脂膜が設けられる場合もある。その様な場
合には有機性樹脂膜がパッシベーション膜として機能す
る。この事は実施例６でも同様に言える。

【０１００】また、本実施例の構造とする場合、図８
（Ａ）に示した段階で後のチャネル形成領域にＮ型導電
膜８０１が接してしまう。この時、活性層１１１に添加
してあるボロンとＮ型導電膜８０１中のリンとが相互拡
散して相殺しあい、チャネル形成領域が実質的に真性に
なったり、Ｎ型に反転したりして所望のしきい値電圧が
得られないといった問題が起こりうる。

【０１０１】その様な問題が起こる場合、チャネルドー
プ工程（しきい値電圧を制御するためにボロンを添加す
る工程）の際に前述のＮ型導電膜８０１に含まれるリン
濃度よりも高い濃度のボロンを添加しておけば良い。こ
うしておけば、互いに相殺したとしてもボロンの絶対量
の方が多いため、Ｐ型を維持することができる。勿論、
最終的に残存するボロン濃度を予め見越した上で所望の
しきい値電圧が得られる様にチャネルドープを行う必要
がある。

【０１０２】なお、本願発明は本実施例に示した様な構
造以外の逆スタガ型ＴＦＴに対しても容易に適用するこ
とが可能である。

【０１０３】〔実施例８〕実施例１〜７ではチャネルド
ープ工程でバッファ層を利用する例を示しているが、ボ
ロン添加条件の最適化を行えばバッファ層を用いない構
成も可能である。その場合、珪素膜の受ける添加時のダ
メージは大きくなるが、後のファーネスアニールまたは
レーザーアニールで回復できる程度ならば問題にはなら
ない。

【０１０４】〔実施例９〕実施例１〜７に示した構成で
はＣＭＯＳ回路を作製する上でＮＴＦＴのみにボロンを
添加する例を示しているが、ＮＴＦＴとＰＴＦＴの両方
に添加しても良いことは言うまでもない。

【０１０５】実施例１〜７でしきい値電圧を制御するた
めに１３族から選ばれた元素であるボロン（インジウム
でも良い）を添加するのは、マイナス側にシフトしたし
きい値電圧をプラス側に強制的にシフトさせ、所望のし
きい値電圧を示す様に制御するためである。従って、Ｐ
ＴＦＴもプラス側にシフトさせる必要があれば当然ＰＴ
ＦＴにもボロンを添加することは有効である。

【０１０６】また、同様にＣＭＯＳ回路を作製する上で
ＰＴＦＴのみに本願発明を適用することも可能である。

【０１０７】〔実施例１０〕実施例１〜７ではしきい値
電圧をプラス側にシフトさせるために１３族元素を利用
しているが、マイナス側にシフトさせる必要がある場合
には、チャネルドープ用不純物元素として１５族から選
ばれた元素（リン、砒素またはアンチモン）を用いれば
良い。

【０１０８】この場合、例えばリンをイオン注入した時
におけるリンの濃度プロファイルはボロンの濃度プロフ
ァイルとは異なるので、ドーズ量その他の諸条件は実験
的に最適値を求める必要がある。

【０１０９】ただし、実施例５のリンによるゲッタリン
グと組み合わせる場合、本実施例の構成ではチャネル形
成領域にもリンが入ってしまうのでゲッタリング効果は
あまり期待することはできない。

【０１１０】〔実施例１１〕実施例１〜７に示した構成
では、チャネルドープ工程後の不純物の活性化をエキシ
マレーザー光の照射による例を示している。本願発明で
は、レーザーアニールの代わりにＲＴＡ（ラピッドサー
マルアニール）に代表されるランプアニールを利用する
こともできる。

【０１１１】ＲＴＡ処理を行う場合、 500〜1150℃（好
ましくは 800〜1000℃）の温度で数秒の処理を行い、ガ
ラス基板の変形を招くことなく薄膜のアニールを行うこ
とができる。また、そのためスループットが格段に向上
する。

【０１１２】勿論、 500〜600 ℃程度のファーネスアニ
ールで不純物の活性化を行うのであっても構わないが、
生産性を高めるにはＲＴＡ処理が有効である。

【０１１３】〔実施例１２〕本実施例では実施例１〜１
１に示した構成の半導体装置を用いてガラス基板上に回
路を形成し、電気光学装置を作製する場合の例を示す。
代表的には液晶表示装置、ＥＬ（エレクトロルミネッセ
ンス）表示装置、ＥＣ（エレクトロクロミクス）表示装
置、イメージセンサ、ＣＣＤ等を作製することが可能で
ある。

【０１１４】なお、本明細書において電気光学装置と
は、電気信号を光学的信号に変換する装置またはその逆
を行う装置と定義する。

【０１１５】図９（Ａ）に示すのは液晶表示装置（液晶
モジュール）である。１１はアクティブマトリクス基板
であり、ガラス基板上に本願発明のＴＦＴで構成された
画素マトリクス回路１２、ソース側駆動回路１３、ゲイ
ト側駆動回路１４、ロジック回路１５で構成される。

【０１１６】ソース側駆動回路１３は主にシフトレジス
タ回路、サンプリング回路、バッファ回路、レベルシフ
タ回路等から構成される。また、ゲイト側駆動回路１４
は主にシフトレジスタ回路、バッファ回路等から構成さ
れる。ロジック回路１５は各種信号処理を行う回路全て
を含み、クロック発生回路、メモリ回路、演算回路、信
号変換回路等から構成される。

【０１１７】以上の様な構成でなるアクティブマトリク
ス基板１１と、対向基板１６との間には液晶層（図示せ
ず）がシール材によって封入されている。また、アクテ
ィブマトリクス基板１１と対向基板１６とは一辺を除い
て全ての端面が揃う様に貼り合わされており、その一辺
ではアクティブマトリクス基板１１の一部が露出する様
に対向基板１６が除去されている。

【０１１８】この領域はソース／ゲイト側駆動回路１
３、１４やロジック回路１５に外部からの信号を伝達す
るための端子が剥き出しになっており、ＦＰＣ（フレキ
シブルプリントサーキット）１７を接続するための領域
となる。

【０１１９】また、図９（Ｂ）に示すのはソース側駆動
回路１３の回路構成を簡略化したものである。１８はシ
フトレジスタ回路であり、複数のインバータ回路（ＣＭ
ＯＳ回路）１９でフリップフロップ回路が組まれてい
る。

【０１２０】また、バッファ回路２０を挟んでサンプリ
ング回路２１が複数のアナログスイッチ２２によって組
まれている。

【０１２１】本願発明はチャネルドープの効果によって
しきい値電圧が調節されているので低い動作電圧に対し
ても容易に対応可能である。さらに、チャネル部におい
て不純物によるキャリアの散乱が非常に小さいため、し
きい値電圧を制御しているにも拘わらず高いモビリティ
を実現できる。

【０１２２】従って、低い動作電圧と高い動作速度とを
要求するロジック回路１５、シフトレジスタ回路１８等
を構成するには本願発明のＴＦＴは有効である。

【０１２３】また、しきい値電圧の制御によってＣＭＯ
Ｓ回路の特性バランスが是正されているので、アナログ
スイッチ２２の様にＮＴＦＴとＰＴＦＴとの特性バラン
スを揃えることが重要な回路を構成するにも好適であ
る。

【０１２４】〔実施例１３〕実施例１２に示した電気光
学装置は、様々な電子機器のディスプレイとして利用さ
れる。なお、本実施例に挙げる電子機器とは、液晶モジ
ュールに代表される電気光学装置を搭載した製品と定義
する。

【０１２５】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図１０に示す。

【０１２６】図１０（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明は音声出力部２００２、音声
入力部２００３、表示装置２００４等に適用することが
できる。

【０１２７】図１０（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明は表示装置２１０２、音声
入力部２１０３、受像部２１０６に適用することができ
る。

【０１２８】図１０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は受像部２２０
３、表示装置２２０５等に適用できる。

【０１２９】図１０（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。

【０１３０】図１０（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１３１】図１０（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１３２】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。

【０１３３】

【発明の効果】本願発明を利用することによりボトムゲ
イト型ＴＦＴのしきい値電圧を効果的に制御することが
可能となる。また、その様な半導体装置を利用すること
で様々な電気光学装置及び電子機器を実現することがで
きる。

【図面の簡単な説明】

【図１】薄膜トランジスタの作製工程を示す図。

【図２】薄膜トランジスタの作製工程を示す図。

【図３】薄膜トランジスタの作製工程を示す図。

【図４】薄膜トランジスタの作製工程を示す図。

【図５】薄膜トランジスタの作製工程を示す図。

【図６】薄膜トランジスタの作製工程を示す図。

【図７】薄膜トランジスタの作製工程を示す図。

【図８】薄膜トランジスタの作製工程を示す図。

【図９】電気光学装置の構成を示す図。

【図１０】電子機器の構成を示す図。

【符号の説明】

１０１ガラス基板１０２下地膜１０３、１０４ゲイト電極１０５ゲイト絶縁膜１０６非晶質珪素膜１０７結晶性珪素膜１０８バッファ層１０９レジストマスク１１０ボロン含有領域１１１、１１２活性層

Claims

【特許請求の範囲】

【請求項１】絶縁表面を有する基板上に形成された複数
のボトムゲイト型ＴＦＴを構成に含む半導体装置であっ
て、前記複数のボトムゲイト型ＴＦＴのうち、少なくともＮ
チャネル型で動作するＴＦＴのチャネル形成領域中には
しきい値電圧を制御するための不純物元素が意図的に含
ませてあり、前記チャネル形成領域中における前記不純物元素の濃度
は、前記チャネル形成領域と当該チャネル形成領域に接
したゲイト絶縁膜との界面に近づくほど減少していくこ
とを特徴とする半導体装置。
【請求項２】請求項１において、前記不純物元素とは１
３族または１５族のいずれか一方から選ばれた元素であ
ることを特徴とする半導体装置。
【請求項３】請求項２において、前記１３族元素とはボ
ロンまたはインジウムから選ばれた元素であり、前記１
５族元素とはリン、砒素またはアンチモンから選ばれた
元素であることを特徴とする半導体装置。
【請求項４】請求項１において、前記不純物元素の濃度
は、前記チャネル形成領域の前記基板から遠い方の表面
近傍において 1×10¹⁷〜 1×10²⁰atoms/cm³ であること
特徴とする半導体装置。
【請求項５】請求項１において、前記チャネル形成領域
と当該チャネル形成領域に接したゲイト絶縁膜との界面
近傍に存在する前記不純物元素の濃度は、前記チャネル
形成領域の前記基板から遠い方の表面近傍に存在する前
記不純物元素の濃度の1/10以下であること特徴とする半
導体装置。
【請求項６】請求項１において、前記チャネル形成領域
中には当該チャネル形成領域の結晶化を助長する触媒元
素が含まれており、前記触媒元素の濃度は 1×10¹⁴〜 5×10¹⁷atoms/cm³ で
あることを特徴とする半導体装置。
【請求項７】絶縁表面を有する基板上に形成された複数
のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製
方法であって、非晶質珪素膜を形成する工程と、前記非晶質珪素膜に対してレーザー光または当該レーザ
ー光と同等の強度を持つ強光を照射して結晶性珪素膜を
得る工程と、前記結晶性珪素膜の全面または一部に対してしきい値電
圧を制御するための不純物元素を添加する工程と、前記不純物元素を活性化させる工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項８】絶縁表面を有する基板上に形成された複数
のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製
方法であって、非晶質珪素膜を形成する工程と、前記非晶質珪素膜の全面または一部に対してしきい値電
圧を制御するための不純物元素を添加する工程と、前記非晶質珪素膜に対してレーザー光または当該レーザ
ー光と同等の強度を持つ強光を照射して結晶性珪素膜を
得る工程と同時に前記不純物元素の活性化を行う工程
と、を含むことを特徴とする半導体装置の作製方法。
【請求項９】絶縁表面を有する基板上に形成された複数
のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製
方法であって、非晶質珪素膜を形成する工程と、前記非晶質珪素膜の全面または一部に対して当該非晶質
珪素膜の結晶化を助長する触媒元素を保持または添加す
る工程と、第１の加熱処理により前記非晶質珪素膜の全面または一
部を結晶性珪素膜に変成させる工程と、前記結晶性珪素膜に対して選択的にしきい値電圧を制御
するための不純物元素を添加する工程と、前記結晶性珪素膜に対して１５族から選ばれた元素を選
択的に導入する工程と、第２の加熱処理により前記１５族から選ばれた元素を導
入した領域に前記触媒元素をゲッタリングさせると同時
に前記しきい値電圧を制御するための不純物元素を活性
化させる工程と、を含むことを特徴とする半導体装置の作製方法。
【請求項１０】請求項９において、前記第２の加熱処理
は前記基板の歪点を超えない温度で行われることを特徴
とする半導体装置の作製方法。
【請求項１１】請求項９において、前記第２の加熱処理
は 550〜650 ℃の温度範囲で行われることを特徴とする
半導体装置の作製方法。
【請求項１２】請求項９において、前記触媒元素とし
て、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕ、Ｇ
ｅ、Ｐｂから選ばれた少なくとも一つの元素が用いられ
ることを特徴とする半導体装置の作製方法。
【請求項１３】請求項９において、前記１５族から選ば
れた元素として、Ｐ、Ｎ、Ａｓ、Ｓｂ、Ｂｉから選ばれ
た少なくとも一つの元素が用いられることを特徴とする
半導体装置の作製方法。
【請求項１４】請求項７乃至請求項９において、前記不
純物元素とは１３族または１５族のいずれか一方から選
ばれた元素であることを特徴とする半導体装置の作製方
法。
【請求項１５】請求項１４において、前記１３族元素と
はボロンまたはインジウムから選ばれた元素であり、前
記１５族元素とはリン、砒素またはアンチモンから選ば
れた元素であることを特徴とする半導体装置の作製方
法。
【請求項１６】請求項７乃至請求項９において、前記不
純物元素はイオン注入法により添加されることを特徴と
する半導体装置の作製方法。
【請求項１７】請求項７乃至請求項９において、前記不
純物元素は 1×10¹²〜 1×10¹⁷atoms/cm² のドーズ量で
添加されることを特徴とする半導体装置の作製方法。
【請求項１８】請求項７乃至請求項９において、前記不
純物元素の添加工程はバッファ層を介したスルードーピ
ングによって行われることを特徴とする半導体装置の作
製方法。