JP3942701B2 - 表示装置の作製方法 - Google Patents
表示装置の作製方法 Download PDFInfo
- Publication number
- JP3942701B2 JP3942701B2 JP25425897A JP25425897A JP3942701B2 JP 3942701 B2 JP3942701 B2 JP 3942701B2 JP 25425897 A JP25425897 A JP 25425897A JP 25425897 A JP25425897 A JP 25425897A JP 3942701 B2 JP3942701 B2 JP 3942701B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- crystalline silicon
- island
- region
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は半導体薄膜を利用して作製された半導体装置およびその作製方法の構成に関する。具体的には、逆スタガ型に代表されるボトムゲイト型の薄膜トランジスタ（ＴＦＴ）の構成に関する。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用して機能しうる装置全てを含む。即ち、本明細書に記載されたＴＦＴ、電気光学装置、半導体回路、電子機器等は全て半導体装置の範疇に含むものとする。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が急速に高まり、ガラスまたは石英基板上に形成した半導体薄膜で薄膜トランジスタ（以下、ＴＦＴと略記する）を形成する技術が急がれている。ＴＦＴは画像表示のためのスイッチング素子として利用される。
【０００４】
同一基板上に百数十万個もの単位で形成されるＴＦＴは、構成する電気回路の機能に応じて所定の電気特性を示すものでなければならない。その様なＴＦＴの電気特性として、しきい値電圧（スレッショルドボルテージ：Ｖth）というパラメータがある。
【０００５】
しきい値電圧とは、そのＴＦＴのチャネル部分に反転層が形成される電圧として定義される。即ち、オフ状態にあるＴＦＴがオン状態に切り換わる電圧として考えれば良い。従って、しきい値電圧が高いほどそのＴＦＴの動作電圧は高いということができる。
【０００６】
このしきい値電圧は様々な外的要因によって変化してしまうという問題がある。例えば、活性層中の汚染不純物、ゲイト絶縁膜の固定電荷や可動電荷、活性層／ゲイト絶縁膜界面の界面準位、ゲイト電極と活性層との仕事関数差等が挙げられる。この場合、活性層中の汚染不純物やゲイト絶縁膜中の可動電荷等はプロセスの清浄化によってなくすことができるが、固定電荷、界面準位および仕事関数差等は素子の材質で決定されてしまうため容易に変更することはできない。
【０００７】
この様な外的要因の結果、しきい値電圧がプラス側にシフトしたりマイナス側にシフトしたりすることがある。例えば、しきい値電圧が異常に小さくなり、オフ状態（ゲイト電圧を印加しない状態）であるにも拘わらず、電流が流れてしまう（ノーマリオン動作）といった問題が生じる。
【０００８】
特に、非晶質半導体薄膜をレーザー結晶化して活性層に用いるＴＦＴ（いわゆる低温ポリシリコンＴＦＴ）ではＮＴＦＴ及びＰＴＦＴ共にしきい値電圧が異常に大きくなる（ＮＴＦＴで 4〜6 Ｖ、ＰＴＦＴで-5〜-7Ｖ）こともあり、極めて深刻な問題となっている。
【０００９】
【発明が解決しようとする課題】
しきい値電圧を制御する手段としてチャネルドープと呼ばれる技術が知られている。チャネルドープとは活性層中に所定濃度の不純物を添加して強制的にしきい値電圧をシフトさせて所望のしきい値電圧に調節する技術である。
【００１０】
チャネルドープに用いる不純物としては１３族元素であるＢ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）や１５族元素であるＰ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）などが挙げられる。
【００１１】
本願発明ではボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に対してチャネルドープを行うための技術を提供することを課題とする。また、本願発明を利用した複数のボトムゲイト型ＴＦＴを構成に含む半導体装置及びその作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置であって、
前記複数のボトムゲイト型ＴＦＴのうち、ＮＴＦＴのチャネル形成領域には１５族から選ばれた元素が意図的に含ませてあり、且つ、ＰＴＦＴのチャネル形成領域には１３族から選ばれた元素が意図的に含ませてあり、
前記ＮＴＦＴ及びＰＴＦＴのチャネル形成領域中における前記元素の濃度は、前記チャネル形成領域と当該チャネル形成領域に接したゲイト絶縁膜との界面に近づくほど減少していくことを特徴とする。
【００１３】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜に対してレーザー光または当該レーザー光と同等の強度を持つ強光を照射して結晶性珪素膜を得る工程と、
前記結晶性珪素膜の後にＮＴＦＴとなる領域のみに対して１５族から選ばれた元素を添加する工程と、
前記結晶性珪素膜の後にＰＴＦＴとなる領域のみに対して１３族から選ばれた元素を添加する工程と、
前記１５族及び１３族から選ばれた元素を活性化させる工程と、
を含むことを特徴とする。
【００１４】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜の後にＮＴＦＴとなる領域に対して１５族から選ばれた元素を添加する工程と、
前記非晶質珪素膜の後にＰＴＦＴとなる領域に対して１３族から選ばれた元素を添加する工程と、
前記非晶質珪素膜に対してレーザー光または当該レーザー光と同等の強度を持つ強光を照射して結晶性珪素膜を得ると同時に前記１５族及び１３族から選ばれた元素の活性化を行う工程と、
を含むことを特徴とする。
【００１５】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜の全面または一部に対して当該非晶質珪素膜の結晶化を助長する触媒元素を保持または添加する工程と、
第１の加熱処理により前記非晶質珪素膜の全面または一部を結晶性珪素膜に変成させる工程と、
前記結晶性珪素膜の後にＮＴＦＴとなる領域に対して１５族から選ばれた元素を添加する工程と、
前記結晶性珪素膜の後にＰＴＦＴとなる領域に対して１３族から選ばれた元素を添加する工程と、
前記結晶性珪素膜のうち、活性層として活用しない領域に対して１５族から選ばれた元素を選択的に導入する工程と、
第２の加熱処理により前記１５族から選ばれた元素を導入した領域に前記触媒元素をゲッタリングさせると同時に前記１５族及び１３族から選ばれた元素を活性化させる工程と、
を含むことを特徴とする。
【００１６】
上記構成からなる本願発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本願発明を利用してＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせたＣＭＯＳ回路を作製する例を示す。
【００１８】
まず、ガラス基板１０１上に酸化珪素膜でなる下地膜１０２を設け、その上にゲイト電極１０３、１０４を形成する。本実施例ではゲイト電極１０３、１０４として 200〜400 nm厚のアルミニウム合金（アルミニウムに２wt% のスカンジウムを添加したもの) を使用するが、クロム、タンタル、タングステン、モリブデン、導電性を有するポリシリコンを用いても良い。
【００１９】
次に、ゲイト電極１０３、１０４を酒石酸中で陽極酸化して無孔性の陽極酸化膜１０５、１０６を形成する。詳細な形成方法は特開平7-135318号公報を参考にすると良い。陽極酸化膜１０５、１０６は後のプロセス温度に耐えうる様にゲイト電極１０３、１０４を保護する。
【００２０】
そして、その上にゲイト絶縁膜１０７を 100〜200 nmの厚さに形成する。ゲイト絶縁膜１０７としては酸化珪素膜、窒化珪素膜又は酸化珪素膜と窒化珪素膜との積層膜を用いる。また、本実施例では陽極酸化膜１０５、１０６もゲイト絶縁膜の一部として機能する。
【００２１】
次に、非晶質珪素膜１０８を10〜150nm （好ましくは10〜75nm、さらに好ましくは15〜45nm）の厚さに形成する。非晶質珪素膜以外にも珪素を主成分とする半導体薄膜（例えばSix Ge1-x (0<X<1) で示されるシリコン・ゲルマニウム化合物）を用いることができる。
【００２２】
こうして図１（Ａ）の状態が得られたら、レーザー光またはレーザー光と同等の強度を持つ強光の照射を行い、非晶質珪素膜１０８を結晶化する。レーザー光としてはエキシマレーザー光が好ましい。エキシマレーザーとしては、ＫｒＦ、ＡｒＦ、ＸｅＣｌを光源としたパルスレーザーを利用すれば良い。
【００２３】
また、レーザー光と同等の強度を持つ強光としては、ハロゲンランプ又はメタルハライドランプからの強光、赤外光又は紫外光ランプからの強光を利用することができる。
【００２４】
本実施例では、線状に加工されたエキシマレーザー光を基板の一端から他端へ走査し、非晶質珪素膜１０８の全面を結晶化する。この時、レーザー光のスウィープ速度は1.2mm/s 、処理温度は室温、パルス周波数は30Hz、レーザーエネルギーは 300〜315mJ/cm2 とする。（図１（Ｂ））
【００２５】
こうして図１（Ｂ）に示す様に結晶性珪素膜１０９が得られる。次に、その上に酸化珪素膜でなるバッファ層１１０を50〜200 nm（好ましくは 100〜150 nm）の厚さに形成する。
【００２６】
そして、まず、ＰＴＦＴとなる領域をレジストマスク１１１で隠し、イオン注入（イオンプランテーション）法（質量分離あり）又はイオンドーピング法（質量分離なし）によりリンを添加する。このチャネルドープ工程によりリン含有領域１１２が形成される。リンの代わりに砒素、アンチモン等の他の１５族から選ばれた元素を添加しても良い。（図１（Ｃ））
【００２７】
この時、加速電圧は 5〜80keV （代表的には10〜30keV ）から選び、ドーズ量は 1×1012〜 1×1017atoms/cm2 （好ましくは 1×1013〜 1×1016atoms/cm2 ）とすれば良い。本実施例では、加速電圧を30keV とし、ドーズ量を 5×1013atoms/cm2 とする。
【００２８】
なお、ドーズ量は実験的に予め求めておかなければならない。即ち、チャネルドープを行わない場合にどれだけしきい値電圧がシフトするかを前もって確認し、所望のしきい値電圧を得るにはどれだけのリンを添加する必要があるのかを予め求めておく。従って、ドーズ量は上記範囲内に収まっていなければならないというものではない。
【００２９】
この時、結晶性珪素膜１０９は非常に薄いので直接イオン注入を行うと大きなダメージを受けて結晶性が崩れてしまう。また、非常に薄い膜に対してイオン注入を行う場合、不純物の濃度制御が非常に困難である。
【００３０】
しかしながら、本実施例では前述のバッファ層１１０を介したスルードーピングになるので、結晶性珪素膜１０９がイオン注入時に受ける損傷を抑制することができる。また、結晶性珪素膜１０９の上に厚めのバッファ層１１０が存在するので、結晶性珪素膜１０９中に添加する不純物濃度の制御が容易となる。
【００３１】
また、イオン注入により形成される結晶性珪素膜中におけるボロンの濃度プロファイルは、チャネルが形成される部分（チャネル形成領域とゲイト絶縁膜とが接する界面近傍）でボロン濃度が低くなる様に調節することが望ましい。この効果については後述する。
【００３２】
以上の様にしてＮＴＦＴとなる領域に１５族元素を添加したら、レジストマスク１１１を除去し、新たにＮＴＦＴとなる領域を隠してレジストマスク１１３を形成する。そして、次は後にＰＴＦＴとなる領域に対して１３族から選ばれた元素（本実施例ではボロン）を添加する。添加工程は先程のリンの添加工程を参考にすれば良い。勿論、ボロン以外にもガリウムやインジウム等を用いることも可能である。（図１（Ｄ））
【００３３】
図１（Ｄ）に示した工程によりＰＴＦＴとなる領域にはボロン含有領域１１４が形成される。この場合も先程の１５族元素の添加工程の場合と同様に、バッファ層１１０がイオン注入時の損傷を低減し、濃度制御を容易なものとする。
【００３４】
以上の不純物添加工程が終了したら、バッファ層１１０、レジストマスク１１３を除去した後、パターニングにより活性層１１５、１１６を形成する。その後、エキシマレーザー光を照射し、イオン注入工程で受けたダメージの回復と添加したボロンの活性化を行う。（図１（Ｅ））
【００３５】
次に、ゲイト電極１０３、１０４をマスクとした裏面露光を行うことでレジストマスク１１７、１１８を形成する。そして、Ｎ型を付与する不純物元素（代表的にはリン、砒素）を添加して 1×1017〜 5×1018atoms/cm3 程度の低濃度不純物領域１１９〜１２２を形成する。（図２（Ａ））
【００３６】
次に、レジストマスク１１７、１１８を除去した後、再びパターニングしてレジストマスク１２３、１２４を形成する。この時、ＰＴＦＴは完全に覆ってしまう。そして、再びＮ型を付与する不純物元素を図２（Ａ）の時よりも高濃度（ 1×1019〜 1×1020atoms/cm3 程度）に添加してＮＴＦＴのソース領域１２５、ドレイン領域１２６を形成する。
【００３７】
また、この時、１２７、１２８で示される領域は前述の低濃度不純物領域がそのまま残り、後にＬＤＤ領域（Light Doped Drain ）として機能する。さらに１２９で示される領域はチャネル形成領域となる。（図２（Ｂ））
【００３８】
次に、レジストマスク１２３、１２４を除去した後、今度はＮＴＦＴを完全に覆う様にしてレジストマスク１３０、１３１を形成する。
【００３９】
そして、Ｐ型を付与する不純物元素（代表的にはボロン、ガリウム、インジウム）を 1×1019〜 1×1020atoms/cm3 程度の濃度となる様に添加し、ＰＴＦＴのソース領域１３２、ドレイン領域１３３を形成する。また、１３４で示される領域がチャネル形成領域となる。（図２（Ｃ））
【００４０】
次に、レジストマスク１３０、１３１を除去した後、エキシマレーザー光を照射することで添加したイオン注入時の損傷の回復と添加した不純物の活性化を行う。（図２（Ｄ））
【００４１】
レーザーアニールが終了したら、層間絶縁膜１３５を 300〜500 nmの厚さに形成する。層間絶縁膜１３５は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそれらの積層膜で構成される。
【００４２】
そして、その上に金属薄膜でなるソース電極１３６、１３７及びＮ共通ドレイン電極１３８を形成する。金属薄膜としてはアルミニウム、タンタル、チタン、タングステン、モリブデン又はそれらの積層膜を用いれば良い。膜厚は 100〜300 nmとすれば良い。（図２（Ｅ））
【００４３】
最後に、全体に対して水素雰囲気中、350 ℃２時間程度の加熱処理を行い、膜中（特にチャネル形成領域中）の不対結合手を水素終端する。以上の工程によって図２（Ｅ）に示す様な構造のＣＭＯＳ回路が完成する。
【００４４】
従来ならばレーザー結晶化で結晶化した珪素膜を活性層とするとＮＴＦＴのＶthはプラス側へ、ＰＴＦＴのＶthはマイナス側にシフトしてしまう。ところが、本実施例ではＮＴＦＴに対して１５族から選ばれた元素（Ｖthをマイナス側にシフトさせる効果を持つ) を添加し、ＰＴＦＴに対して１３族から選ばれた元素（Ｖthをプラス側にシフトさせる効果を持つ) を添加するので、所望のしきい値電圧に調節することが可能である。
【００４５】
この様子を図１３に示す。図１３において、１３０１はしきい値電圧を調節しない場合（従来の場合）のＮＴＦＴのId-Vg 特性を示し、１３０２は本願発明のＮＴＦＴのId-Vg 特性を示している。また、１３０３はしきい値電圧を調節しない場合（従来の場合）のＰＴＦＴのId-Vg 特性を示し、１３０４は本願発明のＰＴＦＴのId-Vg 特性を示している。
【００４６】
なお、Idとはドレイン電流を指し、Vgとはゲイト電圧を指す。この様なId-Vg 特性はＴＦＴの電気特性を評価する指針として、一般的に広く活用されているので詳細な説明は省略する。
【００４７】
図１３に明らかな様に、従来１３０１で示される様にプラス側に大きくシフトしていたＮＴＦＴのId-Vg 特性が、１３０２で示される様に本願発明によって非常に小さなしきい値電圧に調節される。また、ＰＴＦＴも同様に所望の値となる様にしきい値電圧が調節される。
【００４８】
また、この時、本願発明ではしきい値電圧を制御するための不純物元素の添加量を適切に設定することでＮＴＦＴとＰＴＦＴのId-Vg 特性を左右対称にすることができる。この効果はＣＭＯＳ回路を構成した時の出力バランスを是正する上で非常に有効である。
【００４９】
この様に、本願発明を利用することでＮＴＦＴのしきい値電圧を 0.5〜2.5 Ｖ（好ましくは 0.5〜1.5 Ｖ）、ＰＴＦＴのしきい値電圧を-0.5〜-2.5Ｖ（好ましくは-0.5〜-1.5Ｖ）に調節することが可能である。また、ＮＴＦＴ及びＰＴＦＴ共にしきい値電圧の絶対値を５Ｖ以内（好ましくは３Ｖ以内、さらに好ましくは１Ｖ以内）に収めることが可能となる。勿論、両ＴＦＴのしきい値電圧はノーマリオフで動作させられる様な範囲に調節される。
【００５０】
また、しきい値電圧を調節することでＮＴＦＴとＰＴＦＴとのウィンドウ幅（ＮＴＦＴのＶth（Ｖth,n）とＰＴＦＴのＶth（Ｖth,p）の差：Ｖth,n−Ｖth,p）を小さくできる（１〜３Ｖ以内、好ましくは２Ｖ以内）ので、動作電圧の小さいＣＭＯＳ回路を実現できる。
【００５１】
なお、本実施例の作製工程に従った場合、ＮＴＦＴはＬＤＤ構造となるがＰＴＦＴはＬＤＤ構造とならない。しかしながら、本実施例は本願発明の一実施例であり、本願発明を適用しうる構造は本実施例に限定されない。
【００５２】
即ち、公知の手段で構成される逆スタガ型ＴＦＴならば全てに適用することが可能である。また、本実施例ではＣＭＯＳ回路を例にとって説明しているが、ＮＴＦＴに対して１５族元素を添加し、ＰＴＦＴに対して１３族元素を添加するという構成は、ＮＴＦＴ又はＰＴＦＴのどちらか一方の単体素子のみで構成される様な回路に適用することも可能である。
【００５３】
ここで、チャネルドープ工程においてチャネルが形成される部分のボロン濃度を低くすることの意義を説明する。
【００５４】
チャネルにしきい値電圧を制御するための不純物元素が多量に存在すると、多数キャリア（電子または正孔）が不純物と衝突して散乱する。このキャリアの不純物散乱はＴＦＴ特性の動作速度を支配する電界効果移動度（モビリティ）を低下させる要因となり好ましくない。
【００５５】
本願発明では、丁度チャネルが形成される部分の裏側からしきい値電圧制御用の不純物を添加することになるので、濃度プロファイルの勾配を利用してチャネルが形成される部分の不純物濃度を低くすることが可能である。換言すれば、チャネル形成領域中における上記不純物濃度は、チャネル形成領域とゲイト絶縁膜との界面に近づくほど減少していく様な濃度勾配を有している。
【００５６】
そのため、チャネル形成領域において基板から遠い方の表面近傍では、上記不純物元素の濃度が 1×1017〜 1×1020atoms/cm3 で存在するが、ゲイト絶縁膜との界面に向かうに従って濃度は減少し、界面近傍では約1/３以下（代表的には 1×1016〜 5×1018atoms/cm3 ）となっている。
【００５７】
ただし、チャネル形成領域中における濃度分布はチャネル形成領域となる結晶性珪素膜の膜厚によって変化する。上述の様に、ゲイト絶縁膜との界面近傍での不純物濃度が基板から遠い方の表面近傍における濃度に対して1/3 以下となるのは、チャネル形成領域の膜厚が30〜50nmの場合に相当する。
【００５８】
当然、膜厚が厚くなればゲイト絶縁膜との界面近傍における不純物濃度はさらに減少し、膜厚が50〜70nm程度であれば1/5 以下、70〜100 nm程度であれば1/10以下に低減させることが可能である。また、逆に膜厚を薄くする場合（例えば10〜30nm程度）、不純物添加時の濃度勾配の影響が現れにくくなって1/2 以下に低減するのが限界となってしまう。
【００５９】
また、上述の様な濃度勾配の調節はイオン注入条件で制御されるが、イオン注入時に設けるバッファ層がその様な精密な濃度制御を容易なものとしている。
【００６０】
この様にして不純物散乱を極力避けた状態でしきい値電圧の制御を行うことで低い動作電圧で駆動可能であり、且つ、高いモビリティを有するＴＦＴを作製することが可能となる。
【００６１】
また、ＮＴＦＴに１５族から選ばれた元素を添加するということはＮＴＦＴの多数キャリアである電子の絶対量が増すことを意味しており、電子の移動を助ける方向に働く。即ち、この事はＮＴＦＴのモビリティ（電界効果移動度）の向上につながる。逆にＰＴＦＴにおいて１３族から選ばれた元素を添加するとＰＴＦＴの多数キャリアである正孔の絶対量が増すので、この場合もモビリティは向上する。
【００６２】
なお、モビリティはId-Vg 特性の測定で得られるドレイン電流値などを公知の理論式に代入し、数値計算して得ることができる。
【００６３】
本願発明を実施しないＮＴＦＴ（チャネル形成領域がアンドープな場合）ではモビリティが40〜60cm2/Vsであるが、本願発明の効果によって70〜250cm2/Vs （代表的には 120〜150cm2/Vs ）程度にまで向上する。また、従来のＰＴＦＴではモビリティが30〜50cm2/Vsであるが、本願発明の効果によって60〜150cm2/Vs （代表的には80〜100cm2/Vs ）程度にまで向上する。
【００６４】
〔実施例２〕
本実施例では実施例１において、しきい値電圧制御のための不純物元素の添加工程と結晶化工程との順序を入れ換えた場合の例を示す。
【００６５】
図３（Ａ）において、３０１はガラス基板、３０２は下地膜、３０３、３０４はタンタル膜でなるゲイト電極、３０５は酸化珪素膜上に薄い窒化珪素膜を設けた積層膜でなるゲイト絶縁膜、３０６は非晶質珪素膜である。使用しうるゲイト電極材料は実施例１に示した通りである。（図３（Ａ））
【００６６】
次に、バッファ層３０７、レジストマスク３０８を設け、イオン注入法によりリン元素を添加する。注入条件は実施例１に従えば良い。こうしてリン含有領域３０９が形成され、図３（Ｂ）の状態が得られる。
【００６７】
次に、レジストマスク３０８を除去した後、再びレジストマスク３１０を形成し、次はボロンの添加工程を行う。この工程も実施例１に従えば良い。こうしてボロン含有領域３１１が形成され、図３（Ｃ）の状態が得られる。
【００６８】
次に、バッファ層３０７、レジストマスク３１０を除去した後、図３（Ｄ）に示す様にエキシマレーザー光を照射する。エキシマレーザー光の照射条件は実施例１に従えば良い。
【００６９】
この工程により非晶質珪素膜３０６は結晶化され、結晶性珪素膜３１２が得られる。また、同時に前述のイオン注入で添加されたボロンが活性化される。
【００７０】
そして、結晶性珪素膜３１２を島状にパターニングして活性層３１３、３１４が得られる。後の工程を実施例１に従えば、図２（Ｅ）に示した様な構造のＣＭＯＳ回路を作製することができる。
【００７１】
〔実施例３〕
本実施例では非晶質珪素膜の結晶化に際して、結晶化を助長する触媒元素（代表的にはニッケル）を利用する場合の例を示す。
【００７２】
まず、図４（Ａ）において、４０１はガラス基板、４０２は下地膜、４０３、４０４はＮ型導電性のポリシリコン膜でなるゲイト電極、４０５はゲイト絶縁膜、４０６は非晶質珪素膜である。ゲイト電極は実施例１に示した材料ならば全てを用いることが可能である。
【００７３】
本実施例では、非晶質珪素膜４０６の上にニッケルを含有した膜（以下、ニッケル含有層と呼ぶ）４０７を形成する。ニッケル含有層４０７の形成方法は本発明者らによる特開平7-130652号公報（特に実施例１）に記載された技術を利用すれば良い。（図４（Ａ））
【００７４】
なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）等を用いることができる。
【００７５】
また、上記公報では触媒元素の添加工程をスピンコート法で行う例が示してあるが、イオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７６】
次に、触媒元素の添加工程が終了したら、500 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理（ファーネスアニール）を加えて非晶質珪素膜４０６の結晶化を行う。本実施例では窒素雰囲気で550 ℃４時間の加熱処理を行い、結晶性珪素膜４０８を得る。（図４（Ｂ））
【００７７】
次に、バッファ層４０９、レジストマスク４１０を設け、ＮＴＦＴとなる領域のみに１５族から選ばれた元素（本実施例ではリン）を添加する。添加方法及び条件は実施例１に示した条件に従えば良い。この工程によりリン含有領域４１１が形成される。（図４（Ｃ））
【００７８】
次に、レジストマスク４１０を除去した後、再びレジストマスク４１２を形成し、１３族から選ばれた元素を添加する。本実施例ではボロンを添加してボロン含有領域４１３を形成する。この工程の条件は実施例１に従えば良い。（図４（Ｄ））
【００７９】
次に、バッファ層４０９、レジストマスク４１２を除去し、パターニングにより活性層４１４、４１５を形成する。その後、エキシマレーザー光を照射して不純物添加時のダメージの回復、結晶性の改善（僅かに残存する非晶質成分の結晶化等）、リン及びボロンの活性化を行う。（図４（Ｅ））
【００８０】
なお、本実施例では結晶性珪素膜４０８を島状に加工した後でレーザー光の照射を行っているが、レーザー光の照射を行った後に島状に加工して活性層を形成するのであっても良い。
【００８１】
そして、後の工程は実施例１に従えば、図２（Ｅ）に示した様な構造のＣＭＯＳ回路を作製することができる。
【００８２】
〔実施例４〕
本実施例では、実施例３と異なる手段で非晶質珪素膜の結晶化を行う場合の例について説明する。具体的には特開平8-78329 号公報に記載された技術を利用して結晶化を行う。
【００８３】
まず、図５（Ａ）において、５０１はガラス基板、５０２は下地膜、５０３、５０４はクロム膜でなるゲイト電極、５０５はゲイト絶縁膜、５０６は非晶質珪素膜である。これらの詳細は実施例１に従えば良い。
【００８４】
本実施例では、非晶質珪素膜５０６の上に複数の開口を有するマスク絶縁膜５０７を設け、その上からニッケル含有層５０８を形成する。即ち、ニッケル含有層５０８はマスク絶縁膜５０７に設けられた開口部においてのみ、非晶質珪素膜５０６と接する様な構成となる。なお、マスク絶縁膜５０７としては厚さ50〜200 nmの酸化珪素膜を用いると良い。（図５（Ａ））
【００８５】
次に、触媒元素の添加工程が終了したら、450 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜５０６の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００８６】
この時、非晶質珪素膜５０６の結晶化はニッケルを添加した領域５０９、５１０で発生した核から優先的に進行し、基板５０１の基板面に対してほぼ平行に成長した結晶領域５１１、５１２が形成される。（図５（Ｂ））
【００８７】
本発明者らはこの結晶領域５１１、５１２を横成長領域と呼んでいる。横成長領域５１１、５１２は比較的揃った状態で個々の棒状または偏平棒状結晶が集合しているため、全体的な結晶性に優れるという利点がある。
【００８８】
こうして結晶性珪素膜（横成長領域）５１１、５１２が得られたら、レジストマスク５１３を形成して１５族から選ばれた元素（本実施例では砒素）の添加工程を行い、砒素含有領域５１４を形成する。（図５（Ｃ））
【００８９】
次に、レジストマスク５１３を除去して再びレジストマスク５１５を形成し、ＰＴＦＴとなる領域に１３族から選ばれた元素（本実施例ではインジウム）を添加する。こうしてインジウム含有領域５１６が形成される。（図５（Ｄ））
【００９０】
本実施例では触媒元素の添加工程に利用したマスク絶縁膜５０７を砒素の添加工程におけるバッファ層として活用する。これにより工程の簡略化を図ることができる。なお、上記砒素添加工程及びインジウム添加工程は実施例１に示したイオン注入条件に従って行えば良い。
【００９１】
こうして図５（Ｄ）の状態が得られたら、横成長領域５１１、５１２のみからなる活性層５１７、５１８を形成する。活性層５１７、５１８を形成する際、ニッケル添加領域５０９、５１０は完全に除去してしまうことが好ましい。
【００９２】
次に、エキシマレーザー光を照射することにより活性層５１７、５１８が受けたイオン注入時の損傷の回復、結晶性の改善、砒素及びインジウムの活性化を行う。後の工程を実施例１に従えば、図２（Ｅ）に示した構造のＣＭＯＳ回路を作製することができる。
【００９３】
〔実施例５〕
本実施例では、実施例３において、結晶化に利用した触媒元素をゲッタリングして除去するための工程を加えた場合の例を示す。具体的には触媒元素（ニッケル）のゲッタリングに１５族から選ばれた元素によるゲッタリング効果を利用する。なお、１５族から選ばれた元素としては、Ｐ（リン）、Ｎ（窒素）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）を用いることができるが、本実施例では代表的なリンを用いる場合を示す。
【００９４】
まず、実施例３の工程に従って図４（Ｄ）の状態を得る。そして、バッファ層４０９、レジストマスク４１２を除去した後、新たに複数の開口部を有するレジストマスク６０１を形成する。この開口部は、後に活性層として利用しない（除去してしまう）領域が露出する様な位置に形成する。
【００９５】
次に、レジストマスク６０１をマスクとしてリンの添加工程を行う。この添加工程はイオン注入法又はイオンドーピング法を用いる。添加条件はＲＦ電力を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に設定し、リンのドーズ量は 1×1013atoms/cm2 以上（好ましくは 5×1013〜 5×1015atoms/cm2 ）とする。
【００９６】
添加するリン濃度の目安としては、結晶性珪素膜４０８中に含まれるニッケル濃度よりも１桁以上高い濃度を添加すると良い。実施例３の工程では結晶性珪素膜４０８中に約 1×1019atoms/cm3 のニッケルが含まれるので、その場合には 1×1020atoms/cm3 程度のリンを添加することが好ましい。
【００９７】
こうして、結晶性珪素膜４０８の一部にはリンが添加された領域（ゲッタリング領域）６０２〜６０４が形成される。（図６（Ａ））
【００９８】
次に、レジストマスク６０１を除去した後、ニッケルをゲッタリングするための加熱処理を行う。この加熱処理により被ゲッタリング領域６０５、６０６に含まれるニッケルは矢印で示される様にゲッタリング領域６０２〜６０４に捕獲されていく。（図６（Ｂ））
【００９９】
この加熱処理は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気におけるファーネスアニールで良い。また、処理温度は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理時間は２時間以上（好ましくは４〜１２時間）とすれば良い。処理温度は高い方がより短時間で済むし、ゲッタリング効果も高いが、ガラス基板の耐熱性を考慮すると650 ℃以下にすることが望ましい。
【０１００】
また、後にＮＴＦＴとなる被ゲッタリング領域６０５にはリンが添加され、ＰＴＦＴとなる被ゲッタリング領域６０６にはぼろんが添加されているが、上記ファーネスアニールによって不純物添加時の損傷の回復と不純物の活性化とが同時に果たされる。なお、上記温度範囲ならばリン及びボロンの拡散は非常に小さく、問題とはならない。
【０１０１】
こうしてゲッタリング領域６０２〜６０４にニッケルをゲッタリングしたら、結晶性珪素膜をパターニングして、被ゲッタリング領域６０５、６０６のみからなる活性層６０７、６０８を形成する。この際、ゲッタリング領域６０２〜６０４及びその近傍は高濃度にニッケルを含んでいるため、活性層には利用しないで完全に除去することが望ましい。
【０１０２】
ゲッタリング処理を行って得られた活性層６０７、６０８中に存在するニッケル濃度は 5×1017atoms/cm3 以下にまで低減されていることがＳＩＭＳ（質量二次イオン分析）によって確かめられている。（本明細書中における濃度はＳＩＭＳ測定値の最小値で定義されている。）
【０１０３】
現状では検出下限の問題で 5×1017atoms/cm3 以下としか判明していないが、実際には少なくとも 1×1014atoms/cm3 程度までには到達していると考えている。なお、実験的にはニッケル濃度が 5×1017atoms/cm3 以下であればＴＦＴ特性に影響を与えないことが判っている。
【０１０４】
以上の様にして図６（Ｃ）に示す状態が得られる。後は、実施例３と同様に、実施例１に示した工程に従えば、図２（Ｅ）の様な構造のＣＭＯＳ回路を作製することが可能である。
【０１０５】
なお、本実施例は実施例３の場合だけでなく、実施例４に示した結晶化手段を用いた場合にも適用することは容易である。その場合、ニッケル添加に利用したマスク絶縁膜５０７を、ボロン添加時にマスクとしてだけでなく、本実施例に示したリン添加時のマスクとして活用することも可能である。その場合、大幅な工程簡略化が実現される。
【０１０６】
また、本実施例ではリンの添加手段としてイオン注入法またはイオンドーピング法を用いる例を示しているが、リンを含む雰囲気中でのアニール（気相法）、リンを含む絶縁膜中へのゲッタリング（固相法）を利用しても良い。
【０１０７】
ところで、本実施例ではＮＴＦＴとなる領域（被ゲッタリング領域６０５）にしきい値電圧を制御するためのリンが予め添加されている。そのため、触媒元素（ニッケル）が被ゲッタリング領域６０５中のリンに捕獲されてしまうことも考えられる。
【０１０８】
しかし、本実施例の場合、ゲッタリング領域６０２〜６０４に添加されたリン濃度は被ゲッタリング領域６０５に添加されたリン濃度に比べて１桁以上も高いため、ゲッタリング能力はゲッタリング領域６０２〜６０４の方が遙かに高い。そのため、問題なくゲッタリングを行えると考えられる。
【０１０９】
また、本実施例の様にリンによるゲッタリングを行う場合、ＮＴＦＴとなる領域に添加する１５族元素（しきい値電圧の制御用元素）としてはリンよりもゲッタリング能力の低い砒素、アンチモンを用いることが好ましい。
【０１１０】
〔実施例６〕
本実施例では、実施例１とは異なる構造の逆スタガ型ＴＦＴを作製する場合の例を示す。説明には図７を用いる。
【０１１１】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にチャネルストッパー７０１、７０２を形成する。チャネルストッパー７０１、７０２としては、３０〜１５０ｎｍの厚さの窒化珪素膜又は酸化珪素膜を用いることができる。（図７（Ａ））
【０１１２】
次に、Ｎ型導電性を有する結晶性珪素膜（以下、Ｎ型導電膜と略記する）７０３を形成し、その上に金属薄膜７０４を形成する。Ｎ型導電膜７０３にはリンを添加した多結晶状態、微結晶状態の珪素膜が用いられる。また、金属薄膜７０４は実施例１においてソース／ドレイン電極を構成した金属薄膜と同一のもので良い。（図７（Ｂ））
【０１１３】
なお、Ｎ型導電膜７０３と金属薄膜７０４とを連続成膜すると非常に良好なオーミックコンタクトを実現できるので好ましい。
【０１１４】
次に、まず、金属薄膜７０４をエッチングして必要な箇所の分断を行う。そして、次に金属薄膜７０４をマスクとして自己整合的にＮ型導電膜７０３をエッチングする。この時、チャネルストッパー７０１、７０２がエッチングストッパーとして機能する。
【０１１５】
こうして、ＮＴＦＴのソース電極７０５、７０６、ＰＴＦＴのソース電極７０７、７０８及びＮＴＦＴとＰＴＦＴの共通ドレイン電極７０９、７１０が形成される。これらの電極上に窒化珪素膜や有機性樹脂膜でなるパッシベーション膜を設けた構成としても良い。以上の様にして図７（Ｃ）に示す構造のＣＭＯＳ回路が実現される。
【０１１６】
なお、チャネルストッパーを利用したタイプの逆スタガ型ＴＦＴは本実施例に限定されることはない。本願発明は他の構造のタイプに対しても容易に適用することが可能である。
【０１１７】
また、本実施例の構造の逆スタガ型ＴＦＴを作製するにあたって、実施例２〜５の構成を適宜組み合わせて実施しても良い。
【０１１８】
〔実施例７〕
本実施例では、実施例１、６とは異なる構造の逆スタガ型ＴＦＴを作製する場合の例を示す。説明には図８を用いる。
【０１１９】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にＮ型導電膜８０１を形成し、その上に金属薄膜７０４を形成する。これら薄膜については実施例６で説明しているのでここでの説明は省略する。（図８（Ａ））
【０１２０】
次に、金属薄膜８０２をエッチングして必要な箇所の分断を行い、続いて自己整合的にＮ型導電膜８０１をエッチングする。この時、Ｎ型導電膜８０１と下の活性層１１５、１１６とは選択比が取れないため、活性層１１５、１１６の内部にまでエッチングが進行する。
【０１２１】
従って、この部分だけは活性層の膜厚が薄くなっており、この薄膜化された部分が実効的なチャネル形成領域として機能する。
【０１２２】
こうして、ＮＴＦＴのソース電極８０３、８０４、ＰＴＦＴのソース電極８０５、８０６及びＮＴＦＴとＰＴＦＴの共通ドレイン電極８０７、８０８が形成される。最後にパッシベーション膜として窒化珪素膜８０９を形成して図８（Ｂ）に示す構造のＣＭＯＳ回路が実現される。
【０１２３】
なお、例えばアクティブマトリクス型液晶表示装置の様に、同一基板上に周辺駆動回路と画素マトリクス回路とを作製する場合、窒化珪素膜８０９の代わりに有機性樹脂膜が設けられる場合もある。その様な場合には有機性樹脂膜がパッシベーション膜として機能する。この事は実施例６でも同様に言える。
【０１２４】
また、本実施例の構造とする場合、図８（Ａ）に示した段階で後のチャネル形成領域にＮ型導電膜８０１が接してしまう。この時、活性層１１６（ＰＴＦＴ側）に添加してあるボロンとＮ型導電膜８０１中のリンとが相互拡散して相殺しあい、チャネル形成領域が実質的に真性になったり、Ｎ型に反転したりして所望のしきい値電圧が得られないといった問題が起こりうる。
【０１２５】
その様な問題が起こる場合、チャネルドープ工程の際に前述のＮ型導電膜８０１に含まれるリン濃度よりも高い濃度のボロンを添加しておけば良い。こうしておけば、互いに相殺したとしてもボロンの絶対量の方が多いため、Ｐ型を維持することができる。勿論、最終的に残存するボロン濃度を予め見越した上で所望のしきい値電圧が得られる様にチャネルドープを行う必要がある。
【０１２６】
なお、本願発明は本実施例に示した様な構造以外の逆スタガ型ＴＦＴに対しても容易に適用することが可能である。
【０１２７】
また、本実施例の構造の逆スタガ型ＴＦＴを作製するにあたって、実施例２〜５の構成を適宜組み合わせて実施しても良い。
【０１２８】
〔実施例８〕
実施例１〜７ではチャネルドープ工程でバッファ層を利用する例を示しているが、ボロン添加条件の最適化を行えばバッファ層を用いない構成も可能である。その場合、珪素膜の受ける添加時のダメージは大きくなるが、後のファーネスアニールまたはレーザーアニールで回復できる程度ならば問題にはならない。
【０１２９】
〔実施例９〕
実施例１〜７に示した構成では、チャネルドープ工程後の不純物の活性化をエキシマレーザー光の照射による例を示している。本願発明では、レーザーアニールの代わりにＲＴＡ（ラピッドサーマルアニール）に代表されるランプアニールを利用することもできる。
【０１３０】
ＲＴＡ処理を行う場合、 500〜1150℃（好ましくは 800〜1000℃）の温度で数秒の処理を行い、ガラス基板の変形を招くことなく薄膜のアニールを行うことができる。また、そのためスループットが格段に向上する。
【０１３１】
勿論、 500〜600 ℃程度のファーネスアニールで不純物の活性化を行うのであっても構わないが、生産性を高めるにはＲＴＡ処理が有効である。
【０１３２】
〔実施例１０〕
実施例１〜７ではＮＴＦＴに１５族から選ばれた元素を添加し、ＰＴＦＴに１３族から選ばれた元素を添加している。しかしながら、本願発明はその構成に限定されず、他の様々な構成にも適用することができる。
【０１３３】
例えば、ＮＴＦＴのみに１５族元素を添加し、ＰＴＦＴにはしきい値電圧制御用の不純物を添加しない（アンドープとする）構成もとりうる。また、逆にＮＴＦＴはアンドープとしておき、ＰＴＦＴのみに１３族元素を添加する構成もとりうる。勿論、この構成はＮＴＦＴとＰＴＦＴのどちらか片方のみにしきい値電圧の制御が必要な場合の構成である。
【０１３４】
また、ＮＴＦＴとＰＴＦＴの両方をマイナス側にシフトさせる様な場合には、ＮＴＦＴとＰＴＦＴの両方に１５族から選ばれた元素を添加すれば良い。逆にＮＴＦＴとＰＴＦＴの両方をプラス側にシフトさせる様な場合には、ＮＴＦＴとＰＴＦＴの両方に１３族から選ばれた元素を添加すれば良い。
【０１３５】
また、ＮＴＦＴをプラス側にシフトさせ、ＰＴＦＴをマイナス側にシフトさせる必要がある場合には、ＮＴＦＴに１３族元素を、ＰＴＦＴに１５族元素を添加することもできる。
【０１３６】
勿論、ＮＴＦＴのみプラス側にシフトさせたけばＮＴＦＴに１３族元素を添加してＰＴＦＴをアンドープとしても良いし、ＰＴＦＴのみマイナス側にシフトさせたけばＰＴＦＴに１５族元素を添加してＮＴＦＴをアンドープとしても良い。
【０１３７】
なお、本実施例は実施例１〜７のみでなく、さらに実施例８、９の構成と組み合わせて実施するのであっても良い。
【０１３８】
〔実施例１１〕
本実施例では実施例１〜１０に示した構成の半導体装置を用いてガラス基板上に回路を形成し、電気光学装置を作製する場合の例を示す。代表的には液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置、イメージセンサ、ＣＣＤ等を作製することが可能である。
【０１３９】
なお、本明細書において電気光学装置とは、電気信号を光学的信号に変換する装置またはその逆を行う装置と定義する。
【０１４０】
図９（Ａ）に示すのは液晶表示装置（液晶モジュール）である。９０１はアクティブマトリクス基板であり、ガラス基板上に本願発明のＴＦＴで構成された画素マトリクス回路９０２、ソース側駆動回路９０３、ゲイト側駆動回路９０４で構成される。
【０１４１】
ソース側駆動回路９０３は主にシフトレジスタ回路、サンプリング回路、バッファ回路、レベルシフタ回路等から構成される。また、ゲイト側駆動回路９０４は主にシフトレジスタ回路、バッファ回路等から構成される。
【０１４２】
以上の様な構成でなるアクティブマトリクス基板９０１と、対向基板９０５との間には液晶層（図示せず）がシール材によって封入されている。また、アクティブマトリクス基板９０１と対向基板９０５とは一辺を除いて全ての端面が揃う様に貼り合わされており、その一辺ではアクティブマトリクス基板９０１の一部が露出する様に対向基板９０５が除去されている。
【０１４３】
この領域はソース／ゲイト側駆動回路９０３、９０４に外部からの信号を伝達するための端子が剥き出しになっており、ＦＰＣ（フレキシブルプリントサーキット）９０６を接続するための領域となる。
【０１４４】
また、ＦＰＣ９０６を取り付ける領域を有効に活用してＩＣチップ９０７、９０８を取り付けることができる。本実施例では２つのチップを取り付けているが１つ又は２つ以上の複数個を設ける構成が可能である。本実施例の構成は液晶モジュールのサイズを最小限に抑えるのに有効である。
【０１４５】
このＩＣチップは映像情報を含むビデオ信号の情報処理、クロックパルス発生・制御回路など、映像表示を行うに必要な各種信号処理回路を含むロジック回路を構成する。本実施例では単結晶チップ上に形成されたＭＯＳＦＥＴで各回路を構成し、それをＩＣチップとして基板に搭載している。
【０１４６】
なお、本実施例ではＩＣチップ９０７、９０８をフェイスダウン方式で搭載する例を示しているが、フェイスアップ方式（ワイヤボンディング方式）であっても構わない。
【０１４７】
また、図９（Ｂ）に示すのはソース側駆動回路９０３の回路構成を簡略化したものである。９０９はシフトレジスタ回路であり、複数のインバータ回路（ＣＭＯＳ回路）９１０でフリップフロップ回路が組まれている。
【０１４８】
また、バッファ回路９１１を挟んでサンプリング回路９１２が複数のアナログスイッチ９１３によって組まれている。
【０１４９】
本願発明はチャネルドープの効果によってしきい値電圧が調節されているので低い動作電圧に対しても容易に対応可能である。さらに、チャネル部において不純物によるキャリアの散乱が非常に小さいため、しきい値電圧を制御しているにも拘わらず高いモビリティを実現できる。
【０１５０】
従って、低い動作電圧と高い動作速度とを要求するシフトレジスタ回路９０９を構成するには本願発明のＴＦＴは有効である。
【０１５１】
また、しきい値電圧の制御によってＣＭＯＳ回路の特性バランスが是正されているので、アナログスイッチ９１３の様にＮＴＦＴとＰＴＦＴとの特性バランスを揃えることが重要な回路を構成するにも好適である。
【０１５２】
ここで、本実施例に示した液晶モジュールのシステム構成の一例を図１０、１１に示すブロック図を用いて説明する。なお、本実施例以外のシステム構成を採りうることは言うまでもない。
【０１５３】
まず、図１０において点線で囲まれた領域がＩＣチップ部である。外部から送信されるアナログ信号はＲ信号１１、Ｇ信号１２、Ｂ信号１３及び水平同期信号１４、垂直同期信号１５である。ＲＧＢ信号１１〜１３はＡ／Ｄコンバータ１６、ＶＲＡＭ１７（時間軸伸長を行う）、γ補正＋極性反転回路１８、Ｄ／Ａコンバータ１９を経てアナログ信号で出力される。
【０１５４】
その間、クロックジェネレータ２０では水平同期信号１４、垂直同期信号１５を元にＸＧＡ、ＳＸＧＡ等に対応したクロックパルスやスタートパルスが形成され、Ａ／Ｄコンバータ１６、ＶＲＡＭ１７、γ補正＋極性反転回路１８等に送られる。クロックジェネレータ２０は制御マイコン２１で制御される。
【０１５５】
こうして、必要な処理を終えたアナログ信号としてＲ信号２２、Ｇ信号２３、Ｂ信号２４が出力される。液晶パネルには本願発明のＴＦＴでもってソース駆動回路２５、ゲイト駆動回路２６、画素マトリクス回路２７が形成され、前述のＲ信号２２、Ｇ信号２３、Ｂ信号２４がソース駆動回路２５へ送られる。
【０１５６】
次に、図１１を用いてデジタル信号を取り扱う場合の例を示す。デジタル化されたＲＧＢ信号３０〜３２はまずＤＳＰ（デジタルシグナルプロセッサ）３３で補正演算処理が行われる。この時、補正データはフラッシュメモリ３４に記憶されており随時読み出しを行う。
【０１５７】
そして、補正演算されたビデオ信号はＶＲＡＭ３５、γ補正回路３６で処理されてＲ信号３７、Ｇ信号３８、Ｂ信号３９となってソース駆動回路４０に送信される。ソース駆動回路４０は図１０に示したソース駆動回路２５とは若干構成が異なるが基本動作は同じである。この様な細かな部分での回路構成は実施者が適宜最適な回路を設計すれば良い。
【０１５８】
以上の様に、本実施例の液晶モジュールはガラス基板上には本願発明を利用したボトムゲイト型ＴＦＴを用いて画素マトリクス回路及び駆動回路を形成し、その他の信号処理回路をＩＣチップで外付けしている。即ち、画素マトリクス回路及び駆動回路まではなるべく安価なコストで基板上に一体形成し、ＴＦＴの動作性能では作製が困難なロジック回路のみを従来のＩＣ技術で作製したＩＣチップで補う点に特徴がある。
【０１５９】
この様な構成とすることで非常に高い機能性を有した液晶モジュールを安価な製造コストで作製することが可能となる。勿論、今後ＴＦＴの動作性能が向上すればガラス基板上に形成したＴＦＴでロジック回路をも一体形成することが可能となるであろう。その場合にもロジック回路を構成するＴＦＴに本願発明を適用することは非常に有効である。
【０１６０】
〔実施例１２〕
実施例１１に示した電気光学装置は、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、液晶モジュールに代表される電気光学装置を搭載した製品と定義する。
【０１６１】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１２に示す。
【０１６２】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声入力部２００３、表示装置２００４等に適用することができる。
【０１６３】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６に適用することができる。
【０１６４】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は受像部２２０３、表示装置２２０５等に適用できる。
【０１６５】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１６６】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１６７】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１６８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１６９】
【発明の効果】
本願発明を利用することによりボトムゲイト型ＴＦＴのしきい値電圧を効果的に制御することが可能となる。また、その様な半導体装置を利用することで様々な電気光学装置及び電子機器を実現することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【図７】 薄膜トランジスタの作製工程を示す図。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 電気光学装置の構成を示す図。
【図１０】 電気光学装置のシステム構成を示す図。
【図１１】 電気光学装置のシステム構成を示す図。
【図１２】 電子機器の構成を示す図。
【図１３】 ＴＦＴ特性を説明するための図。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜
１０３、１０４ ゲイト電極
１０５、１０６ 陽極酸化膜
１０７ ゲイト絶縁膜
１０８ 非晶質珪素膜
１０９ 結晶性珪素膜
１１０ バッファ層
１１１、１１３ レジストマスク
１１２ リン含有領域
１１４ ボロン含有領域
１１５、１１６ 活性層
【発明が属する技術分野】
本願発明は半導体薄膜を利用して作製された半導体装置およびその作製方法の構成に関する。具体的には、逆スタガ型に代表されるボトムゲイト型の薄膜トランジスタ（ＴＦＴ）の構成に関する。
【０００２】
なお、本明細書中において半導体装置とは半導体特性を利用して機能しうる装置全てを含む。即ち、本明細書に記載されたＴＦＴ、電気光学装置、半導体回路、電子機器等は全て半導体装置の範疇に含むものとする。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の需要が急速に高まり、ガラスまたは石英基板上に形成した半導体薄膜で薄膜トランジスタ（以下、ＴＦＴと略記する）を形成する技術が急がれている。ＴＦＴは画像表示のためのスイッチング素子として利用される。
【０００４】
同一基板上に百数十万個もの単位で形成されるＴＦＴは、構成する電気回路の機能に応じて所定の電気特性を示すものでなければならない。その様なＴＦＴの電気特性として、しきい値電圧（スレッショルドボルテージ：Ｖth）というパラメータがある。
【０００５】
しきい値電圧とは、そのＴＦＴのチャネル部分に反転層が形成される電圧として定義される。即ち、オフ状態にあるＴＦＴがオン状態に切り換わる電圧として考えれば良い。従って、しきい値電圧が高いほどそのＴＦＴの動作電圧は高いということができる。
【０００６】
このしきい値電圧は様々な外的要因によって変化してしまうという問題がある。例えば、活性層中の汚染不純物、ゲイト絶縁膜の固定電荷や可動電荷、活性層／ゲイト絶縁膜界面の界面準位、ゲイト電極と活性層との仕事関数差等が挙げられる。この場合、活性層中の汚染不純物やゲイト絶縁膜中の可動電荷等はプロセスの清浄化によってなくすことができるが、固定電荷、界面準位および仕事関数差等は素子の材質で決定されてしまうため容易に変更することはできない。
【０００７】
この様な外的要因の結果、しきい値電圧がプラス側にシフトしたりマイナス側にシフトしたりすることがある。例えば、しきい値電圧が異常に小さくなり、オフ状態（ゲイト電圧を印加しない状態）であるにも拘わらず、電流が流れてしまう（ノーマリオン動作）といった問題が生じる。
【０００８】
特に、非晶質半導体薄膜をレーザー結晶化して活性層に用いるＴＦＴ（いわゆる低温ポリシリコンＴＦＴ）ではＮＴＦＴ及びＰＴＦＴ共にしきい値電圧が異常に大きくなる（ＮＴＦＴで 4〜6 Ｖ、ＰＴＦＴで-5〜-7Ｖ）こともあり、極めて深刻な問題となっている。
【０００９】
【発明が解決しようとする課題】
しきい値電圧を制御する手段としてチャネルドープと呼ばれる技術が知られている。チャネルドープとは活性層中に所定濃度の不純物を添加して強制的にしきい値電圧をシフトさせて所望のしきい値電圧に調節する技術である。
【００１０】
チャネルドープに用いる不純物としては１３族元素であるＢ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）や１５族元素であるＰ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）などが挙げられる。
【００１１】
本願発明ではボトムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）に対してチャネルドープを行うための技術を提供することを課題とする。また、本願発明を利用した複数のボトムゲイト型ＴＦＴを構成に含む半導体装置及びその作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置であって、
前記複数のボトムゲイト型ＴＦＴのうち、ＮＴＦＴのチャネル形成領域には１５族から選ばれた元素が意図的に含ませてあり、且つ、ＰＴＦＴのチャネル形成領域には１３族から選ばれた元素が意図的に含ませてあり、
前記ＮＴＦＴ及びＰＴＦＴのチャネル形成領域中における前記元素の濃度は、前記チャネル形成領域と当該チャネル形成領域に接したゲイト絶縁膜との界面に近づくほど減少していくことを特徴とする。
【００１３】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜に対してレーザー光または当該レーザー光と同等の強度を持つ強光を照射して結晶性珪素膜を得る工程と、
前記結晶性珪素膜の後にＮＴＦＴとなる領域のみに対して１５族から選ばれた元素を添加する工程と、
前記結晶性珪素膜の後にＰＴＦＴとなる領域のみに対して１３族から選ばれた元素を添加する工程と、
前記１５族及び１３族から選ばれた元素を活性化させる工程と、
を含むことを特徴とする。
【００１４】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜の後にＮＴＦＴとなる領域に対して１５族から選ばれた元素を添加する工程と、
前記非晶質珪素膜の後にＰＴＦＴとなる領域に対して１３族から選ばれた元素を添加する工程と、
前記非晶質珪素膜に対してレーザー光または当該レーザー光と同等の強度を持つ強光を照射して結晶性珪素膜を得ると同時に前記１５族及び１３族から選ばれた元素の活性化を行う工程と、
を含むことを特徴とする。
【００１５】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された複数のボトムゲイト型ＴＦＴを構成に含む半導体装置の作製方法であって、
非晶質珪素膜を形成する工程と、
前記非晶質珪素膜の全面または一部に対して当該非晶質珪素膜の結晶化を助長する触媒元素を保持または添加する工程と、
第１の加熱処理により前記非晶質珪素膜の全面または一部を結晶性珪素膜に変成させる工程と、
前記結晶性珪素膜の後にＮＴＦＴとなる領域に対して１５族から選ばれた元素を添加する工程と、
前記結晶性珪素膜の後にＰＴＦＴとなる領域に対して１３族から選ばれた元素を添加する工程と、
前記結晶性珪素膜のうち、活性層として活用しない領域に対して１５族から選ばれた元素を選択的に導入する工程と、
第２の加熱処理により前記１５族から選ばれた元素を導入した領域に前記触媒元素をゲッタリングさせると同時に前記１５族及び１３族から選ばれた元素を活性化させる工程と、
を含むことを特徴とする。
【００１６】
上記構成からなる本願発明について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００１７】
【実施例】
〔実施例１〕
本願発明を利用してＮＴＦＴ（Ｎチャネル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相補的に組み合わせたＣＭＯＳ回路を作製する例を示す。
【００１８】
まず、ガラス基板１０１上に酸化珪素膜でなる下地膜１０２を設け、その上にゲイト電極１０３、１０４を形成する。本実施例ではゲイト電極１０３、１０４として 200〜400 nm厚のアルミニウム合金（アルミニウムに２wt% のスカンジウムを添加したもの) を使用するが、クロム、タンタル、タングステン、モリブデン、導電性を有するポリシリコンを用いても良い。
【００１９】
次に、ゲイト電極１０３、１０４を酒石酸中で陽極酸化して無孔性の陽極酸化膜１０５、１０６を形成する。詳細な形成方法は特開平7-135318号公報を参考にすると良い。陽極酸化膜１０５、１０６は後のプロセス温度に耐えうる様にゲイト電極１０３、１０４を保護する。
【００２０】
そして、その上にゲイト絶縁膜１０７を 100〜200 nmの厚さに形成する。ゲイト絶縁膜１０７としては酸化珪素膜、窒化珪素膜又は酸化珪素膜と窒化珪素膜との積層膜を用いる。また、本実施例では陽極酸化膜１０５、１０６もゲイト絶縁膜の一部として機能する。
【００２１】
次に、非晶質珪素膜１０８を10〜150nm （好ましくは10〜75nm、さらに好ましくは15〜45nm）の厚さに形成する。非晶質珪素膜以外にも珪素を主成分とする半導体薄膜（例えばSix Ge1-x (0<X<1) で示されるシリコン・ゲルマニウム化合物）を用いることができる。
【００２２】
こうして図１（Ａ）の状態が得られたら、レーザー光またはレーザー光と同等の強度を持つ強光の照射を行い、非晶質珪素膜１０８を結晶化する。レーザー光としてはエキシマレーザー光が好ましい。エキシマレーザーとしては、ＫｒＦ、ＡｒＦ、ＸｅＣｌを光源としたパルスレーザーを利用すれば良い。
【００２３】
また、レーザー光と同等の強度を持つ強光としては、ハロゲンランプ又はメタルハライドランプからの強光、赤外光又は紫外光ランプからの強光を利用することができる。
【００２４】
本実施例では、線状に加工されたエキシマレーザー光を基板の一端から他端へ走査し、非晶質珪素膜１０８の全面を結晶化する。この時、レーザー光のスウィープ速度は1.2mm/s 、処理温度は室温、パルス周波数は30Hz、レーザーエネルギーは 300〜315mJ/cm2 とする。（図１（Ｂ））
【００２５】
こうして図１（Ｂ）に示す様に結晶性珪素膜１０９が得られる。次に、その上に酸化珪素膜でなるバッファ層１１０を50〜200 nm（好ましくは 100〜150 nm）の厚さに形成する。
【００２６】
そして、まず、ＰＴＦＴとなる領域をレジストマスク１１１で隠し、イオン注入（イオンプランテーション）法（質量分離あり）又はイオンドーピング法（質量分離なし）によりリンを添加する。このチャネルドープ工程によりリン含有領域１１２が形成される。リンの代わりに砒素、アンチモン等の他の１５族から選ばれた元素を添加しても良い。（図１（Ｃ））
【００２７】
この時、加速電圧は 5〜80keV （代表的には10〜30keV ）から選び、ドーズ量は 1×1012〜 1×1017atoms/cm2 （好ましくは 1×1013〜 1×1016atoms/cm2 ）とすれば良い。本実施例では、加速電圧を30keV とし、ドーズ量を 5×1013atoms/cm2 とする。
【００２８】
なお、ドーズ量は実験的に予め求めておかなければならない。即ち、チャネルドープを行わない場合にどれだけしきい値電圧がシフトするかを前もって確認し、所望のしきい値電圧を得るにはどれだけのリンを添加する必要があるのかを予め求めておく。従って、ドーズ量は上記範囲内に収まっていなければならないというものではない。
【００２９】
この時、結晶性珪素膜１０９は非常に薄いので直接イオン注入を行うと大きなダメージを受けて結晶性が崩れてしまう。また、非常に薄い膜に対してイオン注入を行う場合、不純物の濃度制御が非常に困難である。
【００３０】
しかしながら、本実施例では前述のバッファ層１１０を介したスルードーピングになるので、結晶性珪素膜１０９がイオン注入時に受ける損傷を抑制することができる。また、結晶性珪素膜１０９の上に厚めのバッファ層１１０が存在するので、結晶性珪素膜１０９中に添加する不純物濃度の制御が容易となる。
【００３１】
また、イオン注入により形成される結晶性珪素膜中におけるボロンの濃度プロファイルは、チャネルが形成される部分（チャネル形成領域とゲイト絶縁膜とが接する界面近傍）でボロン濃度が低くなる様に調節することが望ましい。この効果については後述する。
【００３２】
以上の様にしてＮＴＦＴとなる領域に１５族元素を添加したら、レジストマスク１１１を除去し、新たにＮＴＦＴとなる領域を隠してレジストマスク１１３を形成する。そして、次は後にＰＴＦＴとなる領域に対して１３族から選ばれた元素（本実施例ではボロン）を添加する。添加工程は先程のリンの添加工程を参考にすれば良い。勿論、ボロン以外にもガリウムやインジウム等を用いることも可能である。（図１（Ｄ））
【００３３】
図１（Ｄ）に示した工程によりＰＴＦＴとなる領域にはボロン含有領域１１４が形成される。この場合も先程の１５族元素の添加工程の場合と同様に、バッファ層１１０がイオン注入時の損傷を低減し、濃度制御を容易なものとする。
【００３４】
以上の不純物添加工程が終了したら、バッファ層１１０、レジストマスク１１３を除去した後、パターニングにより活性層１１５、１１６を形成する。その後、エキシマレーザー光を照射し、イオン注入工程で受けたダメージの回復と添加したボロンの活性化を行う。（図１（Ｅ））
【００３５】
次に、ゲイト電極１０３、１０４をマスクとした裏面露光を行うことでレジストマスク１１７、１１８を形成する。そして、Ｎ型を付与する不純物元素（代表的にはリン、砒素）を添加して 1×1017〜 5×1018atoms/cm3 程度の低濃度不純物領域１１９〜１２２を形成する。（図２（Ａ））
【００３６】
次に、レジストマスク１１７、１１８を除去した後、再びパターニングしてレジストマスク１２３、１２４を形成する。この時、ＰＴＦＴは完全に覆ってしまう。そして、再びＮ型を付与する不純物元素を図２（Ａ）の時よりも高濃度（ 1×1019〜 1×1020atoms/cm3 程度）に添加してＮＴＦＴのソース領域１２５、ドレイン領域１２６を形成する。
【００３７】
また、この時、１２７、１２８で示される領域は前述の低濃度不純物領域がそのまま残り、後にＬＤＤ領域（Light Doped Drain ）として機能する。さらに１２９で示される領域はチャネル形成領域となる。（図２（Ｂ））
【００３８】
次に、レジストマスク１２３、１２４を除去した後、今度はＮＴＦＴを完全に覆う様にしてレジストマスク１３０、１３１を形成する。
【００３９】
そして、Ｐ型を付与する不純物元素（代表的にはボロン、ガリウム、インジウム）を 1×1019〜 1×1020atoms/cm3 程度の濃度となる様に添加し、ＰＴＦＴのソース領域１３２、ドレイン領域１３３を形成する。また、１３４で示される領域がチャネル形成領域となる。（図２（Ｃ））
【００４０】
次に、レジストマスク１３０、１３１を除去した後、エキシマレーザー光を照射することで添加したイオン注入時の損傷の回復と添加した不純物の活性化を行う。（図２（Ｄ））
【００４１】
レーザーアニールが終了したら、層間絶縁膜１３５を 300〜500 nmの厚さに形成する。層間絶縁膜１３５は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそれらの積層膜で構成される。
【００４２】
そして、その上に金属薄膜でなるソース電極１３６、１３７及びＮ共通ドレイン電極１３８を形成する。金属薄膜としてはアルミニウム、タンタル、チタン、タングステン、モリブデン又はそれらの積層膜を用いれば良い。膜厚は 100〜300 nmとすれば良い。（図２（Ｅ））
【００４３】
最後に、全体に対して水素雰囲気中、350 ℃２時間程度の加熱処理を行い、膜中（特にチャネル形成領域中）の不対結合手を水素終端する。以上の工程によって図２（Ｅ）に示す様な構造のＣＭＯＳ回路が完成する。
【００４４】
従来ならばレーザー結晶化で結晶化した珪素膜を活性層とするとＮＴＦＴのＶthはプラス側へ、ＰＴＦＴのＶthはマイナス側にシフトしてしまう。ところが、本実施例ではＮＴＦＴに対して１５族から選ばれた元素（Ｖthをマイナス側にシフトさせる効果を持つ) を添加し、ＰＴＦＴに対して１３族から選ばれた元素（Ｖthをプラス側にシフトさせる効果を持つ) を添加するので、所望のしきい値電圧に調節することが可能である。
【００４５】
この様子を図１３に示す。図１３において、１３０１はしきい値電圧を調節しない場合（従来の場合）のＮＴＦＴのId-Vg 特性を示し、１３０２は本願発明のＮＴＦＴのId-Vg 特性を示している。また、１３０３はしきい値電圧を調節しない場合（従来の場合）のＰＴＦＴのId-Vg 特性を示し、１３０４は本願発明のＰＴＦＴのId-Vg 特性を示している。
【００４６】
なお、Idとはドレイン電流を指し、Vgとはゲイト電圧を指す。この様なId-Vg 特性はＴＦＴの電気特性を評価する指針として、一般的に広く活用されているので詳細な説明は省略する。
【００４７】
図１３に明らかな様に、従来１３０１で示される様にプラス側に大きくシフトしていたＮＴＦＴのId-Vg 特性が、１３０２で示される様に本願発明によって非常に小さなしきい値電圧に調節される。また、ＰＴＦＴも同様に所望の値となる様にしきい値電圧が調節される。
【００４８】
また、この時、本願発明ではしきい値電圧を制御するための不純物元素の添加量を適切に設定することでＮＴＦＴとＰＴＦＴのId-Vg 特性を左右対称にすることができる。この効果はＣＭＯＳ回路を構成した時の出力バランスを是正する上で非常に有効である。
【００４９】
この様に、本願発明を利用することでＮＴＦＴのしきい値電圧を 0.5〜2.5 Ｖ（好ましくは 0.5〜1.5 Ｖ）、ＰＴＦＴのしきい値電圧を-0.5〜-2.5Ｖ（好ましくは-0.5〜-1.5Ｖ）に調節することが可能である。また、ＮＴＦＴ及びＰＴＦＴ共にしきい値電圧の絶対値を５Ｖ以内（好ましくは３Ｖ以内、さらに好ましくは１Ｖ以内）に収めることが可能となる。勿論、両ＴＦＴのしきい値電圧はノーマリオフで動作させられる様な範囲に調節される。
【００５０】
また、しきい値電圧を調節することでＮＴＦＴとＰＴＦＴとのウィンドウ幅（ＮＴＦＴのＶth（Ｖth,n）とＰＴＦＴのＶth（Ｖth,p）の差：Ｖth,n−Ｖth,p）を小さくできる（１〜３Ｖ以内、好ましくは２Ｖ以内）ので、動作電圧の小さいＣＭＯＳ回路を実現できる。
【００５１】
なお、本実施例の作製工程に従った場合、ＮＴＦＴはＬＤＤ構造となるがＰＴＦＴはＬＤＤ構造とならない。しかしながら、本実施例は本願発明の一実施例であり、本願発明を適用しうる構造は本実施例に限定されない。
【００５２】
即ち、公知の手段で構成される逆スタガ型ＴＦＴならば全てに適用することが可能である。また、本実施例ではＣＭＯＳ回路を例にとって説明しているが、ＮＴＦＴに対して１５族元素を添加し、ＰＴＦＴに対して１３族元素を添加するという構成は、ＮＴＦＴ又はＰＴＦＴのどちらか一方の単体素子のみで構成される様な回路に適用することも可能である。
【００５３】
ここで、チャネルドープ工程においてチャネルが形成される部分のボロン濃度を低くすることの意義を説明する。
【００５４】
チャネルにしきい値電圧を制御するための不純物元素が多量に存在すると、多数キャリア（電子または正孔）が不純物と衝突して散乱する。このキャリアの不純物散乱はＴＦＴ特性の動作速度を支配する電界効果移動度（モビリティ）を低下させる要因となり好ましくない。
【００５５】
本願発明では、丁度チャネルが形成される部分の裏側からしきい値電圧制御用の不純物を添加することになるので、濃度プロファイルの勾配を利用してチャネルが形成される部分の不純物濃度を低くすることが可能である。換言すれば、チャネル形成領域中における上記不純物濃度は、チャネル形成領域とゲイト絶縁膜との界面に近づくほど減少していく様な濃度勾配を有している。
【００５６】
そのため、チャネル形成領域において基板から遠い方の表面近傍では、上記不純物元素の濃度が 1×1017〜 1×1020atoms/cm3 で存在するが、ゲイト絶縁膜との界面に向かうに従って濃度は減少し、界面近傍では約1/３以下（代表的には 1×1016〜 5×1018atoms/cm3 ）となっている。
【００５７】
ただし、チャネル形成領域中における濃度分布はチャネル形成領域となる結晶性珪素膜の膜厚によって変化する。上述の様に、ゲイト絶縁膜との界面近傍での不純物濃度が基板から遠い方の表面近傍における濃度に対して1/3 以下となるのは、チャネル形成領域の膜厚が30〜50nmの場合に相当する。
【００５８】
当然、膜厚が厚くなればゲイト絶縁膜との界面近傍における不純物濃度はさらに減少し、膜厚が50〜70nm程度であれば1/5 以下、70〜100 nm程度であれば1/10以下に低減させることが可能である。また、逆に膜厚を薄くする場合（例えば10〜30nm程度）、不純物添加時の濃度勾配の影響が現れにくくなって1/2 以下に低減するのが限界となってしまう。
【００５９】
また、上述の様な濃度勾配の調節はイオン注入条件で制御されるが、イオン注入時に設けるバッファ層がその様な精密な濃度制御を容易なものとしている。
【００６０】
この様にして不純物散乱を極力避けた状態でしきい値電圧の制御を行うことで低い動作電圧で駆動可能であり、且つ、高いモビリティを有するＴＦＴを作製することが可能となる。
【００６１】
また、ＮＴＦＴに１５族から選ばれた元素を添加するということはＮＴＦＴの多数キャリアである電子の絶対量が増すことを意味しており、電子の移動を助ける方向に働く。即ち、この事はＮＴＦＴのモビリティ（電界効果移動度）の向上につながる。逆にＰＴＦＴにおいて１３族から選ばれた元素を添加するとＰＴＦＴの多数キャリアである正孔の絶対量が増すので、この場合もモビリティは向上する。
【００６２】
なお、モビリティはId-Vg 特性の測定で得られるドレイン電流値などを公知の理論式に代入し、数値計算して得ることができる。
【００６３】
本願発明を実施しないＮＴＦＴ（チャネル形成領域がアンドープな場合）ではモビリティが40〜60cm2/Vsであるが、本願発明の効果によって70〜250cm2/Vs （代表的には 120〜150cm2/Vs ）程度にまで向上する。また、従来のＰＴＦＴではモビリティが30〜50cm2/Vsであるが、本願発明の効果によって60〜150cm2/Vs （代表的には80〜100cm2/Vs ）程度にまで向上する。
【００６４】
〔実施例２〕
本実施例では実施例１において、しきい値電圧制御のための不純物元素の添加工程と結晶化工程との順序を入れ換えた場合の例を示す。
【００６５】
図３（Ａ）において、３０１はガラス基板、３０２は下地膜、３０３、３０４はタンタル膜でなるゲイト電極、３０５は酸化珪素膜上に薄い窒化珪素膜を設けた積層膜でなるゲイト絶縁膜、３０６は非晶質珪素膜である。使用しうるゲイト電極材料は実施例１に示した通りである。（図３（Ａ））
【００６６】
次に、バッファ層３０７、レジストマスク３０８を設け、イオン注入法によりリン元素を添加する。注入条件は実施例１に従えば良い。こうしてリン含有領域３０９が形成され、図３（Ｂ）の状態が得られる。
【００６７】
次に、レジストマスク３０８を除去した後、再びレジストマスク３１０を形成し、次はボロンの添加工程を行う。この工程も実施例１に従えば良い。こうしてボロン含有領域３１１が形成され、図３（Ｃ）の状態が得られる。
【００６８】
次に、バッファ層３０７、レジストマスク３１０を除去した後、図３（Ｄ）に示す様にエキシマレーザー光を照射する。エキシマレーザー光の照射条件は実施例１に従えば良い。
【００６９】
この工程により非晶質珪素膜３０６は結晶化され、結晶性珪素膜３１２が得られる。また、同時に前述のイオン注入で添加されたボロンが活性化される。
【００７０】
そして、結晶性珪素膜３１２を島状にパターニングして活性層３１３、３１４が得られる。後の工程を実施例１に従えば、図２（Ｅ）に示した様な構造のＣＭＯＳ回路を作製することができる。
【００７１】
〔実施例３〕
本実施例では非晶質珪素膜の結晶化に際して、結晶化を助長する触媒元素（代表的にはニッケル）を利用する場合の例を示す。
【００７２】
まず、図４（Ａ）において、４０１はガラス基板、４０２は下地膜、４０３、４０４はＮ型導電性のポリシリコン膜でなるゲイト電極、４０５はゲイト絶縁膜、４０６は非晶質珪素膜である。ゲイト電極は実施例１に示した材料ならば全てを用いることが可能である。
【００７３】
本実施例では、非晶質珪素膜４０６の上にニッケルを含有した膜（以下、ニッケル含有層と呼ぶ）４０７を形成する。ニッケル含有層４０７の形成方法は本発明者らによる特開平7-130652号公報（特に実施例１）に記載された技術を利用すれば良い。（図４（Ａ））
【００７４】
なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）等を用いることができる。
【００７５】
また、上記公報では触媒元素の添加工程をスピンコート法で行う例が示してあるが、イオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【００７６】
次に、触媒元素の添加工程が終了したら、500 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理（ファーネスアニール）を加えて非晶質珪素膜４０６の結晶化を行う。本実施例では窒素雰囲気で550 ℃４時間の加熱処理を行い、結晶性珪素膜４０８を得る。（図４（Ｂ））
【００７７】
次に、バッファ層４０９、レジストマスク４１０を設け、ＮＴＦＴとなる領域のみに１５族から選ばれた元素（本実施例ではリン）を添加する。添加方法及び条件は実施例１に示した条件に従えば良い。この工程によりリン含有領域４１１が形成される。（図４（Ｃ））
【００７８】
次に、レジストマスク４１０を除去した後、再びレジストマスク４１２を形成し、１３族から選ばれた元素を添加する。本実施例ではボロンを添加してボロン含有領域４１３を形成する。この工程の条件は実施例１に従えば良い。（図４（Ｄ））
【００７９】
次に、バッファ層４０９、レジストマスク４１２を除去し、パターニングにより活性層４１４、４１５を形成する。その後、エキシマレーザー光を照射して不純物添加時のダメージの回復、結晶性の改善（僅かに残存する非晶質成分の結晶化等）、リン及びボロンの活性化を行う。（図４（Ｅ））
【００８０】
なお、本実施例では結晶性珪素膜４０８を島状に加工した後でレーザー光の照射を行っているが、レーザー光の照射を行った後に島状に加工して活性層を形成するのであっても良い。
【００８１】
そして、後の工程は実施例１に従えば、図２（Ｅ）に示した様な構造のＣＭＯＳ回路を作製することができる。
【００８２】
〔実施例４〕
本実施例では、実施例３と異なる手段で非晶質珪素膜の結晶化を行う場合の例について説明する。具体的には特開平8-78329 号公報に記載された技術を利用して結晶化を行う。
【００８３】
まず、図５（Ａ）において、５０１はガラス基板、５０２は下地膜、５０３、５０４はクロム膜でなるゲイト電極、５０５はゲイト絶縁膜、５０６は非晶質珪素膜である。これらの詳細は実施例１に従えば良い。
【００８４】
本実施例では、非晶質珪素膜５０６の上に複数の開口を有するマスク絶縁膜５０７を設け、その上からニッケル含有層５０８を形成する。即ち、ニッケル含有層５０８はマスク絶縁膜５０７に設けられた開口部においてのみ、非晶質珪素膜５０６と接する様な構成となる。なお、マスク絶縁膜５０７としては厚さ50〜200 nmの酸化珪素膜を用いると良い。（図５（Ａ））
【００８５】
次に、触媒元素の添加工程が終了したら、450 ℃１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜５０６の結晶化を行う。本実施例では窒素雰囲気で570 ℃14時間の加熱処理を行う。
【００８６】
この時、非晶質珪素膜５０６の結晶化はニッケルを添加した領域５０９、５１０で発生した核から優先的に進行し、基板５０１の基板面に対してほぼ平行に成長した結晶領域５１１、５１２が形成される。（図５（Ｂ））
【００８７】
本発明者らはこの結晶領域５１１、５１２を横成長領域と呼んでいる。横成長領域５１１、５１２は比較的揃った状態で個々の棒状または偏平棒状結晶が集合しているため、全体的な結晶性に優れるという利点がある。
【００８８】
こうして結晶性珪素膜（横成長領域）５１１、５１２が得られたら、レジストマスク５１３を形成して１５族から選ばれた元素（本実施例では砒素）の添加工程を行い、砒素含有領域５１４を形成する。（図５（Ｃ））
【００８９】
次に、レジストマスク５１３を除去して再びレジストマスク５１５を形成し、ＰＴＦＴとなる領域に１３族から選ばれた元素（本実施例ではインジウム）を添加する。こうしてインジウム含有領域５１６が形成される。（図５（Ｄ））
【００９０】
本実施例では触媒元素の添加工程に利用したマスク絶縁膜５０７を砒素の添加工程におけるバッファ層として活用する。これにより工程の簡略化を図ることができる。なお、上記砒素添加工程及びインジウム添加工程は実施例１に示したイオン注入条件に従って行えば良い。
【００９１】
こうして図５（Ｄ）の状態が得られたら、横成長領域５１１、５１２のみからなる活性層５１７、５１８を形成する。活性層５１７、５１８を形成する際、ニッケル添加領域５０９、５１０は完全に除去してしまうことが好ましい。
【００９２】
次に、エキシマレーザー光を照射することにより活性層５１７、５１８が受けたイオン注入時の損傷の回復、結晶性の改善、砒素及びインジウムの活性化を行う。後の工程を実施例１に従えば、図２（Ｅ）に示した構造のＣＭＯＳ回路を作製することができる。
【００９３】
〔実施例５〕
本実施例では、実施例３において、結晶化に利用した触媒元素をゲッタリングして除去するための工程を加えた場合の例を示す。具体的には触媒元素（ニッケル）のゲッタリングに１５族から選ばれた元素によるゲッタリング効果を利用する。なお、１５族から選ばれた元素としては、Ｐ（リン）、Ｎ（窒素）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）を用いることができるが、本実施例では代表的なリンを用いる場合を示す。
【００９４】
まず、実施例３の工程に従って図４（Ｄ）の状態を得る。そして、バッファ層４０９、レジストマスク４１２を除去した後、新たに複数の開口部を有するレジストマスク６０１を形成する。この開口部は、後に活性層として利用しない（除去してしまう）領域が露出する様な位置に形成する。
【００９５】
次に、レジストマスク６０１をマスクとしてリンの添加工程を行う。この添加工程はイオン注入法又はイオンドーピング法を用いる。添加条件はＲＦ電力を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に設定し、リンのドーズ量は 1×1013atoms/cm2 以上（好ましくは 5×1013〜 5×1015atoms/cm2 ）とする。
【００９６】
添加するリン濃度の目安としては、結晶性珪素膜４０８中に含まれるニッケル濃度よりも１桁以上高い濃度を添加すると良い。実施例３の工程では結晶性珪素膜４０８中に約 1×1019atoms/cm3 のニッケルが含まれるので、その場合には 1×1020atoms/cm3 程度のリンを添加することが好ましい。
【００９７】
こうして、結晶性珪素膜４０８の一部にはリンが添加された領域（ゲッタリング領域）６０２〜６０４が形成される。（図６（Ａ））
【００９８】
次に、レジストマスク６０１を除去した後、ニッケルをゲッタリングするための加熱処理を行う。この加熱処理により被ゲッタリング領域６０５、６０６に含まれるニッケルは矢印で示される様にゲッタリング領域６０２〜６０４に捕獲されていく。（図６（Ｂ））
【００９９】
この加熱処理は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気におけるファーネスアニールで良い。また、処理温度は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理時間は２時間以上（好ましくは４〜１２時間）とすれば良い。処理温度は高い方がより短時間で済むし、ゲッタリング効果も高いが、ガラス基板の耐熱性を考慮すると650 ℃以下にすることが望ましい。
【０１００】
また、後にＮＴＦＴとなる被ゲッタリング領域６０５にはリンが添加され、ＰＴＦＴとなる被ゲッタリング領域６０６にはぼろんが添加されているが、上記ファーネスアニールによって不純物添加時の損傷の回復と不純物の活性化とが同時に果たされる。なお、上記温度範囲ならばリン及びボロンの拡散は非常に小さく、問題とはならない。
【０１０１】
こうしてゲッタリング領域６０２〜６０４にニッケルをゲッタリングしたら、結晶性珪素膜をパターニングして、被ゲッタリング領域６０５、６０６のみからなる活性層６０７、６０８を形成する。この際、ゲッタリング領域６０２〜６０４及びその近傍は高濃度にニッケルを含んでいるため、活性層には利用しないで完全に除去することが望ましい。
【０１０２】
ゲッタリング処理を行って得られた活性層６０７、６０８中に存在するニッケル濃度は 5×1017atoms/cm3 以下にまで低減されていることがＳＩＭＳ（質量二次イオン分析）によって確かめられている。（本明細書中における濃度はＳＩＭＳ測定値の最小値で定義されている。）
【０１０３】
現状では検出下限の問題で 5×1017atoms/cm3 以下としか判明していないが、実際には少なくとも 1×1014atoms/cm3 程度までには到達していると考えている。なお、実験的にはニッケル濃度が 5×1017atoms/cm3 以下であればＴＦＴ特性に影響を与えないことが判っている。
【０１０４】
以上の様にして図６（Ｃ）に示す状態が得られる。後は、実施例３と同様に、実施例１に示した工程に従えば、図２（Ｅ）の様な構造のＣＭＯＳ回路を作製することが可能である。
【０１０５】
なお、本実施例は実施例３の場合だけでなく、実施例４に示した結晶化手段を用いた場合にも適用することは容易である。その場合、ニッケル添加に利用したマスク絶縁膜５０７を、ボロン添加時にマスクとしてだけでなく、本実施例に示したリン添加時のマスクとして活用することも可能である。その場合、大幅な工程簡略化が実現される。
【０１０６】
また、本実施例ではリンの添加手段としてイオン注入法またはイオンドーピング法を用いる例を示しているが、リンを含む雰囲気中でのアニール（気相法）、リンを含む絶縁膜中へのゲッタリング（固相法）を利用しても良い。
【０１０７】
ところで、本実施例ではＮＴＦＴとなる領域（被ゲッタリング領域６０５）にしきい値電圧を制御するためのリンが予め添加されている。そのため、触媒元素（ニッケル）が被ゲッタリング領域６０５中のリンに捕獲されてしまうことも考えられる。
【０１０８】
しかし、本実施例の場合、ゲッタリング領域６０２〜６０４に添加されたリン濃度は被ゲッタリング領域６０５に添加されたリン濃度に比べて１桁以上も高いため、ゲッタリング能力はゲッタリング領域６０２〜６０４の方が遙かに高い。そのため、問題なくゲッタリングを行えると考えられる。
【０１０９】
また、本実施例の様にリンによるゲッタリングを行う場合、ＮＴＦＴとなる領域に添加する１５族元素（しきい値電圧の制御用元素）としてはリンよりもゲッタリング能力の低い砒素、アンチモンを用いることが好ましい。
【０１１０】
〔実施例６〕
本実施例では、実施例１とは異なる構造の逆スタガ型ＴＦＴを作製する場合の例を示す。説明には図７を用いる。
【０１１１】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にチャネルストッパー７０１、７０２を形成する。チャネルストッパー７０１、７０２としては、３０〜１５０ｎｍの厚さの窒化珪素膜又は酸化珪素膜を用いることができる。（図７（Ａ））
【０１１２】
次に、Ｎ型導電性を有する結晶性珪素膜（以下、Ｎ型導電膜と略記する）７０３を形成し、その上に金属薄膜７０４を形成する。Ｎ型導電膜７０３にはリンを添加した多結晶状態、微結晶状態の珪素膜が用いられる。また、金属薄膜７０４は実施例１においてソース／ドレイン電極を構成した金属薄膜と同一のもので良い。（図７（Ｂ））
【０１１３】
なお、Ｎ型導電膜７０３と金属薄膜７０４とを連続成膜すると非常に良好なオーミックコンタクトを実現できるので好ましい。
【０１１４】
次に、まず、金属薄膜７０４をエッチングして必要な箇所の分断を行う。そして、次に金属薄膜７０４をマスクとして自己整合的にＮ型導電膜７０３をエッチングする。この時、チャネルストッパー７０１、７０２がエッチングストッパーとして機能する。
【０１１５】
こうして、ＮＴＦＴのソース電極７０５、７０６、ＰＴＦＴのソース電極７０７、７０８及びＮＴＦＴとＰＴＦＴの共通ドレイン電極７０９、７１０が形成される。これらの電極上に窒化珪素膜や有機性樹脂膜でなるパッシベーション膜を設けた構成としても良い。以上の様にして図７（Ｃ）に示す構造のＣＭＯＳ回路が実現される。
【０１１６】
なお、チャネルストッパーを利用したタイプの逆スタガ型ＴＦＴは本実施例に限定されることはない。本願発明は他の構造のタイプに対しても容易に適用することが可能である。
【０１１７】
また、本実施例の構造の逆スタガ型ＴＦＴを作製するにあたって、実施例２〜５の構成を適宜組み合わせて実施しても良い。
【０１１８】
〔実施例７〕
本実施例では、実施例１、６とは異なる構造の逆スタガ型ＴＦＴを作製する場合の例を示す。説明には図８を用いる。
【０１１９】
まず、実施例１の工程に従って図１（Ｅ）の状態を得る。そして、活性層１１５、１１６の上にＮ型導電膜８０１を形成し、その上に金属薄膜７０４を形成する。これら薄膜については実施例６で説明しているのでここでの説明は省略する。（図８（Ａ））
【０１２０】
次に、金属薄膜８０２をエッチングして必要な箇所の分断を行い、続いて自己整合的にＮ型導電膜８０１をエッチングする。この時、Ｎ型導電膜８０１と下の活性層１１５、１１６とは選択比が取れないため、活性層１１５、１１６の内部にまでエッチングが進行する。
【０１２１】
従って、この部分だけは活性層の膜厚が薄くなっており、この薄膜化された部分が実効的なチャネル形成領域として機能する。
【０１２２】
こうして、ＮＴＦＴのソース電極８０３、８０４、ＰＴＦＴのソース電極８０５、８０６及びＮＴＦＴとＰＴＦＴの共通ドレイン電極８０７、８０８が形成される。最後にパッシベーション膜として窒化珪素膜８０９を形成して図８（Ｂ）に示す構造のＣＭＯＳ回路が実現される。
【０１２３】
なお、例えばアクティブマトリクス型液晶表示装置の様に、同一基板上に周辺駆動回路と画素マトリクス回路とを作製する場合、窒化珪素膜８０９の代わりに有機性樹脂膜が設けられる場合もある。その様な場合には有機性樹脂膜がパッシベーション膜として機能する。この事は実施例６でも同様に言える。
【０１２４】
また、本実施例の構造とする場合、図８（Ａ）に示した段階で後のチャネル形成領域にＮ型導電膜８０１が接してしまう。この時、活性層１１６（ＰＴＦＴ側）に添加してあるボロンとＮ型導電膜８０１中のリンとが相互拡散して相殺しあい、チャネル形成領域が実質的に真性になったり、Ｎ型に反転したりして所望のしきい値電圧が得られないといった問題が起こりうる。
【０１２５】
その様な問題が起こる場合、チャネルドープ工程の際に前述のＮ型導電膜８０１に含まれるリン濃度よりも高い濃度のボロンを添加しておけば良い。こうしておけば、互いに相殺したとしてもボロンの絶対量の方が多いため、Ｐ型を維持することができる。勿論、最終的に残存するボロン濃度を予め見越した上で所望のしきい値電圧が得られる様にチャネルドープを行う必要がある。
【０１２６】
なお、本願発明は本実施例に示した様な構造以外の逆スタガ型ＴＦＴに対しても容易に適用することが可能である。
【０１２７】
また、本実施例の構造の逆スタガ型ＴＦＴを作製するにあたって、実施例２〜５の構成を適宜組み合わせて実施しても良い。
【０１２８】
〔実施例８〕
実施例１〜７ではチャネルドープ工程でバッファ層を利用する例を示しているが、ボロン添加条件の最適化を行えばバッファ層を用いない構成も可能である。その場合、珪素膜の受ける添加時のダメージは大きくなるが、後のファーネスアニールまたはレーザーアニールで回復できる程度ならば問題にはならない。
【０１２９】
〔実施例９〕
実施例１〜７に示した構成では、チャネルドープ工程後の不純物の活性化をエキシマレーザー光の照射による例を示している。本願発明では、レーザーアニールの代わりにＲＴＡ（ラピッドサーマルアニール）に代表されるランプアニールを利用することもできる。
【０１３０】
ＲＴＡ処理を行う場合、 500〜1150℃（好ましくは 800〜1000℃）の温度で数秒の処理を行い、ガラス基板の変形を招くことなく薄膜のアニールを行うことができる。また、そのためスループットが格段に向上する。
【０１３１】
勿論、 500〜600 ℃程度のファーネスアニールで不純物の活性化を行うのであっても構わないが、生産性を高めるにはＲＴＡ処理が有効である。
【０１３２】
〔実施例１０〕
実施例１〜７ではＮＴＦＴに１５族から選ばれた元素を添加し、ＰＴＦＴに１３族から選ばれた元素を添加している。しかしながら、本願発明はその構成に限定されず、他の様々な構成にも適用することができる。
【０１３３】
例えば、ＮＴＦＴのみに１５族元素を添加し、ＰＴＦＴにはしきい値電圧制御用の不純物を添加しない（アンドープとする）構成もとりうる。また、逆にＮＴＦＴはアンドープとしておき、ＰＴＦＴのみに１３族元素を添加する構成もとりうる。勿論、この構成はＮＴＦＴとＰＴＦＴのどちらか片方のみにしきい値電圧の制御が必要な場合の構成である。
【０１３４】
また、ＮＴＦＴとＰＴＦＴの両方をマイナス側にシフトさせる様な場合には、ＮＴＦＴとＰＴＦＴの両方に１５族から選ばれた元素を添加すれば良い。逆にＮＴＦＴとＰＴＦＴの両方をプラス側にシフトさせる様な場合には、ＮＴＦＴとＰＴＦＴの両方に１３族から選ばれた元素を添加すれば良い。
【０１３５】
また、ＮＴＦＴをプラス側にシフトさせ、ＰＴＦＴをマイナス側にシフトさせる必要がある場合には、ＮＴＦＴに１３族元素を、ＰＴＦＴに１５族元素を添加することもできる。
【０１３６】
勿論、ＮＴＦＴのみプラス側にシフトさせたけばＮＴＦＴに１３族元素を添加してＰＴＦＴをアンドープとしても良いし、ＰＴＦＴのみマイナス側にシフトさせたけばＰＴＦＴに１５族元素を添加してＮＴＦＴをアンドープとしても良い。
【０１３７】
なお、本実施例は実施例１〜７のみでなく、さらに実施例８、９の構成と組み合わせて実施するのであっても良い。
【０１３８】
〔実施例１１〕
本実施例では実施例１〜１０に示した構成の半導体装置を用いてガラス基板上に回路を形成し、電気光学装置を作製する場合の例を示す。代表的には液晶表示装置、ＥＬ（エレクトロルミネッセンス）表示装置、ＥＣ（エレクトロクロミクス）表示装置、イメージセンサ、ＣＣＤ等を作製することが可能である。
【０１３９】
なお、本明細書において電気光学装置とは、電気信号を光学的信号に変換する装置またはその逆を行う装置と定義する。
【０１４０】
図９（Ａ）に示すのは液晶表示装置（液晶モジュール）である。９０１はアクティブマトリクス基板であり、ガラス基板上に本願発明のＴＦＴで構成された画素マトリクス回路９０２、ソース側駆動回路９０３、ゲイト側駆動回路９０４で構成される。
【０１４１】
ソース側駆動回路９０３は主にシフトレジスタ回路、サンプリング回路、バッファ回路、レベルシフタ回路等から構成される。また、ゲイト側駆動回路９０４は主にシフトレジスタ回路、バッファ回路等から構成される。
【０１４２】
以上の様な構成でなるアクティブマトリクス基板９０１と、対向基板９０５との間には液晶層（図示せず）がシール材によって封入されている。また、アクティブマトリクス基板９０１と対向基板９０５とは一辺を除いて全ての端面が揃う様に貼り合わされており、その一辺ではアクティブマトリクス基板９０１の一部が露出する様に対向基板９０５が除去されている。
【０１４３】
この領域はソース／ゲイト側駆動回路９０３、９０４に外部からの信号を伝達するための端子が剥き出しになっており、ＦＰＣ（フレキシブルプリントサーキット）９０６を接続するための領域となる。
【０１４４】
また、ＦＰＣ９０６を取り付ける領域を有効に活用してＩＣチップ９０７、９０８を取り付けることができる。本実施例では２つのチップを取り付けているが１つ又は２つ以上の複数個を設ける構成が可能である。本実施例の構成は液晶モジュールのサイズを最小限に抑えるのに有効である。
【０１４５】
このＩＣチップは映像情報を含むビデオ信号の情報処理、クロックパルス発生・制御回路など、映像表示を行うに必要な各種信号処理回路を含むロジック回路を構成する。本実施例では単結晶チップ上に形成されたＭＯＳＦＥＴで各回路を構成し、それをＩＣチップとして基板に搭載している。
【０１４６】
なお、本実施例ではＩＣチップ９０７、９０８をフェイスダウン方式で搭載する例を示しているが、フェイスアップ方式（ワイヤボンディング方式）であっても構わない。
【０１４７】
また、図９（Ｂ）に示すのはソース側駆動回路９０３の回路構成を簡略化したものである。９０９はシフトレジスタ回路であり、複数のインバータ回路（ＣＭＯＳ回路）９１０でフリップフロップ回路が組まれている。
【０１４８】
また、バッファ回路９１１を挟んでサンプリング回路９１２が複数のアナログスイッチ９１３によって組まれている。
【０１４９】
本願発明はチャネルドープの効果によってしきい値電圧が調節されているので低い動作電圧に対しても容易に対応可能である。さらに、チャネル部において不純物によるキャリアの散乱が非常に小さいため、しきい値電圧を制御しているにも拘わらず高いモビリティを実現できる。
【０１５０】
従って、低い動作電圧と高い動作速度とを要求するシフトレジスタ回路９０９を構成するには本願発明のＴＦＴは有効である。
【０１５１】
また、しきい値電圧の制御によってＣＭＯＳ回路の特性バランスが是正されているので、アナログスイッチ９１３の様にＮＴＦＴとＰＴＦＴとの特性バランスを揃えることが重要な回路を構成するにも好適である。
【０１５２】
ここで、本実施例に示した液晶モジュールのシステム構成の一例を図１０、１１に示すブロック図を用いて説明する。なお、本実施例以外のシステム構成を採りうることは言うまでもない。
【０１５３】
まず、図１０において点線で囲まれた領域がＩＣチップ部である。外部から送信されるアナログ信号はＲ信号１１、Ｇ信号１２、Ｂ信号１３及び水平同期信号１４、垂直同期信号１５である。ＲＧＢ信号１１〜１３はＡ／Ｄコンバータ１６、ＶＲＡＭ１７（時間軸伸長を行う）、γ補正＋極性反転回路１８、Ｄ／Ａコンバータ１９を経てアナログ信号で出力される。
【０１５４】
その間、クロックジェネレータ２０では水平同期信号１４、垂直同期信号１５を元にＸＧＡ、ＳＸＧＡ等に対応したクロックパルスやスタートパルスが形成され、Ａ／Ｄコンバータ１６、ＶＲＡＭ１７、γ補正＋極性反転回路１８等に送られる。クロックジェネレータ２０は制御マイコン２１で制御される。
【０１５５】
こうして、必要な処理を終えたアナログ信号としてＲ信号２２、Ｇ信号２３、Ｂ信号２４が出力される。液晶パネルには本願発明のＴＦＴでもってソース駆動回路２５、ゲイト駆動回路２６、画素マトリクス回路２７が形成され、前述のＲ信号２２、Ｇ信号２３、Ｂ信号２４がソース駆動回路２５へ送られる。
【０１５６】
次に、図１１を用いてデジタル信号を取り扱う場合の例を示す。デジタル化されたＲＧＢ信号３０〜３２はまずＤＳＰ（デジタルシグナルプロセッサ）３３で補正演算処理が行われる。この時、補正データはフラッシュメモリ３４に記憶されており随時読み出しを行う。
【０１５７】
そして、補正演算されたビデオ信号はＶＲＡＭ３５、γ補正回路３６で処理されてＲ信号３７、Ｇ信号３８、Ｂ信号３９となってソース駆動回路４０に送信される。ソース駆動回路４０は図１０に示したソース駆動回路２５とは若干構成が異なるが基本動作は同じである。この様な細かな部分での回路構成は実施者が適宜最適な回路を設計すれば良い。
【０１５８】
以上の様に、本実施例の液晶モジュールはガラス基板上には本願発明を利用したボトムゲイト型ＴＦＴを用いて画素マトリクス回路及び駆動回路を形成し、その他の信号処理回路をＩＣチップで外付けしている。即ち、画素マトリクス回路及び駆動回路まではなるべく安価なコストで基板上に一体形成し、ＴＦＴの動作性能では作製が困難なロジック回路のみを従来のＩＣ技術で作製したＩＣチップで補う点に特徴がある。
【０１５９】
この様な構成とすることで非常に高い機能性を有した液晶モジュールを安価な製造コストで作製することが可能となる。勿論、今後ＴＦＴの動作性能が向上すればガラス基板上に形成したＴＦＴでロジック回路をも一体形成することが可能となるであろう。その場合にもロジック回路を構成するＴＦＴに本願発明を適用することは非常に有効である。
【０１６０】
〔実施例１２〕
実施例１１に示した電気光学装置は、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、液晶モジュールに代表される電気光学装置を搭載した製品と定義する。
【０１６１】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１２に示す。
【０１６２】
図１２（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明は音声出力部２００２、音声入力部２００３、表示装置２００４等に適用することができる。
【０１６３】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明は表示装置２１０２、音声入力部２１０３、受像部２１０６に適用することができる。
【０１６４】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は受像部２２０３、表示装置２２０５等に適用できる。
【０１６５】
図１２（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１６６】
図１２（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１６７】
図１２（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１６８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１６９】
【発明の効果】
本願発明を利用することによりボトムゲイト型ＴＦＴのしきい値電圧を効果的に制御することが可能となる。また、その様な半導体装置を利用することで様々な電気光学装置及び電子機器を実現することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 薄膜トランジスタの作製工程を示す図。
【図５】 薄膜トランジスタの作製工程を示す図。
【図６】 薄膜トランジスタの作製工程を示す図。
【図７】 薄膜トランジスタの作製工程を示す図。
【図８】 薄膜トランジスタの作製工程を示す図。
【図９】 電気光学装置の構成を示す図。
【図１０】 電気光学装置のシステム構成を示す図。
【図１１】 電気光学装置のシステム構成を示す図。
【図１２】 電子機器の構成を示す図。
【図１３】 ＴＦＴ特性を説明するための図。
【符号の説明】
１０１ ガラス基板
１０２ 下地膜
１０３、１０４ ゲイト電極
１０５、１０６ 陽極酸化膜
１０７ ゲイト絶縁膜
１０８ 非晶質珪素膜
１０９ 結晶性珪素膜
１１０ バッファ層
１１１、１１３ レジストマスク
１１２ リン含有領域
１１４ ボロン含有領域
１１５、１１６ 活性層
Claims (10)
- 絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆うゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に開口部を有する第１のマスクを形成し、
前記開口部において前記非晶質珪素膜と接するように、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層を形成し、加熱処理により前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
前記結晶性珪素膜をパターニングして、前記第１のゲイト電極上に第１の島状の結晶性珪素膜、及び前記第２のゲイト電極上に第２の島状の結晶性珪素膜を形成し、
前記第１の島状の結晶性珪素膜のうち、前記第１のゲイト電極上の領域上に第２のマスクを形成して、前記第１の島状の結晶性珪素膜にＮ型を付与する不純物元素を添加することによって、Ｎチャネル型のボトムゲイト型薄膜トランジスタを形成し、
前記第２の島状の結晶性珪素膜のうち、前記第２のゲイト電極上の領域上に第３のマスクを形成して、前記第２の島状の結晶性珪素膜にＰ型を付与する不純物元素を添加することによって、Ｐチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。 - 絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆うゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に開口部を有する第１のマスクを形成し、
前記開口部において前記非晶質珪素膜と接するように、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層を形成し、加熱処理により前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
レーザー光の照射またはＲＴＡにより、前記結晶性珪素膜に添加された前記１５族元素及び前記１３族元素を活性化し、
前記結晶性珪素膜をパターニングして、前記第１のゲイト電極上に第１の島状の結晶性珪素膜、及び前記第２のゲイト電極上に第２の島状の結晶性珪素膜を形成し、
前記第１の島状の結晶性珪素膜のうち、前記第１のゲイト電極上の領域上に第２のマスクを形成して、前記第１の島状の結晶性珪素膜にＮ型を付与する不純物元素を添加することによって、Ｎチャネル型のボトムゲイト型薄膜トランジスタを形成し、
前記第２の島状の結晶性珪素膜のうち、前記第２のゲイト電極上の領域上に第３のマスクを形成して、前記第２の島状の結晶性珪素膜にＰ型を付与する不純物元素を添加することによって、Ｐチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。 - 絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆うゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に開口部を有する第１のマスクを形成し、
前記開口部において前記非晶質珪素膜と接するように、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層を形成し、加熱処理により前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
前記結晶性珪素膜をパターニングして、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層に接する領域を除去すると共に、前記第１のゲイト電極上に第１の島状の結晶性珪素膜、及び前記第２のゲイト電極上に第２の島状の結晶性珪素膜を形成し、
前記第１の島状の結晶性珪素膜のうち、前記第１のゲイト電極上の領域上に第２のマスクを形成して、前記第１の島状の結晶性珪素膜にＮ型を付与する不純物元素を添加することによって、Ｎチャネル型のボトムゲイト型薄膜トランジスタを形成し、
前記第２の島状の結晶性珪素膜のうち、前記第２のゲイト電極上の領域上に第３のマスクを形成して、前記第２の島状の結晶性珪素膜にＰ型を付与する不純物元素を添加することによって、Ｐチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。 - 絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆うゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に開口部を有する第１のマスクを形成し、
前記開口部において前記非晶質珪素膜と接するように、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層を形成し、加熱処理により前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
レーザー光の照射またはＲＴＡにより、前記結晶性珪素膜に添加された前記１５族元素及び前記１３族元素を活性化し、
前記結晶性珪素膜をパターニングして、前記Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層に接する前記結晶性珪素膜の領域を除去すると共に、前記第１のゲイト電極上に第１の島状の結晶性珪素膜、及び前記第２のゲイト電極上に第２の島状の結晶性珪素膜を形成し、
前記第１の島状の結晶性珪素膜のうち、前記第１のゲイト電極上の領域上に第２のマスクを形成して、前記第１の島状の結晶性珪素膜にＮ型を付与する不純物元素を添加することによって、Ｎチャネル型のボトムゲイト型薄膜トランジスタを形成し、
前記第２の島状の結晶性珪素膜のうち、前記第２のゲイト電極上の領域上に第３のマスクを形成して、前記第２の島状の結晶性珪素膜にＰ型を付与する不純物元素を添加することによって、Ｐチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。 - 絶縁表面を有する基板上に第１及び第２のゲイト電極を形成し、
前記第１及び第２のゲイト電極を覆うゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に開口部を有する第１のマスクを形成し、
前記開口部において前記非晶質珪素膜と接するように、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素を有する層を形成し、第１の加熱処理により前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第１のゲイト電極上の領域に１５族元素を添加し、
前記第１のマスクを介した選択的なドーピングにより、前記結晶性珪素膜のうち、前記第２のゲイト電極上の領域に１３族元素を添加し、
前記第１のマスクを用い、前記結晶性珪素膜の一部の領域に対して１５族元素を導入し、第２の加熱処理により前記１５族元素を導入した領域に前記Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくともひとつの元素をゲッタリングさせると同時に前記１５族元素及び前記１３族元素を活性化し、
前記結晶性珪素膜をパターニングして、前記１５族元素を導入した領域を除去すると共に、前記第１のゲイト電極上に第１の島状の結晶性珪素膜、及び前記第２のゲイト電極上に第２の島状の結晶性珪素膜を形成し、
前記第１の島状の結晶性珪素膜のうち、前記第１のゲイト電極上の領域上に第２のマスクを形成して、前記第１の島状の結晶性珪素膜にＮ型を付与する不純物元素を添加することによって、Ｎチャネル型のボトムゲイト型薄膜トランジスタを形成し、
前記第２の島状の結晶性珪素膜のうち、前記第２のゲイト電極上の領域上に第３のマスクを形成して、前記第２の島状の結晶性珪素膜にＰ型を付与する不純物元素を添加することによって、Ｐチャネル型のボトムゲイト型薄膜トランジスタを形成することを特徴とする表示装置の作製方法。 - 請求項５において、前記第２の加熱処理は５５０〜６５０℃の温度範囲で行われることを特徴とする表示装置の作製方法。
- 請求項１乃至請求項６のいずれか一項において、前記１５族元素とはリンまたは砒素であり、前記１３族元素とはボロンであることを特徴とする表示装置の作製方法。
- 請求項１乃至請求項７のいずれか一項において、前記１５族元素及び１３族元素はイオン注入法またはイオンドーピング法により添加されることを特徴とする表示装置の作製方法。
- 請求項１乃至請求項８のいずれか一項において、前記１５族元素及び１３族元素は１×１０１２〜１×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で添加されることを特徴とする表示装置の作製方法。
- 請求項１乃至請求項９のいずれか一項において、前記第１のマスクは５０〜２００ｎｍの厚さに形成することを特徴とする表示装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25425897A JP3942701B2 (ja) | 1997-09-03 | 1997-09-03 | 表示装置の作製方法 |
| US09/141,778 US6197624B1 (en) | 1997-08-29 | 1998-08-27 | Method of adjusting the threshold voltage in an SOI CMOS |
| US09/342,887 US6160268A (en) | 1997-08-29 | 1999-06-29 | Semiconductor device and manufacturing method thereof |
| US09/753,410 US6570552B2 (en) | 1997-08-29 | 2001-01-02 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25425897A JP3942701B2 (ja) | 1997-09-03 | 1997-09-03 | 表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187731A JPH1187731A (ja) | 1999-03-30 |
| JP3942701B2 true JP3942701B2 (ja) | 2007-07-11 |
Family
ID=17262485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25425897A Expired - Fee Related JP3942701B2 (ja) | 1997-08-29 | 1997-09-03 | 表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3942701B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4531194B2 (ja) * | 1999-04-15 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 電気光学装置及び電子機器 |
| JP5183838B2 (ja) * | 2000-05-12 | 2013-04-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP5088993B2 (ja) * | 2001-02-16 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3890270B2 (ja) | 2002-07-19 | 2007-03-07 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタの製造方法 |
| KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| US7633089B2 (en) * | 2007-07-26 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device provided with the same |
-
1997
- 1997-09-03 JP JP25425897A patent/JP3942701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1187731A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6160268A (en) | Semiconductor device and manufacturing method thereof | |
| US6778164B2 (en) | Electrooptical device | |
| US6358766B1 (en) | Method of fabricating a semiconductor device | |
| US7612376B2 (en) | Semiconductor device | |
| US7129522B2 (en) | Semiconductor device and its manufacturing method | |
| JP3942683B2 (ja) | 半導体装置作製方法 | |
| US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
| US20120068266A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH1184418A (ja) | 表示装置 | |
| JP3942699B2 (ja) | 半導体装置の作製方法 | |
| JPH114000A (ja) | 半導体装置およびその作製方法 | |
| JPH11251600A (ja) | 半導体装置およびその作製方法 | |
| JPH10275913A (ja) | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 | |
| JPH1197702A (ja) | 半導体装置およびその作製方法 | |
| JP3942701B2 (ja) | 表示装置の作製方法 | |
| JPH1184425A (ja) | 電気光学装置 | |
| JP3942878B2 (ja) | 半導体装置の作製方法 | |
| JPH1187733A (ja) | 半導体装置の作製方法 | |
| JP2004022900A (ja) | 半導体装置の作製方法 | |
| JP2002334995A (ja) | 半導体装置の作製方法 | |
| JP4128271B2 (ja) | 半導体装置の作製方法 | |
| JP2002222960A (ja) | 電気光学装置およびその作製方法 | |
| JP4197354B2 (ja) | 電気光学装置の作製方法 | |
| JPH10214975A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |