JPH1187731A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH1187731A JPH1187731A JP25425897A JP25425897A JPH1187731A JP H1187731 A JPH1187731 A JP H1187731A JP 25425897 A JP25425897 A JP 25425897A JP 25425897 A JP25425897 A JP 25425897A JP H1187731 A JPH1187731 A JP H1187731A
- Authority
- JP
- Japan
- Prior art keywords
- group
- element selected
- semiconductor device
- silicon film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
的に制御するための手段を提供する。 【解決手段】 ガラス基板101上のゲイト電極10
3、104、ゲイト絶縁膜107上に非晶質珪素膜10
8を形成し、結晶化して結晶性珪素膜109を得る。そ
の上にバッファ層110を形成して、しきい値電圧を制
御するための不純物元素(13族または15族から選ば
れた元素)を添加する。この添加方法としてはイオン注
入法またはイオンドーピング法を用いる。
Description
して作製された半導体装置およびその作製方法の構成に
関する。具体的には、逆スタガ型に代表されるボトムゲ
イト型の薄膜トランジスタ(TFT)の構成に関する。
半導体特性を利用して機能しうる装置全てを含む。即
ち、本明細書に記載されたTFT、電気光学装置、半導
体回路、電子機器等は全て半導体装置の範疇に含むもの
とする。
装置の需要が急速に高まり、ガラスまたは石英基板上に
形成した半導体薄膜で薄膜トランジスタ(以下、TFT
と略記する)を形成する技術が急がれている。TFTは
画像表示のためのスイッチング素子として利用される。
れるTFTは、構成する電気回路の機能に応じて所定の
電気特性を示すものでなければならない。その様なTF
Tの電気特性として、しきい値電圧(スレッショルドボ
ルテージ:Vth)というパラメータがある。
部分に反転層が形成される電圧として定義される。即
ち、オフ状態にあるTFTがオン状態に切り換わる電圧
として考えれば良い。従って、しきい値電圧が高いほど
そのTFTの動作電圧は高いということができる。
て変化してしまうという問題がある。例えば、活性層中
の汚染不純物、ゲイト絶縁膜の固定電荷や可動電荷、活
性層/ゲイト絶縁膜界面の界面準位、ゲイト電極と活性
層との仕事関数差等が挙げられる。この場合、活性層中
の汚染不純物やゲイト絶縁膜中の可動電荷等はプロセス
の清浄化によってなくすことができるが、固定電荷、界
面準位および仕事関数差等は素子の材質で決定されてし
まうため容易に変更することはできない。
プラス側にシフトしたりマイナス側にシフトしたりする
ことがある。例えば、しきい値電圧が異常に小さくな
り、オフ状態(ゲイト電圧を印加しない状態)であるに
も拘わらず、電流が流れてしまう(ノーマリオン動作)
といった問題が生じる。
して活性層に用いるTFT(いわゆる低温ポリシリコン
TFT)ではNTFT及びPTFT共にしきい値電圧が
異常に大きくなる(NTFTで 4〜6 V、PTFTで-5
〜-7V)こともあり、極めて深刻な問題となっている。
る手段としてチャネルドープと呼ばれる技術が知られて
いる。チャネルドープとは活性層中に所定濃度の不純物
を添加して強制的にしきい値電圧をシフトさせて所望の
しきい値電圧に調節する技術である。
3族元素であるB(ボロン)、Ga(ガリウム)、In
(インジウム)や15族元素であるP(リン)、As
(砒素)、Sb(アンチモン)などが挙げられる。
的には逆スタガ型TFT)に対してチャネルドープを行
うための技術を提供することを課題とする。また、本願
発明を利用した複数のボトムゲイト型TFTを構成に含
む半導体装置及びその作製方法を提供することを課題と
する。
の構成は、絶縁表面を有する基板上に形成された複数の
ボトムゲイト型TFTを構成に含む半導体装置であっ
て、前記複数のボトムゲイト型TFTのうち、NTFT
のチャネル形成領域には15族から選ばれた元素が意図
的に含ませてあり、且つ、PTFTのチャネル形成領域
には13族から選ばれた元素が意図的に含ませてあり、
前記NTFT及びPTFTのチャネル形成領域中におけ
る前記元素の濃度は、前記チャネル形成領域と当該チャ
ネル形成領域に接したゲイト絶縁膜との界面に近づくほ
ど減少していくことを特徴とする。
る基板上に形成された複数のボトムゲイト型TFTを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜に対してレーザー
光または当該レーザー光と同等の強度を持つ強光を照射
して結晶性珪素膜を得る工程と、前記結晶性珪素膜の後
にNTFTとなる領域のみに対して15族から選ばれた
元素を添加する工程と、前記結晶性珪素膜の後にPTF
Tとなる領域のみに対して13族から選ばれた元素を添
加する工程と、前記15族及び13族から選ばれた元素
を活性化させる工程と、を含むことを特徴とする。
る基板上に形成された複数のボトムゲイト型TFTを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜の後にNTFTと
なる領域に対して15族から選ばれた元素を添加する工
程と、前記非晶質珪素膜の後にPTFTとなる領域に対
して13族から選ばれた元素を添加する工程と、前記非
晶質珪素膜に対してレーザー光または当該レーザー光と
同等の強度を持つ強光を照射して結晶性珪素膜を得ると
同時に前記15族及び13族から選ばれた元素の活性化
を行う工程と、を含むことを特徴とする。
る基板上に形成された複数のボトムゲイト型TFTを構
成に含む半導体装置の作製方法であって、非晶質珪素膜
を形成する工程と、前記非晶質珪素膜の全面または一部
に対して当該非晶質珪素膜の結晶化を助長する触媒元素
を保持または添加する工程と、第1の加熱処理により前
記非晶質珪素膜の全面または一部を結晶性珪素膜に変成
させる工程と、前記結晶性珪素膜の後にNTFTとなる
領域に対して15族から選ばれた元素を添加する工程
と、前記結晶性珪素膜の後にPTFTとなる領域に対し
て13族から選ばれた元素を添加する工程と、前記結晶
性珪素膜のうち、活性層として活用しない領域に対して
15族から選ばれた元素を選択的に導入する工程と、第
2の加熱処理により前記15族から選ばれた元素を導入
した領域に前記触媒元素をゲッタリングさせると同時に
前記15族及び13族から選ばれた元素を活性化させる
工程と、を含むことを特徴とする。
に記載する実施例でもって詳細な説明を行うこととす
る。
型TFT)とPTFT(Pチャネル型TFT)とを相補
的に組み合わせたCMOS回路を作製する例を示す。
なる下地膜102を設け、その上にゲイト電極103、
104を形成する。本実施例ではゲイト電極103、1
04として 200〜400 nm厚のアルミニウム合金(アルミ
ニウムに2wt% のスカンジウムを添加したもの) を使用
するが、クロム、タンタル、タングステン、モリブデ
ン、導電性を有するポリシリコンを用いても良い。
中で陽極酸化して無孔性の陽極酸化膜105、106を
形成する。詳細な形成方法は特開平7-135318号公報を参
考にすると良い。陽極酸化膜105、106は後のプロ
セス温度に耐えうる様にゲイト電極103、104を保
護する。
00〜200 nmの厚さに形成する。ゲイト絶縁膜107とし
ては酸化珪素膜、窒化珪素膜又は酸化珪素膜と窒化珪素
膜との積層膜を用いる。また、本実施例では陽極酸化膜
105、106もゲイト絶縁膜の一部として機能する。
(好ましくは10〜75nm、さらに好ましくは15〜45nm)の
厚さに形成する。非晶質珪素膜以外にも珪素を主成分と
する半導体薄膜(例えばSix Ge1-x (0<X<1) で示される
シリコン・ゲルマニウム化合物)を用いることができ
る。
レーザー光またはレーザー光と同等の強度を持つ強光の
照射を行い、非晶質珪素膜108を結晶化する。レーザ
ー光としてはエキシマレーザー光が好ましい。エキシマ
レーザーとしては、KrF、ArF、XeClを光源と
したパルスレーザーを利用すれば良い。
としては、ハロゲンランプ又はメタルハライドランプか
らの強光、赤外光又は紫外光ランプからの強光を利用す
ることができる。
レーザー光を基板の一端から他端へ走査し、非晶質珪素
膜108の全面を結晶化する。この時、レーザー光のス
ウィープ速度は1.2mm/s 、処理温度は室温、パルス周波
数は30Hz、レーザーエネルギーは 300〜315mJ/cm2 とす
る。(図1(B))
膜109が得られる。次に、その上に酸化珪素膜でなる
バッファ層110を50〜200 nm(好ましくは 100〜150
nm)の厚さに形成する。
ストマスク111で隠し、イオン注入(イオンプランテ
ーション)法(質量分離あり)又はイオンドーピング法
(質量分離なし)によりリンを添加する。このチャネル
ドープ工程によりリン含有領域112が形成される。リ
ンの代わりに砒素、アンチモン等の他の15族から選ば
れた元素を添加しても良い。(図1(C))
は10〜30keV )から選び、ドーズ量は 1×1012〜 1×10
17atoms/cm2 (好ましくは 1×1013〜 1×1016atoms/cm
2 )とすれば良い。本実施例では、加速電圧を30keV と
し、ドーズ量を 5×1013atoms/cm2 とする。
なければならない。即ち、チャネルドープを行わない場
合にどれだけしきい値電圧がシフトするかを前もって確
認し、所望のしきい値電圧を得るにはどれだけのリンを
添加する必要があるのかを予め求めておく。従って、ド
ーズ量は上記範囲内に収まっていなければならないとい
うものではない。
ので直接イオン注入を行うと大きなダメージを受けて結
晶性が崩れてしまう。また、非常に薄い膜に対してイオ
ン注入を行う場合、不純物の濃度制御が非常に困難であ
る。
ァ層110を介したスルードーピングになるので、結晶
性珪素膜109がイオン注入時に受ける損傷を抑制する
ことができる。また、結晶性珪素膜109の上に厚めの
バッファ層110が存在するので、結晶性珪素膜109
中に添加する不純物濃度の制御が容易となる。
珪素膜中におけるボロンの濃度プロファイルは、チャネ
ルが形成される部分(チャネル形成領域とゲイト絶縁膜
とが接する界面近傍)でボロン濃度が低くなる様に調節
することが望ましい。この効果については後述する。
族元素を添加したら、レジストマスク111を除去し、
新たにNTFTとなる領域を隠してレジストマスク11
3を形成する。そして、次は後にPTFTとなる領域に
対して13族から選ばれた元素(本実施例ではボロン)
を添加する。添加工程は先程のリンの添加工程を参考に
すれば良い。勿論、ボロン以外にもガリウムやインジウ
ム等を用いることも可能である。(図1(D))
なる領域にはボロン含有領域114が形成される。この
場合も先程の15族元素の添加工程の場合と同様に、バ
ッファ層110がイオン注入時の損傷を低減し、濃度制
御を容易なものとする。
ファ層110、レジストマスク113を除去した後、パ
ターニングにより活性層115、116を形成する。そ
の後、エキシマレーザー光を照射し、イオン注入工程で
受けたダメージの回復と添加したボロンの活性化を行
う。(図1(E))
とした裏面露光を行うことでレジストマスク117、1
18を形成する。そして、N型を付与する不純物元素
(代表的にはリン、砒素)を添加して 1×1017〜 5×10
18atoms/cm3 程度の低濃度不純物領域119〜122を
形成する。(図2(A))
去した後、再びパターニングしてレジストマスク12
3、124を形成する。この時、PTFTは完全に覆っ
てしまう。そして、再びN型を付与する不純物元素を図
2(A)の時よりも高濃度( 1×1019〜 1×1020atoms/
cm3 程度)に添加してNTFTのソース領域125、ド
レイン領域126を形成する。
領域は前述の低濃度不純物領域がそのまま残り、後にL
DD領域(Light Doped Drain )として機能する。さら
に129で示される領域はチャネル形成領域となる。
(図2(B))
去した後、今度はNTFTを完全に覆う様にしてレジス
トマスク130、131を形成する。
的にはボロン、ガリウム、インジウム)を 1×1019〜 1
×1020atoms/cm3 程度の濃度となる様に添加し、PTF
Tのソース領域132、ドレイン領域133を形成す
る。また、134で示される領域がチャネル形成領域と
なる。(図2(C))
去した後、エキシマレーザー光を照射することで添加し
たイオン注入時の損傷の回復と添加した不純物の活性化
を行う。(図2(D))
膜135を 300〜500 nmの厚さに形成する。層間絶縁膜
135は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそ
れらの積層膜で構成される。
極136、137及びN共通ドレイン電極138を形成
する。金属薄膜としてはアルミニウム、タンタル、チタ
ン、タングステン、モリブデン又はそれらの積層膜を用
いれば良い。膜厚は 100〜300 nmとすれば良い。(図2
(E))
℃2時間程度の加熱処理を行い、膜中(特にチャネル形
成領域中)の不対結合手を水素終端する。以上の工程に
よって図2(E)に示す様な構造のCMOS回路が完成
する。
素膜を活性層とするとNTFTのVthはプラス側へ、P
TFTのVthはマイナス側にシフトしてしまう。ところ
が、本実施例ではNTFTに対して15族から選ばれた
元素(Vthをマイナス側にシフトさせる効果を持つ) を
添加し、PTFTに対して13族から選ばれた元素(V
thをプラス側にシフトさせる効果を持つ) を添加するの
で、所望のしきい値電圧に調節することが可能である。
て、1301はしきい値電圧を調節しない場合(従来の
場合)のNTFTのId-Vg 特性を示し、1302は本願
発明のNTFTのId-Vg 特性を示している。また、13
03はしきい値電圧を調節しない場合(従来の場合)の
PTFTのId-Vg 特性を示し、1304は本願発明のP
TFTのId-Vg 特性を示している。
ゲイト電圧を指す。この様なId-Vg特性はTFTの電気
特性を評価する指針として、一般的に広く活用されてい
るので詳細な説明は省略する。
される様にプラス側に大きくシフトしていたNTFTの
Id-Vg 特性が、1302で示される様に本願発明によっ
て非常に小さなしきい値電圧に調節される。また、PT
FTも同様に所望の値となる様にしきい値電圧が調節さ
れる。
を制御するための不純物元素の添加量を適切に設定する
ことでNTFTとPTFTのId-Vg 特性を左右対称にす
ることができる。この効果はCMOS回路を構成した時
の出力バランスを是正する上で非常に有効である。
FTのしきい値電圧を 0.5〜2.5 V(好ましくは 0.5〜
1.5 V)、PTFTのしきい値電圧を-0.5〜-2.5V(好
ましくは-0.5〜-1.5V)に調節することが可能である。
また、NTFT及びPTFT共にしきい値電圧の絶対値
を5V以内(好ましくは3V以内、さらに好ましくは1
V以内)に収めることが可能となる。勿論、両TFTの
しきい値電圧はノーマリオフで動作させられる様な範囲
に調節される。
FTとPTFTとのウィンドウ幅(NTFTのVth(V
th,n)とPTFTのVth(Vth,p)の差:Vth,n−Vt
h,p)を小さくできる(1〜3V以内、好ましくは2V
以内)ので、動作電圧の小さいCMOS回路を実現でき
る。
NTFTはLDD構造となるがPTFTはLDD構造と
ならない。しかしながら、本実施例は本願発明の一実施
例であり、本願発明を適用しうる構造は本実施例に限定
されない。
TFTならば全てに適用することが可能である。また、
本実施例ではCMOS回路を例にとって説明している
が、NTFTに対して15族元素を添加し、PTFTに
対して13族元素を添加するという構成は、NTFT又
はPTFTのどちらか一方の単体素子のみで構成される
様な回路に適用することも可能である。
ネルが形成される部分のボロン濃度を低くすることの意
義を説明する。
不純物元素が多量に存在すると、多数キャリア(電子ま
たは正孔)が不純物と衝突して散乱する。このキャリア
の不純物散乱はTFT特性の動作速度を支配する電界効
果移動度(モビリティ)を低下させる要因となり好まし
くない。
部分の裏側からしきい値電圧制御用の不純物を添加する
ことになるので、濃度プロファイルの勾配を利用してチ
ャネルが形成される部分の不純物濃度を低くすることが
可能である。換言すれば、チャネル形成領域中における
上記不純物濃度は、チャネル形成領域とゲイト絶縁膜と
の界面に近づくほど減少していく様な濃度勾配を有して
いる。
から遠い方の表面近傍では、上記不純物元素の濃度が 1
×1017〜 1×1020atoms/cm3 で存在するが、ゲイト絶縁
膜との界面に向かうに従って濃度は減少し、界面近傍で
は約1/3以下(代表的には 1×1016〜 5×1018atoms/cm
3 )となっている。
分布はチャネル形成領域となる結晶性珪素膜の膜厚によ
って変化する。上述の様に、ゲイト絶縁膜との界面近傍
での不純物濃度が基板から遠い方の表面近傍における濃
度に対して1/3 以下となるのは、チャネル形成領域の膜
厚が30〜50nmの場合に相当する。
界面近傍における不純物濃度はさらに減少し、膜厚が50
〜70nm程度であれば1/5 以下、70〜100 nm程度であれば
1/10以下に低減させることが可能である。また、逆に膜
厚を薄くする場合(例えば10〜30nm程度)、不純物添加
時の濃度勾配の影響が現れにくくなって1/2 以下に低減
するのが限界となってしまう。
注入条件で制御されるが、イオン注入時に設けるバッフ
ァ層がその様な精密な濃度制御を容易なものとしてい
る。
でしきい値電圧の制御を行うことで低い動作電圧で駆動
可能であり、且つ、高いモビリティを有するTFTを作
製することが可能となる。
を添加するということはNTFTの多数キャリアである
電子の絶対量が増すことを意味しており、電子の移動を
助ける方向に働く。即ち、この事はNTFTのモビリテ
ィ(電界効果移動度)の向上につながる。逆にPTFT
において13族から選ばれた元素を添加するとPTFT
の多数キャリアである正孔の絶対量が増すので、この場
合もモビリティは向上する。
られるドレイン電流値などを公知の理論式に代入し、数
値計算して得ることができる。
形成領域がアンドープな場合)ではモビリティが40〜60
cm2/Vsであるが、本願発明の効果によって70〜250cm2/V
s (代表的には 120〜150cm2/Vs )程度にまで向上す
る。また、従来のPTFTではモビリティが30〜50cm2/
Vsであるが、本願発明の効果によって60〜150cm2/Vs
(代表的には80〜100cm2/Vs )程度にまで向上する。
て、しきい値電圧制御のための不純物元素の添加工程と
結晶化工程との順序を入れ換えた場合の例を示す。
板、302は下地膜、303、304はタンタル膜でな
るゲイト電極、305は酸化珪素膜上に薄い窒化珪素膜
を設けた積層膜でなるゲイト絶縁膜、306は非晶質珪
素膜である。使用しうるゲイト電極材料は実施例1に示
した通りである。(図3(A))
308を設け、イオン注入法によりリン元素を添加す
る。注入条件は実施例1に従えば良い。こうしてリン含
有領域309が形成され、図3(B)の状態が得られ
る。
後、再びレジストマスク310を形成し、次はボロンの
添加工程を行う。この工程も実施例1に従えば良い。こ
うしてボロン含有領域311が形成され、図3(C)の
状態が得られる。
310を除去した後、図3(D)に示す様にエキシマレ
ーザー光を照射する。エキシマレーザー光の照射条件は
実施例1に従えば良い。
化され、結晶性珪素膜312が得られる。また、同時に
前述のイオン注入で添加されたボロンが活性化される。
ーニングして活性層313、314が得られる。後の工
程を実施例1に従えば、図2(E)に示した様な構造の
CMOS回路を作製することができる。
結晶化に際して、結晶化を助長する触媒元素(代表的に
はニッケル)を利用する場合の例を示す。
ス基板、402は下地膜、403、404はN型導電性
のポリシリコン膜でなるゲイト電極、405はゲイト絶
縁膜、406は非晶質珪素膜である。ゲイト電極は実施
例1に示した材料ならば全てを用いることが可能であ
る。
ニッケルを含有した膜(以下、ニッケル含有層と呼ぶ)
407を形成する。ニッケル含有層407の形成方法は
本発明者らによる特開平7-130652号公報(特に実施例
1)に記載された技術を利用すれば良い。(図4
(A))
も、コバルト(Co)、鉄(Fe)、パラジウム(P
d)、白金(Pt)、銅(Cu)、金(Au)、ゲルマ
ニウム(Ge)、鉛(Pb)等を用いることができる。
スピンコート法で行う例が示してあるが、イオン注入法
またはプラズマドーピング法を用いることもできる。こ
の場合、添加領域の占有面積の低減、横成長領域の成長
距離の制御が容易となるので、微細化した回路を構成す
る際に有効な技術となる。
500 ℃1時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃(代表
的には 550〜650 ℃)の温度で 4〜24時間の加熱処理
(ファーネスアニール)を加えて非晶質珪素膜406の
結晶化を行う。本実施例では窒素雰囲気で550 ℃4時間
の加熱処理を行い、結晶性珪素膜408を得る。(図4
(B))
410を設け、NTFTとなる領域のみに15族から選
ばれた元素(本実施例ではリン)を添加する。添加方法
及び条件は実施例1に示した条件に従えば良い。この工
程によりリン含有領域411が形成される。(図4
(C))
後、再びレジストマスク412を形成し、13族から選
ばれた元素を添加する。本実施例ではボロンを添加して
ボロン含有領域413を形成する。この工程の条件は実
施例1に従えば良い。(図4(D))
412を除去し、パターニングにより活性層414、4
15を形成する。その後、エキシマレーザー光を照射し
て不純物添加時のダメージの回復、結晶性の改善(僅か
に残存する非晶質成分の結晶化等)、リン及びボロンの
活性化を行う。(図4(E))
島状に加工した後でレーザー光の照射を行っているが、
レーザー光の照射を行った後に島状に加工して活性層を
形成するのであっても良い。
2(E)に示した様な構造のCMOS回路を作製するこ
とができる。
なる手段で非晶質珪素膜の結晶化を行う場合の例につい
て説明する。具体的には特開平8-78329 号公報に記載さ
れた技術を利用して結晶化を行う。
ス基板、502は下地膜、503、504はクロム膜で
なるゲイト電極、505はゲイト絶縁膜、506は非晶
質珪素膜である。これらの詳細は実施例1に従えば良
い。
複数の開口を有するマスク絶縁膜507を設け、その上
からニッケル含有層508を形成する。即ち、ニッケル
含有層508はマスク絶縁膜507に設けられた開口部
においてのみ、非晶質珪素膜506と接する様な構成と
なる。なお、マスク絶縁膜507としては厚さ50〜200
nmの酸化珪素膜を用いると良い。(図5(A))
450 ℃1時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃(代表
的には 550〜650 ℃)の温度で 4〜24時間の加熱処理を
加えて非晶質珪素膜506の結晶化を行う。本実施例で
は窒素雰囲気で570 ℃14時間の加熱処理を行う。
ッケルを添加した領域509、510で発生した核から
優先的に進行し、基板501の基板面に対してほぼ平行
に成長した結晶領域511、512が形成される。(図
5(B))
を横成長領域と呼んでいる。横成長領域511、512
は比較的揃った状態で個々の棒状または偏平棒状結晶が
集合しているため、全体的な結晶性に優れるという利点
がある。
1、512が得られたら、レジストマスク513を形成
して15族から選ばれた元素(本実施例では砒素)の添
加工程を行い、砒素含有領域514を形成する。(図5
(C))
びレジストマスク515を形成し、PTFTとなる領域
に13族から選ばれた元素(本実施例ではインジウム)
を添加する。こうしてインジウム含有領域516が形成
される。(図5(D))
たマスク絶縁膜507を砒素の添加工程におけるバッフ
ァ層として活用する。これにより工程の簡略化を図るこ
とができる。なお、上記砒素添加工程及びインジウム添
加工程は実施例1に示したイオン注入条件に従って行え
ば良い。
横成長領域511、512のみからなる活性層517、
518を形成する。活性層517、518を形成する
際、ニッケル添加領域509、510は完全に除去して
しまうことが好ましい。
により活性層517、518が受けたイオン注入時の損
傷の回復、結晶性の改善、砒素及びインジウムの活性化
を行う。後の工程を実施例1に従えば、図2(E)に示
した構造のCMOS回路を作製することができる。
いて、結晶化に利用した触媒元素をゲッタリングして除
去するための工程を加えた場合の例を示す。具体的には
触媒元素(ニッケル)のゲッタリングに15族から選ば
れた元素によるゲッタリング効果を利用する。なお、1
5族から選ばれた元素としては、P(リン)、N(窒
素)、As(砒素)、Sb(アンチモン)、Bi(ビス
マス)を用いることができるが、本実施例では代表的な
リンを用いる場合を示す。
の状態を得る。そして、バッファ層409、レジストマ
スク412を除去した後、新たに複数の開口部を有する
レジストマスク601を形成する。この開口部は、後に
活性層として利用しない(除去してしまう)領域が露出
する様な位置に形成する。
てリンの添加工程を行う。この添加工程はイオン注入法
又はイオンドーピング法を用いる。添加条件はRF電力
を20W、加速電圧を 5〜30keV (代表的には10keV )に
設定し、リンのドーズ量は 1×1013atoms/cm2 以上(好
ましくは 5×1013〜 5×1015atoms/cm2 )とする。
珪素膜408中に含まれるニッケル濃度よりも1桁以上
高い濃度を添加すると良い。実施例3の工程では結晶性
珪素膜408中に約 1×1019atoms/cm3 のニッケルが含
まれるので、その場合には 1×1020atoms/cm3 程度のリ
ンを添加することが好ましい。
リンが添加された領域(ゲッタリング領域)602〜6
04が形成される。(図6(A))
後、ニッケルをゲッタリングするための加熱処理を行
う。この加熱処理により被ゲッタリング領域605、6
06に含まれるニッケルは矢印で示される様にゲッタリ
ング領域602〜604に捕獲されていく。(図6
(B))
気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲
気におけるファーネスアニールで良い。また、処理温度
は 400〜700 ℃(好ましくは 550〜650 ℃)とし、処理
時間は2時間以上(好ましくは4〜12時間)とすれば
良い。処理温度は高い方がより短時間で済むし、ゲッタ
リング効果も高いが、ガラス基板の耐熱性を考慮すると
650 ℃以下にすることが望ましい。
領域605にはリンが添加され、PTFTとなる被ゲッ
タリング領域606にはぼろんが添加されているが、上
記ファーネスアニールによって不純物添加時の損傷の回
復と不純物の活性化とが同時に果たされる。なお、上記
温度範囲ならばリン及びボロンの拡散は非常に小さく、
問題とはならない。
にニッケルをゲッタリングしたら、結晶性珪素膜をパタ
ーニングして、被ゲッタリング領域605、606のみ
からなる活性層607、608を形成する。この際、ゲ
ッタリング領域602〜604及びその近傍は高濃度に
ニッケルを含んでいるため、活性層には利用しないで完
全に除去することが望ましい。
607、608中に存在するニッケル濃度は 5×1017at
oms/cm3 以下にまで低減されていることがSIMS(質
量二次イオン分析)によって確かめられている。(本明
細書中における濃度はSIMS測定値の最小値で定義さ
れている。)
cm3 以下としか判明していないが、実際には少なくとも
1×1014atoms/cm3 程度までには到達していると考えて
いる。なお、実験的にはニッケル濃度が 5×1017atoms/
cm3 以下であればTFT特性に影響を与えないことが判
っている。
られる。後は、実施例3と同様に、実施例1に示した工
程に従えば、図2(E)の様な構造のCMOS回路を作
製することが可能である。
く、実施例4に示した結晶化手段を用いた場合にも適用
することは容易である。その場合、ニッケル添加に利用
したマスク絶縁膜507を、ボロン添加時にマスクとし
てだけでなく、本実施例に示したリン添加時のマスクと
して活用することも可能である。その場合、大幅な工程
簡略化が実現される。
イオン注入法またはイオンドーピング法を用いる例を示
しているが、リンを含む雰囲気中でのアニール(気相
法)、リンを含む絶縁膜中へのゲッタリング(固相法)
を利用しても良い。
域(被ゲッタリング領域605)にしきい値電圧を制御
するためのリンが予め添加されている。そのため、触媒
元素(ニッケル)が被ゲッタリング領域605中のリン
に捕獲されてしまうことも考えられる。
域602〜604に添加されたリン濃度は被ゲッタリン
グ領域605に添加されたリン濃度に比べて1桁以上も
高いため、ゲッタリング能力はゲッタリング領域602
〜604の方が遙かに高い。そのため、問題なくゲッタ
リングを行えると考えられる。
ングを行う場合、NTFTとなる領域に添加する15族
元素(しきい値電圧の制御用元素)としてはリンよりも
ゲッタリング能力の低い砒素、アンチモンを用いること
が好ましい。
異なる構造の逆スタガ型TFTを作製する場合の例を示
す。説明には図7を用いる。
の状態を得る。そして、活性層115、116の上にチ
ャネルストッパー701、702を形成する。チャネル
ストッパー701、702としては、30〜150 nmの厚さ
の窒化珪素膜又は酸化珪素膜を用いることができる。
(図7(A))
(以下、N型導電膜と略記する)703を形成し、その
上に金属薄膜704を形成する。N型導電膜703には
リンを添加した多結晶状態、微結晶状態の珪素膜が用い
られる。また、金属薄膜704は実施例1においてソー
ス/ドレイン電極を構成した金属薄膜と同一のもので良
い。(図7(B))
とを連続成膜すると非常に良好なオーミックコンタクト
を実現できるので好ましい。
して必要な箇所の分断を行う。そして、次に金属薄膜7
04をマスクとして自己整合的にN型導電膜703をエ
ッチングする。この時、チャネルストッパー701、7
02がエッチングストッパーとして機能する。
706、PTFTのソース電極707、708及びNT
FTとPTFTの共通ドレイン電極709、710が形
成される。これらの電極上に窒化珪素膜や有機性樹脂膜
でなるパッシベーション膜を設けた構成としても良い。
以上の様にして図7(C)に示す構造のCMOS回路が
実現される。
プの逆スタガ型TFTは本実施例に限定されることはな
い。本願発明は他の構造のタイプに対しても容易に適用
することが可能である。
を作製するにあたって、実施例2〜5の構成を適宜組み
合わせて実施しても良い。
とは異なる構造の逆スタガ型TFTを作製する場合の例
を示す。説明には図8を用いる。
の状態を得る。そして、活性層115、116の上にN
型導電膜801を形成し、その上に金属薄膜704を形
成する。これら薄膜については実施例6で説明している
のでここでの説明は省略する。(図8(A))
要な箇所の分断を行い、続いて自己整合的にN型導電膜
801をエッチングする。この時、N型導電膜801と
下の活性層111、112とは選択比が取れないため、
活性層111、112の内部にまでエッチングが進行す
る。
くなっており、この薄膜化された部分が実効的なチャネ
ル形成領域として機能する。
804、PTFTのソース電極805、806及びNT
FTとPTFTの共通ドレイン電極807、808が形
成される。最後にパッシベーション膜として窒化珪素膜
809を形成して図7(C)に示す構造のCMOS回路
が実現される。
表示装置の様に、同一基板上に周辺駆動回路と画素マト
リクス回路とを作製する場合、窒化珪素膜809の代わ
りに有機性樹脂膜が設けられる場合もある。その様な場
合には有機性樹脂膜がパッシベーション膜として機能す
る。この事は実施例6でも同様に言える。
(A)に示した段階で後のチャネル形成領域にN型導電
膜801が接してしまう。この時、活性層116(PT
FT側)に添加してあるボロンとN型導電膜801中の
リンとが相互拡散して相殺しあい、チャネル形成領域が
実質的に真性になったり、N型に反転したりして所望の
しきい値電圧が得られないといった問題が起こりうる。
プ工程の際に前述のN型導電膜801に含まれるリン濃
度よりも高い濃度のボロンを添加しておけば良い。こう
しておけば、互いに相殺したとしてもボロンの絶対量の
方が多いため、P型を維持することができる。勿論、最
終的に残存するボロン濃度を予め見越した上で所望のし
きい値電圧が得られる様にチャネルドープを行う必要が
ある。
造以外の逆スタガ型TFTに対しても容易に適用するこ
とが可能である。
を作製するにあたって、実施例2〜5の構成を適宜組み
合わせて実施しても良い。
ープ工程でバッファ層を利用する例を示しているが、ボ
ロン添加条件の最適化を行えばバッファ層を用いない構
成も可能である。その場合、珪素膜の受ける添加時のダ
メージは大きくなるが、後のファーネスアニールまたは
レーザーアニールで回復できる程度ならば問題にはなら
ない。
は、チャネルドープ工程後の不純物の活性化をエキシマ
レーザー光の照射による例を示している。本願発明で
は、レーザーアニールの代わりにRTA(ラピッドサー
マルアニール)に代表されるランプアニールを利用する
こともできる。
ましくは 800〜1000℃)の温度で数秒の処理を行い、ガ
ラス基板の変形を招くことなく薄膜のアニールを行うこ
とができる。また、そのためスループットが格段に向上
する。
ールで不純物の活性化を行うのであっても構わないが、
生産性を高めるにはRTA処理が有効である。
に15族から選ばれた元素を添加し、PTFTに13族
から選ばれた元素を添加している。しかしながら、本願
発明はその構成に限定されず、他の様々な構成にも適用
することができる。
し、PTFTにはしきい値電圧制御用の不純物を添加し
ない(アンドープとする)構成もとりうる。また、逆に
NTFTはアンドープとしておき、PTFTのみに13
族元素を添加する構成もとりうる。勿論、この構成はN
TFTとPTFTのどちらか片方のみにしきい値電圧の
制御が必要な場合の構成である。
ス側にシフトさせる様な場合には、NTFTとPTFT
の両方に15族から選ばれた元素を添加すれば良い。逆
にNTFTとPTFTの両方をプラス側にシフトさせる
様な場合には、NTFTとPTFTの両方に13族から
選ばれた元素を添加すれば良い。
PTFTをマイナス側にシフトさせる必要がある場合に
は、NTFTに13族元素を、PTFTに15族元素を
添加することもできる。
たけばNTFTに13族元素を添加してPTFTをアン
ドープとしても良いし、PTFTのみマイナス側にシフ
トさせたけばPTFTに15族元素を添加してNTFT
をアンドープとしても良い。
く、さらに実施例8、9の構成と組み合わせて実施する
のであっても良い。
0に示した構成の半導体装置を用いてガラス基板上に回
路を形成し、電気光学装置を作製する場合の例を示す。
代表的には液晶表示装置、EL(エレクトロルミネッセ
ンス)表示装置、EC(エレクトロクロミクス)表示装
置、イメージセンサ、CCD等を作製することが可能で
ある。
は、電気信号を光学的信号に変換する装置またはその逆
を行う装置と定義する。
モジュール)である。901はアクティブマトリクス基
板であり、ガラス基板上に本願発明のTFTで構成され
た画素マトリクス回路902、ソース側駆動回路90
3、ゲイト側駆動回路904で構成される。
スタ回路、サンプリング回路、バッファ回路、レベルシ
フタ回路等から構成される。また、ゲイト側駆動回路9
04は主にシフトレジスタ回路、バッファ回路等から構
成される。
ス基板901と、対向基板906との間には液晶層(図
示せず)がシール材によって封入されている。また、ア
クティブマトリクス基板901と対向基板906とは一
辺を除いて全ての端面が揃う様に貼り合わされており、
その一辺ではアクティブマトリクス基板901の一部が
露出する様に対向基板906が除去されている。
3、904に外部からの信号を伝達するための端子が剥
き出しになっており、FPC(フレキシブルプリントサ
ーキット)907を接続するための領域となる。
効に活用してICチップ908、909を取り付けるこ
とができる。本実施例では2つのチップを取り付けてい
るが1つ又は2つ以上の複数個を設ける構成が可能であ
る。本実施例の構成は液晶モジュールのサイズを最小限
に抑えるのに有効である。
号の情報処理、クロックパルス発生・制御回路など、映
像表示を行うに必要な各種信号処理回路を含むロジック
回路を構成する。本実施例では単結晶チップ上に形成さ
れたMOSFETで各回路を構成し、それをICチップ
として基板に搭載している。
08をフェイスダウン方式で搭載する例を示している
が、フェイスアップ方式(ワイヤボンディング方式)で
あっても構わない。
回路903の回路構成を簡略化したものである。909
はシフトレジスタ回路であり、複数のインバータ回路
(CMOS回路)910でフリップフロップ回路が組ま
れている。
リング回路912が複数のアナログスイッチ913によ
って組まれている。
しきい値電圧が調節されているので低い動作電圧に対し
ても容易に対応可能である。さらに、チャネル部におい
て不純物によるキャリアの散乱が非常に小さいため、し
きい値電圧を制御しているにも拘わらず高いモビリティ
を実現できる。
要求するシフトレジスタ回路909を構成するには本願
発明のTFTは有効である。
S回路の特性バランスが是正されているので、アナログ
スイッチ911の様にNTFTとPTFTとの特性バラ
ンスを揃えることが重要な回路を構成するにも好適であ
る。
のシステム構成の一例を図10、11に示すブロック図
を用いて説明する。なお、本実施例以外のシステム構成
を採りうることは言うまでもない。
がICチップ部である。外部から送信されるアナログ信
号はR信号11、G信号12、B信号13及び水平同期
信号14、垂直同期信号15である。RGB信号11〜
13はA/Dコンバータ16、VRAM17(時間軸伸
長を行う)、γ補正+極性反転回路18、D/Aコンバ
ータ19を経てアナログ信号で出力される。
平同期信号14、垂直同期信号15を元にXGA、SX
GA等に対応したクロックパルスやスタートパルスが形
成され、A/Dコンバータ16、VRAM17、γ補正
+極性反転回路18等に送られる。クロックジェネレー
タ20は制御マイコン21で制御される。
号としてR信号22、G信号23、B信号24が出力さ
れる。液晶パネルには本願発明のTFTでもってソース
駆動回路25、ゲイト駆動回路26、画素マトリクス回
路27が形成され、前述のR信号22、G信号23、B
信号24がソース駆動回路25へ送られる。
扱う場合の例を示す。デジタル化されたRGB信号30
〜32はまずDSP(デジタルシグナルプロセッサ)3
3で補正演算処理が行われる。この時、補正データはフ
ラッシュメモリ34に記憶されており随時読み出しを行
う。
AM35、γ補正回路36で処理されてR信号37、G
信号38、B信号39となってソース駆動回路40に送
信される。ソース駆動回路40は図10に示したソース
駆動回路25とは若干構成が異なるが基本動作は同じで
ある。この様な細かな部分での回路構成は実施者が適宜
最適な回路を設計すれば良い。
ガラス基板上には本願発明を利用したボトムゲイト型T
FTを用いて画素マトリクス回路及び駆動回路を形成
し、その他の信号処理回路をICチップで外付けしてい
る。即ち、画素マトリクス回路及び駆動回路まではなる
べく安価なコストで基板上に一体形成し、TFTの動作
性能では作製が困難なロジック回路のみを従来のIC技
術で作製したICチップで補う点に特徴がある。
性を有した液晶モジュールを安価な製造コストで作製す
ることが可能となる。勿論、今後TFTの動作性能が向
上すればガラス基板上に形成したTFTでロジック回路
をも一体形成することが可能となるであろう。その場合
にもロジック回路を構成するTFTに本願発明を適用す
ることは非常に有効である。
学装置は、様々な電子機器のディスプレイとして利用さ
れる。なお、本実施例に挙げる電子機器とは、液晶モジ
ュールに代表される電気光学装置を搭載した製品と定義
する。
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図12に示す。
01、音声出力部2002、音声入力部2003、表示
装置2004、操作スイッチ2005、アンテナ200
6で構成される。本願発明は音声出力部2002、音声
入力部2003、表示装置2004等に適用することが
できる。
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本願発明は表示装置2102、音声
入力部2103、受像部2106に適用することができ
る。
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示装置2205で構成される。本願発明は受像部220
3、表示装置2205等に適用できる。
イであり、本体2301、表示装置2302、バンド部
2303で構成される。本発明は表示装置2302に適
用することができる。
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
であり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
イト型TFTのしきい値電圧を効果的に制御することが
可能となる。また、その様な半導体装置を利用すること
で様々な電気光学装置及び電子機器を実現することがで
きる。
Claims (15)
- 【請求項1】絶縁表面を有する基板上に形成された複数
のボトムゲイト型TFTを構成に含む半導体装置であっ
て、 前記複数のボトムゲイト型TFTのうち、NTFTのチ
ャネル形成領域には15族から選ばれた元素が意図的に
含ませてあり、且つ、PTFTのチャネル形成領域には
13族から選ばれた元素が意図的に含ませてあり、 前記NTFT及びPTFTのチャネル形成領域中におけ
る前記元素の濃度は、前記チャネル形成領域と当該チャ
ネル形成領域に接したゲイト絶縁膜との界面に近づくほ
ど減少していくことを特徴とする半導体装置。 - 【請求項2】請求項1において、前記15族から選ばれ
た元素とはリン、砒素またはアンチモンであり、前記1
3族から選ばれた元素とはボロン、インジウムまたはガ
リウムであることを特徴とする半導体装置。 - 【請求項3】請求項1において、前記15族及び13族
から選ばれた元素の濃度は、前記チャネル形成領域の前
記基板から遠い方の表面近傍において 1×1017〜 1×10
20atoms/cm3 であること特徴とする半導体装置。 - 【請求項4】請求項1において、前記チャネル形成領域
と当該チャネル形成領域に接したゲイト絶縁膜との界面
近傍に存在する前記元素の濃度は、前記チャネル形成領
域の前記基板から遠い方の表面近傍に存在する前記元素
の濃度の1/10以下であること特徴とする半導体装置。 - 【請求項5】請求項1において、前記チャネル形成領域
中には当該チャネル形成領域の結晶化を助長する触媒元
素が含まれており、 前記触媒元素の濃度は 1×1014〜 5×1017atoms/cm3 で
あることを特徴とする半導体装置。 - 【請求項6】絶縁表面を有する基板上に形成された複数
のボトムゲイト型TFTを構成に含む半導体装置の作製
方法であって、 非晶質珪素膜を形成する工程と、 前記非晶質珪素膜に対してレーザー光または当該レーザ
ー光と同等の強度を持つ強光を照射して結晶性珪素膜を
得る工程と、 前記結晶性珪素膜の後にNTFTとなる領域のみに対し
て15族から選ばれた元素を添加する工程と、 前記結晶性珪素膜の後にPTFTとなる領域のみに対し
て13族から選ばれた元素を添加する工程と、 前記15族及び13族から選ばれた元素を活性化させる
工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項7】絶縁表面を有する基板上に形成された複数
のボトムゲイト型TFTを構成に含む半導体装置の作製
方法であって、 非晶質珪素膜を形成する工程と、 前記非晶質珪素膜の後にNTFTとなる領域に対して1
5族から選ばれた元素を添加する工程と、 前記非晶質珪素膜の後にPTFTとなる領域に対して1
3族から選ばれた元素を添加する工程と、 前記非晶質珪素膜に対してレーザー光または当該レーザ
ー光と同等の強度を持つ強光を照射して結晶性珪素膜を
得ると同時に前記15族及び13族から選ばれた元素の
活性化を行う工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項8】絶縁表面を有する基板上に形成された複数
のボトムゲイト型TFTを構成に含む半導体装置の作製
方法であって、 非晶質珪素膜を形成する工程と、 前記非晶質珪素膜の全面または一部に対して当該非晶質
珪素膜の結晶化を助長する触媒元素を保持または添加す
る工程と、 第1の加熱処理により前記非晶質珪素膜の全面または一
部を結晶性珪素膜に変成させる工程と、 前記結晶性珪素膜の後にNTFTとなる領域に対して1
5族から選ばれた元素を添加する工程と、 前記結晶性珪素膜の後にPTFTとなる領域に対して1
3族から選ばれた元素を添加する工程と、 前記結晶性珪素膜のうち、活性層として活用しない領域
に対して15族から選ばれた元素を選択的に導入する工
程と、 第2の加熱処理により前記15族から選ばれた元素を導
入した領域に前記触媒元素をゲッタリングさせると同時
に前記15族及び13族から選ばれた元素を活性化させ
る工程と、 を含むことを特徴とする半導体装置の作製方法。 - 【請求項9】請求項8において、前記第2の加熱処理は
前記基板の歪点を超えない温度で行われることを特徴と
する半導体装置の作製方法。 - 【請求項10】請求項8において、前記第2の加熱処理
は 550〜650 ℃の温度範囲で行われることを特徴とする
半導体装置の作製方法。 - 【請求項11】請求項8において、前記触媒元素とし
て、Ni、Co、Fe、Pd、Pt、Cu、Au、G
e、Pbから選ばれた少なくとも一つの元素が用いられ
ることを特徴とする半導体装置の作製方法。 - 【請求項12】請求項6乃至請求項8において、前記1
5から選ばれた元素とはリン、砒素またはアンチモンで
あり、前記13族元素とはボロン、インジウムまたはガ
リウムであることを特徴とする半導体装置の作製方法。 - 【請求項13】請求項6乃至請求項8において、前記1
5族及び13族から選ばれた元素はイオン注入法により
添加されることを特徴とする半導体装置の作製方法。 - 【請求項14】請求項6乃至請求項8において、前記1
5族及び13族から選ばれた元素は 1×1012〜 1×1017
atoms/cm2 のドーズ量で添加されることを特徴とする半
導体装置の作製方法。 - 【請求項15】請求項6乃至請求項8において、前記1
5族及び13族から選ばれた元素の添加工程はバッファ
層を介したスルードーピングによって行われることを特
徴とする半導体装置の作製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25425897A JP3942701B2 (ja) | 1997-09-03 | 1997-09-03 | 表示装置の作製方法 |
US09/141,778 US6197624B1 (en) | 1997-08-29 | 1998-08-27 | Method of adjusting the threshold voltage in an SOI CMOS |
US09/342,887 US6160268A (en) | 1997-08-29 | 1999-06-29 | Semiconductor device and manufacturing method thereof |
US09/753,410 US6570552B2 (en) | 1997-08-29 | 2001-01-02 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25425897A JP3942701B2 (ja) | 1997-09-03 | 1997-09-03 | 表示装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1187731A true JPH1187731A (ja) | 1999-03-30 |
JP3942701B2 JP3942701B2 (ja) | 2007-07-11 |
Family
ID=17262485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25425897A Expired - Fee Related JP3942701B2 (ja) | 1997-08-29 | 1997-09-03 | 表示装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3942701B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000356788A (ja) * | 1999-04-15 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置及び電子機器 |
JP2002049333A (ja) * | 2000-05-12 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 発光装置および電気器具 |
JP2002246395A (ja) * | 2001-02-16 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7271041B2 (en) | 2002-07-19 | 2007-09-18 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film transistor |
JP2009049393A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
-
1997
- 1997-09-03 JP JP25425897A patent/JP3942701B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000356788A (ja) * | 1999-04-15 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置及び電子機器 |
JP2002049333A (ja) * | 2000-05-12 | 2002-02-15 | Semiconductor Energy Lab Co Ltd | 発光装置および電気器具 |
JP2002246395A (ja) * | 2001-02-16 | 2002-08-30 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US7271041B2 (en) | 2002-07-19 | 2007-09-18 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film transistor |
KR100916606B1 (ko) * | 2003-03-07 | 2009-09-14 | 엘지디스플레이 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
JP2009049393A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 液晶表示装置及び当該液晶表示装置を具備する電子機器 |
KR101506465B1 (ko) * | 2007-07-26 | 2015-03-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기 |
Also Published As
Publication number | Publication date |
---|---|
JP3942701B2 (ja) | 2007-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6197624B1 (en) | Method of adjusting the threshold voltage in an SOI CMOS | |
US6778164B2 (en) | Electrooptical device | |
US6358766B1 (en) | Method of fabricating a semiconductor device | |
US6271818B1 (en) | Semiconductor device | |
US7129522B2 (en) | Semiconductor device and its manufacturing method | |
KR100543102B1 (ko) | 반도체장치및그제조방법 | |
US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
US20120068266A1 (en) | Semiconductor device and method for manufacturing the same | |
JP3942699B2 (ja) | 半導体装置の作製方法 | |
JPH11251600A (ja) | 半導体装置およびその作製方法 | |
JPH10275913A (ja) | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 | |
JPH1197702A (ja) | 半導体装置およびその作製方法 | |
JP3942701B2 (ja) | 表示装置の作製方法 | |
JPH1184425A (ja) | 電気光学装置 | |
JPH1187732A (ja) | 半導体装置およびその作製方法 | |
JPH1187733A (ja) | 半導体装置の作製方法 | |
JP2004022900A (ja) | 半導体装置の作製方法 | |
JP2001028338A (ja) | 半導体装置 | |
JP2002334995A (ja) | 半導体装置の作製方法 | |
JP4197354B2 (ja) | 電気光学装置の作製方法 | |
JP2002222960A (ja) | 電気光学装置およびその作製方法 | |
JP2000004020A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070404 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |