JPH1184425A

JPH1184425A - 電気光学装置

Info

Publication number: JPH1184425A
Application number: JP25784797A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Jun Koyama; 潤小山; Yoshiharu Hirakata; 吉晴平形; Kenji Fukunaga; 健司福永
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1997-09-05
Filing date: 1997-09-05
Publication date: 1999-03-26

Abstract

(57)【要約】【課題】携帯性、機能性、生産性に優れた電気光学装
置を提供する。【解決手段】第１の基板１０１と第２の基板１０５と
の間に電気光学変調層を設けた電気光学装置において、
第１の基板１０１と第２の基板１０５とが構成する端面
のうち、ＩＣチップ１１０、１１１を取り付ける部分の
端面以外の端面１０７〜１０９では、第１の基板１０１
の端面と第２の基板１０５の端面を全て揃える。これに
より第１の基板１０１の面積を最小限に小さくできる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本願発明は絶縁基板上に形成
された薄膜トランジスタと、同一基板上に設けられたＩ
Ｃチップとで構成される電気光学装置、特にアクティブ
マトリクス型液晶表示装置の構成に関する。

【０００２】

【従来の技術】近年、ガラス基板上に形成した半導体薄
膜で薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を形成す
る技術が発達している。そして、一対の基板間に挟持さ
れた光学変調層にかかる電圧をＴＦＴで制御し、光のON
/OFF動作を行う電気光学装置の開発が進んでいる。

【０００３】特に、光学変調層として液晶を用いた液晶
パネルは、ビデオカメラのビューファインダーやノート
パソコンのモニター画面などの如き表示ディスプレイと
して、急速に需要が高まっている。

【０００４】現在では、半導体薄膜として結晶性珪素膜
（代表的にはポリシリコン膜）を用いたポリシリコンＴ
ＦＴで構成される液晶パネルの開発が主流である。ポリ
シリコンＴＦＴはアモルファスシリコンＴＦＴよりも動
作速度が速いため、同一基板上に画素マトリクス回路と
駆動回路（シフトレジスタなど）とを作り込むモノリシ
ック型液晶パネルの形成が可能である。

【０００５】さらには、シフトレジスタ等の駆動回路だ
けでなく、クロック制御回路、メモリ回路、信号変換回
路などの如きロジック回路をも同一基板上に形成するシ
ステム・オン・パネルの実現化が求められている。

【０００６】その様なロジック回路はＧＨｚオーダーに
も及ぶ動作速度を必要とするため、ポリシリコンＴＦＴ
にも極めて高い動作速度が要求される。それを実現する
ためにはスケーリング則に従って素子の微細化を図らな
ければならない。

【０００７】しかしながら、一般的に使用される大型ガ
ラス基板上に配線幅１μｍ以下のファインパターンを形
成することは非常に困難である。例えば、ガラス基板で
は基板表面のうねり、シュリンケージといった問題が生
じる。また、広範囲にファインパターンを形成しうる様
な光学系を実現することは極めて難しく、露光技術の進
歩が律則となっている面もある。

【０００８】従って、現状においてはシフトレジスタ等
の駆動回路を同一基板上に作り込むのが限界（それでも
動作速度が足らず、分割駆動が行われる）であり、その
他のロジック回路は外付ＩＣに頼っている。

【０００９】

【発明が解決しようとする課題】軽薄短小が求められる
現代では、電気光学装置もより小型化、より軽量化が求
められる。ところが、駆動回路を内蔵させて液晶パネル
の機能性を高めても液晶パネルに外付ＩＣを付けている
以上、どうしてもそれが装置の小型化及び軽量化の障害
になってしまう。

【００１０】本願発明はその様な問題点を鑑みてなされ
たものであり、液晶モジュールのさらなるシステム化を
図り、より携帯性、機能性に優れ、安価な製造コストで
得られる電気光学装置を提供することを課題とする。

【００１１】

【課題を解決するための手段】本明細書で開示する発明
の構成は、第１の基板及び第２の基板と、前記第１の基
板と前記第２の基板との間に設けられた電気光学変調層
と、を有する電気光学装置において、前記第１の基板上
には画素マトリクス回路、ソース駆動回路及びゲイト駆
動回路を構成する複数のボトムゲイト型ＴＦＴ並びにロ
ジック回路を構成する１個乃至複数個のＩＣチップが設
けられ、前記第１の基板と前記第２の基板は、任意の端
面を除く全ての端面を互いに揃えて貼り合わされてお
り、前記任意の端面に隣接する前記第１の基板上に前記
ＩＣチップが取り付けられていることを特徴とする。

【００１２】上記構成は、第１の基板及び第２の基板
と、前記第１の基板と前記第２の基板との間に設けられ
た電気光学変調層と、を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数のボトムゲイト
型ＴＦＴ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板と前記第２の
基板は、ＦＰＣを取り付ける部分を除いて互いの端面を
全て揃えて貼り合わされており、前記ＦＰＣを取り付け
る部分に前記ＩＣチップが取り付けられていることを特
徴とする、とも言える。

【００１３】上記構成は、第１の基板及び第２の基板
と、前記第１の基板と前記第２の基板との間に設けられ
た電気光学変調層と、を有する電気光学装置において、
前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数のボトムゲイト
型ＴＦＴ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板はＦＰＣを取
り付ける部分においてのみ露出しており、前記ＦＰＣを
取り付ける部分に前記ＩＣチップが取り付けられている
ことを特徴とする、とも言える。

【００１４】

【発明の実施の形態】本願発明では、第１の基板１０１
と第２の基板１０５との間に液晶層を設けて液晶パネル
を構成する。この時、第１の基板１０１上に第２の基板
１０５が貼り合わされた状態となっているが、各々の基
板の端面（側面）１０７〜１０９を揃えることが本願発
明の特徴である。

【００１５】この構成は、第１の基板１０１と第２の基
板１０５とを一括で切断しても得られるし、表裏両側か
ら同じ位置を切断しても得られる。

【００１６】ただし、ＦＰＣ（フレキシブル・プリント
・サーキット）を取り付ける部分のみは第２の基板１０
５を除去して第１の基板１０１を露出させなければなら
ない。そのため、そこだけは第１の基板１０１が必ず露
出するので、その部分をＩＣチップ１１０、１１１の取
り付け部分として有効に活用する。

【００１７】本願発明は、従来ＦＰＣの取り付け部とし
てのみ利用されていた第１の基板１０１の露出部を、Ｉ
Ｃチップの取り付け部として有効に活用し、第１の基板
１０１のサイズを必要最小限に抑えることを目的として
いる。

【００１８】

【実施例】

〔実施例１〕本願発明の構成について図１を用いて説明
する。図１は本願発明の液晶モジュールである。なお、
液晶モジュールとは、完成した液晶パネルに対して必要
な部品（偏光板、外付ＩＣなど）を装着したものを指
す。本実施例では偏光板など本願発明の構成に直接関係
しない部品の記載を省略している。

【００１９】図１において、１０１は第１の基板であ
り、第１の基板１０１上には画素マトリクス回路１０２
やソース駆動回路１０３、ゲイト駆動回路１０４がボト
ムゲイト型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）でも
って形成されている。また、１０５は第２の基板であ
り、第１の基板１０１との間に電気光学変調層（本実施
例では液晶）を挟持するための対向基板である。

【００２０】これら第１の基板、第２の基板には絶縁表
面を有する基板が用いられる。絶縁表面を有する基板と
しては下地膜を設けたガラス基板、石英基板、セラミッ
クス基板、シリコン基板等が挙げられる。また、石英基
板は下地膜を設けないでも使用することができる。

【００２１】本願発明の特徴は、第１の基板１０１の端
面と第２の基板１０５の端面とを極力揃えることにあ
る。即ち、任意の端面を除く全ての端面を互いに揃えて
貼り合わせることを特徴とする。

【００２２】この場合、任意の端面は一辺のみとするこ
とが好ましい。従って、角型ガラス基板を第１の基板と
して用いる場合、三つの端面は第１の基板と第２の基板
とで揃っており、ただ一辺のみが揃っていない状態とな
る。例えば、図１に示す様にＦＰＣ１０６を取り付ける
部分以外は、全ての端面１０７〜１０９を揃えることが
望ましい。

【００２３】ＦＰＣを取り付ける部分（上記任意の端面
に隣接する部分）は第１の基板１０１上の配線を露出さ
せる必要上、第２の基板１０５のみを除去しなければな
らない。本願発明では、その様な理由で露出した第１の
基板１０１上にＩＣチップ１１０、１１１をＣＯＧ（ch
ip on glass ）法により形成する。

【００２４】ＣＯＧによるＩＣチップの取り付けにはフ
ェイスダウン方式とフェイスアップ方式（ワイヤボンデ
ィング方式とも言う）の２通りが知られている。本願発
明にフェイスダウン方式を用いればＩＣチップ１１０、
１１１の素子形成面が第１の基板１０１側に向かう。ま
た、フェイスアップ方式を用いればＩＣチップ１１０、
１１１の素子形成面が第２の基板１０５側に向かうこと
になる。

【００２５】即ち、第１の基板１０１と第２の基板１０
５は、ＦＰＣ取り付け部以外の部分では全ての端面１０
７〜１０９が揃っており、ＦＰＣ取り付け部のみで第１
の基板１０１が露出する様な構成となっている。そし
て、その露出部にＩＣチップ１１０、１１１が取り付け
られている。

【００２６】なお、ＩＣチップは0.35μｍ以下（好まし
くは0.2 μｍ以下）といったディープサブミクロンのフ
ァインパターンを形成できるので、数mm角のチップ上に
複雑なロジック回路を構成することができる。

【００２７】また、本願発明の液晶パネルに取り付けう
るＩＣチップは２個とは限らず、必要に応じて１個乃至
複数個を設ければ良い。

【００２８】以上の様な構成とすることで、第１の基板
１０１の占有面積を必要最小限に抑えることができる。
即ち、第１の基板１０１のＦＰＣ取り付け部をＩＣチッ
プの取り付け部として有効に活用することで、液晶パネ
ルの大きさを極力小さくすることが可能である。

【００２９】また、画素マトリクス回路１０２、駆動回
路１０３、１０４を安価な製造コストで作製可能な逆ス
タガ型ＴＦＴで構成しているので、液晶パネル本体の製
造コストを低く抑えることができる。この様に、液晶パ
ネル本体を可能な限り安価なコストに抑えることでＩＣ
チップを搭載した液晶モジュールの製品価格を引き下げ
ることができる。

【００３０】さらに、図１に示した構成は液晶パネルの
製造過程においても有意な効果をもたらす。通常、液晶
パネルは１枚の基板から複数枚を取り出す（多面取りと
呼ばれる）ことでスループットを向上させ、液晶パネル
１枚あたりの単価を下げる。そのため、本願発明の様に
液晶パネルのサイズを最小限に小さくできるという効果
は、１枚の大型基板内に形成可能なパネル数を増やす上
で有効である。

【００３１】また、従来はプリント基板に形成された外
付のロジック回路とモノリシック型液晶パネルとをＦＰ
Ｃで繋いで信号のやりとりをしていたが、本願発明では
必要なロジック回路をワンチップ化して同一基板上に形
成する。そのため、非常に携帯性及び機能性に優れた液
晶モジュールを実現できる。

【００３２】また、薄いガラス基板上に形成された液晶
モジュール自体が表示ディスプレイとしての機能を有し
ているので、それを搭載した電子機器（ビデオカメラ、
携帯情報端末など）の小型化、軽量化が実現される。

【００３３】〔実施例２〕実施例１ではＩＣチップの取
り付け方法としてＣＯＧ法を用いる例を示したが、ＴＡ
Ｂ（tape automated bonding）法を用いることも可能で
ある。ＴＡＢ法を用いた場合の構成例を図２に示す。

【００３４】図２において、第１の基板１０１と第２の
基板１０５とは実施例１で説明した様な構成で貼り合わ
されている。当然、実施例１に示した様にＦＰＣ取り付
け部以外の端面は第１の基板１０１と第２の基板１０５
とで全て揃っており、ＦＰＣ取り付け部のみで第１の基
板１０１が露出している。

【００３５】本実施例では、第１の基板１０１の露出す
た部分にＴＣＰ（tape carrier package）２０１〜２０
３を取り付ける。ＴＣＰとは、フレキシブルテープにロ
ジックＩＣをギャングボンディングで搭載したものを指
す。なお、実施的にはＦＰＣもＴＣＰも同じものであ
る。

【００３６】ＴＡＢ法を用いることで接続ピッチや形
状、開き構造や曲げ構造など実装面での自由度が向上す
る。そのため、液晶パネルの大容量化、高精細化、カラ
ー化に伴う接続ピッチのファイン化、液晶モジュールの
薄型化、軽量化、コンパクト化に適している。

【００３７】〔実施例３〕実施例１において用いるＩＣ
チップ１１０、１１１は、バルク単結晶を利用したＭＯ
ＳＦＥＴ（ＩＧＦＥＴとも呼ばれる）を用いれば良い。
図３にバルク単結晶を利用したＩＣチップを搭載した場
合の例を示す。図３に示す液晶モジュールの構成は実施
例１と同様である。

【００３８】この時、ソース駆動回路１０３、ゲイト駆
動回路１０４は逆スタガ型ＴＦＴ（３０１で示される）
で構成される。なお、図３にはＮ型及びＰ型ＴＦＴを相
補的に組み合わせたＣＭＯＳ回路（インバータ回路）を
記載したが、通常これを基本としてシフトレジスタ回
路、バッファ回路、アナログスイッチ回路などを構成す
る。

【００３９】次に、ＩＣチップ１１０、１１１はバルク
単結晶を利用したＭＯＳＦＥＴ（３０２で示される）で
構成される。この３０２で示されるＭＯＳＦＥＴは通常
のＩＣ形成技術で形成される。本実施例では詳細な説明
は省略する。

【００４０】ＩＣチップとしてバルク単結晶を利用する
場合、従来のＩＣ技術を踏襲することができるので、非
常に高い歩留りと信頼性とを確保することができる。ま
た、機能性の高いＩＣチップを小さい実装面積で取り付
けることができる。

【００４１】〔実施例４〕本実施例では、液晶モジュー
ルに実装するＩＣチップをＳＯＩ構造で形成する場合の
例について説明する。図４にＳＯＩ構造のＩＣチップを
搭載した場合の例を示す。図４に示す液晶パネルの構成
は実施例１と同様である。

【００４２】図４において、ソース駆動回路１０３、ゲ
イト駆動回路１０４はそれぞれ逆スタガ型ＴＦＴで構成
されるＣＭＯＳ回路（４０１で示される）を基本回路と
して構成される。そして、ＩＣチップ４０２、４０３を
ＳＯＩ構造のＦＥＴ（４０４で示される）で構成する。

【００４３】図４において４０４で示されるＳＯＩ構造
は、公知のＳＩＭＯＸ基板上にトランジスタを構成した
例であるが、他のあらゆるＳＯＩ構造（貼り合わせＳＯ
Ｉ、スマートカット法を用いたＳＯＩなど）を利用する
ことが可能である。なお、ここでのＳＯＩ構造の詳細な
説明は省略する。

【００４４】ＳＯＩ構造とた場合、バルク単結晶を利用
したＭＯＳＦＥＴよりも動作速度、信頼性の面で優れた
回路を構成しうる。これは活性層を薄膜化することによ
る寄生容量の低減や短チャネル効果の抑制などが起因し
ていると考えられる。

【００４５】また、ＳＯＩ技術を利用して三次元構造と
したＩＣチップを取り付けることも可能である。この場
合、実装面積を大きくすることなく、回路の機能を飛躍
的に向上させることが可能である。

【００４６】〔実施例５〕本実施例ではソース駆動回路
やゲイト駆動回路を構成するためにＮＴＦＴ（Ｎチャネ
ル型ＴＦＴ）とＰＴＦＴ（Ｐチャネル型ＴＦＴ）とを相
補的に組み合わせてＣＭＯＳ回路を作製する例を示す。

【００４７】まず、ガラス基板５０１上に酸化珪素膜で
なる下地膜５０２を設け、その上にゲイト電極５０３、
５０４を形成する。本実施例ではゲイト電極５０３、５
０４として 200〜400 nm厚のアルミニウム合金（アルミ
ニウムに２wt% のスカンジウムを添加したもの) を使用
するが、クロム、タンタル、タングステン、モリブデ
ン、導電性を有するポリシリコンを用いても良い。

【００４８】次に、ゲイト電極５０３、５０４を酒石酸
中で陽極酸化して無孔性の陽極酸化膜５０５、５０６を
形成する。詳細な形成方法は特開平7-135318号公報を参
考にすると良い。陽極酸化膜５０５、５０６は後のプロ
セス温度に耐えうる様にゲイト電極５０３、５０４を保
護する。

【００４９】そして、その上にゲイト絶縁膜５０７を 1
00〜200 nmの厚さに形成する。ゲイト絶縁膜５０７とし
ては酸化珪素膜、窒化珪素膜又は酸化珪素膜と窒化珪素
膜との積層膜を用いる。また、本実施例では陽極酸化膜
５０５、５０６もゲイト絶縁膜の一部として機能する。

【００５０】次に、非晶質珪素膜５０８を10〜150nm
（好ましくは10〜75nm、さらに好ましくは15〜45nm）の
厚さに形成する。非晶質珪素膜以外にも珪素を主成分と
する半導体薄膜（例えばSi_xGe_1-x(0<X<1) で示される
シリコン・ゲルマニウム化合物）を用いることができ
る。

【００５１】こうして図５（Ａ）の状態が得られたら、
レーザー光またはレーザー光と同等の強度を持つ強光の
照射を行い、非晶質珪素膜５０８を結晶化する。レーザ
ー光としてはエキシマレーザー光が好ましい。エキシマ
レーザーとしては、ＫｒＦ、ＡｒＦ、ＸｅＣｌを光源と
したパルスレーザーを利用すれば良い。

【００５２】また、レーザー光と同等の強度を持つ強光
としては、ハロゲンランプ又はメタルハライドランプか
らの強光、赤外光又は紫外光ランプからの強光を利用す
ることができる。

【００５３】本実施例では、非晶質珪素膜５０８を脱水
素化した後、線状に加工されたレーザー光を基板の一端
から他端へ走査し、非晶質珪素膜５０８の全面を結晶化
する。この時、レーザー光のスウィープ速度は1.2mm/s
、処理温度は室温、パルス周波数は30Hz、レーザーエ
ネルギーは 300〜315mJ/cm² とする。（図５（Ｂ））

【００５４】こうして図５（Ｂ）に示す様に結晶性珪素
膜５０９が得られる。ここで本実施例ではＮＴＦＴとな
る領域及びＰＴＦＴとなる領域の両方に対してチャネル
ドープを行い、しきい値電圧の制御を行う。

【００５５】なお、本実施例ではＮＴＦＴとなる領域に
はしきい値電圧をマイナス側に移動させるために１５族
から選ばれた元素（リンを例に挙げる）を添加し、ＰＴ
ＦＴとなる領域にはしきい値電圧をプラス側にシフトさ
せるために１３族から選ばれた元素（ボロンを例に挙げ
る）を添加する構成を示す。

【００５６】まず、結晶性珪素膜５０８上に酸化珪素膜
でなるバッファ層５１０を50〜200nm（好ましくは 100
〜150 nm）の厚さに形成する。

【００５７】そして、まず、ＰＴＦＴとなる領域をレジ
ストマスク５１１で隠し、イオン注入（イオンプランテ
ーション）法（質量分離あり）又はイオンドーピング法
（質量分離なし）によりリンを添加する。このチャネル
ドープ工程によりリン含有領域５１２が形成される。リ
ンの代わりに砒素、アンチモン等を添加しても良い。
（図５（Ｃ））

【００５８】この時、加速電圧は 5〜80keV （代表的に
は10〜30keV ）から選び、ドーズ量は 1×10¹²〜 1×10
¹⁷atoms/cm² （好ましくは 1×10¹³〜 1×10¹⁶atoms/cm
² ）とすれば良い。本実施例では、加速電圧を30keV と
し、ドーズ量を 5×10¹³atoms/cm² とする。

【００５９】なお、ドーズ量は実験的に予め求めておか
なければならない。即ち、チャネルドープを行わない場
合にどれだけしきい値電圧がシフトするかを前もって確
認し、所望のしきい値電圧を得るにはどれだけのリンを
添加する必要があるのかを予め求めておく。従って、ド
ーズ量は上記範囲内に収まっていなければならないとい
うものではない。

【００６０】この時、結晶性珪素膜５０９は非常に薄い
ので直接イオン注入を行うと大きなダメージを受けて結
晶性が崩れてしまう。また、非常に薄い膜に対してイオ
ン注入を行う場合、不純物の濃度制御が非常に困難であ
る。

【００６１】しかしながら、本実施例では前述のバッフ
ァ層５１０を介したスルードーピングになるので、結晶
性珪素膜５０９がイオン注入時に受ける損傷を抑制する
ことができる。また、結晶性珪素膜５０９の上に厚めの
バッファ層５１０が存在するので、結晶性珪素膜５０９
中に添加する不純物濃度の制御が容易となる。

【００６２】また、イオン注入により形成される結晶性
珪素膜中におけるリンの濃度プロファイルは、チャネル
が形成される部分（チャネル形成領域とゲイト絶縁膜と
が接する界面近傍）でリン濃度が低くなる様に調節する
ことが望ましい。この効果については後述する。

【００６３】以上の様にしてＮＴＦＴとなる領域に１５
族元素を添加したら、レジストマスク１１１を除去し、
新たにＮＴＦＴとなる領域を隠してレジストマスク１１
３を形成する。そして、次は後にＰＴＦＴとなる領域に
対して１３族から選ばれた元素（本実施例ではボロン）
を添加する。添加工程は先程のリンの添加工程を参考に
すれば良い。勿論、ボロン以外にもガリウムやインジウ
ム等を用いることも可能である。（図５（Ｄ））

【００６４】図５（Ｄ）に示した工程によりＰＴＦＴと
なる領域にはボロン含有領域５１４が形成される。この
場合も先程の１５族元素の添加工程の場合と同様に、バ
ッファ層５１０がイオン注入時の損傷を低減し、濃度制
御を容易なものとする。

【００６５】以上の不純物添加工程が終了したら、バッ
ファ層５１０、レジストマスク５１３を除去した後、パ
ターニングにより活性層５１５、５１６を形成する。そ
の後、エキシマレーザー光を照射し、イオン注入工程で
受けたダメージの回復と添加したボロンの活性化を行
う。（図５（Ｅ））

【００６６】次に、ゲイト電極５０３、５０４をマスク
とした裏面露光を行うことでレジストマスク５１７、５
１８を形成する。そして、Ｎ型を付与する不純物元素
（代表的にはリン、砒素）を添加して 1×10¹⁷〜 5×10
¹⁸atoms/cm³ 程度の低濃度不純物領域５１９〜５２２を
形成する。（図６（Ａ））

【００６７】次に、レジストマスク５１７、５１８を除
去した後、再びパターニングしてレジストマスク５２
３、５２４を形成する。この時、ＰＴＦＴは完全に覆っ
てしまう。そして、再びＮ型を付与する不純物元素を図
６（Ａ）の時よりも高濃度（ 1×10¹⁹〜 1×10²⁰atoms/
cm³ 程度）に添加してＮＴＦＴのソース領域５２５、ド
レイン領域５２６を形成する。

【００６８】また、この時、５２７、５２８で示される
領域は前述の低濃度不純物領域がそのまま残り、後にＬ
ＤＤ領域（Light Doped Drain ）として機能する。さら
に５２９で示される領域はチャネル形成領域となる。
（図６（Ｂ））

【００６９】次に、レジストマスク５２３、５２４を除
去した後、今度はＮＴＦＴを完全に覆う様にしてレジス
トマスク５３０、５３１を形成する。

【００７０】そして、Ｐ型を付与する不純物元素（代表
的にはボロン、ガリウム、インジウム）を 1×10¹⁹〜 1
×10²⁰atoms/cm³ 程度の濃度となる様に添加し、ＰＴＦ
Ｔのソース領域５３２、ドレイン領域５３３を形成す
る。また、５３４で示される領域がチャネル形成領域と
なる。（図６（Ｃ））

【００７１】次に、レジストマスク５３０、５３１を除
去した後、エキシマレーザー光を照射することで添加し
たイオン注入時の損傷の回復と添加した不純物の活性化
を行う。（図６（Ｄ））

【００７２】レーザーアニールが終了したら、層間絶縁
膜５３５を 300〜500 nmの厚さに形成する。層間絶縁膜
５３５は酸化珪素膜、窒化珪素膜、有機性樹脂膜又はそ
れらの積層膜で構成される。

【００７３】そして、その上に金属薄膜でなるソース電
極５３６、５３７及びＮ共通ドレイン電極５３８を形成
する。金属薄膜としてはアルミニウム、タンタル、チタ
ン、タングステン、モリブデン又はそれらの積層膜を用
いれば良い。膜厚は 100〜300 nmとすれば良い。（図６
（Ｅ））

【００７４】最後に、全体に対して水素雰囲気中、350
℃２時間程度の加熱処理を行い、膜中（特にチャネル形
成領域中）の不対結合手を水素終端する。以上の工程に
よって図６（Ｅ）に示す様な構造のＣＭＯＳ回路が完成
する。

【００７５】なお、画素マトリクス回路を構成する画素
ＴＦＴは、以上の工程の後に層間絶縁膜を形成し、その
上にドレイン電極と電気的に接続する画素電極を形成す
ることで完成する。

【００７６】本願発明では、以上の様な工程で作製され
た逆スタガ型ＴＦＴでもって画素マトリクス回路や駆動
回路を構成する。なお、本実施例の作製工程は本願発明
を構成するための一例に過ぎず、本願発明に利用しうる
逆スタガ型ＴＦＴの作製方法は本実施例に限定されるも
のではない。

【００７７】また、本実施例ではＮＴＦＴとＰＴＦＴに
対してチャネルドープを行っているが、必要がなければ
チャネルドープを行う必要はない。

【００７８】また、チャネルドープを行うにしても、他
の構成としてＮＴＦＴのみ又はＰＴＦＴのみに対してチ
ャネルドープを行う構成もとりうる。また、ＮＴＦＴと
ＰＴＦＴの両方に同じ導電型の元素を添加する場合もあ
りうる。さらに、添加する元素（１５族元素または１３
族元素）はしきい値電圧をプラス側とマイナス側のどち
らに移動させる必要があるかで実施者が適宜決定すれば
良い。

【００７９】〔実施例６〕本実施例では、ＩＣチップの
代わりに特願平8-301249号、同8-301250号に記載された
ＴＦＴを用いた半導体回路を利用する場合の例を示す。

【００８０】特願平8-301249号、同8-301250号に記載さ
れたＴＦＴは非常に動作速度が速いため、従来ＩＣチッ
プで構成していた様なロジック回路を構成することもで
きる。特に、サブストレート基板としてシリコン基板を
用いればＩＣチップの如き取り扱いが可能である。

【００８１】この時、第１の基板上に形成するボトムゲ
イト型ＴＦＴはどの様なプロセスで形成されても構わな
い。本実施例では、非晶質珪素膜をエキシマレーザーで
結晶化させて得た結晶性珪素膜を活性層として利用す
る。この様なボトムゲイト型ＴＦＴは公知の技術で作製
することが可能である。

【００８２】図７に示すのは第１の基板上の配置状態を
簡略化した図である。図７（Ａ）において、７０１はガ
ラス基板（第１の基板）であり、その上には上述の方法
で形成されたボトムゲイト型ＴＦＴからなる画素マトリ
クス回路７０２、ソース又はゲイト駆動回路７０３が配
置される。また、７０４は特願平8-301249号、同8-3012
50号に記載されたＴＦＴで回路構成した半導体チップで
あり、フェイスダウン方式のＣＯＧ法で取り付けられて
いる。

【００８３】また、図７（Ｂ）に示すのは半導体チップ
７０４をフェイスダウン方式のＣＯＧ法で取り付けた場
合である。７０５はボンディングワイヤである。

【００８４】〔実施例７〕本実施例では、第１の基板上
に逆スタガ型ＴＦＴを作製するにあたって実施例５とは
異なる作製方法を用いた場合の例を示す。具体的には、
特開平7-130652号公報記載の技術で結晶性珪素膜を形成
し、その時利用する触媒元素をＰ（リン）によるゲッタ
リング効果を利用して除去する場合の例について説明す
る。

【００８５】まず、図８（Ａ）において、８０１はガラ
ス基板、８０２は下地膜、８０３、８０４はＮ型導電性
のポリシリコン膜でなるゲイト電極、８０５はゲイト絶
縁膜、８０６は非晶質珪素膜である。ゲイト電極は実施
例５に示した材料ならば全てを用いることが可能であ
る。

【００８６】本実施例では、非晶質珪素膜８０６の上に
ニッケルを含有した膜（以下、ニッケル含有層と呼ぶ）
８０７を形成する。ニッケル含有層８０７の形成方法は
本発明者らによる特開平7-130652号公報に記載された技
術を利用すれば良い。なお、同公報の実施例１及び実施
例２のどちらの手段も用いることができるが、生産性を
考慮して本実施例では同公報の実施例１に記載された技
術を用いる。（図８（Ａ））

【００８７】なお、触媒元素としてはニッケル以外に
も、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐ
ｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマ
ニウム（Ｇｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）等を用
いることができる。

【００８８】また、上記公報では触媒元素の添加工程を
スピンコート法で行う例が示してあるが、イオン注入法
またはプラズマドーピング法を用いることもできる。こ
の場合、添加領域の占有面積の低減、横成長領域の成長
距離の制御が容易となるので、微細化した回路を構成す
る際に有効な技術となる。

【００８９】次に、触媒元素の添加工程が終了したら、
500 ℃１時間程度の水素出しの後、不活性雰囲気、水素
雰囲気または酸素雰囲気中において 500〜700 ℃（代表
的には 550〜650 ℃）の温度で 4〜24時間の加熱処理
（ファーネスアニール）を加えて非晶質珪素膜８０６の
結晶化を行う。本実施例では窒素雰囲気で550 ℃４時間
の加熱処理を行い、結晶性珪素膜８０８を得る。（図８
（Ｂ））

【００９０】次に、複数の開口部を有するレジストマス
ク８０９を形成する。この開口部は、後に活性層として
利用しない（除去してしまう）領域が露出する様な位置
に形成する。

【００９１】次に、レジストマスク８０９をマスクとし
てリンの添加工程を行う。この添加工程はイオン注入法
又はイオンドーピング法を用いる。添加条件はＲＦ電力
を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に
設定し、リンのドーズ量は 1×10¹³atoms/cm² 以上（好
ましくは 5×10¹³〜 5×10¹⁵atoms/cm² ）とする。

【００９２】添加するリン濃度の目安としては、結晶性
珪素膜８０８中に含まれるニッケル濃度よりも１桁以上
高い濃度を添加すると良い。上述の結晶性珪素膜８０８
中には約 1×10¹⁹atoms/cm³ のニッケルが含まれるの
で、その場合には 1×10²⁰atoms/cm³ 程度のリンを添加
することが好ましい。

【００９３】こうして、結晶性珪素膜８０８の一部には
リンが添加された領域（ゲッタリング領域）８１０〜８
１２が形成される。（図８（Ｃ））

【００９４】次に、レジストマスク８０９を除去した
後、ニッケルをゲッタリングするための加熱処理を行
う。この加熱処理により被ゲッタリング領域８１３、８
１４に含まれるニッケルは矢印で示される様にゲッタリ
ング領域８１０〜８１２に捕獲されていく。（図８
（Ｄ））

【００９５】この加熱処理は不活性雰囲気、水素雰囲
気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲
気におけるファーネスアニールで良い。また、処理温度
は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理
時間は２時間以上（好ましくは４〜１２時間）とすれば
良い。処理温度は高い方がより短時間で済むし、ゲッタ
リング効果も高いが、ガラス基板の耐熱性を考慮すると
650 ℃以下にすることが望ましい。

【００９６】こうしてゲッタリング領域８１０〜８１２
にニッケルをゲッタリングしたら、結晶性珪素膜をパタ
ーニングして、被ゲッタリング領域８１３、８１４のみ
からなる活性層８１５、８１６を形成する。この際、ゲ
ッタリング領域８１０〜８１２及びその近傍は高濃度に
ニッケルを含んでいるため、活性層には利用しないで完
全に除去することが望ましい。

【００９７】ゲッタリング処理を行って得られた活性層
８１５、８１６中に存在するニッケル濃度は 5×10¹⁷at
oms/cm³ 以下にまで低減されていることがＳＩＭＳ（質
量二次イオン分析）によって確かめられている。（本明
細書中における濃度はＳＩＭＳ測定値の最小値で定義さ
れている。）

【００９８】現状では検出下限の問題で 5×10¹⁷atoms/
cm³ 以下としか判明していないが、実際には少なくとも
1×10¹⁴atoms/cm³ 程度までには到達していると考えて
いる。なお、実験的にはニッケル濃度が 5×10¹⁷atoms/
cm³ 以下であればＴＦＴ特性に影響を与えないことが判
っている。

【００９９】以上の様にして図８（Ｅ）に示す状態が得
られる。後は、実施例５に示した工程に従えば、図６
（Ｅ）の様な構造のＣＭＯＳ回路を作製することが可能
である。勿論、画素マトリクス回路を構成する画素ＴＦ
Ｔに対して本実施例の技術を適用することも可能であ
る。

【０１００】また、本実施例ではリンの添加手段として
イオン注入法またはイオンドーピング法を用いる例を示
しているが、リンを含む雰囲気中でのアニール（気相
法）、リンを含む絶縁膜中へのゲッタリング（固相法）
を利用しても良い。

【０１０１】〔実施例８〕本願発明では、実施例１で示
した構成の液晶モジュールの一部に逆スタガ型ＴＦＴを
スイッチング素子としたイメージセンサを形成すること
もできる。イメージセンサはＴＦＴ部と光電変換部とで
構成される。

【０１０２】本実施例の様な構成とすれば液晶パネル自
体にイメージセンサが内蔵されたシステムパネルが実現
可能であり、本願発明の効果がさらに顕著に発揮され
る。この場合、ＩＣチップに対してイメージセンサを制
御するための制御回路を組み込むことも有効である。

【０１０３】〔実施例９〕本願発明は、電気光学変調層
としてＥＬ材料（有機ＥＬ、無機ＥＬ）を用いたＥＬ表
示装置に適用することも可能である。ＥＬ表示装置は自
発光型素子であるので、高輝度、高視野角といった利点
を有し、直視型ディスプレイとしての用途に適してい
る。

【０１０４】本願発明は電気光学装置およびそれを用い
た電子機器の携帯性、機能性の向上を目的としているの
で、直視型ディスプレイに適用することで顕著な発明効
果を得ることができる。

【０１０５】〔実施例１０〕本実施例では、本願発明の
電気光学装置に搭載されるＩＣチップの構成例を図９に
示すブロック図を用いて説明する。なお、点線で囲まれ
た領域がＩＣチップのシステム構成である。また、本実
施例ではアナログ信号をデジタル処理した後、アナログ
変換して液晶パネルに送信する回路例を示す。

【０１０６】外部から送信されるアナログ信号はＲ信号
１１、Ｇ信号１２、Ｂ信号１３及び水平同期信号１４、
垂直同期信号１５である。ＲＧＢ信号１１〜１３はＡ／
Ｄコンバータ１６、ＶＲＡＭ１７（時間軸伸長を行
う）、γ補正＋極性反転回路１８、Ｄ／Ａコンバータ１
９を経てアナログ信号で出力される。

【０１０７】その間、クロックジェネレータ２０では水
平同期信号１４、垂直同期信号１５を元にＸＧＡ、ＳＸ
ＧＡ等に対応したクロックパルスやスタートパルスが形
成され、Ａ／Ｄコンバータ１６、ＶＲＡＭ１７、γ補正
＋極性反転回路１８等に送られる。クロックジェネレー
タ２０は制御マイコン２１で制御される。

【０１０８】こうして、必要な処理を終えたアナログ信
号としてＲ信号２２、Ｇ信号２３、Ｂ信号２４が出力さ
れる。液晶パネルにはＴＦＴでもってソース駆動回路２
５、ゲイト駆動回路２６、画素マトリクス回路２７が形
成され、前述のＲ信号２２、Ｇ信号２３、Ｂ信号２４が
ソース駆動回路２５へ送られる。

【０１０９】〔実施例１１〕本実施例では、本願発明の
電気光学装置に搭載されるＩＣチップの構成例を図１０
に示すブロック図を用いて説明する。本実施例はアナロ
グ信号をそのまま液晶パネルに送信する回路例を示す。

【０１１０】なお、基本的な構成は実施例１０で既に説
明したので、実施例１０と異なる点のみを説明すること
にする。

【０１１１】外部から送信されたアナログ信号（Ｒ信号
１１、Ｇ信号１２、Ｂ信号１３）は増幅回路３０、γ補
正＋極性反転回路１８、サンプルホールド３１、バッフ
ァアンプ３２を経て出力される。こうして、必要な処理
を終えたアナログ信号としてＲ信号３３、Ｇ信号３４、
Ｂ信号３５が出力される。これらの信号はソース駆動回
路２５へ送られる。

【０１１２】〔実施例１２〕本実施例では、本願発明の
電気光学装置に搭載されるＩＣチップの構成例を図１１
に示すブロック図を用いて説明する。本実施例はデジタ
ル信号をそのまま液晶パネルに送信する回路例を示す。

【０１１３】Ｒ信号４０、Ｇ信号４１、Ｂ信号４２は、
例えば６〜８bit に対応するデジタル信号である。ＲＧ
Ｂ信号４０〜４２はＶＲＡＭ４３、γ補正回路４４で必
要な処理が施され、Ｒ信号４５、Ｇ信号４６、Ｂ信号４
７となってソース駆動回路４８へと送信される。本実施
例の場合、ソース駆動回路４８はデジタル信号に対応し
た回路構成とする必要がある。

【０１１４】〔実施例１３〕本実施例では、本願発明の
電気光学装置に搭載されるＩＣチップの構成例を図１２
に示すブロック図を用いて説明する。本実施例はデジタ
ル信号を一旦演算処理してから液晶パネルに送信する回
路例を示す。

【０１１５】なお、基本的な構成は実施例１２で既に説
明したので、本実施例では相違点のみに着目して説明を
行う。

【０１１６】デジタル化されたＲＧＢ信号４０〜４２は
まずＤＳＰ（デジタルシグナルプロセッサ）５０で補正
演算処理が行われる。この時、補正データはフラッシュ
メモリ５１に記憶されており随時読み出しを行う。

【０１１７】そして、補正演算されたビデオ信号はＶＲ
ＡＭ４３、γ補正回路４４で処理されてＲ信号５２、Ｇ
信号５３、Ｂ信号５４となってソース駆動回路４８に送
信される。

【０１１８】〔実施例１４〕本実施例では、実施例１０
〜１３に示したシステム構成に入力するＲＧＢ信号を形
成する過程の構成例を図１３に示すブロック図を用いて
説明する。なお、本実施例の回路構成も、ワンチップ化
することで液晶パネル基板上に搭載することが可能であ
る。

【０１１９】図１３（Ａ）に示す様に、ＮＴＳＣ信号６
０はＹＣ分離回路６１でＹ（輝度）信号６２、Ｃ（色）
信号６３とに分離される。そして、それらの信号はＲＧ
Ｂ分離回路６４で、Ｒ信号６５、Ｇ信号６６、Ｂ信号６
７とに分離される。また、ここで水平同期信号６８、垂
直同期信号６９が形成される。

【０１２０】なお、ＰＡＬ方式の信号など他のＴＶ規格
の信号も同様の構成からなる回路で処理されて液晶パネ
ルへと送られる。

【０１２１】また、図１３（Ｂ）に示す様に、レーザー
ディスクやＢＳ（衛星放送）からの信号はＹ（輝度）信
号７０、Ｃ（色）信号７１として送られてくる。これを
ＲＧＢ分離回路６４で処理してＲ信号７２、Ｇ信号７
３、Ｂ信号７４とに分離する。また、水平同期信号７
５、垂直同期信号７６も形成される。

【０１２２】これらＲＧＢ信号及び水平・垂直同期信号
は実施例１０〜１３に示したそれぞれのシステム回路に
送信されて液晶パネルの駆動回路へと送られ、画素マト
リクス回路で映像として復元される。

【０１２３】〔実施例１５〕本実施例では、実施例１０
〜１３に示したシステム構成に入力するＲＧＢ信号を形
成する過程の構成例を図１４に示すブロック図を用いて
説明する。なお、本実施例では実施例１４と異なり、米
国等のデジタル放送に対応する（ＡＴＶに対応する）た
めの回路構成の例を示す。

【０１２４】ビデオ信号８０は、アンテナから受信され
たビデオ信号に対して様々な周波数変換処理を施した信
号である。この信号をＶＳＢ（またはＱＡＭ）復調回路
で元の周波数に変調する。そして、それをトランスポー
トデコーダ８２で符号化された信号に戻す。

【０１２５】こうして処理された信号をＭＰＥＧ２（デ
コーダ）８３に入れ、周波数帯域の伸長を行う。そし
て、フォーマット変換回路８４で所望のフォーマット信
号にして、さらにＲ信号８５、Ｇ信号８６、Ｂ信号８７
及び水平同期信号８８、垂直同期信号８９を形成する。

【０１２６】なお、ここまではデジタル信号を取り扱う
ので、最終的にアナログ信号として得たい場合には、フ
ォーマット変換回路８４の後にＤ／Ａコンバータ（図示
せず）を設けておけば良い。

【０１２７】以上の様にして得られたビデオ信号を実施
例１０〜１３に示したシステムで処理する。そこまでを
ＩＣチップで行い、ＩＣチップ上で処理されたビデオ信
号をＴＦＴでもって基板上に形成されたソース／ゲイト
駆動回路に送れば良い。

【０１２８】〔実施例１６〕

【０１２９】本実施例では、大型基板から複数枚の液晶
パネルを取り出す場合の製造工程（多面取り工程）につ
いて図１５を用いて説明する。なお、本実施例では大型
角基板から液晶パネル４枚を作製する場合を例にとる。

【０１３０】図１５（Ａ）はセル組み過程において貼り
合わせた同サイズの大型基板を分断する工程である。図
１５（Ａ）において、１５０１で示されるのはシール材
（封止材）であり、この囲みの内部に液晶材料が封入さ
れる。本実施例では、まず、図１５（Ａ）に示す様に液
晶注入口１５０２の形成される面をスクライバーによっ
て分断する。

【０１３１】スクライバーとは、基板に細い溝（スクラ
イブ溝）を形成した後に基板に小さな衝撃を与え、溝に
沿った亀裂（クラック）を発生させて基板を分断する装
置である。

【０１３２】なお、基板を分断するための装置としては
他にもダイサーが知られている。ダイサーとは、硬質カ
ッター（ダイシングソー）を高速回転させて基板を分断
する装置である。しかしながら、ダイサー使用時は熱と
研磨粉とを抑えるため水を大量にまく必要があるため、
液晶注入口が空いている図１５（Ａ）の状態では液晶注
入口に水が入ってしまうので使用できない。

【０１３３】ところで、図１５（Ａ）の工程では、スク
ライブ溝は基板表面近傍に形成されるので第１の基板側
（ＴＦＴを作製する側の基板）１５０３と第２の基板側
（対向側の基板）１５０４とにスクライブ溝を入れて分
断する。この様子を図１５（Ｂ）、（Ｃ）を用いて説明
する。

【０１３４】図１５（Ｂ）は、図１５（Ａ）を矢印が示
す方向から見た図である。まず、図１５（Ｂ）において
矢印で示す様に、第１の基板１５０３側と第２の基板１
５０４側の両面からスクライブ溝１５０５〜１５０８を
形成する。

【０１３５】この時、図１５（Ｂ）に示す様に、第１の
基板１５０３に形成されるスクライブ溝１５０８と第２
の基板１５０４に形成されるスクライブ溝１５０６とを
揃える。こうすることで、本願発明の構成（端面を揃え
る構成）が実現される。

【０１３６】また、この時、第２の基板１５０４のみに
スクライブ溝１５０５、１５０７を形成する。この様に
することで第２の基板１５０４の一部のみを部分的に除
去することが可能である。これにより第１の基板１５０
３の一部が露出する。

【０１３７】以上の様なスクライブ溝の形成が終了した
ら、カッティングにより分断を行い、図１５（Ｃ）の状
態を得る。前述の第１の基板１５０３が露出した部分１
５０９はＦＰＣ及びＩＣチップを取り付ける部分として
活用される。

【０１３８】また、本実施例の様に液晶注入口１５０２
の形成される側の端面が第１の基板と第２の基板とで揃
っていることは製造コストの低減につながる。なぜなら
ば、端面を揃えておけば後の液晶注入工程において液晶
注入口をちょうど液晶表面に接する様な恰好にできるた
め、準備する液晶の液面高さを最小限に抑えられるから
である。即ち、液晶を効率良く使用できるのでコスト低
減に大きく寄与することになる。

【０１３９】こうして２枚の液晶パネルが一組となった
２つの基板に分断される。次に、この２つの基板のぞれ
ぞれに対して液晶材料の注入・封止工程を行う。この工
程は公知の工程に従えば良いので説明は省略する。

【０１４０】この時、２枚分の液晶パネルに対して一度
に液晶材料を注入することが可能である。勿論、２つの
基板を同時にバッチ処理にして４枚分の液晶パネルに対
して一度に液晶材料を注入することも可能である。

【０１４１】以上の様にして、液晶材料の注入工程及び
シール材の封止工程が終了したら、次に図１６に示す様
な方向に沿ってダイサーによる分断を行う。なお、前工
程で液晶材料１５１０を封入したので、この分断工程で
はダイサーの使用が可能である。なお、１５１１は液晶
材料を封止するための封止材である。

【０１４２】ダイサーを用いる利点としては分断ミスが
スクライバーよりも少なく歩留りが高い点と、第１の基
板と第２の基板とを一括で分断することが可能であるの
でスループットを向上できる点が挙げられる。

【０１４３】以上の様な分断工程によって４枚の液晶パ
ネルが個々に分断される。この分断工程ではダイサーで
一括に行えば良いので、スクライバーの様に基板の両側
からスクライブしなくてはならないという煩わしさがな
い。

【０１４４】また、本願発明ではＩＣチップを取り付け
る部分に隣接する端面以外の全ての端面において第１の
基板の端面と第２の基板の端面とを揃えるので、図１６
に示す分断と同時に液晶パネルの分断工程が終了する。

【０１４５】ところで、本実施例では分断工程において
スクライバーによる分断とダイサーによる分断とを使い
分けているが、その使い分けには以下に示す様な注意が
必要である。

【０１４６】まず、スクライバーを使用する場合、スク
ライブ溝に衝撃を与えてクラックを発生させ、それに沿
って基板を分断するため分断時に基板上に形成された素
子（ＴＦＴ等）に対してストレスがかかりやすい。素子
にかかったストレスは素子特性の劣化等を招く可能性が
あるので好ましくない。

【０１４７】従って、分断面の近傍に高い動作速度を必
要とする様な回路が構成されている場合には、ストレス
が非常に悪影響を与えるのでスクライバーによる分断を
避けてダイサーによる分断を行うのが好ましい。換言す
ればストレスの影響を受けやすい回路の配置された近傍
を分断する場合には極力ダイサーを用い、ストレスの影
響がさほど現れない様な回路の配置された近傍を分断す
る場合のみにスクライバーを用いるのが望ましい。

【０１４８】また、例えば基板上にＴＦＴでもって形成
された駆動回路は、液晶材料で覆われているとストレス
を受けにくい。従って、液晶を封入するシール材に囲ま
れた領域内に駆動回路が形成されている場合には、スク
ライバーを使ってもストレスが伝わりにくい。また、ダ
イサー用いるのならば、画素マトリクス回路上のみに液
晶層を配置し、駆動回路上には液晶層が存在しない様な
構成としても分断時のストレスを受けにくい。

【０１４９】以上の様に、分断する基板面の近傍にどの
様な回路が配置されているかによってスクライバーによ
る分断とダイサーによる分断とを使い分けることは非常
に有効である。本実施例の様にスクライバーとダイサー
とを使い分ける場合にはこの様な注意が非常に大きな意
味を持つ。

【０１５０】〔実施例１７〕本願発明の液晶モジュール
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、液晶モジュール
に代表される電気光学装置を搭載した製品と定義する。

【０１５１】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話等）などが挙げられる。それら
の一例を図１７に示す。

【０１５２】図１７（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本願発明を表示装置２００４等に適用
することができる。

【０１５３】図１７（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本願発明を表示装置２１０２に適用
することができる。

【０１５４】図１７（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本願発明は表示装置２２
０５等に適用できる。

【０１５５】図１７（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、バンド部
２３０３で構成される。本発明は表示装置２３０２に適
用することができる。

【０１５６】図１７（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０１５７】図１７（Ｆ）はフロント型プロジェクター
であり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に適用することができ
る。

【０１５８】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。特に、携帯性を重視した電子機器には非常に効果
的であると言える。

【０１５９】例えば、ＩＣチップで様々な信号処理を行
えるので、実施的に液晶モジュールのみで電子機器の殆
どの機能を果たしてしまう。即ち、カード型モバイルコ
ンピュータの如き電子機器をも実現しうる。

【０１６０】

【発明の効果】本願発明はＴＦＴを作製する側の基板と
対向側の基板とを極力端面を揃える様にして貼り合わ
せ、ＦＰＣ取り付け部にＩＣチップを取り付けるため、
極めてコンパクトな電気光学装置（特に液晶モジュー
ル）を構成することができる。

【０１６１】そのため、ＩＣチップ搭載型のシステムパ
ネルを最小限のサイズで実現できるので、非常にコンパ
クトで、且つ、多機能性を有する液晶モジュールを実現
できる。これはそのまま電子機器の小型化・軽量化（携
帯性の向上）に寄与する。

【０１６２】また、画素マトリクス回路及び駆動回路を
構成するボトムゲイト型ＴＦＴ（特に逆スタガ型ＴＦ
Ｔ）は安価な製造コストで作製可能であるため、液晶モ
ジュールの低コスト化、さらには電子機器の低コスト化
が望める。

【図面の簡単な説明】

【図１】液晶モジュールの構成を示す図。

【図２】液晶モジュールの構成を示す図。

【図３】液晶モジュールを構成する回路の拡大図を
示す図。

【図４】液晶モジュールを構成する回路の拡大図を
示す図。

【図５】ボトムゲイト型ＴＦＴの作製工程を示す
図。

【図６】ボトムゲイト型ＴＦＴの作製工程を示す
図。

【図７】液晶モジュールの断面構造を説明するため
の図。

【図８】ボトムゲイト型ＴＦＴの作製工程を示す
図。

【図９】液晶モジュールのシステム構成を示す図。

【図１０】液晶モジュールのシステム構成を示す図。

【図１１】液晶モジュールのシステム構成を示す図。

【図１２】液晶モジュールのシステム構成を示す図。

【図１３】液晶モジュールのシステム構成を示す図。

【図１４】液晶モジュールのシステム構成を示す図。

【図１５】多面取りの際の分断工程を説明するための
図。

【図１６】多面取りの際の分断工程を説明するための
図。

【図１７】電子機器の一例を説明するための図。

【符号の説明】

１０１第１の基板１０２画素マトリクス回路１０３ソース駆動回路１０４ゲイト駆動回路１０５第２の基板１０６ＦＰＣ１０７〜１０９端面１１０、１１１ＩＣチップ

───────────────────────────────────────────────────── フロントページの続き (72)発明者福永健司神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数のボトムゲイト
型ＴＦＴ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板と前記第２の基板は、任意の端面を除く
全ての端面を互いに揃えて貼り合わされており、前記任意の端面に隣接する前記第１の基板上に前記ＩＣ
チップが取り付けられていることを特徴とする電気光学
装置。
【請求項２】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数のボトムゲイト
型ＴＦＴ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板と前記第２の基板は、ＦＰＣを取り付け
る部分を除いて互いの端面を全て揃えて貼り合わされて
おり、前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付
けられていることを特徴とする電気光学装置。
【請求項３】第１の基板及び第２の基板と、前記第１の基板と前記第２の基板との間に設けられた電
気光学変調層と、を有する電気光学装置において、前記第１の基板上には画素マトリクス回路、ソース駆動
回路及びゲイト駆動回路を構成する複数のボトムゲイト
型ＴＦＴ並びにロジック回路を構成する１個乃至複数個
のＩＣチップが設けられ、前記第１の基板はＦＰＣを取り付ける部分においてのみ
露出しており、前記ＦＰＣを取り付ける部分に前記ＩＣチップが取り付
けられていることを特徴とする電気光学装置。
【請求項４】請求項１乃至請求項３において、前記第１
の基板はガラス基板であることを特徴とする電気光学装
置。
【請求項５】請求項１乃至請求項３において、前記ＩＣ
チップはＣＯＧ方式で取り付けられていることを特徴と
する電気光学装置。
【請求項６】請求項１乃至請求項３において、前記ＩＣ
チップはＴＡＢ方式で取り付けられていることを特徴と
する電気光学装置。
【請求項７】請求項１乃至請求項３において、前記ＩＣ
チップはＡ／Ｄコンバータ、ＶＲＡＭ、γ補正＋極性反
転回路、Ｄ／Ａコンバータ、クロックジェネレータ、制
御マイコンを含むことを特徴とする電気光学装置。
【請求項８】請求項１乃至請求項３において、前記ＩＣ
チップは増幅回路、γ補正＋極性反転回路、サンプルホ
ールド回路、バッファアンプ、クロックジェネレータ、
制御マイコンを含むことを特徴とする電気光学装置。
【請求項９】請求項１乃至請求項３において、前記ＩＣ
チップはＶＲＡＭ、γ補正回路、クロックジェネレー
タ、制御マイコンを含むことを特徴とする電気光学装
置。
【請求項１０】請求項１乃至請求項３において、前記Ｉ
ＣチップはＤＳＰ、フラッシュメモリ、ＶＲＡＭ、γ補
正回路、クロックジェネレータ、制御マイコンを含むこ
とを特徴とする電気光学装置。
【請求項１１】請求項１乃至請求項７において、前記Ｉ
ＣチップはＹＣ分離回路および／またはＲＧＢ分離回路
を含むことを特徴とする電気光学装置。
【請求項１２】請求項１乃至請求項７において、前記Ｉ
ＣチップはＶＳＢ／ＱＡＭ復調回路、トランスポートデ
コーダ、ＭＰＥＧ２（デコーダ）、フォーマット変換回
路を含むことを特徴とする電気光学装置。
【請求項１３】請求項１乃至請求項３において、前記ボ
トムゲイト型ＴＦＴとは逆スタガ型ＴＦＴであることを
特徴とする電気光学装置。