JP2001350421A - 表示装置およびこれを用いた携帯端末 - Google Patents

表示装置およびこれを用いた携帯端末

Info

Publication number
JP2001350421A
JP2001350421A JP2000171700A JP2000171700A JP2001350421A JP 2001350421 A JP2001350421 A JP 2001350421A JP 2000171700 A JP2000171700 A JP 2000171700A JP 2000171700 A JP2000171700 A JP 2000171700A JP 2001350421 A JP2001350421 A JP 2001350421A
Authority
JP
Japan
Prior art keywords
substrate
display device
liquid crystal
pixel
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000171700A
Other languages
English (en)
Other versions
JP2001350421A5 (ja
JP4649706B2 (ja
Inventor
Masumitsu Ino
益充 猪野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000171700A priority Critical patent/JP4649706B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020027001378A priority patent/KR100882248B1/ko
Priority to CNB018022901A priority patent/CN1286078C/zh
Priority to TW090113833A priority patent/TWI288288B/zh
Priority to PCT/JP2001/004815 priority patent/WO2001095298A1/ja
Priority to US10/049,052 priority patent/US7193677B2/en
Priority to KR1020087006567A priority patent/KR100886885B1/ko
Priority to EP01936896A priority patent/EP1248249B1/en
Publication of JP2001350421A publication Critical patent/JP2001350421A/ja
Priority to NO20020608A priority patent/NO326236B1/no
Publication of JP2001350421A5 publication Critical patent/JP2001350421A5/ja
Application granted granted Critical
Publication of JP4649706B2 publication Critical patent/JP4649706B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Fittings On The Vehicle Exterior For Carrying Loads, And Devices For Holding Or Mounting Articles (AREA)
  • Telephone Set Structure (AREA)

Abstract

(57)【要約】 【課題】 ＩＣチップをＬＣＤパネルの裏面側に配し、
フレキシブルケーブルでＬＣＤパネル内の回路部と電気
的接続を行う構成を採った場合、ＩＣチップおよびフレ
キシブルケーブルの厚みの分だけ液晶表示装置全体の肉
厚が厚くなる。 【解決手段】 複数の画素１１が行列状に配置されてな
る画素部１２とこの画素部１２に対して画素信号を書き
込むべく駆動する駆動系（１３，１４）とが形成された
第１の基板と、この第１の基板に対して対向配置された
第２の基板と、これら基板間に保持された液晶層とを具
備する液晶表示装置において、駆動系（１３，１４）を
制御する制御系（２３，２４，２５）を、半導体チップ
で第１の基板上にＣＯＧ法によって実装するようにす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表示装置およびこ
れを用いた携帯端末に関し、特に液晶ディスプレイ（Ｌ
ＣＤ；liquid crystal display）やエレクトロルミネセ
ンス（ＥＬ；electroluminescence）ディスプレイなど
の表示装置およびこれを表示部として用いた携帯端末に
関する。
【０００２】
【従来の技術】テレビジョン受像機、コンピュータある
いは携帯端末などの表示装置として、近年、薄型で低消
費電力のパネルディスプレイが多用されるようになって
きている。このパネルディスプレイとしては、ガラス基
板等の透明絶縁基板（パネル）上に、スイッチング素子
として例えばＴＦＴ(thin film transistor；薄膜トラ
ンジスタ）を用いた画素を行列状に多数配列し、液晶や
エレクトロルミネセンス等の電気光学効果を有する物質
と組み合わせたアクティブマトリクス型表示装置が知ら
れている。
【０００３】このアクティブマトリクス型表示装置とし
て、従来、例えば、画素部を駆動するために基板上に形
成される周辺回路のうちの少なくとも一部の周辺回路
を、画素に接続されたアクティブ素子と同様の相補型の
ＴＦＴで構成し、残りの周辺回路を半導体チップで構成
した液晶表示装置が知られている（特開平４−２４２７
２４号公報参照）。
【０００４】
【発明が解決しようとする課題】この従来技術の場合に
は、図１２に示すように、一部の周辺回路１０１が形成
された透明絶縁基板１０２と、これと対向配置された透
明絶縁基板（対向基板）１０３との間に液晶層１０４を
保持してなる液晶表示装置において、半導体チップで構
成した周辺回路、即ちＩＣチップ１０５を、透明絶縁基
板１０２の周辺回路１０１とは反対側の面に取り付け、
フレキシブルケーブル１０６を用いて周辺回路１０１と
の間の電気的接続をなす構成を採ることになる。
【０００５】しかしながら、かかる構成を採った場合
に、図１２から明らかなように、ＩＣチップ１０５およ
びフレキシブルケーブル１０６の厚みｔａ（例えば、１
ｍｍ程度）の分だけ液晶表示装置全体の肉厚ｔｂが厚く
なる。したがって、当該液晶表示装置を表示部として用
いる機器の厚みも厚くなってしまう。特に、携帯端末、
例えば携帯電話機では、装置本体の薄型化が進められて
おり、この携帯電話機の表示部として用いられる液晶表
示装置の肉厚ｔｂが厚いと、電話機本体の薄型化の妨げ
となる。
【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、装置全体の薄型化を
可能とした表示装置およびこれを用いた携帯端末を提供
することにある。
【０００７】
【課題を解決するための手段】本発明による表示装置
は、複数の画素が行列状に配置されてなる画素部とこの
画素部に対して画素信号を書き込むべく駆動する駆動系
とが形成された第１の基板と、第１の基板に対して所定
の間隔をもって対向配置された第２の基板と、第１，第
２の基板間に保持された電気光学効果を有する物質層と
を具備する表示装置であって、上記駆動系を制御する制
御系を有し、この制御系が半導体チップで第１の基板上
に形成された構成となっている。そして、この表示装置
は、携帯電話機などの携帯端末において、その表示部と
して用いられる。
【０００８】上記構成の表示装置およびこれを用いた携
帯端末において、駆動系が形成された基板上に、当該駆
動系を制御する制御系を半導体チップで形成すること
で、表示装置全体の厚さが半導体チップの厚さに依存す
ることがない。したがって、表示装置全体の薄型化、ひ
いてはこれを表示部として用いる携帯端末の薄型化が図
れる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る液晶表示装置の構成例を示す概略構成図
であり、アナログ点順次駆動方式のアクティブマトリク
ス型液晶表示装置に適用された場合を示している。
【００１０】図１において、本実施形態に係るアクティ
ブマトリクス型液晶表示装置は、画素１１が行列状に多
数配列されてなる画素部（有効画素領域）１２、画素部
１２の各画素１１を行単位で順次選択する垂直ドライバ
１３、行単位で選択された各画素１１に画素信号を書き
込む水平ドライバ１４およびこれらドライバ１３，１４
をコントロールする制御系１５がＬＣＤパネル１６上に
実装された構成となっている。
【００１１】ＬＣＤパネル１６は、２枚の透明絶縁基板
（例えば、ガラス基板）を有し、画素部１２において、
一方の基板上にｍ行分のゲートライン（垂直選択ライ
ン)１７-1〜１７-mとｎ列分の信号ライン（ソースライ
ン）１８-1〜１８-nとがマトリクス状に配線されるとと
もに、所定の間隔をもって対向配置された他方の基板と
の間に液晶層が保持された構造となっている。そして、
ゲートライン１７-1〜１７-mと信号ライン１８-1〜１８
-nとの各交叉部分に画素１１が配される。
【００１２】画素１１の各々は、ゲート電極がゲートラ
イン１７-1〜１７-mに接続され、ソース電極が信号ライ
ン１８-1〜１８-nに接続された画素トランジスタである
ポリシリコンＴＦＴ１９と、このＴＦＴ１９のドレイン
電極に画素電極が接続された液晶セル（液晶容量）２０
と、ＴＦＴ１９のドレイン電極に一方の電極が接続され
た補助容量２１とから構成されている。
【００１３】この画素構造において、液晶セル２０は、
ＴＦＴ１９で形成される画素電極とこれに対応して形成
される対向電極との間で発生する容量を意味する。この
液晶セル２０の対向電極は、補助容量２１の他方の電極
と共にコモン線２２に接続されている。コモン線２２に
は、所定の直流電圧がコモン電圧ＶＣＯＭとして与えら
れる
【００１４】ここで、液晶セル２０の駆動法として、例
えばコモン電圧ＶＣＯＭを１Ｈ（１水平期間）ごとに反
転するいわゆるコモン反転駆動法が採られる。このコモ
ン反転駆動法を用いることにより、コモン電圧ＶＣＯＭ
の極性が１Ｈごとに反転することから、各画素１１に画
素信号を書き込むための水平ドライバ１４の低電源電圧
化が図れ、デバイス全体の消費電力の低減に寄与できる
ことになる。
【００１５】垂直ドライバ１３は、例えば図２に示すよ
うに、シフトレジスタ３１、レベルシフタ３２およびゲ
ートバッファ３３を有する構成となっている。シフトレ
ジスタ３１は、垂直スタートパルスＶＳＴが入力される
と、この垂直スタートパルスＶＳＴを垂直クロックＶＣ
Ｋに同期して順次転送することによって各転送段からシ
フトパルスとして順次出力する。
【００１６】レベルシフタ３２は、シフトレジスタ３１
の各転送段から出力されるシフトパルスを昇圧してゲー
トバッファ３３に供給する。ゲートバッファ３３は、レ
ベルシフタ３２で昇圧されたシフトパルスを垂直走査パ
ルスとして画素部１２のゲートライン１７-1〜１７-mに
順次印加し、画素部１２の各画素１１を行単位で選択駆
動することによって垂直走査を行う。
【００１７】水平ドライブ１４は、例えば図３に示すよ
うに、シフトレジスタ３４、レベルシフタ、データラッ
チ回路３６、Ｄ／Ａコンバータ３７およびバッファ３８
を有する構成となっている。シフトレジスタ３４は、水
平スタートパルスＨＳＴが入力されると、この水平スタ
ートパルスＨＳＴを水平クロックＨＣＫに同期して順次
転送することによって各転送段からシフトパルスとして
順次出力し、水平走査を行う。
【００１８】レベルシフタ３５は、シフトレジスタ３４
の各転送段から出力されるシフトパルスを昇圧してデー
タラッチ回路３６に供給する。データラッチ回路３６
は、レベルシフタ３５を通してシフトレジスタ３４から
与えられるシフトパルスに応答して、入力される所定ビ
ットのデジタル画像データｄａｔａを順次ラッチする。
Ｄ／Ａコンバータ３７は例えば基準電圧選択型の構成を
とり、データラッチ回路３６にラッチされたデジタル画
像データをアナログ画像信号に変換し、バッファ３８を
通して画素部１２の信号ライン１８-1〜１８-nに与え
る。
【００１９】再び図１において、垂直ドライバ１３およ
び水平ドライバ１４を制御する制御系１５は、タイミン
グコントローラ（ＴＣ）２３、基準電圧発生源２４およ
びＤＣ-ＤＣコンバータ２５などを有し、これら回路が
画素部１２と同一の基板、即ちＬＣＤパネル１６上に垂
直ドライバ１３および水平ドライバ１４と共に実装され
た構成となっている。
【００２０】この制御系１５において、タイミングコン
トローラ２３には、例えば、外部の電源部（図示せず）
から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）から
デジタル画像データｄａｔａが、外部のクロック発生器
（図示せず）からクロックＣＬＫがそれぞれ図示せぬＴ
ＣＰ(tape carrier package)を通して入力される。
【００２１】なお、本例では、ＣＰＵ、画像データを格
納するメモリあるいはクロック発生器をＬＣＤパネル１
６の外部に設けるとしたが、それらの少なくとも１つを
制御系１５の一部としてＬＣＤパネル１６上に実装する
ことも可能である。
【００２２】タイミングコントローラ２３は、タイミン
グ制御しつつ、垂直スタートパルスＶＳＴ、垂直クロッ
クＶＣＫなどのクロック信号および各種のコントロール
信号を垂直ドライバ１３に、水平スタートパルスＨＳ
Ｔ、水平クロックＨＣＫなどのクロック信号、各種のコ
ントロール信号およびデジタル画像データｄａｔａを水
平ドライバ１４にそれぞれ供給する。
【００２３】基準電圧発生源２４は、互いに電圧値の異
なる複数の基準電圧を発生し、これら複数の基準電圧を
水平ドライバ１４の基準電圧選択型Ｄ／Ａコンバータ３
７に対してその基準電圧として与える。ＤＣ-ＤＣコン
バータ２５は、低い電圧の直流電圧（低電圧)を２種類
以上の高い直流電圧（高電圧）に変換して垂直ドライバ
１３、水平ドライバ１４、基準電圧発生源２４などの各
回路部に与える。
【００２４】上記構成の点順次駆動方式のアクティブマ
トリクス型液晶表示装置において、垂直ドライバ１３お
よび水平ドライバ１４を構成するトランジスタは、ＴＦ
Ｔ、特に画素部１２の画素トランジスタと同じポリシリ
コンＴＦＴにより、画素部１２と同じ透明絶縁基板上で
かつ液晶層がシール部材によって封止される領域内に形
成される。この場合、ポリシリコンの移動度の関係で、
垂直ドライバ１３および水平ドライバ１４の駆動周波数
の動作範囲は１０ＭＨｚ以下に限定される。
【００２５】画素部１２の画素トランジスタおよび駆動
系を構成とするトランジスタとして用いられるポリシリ
コンＴＦＴには、ゲート電極が酸化膜の下に配置される
ボトムゲート構造のものと、ゲート電極が酸化膜の上に
配置されるトップゲート構造のものとがある。これらポ
リシリコンＴＦＴの断面構造を図４（ａ），（ｂ)に示
す。
【００２６】図４（ａ）に示すボトムゲート構造のＴＦ
Ｔでは、ガラス基板４１の上にゲート電極４２が形成さ
れ、その上にゲート酸化膜４３を介してポリシリコン
（Ｐｏｌｙ−Ｓｉ）層４４が形成され、さらにその上に
層間絶縁膜４５が形成されている。また、ゲート電極４
２の側方のゲート絶縁膜４３上には、Ｎ+拡散層からな
るソース領域４６およびドレイン領域４７が形成され、
これら領域４６，４７にはソース電極４８およびドレイ
ン電極４９がそれぞれ接続されている。
【００２７】図４（ｂ）に示すトップゲート構造のＴＦ
Ｔでは、ガラス基板５１の上にポリシリコン層５２が形
成され、その上にゲート酸化膜５３を介してゲート電極
５４が形成され、さらにその上に層間絶縁膜５５が形成
されている。また、ポリシリコン層５２の側方のガラス
基板５１上には、Ｎ+拡散層からなるソース領域５６お
よびドレイン領域５７が形成され、これら領域５６，５
７にはソース電極５８およびドレイン電極５９がそれぞ
れ接続されている。
【００２８】一方、制御系１５のタイミングコントロー
ラ２３、基準電圧発生源２４およびＤＣ-ＤＣコンバー
タ２５は、単結晶シリコンによってＩＣ化される。そし
て、このシリコンＩＣは、垂直ドライバ１３および水平
ドライバ１４と同一平面上、即ちこれらドライバ１３，
１４が形成された基板（透明絶縁基板）上に例えばＣＯ
Ｇ(chip on glass)法によって実装される。この単結晶
シリコンによって形成されたシリコンＩＣは、１００Ｍ
Ｈｚでも駆動することが可能である。
【００２９】上述したように、低速駆動で特性バラツキ
が大きい回路部分、即ち垂直ドライバ１３および水平ド
ライバ１４に関してポリシリコンＴＦＴを用いて構成す
ることにより、信頼性の面において、ポリシリコンＴＦ
Ｔによる回路部分は画素部１２の密閉された空間で封印
された構造になるため、ＴＦＴのＶｔｈ（閾値電圧）シ
フトの原因となるＮａ＋イオン等の混入がなくなる。こ
のとき、液晶表示装置の厚さの面においては、ＴＦＴは
液晶セル（液晶層）に比べて無視できるほど薄いため、
液晶表示装置自体の厚さを増加させる要因とはならな
い。
【００３０】一方、高速駆動する回路部分、もしくは特
性バラツキが小さい回路部分、即ち制御系１５のタイミ
ングコントローラ２３、基準電圧発生源２４およびＤＣ
-ＤＣコンバータ２５に関しては単結晶シリコンでＩＣ
化し、垂直ドライバ１３および水平ドライバ１４と同一
基板上に配置する構成を採る。この場合の液晶表示装置
の横断面を図５に示す。
【００３１】図５において、先述したように、垂直ドラ
イバ１３などが形成された透明絶縁基板６１と、これと
対向配置された透明絶縁基板（対向基板）６２との間に
液晶層６３を保持し、かつシール部材６４で封止してな
る液晶表示装置において、制御系１５をＩＣ化してなる
ＩＣチップ６５は、垂直ドライバ１３などが形成された
透明絶縁基板６１上にＣＯＧ法によって実装される。
【００３２】図６に、透明絶縁基板６１上の回路部分と
ＩＣチップ６５との電気的な接続部分の構造を示す。図
６において、ＩＣチップ６５はシリコン基板６５１上に
回路部分６５２が形成され、その回路部分６５２が外部
接続端子（バンプ材）６５３に電気的に結線された構成
となっている。そして、その外部接続端子６５３が異方
性導電膜６６を介して透明絶縁基板６１上の回路配線、
例えばアルミ配線６１１に電気的に接続されることにな
る。なお、透明絶縁基板６１とＩＣチップ６５との間に
は、層間絶縁膜６７が介在している。
【００３３】このように、ＩＣチップ６５を透明絶縁基
板６１上に実装した場合、ＩＣチップ６５自体について
は、ＩＣ作製時に保護層がシリコンＩＣ上に形成される
ため信頼性の面で問題になることはない。なお、ＣＯＧ
構造であるため、透明絶縁基板との接続部の金属材料に
対して信頼性強化を施す必要がある。そのためには、Ｉ
Ｃチップ６５を透明絶縁基板６１に形成した後に、ＩＣ
チップ６５と基板６１を囲むように、シリコンレジンに
よる保護層を形成するようにすれば良い。
【００３４】上記実装構造において、ＩＣチップ６５
は、その厚さｔ１（０．７ｍｍ程度）が対向側の透明絶
縁基板６２およびシール部材６４を合わせた厚さｔ２以
下になるように形成される。これにより、液晶表示装置
全体の厚さ（肉厚）ｔ３がＩＣチップ６５の厚さｔ１に
依存することがないため、液晶表示装置の薄型化が図れ
る。すなわち、透明絶縁基板６１、透明絶縁基板６２お
よびシール部材６４のトータルの厚さｔ３が液晶表示装
置自体の厚さとなる。
【００３５】また、周辺回路をＩＣ化し、このＩＣチッ
プ６５を透明絶縁基板６１上に実装することにより、Ｌ
ＣＤパネル１６の外部回路と電気的に接続する箇所を少
なくすることができるため、ＬＣＤパネル１６の機械振
動などに対する信頼性を向上できるとともに、製造工程
での電気的な接続不良の発生も少なくなる。
【００３６】ところで、モジュール実装に当たり、ＣＯ
Ｇ法によって実装されるＩＣチップ６５の機械的強度
は、画素部１２の液晶セルを形成している部分の接着強
度よりも弱くなりがちである。これに対して、ＩＣチッ
プ６５の厚さｔ１を、透明絶縁基板６２およびシール部
材６４を合わせた厚さｔ２以下、好ましくは当該厚さｔ
２よりも薄くなるように設定することで、ＩＣチップ６
５に対して外部から力が加わりにくい構造とすることが
できる。
【００３７】また、本実施形態に係る液晶表示装置にお
いては、装置自体の薄型化を図ることに加えて、装置自
体の軽量化を図るために、透明絶縁基板６１，６２の基
板材料としてＰＥＴ(polyethylene telephtalete)やＰ
ＥＳ(polyethersulfone)などの有機材料を用いるように
する。
【００３８】透明絶縁基板６１，６２の基板材料の組み
合わせとしては、次の４つのケースが考えられる。ケー
ス１では、透明絶縁基板６１，６２の基板材料として共
にシリコン酸化物を用いる。ケース２では、透明絶縁基
板６１の基板材料としてシリコン酸化物を用い、透明絶
縁基板６２の基板材料としてＰＥＴやＰＥＳなどの有機
材料を用いる。ケース３では、透明絶縁基板６１，６２
の基板材料として共にＰＥＴやＰＥＳなどの有機材料を
用いる。ケース４では、透明絶縁基板６１の基板材料と
してＰＥＴやＰＥＳなどの有機材料を用い、透明絶縁基
板６２の基板材料としてシリコン酸化物を用いる。
【００３９】ケース１〜ケース４の基板材料の組み合わ
せのうち、ケース３の組み合わせ、即ち透明絶縁基板６
１，６２の基板材料として共にＰＥＴやＰＥＳなどの有
機材料を用いるのが、当該材料が非常に軽量であること
から、液晶表示装置自体の薄型化および軽量化を図る上
で一番有利である。
【００４０】なお、上記実施形態においては、アナログ
点順次駆動方式のアクティブマトリクス型液晶表示装置
に適用した場合について説明したが、これに限られるも
のではなく、以下に説明するいわゆる時分割駆動方式
（セレクタ方式）のアクティブマトリクス型液晶表示装
置にも適用可能である。
【００４１】図７は、本発明が適用された時分割駆動方
式のアクティブマトリクス型液晶表示装置の構成例を示
す概略構成図である。
【００４２】図７において、時分割駆動方式のアクティ
ブマトリクス型液晶表示装置は、画素７１が行列状に多
数配列されてなる画素部７２、画素部７２の各画素７１
を行単位で順次選択する垂直ドライバ７３、行単位で選
択された各画素７１に画素信号を書き込む水平ドライバ
７４、時分割駆動のための時分割スイッチ部７５および
垂直、水平ドライバ７３，７４や時分割スイッチ部７５
をコントロールする制御系７６がＬＣＤパネル７７上に
実装された構成となっている。
【００４３】画素７１の各々は、ゲート電極がゲートラ
イン７８-1〜７８-mに接続され、ソース電極が信号ライ
ン７９-1〜７９-nに接続されたポリシリコンＴＦＴ８０
と、このＴＦＴ８０のドレイン電極に画素電極が接続さ
れた液晶セル８１と、ＴＦＴ２０のドレイン電極に一方
の電極が接続された補助容量８２とから構成されてい
る。かかる構成の画素７１の各々において、液晶セル８
１の対向電極は、補助容量８２の他方の電極と共にコモ
ン線８３に接続されている。コモン線８３には、所定の
直流電圧がコモン電圧ＶＣＯＭとして与えられる
【００４４】ここで、時分割駆動法について説明する。
時分割駆動法とは、画素部７２の互いに隣り合う複数本
の信号ラインを１単位（ブロック）として分割し、この
１分割ブロック内の複数本の信号ラインに与える信号電
圧を時系列で水平ドライバ７４の各出力端子から出力す
る一方、複数本の信号ラインを１単位として時分割スイ
ッチ部７５を設け、この時分割スイッチ部７５によって
水平ドライバ７４から出力される時系列の信号電圧を時
分割でサンプリングして複数本の信号ラインに順次与え
る駆動方法である。
【００４５】この時分割駆動を実現するために、水平ド
ライバ７４は、複数本の信号ラインを１単位とし、これ
ら複数本の信号ラインに与える信号電圧を時系列で出力
する構成となっている。この水平ドライバ７４の構成の
一例を図８に示す。
【００４６】図８から明らかなように、水平ドライバ７
４は、シフトレジスタ８４、サンプリングスイッチ群８
５、レベルシフタ８６、データラッチ回路８７およびＤ
／Ａコンバータ８８を有し、本例では、例えば５ビット
のデジタル画像データｄａｔａ１〜ｄａｔａ５や電源電
圧Ｖｄｄ，Ｖｓｓをシフトレジスタ８４のシフト方向に
おける両側から取り込む構成となっている。
【００４７】上記構成の水平ドライバ７４において、シ
フトレジスタ８４は、水平スタートパルスＨＳＴが入力
されると、この水平スタートパルスＨＳＴを水平クロッ
クＨＣＫに同期して順次転送することによって各転送段
からシフトパルスとして順次出力し、水平走査を行う。
サンプリングスイッチ群８５におけるサンプリングスイ
ッチの各々は、シフトレジスタ８４から順次出力される
シフトパルス（サンプリングパルス）に応答して、入力
されるデジタル画像データｄａｔａ１〜ｄａｔａ５を順
次サンプリングする。
【００４８】レベルシフタ８６は、サンプリングスイッ
チ群８５でサンプリングされた例えば５Ｖのデジタルデ
ータを液晶駆動電圧のデジタルデータに昇圧する。デー
タラッチ回路８７は、レベルシフタ８６で昇圧されたデ
ジタルデータを１Ｈ分蓄積するメモリである。Ｄ／Ａコ
ンバータ８８は例えば基準電圧選択型の構成をとり、デ
ータラッチ回路８７から出力される１Ｈ分のデジタル画
像データをアナログ画像信号に変換して出力する。
【００４９】そして、水平ドライバ７４として、いわゆ
るカラム反転駆動方式のものが用いられる。この水平ド
ライバ７４は、カラム反転駆動を実現するために、各出
力端子の奇数、偶数ごとに電位が反転する信号電圧を出
力し、かつその信号電圧の極性を１フィールドごとに反
転する。ここで、カラム反転駆動方式とは、垂直方向に
隣接する画素間では同極性となり、しかもこの画素極性
の状態を１フィールドごとに反転させる駆動方式であ
る。なお、水平ドライバ７４は、１Ｈコモン（ＶＣＯ
Ｍ）反転駆動にも対応可能である。
【００５０】一方、時分割スイッチ部７５は、水平ドラ
イバ７４から出力される時系列の信号電圧を時分割でサ
ンプリングするアナログスイッチ（トランスミッション
スイッチ）によって構成されている。この時分割スイッ
チ部７５の具体的な構成例を図９に示す。なお、この時
分割スイッチ部７５は、水平ドライバ７４の各出力に対
して１個ずつ設けられるものである。また、ここでは、
Ｒ（赤），Ｇ（緑），Ｂ（青）に対応して３時分割駆動
を行う場合を例に採って示している。
【００５１】この時分割スイッチ部７５は、ＰｃｈＭＯ
ＳトランジスタおよびＮｃｈＭＯＳトランジスタが並列
に接続されてなるＣＭＯＳ構成のアナログスイッチ７５
-1，７５-2，７５-3によって構成されている。なお、本
例では、アナログスイッチ７５-1，７５-2，７５-3とし
て、ＣＭＯＳ構成のものを用いるとしたが、ＰＭＯＳあ
るいはＮＭＯＳ構成のものを用いることも可能である。
【００５２】この時分割スイッチ部７５において、３個
のアナログスイッチ７５-1，７５-2，７５-3の各入力端
が共通に接続され、各出力端が３本の信号ライン７９-
1，７９-2，７９-3の各一端にそれぞれ接続されてい
る。そして、これらアナログスイッチ７５-1，７５-2，
７５-3の各入力端には、水平ドライバ７４から時系列で
出力される信号電位が与えられる。
【００５３】また、１個のアナログスイッチにつき２本
ずつ、合計６本の制御ライン８９-1〜８９-6が配線され
ている。そして、アナログスイッチ７５-1の２つ制御入
力端（即ち、ＣＭＯＳトランジスタの各ゲート）が制御
ライン８９-1，８９-2に、アナログスイッチ７５-2の２
つ制御入力端が制御ライン８９-3，８９-4に、アナログ
スイッチ７５-3の２つ制御入力端が制御ライン８９-5，
８９-6にそれぞれ接続されている。
【００５４】６本の制御ライン８９-1〜８９-6に対し
て、３個のアナログスイッチ７５-1，７５-2，７５-3を
順に選択するためのゲート選択信号Ｓ１〜Ｓ３，ＸＳ１
〜ＸＳ３が、後述するタイミングコントローラ（ＴＣ）
９０（図７を参照）から与えられる。ただし、ゲート選
択信号ＸＳ１〜ＸＳ３は、ゲート選択信号Ｓ１〜Ｓ３の
反転信号である。
【００５５】ゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ
３は、水平ドライバ７４から出力される時系列の信号電
位に同期して、３個のアナログスイッチ７５-1，７５-
2，７５-3を順次オンさせる。これにより、アナログス
イッチ７５-1，７５-2，７５-3は、水平ドライバ７４か
ら出力される時系列の信号電位を、１Ｈ期間に３時分割
でサンプリングしつつ、対応する信号ライン７９-1，７
９-2，７９-3にそれぞれ供給する。
【００５６】再び図７において、垂直ドライバ７３、水
平ドライバ７４および時分割スイッチ部７５を制御する
制御系７６は、タイミングコントローラ（ＴＣ）９０、
基準電圧発生源９１およびＤＣ-ＤＣコンバータ９２な
どを有し、これら回路が画素部７２と同一の基板、即ち
ＬＣＤパネル７７上に垂直ドライバ７３、水平ドライバ
７４および時分割スイッチ部７５と共に実装された構成
となっている。
【００５７】この制御系７６において、タイミングコン
トローラ９０には、例えば、外部の電源部（図示せず）
から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）から
デジタル画像データｄａｔａが、外部のクロック発生器
（図示せず）からクロックＣＬＫがそれぞれＴＣＰ（図
示せず）を通して入力される。
【００５８】なお、本例では、ＣＰＵ、画像データを格
納するメモリあるいはクロック発生器をＬＣＤパネル７
７の外部に設けるとしたが、それらの少なくとも１つを
制御系７６の一部とし、この制御系７６を単結晶シリコ
ンＩＣ（ＣＯＧ）化してＬＣＤパネル７７上に実装する
ことも可能である。
【００５９】また、ＣＰＵ、メモリあるいはクロック発
生器以外にも、ＬＣＤ用光源制御回路やＬＣＤ（ＥＬ）
表示用のグラフィックコントローラ、さらには本表示装
置を後述するように例えば携帯電話機の表示部として用
いる場合にはトランシーバ回路やバッテリ制御回路等の
各種の制御回路について、それらの少なくとも１つを制
御系７６の一部として単結晶シリコンＩＣ化し、ＬＣＤ
パネル７７上に実装することも可能である。
【００６０】ここで、ＬＣＤ用光源制御回路は、ＬＣＤ
のバックライトあるいはフロントライトを制御する回路
であり、携帯電話機の待機時は、光源（発光ダイオー
ド、蛍光表示管）に電源を供給しないが、携帯電話機の
入力操作時に電源を供給する機能を持っている。ＬＣＤ
（ＥＬ）表示用のグラフィックコントローラは、トラン
シーバ回路から供給される画像データをＬＣＤ，ＥＬの
画像領域で表示できるような画像フォーマットに変換す
る回路であり、例えば、水平１６０画素×垂直１６０画
素の表示方式に変換する。
【００６１】トランシーバ回路は通信用の回路であり、
電磁波で到来するデジタル信号やアナログ信号を受信
し、これを電気信号のデジタル信号やアナログ信号に変
換して出力する。バッテリ制御回路は、使用していない
ときに、一定時間経過後に自動的にＣＰＵ、ＬＣＥ（Ｅ
Ｌ）パネル、グラフィックコントローラのクロックを低
速動作にして低消費電力化を図る。なお、携帯電話機の
表示部として用いた場合は、ＣＰＵは、携帯電話で言う
ボタン操作時の入力情報をデジタルデータに変換する機
能をも持つことになる。
【００６２】タイミングコントローラ９０は、タイミン
グ制御しつつ、垂直スタートパルスＶＳＴ、垂直クロッ
クＶＣＫなどのクロック信号および各種のコントロール
信号を垂直ドライバ７３に、水平スタートパルスＨＳ
Ｔ、水平クロックＨＣＫなどのクロック信号、各種のコ
ントロール信号およびデジタル画像データｄａｔａを水
平ドライバ７４に、先述したゲート選択信号Ｓ１〜Ｓ
３，ＸＳ１〜ＸＳ３を時分割スイッチ部７５にそれぞれ
供給する。
【００６３】基準電圧発生源９１は、互いに電圧値の異
なる複数の基準電圧を発生し、これら複数の基準電圧を
水平ドライバ７４の基準電圧選択型Ｄ／Ａコンバータ８
７に対してその基準電圧として与える。ＤＣ-ＤＣコン
バータ９２は、低い電圧の直流電圧（低電圧)を２種類
以上の高い直流電圧（高電圧）に変換して垂直ドライバ
７３、水平ドライバ７４、基準電圧発生源９１などの各
回路部に与える。
【００６４】上記構成の時分割駆動方式のアクティブマ
トリクス型液晶表示装置において、垂直ドライバ７３、
水平ドライバ７４を構成するトランジスタ、および時分
割スイッチ部７５を構成する各アナログスイッチは、Ｔ
ＦＴ、特に画素部７２の画素トランジスタと同じポリシ
リコンＴＦＴにより、画素部７２と同じ透明絶縁基板上
でかつ液晶層がシール部材によって封止される領域内に
形成される。
【００６５】一方、制御系７６のタイミングコントロー
ラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバー
タ９２は、単結晶シリコンによってＩＣ化される。そし
て、このシリコンＩＣは、垂直ドライバ７３および水平
ドライバ７４と同一平面上、即ちこれらドライバ７３，
７４が形成された基板上に例えばＣＯＧ法によって形成
される。
【００６６】上述したように、低速駆動で特性バラツキ
が大きい回路部分、即ち垂直ドライバ７３、水平ドライ
バ７４および時分割スイッチ部７５に関してポリシリコ
ンＴＦＴを用いて構成する一方、高速駆動する回路部
分、もしくは特性バラツキが小さい回路部分、即ち制御
系７６のタイミングコントローラ９０、基準電圧発生源
９１よびＤＣ-ＤＣコンバータ９２に関しては単結晶シ
リコンでＩＣ化し、垂直ドライバ７３および水平ドライ
バ７４と同一基板上に配置する構成を採ることにより、
先述した実施形態の場合と同様の作用効果を得ることが
できる。
【００６７】なお、本実施形態では、タイミングコント
ローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコン
バータ９２を垂直ドライバ７２側に実装するとしたが、
図１０に示すように、タイミングコントローラ９０、基
準電圧発生源９１およびＤＣ-ＤＣコンバータ９２を水
平ドライバ７３と一体に単結晶シリコンＩＣ（ＣＯＧ）
化し、当該ＩＣ９８をＬＣＤパネル７７に実装すること
も可能である。
【００６８】これによれば、垂直ドライバ７２の横に
は、タイミングコントローラ９０、基準電圧発生源９１
およびＤＣ-ＤＣコンバータ９２が占有していた面積分
の領域が不要になり、その占有面積分だけＬＣＤパネル
７７の水平方向の額縁幅を削減できるため、水平方向の
額縁を狭くしたい仕様の表示装置に適用した場合に有用
なものとなる。
【００６９】その際、タイミングコントローラ９０、基
準電圧発生源９１およびＤＣ-ＤＣコンバータ９２以外
にも、先述したように、ＣＰＵ、メモリあるいはクロッ
ク発生器、さらにはＬＣＤ用光源制御回路、ＬＣＤ（Ｅ
Ｌ）表示用のグラフィックコントローラ、電話用のトラ
ンシーバ回路、バッテリ制御回路等の各種の制御回路の
少なくとも一つを水平ドライバ７３と一体に単結晶シリ
コンＩＣ化するようにしても良いことは勿論である。
【００７０】また、上記各実施形態では、電気光学効果
を有する物質として液晶を用いたアクティブマトリクス
型液晶表示装置に適用した場合を例に採って説明した
が、エレクトロルミネセンス（ＥＬ）を用いたＥＬ表示
装置などの他のアクティブマトリクス型表示装置にも同
様に適用可能である。
【００７１】また、本発明に係る表示装置は、パーソナ
ルコンピュータ、ワードプロセッサ等のＯＡ機器やテレ
ビジョン受像機などのディスプレイとして用いられる
外、特に装置本体の薄型化が進められている携帯電話機
やＰＤＡ(personal digital assistants)などの携帯端
末の表示部として用いて好適なものである。
【００７２】図１１は、本発明が適用される携帯端末、
例えば携帯電話機の構成の概略を示す外観図である。
【００７３】本例に係る携帯電話機は、装置筐体９３の
前面側に、スピーカ部９４、表示部９５、操作部９６お
よびマイク部９７が上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部９
５には例えば液晶表示装置が用いられ、この液晶表示装
置として先述した本発明に係る液晶表示装置が用いられ
る。
【００７４】このように、携帯電話機などの携帯端末に
おいて、本発明に係る液晶表示装置を表示部９５として
用いることにより、当該液晶表示装置は装置本体を薄型
化できる構成となっていることから、携帯端末の装置本
体の薄型化に大きく寄与できる利点がある。
【００７５】
【発明の効果】以上説明したように、本発明によれば、
駆動系が形成された基板上に、当該駆動系を制御する制
御系を半導体チップで形成するようにしたことにより、
表示装置全体の厚さが半導体チップの厚さに依存するこ
とがないため、表示装置全体の薄型化、ひいてはこれを
表示部として用いる携帯端末の薄型化を図ることができ
る。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の構成
例を示す概略構成図であり、アナログ点順次駆動方式の
アクティブマトリクス型液晶表示装置に適用された場合
を示している。
【図２】アナログ点順次駆動方式のアクティブマトリク
ス型液晶表示装置における垂直ドライバの構成の一例を
示すブロック図である。
【図３】アナログ点順次駆動方式のアクティブマトリク
ス型液晶表示装置における水平ドライバの構成の一例を
示すブロック図である。
【図４】ポリシリコンＴＦＴの断面構造を示す断面図で
あり、（ａ）はボトムゲート構造の場合を、（ｂ）はト
ップゲート構造の場合をそれぞれ示している。
【図５】本発明の一実施形態に係る液晶表示装置の横断
面図である。
【図６】透明絶縁基板上の回路部分とＩＣチップとの電
気的な接続部分の構造を示す断面図である。
【図７】本発明が適用された時分割駆動方式のアクティ
ブマトリクス型液晶表示装置の構成例を示す概略構成図
である。
【図８】時分割駆動方式のアクティブマトリクス型液晶
表示装置における水平ドライバの構成の一例を示すブロ
ック図である。
【図９】時分割スイッチ部の構成の一例を示す回路図で
ある。
【図１０】本発明の応用例を示す概略構成図である。
【図１１】本発明に係る携帯電話機の構成の概略を示す
外観図である。
【図１２】従来例に係る液晶表示装置を示す横断面図で
ある。
【符号の説明】
１１，７１…画素、１２，７２…画素部、１３，７３…
垂直ドライバ、１４，７４…水平ドライバ、１５，７６
…制御系、１６，７７…ＬＣＤパネル、１９，８０…ポ
リシリコンＴＦＴ、２０，８１…液晶セル、２３，９０
…タイミングコントローラ、２４，９１…基準電圧発生
源、２５，９２…ＤＣ-ＤＣコンバータ

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 複数の画素が行列状に配置されてなる画
    素部とこの画素部に対して画素信号を書き込むべく駆動
    する駆動系とが形成された第１の基板と、前記第１の基
    板に対して所定の間隔をもって対向配置された第２の基
    板と、前記第１の基板と前記第２の基板との間に保持さ
    れた電気光学効果を有する物質層とを具備する表示装置
    であって、 前記駆動系を制御する制御系を有し、この制御系が半導
    体チップで前記第１の基板上に形成されてなることを特
    徴とする表示装置。
  2. 【請求項２】 前記画素部の画素トランジスタおよび前
    記駆動系を構成するトランジスタが薄膜トランジスタで
    あることを特徴とする請求項１記載の表示装置。
  3. 【請求項３】 前記薄膜トランジスタがポリシリコンか
    らなることを特徴とする請求項２記載の表示装置。
  4. 【請求項４】 前記薄膜トランジスタが前記液晶層と共
    に、前記第１の基板と前記第２の基板との間に封止され
    ていることを特徴とする請求項２記載の表示装置。
  5. 【請求項５】 前記半導体チップが前記駆動系と同一平
    面上に形成されていることを特徴とする請求項１記載の
    表示装置。
  6. 【請求項６】 前記半導体チップの厚さが、前記第１の
    基板と前記第２の基板との間を封止する部材および前記
    第２の基板を合わせた厚さ以下に設定されていることを
    特徴とする請求項５記載の表示装置。
  7. 【請求項７】 前記半導体チップがＣＯＧ法によって実
    装されていることを特徴とする請求項１記載の表示装
    置。
  8. 【請求項８】 前記第１の基板および前記第２の基板の
    少なくとも一方がシリコン酸化膜または有機材料からな
    ることを特徴とする請求項１記載の表示装置。
  9. 【請求項９】 前記物質層が液晶層であることを特徴と
    する請求項１記載の表示装置。
  10. 【請求項１０】 前記物質層がエレクトロルミネセンス
    層であることを特徴とする請求項1記載の表示装置。
  11. 【請求項１１】 複数の画素が行列状に配置されてなる
    画素部とこの画素部に対して画素信号を書き込むべく駆
    動する駆動系とが形成された第１の基板と、前記第１の
    基板に対して所定の間隔をもって対向配置された第２の
    基板と、前記第１の基板と前記第２の基板との間に保持
    された電気光学効果を有する物質層とを具備し、前記駆
    動系を制御する制御系が半導体チップで前記第１の基板
    上に形成されてなる表示装置を表示部として用いたこと
    を特徴とする携帯端末。
  12. 【請求項１２】 前記画素部の画素トランジスタおよび
    前記駆動系を構成するトランジスタが薄膜トランジスタ
    であることを特徴とする請求項１１記載の携帯端末。
  13. 【請求項１３】 前記薄膜トランジスタがポリシリコン
    からなることを特徴とする請求項１２記載の携帯端末。
  14. 【請求項１４】 前記薄膜トランジスタが前記液晶層と
    共に、前記第１の基板と前記第２の基板との間に封止さ
    れていることを特徴とする請求項１１記載の携帯端末。
  15. 【請求項１５】 前記半導体チップが前記駆動系と同一
    平面上に形成されていることを特徴とする請求項１１記
    載の携帯端末。
  16. 【請求項１６】 前記半導体チップの厚さが、前記第１
    の基板と前記第２の基板との間を封止する部材および前
    記第２の基板を合わせた厚さ以下に設定されていること
    を特徴とする請求項１５記載の携帯端末。
  17. 【請求項１７】 前記半導体チップがＣＯＧ法によって
    実装されていることを特徴とする請求項１１記載の携帯
    端末。
  18. 【請求項１８】 前記第１の基板および前記第２の基板
    の少なくとも一方がシリコン酸化膜または有機材料から
    なることを特徴とする請求項１１記載の携帯端末。
  19. 【請求項１９】 前記物質層が液晶層であることを特徴
    とする請求項１１記載の携帯端末。
  20. 【請求項２０】 前記物質層がエレクトロルミネセンス
    層であることを特徴とする請求項１１記載の携帯端末。
JP2000171700A 2000-06-08 2000-06-08 表示装置およびこれを用いた携帯端末 Expired - Fee Related JP4649706B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2000171700A JP4649706B2 (ja) 2000-06-08 2000-06-08 表示装置およびこれを用いた携帯端末
EP01936896A EP1248249B1 (en) 2000-06-08 2001-06-07 Display device
TW090113833A TWI288288B (en) 2000-06-08 2001-06-07 Display device and portable terminal using the same
PCT/JP2001/004815 WO2001095298A1 (fr) 2000-06-08 2001-06-07 Ecran et assistant numerique personnel a ecran
US10/049,052 US7193677B2 (en) 2000-06-08 2001-06-07 Display device and portable terminal device using the same
KR1020087006567A KR100886885B1 (ko) 2000-06-08 2001-06-07 표시 장치 및 이것을 사용한 휴대 단말 장치
KR1020027001378A KR100882248B1 (ko) 2000-06-08 2001-06-07 표시 장치 및 이것을 사용한 휴대 단말 장치
CNB018022901A CN1286078C (zh) 2000-06-08 2001-06-07 显示装置及使用该装置的便携式终端装置
NO20020608A NO326236B1 (no) 2000-06-08 2002-02-07 Skjerminnretning og portabel terminalinnretning med denne skjerminnretningen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000171700A JP4649706B2 (ja) 2000-06-08 2000-06-08 表示装置およびこれを用いた携帯端末

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010242011A Division JP4877413B2 (ja) 2010-10-28 2010-10-28 表示装置およびこれを用いた携帯端末

Publications (3)

Publication Number Publication Date
JP2001350421A true JP2001350421A (ja) 2001-12-21
JP2001350421A5 JP2001350421A5 (ja) 2007-06-21
JP4649706B2 JP4649706B2 (ja) 2011-03-16

Family

ID=18674218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000171700A Expired - Fee Related JP4649706B2 (ja) 2000-06-08 2000-06-08 表示装置およびこれを用いた携帯端末

Country Status (8)

Country Link
US (1) US7193677B2 (ja)
EP (1) EP1248249B1 (ja)
JP (1) JP4649706B2 (ja)
KR (2) KR100882248B1 (ja)
CN (1) CN1286078C (ja)
NO (1) NO326236B1 (ja)
TW (1) TWI288288B (ja)
WO (1) WO2001095298A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031661A (ja) * 2003-06-20 2005-02-03 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
JP2007248634A (ja) * 2006-03-14 2007-09-27 Sony Corp 表示装置およびその製造方法、並びに電子機器
JP2012103456A (ja) * 2010-11-10 2012-05-31 Seiko Epson Corp 情報表示端末

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030068415A (ko) * 2002-02-14 2003-08-21 샤프 가부시키가이샤 표시장치, 전자기기 및 카메라
TW200407834A (en) * 2002-09-17 2004-05-16 Seiko Epson Corp Optoelectronic device, manufacturing method of optoelectronic device, and electronic machine
US20040125272A1 (en) * 2002-12-30 2004-07-01 Chung David B. Flat panel display with polymer memory provided thereon
US20050083455A1 (en) * 2003-10-16 2005-04-21 Chung David B. Spatially integrated display and memory system
US7427985B2 (en) * 2003-10-31 2008-09-23 Au Optronics Corp. Integrated circuit for driving liquid crystal display device
US7830348B2 (en) * 2003-12-11 2010-11-09 Au Optronics Corporation Integrated circuit for liquid crystal display device
JPWO2006038253A1 (ja) * 2004-09-30 2008-05-15 富士通株式会社 液晶表示装置
TWI288850B (en) * 2005-02-04 2007-10-21 Chi Mei Optoelectronics Corp Display module and flat panel display device having the same
US20060232579A1 (en) * 2005-04-14 2006-10-19 Himax Technologies, Inc. WOA panel architecture
TWI319553B (en) 2005-05-13 2010-01-11 Au Optronics Corp Organic electro-luminescence display
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
DE102006005677B4 (de) * 2006-01-30 2015-12-31 E.G.O. Elektro-Gerätebau GmbH Kochfeld
JP2009139774A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 表示装置
TWI420480B (zh) * 2009-05-19 2013-12-21 Au Optronics Corp 光電裝置及其顯示器
JP5370189B2 (ja) * 2010-02-04 2013-12-18 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
KR102197826B1 (ko) * 2014-09-03 2021-01-05 삼성디스플레이 주식회사 표시장치
CN106412379B (zh) 2016-09-20 2019-02-15 青岛海信电器股份有限公司 实现频率同步的控制方法、装置及液晶电视

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242724A (ja) * 1990-12-25 1992-08-31 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH07134279A (ja) * 1993-11-12 1995-05-23 Sharp Corp アクティブマトリクス型液晶表示装置
JPH07209672A (ja) * 1993-12-03 1995-08-11 Semiconductor Energy Lab Co Ltd 非発光型ディスプレーを有する電子装置
JPH07297407A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH0836190A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 液晶表示装置
JPH0846206A (ja) * 1994-07-29 1996-02-16 Hitachi Ltd 液晶表示装置
JPH08139333A (ja) * 1994-11-05 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09171357A (ja) * 1995-12-20 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶パネル
JPH1184425A (ja) * 1997-09-05 1999-03-26 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH11265155A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 平面型表示装置用基板
JPH11281994A (ja) * 1998-03-31 1999-10-15 Advanced Display Inc 液晶表示装置
JPH11326932A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 液晶表示装置
JPH11338432A (ja) * 1998-05-28 1999-12-10 Advanced Display Inc 液晶駆動ｉｃ
JPH11352516A (ja) * 1998-06-09 1999-12-24 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示パネル

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7906695A (nl) * 1979-09-07 1981-03-10 Philips Nv Weergeefinrichting.
JPS60238817A (ja) * 1984-05-12 1985-11-27 Citizen Watch Co Ltd 液晶表示装置
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR100195501B1 (ko) * 1995-11-30 1999-06-15 김영남 레치형 전송기를 이용한 평판 표시기 데이타 구동 장치
US6040827A (en) * 1996-07-11 2000-03-21 Hitachi, Ltd. Driver circuit, driver integrated circuit, and display device and electronic device using the driver circuit and driver integrated circuit
JPH10186393A (ja) * 1996-12-19 1998-07-14 Shin Etsu Polymer Co Ltd 液晶表示パネルの表示検査用コネクタ及びその製造方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH1185111A (ja) * 1997-09-10 1999-03-30 Sony Corp 液晶表示素子
US5994174A (en) * 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
JP3258284B2 (ja) * 1998-11-10 2002-02-18 セイコーインスツルメンツ株式会社 半導体回路
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242724A (ja) * 1990-12-25 1992-08-31 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JPH07134279A (ja) * 1993-11-12 1995-05-23 Sharp Corp アクティブマトリクス型液晶表示装置
JPH07209672A (ja) * 1993-12-03 1995-08-11 Semiconductor Energy Lab Co Ltd 非発光型ディスプレーを有する電子装置
JPH07297407A (ja) * 1994-04-22 1995-11-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH0836190A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 液晶表示装置
JPH0846206A (ja) * 1994-07-29 1996-02-16 Hitachi Ltd 液晶表示装置
JPH08139333A (ja) * 1994-11-05 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09171357A (ja) * 1995-12-20 1997-06-30 Semiconductor Energy Lab Co Ltd 液晶パネル
JPH1184425A (ja) * 1997-09-05 1999-03-26 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH11265155A (ja) * 1998-03-18 1999-09-28 Toshiba Corp 平面型表示装置用基板
JPH11281994A (ja) * 1998-03-31 1999-10-15 Advanced Display Inc 液晶表示装置
JPH11326932A (ja) * 1998-05-19 1999-11-26 Fujitsu Ltd 液晶表示装置
JPH11338432A (ja) * 1998-05-28 1999-12-10 Advanced Display Inc 液晶駆動ｉｃ
JPH11352516A (ja) * 1998-06-09 1999-12-24 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示パネル

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031661A (ja) * 2003-06-20 2005-02-03 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2005114792A (ja) * 2003-10-03 2005-04-28 Hitachi Ltd 画像表示装置
JP4651926B2 (ja) * 2003-10-03 2011-03-16 株式会社 日立ディスプレイズ 画像表示装置
JP2007248634A (ja) * 2006-03-14 2007-09-27 Sony Corp 表示装置およびその製造方法、並びに電子機器
US8274633B2 (en) 2006-03-14 2012-09-25 Sony Corporation Display device comprising a protective fixing member disposed only about a periphery of a semiconductor chip wherein a top side and a bottom side are co-planar with a respective top side and a bottom side of the semiconductor chip
US8804089B2 (en) 2006-03-14 2014-08-12 Japan Display West Inc. Method of manufacturing a display device comprising a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other
US8917372B2 (en) 2006-03-14 2014-12-23 Japan Display West Inc. Method of manufacturing a display device comprising first and second polarizing plate and phase difference plate combinations and a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other
US9091893B2 (en) 2006-03-14 2015-07-28 Japan Display Inc. Method of manufacturing a display device comprising a step of simultaneously polishing a second substrate and a semiconductor chip to have the same thickness as each other
JP2012103456A (ja) * 2010-11-10 2012-05-31 Seiko Epson Corp 情報表示端末

Also Published As

Publication number Publication date
KR20020020802A (ko) 2002-03-15
KR20080037724A (ko) 2008-04-30
NO326236B1 (no) 2008-10-20
CN1386255A (zh) 2002-12-18
KR100882248B1 (ko) 2009-02-06
NO20020608D0 (no) 2002-02-07
KR100886885B1 (ko) 2009-03-05
EP1248249A4 (en) 2005-06-22
EP1248249A1 (en) 2002-10-09
CN1286078C (zh) 2006-11-22
TWI288288B (en) 2007-10-11
WO2001095298A1 (fr) 2001-12-13
NO20020608L (no) 2002-02-07
EP1248249B1 (en) 2012-08-15
US20030112403A1 (en) 2003-06-19
US7193677B2 (en) 2007-03-20
JP4649706B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
EP3477626B1 (en) Oled display panel and oled display device
JP4649706B2 (ja) 表示装置およびこれを用いた携帯端末
JP4352598B2 (ja) 液晶表示装置および携帯端末
US8035132B2 (en) Display device and semiconductor device
KR100674543B1 (ko) 표시 장치의 구동 회로
US7626568B2 (en) Gate switch apparatus for amorphous silicon LCD
EP2541533A1 (en) Display device
JP2005156766A (ja) 表示システムおよびそれを用いた電子機器
CN111610676B (zh) 一种显示面板、其驱动方法及显示装置
JP2002287653A (ja) 表示装置およびその製造方法、ならびに携帯端末およびその製造方法
US20070171178A1 (en) Active matrix display device
JP4877413B2 (ja) 表示装置およびこれを用いた携帯端末
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP2001265297A (ja) 走査線駆動回路およびその走査線駆動回路を有する平面表示装置ならびにその駆動方法
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP2006098812A (ja) 電気光学装置、その制御方法および電子機器
JP4297628B2 (ja) アクティブマトリクス型表示装置
JPH11311804A (ja) 液晶表示装置
KR20150071522A (ko) 표시장치
JP2006227455A (ja) 表示装置
KR20080057460A (ko) 평판표시장치의 데이터드라이버 및 이의 구동방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees