JPH07209672A

JPH07209672A - 非発光型ディスプレーを有する電子装置

Info

Publication number: JPH07209672A
Application number: JP32965294A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Yasuhiko Takemura; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1993-12-03
Filing date: 1994-12-02
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】アクティブマトリクス回路を有する液晶ディ
スプレー（ＬＣＤ）装置を表示装置として有する電子装
置の小型化、薄型化、軽量化を図る。【構成】１枚の基板上に薄膜トランジスタ（ＴＦＴ）
を用いて、アクティブマトリクス回路およびそのドライ
バー回路等を形成する。そして、電子装置を駆動するの
に必要な他の回路（ＣＰＵ、メモリー等）は、単結晶半
導体集積回路チップによって形成し、該チップを基板に
固定した後、ＣＯＧ法、ワイヤボンディング法等によっ
て、基板上の配線と接続する。この結果、１枚の基板上
に、ＬＣＤを有する電子装置を完成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板上に薄膜トランジ
スタ（以下、ＴＦＴという）を用いてアクティブマトリ
クス回路を構成した液晶ディスプレー等の非発光型ディ
スプレーを有する電子装置に関する。特に本発明におけ
るアクティブマトリクス回路は、同じく同一基板上に形
成されたＴＦＴを用いた駆動回路（周辺回路）によって
制御されることを特徴とする電子装置に関する。

【０００２】

【従来の技術】近年、液晶ディスプレーが薄型・軽量で
あることを利用して、携帯型の各種電子装置（例えば、
パーソナルコンピュータ、ワードプロセッサー、電子手
帳）の表示装置として用いられるようになった。液晶デ
ィスプレーの中でも、ＴＦＴを用いて、画素を１つ１つ
制御する、いわゆるアクティブマトリクス型の液晶ディ
スプレーは表示特性に優れ、より多くの電子装置に用い
られつつある。

【０００３】

【発明が解決しようとする課題】アクティブマトリクス
型の液晶ディスプレーにはいくつか種類がある。第１の
ものは、ＴＦＴでアクティブマトリクス回路のみを形成
し、それを駆動するための回路を外付けの単結晶半導体
集積回路チップによって構成する形式のものである。こ
の場合には、ガラス基板の周囲に半導体チップや半導体
パッケージをＴＡＢ法等の手段で接続する必要があり、
装置は比較的大きくなった。また、アクティブマトリク
ス回路から延びている配線は、開口率を向上させるため
に細くなり、また、その配線の総数は１０００本を越え
るため、それらの接続において、技術的な問題があっ
た。

【０００４】また、この接続部分にかなりの面積が必要
とされ、ガラス基板上の配線と外付けのチップの配線や
ＴＡＢ法の場合のテープとの熱膨張率のずれにより、合
わせ精度がせいぜい６０μｍであり、画素ピッチがそれ
以下の高精細ディスプレーには適用できなかった。そし
て、このことが装置の小型化の障害となった。この種の
ものでは、ＴＦＴとして、それほど高い特性が得られな
い代わりに、低温でも作製できるアモルファスシリコン
を用いたＴＦＴが使用されている。

【０００５】第２のものは、アクティブマトリクス回路
ばかりでなく、その駆動のためのＸデコーダー／ドライ
バー、Ｙデコーダー／ドライバー等の回路までも同一基
板上に形成されたＴＦＴを用いた薄膜集積回路によって
構成するものである。この種のものでは、上述のような
外付けの半導体チップを用いないので、装置は比較的小
さくなった。また、多数の配線を接続する必要もないの
で、その面でも装置の小型化に有利であった。この種の
ものは、駆動回路（ドライバー回路）に、より特性の優
れた結晶性シリコンのＴＦＴが用いられる必要があっ
た。

【０００６】このように装置の小型化を推進するには第
２の方法が有利であった。しかしながら、さらなる小型
化、軽量化、薄型化を推進するには、まだ、不十分であ
った。すなわち、パーソナルコンピュータを例にとれ
ば、ディスプレー以外にも、中央演算処理回路（ＣＰ
Ｕ）、メインメモリー、画像信号処理装置、画像メモリ
ー等のさまざまな半導体チップが、液晶ディスプレー以
外の主基板（メインボード）上に形成され、液晶ディス
プレーとメインボードという少なくとも２枚の基板が必
要である。より装置を小型、薄型、軽量のものとするに
は、この２枚必要な基板を１枚に削減することが必要で
ある。本発明はこのような困難な課題に対して解答を与
えんとするものである。

【０００７】

【問題を解決する方法】本発明は、一対の基板間に液晶
を挟持した構成を有する液晶ディスプレーの少なくとも
一方の基板上に、上述のようなメインボードに取り付け
られている半導体チップを固定することによって、小型
化、軽量化、薄型化をおこなう。特に、アクティブマト
リクス回路を有する基板にこれらのチップを取り付け
る。また、アクティブマトリクス回路を駆動する回路も
ＴＦＴによって形成される。本発明の概念図を図１に示
す。基板１５は液晶ディスプレーの基板でもあり、その
上にはＴＦＴ（１１）、画素電極１２、補助容量１３を
具備する画素が多数形成されたアクティブマトリクス回
路１４と、それを駆動するためのＸデコーダー／ドライ
バー、Ｙデコーダー／ドライバー、ＸＹ分岐回路がＴＦ
Ｔによって形成されている。

【０００８】もちろん、このようなアクティブマトリク
ス回路を駆動するための回路（周辺回路ともいう）は、
アクティブマトリクス回路と実質的に同一の構造を有す
るＴＦＴによって構成されてもよい。この場合、同一の
構造を有するとは、ゲイト電極材料、ゲイト絶縁膜材
料、チャネル形成領域材料の少なくとも１つがアクティ
ブマトリクス回路のＴＦＴのそれらと同一のものであ
る、という意味である。また、このような周辺回路は相
補型の回路で構成されてもよいし、Ｎチャネル型ＴＦＴ
のみで（すなわち、Ｐチャネル型ＴＦＴを用いないで）
構成されてもよいし、Ｐチャネル型ＴＦＴのみで構成さ
れてもよい。このようにしてＴＦＴを用いた回路が構成
される。

【０００９】しかしながら、本発明では基板１５上に、
さらに他のチップを取り付ける（ＣＯＧ、チップ・オン
・グラス）。チップはワイヤボンディング法、ＦＣＯＧ
（フリップ・チップ・オン・グラス）法等の手段によっ
て、基板１５上の回路に接続される。図１において、補
正メモリー、メモリー、ＣＰＵ、入力ポートは、このよ
うにして取り付けられたチップであり、この他にも様々
なチップを取り付けてもよい。

【００１０】ワイヤボンディング法を採用する場合は、
図２に示される断面形状となる。すなわち、回路２１が
形成されたガラス基板２０上にチップ２２が端子部を上
向きにしてマウントされ、回路の端子電極２１とチップ
の端子部２３とを金属のボンディングワイヤ２４によっ
て接続する。そして、この部分を樹脂２５によって封止
することによって、外的衝撃から接続部を守る。端子接
触性・密着性を安定に保つために、端子２１の表面はア
ルミニウム等の金属であることが好ましい。

【００１１】ワイヤボンディング法の場合には、このよ
うに端子接続部で樹脂が大きく盛り上がるため、厚くな
るという欠点がある。一方、ＦＣＯＧ法は図４に示され
るように、回路４１が形成されたガラス基板４０上にチ
ップ４２が端子部を下向きにしてマウントされ、回路の
端子電極４１とチップの端子部４３とをバンプ４４（図
４（Ａ））あるいは金属粒子４６（図４（Ｂ））によっ
て接続する。そして、この部分を樹脂４５によって封止
することによって、基板４０上にチップを固定する。

【００１２】ＦＣＯＧ法の場合には端子接続部の厚さは
実質的にチップの厚さであるので、薄型化が可能であ
る。また、ＦＣＯＧ法では、ガラス基板側の端子はアル
ミニウム以外の材料を採用することも可能で、例えば、
透明導電性酸化物被膜（ＩＴＯ等）も採用することがで
きる。一般に、ガラス基板上に液晶ディスプレー用のア
クティブマトリクス回路を形成する場合には、最上層の
配線は透明導電性被膜を用いて構成されることが多いの
で、ＦＣＯＧ法はこの点で特に好ましい。

【００１３】図１において、入力ポートとは、外部から
入力された信号を読み取り、画像用信号に変換する回路
である。補正メモリーは、アクティブマトリクスパネル
の特性に合わせて入力信号等を補正するためのパネルに
固有のメモリーのことである。特に、この補正メモリー
は、各画素固有の情報を不揮発性メモリーとして有し、
個別に補正するためのものである。すなわち、電気光学
装置の画素に点欠陥のある場合には、その点の周囲の画
素にそれに合わせて補正した信号を送り、点欠陥をカバ
ーし、欠陥を目立たなくする。

【００１４】または、画素が周囲の画素に比べて暗い場
合には、その画素により大きな信号を送って、周囲の画
素と同じ明るさとなるようにするものである。画素の欠
陥情報はパネルごとに異なるので、補正メモリーに蓄積
されている情報はパネルごとに異なる。ＣＰＵとメモリ
ーは通常のコンピュータのものとその機能は同様で、特
にメモリーは各画素に対応した画像メモリーをＲＡＭと
して持っている。

【００１５】

【実施例】

〔実施例１〕本発明の構成の例を図３に示す。基板３
０に対向して基板２９が設けられ、その間には液晶が挟
持されている。また、基板３０には、アクティブマトリ
クス回路３１と、それを駆動するための周辺駆動回路３
２、３３、３４がＴＦＴを用いて構成されている。そし
て、これらの回路の形成された面に、メインメモリーチ
ップ３６、ＭＰＵ（マイクロ演算回路）３７、補正メモ
リー３８を接着し、各チップを基板３０上の回路と接続
した。

【００１６】例えば、ＦＣＯＧ法によってチップを接続
する場合には、基板３０上には、図３の３９（図４の４
１に相当）に示すようなＩＴＯ（インディウム錫酸化
物）の配線端子部（配線接続パッド）が、固定部分３５
に形成された。具体的な接点の形状としては、図４
（Ａ）もしくは（Ｂ）に示されるものを用いた。図４
（Ａ）の方法では、基板４０上の配線４１とチップ４２
の電極部４３に設けられた導電性の突起物（バンプ）４
４とを接触させ、基板４０とチップ４２間を有機樹脂４
５で固定した。バンプとしては、無電界メッキによって
形成した金を用いればよい。

【００１７】図４（Ｂ）の方法では、基板４０とチップ
４２の間に導電性の粒子（例えば、金の粒子）４６を分
散させた有機樹脂によって基板とチップを接着し、基板
４０上の配線４１とチップ４２の電極部４３の間に存在
した導電性粒子４６との接触によって、回路の接続をお
こなった。接着に使用した有機樹脂としては、光硬化性
もしくは熱硬化性のもの、あるいは自然硬化性のものを
用いた。なお、液晶ディスプレーへの液晶の注入は、チ
ップを接着してからでもよい。このような工程を経て、
液晶ディスプレー基板にＣＰＵ、メモリーまでもが形成
され、１枚の基板で簡単なパーソナルコンピュータのよ
うな電子装置を構成することができた。

【００１８】〔実施例２〕実施例１と同じく図３に示
された装置を作製した。基板３０には、アクティブマト
リクス回路３１と、それを駆動するための周辺駆動回路
３２、３３、３４がＴＦＴを用いて構成されている。そ
して、これらの回路の形成された面に、メインメモリー
チップ３６、ＭＰＵ（マイクロ演算回路）３７、補正メ
モリー３８を接着し、図２に示されるワイヤボンディン
グ法によって各チップを基板４０上のアルミニウム合金
薄膜の回路端子（配線接続パッド）３９（図２の２１に
相当）と接続した。ボンディングワイヤは金の細線を用
いた。

【００１９】〔実施例３〕本実施例は、ＴＦＴ回路
（モノリシック型アクティブマトリクス）基板にＦＣＯ
Ｇ法によって、チップを接着して、より高度な回路を構
成する例に関する。以下、本実施例のモノリシック型ア
クティブマトリクス回路を得る作製工程について、図５
を用いて説明する。まず、基板（コーニング７０５９）
５０１上に下地酸化膜５０２として厚さ１０００〜３０
００Åの酸化珪素膜を形成した。この酸化膜の形成方法
としては、酸素雰囲気中でのスパッタ法やプラズマＣＶ
Ｄ法を用いればよい。

【００２０】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状もしくは結晶性のシリコン膜を
３００〜１５００Å、好ましくは５００〜１０００Å形
成した。結晶性シリコン膜を得るには、アモルファスシ
リコン膜を形成した後、レーザーもしくはそれと同等な
強光を照射する（光アニール）か、５００℃以上の温度
で長時間の熱アニールをおこなえばよい。熱アニールに
よって結晶化させたのち、光アニールをおこなって、さ
らに結晶性を高めてもよい。また、熱アニールによる結
晶化の際に、特開平６−２４４１０３、同６−２４４１
０４に記述されているように、ニッケル等のシリコンの
結晶化を促進させる元素（触媒元素）を添加してもよ
い。

【００２１】次にシリコン膜をエッチングして、周辺駆
動回路のＴＦＴ活性層５０３、５０４とマトリクス回路
のＴＦＴ活性層５０４を形成した。さらに、酸素雰囲気
中でのスパッタ法によって、厚さ５００〜２０００Åの
酸化珪素のゲイト絶縁膜５０６を形成した。ゲイト絶縁
膜の形成方法としては、プラズマＣＶＤ法を用いてもよ
い。

【００２２】本発明においてはゲイト絶縁膜は耐圧が十
分に高いことが好ましい。これは後の陽極酸化工程の際
に、ゲイト電極とシリコン活性層の間に高い電界が印加
されるためである。したがって、プラズマＣＶＤ法によ
って得られる酸化珪素膜によってゲイト絶縁膜を形成す
る場合には、原料ガスとして、一酸化二窒素（Ｎ₂Ｏ）
もしくは酸素（Ｏ₂）とモンシラン（ＳｉＨ₄）を用い
ることが好ましかった。（図５（Ａ））

【００２３】その後、厚さ２０００Å〜５μｍ、好まし
くは２０００〜６０００Åのアルミニウム膜（０．１〜
０．５重量％のスカンジウムを含有する）をスパッタ法
によって基板全面に形成した。そして、これをエッチン
グして、ゲイト電極もしくはゲイト線５０７、５０８、
５０９、５１０を形成した。ゲイト線５０９は全て陽極
酸化用の配線（図示せず）につながるように設計した。
一方、周辺論理回路のゲイト電極５０７、５０８は陽極
酸化用の配線とは電気的に絶縁されるようにした。（図
５（Ｂ））

【００２４】その後、基板を電解溶液中に置き、陽極酸
化用配線に電流を通じてゲイト線５０９およびゲイト電
極５１０の陽極酸化をおこなった。陽極酸化の条件は特
開平５−２６７６６７に示される条件を使用した。この
結果、陽極酸化用の配線につながるゲイト線５０９やゲ
イト電極５１０の上面および側面に陽極酸化物被膜５１
１、５１２が得られた。陽極酸化物の厚さは印加する電
圧に依存するが、本実施例では２０００Åとした。この
ようにほぼ中性の溶液での陽極酸化によって得られる陽
極酸化物は緻密で硬く、耐圧も高い。耐圧は陽極酸化時
に印加した最高電圧の７０％以上である。このような陽
極酸化物はバリヤ型陽極酸化物と呼ばれる。（図５
（Ｃ））

【００２５】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極やその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ₃）をドーピングガスとして燐を
注入し、その後、図の島状領域５０３だけをフォトレジ
ストで覆って、ジボラン（Ｂ₂Ｈ₆）をドーピングガス
として、島状領域５０４および５０５に硼素を注入し
た。ドーズ量は、燐は４×１０¹⁴〜４×１０¹⁵原子／ｃ
ｍ²、硼素は１〜８×１０¹⁵原子／ｃｍ²とし、硼素の
ドーズ量が燐を上回るように設定した。この結果、Ｎ型
領域５１３、Ｐ型領域５１４、５１５が形成された。
（図５（Ｄ））

【００２６】その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。この結果、Ｎ型およびＰ型領域が活性
化された。これらの領域のシート抵抗は２００〜８００
Ω／□であった。この工程は、ゲイト電極の耐熱性の範
囲で熱アニールによっておこなってもよい。

【００２７】その後、全面に層間絶縁物５１６として、
プラズマＣＶＤ法によって酸化珪素膜を厚さ３０００〜
６０００Å形成した。これは、窒化珪素膜あるいは酸化
珪素膜と窒化珪素膜の多層膜であってもよい。そして、
層間絶縁物５１６をウェットエッチング法によってエッ
チングして、Ｎ型領域、Ｐ型領域にコンタクトホール５
１７、５１８、５１９を形成した。また、同時にゲイト
電極・ゲイト線にホール５２０を形成した。ただし、こ
の段階では陽極酸化物５１１がバリヤとなって、エッチ
ングが中断し、ゲイト線には到達していない。（図５
（Ｅ））

【００２８】その後、再度、フォトリソ法により、先の
工程によって形成したホール５２０の中にコンタクトホ
ールのパターンを形成し、クロム酸を含有するエッチャ
ント（例えば、１〜５％のクロム酸と燐酸、硝酸、酢酸
の混合液）により、エッチングをおこない、コンタクト
ホール５２１を形成した。（図５（Ｆ））その後、スパ
ッタ法によって、厚さ２０００〜６０００Åのチタン膜
を形成し、これをエッチングして、周辺回路の電極・配
線５２２、５２３、５２４およびアクティブマトリクス
のデータ線５２５、画素ＴＦＴの電極５２６を形成し
た。配線５２３はゲイト線５０９と接続するようにし
た。

【００２９】さらに、スパッタ法で成膜した厚さ５００
〜１５００ÅのＩＴＯ（インディウム錫酸化物）膜をエ
ッチングして、画素電極５２７を形成した。最後に、プ
ラズマＣＶＤ法によって、厚さ１０００〜３０００Åの
窒化珪素膜５２８をパッシベーション膜として形成し
た。このようにして、周辺論理回路とアクティブマトリ
クス回路を一体化して形成できた。（図５（Ｇ））この
ように加工した基板のうち、外部のＩＣチップと接続す
る端子部（図４の４１に相当）の窒化珪素膜をエッチン
グして、端子接続部のＩＴＯ配線・パッドを露出させ
た。そして、図４に示されるようにＦＣＯＧ法によって
ＩＣチップを接着した。

【００３０】〔実施例４〕本実施例も液晶ディスプレ
ー用のモノリシック型アクティブマトリクス回路を形成
したＴＦＴ回路基板にＦＣＯＧ法によってＩＣチップを
接着する方法に関するものである。本実施例の作製工程
を図６に示す。本実施例の周辺回路はＣＭＯＳ回路を採
用したが、簡単のため、図６においては周辺回路ＴＦＴ
としてはＮＴＦＴのみを示す。図６においては、左側が
周辺論理回路を、右側がマトリクス回路を代表して示
す。

【００３１】ガラス基板６０１にプラズマＣＶＤ法によ
って厚さ２０００Åの下地酸化珪素膜６０２を成膜し
た。プラズマＣＶＤ法の原料ガスとしてはモノシラン
（ＳｉＨ₄ ）と一酸化二窒素（Ｎ₂ Ｏ）を用い、成膜時
の基板温度は３８０〜５００℃、例えば、４３０℃とし
た。このようにして成膜した酸化珪素膜６０２は比較的
エッチングレートが低く、固い膜であった。これは原料
ガスに一酸化二窒素を用いたため、膜中に窒素が１〜１
０％含有される酸化窒化珪素膜となったためである。典
型的なエッチングレートは、フッ化水素酸とフッ化アン
モニウムと酢酸の比率が１：５０：５０である酢酸緩衝
フッ酸（ＡＢＨＦ）による２３℃でのエッチングレート
が８００〜１１００Å／分であった。

【００３２】その後、プラズマＣＶＤ法によって厚さ５
００Åのアモルファスシリコン膜を成膜した。さらに、
酸化雰囲気において５５０℃で１時間熱アニールするこ
とにより、アモルファスシリコン膜の表面に極めて薄い
（４０〜１００Åと推定される）酸化珪素膜を形成し
た。そして、スピンコーティング法によって酢酸ニッケ
ルの極めて薄い膜を形成した。ここでは、１〜１００ｐ
ｐｍの酢酸ニッケル水溶液を用いた。先にアモルファス
シリコン膜表面に薄い酸化珪素膜を形成したのは、水溶
液がアモルファスシリコン表面に均一にゆきわたるよう
にするためである。

【００３３】次に、窒素雰囲気中、５５０℃、４時間の
熱アニールをおこなった。酢酸ニッケルは４００℃程度
で分解してニッケルとなるが、酢酸ニッケル薄膜がアモ
ルファスシリコン膜に実質的に密着しているため、ニッ
ケルがこの熱アニール工程によってアモルファスシリコ
ンに侵入して、これを結晶化せしめ、結晶性シリコン領
域となった。その後、シリコン膜にＸｅＣｌエキシマー
レーザー光（波長３０８ｎｍ）を照射した。本実施例で
は、レーザーのエネルギー密度は２５０〜３００ｍＪ／
ｃｍ² とした。この結果、結晶性シリコンの結晶性はさ
らに向上した。

【００３４】さらに、レーザー照射による応力歪みを緩
和するために、再び、熱アニールをおこなった。本実施
例では、５５０℃、４時間の熱アニールとした。その
後、シリコン膜をエッチングして島状の活性層６０３、
６０４を形成した。そして、スパッタ法によって，厚さ
１２００Åの酸化珪素膜６０５をゲイト絶縁膜として形
成した。

【００３５】さらに、スパッタ法によって厚さ４０００
Åのアルミニウム膜（０．２〜０．３重量％のスカンジ
ウムを含有する）を形成した。そして、その表面を陽極
酸化することにより、厚さ１００〜３００Åの酸化アル
ミニウム膜（図示せず）を形成した。酸化アルミニウム
膜の存在により、フォトレジストとの密着性が良く、ま
た、フォトレジストからの電流のリークを抑制すること
により、後の陽極酸化工程において、多孔質陽極酸化物
を側面のみに形成するうえで有効であった。

【００３６】そして、フォトレジスト（例えば、東京応
化製、ＯＦＰＲ８００／３０ｃｐ）をスピンコート法に
よって形成した。これをパターニング、エッチングし
て、ゲイト電極６０９、６１１、ゲイト線６１０を形成
した。周辺回路のゲイト電極６０９とゲイト線６１０お
よびマトリクス回路のゲイト電極６１１とは電気的に絶
縁させた。エッチングに用いたフォトレジストのマスク
６０６、６０７、６０８はそのまま残した。（図６
（Ａ））

【００３７】次に、フォトレジストのマスクを付けたま
まゲイト線６１０（すなわち、ゲイト電極６１１）に電
流を通じ、多孔質陽極酸化をおこない、ゲイト線、ゲイ
ト電極の側面に多孔質陽極酸化物６１２、６１３を形成
した。陽極酸化は、３〜２０％のクエン酸もしくはショ
ウ酸、燐酸、クロム酸、硫酸等の酸性水溶液を用いてお
こない、１０〜３０Ｖの一定電流をゲイト電極に印加す
ればよい。本実施例ではｐＨ＝０．９〜１．０のシュウ
酸溶液（３０℃）中で電圧を１０Ｖとし、２０〜８０
分、陽極酸化した。陽極酸化物の厚さは陽極酸化時間に
よって制御した。

【００３８】このような酸性溶液において陽極酸化をお
こなうと多孔質の陽極酸化物が生成する。本実施例では
多孔質陽極酸化物の厚さは３０００〜１００００Å、例
えば、５０００Åとした。（図６（Ｂ））さらに、今度
はフォトレジストのマスクを剥離して、実施例３と同様
にゲイト線６１０に電流を流し、バリヤ型陽極酸化をお
こない、ゲイト線、ゲイト電極の側面と上面に緻密なバ
リヤ型陽極酸化物被膜６１４、６１５を厚さ１２００Å
形成した。（図６（Ｃ））

【００３９】次に、多孔質陽極酸化物６１２、６１３を
マスクとしてドライエッチング法によって酸化珪素膜６
０５をエッチングし、ゲイト絶縁膜６１７、６１８を形
成した。このエッチングにおいては、等方性エッチング
のプラズマモードでも、あるいは異方性エッチングの反
応性イオンエッチングモードでもよい。ただし、シリコ
ンと酸化珪素の選択比を十分に大きくすることによっ
て、活性層を過剰にエッチングしないようにすることが
重要である。例えば、エッチングガスとしてＣＦ₄を使
用すれば陽極酸化物はエッチングされず、酸化珪素膜６
０５のみがエッチングされる。また、多孔質陽極酸化物
６１２、６１３の下の酸化珪素膜６１７、６１８はエッ
チングされずに残った。（図６（Ｄ））

【００４０】さらに、燐酸、酢酸、硝酸の混合溶液（ア
ルミ混酸）を用いて多孔質陽極酸化物のみをエッチング
した。アルミ混酸は多孔質陽極酸化物はエッチングする
が、バリヤ型陽極酸化物被膜６１４、６１５はほとんど
エッチングしない。ただし、アルミニウムをエッチング
するので、周辺回路部のゲイト電極を保護するために、
周辺回路部にはフォトレジストでマスクした。このた
め、実施例３の場合に比較するとフォトリソ工程が１つ
追加される。

【００４１】そして、このゲイト絶縁膜を用いてイオン
ドーピング法によって活性層に不純物（燐と硼素、図で
はＮＭＯＳのみが示されているが、実際には硼素のドー
ピングもおこなわれた）を導入した。燐のドーピングを
例に取ると、まず、１０〜３０ｋｅＶの比較的低い加速
電圧で５×１０¹⁴〜５×１０¹⁵原子／ｃｍ² の比較的高
いドーズ量で燐イオンを注入した。この際には、加速電
圧が低いため、イオンの侵入深さが浅く、シリコンが露
出している領域６１９、６２０を中心として燐が注入さ
れた。

【００４２】次に、６０〜９５ｋｅＶの比較的高い加速
電圧で１×１０¹²〜１×１０¹⁴原子／ｃｍ² の比較的低
いドーズ量で燐イオンを注入した。この際には、加速電
圧が高いため、イオンが深くまで侵入し、ゲイト絶縁膜
で覆われている領域６２１にも燐が注入された。この結
果、高濃度の燐がドーピングされた領域６１９、６２０
と低濃度の燐がドーピングされた領域６２１が形成され
た。すなわち、画素ＴＦＴに関しては、いわゆる２重ド
レイン構造とすることができた。硼素についても同様に
おこなえばよい。その後、４５０℃、１時間の熱アニー
ルをおこなって、ドーピングされた不純物の活性化をお
こなった。本実施例では結晶化促進元素としてニッケル
が混入されているため、通常よりも低温で活性化するこ
とができた。（図６（Ｅ））

【００４３】その後、第１の層間絶縁物として、プラズ
マＣＶＤ法によって厚さ２００Åの酸化珪素膜と厚さ４
０００Åの窒化珪素膜の多層膜６２２を堆積し、これを
ドライエッチング法によってエッチングして、コンタク
トホール６２３、６２４、６２５、６２６、６２７を形
成した。（図６（Ｆ））そして、スパッタ法によって、
チタン５００Å／アルミニウム４０００Å／チタン５０
０Åの３層金属膜を堆積し、これをエッチングして、電
極・配線６２８、６２９、６３０、６３１を形成した。

【００４４】さらに、第２の層間絶縁物として、プラズ
マＣＶＤ法によって厚さ２０００Åの酸化珪素膜６３２
を堆積し、画素ＴＦＴのドレイン側電極６３１にコンタ
クトホールを形成して、ＩＴＯによる画素電極６３３を
形成した。このようにして、モノリシック型アクティブ
マトリクス回路を形成することができた。（図６
（Ｇ））このように加工した基板において、外部のＩＣ
チップと接続する端子部（図４の４１に相当）のＩＴＯ
配線・パッド上にＩＣチップをマウントし、図４に示さ
れるようにＦＣＯＧ法によってＩＣチップを接着した。

【００４５】〔実施例５〕本実施例は、ＴＦＴ回路
（モノリシック型アクティブマトリクス）基板にワイヤ
ボンディング法によって、チップを接着して、より高度
な回路を構成する例に関する。図７に本実施例で用いた
アクティブマトリクス回路の作製工程を示す。図の左側
が周辺論理回路領域、右側がアクティブマトリクス回路
領域である。まず、ガラス基板（図示せず）上に、スパ
ッタ法によって下地酸化膜７０１を厚さ２０００Å堆積
した。さらに、その上にスパッタ法によって厚さ５００
ÅのＩＴＯ（インディウム錫酸化物）膜を形成し、これ
をエッチングして、周辺論理回路領域の配線７０２、７
０３、７０４、アクティブマトリクス回路領域の配線７
０５、および画素電極７０６を形成した。

【００４６】その後、モノシランもしくはジシランを原
料とするプラズマＣＶＤ法もしくは減圧ＣＶＤ法によっ
て、アモルファスシリコン膜を厚さ５００〜１５００Å
堆積した。このときには、アモルファスシリコン膜中の
酸素濃度は１０¹⁸原子／ｃｍ³以下が好ましかった。そ
して、イオンドーピング法によって燐および硼素をドー
ピングした。ドーピングは公知のＣＭＯＳ作製の手法と
同様におこなった。すなわち、最初に全面に燐をドーピ
ングし、その後、Ｎチャネル型ＴＦＴを形成する領域を
フォトレジストのマスクで被覆し、Ｐチャネル型ＴＦＴ
を形成する領域に硼素をドーピングした。

【００４７】本実施例では、燐のドーピングの際のドー
ピングガスとしてはフォスフィン（ＰＨ₃）を、また、
硼素のドーピングの際のドーピングガスとしてはジボラ
ン（Ｂ₂Ｈ₆）を、それぞれ用いた。加速電圧は、燐、
硼素とも５〜３０ｋＶが適当であった。ドーズ量は１×
１０¹⁴〜５×１０¹⁵原子／ｃｍ²、例えば、燐は２×１
０¹⁴原子／ｃｍ²、硼素は５×１０¹⁴原子／ｃｍ²とし
た。

【００４８】その後、ＴＦＴのチャネル形成領域となる
部分（ソース／ドレインの間の部分）をエッチングし
て、Ｎ型半導体領域７０７、７０８、７１１、７１２と
Ｐ型半導体領域７０９、７１０を形成した。そして、そ
の上に厚さ１００〜５００Å、例えば、２００Åの実質
的に真性な水素化アモルファスシリコン膜７１３をプラ
ズマＣＶＤ法によって形成した。

【００４９】さらに、図７（Ａ）に示すように、非密着
性のマスク７１４を用いて、ＫｒＦエキシマーレーザー
光（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、シリコン膜のうち、周辺論理回路領域（図の左側）
のみ結晶化させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。マスクで覆われた領域（アクティブマ
トリクス回路領域を含む）にはレーザー光が到達しない
ので、アモルファスシリコンのままであった。また、レ
ーザーの照射された領域では真性のシリコン膜７１３の
みではなく、Ｎ型、Ｐ型の領域７０７〜７１０も結晶化
された。（図７（Ａ））

【００５０】その後、これらのシリコン膜（Ｎ型および
Ｐ型半導体領域と真性のシリコン膜）を島状にエッチン
グし、周辺回路の島状領域７２１、７２２、７２３を形
成した。同時に周辺論理回路のＮチャネル型ＴＦＴのソ
ース７１５、ドレイン７１６、周辺論理回路のＰチャネ
ル型ＴＦＴのソース７１８、ドレイン７１７、アクティ
ブマトリクス回路のＮチャネル型ＴＦＴのソース７１
９、ドレイン７２０も形成された。（図７（Ｂ））

【００５１】そして、一酸化二窒素（Ｎ₂Ｏ）と酸素
（Ｏ₂）を原料とするプラズマＣＶＤ法によって厚さ１
２００Åの酸化珪素膜７２４を全面に堆積した。これは
ゲイト絶縁膜あるいは保持容量の誘電体として機能す
る。そのため、十分に低い界面準位密度や高い耐圧が要
求される。本実施例では、モノシラン１０ＳＣＣＭ、一
酸化二窒素１００ＳＣＣＭで反応室に導入し、基板温度
４３０℃、反応圧力０．３Ｔｏｒｒ、投入電力（１３．
５６ＭＨｚ）２５０Ｗとした。これらの条件は使用する
反応装置によって変動する。

【００５２】上記の条件で作製した酸化珪素膜の成膜速
度は約１０００Å／分であり、フッ酸１、酢酸５０、フ
ッ化アンモニウム５０の混合溶液（２０℃）におけるエ
ッチング速度は約１０００Å／分であった。さらに、ス
パッタ法によって厚さ２０００〜８０００Å、例えば、
３０００Åのチタン膜を堆積し、これをエッチングして
ゲイト電極７２５、７２６、７２７および保持容量の電
極７２８を形成した。

【００５３】最後にプラズマＣＶＤ法によって、厚さ３
０００Åの窒化珪素膜７２９をパッシベーション膜して
形成した。以上の工程により、周辺論理回路の結晶性シ
リコンのＮチャネル型およびＰチャネル型ＴＦＴ（周辺
ｐ−ＳｉＮ−ｃｈＴＦＴおよび周辺ｐ−ＳｉＰ−
ｃｈＴＦＴ）とアクティブマトリクス回路のＮチャネ
ル型アモルファスシリコンＴＦＴ（画素ａ−ＳｉＮ−
ｃｈＴＦＴ）、さらには保持容量を形成できた。（図
７（Ｃ））

【００５４】ＴＦＴの構造は周辺論理回路とアクティブ
マトリクス回路で異ならせてもよい。例えば、図７
（Ｄ）のように、アクティブマトリクス回路のＴＦＴの
ゲイト電極をドレインから距離ｘだけ離したオフセット
構造とすると、よりオフ電流を低減できる。（図７
（Ｄ））周辺論理回路のように高速動作をおこなうに
は、チャネル形成領域を構成する半導体が結晶性である
とともに、ソース／ドレインも結晶性でそのシート抵抗
が低いことが必要である。本実施例では、周辺論理回路
の作製において、レーザー照射をおこなうが、その際に
はチャネル形成領域のみでなく、ソース／ドレインに相
当する部分まで結晶化されるので、上記の問題はない。
ソース／ドレインの結晶性をより向上させるにはシリコ
ン膜中にニッケル、白金、パラジウム、コバルト、鉄等
のアモルファスシリコンの結晶化を助長する触媒元素を
１×１０¹⁷〜２×１０¹⁹原子／ｃｍ³添加するとよい。

【００５５】このように加工した基板において外部のＩ
Ｃチップと接続する端子部（図２の２１に相当）の窒化
珪素膜７２９をエッチングして、端子接続部のチタン配
線・パッドを露出させた。そして、図２に示されるよう
にワイヤボンディング法によってＩＣチップと接続し
た。

【００５６】〔実施例６〕本実施例は、ＴＦＴ回路
（モノリシック型アクティブマトリクス）基板にＦＣＯ
Ｇ法によって、チップを接着して、より高度な回路を構
成する例に関する。図８、図９および図１０に本実施例
で用いたアクティブマトリクス基板の作製方法を示す。

【００５７】図８はアクティブマトリクス回路部分の、
また、図９は周辺回路部分の典型的な部分の断面図であ
り、図８と図９における工程順を示す（Ａ）、（Ｂ）、
（Ｃ）、．．．はそれぞれ対応し、また、図８、図９お
よび図１０における符号番号が同じ場合は同じものを指
し示す。図１０（Ａ）は完成したマトリクス回路を上方
より見た様子を示し、図８は図１０（Ａ）のＡ−Ｂ−Ｃ
の断面を示したものである。また、図１０（Ｂ）は、図
１０（Ａ）のａ−ｂの断面を示す。図１０（Ｃ）は本実
施例で作製するアクティブマトリクス回路の回路図を示
す。以下に図８および図９を用いて、本実施例の作製工
程を説明する。

【００５８】まず、厚さ１０００Åの窒化珪素膜（図示
せず）を形成したガラス基板の絶縁表面８０１上に第１
のゲイト配線・電極８０２、８０３、８０４、８０５を
形成した。ゲイト配線・電極は、厚さ３０００Åの燐を
ドーピングして抵抗を低減せしめた多結晶シリコン膜を
エッチングすることによって形成した。多結晶シリコン
膜は減圧ＣＶＤ法によって形成した。この場合には成膜
した状態で多結晶状態であった。

【００５９】多結晶シリコン膜を得るには、上記の方法
以外に、プラズマＣＶＤ法、減圧ＣＶＤ法によって真性
の非晶質シリコン膜を形成し、これにイオンドーピング
法等の手段によって燐等の不純物を導入せしめ、さら
に、これを５００〜６００℃で熱アニールしてもよい。
また、熱アニールの際にはニッケル等の結晶化を促進せ
しめる元素を微量添加してもよい。

【００６０】本実施例ではシリコンを用いたが、他に各
種金属のシリサイドを用いてもよかった。その後、プラ
ズマＣＶＤ法によって厚さ３０００〜６０００Å、例え
ば、４０００Åの窒化珪素膜８０６を堆積した。これは
ゲイト絶縁膜としても機能する。そして、厚さ３００〜
１０００Å、例えば、５００Åの非晶質シリコン膜をプ
ラズマＣＶＤ法によって形成した。そして、これをエッ
チングして、島状の領域８０７、８０８、８０９を形成
した。（図８（Ａ）、図９（Ａ））

【００６１】さらに、プラズマＣＶＤ法によって厚さ３
０００〜６０００Å、例えば、２０００Åの窒化珪素膜
８１０を堆積した。これはゲイト絶縁膜としても機能す
る。この状態で、周辺回路の部分のみにレーザー光を照
射して、島状のシリコン膜を結晶化させた。レーザーは
ＸｅＣｌエキシマーレーザー（波長３０８ｎｍ）を用い
た。レーザーの照射エネルギー密度、パルス数はシリコ
ン膜の膜質、窒化珪素膜８１０の膜質によって加減し
た。

【００６２】その後、図には示していないが、窒化珪素
膜８１０と８０６をエッチングして第１のゲイト配線に
到達するコンタクトホールを形成した。このコンタクト
ホールは、第１のゲイト配線とその上に形成される第２
のゲイト配線の間のコンタクトを形成するためのもの
で、図１０（Ａ）および同図（Ｂ）のコンタクト８４５
に相当するものである。コンタクトホールを形成した
後、スパッタ法によって、厚さ３０００〜８０００Å、
例えば、５０００Åのアルミニウム膜８１１を形成し
た。アルミニウム膜には０．１〜０．５重量％のスカン
ジウム（Ｓｃ）を含有せしめておくと、ヒロックの発生
を抑止する上で効果があった。（図８（Ｂ）、図９
（Ｂ））

【００６３】次いで、アルミニウム膜をエッチングし、
第２のゲイト配線・電極８１２、８１３、８１４、８１
５を形成した。この結果、先に形成されたコンタクトホ
ールを介して、第１のゲイト配線と第２のゲイト配線の
コンタクトが形成された。この際には、第２のゲイト配
線でコンタクトホールが完全に覆われるように設計する
ことが必要であった。これは、コンタクトホールにおい
てシリコンで構成された第１のゲイト配線が露出されて
いると、後の陽極酸化の工程において、この露出された
部分を通して電流が漏れてしまい、陽極酸化反応が進ま
ないためである。（図８（Ｃ）、図９（Ｃ））

【００６４】次に、電解溶液中において、ゲイト電極に
電流を印加した。その際、３〜１０％の酒石酸にアンモ
ニアを添加して、ｐＨ＝６．８〜７．２に調整したエチ
レングルコール溶液を用いた。溶液の温度は１０℃前後
の室温より低い方が良好な酸化膜が得られた。このた
め、第２のゲイト配線・電極の上面および側面にバリヤ
型の陽極酸化物８１６、８１７、８１８、８１９が形成
された。陽極酸化物の厚さは印加電圧に比例し、印加電
圧が１５０Ｖで２０００Åの陽極酸化物が形成された。
陽極酸化物の厚さは１０００〜３０００Åが好ましかっ
た。３０００Å以上の厚さの陽極酸化物を得るには２５
０Ｖ以上の高電圧が必要であり、ＴＦＴの特性に悪影響
を及ぼすので好ましくなかった。（図８（Ｄ）、図８
（Ｄ））

【００６５】その後、ドライエッチング法によって窒化
珪素膜８１０をエッチングした。この際には、陽極酸化
物はエッチングされないので、自己整合的に窒化珪素膜
８１０がエッチングされ、ゲイト配線・電極と島状シリ
コン層の間にはゲイト絶縁膜８２０、８２１、８２２、
８２３が残された。（図８（Ｅ）、図９（Ｅ））

【００６６】次に、イオンドーピング法によって、島状
シリコン層８０７、８０８、８０９に、ゲイト電極部
（すなわちゲイト電極とその周囲の陽極酸化膜）をマス
クとして自己整合的にＮ型およびＰ型の不純物を注入
し、Ｎ型不純物領域（ソース／ドレイン領域）８２４、
８２５、８２６、８２７、Ｐ型不純物領域８２８、８２
９を形成した。ドーピングガスとしては、Ｎ型不純物の
ドーピングにはフォスフィン（ＰＨ₃）を、Ｐ型不純物
のドーピングにはジボラン（Ｂ₂Ｈ₆）を、それぞれド
ーピングガスとして用いた。ドーズ量は５×１０¹⁴〜５
×１０¹⁵原子／ｃｍ²、加速エネルギーは１０〜３０ｋ
ｅＶとした。その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、活性
層中に導入された不純物イオンの活性化をおこなった。
（図８（Ｆ）、図９（Ｆ））

【００６７】その後、全面に適当な金属、例えば、厚さ
５０〜５００Åのチタン膜８３０をスパッタ法によって
形成した。（図８（Ｇ）、図９（Ｇ））そして、４５０
〜５５０℃、例えば、５００℃で１０〜６０分、熱アニ
ールすることによって、チタンとシリコンを反応させ、
シリサイド（珪化チタン）領域８３１、８３２、８３
３、８３４、８３５、８３６を形成した。この熱アニー
ルの間にドーピングされた不純物のさらなる活性化もお
こなわれた。熱アニールによるシリサイド化の代わり
に、レーザー光の照射や、可視光線もしくは近赤外光の
照射によるランプアニールによるものでもよい。

【００６８】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液でチタン膜をエッチ
ングした。露出した活性層と接触した部分以外のチタン
膜（例えば、窒化珪素膜８０６や陽極酸化膜上に存在し
たチタン膜）はそのまま金属状態で残っているので、こ
のエッチングで除去できる。一方、珪化チタンはエッチ
ングされないので、残存させることができる。（図８
（Ｈ）、図９（Ｈ））

【００６９】さらに、全面に第１の層間絶縁物８３７と
して、ＣＶＤ法によって酸化珪素膜を厚さ５０００Å形
成した。そして、ＴＦＴのソース／ドレインにコンタク
トホールを形成した。第１の層間絶縁物形成後、４００
℃で１０〜３０分アニールした。その後、アルミニウム
配線・電極８３８、８３９、８４０、８４１を形成し
た。さらに、ＩＴＯ膜によって、画素電極８４２も形成
した。

【００７０】最後に外部からの水分、可動イオン等がＴ
ＦＴに侵入しないように厚さ２０００〜５０００Å、例
えば、３０００Åの窒化珪素膜８４３をプラズマＣＶＤ
法によって形成し、画素部分８４４および周辺回路と外
部ＩＣチップとを接続する端子部（図示せず）を開孔
し、ＩＴＯ膜を露出させた。（図８（Ｉ）、図９
（Ｉ））以上によって、アクティブマトリクス回路にお
ける配線交差部８４７、画素に接続するＴＦＴ８４８、
周辺回路のＮチャネル型ＴＦＴ８４９、Ｐチャネル型Ｔ
ＦＴ８５０が完成し、モノリシック型アクティブマトリ
クス回路が完成された。

【００７１】本実施例による画素の部分に設けられたＴ
ＦＴを上方から見た図を図１０（Ａ）に示す。スキャン
ドライバーから延びてきたゲイト線は図では１本の線の
ように見えるが、実際には、第２のゲイト線８１２の下
には、これと並行に第１のゲイト線８０２が設けられて
いる。そして、第１のゲイト線と第２のゲイト線は、コ
ンタクト８４５において、接続されている。本実施例の
アクティブマトリクス回路においては、ＴＦＴ１個に付
き１か所のコンタクトを設けた。

【００７２】このため、上下いずれかのゲイト配線に断
線があったとしても、その行全体が不良となることはな
かった。特に、本実施例では図１０（Ａ）に示すよう
に、ゲイト線の分岐する部分にコンタクトを設けたが、
それは、コンタクトを形成するためのパッド領域（配線
の幅の太い領域）を設けるに際して、当該部分では、特
別なスペースを必要とせず、レイアウト上、有利である
ためである。

【００７３】図１０（Ａ）におけるゲイト線にそったａ
−ｂの断面構造を図１０（Ｂ）に示す。また、図１０
（Ａ）の回路を複数並べたマトリクスの回路図を図１０
（Ｃ）に示す。図１０（Ａ）において、ゲイト線８１２
（および８０２）は上の行の画素電極の下に延びる配線
８４６にも分岐しているが、この配線８４６は画素電極
との間に容量を形成し、回路上は画素電極によって形成
される液晶の容量と並列に存在する。このように加工し
た基板において外部のＩＣチップと接続するＩＴＯの端
子部（図４の４１に相当）上にＩＣチップをマウント
し、図４に示されるようにＦＣＯＧ法によってＩＣチッ
プと接着した。

【００７４】〔実施例７〕本実施例は、アモルファス
シリコン（ａ−Ｓｉ）ＴＦＴを利用したアクティブマト
リクス回路と、結晶性シリコンＴＦＴを利用した周辺回
路とを同一ガラス基板上に形成したモノリシック型アク
ティブマトリクス回路（ＴＦＴ回路）基板上にＩＣチッ
プをワイヤボンディング法によって接続するものに関す
る。図１１にはモノリシック型アクティブマトリクス回
路の作製工程を示す。まず、ガラス基板９０１上に下地
酸化膜９０２として厚さ１０００〜３０００Åの酸化珪
素膜を形成した。

【００７５】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファス状のシリコン膜９０３を３００〜
１５００Å、例えば、５００Åの厚さに堆積し、さら
に、プラズマＣＶＤ法によって、保護層９０４として、
厚さ５０〜１０００Å、例えば、２００Åの酸化珪素ま
たは窒化珪素膜を形成した。そして、ＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
照射して、シリコン膜９０３の結晶性を改善させた。レ
ーザーのエネルギー密度は２００〜４００ｍＪ／ｃ
ｍ²、好ましくは２５０〜３００ｍＪ／ｃｍ²とした。
（図１１（Ａ））

【００７６】次に保護層９０４を除去して、シリコン層
９０３を露出せしめ、これを島状にパターニングして、
Ｎチャネル型ＴＦＴ領域９０５とＰチャネル型ＴＦＴ領
域９０６を形成した。さらに、酸素雰囲気中でのスパッ
タ法やＴＥＯＳをプラズマＣＶＤ法で分解・堆積して、
ゲイト酸化膜９０７を形成した。その後、厚さ２０００
Å〜５μｍのアルミニウム膜をスパッタ法によって形成
して、これをエッチングし、ゲイト電極９０８、９０９
を形成した。なお、このとき同時にアクティブマトリク
ス部のＴＦＴ（逆スタガー型）のゲイト電極９１０も形
成された。（図１１（Ｂ））

【００７７】さらに、基板を電解溶液に浸してゲイト電
極に電流を通じ、その周囲に陽極酸化物の層９１１〜９
１３を形成した。なお、この際には、本発明人等の発明
である特開平５−１１４７２４、同５−２６７６６７お
よび同５−２８３６９４に示される如く、周辺回路領域
のＴＦＴ（すなわち、図の左側のＴＦＴ）の陽極酸化膜
を薄くして移動度を向上せしめ、また、アクティブマト
リクス部のＴＦＴ（すなわち、図の右側の逆スタガー型
ＴＦＴ）の陽極酸化膜を厚くしてゲイトリークを防止す
るという構成を取ることが望ましい。本実施例では、い
ずれも陽極酸化膜の厚さは２０００〜２５００Åとし
た。（図１１（Ｃ））

【００７８】その後、イオンドーピング法によって、各
ＴＦＴの島状シリコン膜中に、ゲイト電極部（すなわち
ゲイト電極とその周囲の陽極酸化膜）をマスクとして自
己整合的に不純物を注入した。この際には、最初に全面
にフォスフィン（ＰＨ₃）をドーピングガスとして燐を
注入し、その後、図の島状領域９０５だけをフォトレジ
ストで覆って、ジボラン（Ｂ₂Ｈ₆）をドーピングガス
として、島状領域９０６だけに硼素を注入した。ドーズ
量は、燐は２〜８×１０¹⁵原子／ｃｍ²、硼素は４〜１
０×１０¹⁵原子／ｃｍ²とし、硼素のドーズ量が燐を上
回るように設定した。

【００７９】その後、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記
不純物領域の導入によって、結晶性の劣化した部分の結
晶性を改善させた。レーザーのエネルギー密度は２００
〜４００ｍＪ／ｃｍ²、好ましくは２５０〜３００ｍＪ
／ｃｍ²とした。（図１１（Ｄ））この結果、Ｎ型の領
域９１４、９１５、およびＰ型の領域９１６、９１７が
形成された。これらの領域のシート抵抗は２００〜８０
０Ω／□であった。

【００８０】その後、全面に層間絶縁物９１８として、
プラズマＣＶＤ法によって窒化珪素膜を厚さ３０００Å
形成した。この膜は周辺回路では単なる層間絶縁物であ
るが、アクティブマトリクス部ではＴＦＴのゲイト電極
となるので、その作製には注意が必要である。その後、
アクティブマトリクス部のゲイト電極９１０上に厚さ１
００〜５００Å、例えば、２００Åのアモルファスシリ
コン層９１９を形成し、さらに、プラズマＣＶＤ法によ
って、ａ−ＳｉＴＦＴのソース／ドレインとなるマイク
ロクリスタル状のシリコン層（厚さ５００〜１０００
Å）によってソース／ドレイン９２０、９２１を作製し
た。さらに、アクティブマトリクス部のＴＦＴには、透
明導電材料（ＩＴＯ等）で画素電極９２５を形成した。

【００８１】その後、周辺回路部のＴＦＴのソース／ド
レインにコンタクトホールを形成し、アルミニウム配線
９２２、９２３、９２４を形成した。この場合には、左
側のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴでインバ
ータ回路が形成されていることが示されている。最後
に、水素中で３５０℃で２時間アニールして、シリコン
膜のダングリングボンドを減らした。以上の工程によっ
て周辺回路とアクティブマトリクス回路を一体化して形
成した。

【００８２】なお、本実施例では、アクティブマトリク
スのａ−ＳｉＴＦＴとしては逆スタガー型ＴＦＴを用い
たが、これはａ−Ｓｉは光照射で導電率が変化するの
で、チャネル部に光が入射しないようにするためであ
る。このように加工した基板において外部のＩＣチップ
と接続するアルミニウム配線の端子部（図２の２１に相
当）を図２に示されるようにワイヤボンディング法によ
ってＩＣチップと接続した。

【００８３】

【発明の効果】本発明によって、液晶ディスプレーを有
する電子装置の小型化、軽量化、薄型化を成就すること
ができた。

【図面の簡単な説明】

【図１】本発明の構成を示す。

【図２】実施例におけるワイヤボンディング法の構成
例を示す。

【図３】実施例１および２の構成を示す。

【図４】実施例におけるＦＣＯＧ法の構成例を示す。

【図５】実施例３におけるＴＦＴ回路基板の作製工程
図を示す。

【図６】実施例４におけるＴＦＴ回路基板の作製工程
図を示す。

【図７】実施例５におけるＴＦＴ回路基板の作製工程
図を示す。

【図８】実施例６におけるＴＦＴ回路基板の作製工程
図を示す。

【図９】実施例６におけるＴＦＴ回路基板の作製工程
図を示す。

【図１０】実施例６におけるＴＦＴ回路の上面図、断
面図、回路図を示す。

【図１１】実施例７におけるＴＦＴ回路基板の作製工
程図を示す。

【符号の説明】

１１・・・・・・ＴＦＴ１２・・・・・・画素電極１３・・・・・・補助容量１４・・・・・・アクティブマトリクス回路１５・・・・・・ガラス基板２０・・・・・・ガラス基板２１・・・・・・ＴＦＴ回路配線端子２２・・・・・・ＩＣチップ２３・・・・・・ＩＣチップ端子部２４・・・・・・ボンディングワイヤ２５・・・・・・樹脂２９・・・・・・対向基板３０・・・・・・主基板３１・・・・・・アクティブマトリクス回路領域３２〜３４・・・周辺駆動回路領域３５・・・・・・チップ接着領域３６・・・・・・メインメモリー３７・・・・・・ＭＰＵ３８・・・・・・補助メモリー３９・・・・・・配線接続パッド４０・・・・・・ガラス基板４１・・・・・・ＴＦＴ回路配線端子４２・・・・・・ＩＣチップ４３・・・・・・ＩＣチップ端子部４４・・・・・・バンプ４５・・・・・・樹脂４６・・・・・・金属粒子

Claims

【特許請求の範囲】

【請求項１】２枚の基板からなる電子装置で、該基板
は互いに対向して配置され、両基板には電極が設けら
れ、第１の基板にはアクティブマトリクス回路と、少な
くともＸデコーダー／ドライバー、Ｙデコーダー／ドラ
イバーとが、薄膜トランジスタを用いて形成されてお
り、かつ、第１の基板上には半導体集積回路チップが固
定されていることを特徴とする非発光型ディスプレーを
有する電子装置。
【請求項２】２枚の基板からなる電子装置で、該基板
は互いに対向して配置され、両基板には電極が設けら
れ、第１の基板にはアクティブマトリクス回路と、該ア
クティブマトリクス回路を駆動する回路が形成されてお
り、かつ、第１の基板上には半導体集積回路チップが固
定されていることを特徴とする非発光型ディスプレーを
有する電子装置。
【請求項３】２枚の基板からなる電子装置で、該基板
は互いに対向して配置され、両基板には電極が設けら
れ、第１の基板にはアクティブマトリクス回路と、該ア
クティブマトリクス回路を構成する薄膜トランジスタと
ゲイト電極材料、ゲイト絶縁膜材料、チャネル形成領域
の構成材料の少なくとも１つが同一材料からなる構造を
有する薄膜トランジスタを用いて構成された回路（周辺
回路）を有し、かつ、第１の基板上には半導体集積回路
チップが固定されていることを特徴とする非発光型ディ
スプレーを有する電子装置。
【請求項４】請求項１または２または３において、前
記デコーダー／ドライバーもしくは前記アクティブマト
リクス回路を駆動する回路もしくは周辺回路は、相補型
回路であることを特徴とする非発光型ディスプレーを有
する電子装置。
【請求項５】請求項１または２または３において、前
記デコーダー／ドライバーもしくは前記アクティブマト
リクス回路を駆動する回路もしくは周辺回路は、Ｎチャ
ネル型薄膜トランジスタを用いないで構成されているこ
とを特徴とする非発光型ディスプレーを有する電子装
置。
【請求項６】請求項１または２または３において、前
記デコーダー／ドライバーもしくは前記アクティブマト
リクス回路を駆動する回路もしくは周辺回路は、Ｐチャ
ネル型薄膜トランジスタを用いないで構成されているこ
とを特徴とする非発光型ディスプレーを有する電子装
置。
【請求項７】請求項１または２または３において、前
記半導体集積回路チップは、ワイヤボンディング法によ
って、第１の基板上の回路と接続されていることを特徴
とする非発光型ディスプレーを有する電子装置。
【請求項８】請求項１または２または３において、前
記半導体集積回路チップは、ＣＯＧ法によって、第１の
基板上の回路と接続されていることを特徴とする非発光
型ディスプレーを有する電子装置。
【請求項９】請求項１または２または３において、前
記半導体集積回路チップは、メモリーチップであること
を特徴とする非発光型ディスプレーを有する電子装置。
【請求項１０】請求項１または２または３において、
前記半導体集積回路チップは、演算回路チップであるこ
とを特徴とする非発光型ディスプレーを有する電子装
置。