JP2000049354A

JP2000049354A - 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法

Info

Publication number: JP2000049354A
Application number: JP10230006A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Hiroki Adachi; 広樹安達
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1998-07-30
Filing date: 1998-07-30
Publication date: 2000-02-18

Abstract

(57)【要約】【課題】陽極酸化用の電圧供給線を形成せずに、アル
ミニウムでなるゲート配線を陽極酸化する。【解決手段】ゲート絶縁膜１０３上にＴａ膜／Ａｌ膜
を成膜する。Ａｌ膜をパターニングしゲート配線ごとに
Ａｌ層１０６を形成する。これにより、全てのＡｌ層１
０６はＴａ膜によって電気的にショートされる。Ｔａ膜
に陽極酸化装置のプローブを接触させてＡｌ層１０６、
Ｔａ膜を陽極酸化して、バリアA.O.膜１０７、ＴａＯｘ
膜１０９を形成する。陽極酸化されないＴａ膜がゲート
配線のＴａ層１０８として機能する。バリアA.O.１０７
をマスクにし、ＴａＯx 膜１０９をエッチングしてゲー
ト絶縁膜１０３を露出させる。これにより、ソース／ド
レイン領域１１１、１１２を形成するために、ゲート絶
縁膜１０３のみを通過させて不純物を添加する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアルミニウム材料で
形成された配線を有する絶縁ゲート型トランジスタ等の
半導体装置の構造及びその作製方法に関する。更に、ア
ルミニウム材料で形成された走査線を有するアクティブ
マトリクス基板とその作製方法に関する。

【０００２】なお、本発明の半導体装置は、薄膜トラン
ジスタやＭＯＳトランジスタなどの素子だけでなく、こ
れら絶縁ゲート型半導体素子で構成された半導体回路を
有する電子機器や、アクティブマトリクス基板でなる電
気光学表示装置（代表的には、液晶表示装置）を備えた
パーソナルコンピュータやデジタルカメラ等の電子機器
をもその範疇とする。

【０００３】

【従来の技術】絶縁性を有する基板上に形成された薄膜
トランジスタ（以下、ＴＦＴと略記する）により、画素
マトリクス回路及び駆動回路を構成したアクティブマト
リクス型液晶ディスプレイが注目を浴びている。液晶デ
ィスプレイは０．５〜２インチ程度のプロジェクター向
けのものや、１０〜２０インチ程度のノートパソコン向
けのものまであり、主に、小型から中型までのディスプ
レイとして利用されている。

【０００４】液晶ディスプレイ開発の１つの方向に大面
積化がある。しかしながら、大面積化すると画像表示部
となる画素マトリクス回路も大面積化し、これに伴って
マトリクス状に配列されたソース配線及びゲート配線等
が長くなるため、配線抵抗が増大する。更に微細化の要
求のために配線を細くする必要があるので、配線抵抗の
増大がより顕在化される。また、ソース配線及びゲート
配線には、画素ごとにＴＦＴが接続され、画素数が増大
するため寄生容量の増大も問題となる。液晶ディスプレ
イでは、一般的にゲート配線とゲート電極は一体的に形
成されており、パネルの大面積化に伴ってゲート信号の
遅延が顕在化してくる。

【０００５】そのため、ゲート配線として比抵抗の低い
アルミニウムを主成分とする材料が用られている。アル
ミニウムを主成分とする材料でゲート配線、ゲート電極
を形成することで、ゲート遅延時間を低くすることがで
き、またＴＦＴを高速動作させることができる。一般に
アルミニウム材料をゲート配線に用いた場合には、アル
ミニウムを陽極酸化物膜で被覆して、配線の耐熱性を向
上させることが行われている。

【０００６】また、従来、薄膜トランジスタをオフセッ
ト構造またはＬＤＤ（Light dopeddrain ）構造とする
ことによって、オフ電流を小さくすることが試みられて
いる。特許第２７５９４１５号公報において、本出願人
はＬＤＤ構造の薄膜トランジスタを作製する技術を開示
している。上記特許掲載公報において、ゲート電極材料
にアルミニウムを用い、ゲート電極を陽極酸化すること
によって、半導体層に自己整合的にＬＤＤ構造を形成す
る方法が記載されている。図２９を用いてこの方法を説
明する。

【０００７】ガラス基板１０に、酸化シリコン膜等の下
地膜１１が形成されている。下地膜１１上には多結晶シ
リコン膜からなる半導体層１３を形成し、半導体層１３
上にゲート絶縁膜１４を形成する。次に、アルミニウム
膜を形成しレジストマスク１６を用いてパターニングし
て、アルミニウムでなるゲート電極１５を形成する。
（図２９（Ａ））

【０００８】電解溶液中でゲート電極１５を陽極酸化し
て、多孔質のA.O.膜１７を形成する。電解溶液にはシュ
ウ酸水溶液を用いる。レジストマスク１６でゲート電極
１５の表面が覆われているため、ゲート電極１５の側面
だけにポーラス（多孔質）アルミナ膜１７が形成され
る。ここでは、ポーラスアルミナ膜１７をポーラスA.O.
膜１７と表記する。（図２９（Ｂ））

【０００９】レジストマスク１６を除去した後、ゲート
電極１５を再び陽極酸化して、バリア（無孔質）A.O.膜
１８を形成する。電解溶液には数％の酒石酸を含むエチ
レングリコール溶液を用いる。２度の陽極酸化工程で残
存したアルミニウムパターンがゲート電極１５'として
機能する。ここでは、バリアアルミナ膜１８をバリアA.
O.膜１８と表記する。（（図２９（Ｃ））

【００１０】次にA.O.膜１７、１８をマスクにしてゲー
ト絶縁膜１４をパターニングし、ゲート絶縁膜１４’を
形成する。（図２９（Ｄ））

【００１１】ポーラスA.O.膜１７を除去した後、プラズ
マドープ法によって、Ｎ型又はＰ型の導電型を付与する
不純物を半導体層１３にドーピングする。ドーピングは
２回に分けて実施する。１回目はゲート絶縁膜１４’が
マスクとして機能するように低加速度としドーズ量は大
きくする。２回目は不純物がゲート絶縁膜１４’を通過
するように高加速度とし、ＬＤＤ領域を形成するために
ドーズ量は小さくする。半導体層１３には、チャネル形
成領域２０、ソース領域２１、ドレイン領域２２、低濃
度不純物領域２３、２４が自己整合的に形成される。ド
レイン領域２２側の低濃度不純物領域２４がＬＤＤ領域
である。このドーピング工程で、ゲート絶縁膜１４'を
完全なマスクとして機能させることによって、領域２
３、２４をオフセット領域とすることもできる。（図２
８（Ｅ））

【００１２】次に、ＴＦＴを覆う層間絶縁膜２５を形成
する。そして、コンタクトホールを形成し、ソース／ド
レイン電極２６、２７を形成する。最後に水素化処理を
行う。以上でＴＦＴが完成する（図２８（Ｆ））

【００１３】陽極酸化工程を用いることにより、自己整
合的にＬＤＤ構造又はオフセット構造のＴＦＴを形成で
きる。

【００１４】しかしながら、陽極酸化処理を行うために
は、陽極酸化する電極・配線を陽極酸化用の電圧供給配
線に全て接続する必要がある。例えば上記特許掲載公報
の技術をアクティブマトリクス型液晶パネルに応用した
場合には、アクティブマトリクス回路や、ドライバ回路
を構成する薄膜トランジスタのゲート電極・配線全てを
電圧供給線に接続する必要がある。そのためには、基板
に電圧供給配線を形成する必要があり、余分なスペース
を確保しなくてはならない。

【００１５】また、陽極酸化時には、各ゲート電極・配
線は電圧供給線によってショートされている構造となっ
ている。陽極酸化処理後はこれら電圧供給線や、電圧供
給線との接続部は不要になるため、エッチングで除去
し、各ゲート配線・電極をごとに分断している。このた
めに、電圧供給線を形成するスペース、及びエッチング
のプロセスマージンをも考慮して、回路配置を設計しな
くてはならない。

【００１６】よって、陽極酸化処理を用いてトランジス
タを作製するには、電圧供給線を形成するスペースと、
エッチングマージンが必要となり、回路の高集積化、基
板面積の縮小化の障害となっている。更に、配線の分断
面はアルミニウムが露出してしまうので、耐熱性を低下
させてしまうことになる。

【００１７】また、図２９で示したＴＦＴでは、アルミ
ニウム配線を形成した以降のプロセス温度が３００〜４
５０℃であっても、ＴＦＴの動作不良が確認された。こ
の動作不良の要因は様々に考えられる。特に、トップゲ
ート型ＴＦＴの動作不良の多くは、ゲート電極で生ずる
ヒロック、ウィスカー等の突起物がゲート絶縁膜を突き
抜けてチャネル形成領域へ到達したり、アルミニウム原
子がゲート絶縁膜中に拡散したりしたことによって生じ
たゲート電極とチャネル間のショート（短絡）によるも
のと考えられる。

【００１８】そのため、従来では、アルミニウムでなる
配線を形成した後の加熱温度の上限は４５０℃程度に制
限されていた。そのために、ソース／ドレイン領域に添
加された不純物の活性化工程では、熱活性化処理では不
十分なため、エキシマレーザによるレーザー活性化を併
せて行う必要があった。

【００１９】また、現在、ＴＦＴには高移動度が求めら
れており、半導体層としては、非晶質シリコン膜よりも
移動度の高い結晶性シリコン膜を用いることが有力視さ
れている。従来、加熱処理により結晶性シリコン膜を得
るには、高い歪点を有する石英基板を用いる必要があっ
た。しかし、石英基板は高価であるため、安価なガラス
基板を使用できるように、結晶化の低温下が求められて
いる。

【００２０】結晶化温度を低温化するための技術が、特
開平６−２３２０５９号公報、特開平７−３２１３３９
号公報等に本出願人により開示されている。上記技術は
非晶質シリコン膜に微量の触媒元素を導入し、しかる後
に加熱処理を行うことにより結晶化シリコン膜を得るも
のである。結晶化を助長する触媒元素としては、Ｆｅ、
Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃ
ｕ、Ａｕ、Ｇｅから選ばれた元素を用いている。この結
晶化技術を用いることにより、ガラス基板が耐え得るプ
ロセス温度で多結晶シリコン膜を作製することが可能と
なった。

【００２１】この結晶化技術は結晶化に利用した触媒元
素が多結晶シリコン膜中に残留することが問題であり、
ＴＦＴの信頼性、特性の均一性を劣化させる原因となっ
ている。そこで、この問題点を解消するため、本出願人
は、アルミニウム材料を用いた配線を形成後、多結晶シ
リコン膜中の金属元素をゲッタリングする技術を特開平
８−３３０６０２号公報に開示している。同公報中の技
術では、リンが添加されたソース／ドレイン領域をゲッ
タリングシンクに利用しており、加熱処理によって、チ
ャネル形成領域内の触媒元素がソース／ドレイン領域に
ゲッタリングされる。

【００２２】しかし、耐熱性が低いアルミニウム材料を
配線に用いた場合には、陽極酸化物膜で被覆しても、ゲ
ッタリングのための加熱温度は３００〜４５０℃にとど
まっていた。３００〜４５０℃の加熱温度では、多結晶
シリコン膜中の金属元素を十分にゲッタリングする温度
としては低いため、長時間の処理時間を必要とする。そ
のため、ゲート電極からのアルミニウムの拡散や、ヒロ
ック等によるゲート配線の膨張が発生率が増加する。

【００２３】

【発明が解決しようとする課題】上述したように、配線
の低抵抗化の点から配線にアルミニウム材料を用いるこ
とが望まれる。アルミニウムは陽極酸化が可能であり、
陽極酸化技術を利用することによって、ＬＤＤ構造やオ
フセット構造の薄膜トランジスタを自己整合的に作製す
ることができる。しかしながら、陽極酸化用の電圧供給
配線を形成する必要があるため、回路の高集積化や、基
板面積の縮小化が阻まれている。

【００２４】アルミニウムを陽極酸化物で被覆していて
も、ゲート配線形成以後のプロセス温度は４００℃程度
に制限されてしまう。またゲート配線からアルミニウム
が拡散したり、ヒロックの発生により、ゲート配線とチ
ャネルがショートしたり、ゲート配線が変形したりし
て、ＴＦＴの動作不良が生じていた。

【００２５】本発明では、陽極酸化用の電圧供給配線を
形成せずに、アルミニウム材料を陽極酸化することを可
能にすることを課題とする。

【００２６】更に、加熱が原因となる配線からのアルミ
ニウムの拡散や、配線の変形を防止して、半導体装置を
歩留まり良く、また半導体装置を信頼性良く作製するこ
とを課題とする。

【００２７】

【課題を解決するための手段】〈発明に至る過程〉以
下、図２３〜図２８を用いて、本発明に至る過程を説明
する。

【００２８】［１．陽極酸化について］本発明者は、タ
ンタル膜を電極にして、タンタル膜上にアイランド状の
アルミニウムパターンが陽極酸化できるか否かを確認し
た。図２３は実験手順ごとのアルミニウムパターンの断
面図である。ここでは、従来例と同様にシュウ酸及び酒
石酸によって、アルミニウムを陽極酸化した。

【００２９】《実験手順》コーニングス社製１７３７ガ
ラス基板（５インチ平方）４０上に、スパッタ法にて、
厚さ２０ｎｍのタンタル（Ｔａ）膜４１、厚さ４００ｎ
ｍのアルミニウム（Ａｌ）膜４２を積層した。本発明の
ゲート配線において、Ｔａ膜４１は第１の導電膜に相当
し、Ａｌ膜４２は第２の導電膜に相当する。第１のそし
て、アルミニウム膜４２に陽極酸化装置のプローブを接
続してアルミニウム膜表面を陽極酸化し、バリア型の陽
極酸化物（Anodic Oxicide) 膜４４を形成した。またバ
リア型陽極酸化物膜（以下、バリアA.O.膜と表記する）
はアルミナである。（図２３（Ａ））

【００３０】陽極酸化条件は、電解溶液に３％の酒石酸
を含むエチレングリコール溶液を用い、溶液温度３０
℃、到達電圧１０Ｖ、電圧印加時間１５分、供給電流１
０mA／１基板とした。この陽極酸化工程はレジストマス
ク５０の密着性を向上するためである。バリアA.O.膜４
４がＡｌ膜４２表面に形成されることから、この陽極酸
化工程をマスク陽極酸化工程と呼ぶこととする。酒石酸
で陽極酸化されたアルミナ膜４４はバッファードフッ酸
に対して耐食性を有する。

【００３１】次に、レジストマスク５０を形成して、A.
O.膜４４及びＡｌ４２膜をエッチングし、Ａｌ膜４２で
なるゲート配線のパターン４３（以下、Ａｌパターン４
３と表記する）を複数形成した。Ａｌパターン４３は配
線ごとに分離されて形成されており、図２３ではＡｌパ
ターン４３を２つだけ図示した。Ａｌパターン４３は本
発明の第２の配線層に相当する。

【００３２】バリアA.O.膜４４のエッチャントは、リン
酸：硝酸：酢酸：水＝８５：５：５：５の割合で混合し
た溶液１０リットルに対して、クロム酸溶液５５０グラ
ム（クロム酸３００グラム、水２５０グラム）を混合し
た酸を用いた。ここでは、このエッチャントをクロム混
酸と呼ぶことにする。Ａｌ膜４２のエッチャントにはリ
ン酸、酢酸、硝酸、水を体積％で８５：５：５：５の比
で混合した酸（以下、この酸をアルミ混酸と呼ぶことに
する）を用いた。（図２３（Ｂ））

【００３３】次に、レジストマスク５０を残したまま、
陽極酸化装置においてＴａ膜４１に電圧を印加し、陽極
酸化を行った。条件は、電解溶液に３％シュウ酸水溶液
を用い、到達電圧８Ｖ、電圧印加時間４０分、供給電流
２０mA／１基板とした。従来の陽極酸化方法ではこの陽
極酸化条件では、アルミニウムパターン４３の側面にポ
ーラス型の陽極酸化物（ポーラスA.O.）膜４５が形成さ
れる。そこで、この陽極酸化工程をサイド陽極酸化工程
と呼ぶことにする。（図２３（Ｃ））

【００３４】次に、レジストマスク５０を除去した後、
再び陽極酸化装置においてＴａ膜４１に電圧を印加し、
陽極酸化を行った。条件は電解溶液に電解溶液に３％の
酒石酸を含むエチレングリコール溶液を用い、電解溶液
温度１０℃、到達電圧８０Ｖ、電圧印加時間３０分、供
給電流３０mA／１基板とした。従来方法では、この陽極
酸化条件では、ポーラスA.O.膜４５を酒石酸が浸透し
て、Ａｌパターン４３表面が陽極酸化されて、バリア型
の陽極酸化物（バリアA.O.）膜４６が形成される。この
ことから、この陽極酸化工程をバリア陽極酸化工程と呼
ぶことにする。バリアA.O.膜４６は無孔質のアルミナで
あり、耐フッ酸性を有する。（図２３（Ｄ））

【００３５】次に、上述したアルミ混酸によるウエット
エッチングによって、ポーラスA.O.膜４５を除去した。
バリアA.O.膜４６はアルミ混酸では殆どエッチングされ
ない。（図２３（Ｅ））

【００３６】《実験結果と考察》Ｔａ膜４１がＡｌパタ
ーンの陽極酸化用の電圧供給配線として機能するか否か
を確認するため、工程ごとにＴａ膜４１のシート抵抗を
測定した。

【００３７】更にＡｌゲート４３断面構造を調べるため
透過型電子顕微鏡（Transmission Electroｎ microscop
e ＴＥＭ）にて断面構造を観察した。更に、エネルギー
分散型Ｘ線分光分析法（Electron Dispersion X ray Sp
ectroscopy以下、ＥＤＸと表記する）によって、断面構
造の微細領域の元素分析を行った。図２４（Ａ）、
（Ｂ）は図２３（Ｅ）に示すＡｌパターン４３の断面Ｔ
ＥＭ観察写真であり、図２４（Ｃ）は図２４（Ａ）のＴ
ＥＭ観察写真の模式図である。図２４（Ｂ）のＴＥＭ写
真はポーラスA.O.膜４５下部構造を拡大したものであ
る。また図２４（Ｂ）の符号は図２３を準用した。

【００３８】Ｔａ膜４１のシート抵抗は初期状態（マス
ク陽極酸化前）では100.1 Ω/ □cmであった。サイド陽
極酸化工程終了後は205.1 Ω/ □cmであり、バリア陽極
酸化工程終了後のシート抵抗は測定装置の測定レンジ以
上になった。装置の測定可能な最大値は5000k Ω/ □cm
あるので、バリア陽極酸化工程終了後のシート抵抗は少
なくとも5000k Ω/ □cm以上であると考えられる。

【００３９】サイド陽極酸化工程終了後、ガラス基板４
０を肉眼で観察してみると、Ｔａ膜４１が初期状態より
も若干透明になっていた。肉眼観察とシート抵抗値か
ら、サイド陽極酸化工程によってＴａ膜４１表面が若干
酸化されて、タンタルオキサイド膜（以下、ＴａＯx 膜
と表記する）５１が形成されていると推測される。この
推測は後述するＴＥＭ観察やＥＤＸの分析結果からも支
持される。

【００４０】更に、バリア陽極酸化工程終了後もガラス
基板４０を肉眼で観察してみると、露出していたＴａ膜
４１は殆ど透明となっていた。これは、マスク陽極酸化
工程で使用する酒石酸はタンタルをも陽極酸化するため
であり、この部分のＴａ膜４１は全膜厚にわたって陽極
酸化されてＴａＯx 膜５２に変成されていると推測され
る。この推測は後述するＴＥＭ観察やＥＤＸの分析結果
からも支持される。

【００４１】しかしながら、タンタルオキサイドは絶縁
物であるため、ＴａＯx 膜５１、５２が配線として機能
するか否かが問題となる。バリア陽極酸化工程で、陽極
酸化装置でモニタしている電流値に大きな変動は見られ
なっかたことから、Ｔａ膜４１がＴａＯx 膜に変成され
ても、Ａｌパターン４３に電圧が印加されていると考え
られる。これは、ＴａＯx 膜はシート抵抗値が非常に大
きいが、化学量論比であるＴａ₂Ｏ₅（五酸化タンタ
ル）よりも酸素の含有量が小さいため、若干の導電性
（半絶縁性）を示していると推測される。この化学量論
比からのずれは、ＴａＯx 膜５１や５２が陽極酸化によ
って形成されたことが大きく起因していると思われる。

【００４２】図２３（Ｅ）のエッチング工程ではアルミ
混酸を用いている。アルミ混酸によって多孔質アルミナ
（ポーラスA.O.膜４５）とアルミニウム（Ａｌパターン
４３）双方ともエッチングされるが、無孔質アルミナ
（バリアA.O.膜４６）は殆どエッチングされない。よっ
て、バリア陽極酸化工程でバリアA.O.膜４６が十分な厚
さに形成されていれば、Ａｌパターン４３はエッチング
されないはずである。

【００４３】図２４（Ａ）のＴＥＭ観察写真からは、ア
ルミ混酸でエッチング処理後もＡｌパターン４３が残存
していることが確認できる。よって、マスク陽極酸化工
程でアルミ混酸に耐え得るバリアA.O.膜４６が形成され
ていると推論できる。図２４のＴＥＭ観察写真による
と、バリアA.O.膜４６の膜厚は２０ｎｍ程度である。

【００４４】以上の実験によって、ガラス基板４０全面
に形成したＴａ膜４１によって、その上部に選択的に形
成されたＡｌパターン４３をショートさせた状態にし、
Ｔａ膜４１に電圧を印加することによって、Ａｌパター
ン４３を陽極酸化できることを発見した。特に、酒石酸
を用いた陽極酸化工程の電圧供給配線にＴａ膜４１を用
いても、その上部に形成されたＡｌパターン４３を陽極
酸化できることが確認された。

【００４５】以下、ＴＥＭ観察写真及びＥＤＸ分析結果
に基づいて、ＴａＯx 膜５１、５２について考察する。

【００４６】図２４（Ａ）、（Ｂ）のＴＥＭ観察写真で
はＴａＯx 膜には３つの異なる層５１、５２ａ、５３ｂ
（図２４（Ｂ）参照）があることが分かる。各層５１、
５２ａ、５２ｂの組成をＥＤＸで分析した。図２４
（Ｂ）において「＊」で示すポイントP1〜P6がＥＤＸの
測定ポイントである。

【００４７】測定ポイントP1は全ての陽極酸化工程で電
解溶液に浸されない部分であり、他の測定ポイントに対
する参照ポイントになる。測定ポイントP1ではほとんど
のピークがＴａであるが、Ｃ、Ｏ等の低いピークも確認
された。

【００４８】測定ポイントP2、P3はポーラス陽極酸化工
程、及びバリア陽極酸化工程で電解溶液に浸る部分であ
る。測定ポイントP2、P3ではＥＤＸの測定結果はほぼ同
じであり、ＴａとＯのピークが検出された。Ｏのピーク
はポイントP1よりも高いので、測定ポイントトP2、P3で
は、Ｔａが陽極酸化されて、タンタルオキサイド（Ｔａ
Ｏx と記す）となっていると考えられる。

【００４９】しかしＴＥＭ写真では、下層のＴａＯx 膜
５２ｂ（測定ポイントP2）と上層のＴａＯx 膜５１（測
定ポイントP3）ではコントラストが異なっていることか
ら、ＴａＯx 膜５２ｂとＴａＯx 膜５１では結晶構造が
異なっていると推測される。ＴａＯx 膜５１は図２３
（Ｃ）のサイド陽極酸化工程で酸化された部分であり、
ポーラス状の結晶構造になっていると推測される。下層
のＴａＯx 膜５２ｂはバリア陽極酸化工程で酸化された
部分であって、上層のＴａＯx 膜５１よりも結晶構造が
緻密であると推測される。

【００５０】ポーラスA.O.膜４５が存在していた領域に
は、ガラス基板４０界面付近の測定ポイントP4では、検
出された元素のピークは測定ポイントP1とほぼ同じであ
るので、この部分ではＴａが陽極酸化されず、Ｔａ層４
０のまま残っていると考えられる。

【００５１】測定ポイントP5ではＴａとＯとＡｌのピー
クが検出された。ＯのピークはポイントP1よりも高い。
ＴａＯx 膜５２ａはＴａＯx とＡｌが共存しているか、
あるいはＴａとＡｌの合金が酸化されたものであると考
えられる。ＴＥＭ写真では、このＴａＯx 膜５２ａは針
状（ポーラス状）、あるいは綿状を呈しているのが分か
り、このＴａＯx 膜５２ａはＴａＯx 膜のうち密度が最
も低くなっていると考えられる。

【００５２】測定ポイントP4とP5と間の測定ポイントP6
のＥＤＸ結果は測定ポイントP3とほぼ同じであることか
ら、ＴａＯx 膜５２ｂはバリア陽極酸化工程で酸化され
たＴａＯx になっていると考えられる。

【００５３】以上のＴＥＭ観察写真及びＥＤＸから、ポ
ーラスA.O.膜４５外側の領域では、ガラス基板４０上に
密度の異なる（写真のコントラスが異なっている）Ｔａ
Ｏx膜５１、５２ｂが形成されていると、考えられる。

【００５４】またポーラスA.O.膜４５下の領域では、ガ
ラス基板４０上にＴａ膜４１、ＴａＯx 膜５２ａ、Ｔａ
Ｏx 膜５２ｂの３層膜が形成されており、ＴａＯx 膜５
２ｂはＡｌを含有したＴａＯx 又はＡｌとＴａの合金の
酸化物と考えられる。

【００５５】本発明は上述した実験結果に基づくもので
あり、Ａｌ層でなる配線を陽極酸化するのに、Ａｌ層の
下層に基板全面にＴａ膜を形成し、このＴａ膜を電圧供
給線として用いることを構成の１つとする。

【００５６】そこで、図２３に示すＡｌ／Ｔａの２層構
造のゲート配線を図２９のＴＦＴのゲート配線に適用
し、ＴＦＴを作製した。しかしながら、以下に示すよう
な問題が生じた。

【００５７】従来例ではＬＤＤを自己整合的に形成する
ために、ポーラスA.O.膜１７をマスクにして、ゲート絶
縁膜１４をエッチングする（図２９（Ｄ）参照）。ゲー
ト絶縁膜１４には、窒化酸化シリコンや酸化シリコンを
用いている。ゲート絶縁膜１４のエッチングにはＣＨＦ
₃ガスによるドライエッチ処理を用いている。

【００５８】ゲート絶縁膜１４のエッチング後、ポーラ
スA.O.膜１７をアルミ混酸によってウェットエッチング
（図２９（Ｅ）参照）しているが、しばしばエッチング
残渣が発生する。そのため、ウェットエッチング後、残
渣エッチング専用の薬液でこの残渣を除去している。こ
の残渣はゲート絶縁膜１４のドライエッチングで、ポー
ラスA.O.膜１７の側面に付着した反応生成物であること
が判明している。

【００５９】図２９で示した従来のＴＦＴ作製工程に、
図２３に示すＡｌ／Ｔａの２層構造の配線を適用する
と、図２９（Ｄ）のゲート絶縁膜のドライエッチング工
程では、ゲート絶縁膜と同時にＴａＯx 膜をドライエッ
チングすることになり、やはりこのドライエッチング工
程でも反応生成物がポーラスアルミナ膜の側面に付着す
る。

【００６０】この場合も、ポーラスアルミナ膜をウェッ
トエッチングした後、先と同じ残渣エッチング専用の薬
液で処理したが、残渣をはほとんど除去することができ
なかった。薬液処理後も、この残渣は丁度ポーラスA.O.
膜１７が存在していた周囲を取り囲んで壁状構造物が直
立した状態、もしくはこの壁状構造物が転倒した状態で
存在し、このような壁状の残渣の根本は、転倒した状態
であっても、強固に基板と固着していた。このように、
残渣除去用の薬液で処理しても、壁状の残渣を基板除去
できないのは、ゲート絶縁膜のドライエッチングの反応
生成物にＴａのような金属成分が混入したためであると
推測している。

【００６１】この残渣発生の問題を回避するため、本発
明では、Ａｌ／Ｔａの２層構造のゲート配線を用いた際
に、ポーラスアルミナをマスクにして、ゲート絶縁膜と
ＴａＯx 膜とを同時にドライエッチングしないことを構
成の１つとする。

【００６２】また、従来例ではゲート絶縁膜１４’にお
いて、その下部に低濃度不純物領域２３、２４が存在す
る部分はポーラスA.O.膜１７が存在した部分である。よ
って、図２３に示すＡｌ／Ｔａの２層構造の配線を図２
９のＴＦＴのゲート配線に適用した場合には、上述した
ＥＤＸの分析結果によれば、低濃度不純物領域２３、２
４上にゲート絶縁膜１４’を挟んでＴａ膜４１が存在し
ていることになる。このような構造では、ＯＮ状態でＴ
ａ膜４１によって低濃度不純物領域２３、２４に常時印
加されてしまい、ＴＦＴの劣化を早めてしまうという問
題が生ずる。

【００６３】低濃度不純物領域上のＴａ膜残りはポーラ
スA.O.膜４５で被覆された状態で、Ｔａ膜４１を陽極酸
化したためである。ポーラスA.O.膜４５で被覆された部
分には電解溶液が十分に行き渡らないため、Ｔａ膜４１
を全膜厚にわたって陽極酸化することができない。そこ
で、本発明では、低濃度不純物上のＴａ膜残りをなくす
ことを課題とする。この課題を解決する手段として、図
２３（Ｃ）のサイド陽極酸化工程を行わずにバリア陽極
酸化工程を行って、Ｔａ膜（第１の導電膜）、Ａｌパタ
ーン（第２の配線層）４３を陽極酸化することを構成の
１つとする。

【００６４】即ち、本発明では、第１の配線層、第２の
配線層を覆う、それぞれの陽極酸化物膜を形成する際
に、第１の導電膜の陽極酸化すべき箇所はその表面を露
出させて、第１の導電膜が確実に陽極酸化されるように
する。

【００６５】［２．Ｔａ層のブロッキング性の評価］次
に、Ｔａ層のＡｌ拡散のブロッキング特性を評価する。
Ｔａ層を形成した試料（試料Ａと呼ぶ）と、Ｔａ層を形
成しない試料（試料Ｂと呼ぶ）を窒素雰囲気で加熱処理
し、加熱処理後の各試料のＡｌ濃度分布を２次イオン質
量分析法（Secondary Ion ｍass Spectroscope、ＳＩＭ
Ｓ）で測定した。加熱処理の条件は窒素雰囲気、温度５
５０℃、処理時間２時間とした。

【００６６】図２５に、各試料Ａ、Ｂの断面構造を示
す。試料Ａは、コーニング１７３７ガラス基板６０上
に、半導体層に相当する多結晶シリコン膜６１（厚さ２
００ｎｍ）、ゲート絶縁膜に相当する窒化酸化シリコン
膜６２（１２０ｎｍ）、ゲート配線を構成するタンタル
膜６３（２０ｎｍ）及びアルミニウム膜６４（２００ｎ
ｍ）が積層されたものである。

【００６７】試料Ｂは試料Ａからタンタル膜６３を除い
たものに相当し、コーニング１７３７ガラス基板７０上
に、半導体層に相当する多結晶シリコン膜７１（厚さ２
００ｎｍ）、ゲート絶縁膜に相当する窒化酸化シリコン
（ＳｉＯＮ）膜７２（１２０ｎｍ）、アルミニウム（Ａ
ｌ）膜７４（２００ｎｍ）が積層されたものである。

【００６８】ＳＩＭＳの測定方向は試料Ａ、Ｂともガラ
ス基板６０、７０からアルミニウム膜６４、７４に向か
ってである。分析条件は試料Ａ、Ｂとも同じであり、１
次イオン種Ｏ₂ ⁺、１次加速電圧６．０ｋＶ、スパッタレ
ート０．６ｎｍ／ｓ、測定領域１２０μｍ×１９２μ
ｍ、真空度３×１０^-7Ｐａとした。分析対象元素はＡ
ｌ、Ｏ、Ｓｉ、Ｔａである。

【００６９】試料Ａ、ＢのＳＩＭＳ分析結果を図２６、
図２７に示す。図２６、図２７において、横軸は深さ
［μｍ］であり、左軸はＡｌの濃度［atoms/cm³］であ
り、右軸はＯ、Ｓｉ、Ｔａの２次イオン強度［cts/se
c］である。

【００７０】Ａｌの濃度の定量化は、標準試料として、
Ａｌをイオン注入したＳｉＯ₂標準試料及び、Ａｌをイ
オン注入したＳｉ標準試料を用いた。図２６、図２７の
Ａｌの濃度プロファイルは加工データである。ＳｉＯＮ
膜６２、７２中ではＳｉＯ₂標準試料を用いて定量化し
たプロファイルであり、多結晶シリコン膜６１、７１中
ではＳｉ標準試料を用いて定量化したプロファイルであ
り、図２６、図２７ではこのＳｉＯ₂標準試料を用いて
定量化したプロファイルとＳｉ標準試料を用いて定量化
したプロファイルとをつないでいる。そのためＳｉＯＮ
膜／Ｓｉ膜界面でのプロファイルにはデータ加工による
不確かさが残る。なお、Ａｌ濃度のバックグランドレベ
ルは、ＳｉＯ₂標準試料中では１×１０¹⁶atoms/cm³で
あり、Ｓｉ標準試料中では１×１０¹⁵atoms/cm³であ
る。

【００７１】図２６、図２７を比較すると明らかなよう
に、Ａｌ拡散防止のブロッキング膜としてＴａ膜６３が
機能していることが分かる。試料Ｂ（Ｔａ層無し）で
は、Ｓｉ膜（半導体層）７１中でも、ＳｉＯＮ膜（ゲー
ト絶縁膜）７２中でも、Ａｌの濃度は１×１０¹⁹atoms/
cm³前後である。他方、試料Ａ（Ｔａ層有り）では、Ａ
ｌの濃度は、ＳｉＯＮ膜６３では３×１０¹⁶atoms/cm³
以下であり、最低濃度はほぼバックグラウンドレベルの
１×１０¹⁶atoms/cm³以下である。またＳｉ膜６１内で
は１×１０¹⁵〜１×１０¹⁷atoms/cm³の範囲にある。

【００７２】図２８に５５０℃の加熱処理を施した試料
Ａ、試料Ｂの光学顕微鏡写真を示す。図２８（Ａ）が試
料Ｂに、図２８（Ｂ）は試料Ａに対応する。また図２８
（Ｃ）、（Ｄ）は試料ＡにおいてＴａ層６３の膜厚を３
０ｎｍ、５０ｎｍとしたものである。

【００７３】図２８（Ａ）では、Ａｌ単層（Ｔａ層＝０
ｎｍ）とした場合には、アルミニウムが拡散している
（しみだしている）ことが確認される。他方、図２８
（Ｂ）〜（Ｄ）から、アルミニウム層の下層に２０ｎｍ
以上の厚さのＴａ層を形成することで、アルミニウムの
しみ出しを防止できることがわかる。

【００７４】上述したように、ゲート配線をＡｌ層／Ｔ
ａ層の２層構造とすることで、Ａｌが半導体層やゲート
配線に拡散することが防止できることが分かる。本発明
者らの知見では、Ａｌのブロッキング効果を得るには、
１ｎｍ厚以上、好ましくは５ｎｍ厚以上のＴａ層が必要
である。これ以下の膜厚では、成膜装置の性能から、ピ
ンホールのない膜を成膜するのが困難であり、ブロッキ
ング効果を期待できない。

【００７５】また、Ｔａ層の上限としては４００ｎｍ、
好ましくは２００ｎｍ程度と考えている。これ以上では
ゲート電極の厚さを抑えるために、アルミニウム材料層
を薄くしなければならず、アルミニウムの低抵抗性とい
う特徴を活かすことができない。

【００７６】以上のことから、タンタル層の膜厚は１〜
５０ｎｍ、好ましくは１〜２０ｎｍ、より好ましくは５
〜２０ｎｍとすることが好ましいと言える。

【００７７】また、ゲート配線の熱処理温度が高くなる
ほど、Ａｌの拡散の程度が大きくなるため、加熱温度に
よって、Ｔａ層の厚さを設定すれば良い。例えばＴａ層
の下地絶縁膜（図２５の場合にはＳｉＯＮ膜６２）内の
Ａｌ濃度の最低値が３×１０¹⁶atoms/cm³以下、より好
ましくは１×１０¹⁶atoms/cm³以下となるように、ある
いは、半導体層中のＡｌ濃度の最低値が１×１０¹⁷atom
s/cm³以下、より好ましくは１×１０¹⁶atoms/cm³以下と
なるように、Ｔａ層の厚さを決定する。

【００７８】［本発明の構成］本発明の構成は上述した
実験結果から得られた知見に基づくものである。本発明
は、ゲート絶縁膜を介して半導体層と交差するゲート配
線とを有する半導体装置において、前記ゲート配線は、
前記ゲート絶縁膜に接して形成された第１の導電膜でな
る第１の配線層と、前記第１の配線層上に接して形成さ
れた第２の導電膜でなる第２の配線層と、前記第１の配
線層の側面に接する前記第１の導電膜の陽極酸化物膜
と、前記第２の配線層の表面を覆う前記第２の導電膜の
陽極酸化物膜と、を有し、前記ゲート絶縁膜は前記半導
体層表面全体を覆っており、少なくとも前記ソース領
域、ドレイン領域を覆っている領域表面には前記第１の
導電膜の陽極酸化物膜が存在しないことを特徴とする。

【００７９】本発明のゲート配線は上層の第２の配線層
を主に電荷の通路として用いる、その膜厚を２００〜５
００ｎｍ程度とする。また第２の配線層を構成する金属
膜をアルミニウム又はアルミニウムを主成分とする材料
で形成することが好ましく、配線の低抵抗化が図れる。

【００８０】また第１の導電膜としてバルブ金属を用い
ることができる。バルブ金属とは、アノード的に生成し
たバリアー型陽極酸化膜がカソード電流は流すがアノー
ド電流は通さない、即ち弁作用を示す様な金属を指す。
（電気化学便覧第４版；電気化学協会編，ｐ370 ，丸
善，1985）。

【００８１】アルミニウムのブロッキング効果を得るに
は、バルブ金属膜であって、アルミニウムよりも高融点
な材料を用いる。このような金属に、タンタル（Ｔ
ａ）、ニオブ（Ｎｂ）、ハフニウム（Ｈｆ）、ジルコニ
ウム（Ｚｒ）、チタン（Ｔｉ）、クロム（Ｃｒ）等が挙
げられる。またこれらバルブ金属元素と、他の金属元素
や窒素の共融体である合金で第１の導電膜を形成するこ
とができる。例えばモリブデンタンタル（ＭｏＴａ）合
金や、ＴａＮy 、ＮｂＮy 、ＨｆＮy 、ＺｒＮy 、Ｔｉ
Ｎy 、ＣｒＮy 等の窒素系合金を用いることができる。

【００８２】第１の導電膜の厚さは薄いほど好ましい
が、第２の配線層の構成原子が拡散するのを防止するブ
ロッキング層として機能するための膜厚が必要である。
第１の導電膜の膜厚の下限は１ｎｍ、好ましくは５ｎｍ
とする。

【００８３】薄い第１の導電膜が望まれるのは、ソース
／ドレイン領域を形成する際に、第１の陽極酸化物膜、
即ち第１の導電膜の陽極酸化物膜を通過させて、半導体
層へ不純物を添加することが１番の理由である。この陽
極酸化物膜が薄いほど、不純物添加工程の加速電圧や、
ドーズ量を小さくでき、スループットがよくなる。他に
第１の導電膜の成膜工程や、第１の導電膜の陽極酸化物
のエッチング工程のスループットは第１の導電膜が薄い
ほど高くできる。

【００８４】また、第１の導電膜の膜厚の上限は５０ｎ
ｍ、好ましくは３０ｎｍ程度とする。これは第１の酸化
物膜は第１の導電膜を酸化して形成され、その厚さは第
１の導電膜の２〜４倍程度になる。よって、第１の導電
膜の成膜、第１の陽極酸化物のエッチングを考慮する
と、第１の導電膜の上限は５０ｎｍ、好ましくは３０ｎ
ｍとする。

【００８５】以上から第１の導電膜の膜厚は１〜５０ｎ
ｍ（好ましくは５〜３０ｎｍ、さらに好ましくは５〜２
0ｎｍ）の範囲から選択することが好ましいと考える

【００８６】また、ゲート配線の熱処理温度が高くなる
ほど、Ａｌの拡散の程度が大きくなるため、加熱温度に
よって、第１の配線層の厚さを設定すれば良い。例えば
第１の配線層の下地絶縁膜（図２５の場合にはＳｉＯＮ
膜６２）内のＡｌ濃度の最低値が３×１０¹⁶atoms/cm³
以下、より好ましくは１×１０¹⁶atoms/cm³以下となる
ように、あるいは、半導体層中のＡｌ濃度の最低値が１
×１０¹⁷atoms/cm³以下、より好ましくは１×１０¹⁶ato
ms/cm³以下となるように、第１の配線層の厚さを決定す
ればよい。Ａｌの濃度はＳＩＭＳデータの最低値で定義
する。

【００８７】本発明では、第１の導電膜の陽極酸化物膜
とゲート絶縁膜とを同時にエッチングしないようにする
が、第１の導電膜の陽極酸化物膜のみをパターニングし
て、ゲート絶縁膜表面を選択的に露出させる。ゲート絶
縁膜において前記表面が露出された領域は、ソース／ド
レイン領域を覆っている領域である。これにより、ソー
ス／ドレイン領域を形成工程で、第１の導電膜の陽極酸
化物膜及びゲート絶縁膜双方を介して不純物を添加する
よりもスループットが向上する。

【００８８】なお本明細書では、ゲート配線や、ソース
配線、ドレイン配線等の配線において、半導体層との交
差部や半導体層や他の配線との接続部を特に電極と呼ぶ
ことにする。

【００８９】

【発明の実施の形態】本実施形態は本発明をＴＦＴに適
用したものである。図１は本実施形態のＴＦＴの断面図
であり、図１（Ａ）は基板正面に沿った断面図であり、
図１（Ｂ）の鎖線Ｗ−Ｗ’に沿った断面図である。図１
（Ｂ）はチャネル長方向の断面図であり、図１（Ａ）の
鎖線Ｘ−Ｘ’に沿った断面図である。図１（Ｃ）はチャ
ネル幅方向の断面図であり、図１（Ａ）の鎖線Ｙ−Ｙ’
に沿った断面図である。

【００９０】ゲート絶縁膜１０３を挟んで半導体層１０
２と交差するゲート配線が形成されている。ゲート配線
はゲート絶縁膜１０３に接して形成された第１の配線層
１０８上に、第２の配線層１０６が積層された導電層
と、第１の配線層１０８の側面と接する第１の導電膜の
陽極酸化物膜１０９と、第２の配線層１０６の表面全体
を覆う第２の導電膜の陽極酸化物膜１０７を有する。ゲ
ート絶縁膜１０３基板全面に形成され、半導体層１０２
を覆っている。更に、ゲート絶縁膜の表面には第１の配
線層１０８及び第１の導電膜の陽極酸化物膜１０９形成
されているが、ソース／ドレイン領域１１１、１１２を
覆う領域には、陽極酸化物膜１０９が存在していない。

【００９１】絶縁表面を有する基板１００上には、ＴＦ
Ｔの半導体層１０２が形成されている。絶縁表面を有す
る基板１００としては、ガラス基板、石英基板、結晶性
ガラス基板、プラスチック基板などの絶縁性基板、これ
ら基板表面に、酸化シリコン膜や、窒化シリコン膜、窒
化酸化シリコン膜等の無機絶縁膜が形成されたものを使
用できる。

【００９２】更に、下地膜として、タングステン、クロ
ム、タンタル等の高融点金属の被膜や、窒化アルミニウ
ム膜等の高伝導度を有する被膜を下層に、上記の無機絶
縁膜を上層に積層した積層膜を用いてもよい。あるい
は、ステンレス基板、Ｔa、Ｗ、Ｍｏ、Ｔｉ等の高融点
金属材料又はこれら合金系からなる基板など、熱伝導性
が高い導電性基板の表面を上述した無機絶縁膜で被覆し
た基板を用いることができる。この場合には、半導体装
置で発生した熱が下地膜の下層の被膜、又は導電性基板
によって放射されるため、半導体装置の動作が安定でき
る。このような基板は反射型の液晶表示装置のアクティ
ブマトリクス基板に好適である。

【００９３】半導体層１０２は非晶質シリコン、多結晶
シリコン、非晶質ゲルマニウム、多結晶ゲルマニウムや
Ｓｉ_xＧｅ_1-x（０＜Ｘ＜１）で示される非晶質シリコ
ンゲルマニウム、又は非晶質シリコンゲルマニウムを結
晶化した半導体材料を用いても良い。半導体材料の結晶
化方法としては、電気炉内での熱処理、レーザー光や赤
外光ランプ光を照射する光照射処理、熱処理と光照射の
併用する等の方法が挙げられる。

【００９４】図１に示すＴＦＴの作製工程は、絶縁表面
を有する基板上にソース領域、ドレイン領域、チャネル
形成領域が形成される前記半導体層を形成する工程Ａ
と、前記半導体層に密接してゲート絶縁膜を形成する工
程Ｂと、前記ゲート絶縁膜全面に第１の導電膜と第２の
導電膜でなる積層膜を形成する工程Ｃと、前記積層膜の
うち前記第２の導電膜のみをパターニングし、前記ゲー
ト絶縁膜を挟んで前記半導体層と交差する前記第２の配
線層を形成する工程Ｄと、前記第１の導電膜に電圧を印
加して、前記第１の導電膜を陽極酸化して前記第１の導
電膜の陽極酸化物膜を形成すると共に、前記第２の配線
層を陽極酸化して前記第２の配線層の表面を被覆する陽
極酸化物膜を形成する工程Ｅと、前記工程Ｅで形成され
た第２の配線層の陽極酸化酸化物膜をマスクにして、前
記工程Ｅで形成された第１の導電膜の陽極酸化物膜をパ
ターニングして、前記ゲート絶縁膜の表面を露出させる
工程Ｆと、前記ゲート絶縁膜を介して半導体層に不純物
を添加する工程Ｇと、を少なくとも有する。

【００９５】以下、図２〜図４を用いて、上記工程Ａ〜
Ｇを説明する。図２（Ａ）は基板正面に沿った断面図で
あって、図２（Ｂ）の鎖線Ｚ−Ｚ’に沿った断面図であ
る。図２（Ｂ）はチャネル長方向の断面図であって、図
２（Ａ）の鎖線Ｘ−Ｘ’に沿った断面図である。図２
（Ｃ）はチャネル幅方向の断面図であって、図２（Ａ）
の鎖線Ｙ−Ｙ’に沿った断面図である。図３、図４の
（Ａ）〜（Ｃ）の関係は図２と同様である。

【００９６】まず、基板１００上に、ソース領域、ドレ
イン領域、チャネル形成領域が形成される島状の半導体
層１０２を形成する（工程Ａ）。次に、半導体層１０２
に密接してゲート絶縁膜１０３を形成する（工程Ｂ）。
次に、基板１００全面に、ゲート絶縁膜１０３に接して
第１の導電膜１０４と第２の導線膜１０５でなる積層膜
を形成する（工程Ｃ）。（図２参照）

【００９７】第１の導電膜１０４として、Ｔａ、Ｎｂ、
Ｈｆ、Ｚｒ、Ｔｉ、Ｃｒ等バルブ金属を用いることがで
きる。またこれらバルブ金属元素と、他の金属元素や窒
素の共融体である合金を用いることができる。ＭｏＴａ
合金や、ＴａＮy 、ＮｂＮy、ＨｆＮy 、ＺｒＮy 、Ｔ
ｉＮy 、ＣｒＮy 等の窒素系合金膜を用いることができ
る。

【００９８】更に、金属膜や合金の単層膜だけでなく
と、その金属の合金との積層膜や、合金の積層膜を用い
ることができる。例えば、Ｔａ膜／ＴａＮy 膜、又はＴ
ａＮy膜／Ｔａ膜の順で下層から積層した膜や、ＴａＮy
膜／Ｔａ膜／ＴａＮy 膜の３層膜を用いることも可能
である。他のバルブ金属元素の場合も同様である。

【００９９】Ｔａの結晶構造は低抵抗で安定な立方晶
（α−Ｔａ又はｂｃｃ−Ｔａ）と、高抵抗で準安定な正
方晶（β−Ｔａ）の２つが知られている。Ｔａは下地に
ＴａＮy 合金膜を形成してからＴａ膜を成膜すること
で、抵抗率が低いα−Ｔａを成長させやすくすることが
できる。

【０１００】他方、第２の導電膜１０５としては、純ア
ルミニウムだけでなく、Ｓｉ、Ｓｃ等を数重量％添加し
たアルミニウム材料や、Ｓｉなどの金属とＡｌの合金等
を用いることで、第２の配線層の耐熱性を向上させるこ
とができる。

【０１０１】ここでは、第１の導電膜１０４として厚さ
２０ｎｍのＴａ膜を形成し、第２の導電膜１０５として
２wt％のスカンジウムを含有した厚さ４０ｎｍのＡｌ膜
１０５を形成する。

【０１０２】次に、レジストマスクを形成してＡｌ膜１
０５をパターニングし、第２の配線層（Ａｌ層）１０６
形成する（工程Ｅ）。この状態で、各ゲート配線のＡｌ
層（第２の配線層）１０６は、Ｔａ膜（第１の導電膜）
１０４で電気的にショートされた状態になる。（図３参
照）

【０１０３】次に、陽極酸化装置においてＴａ膜１０４
に電圧を印加して陽極酸化を行う。条件は電解溶液に３
％の酒石酸を含むエチレングリコール溶液を用い、電解
溶液温度１０℃、到達電圧８０Ｖ、電圧印加時間３０
分、供給電流３０mA／１基板とする。Ｔａ膜１０３及び
Ａｌ層１０６表面が陽極酸化される（工程Ｆ）。（図４
参照）

【０１０４】工程Ｆでは、Ａｌ層１０６の露出している
表面全体が陽極酸化されて、バリア型の陽極酸化物膜
（バリアA.O.膜と記す）１０７が形成される。バリアA.
O.膜１０７は無孔質アルミナ膜であり、バッファードフ
ッ酸に対して高い耐食性を有する。

【０１０５】Ａｌ層１０６の陽極酸化と同時に、Ｔａ膜
１０４の露出している部分も陽極酸化されて、タンタル
オキサイド膜（以下ＴａＯｘ膜と記す）１０９に変成さ
れる。残存したタンタル膜（Ｔａ層）１０４が第１の配
線層（Ｔａ層）１０８として画定する。実際には、Ｔａ
Ｏｘ膜１０９はＴａ膜１０４よりも２〜３倍ほど厚くな
るが、簡単化のため、図中では同じ厚さに図示した。

【０１０６】この陽極酸化工程では、Ｔａ膜１０４、Ａ
ｌ層１０６の陽極酸化速度に差があるため、Ａｌ層１０
６とバリアA.O.膜１０７の界面は、Ｔａ層１０８とＴａ
Ｏx膜１０９の界面よりも内側にある。よって、Ａｌ層
１０６はＴａ層１０８のみに接しており、ＴａＯx 膜１
０９はバリアA.O.膜１０９の下部に５〜２０ｎｍ程度進
入している。

【０１０７】図５（Ａ）に図４に示すゲート配線の断面
構造を観察したＳＥＭ（走査型電子顕微鏡）写真を示
す。図５（Ｂ）はＳＥＭ写真の模式図であり、符号は図
４を準用した。また図５（Ｃ）はゲート配線の表面形状
を観察したＳＥＭ写真である。なお、図５において、ゲ
ート配線はガラス基板上に直接に形成されたものであ
る。他は上述した条件で形成されたものである。

【０１０８】また、図５に示すゲート配線は、水素雰囲
気内で、４５０℃、１時間熱処理を加えた試料である。
加熱処理によるＡｌ層１０６の変形は確認されない。

【０１０９】次に、バリアA.O.膜１０７（工程Ｅで形成
された第２の配線層の陽極酸化物膜１０７）をマスクに
して、ＴａＯx 膜１０９（工程Ｅで形成された第１の導
電膜の陽極酸化物膜１０９）をパターニングして、ゲー
ト絶縁膜１０３表面を露出する（工程Ｆ）。（図１参
照）

【０１１０】ＴａＯx 膜１０９のパターニングには、フ
ッ素系ガスを用いたドライエッチング法を用いればよ
い。例えば、エッチングガスとしては、ＣＦ₄ガスや、
ＣＨＦ₃ガスなどを用いることができる。ＴａＯx とＳ
ｉＯ₂との選択比はＣＨＦ₃ガスのほうがＣＦ₄ガスよ
りも大きいが、エッチングの異方性はＣＦ₄ガスの方が
良好である。

【０１１１】なお、ゲート絶縁膜１０３を構成する酸化
シリコン、窒化シリコン、窒化酸化シリコン膜はＣＨＦ
₃ガスやＣＦ₄ガスに対するエッチング選択比が小さい
ため、この工程で表面が若干エッチングされてしまう。
よって、本実施例形態では、少なくとも１つの半導体層
において、チャネル形成領域を覆っている部分よりもソ
ース／ドレイン領域を覆っている部分のほうが薄くなっ
ている。

【０１１２】また、基板全体ではゲート絶縁膜１０３の
膜厚（平均の膜厚あるいは最も薄い部分の膜厚）は、よ
びもその上面にゲート配線が存在している部分よりも、
Ｔａ層１０６及びＴａＯx 膜１０９が存在している部分
よりも、これらが存在していない部分のほうが薄くな
る。

【０１１３】次に、ゲート絶縁膜１０３を介して、導電
性を付与する不純物を半導体層１０２に添加し、Ｐ型又
はＮ型のソース／ドレイン領域を自己整合的に形成する
（工程Ｇ）。（図１参照）

【０１１４】不純物の添加はイオンインプランテーショ
ン法、プラズマドーピング法、レーザードーピング法の
いずれかの手段を用いれば良い。また、ＣＭＯＳ回路を
構成する様な場合には、レジストマスクを利用して不純
物の添加領域を選択すればよい。

【０１１５】この工程Ｆでは、Ａｌ層１０６、バリアA.
O.膜１０７がマスクとして機能して、半導体層１０２に
ソース領域１１１、ドレイン領域１１２、チャネル形成
領域１１３が自己整合的に形成される。本実施形態で
は、ＴａＯx 膜１０９の除去工程Ｆを有するため、ソー
ス／ドレイン領域を形成工程で、第１の導電膜の陽極酸
化物膜及びゲート絶縁膜双方を介して不純物を添加する
よりもスループットが向上する。また、ＴａＯx 膜１０
９とゲート絶縁膜１０５とを同時にドライエッチングし
ないため、上述した残渣の問題が生じない。

【０１１６】そして、５００〜６５０℃で加熱処理し
て、ソース／ドレイン領域１１１、１１２内の不純物を
活性化する。本発明のゲート配線は、Ｔａ層１０８がＡ
ｌ拡散のパッシベーション膜として機能するため、この
活性化工程でゲート配線（Ａｌ層１０６）とチャネル形
成領域１１４がショートすることが防止される。

【０１１７】本実施形態では、ゲート絶縁膜１０３、Ｔ
ａＯx 膜１０９を介して、半導体層１０２に不純物を添
加するため、加速電圧やドーズ量を考慮すると、ＴａＯ
x 膜を設けていない従来のＴＦＴよりも、ゲート絶縁膜
は薄いほうが望ましい。

【０１１８】次に、酸化シリコン膜や窒化酸化シリコン
膜等でなる層間絶縁膜１２０を形成する。層間絶縁膜１
２０にコンタクトホールを形成し、更に、ゲート配線の
パッド部のバリアA.O.膜１０７、Ａｌ層１０６に対して
コンタクトホールを形成し、ソース配線１２１、ドレイ
ン配線１２２、更に、ゲート配線の取出し電極１２３を
形成する。（図１）

【０１１９】本実施形態では、ゲート配線のＴａＯx 膜
１０９がゲート絶縁膜１０３上面全体に存在し、またＴ
ａＯx 膜１０９はＴａ層１０８の２〜３倍程度の膜厚を
有するため、ゲート配線による高低差が緩和される。

【０１２０】また、本実施形態では、陽極酸化終了後、
ゲート配線を分断するエッチング処理が不要なため、Ａ
ｌ層１０６表面は図１に示すように、バリアA.O.膜１０
７で被覆された状態が維持される。

【０１２１】

【実施例】図６〜図２２を用いて、本発明の実施例を
説明する。

【０１２２】［実施例１] 本実施例は本発明をＴＦＴに
適用した例であり、Ｎチャネル型ＴＦＴとＰチャネル型
ＴＦＴを同一基板上に形成し、ＣＭＯＳ回路を作製した
例を示す。

【０１２３】図６はＣＭＯＳ回路の概略の上面図を示
す。図６において、２０１はゲート配線、２０２はＮチ
ャネル型ＴＦＴの半導体層、２０３はＰチャネル型ＴＦ
Ｔの半導体層である。２０４、２０５は半導体層２０
２、２０３とソース配線のコンタクト部であり、２０
６、２０７は半導体層２０２、２０３とドレイン配線と
のコンタクト部である。２０８は取出し配線とのコンタ
クト部（ゲートコンタクト部）である。

【０１２４】図７、図８を用いて、ＴＦＴの作製工程を
説明する。なお、図７、図８において左側にＮチャネル
型ＴＦＴの断面図を示し、右側にＰチャネル型ＴＦＴの
断面図を示す。各ＴＦＴの断面図は図６の鎖線Ａ−
Ａ’、鎖線Ｂ−Ｂ’で切断した断面図に対応する。

【０１２５】まず、基板２００として、表面に下地膜を
形成したガラス基板（コーニング１７３７；歪点＝６６
７℃）を用意する。下地膜として酸化シリコン膜を２０
０ｎｍ厚に形成する。

【０１２６】次に多結晶シリコン膜（ポリシリコン膜）
を形成する。先ず、膜厚４５ｎｍの非晶質シリコン膜２
５１を減圧ＣＶＤで成膜する。非晶質シリコン膜２５１
の膜厚は１０〜１００ｎｍ（好ましくは１５〜７５ｎ
ｍ、さらに好ましくは２０〜４５ｎｍ）とする。次にプ
ラズマＣＶＤ法によって酸化シリコン膜を７０ｎｍの厚
さに成膜し、ウエットエッチングによって開口部２５２
ａ、２５２ｂを形成する。そして、スピナーを用いてＮ
ｉ酢酸溶液を塗布し、更に乾燥させて、Ｎｉ層２５３を
形成する。なお、Ｎｉ層２５３は完全な層を成している
ものではない。（図７（Ａ））

【０１２７】Ｎｉ酢酸溶液のＮｉ濃度は重量換算で１〜
２０ppm であり、本実施例では１０ppm とする。この状
態でマスク２５２の開口部２５２ａ、２５２ｂにおい
て、非晶質シリコン膜２５１の領域２５１ａ、２５１ｂ
がＮｉ層２５３と接触して、ここにＮｉが添加される。

【０１２８】次に、窒素雰囲気中で、５５０℃、６時間
加熱する。矢印で模式的に示すように、領域２５１ａ、
２５１ｂからＮｉが拡散するのに従って、Ｎｉを核にし
て結晶成長が進行する。即ち、基板面に平行に結晶が成
長する。このように結晶化された領域をここでは「横成
長領域」と呼ぶこととする。（図７（Ｂ））

【０１２９】酸化シリコンでなるマスク２５２を除去し
た後エキシマレーザーを照射して多結晶シリコン膜２５
２の結晶性を助長した。そして多結晶シリコン膜２５２
を島状にパターニングして、Ｎチャネル型ＴＦＴの半導
体層２０２とＰチャネル型の半導体層２０３を形成す
る。そして半導体層２０２、２０３を覆って、ゲート絶
縁膜２０５として窒化酸化シリコン膜を５０〜１２０ｎ
ｍ、ここでは８０ｎｍの厚さに形成する。なお、本実施
例ではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを各１
づつ図示したが、回路構成にあわせてＮチャネル型ＴＦ
ＴとＰチャネル型ＴＦＴそれぞれ複数形成されている。
（図７（Ｃ））

【０１３０】本実施例では、触媒元素を用いて非晶質シ
リコン膜を結晶化したが、他の結晶化方法を用いても良
く、触媒元素を用いない熱結晶化や、エキシマレーザー
光を照射するレーザー結晶化や、赤外光を照射するＲＴ
Ａ法を用いてもよい。また、結晶化後のアニール処理
も、エキシマレーザー照射の他に、電気炉内での熱アニ
ール、ＲＴＡでもよい。

【０１３１】次に、ゲート絶縁膜２０５上に厚さ２０ｎ
ｍのタンタル膜（Ｔａ膜）２５６と、２wt％のスカンジ
ウムを含有する厚さ４０ｎｍのアルミニウム膜（Ａｌ
膜）２５７でなる積層膜をスパッタ装置において成膜す
る。そして、Ａｌ膜２５７に陽極酸化装置のプローブＰ
を接触させて、Ａｌ膜２５７の表面に薄いバリア型アル
ミナ膜（図示せず）を形成する。この陽極酸化工程はレ
ジストマスクの密着性を向上するためである。条件は電
解溶液に電解溶液に３％の酒石酸を含むエチレングリコ
ール溶液を用い、電解溶液温度３０℃、到達電圧１０
Ｖ、電圧印加時間１５分、供給電流１０mA／１基板とす
る。

【０１３２】レジストマスクを形成し、図示しないアル
ミナ膜をクロム混酸でエッチングし、次にアルミ混酸で
Ａｌ膜２５７をエッチングして、第２の配線層としてＡ
ｌ層２０７を形成する。Ａｌ層２０７はゲート配線２０
４の上層を構成するものである。なお、図７では向かっ
て左側のＡｌ層２０７と右側のＡｌ層２０７とが分断し
て記載されているが、実際には図６に示したように一体
であり、１つのゲート配線２０１を構成している。（図
７（Ｅ））

【０１３３】レジストマスクを除去した後、再び陽極酸
化装置において、Ｔａ膜２５６にプローブＰを接触させ
て電圧を印加し、陽極酸化を行う。条件は、電解溶液に
電解溶液に３％の酒石酸を含むエチレングリコール溶液
を用い、電解溶液温度１０℃、到達電圧８０Ｖ、電圧印
加時間３０分、供給電流３０mA／１基板とする。

【０１３４】Ａｌ層２０７及びＴａ膜２５６が同時に陽
極酸化される。Ａｌ層２０７表面が陽極酸化されて、バ
リア型の陽極酸化物膜（バリアA.O.膜と記す）２０９が
形成される。バリアA.O.膜２０９は無孔質アルミナ膜で
ある。Ｔａ膜２５６の露出している部分、即ちＡｌ層２
０７が形成されていない部分が陽極酸化されて、タンタ
ルオキサイド膜（以下ＴａＯx 膜と記す）２０８に変成
される。残存したタンタル層（Ｔａ層）２０６が第１の
配線層として画定する。

【０１３５】ＡｌとＴａは同時に酸化されるが、陽極酸
化の速度の差によって、Ａｌ層２０７とバリアA.O.膜２
０９との界面は、Ｔａ層２０７とＴａＯx 膜２０８との
界面よりも内側にあり、Ａｌ層２０７下面はＴａ層２０
６のみに接している。なお、ＴａＯx 膜２０８はＴａ膜
２５６の２〜３倍程度の厚さになるが、簡単化のため、
同じ厚さに図示した。（図７（Ｆ））

【０１３６】以上により、ゲート配線を形成するための
陽極酸化工程は終了する。本実施例では、陽極酸化用の
配線を形成していないため、陽極酸化終了後、ゲート配
線を配線ごとに分断する工程が不要になる。

【０１３７】図９に図７（Ｅ）のゲート配線の断面図を
示す。図９（Ｂ）は図９（Ａ）の鎖線Ｘ−Ｘ’で切った
Ｎチャネル型ＴＦＴのチャネル長方向の断面図である。
図９（Ｃ）は図９（Ａ）の鎖線Ｙ−Ｙ’平面で切った断
面図であり、チャネル幅方向のＮチャネル型ＴＦＴの断
面図に対応する。また図９（Ａ）は図９（Ｂ）のＺ−
Ｚ'平面で切った断面図である。Ａｌ層２０７の平面形
状は図６のゲート配線２０１と相似な形状であるが、図
９では矩形状に簡略化した。図９に示すように、バリア
A.O.膜２０９の膜厚ｔｂはＡｌ層２０７周囲でほぼ均一
になっている。

【０１３８】本実施例では、Ｔａ層２０６、Ａｌ層２０
７の分断工程がないため、Ｔａ層２０６側面、Ａｌ層２
０７表面はそれぞれの陽極酸化物膜２０８、２０９で被
覆された状態が維持される。特に、Ａｌ層２０７を露出
させないので、ゲート配線の耐熱性をより高くすること
ができる。

【０１３９】次に、バリアA.O.膜２０９をマスクにして
ＴａＯx 膜２０８を自己整合的にパターニングする。パ
ターニングには、ＣＨＦ₃ガスを用いたドライエッチ法
を用いる。ＣＨＦ₃ガスはゲート絶縁膜２０５をもエッ
チングしてしまうので、エッチング処理時間を制御する
ことで、ＴａＯx 膜２０８は除去だけを除去して、半導
体層２０２、２０３を露出させないようにする。

【０１４０】ＴａＯx 膜２０８のエッチング後、Ｐチャ
ネル型ＴＦＴを覆うレジストマスク２６０を形成し、Ｎ
型の導電性を付与する不純物イオンを半導体層２０２に
添加する。本実施例では、プラズマドーピング法によっ
てリンイオンを半導体層２０２に添加する。ドーピング
ガスには水素で５％に希釈されたホスフィンを用いる。
ゲート絶縁膜２０５を通過して、半導体層２０２にリン
イオンが添加され、Ｎ^-型領域２３１、２３２が自己整
合的に形成される。この工程でＮチャネル型ＴＦＴの低
濃度不純物領域のリン濃度が決定される。

【０１４１】レジストマスク２６０を剥離した後、Ｎチ
ャネル型ＴＦＴを部分的に被覆するレジストマスク２６
１とＰチャネル型ＴＦＴを覆うレジストマスク２６２を
形成し、Ｎ型の不純物を半導体層２０２に添加する。レ
ジストマスク２６１でＮチャネル型ＴＦＴの低濃度不純
物領域の長さが決定される。

【０１４２】２回のＮ型の不純物添加工程で、半導体層
２０２にＮ⁺型領域２１１、２１２、Ｎ^-型領域２１
４、２１５が形成される。Ｎ⁺型領域２１１、２１２の
リンの濃度が１×１０²⁰〜８×１０²¹atoms/cm³になる
ようにする。Ｎ⁺型領域２１１、２１２はソース領域、
ドレイン領域となり、Ｎ^-型領域２１４、２１５は低濃
度不純物になる。また、２回のＮ型不純物の添加工程で
リンが添加されなかった領域がチャネル形成領域２１３
となる。（図８（Ｂ））

【０１４３】次に、Ｐチャネル型ＴＦＴの半導体層２０
３にＰ型の不純物を添加する。ドーピングガスには水素
で５％に希釈されたジボランを用いる。Ｐ⁺型のソース
／ドレイン領域２２１、２２２、Ｐ^-型の低濃度不純物
領域２２４、２２５、チャネル形成領域２２３を形成す
る。Ｐ⁺型領域、Ｐ^-型領域の作り分けは、Ｎチャネル
型ＴＦＴと同様にレジストマスクを用いればよい。

【０１４４】次に窒素雰囲気中において５５０℃、２時
間の加熱処理をして、半導体層に添加された不純物を活
性化する。この加熱処理でイオンのドーピング工程によ
って結晶性が破壊された領域の結晶性の改善が進行す
る。本実施例は、Ａｌ層２０７の下層に設けられたＴａ
層２０６をアルミニウム原子のブロッキング層として利
用できるため、長時間、且つ、４５０℃以上、５００〜
６５０℃の加熱処理を施すことが可能である。

【０１４５】図１０は図８（Ｃ）のゲート電極の部分断
面図であり、Ｎチャネル型ＴＦＴのチャネル長方向の断
面図である。Ｔａ層２０６とＴａＯx 膜２０８との界面
はバリアA.O.膜２０９の下部に存在し、ＴａＯx 膜２０
８はバリアA.O.膜２０９の下部と５〜２０ｎｍ程度重な
る。よってＡｌ層２０７はＴａ層２０６とバリアA.O.膜
２０９で包まれている、あるいは挟まれた構造となって
いる。また、ＴａＯx膜２０８の膜厚はバリアA.O.膜２
０９の外側でＴａ層２０６の２〜３倍程度になる。

【０１４６】また、本実施例では、ＴａＯx 膜２０８を
バリアA.O.膜２０９をマスクにしてエッチングしたた
め、ＴａＯx 膜２０８はソース／ドレイン領域２１１、
２１２、２２１、２２２上には存在せず、その側面とバ
リアA.O.膜２０９の側面はほぼ同一平面をなている。

【０１４７】また、このエッチングではＣＨＦ₃ガスを
用いているため、ゲート絶縁膜２０５において、その上
面にＴａＯx 膜２０８が存在しない領域、即ちソース／
ドレイン領域２１１、２１２、２２１、２２２を覆う領
域が若干エッチングされてしまう。そのため、ゲート絶
縁膜２０５において、この領域では、ゲート配線２０１
が交差している領域よりも膜厚（平均の膜厚又は最薄部
分の膜厚）は薄くなっている。

【０１４８】次に、酸化シリコン膜でなる層間絶縁膜２
４０を形成する。層間絶縁膜２４０にコンタクトホール
を形成した後、電極材料としてチタン／アルミ／チタン
からなる積層膜を形成し、パターニングして、配線２４
１〜２４３を形成する。ここでは、配線４３３によって
Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを接続して
ＣＭＯＳ回路を形成する。

【０１４９】更に、ゲート配線２０１の取出し配線２４
４も形成する。最後に水素雰囲気中において３５０℃、
２時間程度の水素化処理を行い、ＴＦＴ全体の水素終端
処理を行う。（図８（Ｄ）、図１１）

【０１５０】図１１は図８（Ｄ）のＮチャネル型ＴＦＴ
をチャネル幅方向（チャネル長と直交する方向）で切っ
た図であり、図６の鎖線Ｃ−Ｃ’で切った断面図に対応
する。

【０１５１】本実施例では、ゲート配線Ｔａ層２０６と
Ａｌ層２０７とが積層された導電層を有する。

【０１５２】このため、本実施例では、取出し配線２４
４用のコンタクトホールを形成する場合に、バッファー
ドフッ酸を用いることで、Ｔａ層２０６をエッチングス
トッパとして機能させることができ、ゲート絶縁膜２０
５のオーバーエッチングを防止できる。

【０１５３】［実施例２］実施例１では、薄膜トラン
ジスタの半導体層に触媒元素を利用して結晶化した多結
晶シリコンを用いた例を示した。触媒元素を用いること
によって、結晶化温度を低温化できる。しかしながら、
上述したように触媒元素は結晶化工程以降は半導体材料
の半導体の特性を劣化させるものである。

【０１５４】そこで、本実施例は、実施例１の結晶化以
降の工程に結晶化工程に使用した触媒元素をゲッタリン
グする工程を追加する。

【０１５５】図１２を用いて、Ｎチャネル型ＴＦＴ、Ｐ
チャネル型ＴＦＴのソース／ドレイン領域をゲッタリン
グシンクに用いる方法を示す。図１２において、図８と
同じ符号は同じ構成要素を示す。

【０１５６】ソース／ドレイン領域をゲッタリングシン
クに用いるにはリン等のＮ型の不純物を添加する必要が
ある。Ｎ型の導電型を付与する不純物としてリンの他
に、アンチモン、ビスマスを用いることができ、ゲッタ
リング能力が最も高いのはリンであり、次いでアンチモ
ンである。添加するＮ型不純物の濃度はチャネル形成領
域に残存する触媒元素の濃度にもよるが、１×１０²⁰〜
８×１０²¹atoms/cm³にする。

【０１５７】そこで、実施例１に示すＮ型不純物の添加
工程において、Ｐチャネル型ＴＦＴの半導体層２０３に
もリンイオンを添加する。そして、Ｎ型不純物の添加工
程において、Ｐチャネル型のソース／ドレイン領域２７
１、２７２にはボロンイオンの濃度が、当該領域に添加
されるリンイオン濃度の１．３〜２倍程度になるように
する。なお、２７３はチャネル形成領域であり、２７
４、２７５は低濃度不純物領域である。

【０１５８】ソース／ドレイン領域を形成した後、５５
０℃、２時間の加熱処理をする。この加熱処理により、
非晶質シリコン膜の結晶化のために意図的に添加したＮ
ｉが、図１２で矢印で模式的に示すように、チャネル形
成領域２１３、２７３からそれぞれのソース／ドレイン
領域２１１、２１２、２７１、２７２へ拡散する。これ
はこれらの領域がリン元素を高濃度に含むためであり、
ソース／ドレイン領域に到達したＮｉはそこで捕獲（ゲ
ッタリング）される。５００〜６００℃、２〜４時間程
度の加熱処理で、Ｎｉを５〜１０μｍ程度拡散させるこ
とができる。

【０１５９】その結果、チャネル形成領域２１３、２７
３内のＮｉ濃度は低減され、このＮｉ濃度はＳＩＭＳの
検出下限である５×１０¹⁷atoms/cm³以下にすることが
できる。他方、ゲッタリングシンクに用いたソース／ド
レイン領域２１１、２２１、２７１、２７２中のＮｉ濃
度は、チャネル形成領域２１３、２７３よりも高くな
る。

【０１６０】更に、この加熱処理でゲッタリングと同時
に、ソース／ドレイン領域２１１、２１２、２７１、２
７２、及び低濃度不純物領域２１４、２１５、２７４、
２７５に添加されるたリン、ボロンが活性化される。従
来では、アルミニウム材料の耐熱性が低かったために４
５０℃程度の加熱処理しか施せなかったので、ドーパン
ト（リン、ボロン）の活性化率は低いものであり、さら
にエキシマレーザによる活性化工程を実施する必要もあ
った。本実施例では、加熱温度を５００℃以上に上昇す
ることによって、ドーパントを十分に活性化でき、加熱
処理のみでソース／ドレイン領域をより低抵抗化するこ
とができる。更に、加熱温度を上昇したため、この加熱
処理でイオンのドーピング工程によって結晶性が破壊さ
れた領域の結晶性が改善される。

【０１６１】特に、Ｐチャネル型ＴＦＴソース／ドレイ
ン領域２７１、２７２のように、リンとボロン双方添加
した領域であって、ボロン濃度をリンの１．３〜２倍程
度とした領域は、リンだけを添加したＮチャネル型ＴＦ
Ｔソース／ドレイン領域２１１、２１２よりもゲッタリ
ング能力が高いことが、実験で確認されている。

【０１６２】従来のアルミニウム材料の単層でなるゲー
ト配線では、アルミニウム材料の耐熱性が低かったため
短時間で、高々４５０℃程度の加熱処理しか施せなかっ
た。加えて、従来の構成では、４５０℃程度の加熱処理
であっても、アルミニウム原子がゲート絶縁膜や半導体
層に拡散している可能性が大きく、ＴＦＴ特性の低下、
バラツキを招いている可能性が高かったが、Ａｌ層、Ｔ
ａ層の２層構造のゲート配線とすることによって、ゲー
ト配線形成以降に、５００〜６５０℃の加熱処理を施す
ことができる。このため、上述したゲッタリング工程を
採用しても、ＴＦＴの信頼性を損なうことがない。

【０１６３】また、ソース／ドレイン領域をゲッタリン
グシンクに用いる代わりに、リン添加領域を別途形成す
ることもできる。図１３を用いて、この一例を説明す
る。

【０１６４】例えば、図４（Ｂ）の結晶化工程終了後、
マスク絶縁膜２５２をリン添加マスクに用い、多結晶シ
リコン膜２７０にリン添加領域２８０ａ、２８０ｂを形
成する。リン添加領域２８０ａ、２８０ｂのリン濃度は
１×１０²⁰〜８×１０²¹atoms/cm³とする。なお、ここ
でマスク絶縁膜２５２の代わりに、リン添加用のマスク
を別途形成してもよい。

【０１６５】次に４５０〜６５０℃、２〜４時間程度の
加熱処理を施す。図１３（Ｂ）で矢印で模式的に示すよ
うに、リンが添加されていない領域２８０ｃからリン添
加領域２８０ａ、２８０ｂへＮｉが拡散して、領域２８
０ｃのＮｉが低減される。

【０１６６】マスク絶縁膜２５８を除去した後、Ｎｉが
ゲッタリングされた領域２８０ｃをパターニングして、
ＴＦＴの半導体層２８２、２８３を形成する。（図１３
（Ｃ））

【０１６７】ゲッタリングの加熱処理雰囲気は、窒素な
どの不活性雰囲気や、水素雰囲気や、塩酸やドライ酸素
などの酸化性雰囲気の何れでもよい。

【０１６８】［実施例３］本実施例では、従来例で説
明したポーラス陽極酸化工程を用いて、ＴＦＴを作製す
る方法を示す。本実施例も実施例１と同様に、ＣＭＯＳ
回路の作製工程を示す。本実施例では、Ｎチャネル型Ｔ
ＦＴをＬＤＤ構造とし、Ｐチャネル型ＴＦＴをオフセッ
ト構造とする。

【０１６９】図１４、図１５を用いて、ＴＦＴの作製工
程を説明する。図１４、図１５において左側にＮチャネ
ル型ＴＦＴの断面図を示し、右側にＰチャネル型ＴＦＴ
の断面図を示す。

【０１７０】まず、基板３００としてガラス基板（コー
ニング１７３７；歪点＝６６７℃）を用意し、その表面
に図示しない下地膜として酸化シリコン膜を２００ｎｍ
厚に形成する。次に、厚さ４５ｎｍの多結晶シリコン膜
でなる半導体層３０１、３０２を形成する。そして、ゲ
ート絶縁膜３０５として、窒化酸化シリコン膜を８０ｎ
ｍの厚さに形成する。ゲート絶縁膜３０５に接して、厚
さ２０ｎｍのタンタル膜（Ｔａ膜）３５６と、２wt% の
スカンジウムを含有した厚さ４０ｎｍのアルミニウム膜
（Ａｌ膜）３５７とをスパッタ装置で成膜する。（図１
４（Ａ））

【０１７１】本実施例では半導体層３０１、３０２を構
成する多結晶シリコン膜は、非晶質シリコン膜をエキシ
マレーザで結晶化した膜を用いる。なお、結晶化の方法
は実施例１のように触媒を用いる熱結晶化や、ＲＴＡを
用いることもできる。

【０１７２】次に、Ａｌ膜３５７に陽極酸化装置の陽極
側プローブＰを接触させて、Ａｌ膜３５７の表面に薄い
バリア型アルミナ膜（図示せず）を形成する。この工程
は、Ａｌ膜３５７上に形成されるレジストの密着性を高
めるためのものである。工程条件は電解溶液に３％の酒
石酸を含むエチレングリコール溶液を用い、電解溶液温
度３０℃、到達電圧１０Ｖ、電圧印加時間１５分、供給
電流１０mA／１基板とする。

【０１７３】レジストマスク３５８を形成する。図示し
ないアルミナ膜をクロム混酸でエッチングし、次にアル
ミ混酸でＡｌ膜３５７をエッチングして、第２の配線層
としてＡｌ層３０７を形成する。Ａｌ層３０７はゲート
配線の上層を構成するものである。なお、図１４では向
かって左側のＡｌ層３０７と右側のＡｌ層３０７とが分
断して記載されているが、実際には一体で、同じゲート
配線を構成する。（図１４（Ｂ））

【０１７４】レジストマスク３５８を残したまま、陽極
酸化装置において陽極側のプローブＰをＴａ膜３５６に
接触させて、陽極酸化を行う。この工程は図２３示すポ
ーラス陽極酸化工程に対応する。条件は電解溶液に３％
シュウ酸水溶液を用い、印加電圧８Ｖ、電圧印加時間４
０分、供給電流２０mA／１基板とした。この陽極酸化条
件では、Ａｌ層３０７の側面にポーラス状の陽極酸化物
膜３５９（以下、ポーラスA.O.膜３５９と記す）が形成
される。A.O.膜３５９はポーラス（多孔質）アルミナ膜
である。なおＴａ膜３５６の露出している表面も若干酸
化されるが、図中では省略した。（図１４（Ｃ））

【０１７５】レジストマスク３５８を除去した後、再び
陽極酸化装置において、陽極側のプローブＰをＴａ膜３
５６に接触して、Ａｌ層３０７を陽極酸化する。工程条
件は電解溶液に電解溶液に３％の酒石酸を含むエチレン
グリコール溶液を用い、電解溶液温度１０℃、到達電圧
８０Ｖ、電圧印加時間３０分、供給電流３０mA／１基板
とする。

【０１７６】ポーラスA.O.膜３５９を酒石酸が浸透する
ため、Ａｌ層３０７表面を陽極酸化してバリア型の陽極
酸化物膜（バリアA.O.膜と記す）３０９が形成される。
バリアA.O.膜３０９は無孔質アルミナ膜である。また、
Ｔａ膜３５６は露出部分、及びポーラスA.O.膜３５９が
存在している部分が陽極酸化されて、タンタルオキサイ
ド膜（以下ＴａＯx 膜と記す）３０８に変成される。第
１の配線層は残存したタンタル層（Ｔａ層）３０６で形
成される。なお、ＴａＯx 膜３０８はＴａ層３０６より
も厚くなるが、簡単化のため、図中では同じ厚さに図示
した。（図１４（Ｄ））

【０１７７】この陽極酸化工程では、Ｔａ膜３５６にお
いて上部にポーラスA.O.膜３５９が存在している領域は
完全に酸化されず、図２４のＴＥＭ写真で示したよう
に、ＴａＯx 膜３０８の下層にＴａ層３０６が残存して
いる。またＴａＯx 膜３０８の先端はバリアA.O.膜３０
９の下部に存在している。

【０１７８】図１６に、図１４（Ｄ）の陽極酸化工程後
のゲート配線の断面図を示す。図１６に示すように、少
なくとも１つの半導体層上において、ポーラスA.O.膜３
５９の膜厚ｔｐ及びバリアA.O.膜３０９の膜厚ｔｂはＡ
ｌ層３０７周囲でほぼ均一になっている。

【０１７９】以上で、陽極酸化工程が終了する。本実施
例では陽極酸化用の配線を形成していないため、陽極酸
化終了後、ゲート配線を配線ごとに分断する工程が不要
である。よって、Ｔａ層３０６、Ａｌ層３０７はそれ自
身の陽極酸化膜３０８、３０９で被覆された状態を維持
できる。

【０１８０】次に、A.O.膜３０９、３５９をマスクにし
て、ＴａＯx 膜３０８をパターニングする。パターニン
グには、ＣＦ₄ガスにＯ₂ガスを混合したガスによるド
ライエッチング処理を用いる。Ｏ₂を混合したのは、陽
極酸化されなかったＴａを酸化しつつエッチングするた
めである。このエッチング工程で、半導体層２０２、２
０３のソース／ドレイン領域が形成される部分の表面が
露出される。

【０１８１】ＴａＯx 膜のパターニング工程終了に、Ｎ
型の導電性を付与する不純物イオンを半導体層３０１、
３０２に添加して、Ｎ型領域を形成する。本実施例で
は、プラズマドーピング法によってリンイオンを半導体
層３０１、３０２に添加する。ドーピングガスには水素
で５％に希釈されたホスフィンを用いる。この工程で
は、バリアA.O.膜３０９、ポーラスA.O.膜３５９がマス
クとして機能して、半導体層３０１、３０２にＮ型領域
３３１〜３３４が自己整合的に形成される。（図１４
（Ｅ））

【０１８２】次に、アルミ混酸によるウエットエッチン
グ処理によって、ポーラスA.O.膜３５９を除去する。そ
して、バリアA.O.膜２０９をマスクにして、再びＴａＯ
x 膜３０８をパターニングする。パターニングには、Ｃ
ＨＦ₃ガスによるドライエッチング処理を用いる。ＣＨ
Ｆ₃ガスを用いるのはエッチング異方性を重視し、Ｔａ
Ｏx 膜３０８やＴａ層３０６のえぐれを防止するためで
ある。

【０１８３】ＴａＯx 膜３０８のパターニング終了後、
Ｐチャネル型ＴＦＴの半導体層を覆うレジストマスク３
６１を形成する。そして、再びリンを添加し、Ｎチャネ
ル型ＴＦＴの半導体層３０２にＮ⁺型領域３１１、３１
２、Ｎ^-型領域３１４、３１５を形成する。（図１５
（Ａ））

【０１８４】Ｎチャネル型ＴＦＴにおいて、Ｎ⁺型領域
３１１、３１２はそれぞれソース領域、ドレイン領域で
あり、Ｎ^-型領域３１４、３１５は低濃度不純物にな
る。また、２回のドーピング工程でリンが添加されなか
った領域３１３はチャネル形成領域となる。ここでは、
ソース／ドレイン領域３１１、３１２のリン濃度は１×
１０²⁰〜８×１０²¹atoms/cm³となるようにし、低濃度
不純物領域３１４、３１５のリン濃度は１×１０¹⁵〜１
×１０¹⁷atoms/cm³になるようにする。

【０１８５】レジストマスク３６１を剥離した後、Ｎチ
ャネル型ＴＦＴを覆うレジストマスク３６２と、Ｐチャ
ネル型ＴＦＴのゲート電極周囲を覆うレジストマスク３
６３を形成する。レジストマスク３６３は半導体層３０
３にオフセット領域を形成するためのものであり、ポー
ラスA.O.膜３５９とほぼ同じ領域を覆うように形成す
る。

【０１８６】半導体層３０３にＰ型の不純物を添加し、
Ｎ型領域３３３、３３４の導電型を反転させ、Ｐ⁺型領
域３２１、３２２を形成する。ドーピングガスには水素
で５％に希釈されたジボランを用いる。（図１５
（Ｂ））

【０１８７】Ｐ⁺領域３２１、３２２はＰチャネル型Ｔ
ＦＴのソース領域、ドレイン領域である。リンイオン、
ボロンイオンが注入されなかった領域はそれぞれ、チャ
ネル形成領域３２３、オフセット領域３２４、３２５に
なる。なお、Ｐチャネル型ＴＦＴをオフセット構造とし
たが、レジストマスクの作り分けによってＬＤＤ構造と
することもできる。

【０１８８】以上で不純物の添加工程が終了後、熱処理
もしくはエキシマレーザーを照射して、添加した不純物
を活性化する。

【０１８９】図１７はゲート配線の断面図であり、Ｎチ
ャネル型ＴＦＴのゲート電極のチャネル長方向に沿った
断面図である。ゲート配線において、Ａｌ層２０７下部
はＴａ層２０６のみに接しており、Ｔａ層３０６とバリ
アA.O.膜３０９で包まれている、あるいは挟まれた構造
となっている。

【０１９０】また、本実施例ではサイド陽極酸化工程を
採用したため、Ｔａ層３０６がバリアＴａＯx 膜３０８
からポーラスA.O.膜３５９下部に残存する（図２４のＴ
ＥＭ写真参照）。よって、バリアA.O.膜３０９下部には
Ｔａ層３０６と、ＴａＯx 膜３０８とが積層する部分が
存在し、Ｔａ層３０６側面、ＴａＯx 膜３０８側面が露
出している。

【０１９１】よって、ゲート配線とソース／ドレイン電
極間のショート防止のために、５００〜６５０℃酸化性
雰囲気で熱処理して、Ｔａ層３０６側面を熱酸化して絶
縁化するとよい。この熱酸化工程は不純物の活性化工程
と兼ねることができる。

【０１９２】また、ゲート絶縁膜３０５は基板３００全
体を覆って形成されているが、ＴａＯx 膜３０８のパタ
ーニング工程でゲート絶縁膜３０５をエッチングするガ
スを用いたため、ゲート配線が存在する部分よりも、ゲ
ート配線が存在しない部分の膜厚は薄くなる。更に、ゲ
ート配線が存在しない部分であって、かつポーラスA.O.
膜３５９が存在しなかった領域は２度のＴａＯx 膜のパ
ターニング工程で表面がエッチングガスに晒されるた
め、最も膜厚が薄くなる。よって、少なくとも１つの半
導体層上では、ゲート絶縁膜３０５の膜厚は、チャネル
形成領域を覆っている部分、低濃度不純物又はオフセッ
ト領域を覆っている部分、ソース／ドレイン領域を覆っ
ている部分の順に薄くなる。なお、図面では簡単化のた
めゲート絶縁膜３０５の厚さは均一に図示した。ゲート
絶縁膜の膜厚の比較は、その部分の平均の膜厚又は最小
膜厚で比較すればよい。

【０１９３】次に、酸化シリコン膜でなる層間絶縁膜３
４０を形成する。層間絶縁膜３４０にコンタクトホール
を形成した後、電極材料としてチタン／アルミ／チタン
からなる積層膜を形成し、パターニングして、配線３４
１〜３４３を形成する。配線３４３によってＮチャネル
型ＴＦＴとＰチャネル型ＴＦＴとを接続してＣＭＯＳ回
路を形成する。（図１５（Ｃ））

【０１９４】［実施例４］本実施例では、実施例１で
説明したＴＦＴをアクティブマトリクス基板に適用した
ものである。本実施例のアクティブマトリクス基板は液
晶表示装置や、ＥＬ表示装置などの平板型の電気光学装
置に用いられる。

【０１９５】図１８〜図２０を用いて、本実施例を説明
する。図１８〜図２０で同じ符号は同じ構成要素を示
す。図１８は本実施例のアクティブマトリクス基板の概
略斜視図である。アクティブマトリクス基板は、ガラス
基板４００上に形成された、画素マトリクス回路４０
１、走査線駆動回路４０２、信号線駆動回路４０３で構
成される。走査線駆動回路４０２、信号線駆動回路４０
３はそれぞれ走査線５０２、信号線５０３によって画素
マトリクス回路４０１に接続され、これら駆動回路４０
２、４０３は、ＣＭＯＳ回路で主に構成されている。

【０１９６】走査線５０２は画素マトリクス回路の行ご
とに形成され、信号線５０３は列ごとに形成されてい
る。走査線５０２、信号線の交差部近傍には、各配線に
接続された画素ＴＦＴ５００が形成されている。画素Ｔ
ＦＴ５００には、画素電極５０５、付加容量５１０が接
続されている。

【０１９７】まず、実施例１ＴＦＴの作製工程に従っ
て、ＣＭＯＳ回路のＮチャネル型ＴＦＴ、Ｐチャネル型
ＴＦＴ、画素マトリクスの画素ＴＦＴを完成する。

【０１９８】図１９（Ａ）は画素マトリクス回路４０１
の上面図であり、ほぼ１画素の上面図である。図１９
（Ｂ）は駆動回路５０２、５０３を構成するＣＭＯＳ回
路の上面図である。図２０はアクティブマトリクス基板
の断面図であり、画素マトリクス回路４０１、ＣＭＯＳ
回路の断面図である。画素マトリクス回路４０１の断面
図は図１９（Ａ）の鎖線Ａ−Ａ’に沿った断面図であ
り、ＣＭＯＳ回路の断面図は図１９（Ｂ）の鎖線Ｂ−
Ｂ’に沿った断面図である。

【０１９９】画素マトリクス回路４０１の画素ＴＦＴ５
００はＮチャネル型ＴＦＴである。「Ｕ」字型（馬蹄
型）に屈曲した半導体層５０１を有する。第１層目の配
線である走査線５０２がゲート絶縁膜５０５を挟んで半
導体層５０１と交差している。走査線５０２は実施例１
と同様に、Ｔａ層（第１の配線層）５０６、Ａｌ層（第
２の配線層）５０７、ＴａＯx 膜（陽極酸化物膜）４２
０、バリアA.O.膜（陽極酸化物膜）５０９で構成されて
いる。

【０２００】半導体層５０１には、Ｎ⁺型領域５１１〜
５１３、２つのチャネル形成領域５１４、５１５、低濃
度不純物領域（Ｎ^-型領域）５１６〜５１９が形成され
る。Ｎ⁺型領域５１１、５１２はソース／ドレイン領域
である。

【０２０１】他方、ＣＭＯＳ回路では、１本のゲート配
線６０１が２つの半導体層６０２、６０３とゲート絶縁
膜６０５を挟んで交差している。半導体層６０２にはソ
ース／ドレイン領域（Ｎ⁺型領域）６１１、６１２、チ
ャネル形成領域６１３、低濃度不純物領域（Ｎ^-型領
域）６１４、６１５が形成されている。半導体層６０３
には、ソース／ドレイン領域（Ｐ⁺型領域）６２１、６
２２、チャネル形成領域６２３、低濃度不純物領域（Ｐ
^-型領域）６２４、６２５が形成されている。

【０２０２】半導体層５０１、６０２、６０３にソース
／ドレイン領域を形成した後、基板全面に層間絶縁膜４
３０が形成される。層間絶縁膜４３０上には第２層目の
配線・電極として、信号線５０３、ドレイン電極５０
４、ソース電極６３１、６３２、ドレイン電極６３３が
形成される。

【０２０３】図１９（Ａ）に示すように、画素マトリク
ス回路４０１には、走査線５０２が行ごとに形成され信
号線５０３が列ごとに形成されており、走査線５０２と
信号線５０３は層間絶縁膜４４０を挟んで直交してい
る。ドレイン電極５０４はドレイン領域５１２と画素電
極５０５とを接続させるための取出し電極である共に、
付加容量５１０の下部電極である。付加容量５１０の容
量を大きくするため、ドレイン電極５０４は開口部を低
下させない限りにおいて、できるだけ広くなるようにし
ている。

【０２０４】図１９（Ｂ）に示すように、ＣＭＯＳ回路
のドレイン電極６３３は他のＴＦＴのゲート配線６１０
（第１層目の配線）に接続される。

【０２０５】信号線５０３、ドレイン電極５０４は走査
線５０２や半導体層５０１を乗り越えて形成されている
が、ＴａＯx 膜４２０がゲート絶縁膜４１０上面に、即
ち基板４００全面に形成されているため、高低差が緩和
されているので、段差による信号線５０３やドレイン電
極５０４の断線を防ぐことができる。なお、ＴａＯx膜
４２０は可視光を透過する透明な絶縁膜であるため、基
板全面に形成されていても、画素マトリクス回路の開口
率を下げることはない。

【０２０６】第２層目の配線・電極上に、第１の平坦化
膜４４０が形成されている。本実施例では窒化シリコン
（５０ｎｍ）／酸化シリコン（２５ｎｍ）／アクリル
（１μｍ）の積層膜を第１の平坦化膜４４０として利用
する。アクリルやポリイミド、ベンゾシクロブテンとい
った有機性樹脂膜はスピンコート法で形成可能な溶液塗
布型絶縁膜なので、１μｍ程度の膜厚を高いスループッ
トで形成することが可能であり、良好な平坦面が得られ
る。更に有機性樹脂膜は窒化シリコンや酸化シリコンと
較べて誘電率が低いため、寄生容量を小さくすることが
できる。

【０２０７】次に、第１の平坦化膜４４０上に、第３層
目の配線として、チタンやクロム等の遮光性導電膜でな
るソース配線６４１、ドレイン電極６４２、ドレイン配
線６４３、ブラックマスク５２０が形成されている。図
１９（Ａ）に示すようにブラックマスク５２０は画素マ
トリクス回路４０１で一体であり、画素電極５０５の周
辺とオーバーラップして、表示に寄与しない部分を全て
覆うように形成されている。なお、図１９（Ａ）に点線
で示すようにいる。またブラックマスク５２０の電位は
所定の値に固定される。

【０２０８】これら第３層目の配線４６１、６４２、５
２０の形成に先立って、第１の平坦化膜４４０をエッチ
ングして、最下層の窒化シリコン膜のみを残した凹部５
３０をドレイン電極５０４上に形成する。

【０２０９】凹部５３０では、ドレイン電極５０４とブ
ラックマスク５２０とが窒化シリコン膜のみを挟んで対
向しているので、凹部５３０おいてドレイン電極５０
４、ブラックマスク５２０を電極に、窒化シリコン膜を
誘電体とする付加容量５１０が形成される。窒化シリコ
ンは比誘電率が高く、しかも膜厚を薄くすることでより
大きな容量を確保できる。

【０２１０】第３層目の配線６４１、６４２、５３０上
に第２の平坦化膜４５０が形成されている。第２の平坦
化膜４５０は１．５μｍ厚のアクリルで形成する。付加
容量５１０が形成された部分は大きな段差を生じるが、
その様な段差も十分に平坦化できる。

【０２１１】第１の平坦化膜４４０及び第２の平坦化膜
４５０にコンタクトホールを形成し、ＩＴＯや酸化スズ
等の透明導電膜からなる画素電極５０５が形成される。
こうしてアクティブマトリクス基板が完成する。

【０２１２】本実施例のアクティブマトリクス基板を液
晶表示装置に利用する場合には、基板全面を覆って図示
しない配向膜を形成する。必要に応じて配向膜にラビン
グ処理が施される。

【０２１３】なお、画素電極５０５として反射率の高い
導電膜、代表的にはアルミニウムまたはアルミニウムを
主成分とする材料を用いれば、反射型ＡＭＬＣＤ用のア
クティブマトリクス基板を作製することもできる。

【０２１４】また、本実施例では画素ＴＦＴ５００をダ
ブルゲート構造としているが、シングルゲート構造でも
良いし、トリプルゲート構造等のマルチゲート構造とし
ても構わない。また、実施例３で示したＴＦＴの作製工
程に従って、ＮチャネルＴＦＴをＬＤＤ構造とし、Ｐチ
ャネル型ＴＦＴをオフセット構造とすることができる。
また本実施例のアクティブマトリクス基板の構造は本実
施例の構造に限定されるものではない。本発明の特徴は
ゲート配線の構成にあるので、それ以外の構成について
は実施者が適宜決定すれば良い。

【０２１５】［実施例５］本実施例では実施例４で示
したアクティブ基板を用いた電気光学装置の一例とし
て、アクティブマトリクス方式の液晶表示装置（ＡＭＬ
ＣＤと記す）を構成した例について説明する。

【０２１６】本実施例のＡＭＬＣＤの外観を図２１に示
す。図２１（Ａ）において図１８と同じ符号は同じ構成
要素を示す。アクティブマトリクス基板は、ガラス基板
４００上に形成された画素マトリクス回路４０１、走査
線駆動回路４０２、信号線駆動回路４０３を有する。

【０２１７】アクティブマトリクス基板と対向基板７０
０とが貼り合わされている。これら基板の隙間に液晶が
封止されている。ただし、アクティブマトリクス基板に
は、ＴＦＴの作製工程で外部端子が形成されており、こ
の外部端子が形成された部分は対向基板７００と対向し
ていない。外部端子にはＦＰＣ（フレキシブル・プリン
ト・サーキット）７１０が接続され、ＦＰＣ７１０を介
して外部信号、電源が回路４０１〜４０３へ伝達され
る。

【０２１８】対向基板７００は、ガラス基板上全面にＩ
ＴＯ膜等の透明導電膜が形成されている。透明導電膜は
画素マトリクス回路４０１の画素電極に対する対向電極
であり、画素電極、対向電極間に形成された電界によっ
て液晶材料が駆動される。更に、対向基板７００には必
要であれば配向膜や、カラーフィルタが形成されてい
る。

【０２１９】本実施例のアクティブマトリクス基板に
は、ＦＰＣ７１０を取り付ける面を利用してＩＣチップ
７１１、７１２が取り付けられている。これらのＩＣチ
ップはビデオ信号の処理回路、タイミングパルス発生回
路、γ補正回路、メモリ回路、演算回路などの回路をシ
リコン基板上に形成して構成される。図２１（Ａ）では
ＩＣチップを２個取り付けたが、１個でも良いし、３個
以上であっても良い。

【０２２０】あるいは図２１（Ｂ）の様な構成も可能で
ある。図２１（Ｂ）において図２１（Ａ）と同一の構成
要素は同じ符号を付した。ここでは図２１（Ａ）でＩＣ
チップが行っていた信号処理を、同一基板上にＴＦＴで
もって形成されたロジック回路７０９によって行う例を
示している。この場合、ロジック回路７２０も駆動回路
４０２、４０３と同様にＣＭＯＳ回路を基本として構成
されている。

【０２２１】本実施例では、ブラックマスクをアクティ
ブマトリクス基板に設ける構成（BMon TFT）を採用する
が、それに加えて対向側にブラックマスクを設ける構成
とすることも可能である。

【０２２２】また、カラーフィルターを用いてカラー表
示を行っても良いし、ＥＣＢ（電界制御複屈折）モー
ド、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。

【０２２３】また、特開昭８−１５６８６号公報に記載
されたように、マイクロレンズアレイを用いる構成にし
ても良い。

【０２２４】［実施例６］本発明のＴＦＴは、ＡＭＬ
ＣＤ以外にも他の様々な電気光学装置や半導体回路に適
用することができる。

【０２２５】ＡＭＬＣＤ以外の電気光学装置としてはＥ
Ｌ（エレクトロルミネッセンス）表示装置やイメージセ
ンサ等を挙げることができる。

【０２２６】また、半導体回路としては、ＩＣチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール（ＭＭＩＣ
など）が挙げられる。

【０２２７】この様に本発明は絶縁ゲイト型ＴＦＴで構
成される回路によって機能する全ての半導体装置に対し
て適用することが可能である。

【０２２８】［実施例７］実施例５に示したＡＭＬＣ
Ｄは々な電子機器の表示装置として利用できる。本実施
例に挙げる電子機器とは、アクティブマトリクス型の表
示装置を搭載した製品と定義する。

【０２２９】その様な電子機器としては、コンピュータ
用の表示装置、プロジェクター、プロジェクションＴ
Ｖ、ヘッドマウントディスプレイ、ビデオカメラ、デジ
タルスチルカメラ、カーナビゲーションシステム、携帯
電話、ノート型やラップトップ型のパーソナルコンピュ
ータや、電子手帳、バイルコンピュータ等の情報処理装
置などが挙げられる。それらの一例を図２２に示す。

【０２３０】図２２（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
装置２００４、操作スイッチ２００５、アンテナ２００
６で構成される。本発明は音声出力部２００２、音声入
力部２００３、及びアクティブマトリクス基板を備えた
表示装置２００４等に適用できる。

【０２３１】図２２（Ｂ）はビデオカメラであり、本体
２１０１、表示装置２１０２、音声入力部２１０３、操
作スイッチ２１０４、バッテリー２１０５、受像部２１
０６で構成される。本発明は音声入力部２１０３、アク
ティブマトリクス基板を有する表示装置２１０２や、受
像部２１０６、に適用することができる。

【０２３２】図２２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示装置２２０５で構成される。本発明は受像部２２０
３、表示装置２２０５等に適用できる。

【０２３３】図２２（Ｄ）はヘッドマウントディスプレ
イであり、本体２３０１、表示装置２３０２、頭部に装
着するためのアーム部２３０３で構成される。本発明は
表示装置２３０２に適用することができる。更に、この
ヘッドマウントディスプレイに音声入出力装置としてマ
イクやイヤホーンを設けてもよい。

【０２３４】図２２（Ｅ）はリア型プロジェクターであ
り、本体２４０１、光源２４０２、表示装置２４０３、
偏光ビームスプリッタ２４０４、リフレクター２４０
５、２４０６、スクリーン２４０７で構成される。本発
明は表示装置２４０３に適用することができる。

【０２３５】図２２（Ｆ）は携帯書籍であり、本体２５
０１、表示装置２５０３、記憶媒体２５０４．走査スイ
ッチ２５０５、アンテナ２５０６で構成されており、ミ
ニディスク（ＭＤ）やＤＶＤに記憶されたデータや、ア
ンテナで受信したデータを表示するものである。本発明
は表示装置２５０３に適用することができる。

【０２３６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。

【０２３７】

【発明の効果】本発明では、陽極酸化用の電圧供給配線
を形成せずに、配線を陽極酸化することが可能になるた
め、電圧供給配線を形成するスペースや、電圧供給配線
を分断するためのエッチングマージン等を考慮せずに回
路設計が可能になる。よって、回路の高集積化や基板面
積の縮小化が促進される。

【０２３８】また、配線を積層構造とすることにより耐
熱性と高めることができ、ゲート配線をアルミニウムで
構成しても、Ａｌ層の変形やヒロックの発生率が低下
し、半導体装置の歩留まりを向上させることができる。

【図面の簡単な説明】

【図１】本実施形態のＴＦＴの断面図。

【図２】ＴＦＴの作製工程を示す断面図。

【図３】ＴＦＴの作製工程を示す断面図。

【図４】ＴＦＴの作製工程を示す断面図。

【図５】ゲート配線のＳＥＭ観察写真。

【図６】実施例１のＣＭＯＳ回路の平面図。

【図７】ＴＦＴの作製工程を示す断面図。

【図８】ＴＦＴの作製工程を示す断面図。

【図９】ゲート配線の断面図。

【図１０】ゲート電極の部分断面図。

【図１１】Ｎチャネル型ＴＦＴのチャネル幅方向の断
面図。

【図１２】実施例２のゲッタリング工程を示す断面
図。

【図１３】ゲッタリング工程を示す断面図。

【図１４】実施例３のＴＦＴの作製工程を示す断面
図。

【図１５】ＴＦＴの作製工程を示す断面図。

【図１６】ゲート配線の断面図。

【図１７】ゲート電極の部分断面図。

【図１８】実施例４のアクティブマトリクス基板の斜
視図。

【図１９】画素マトリクス回路、ＣＭＯＳ回路の上面
図。

【図２０】アクティブマトリクス基板の断面図。

【図２１】実施例５の液晶表示装置の外観斜視図。

【図２２】実施例７の電子機器の構成図。

【図２３】本発明の陽極酸化工程を示すアルミニウム
パターンの断面図。

【図２４】アルミニウムパターンの断面構造を観察し
たＴＥＭ観察写真とその模式図。

【図２５】ＳＩＭＳ測定試料Ａ、Ｂの断面図。

【図２６】試料ＡのＳＩＭＳデータであり、Ａｌの濃
度プロファイル。

【図２７】試料ＢのＳＩＭＳデータあり、Ａｌの濃度
プロファイル。

【図２８】試料Ａ、Ｂの加熱処理後の光学顕微鏡写
真。

【図２９】従来例の陽極酸化工程を用いたＴＦＴの作
製工程を示す断面図。

【符号の説明】

２００基板２０１ゲート配線２０２、２０３半導体層２０５ゲート絶縁膜２０６タンタル層（第１の配線層）２０７アルミニウム層（第２の配線層）２０８タンタルオキサイド膜（ＴａＯｘ膜）２０９バリアアルミナ（A.O.）膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６２７Ｇ

Claims

【特許請求の範囲】

【請求項１】ゲート絶縁膜を介して半導体層と交差す
るゲート配線と有する半導体装置において、前記ゲート
配線は、前記ゲート絶縁膜に接して形成された第１の導電膜でな
る第１の配線層と、前記第１の配線層上に接して形成された第２の導電膜で
なる第２の配線層と、前記第１の配線層の側面に接する前記第１の導電膜の陽
極酸化物膜と、前記第２の配線層の表面に接する前記第２の導電膜の陽
極酸化物膜と、を有し、前記ゲート絶縁膜は前記半導体層表面全体を覆ってお
り、少なくとも前記ソース領域、ドレイン領域を覆って
いる領域表面には前記第１の導電膜の陽極酸化物膜が存
在しないことを特徴とする半導体装置。
【請求項２】請求項１において、前記第１の導電膜は、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒの
いずれか一種の金属元素を主成分とする材料、又はこれ
ら金属元素を含有する合金で形成されることを特徴とす
る半導体装置。
【請求項３】請求項１又は２において、前記第２の導電膜は、アルミニウムまたはアルミニウム
を主成分とする材料でなることを特徴とする半導体装
置。
【請求項４】請求項１乃至３のいずれか１項におい
て、前記第１の導電膜の膜厚は１〜５０ｎｍであることを特
徴とする半導体装置。
【請求項５】絶縁表面を有する基板上に形成された薄
膜トランジスタと、前記薄膜トランジスタの半導体層を覆うゲート絶縁膜
と、前記ゲート絶縁膜を介して前記半導体層と交差する走査
線と、前記走査線と交差する信号線と、前記薄膜トランジスタに接続された画素電極と、を有す
るマトリクス回路が形成されたアクティブマトリクス基
板において、前記走査線は、前記ゲート絶縁膜に接して形成された第１の導電膜でな
る第１の配線層と、前記第１の配線層上に接して形成された第２の導電膜で
なる第２の配線層と、前記第１の配線層の側面に接する前記第１の導電膜の陽
極酸化物膜と、前記第２の配線層の表面を覆う前記第２の導電膜の陽極
酸化物膜と、を有し少なくとも前記マトリクス回路にお
いて、前記ゲート絶縁膜は前記半導体層表面全体を覆っ
ており、少なくとも前記ソース領域、ドレイン領域を覆
っている領域表面には前記第１の導電膜の陽極酸化物膜
が存在しないことを特徴とするアクティブマトリクス基
板。
【請求項６】請求項５において、前記第１の導電膜は、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒの
いずれか一種の金属元素を主成分とする材料、又はこれ
ら金属元素を含有する合金で形成されていることを特徴
とするアクティブマトリクス基板。
【請求項７】請求項５又は６において、前記第２の導電膜は、アルミニウムまたはアルミニウム
を主成分とする材料で形成されていることを特徴とする
アクティブマトリクス基板。
【請求項８】請求項５乃至７のいずれか１項におい
て、前記第１の導電膜の膜厚は１〜５０ｎｍであることを特
徴とするアクティブマトリクス基板。
【請求項９】請求項５乃至８のいずれか１項に記載の
アクティブマトリクス基板を用いた液晶表示装置。
【請求項１０】請求項９に記載の液晶表示装置を備え
た電子機器。
【請求項１１】第１の配線層と第２の配線層とを積層
した導電層を有するゲート配線と、前記ゲート配線と交
差する少なくとも１つの半導体層とを有する半導体装置
の作製方法であって、絶縁表面を有する基板上にソース領域、ドレイン領域、
チャネル形成領域が形成される前記半導体層を形成する
工程Ａと、前記半導体層に密接してゲート絶縁膜を形成する工程Ｂ
と、前記ゲート絶縁膜全面に第１の導電膜と第２の導電膜で
なる積層膜を形成する工程Ｃと、前記積層膜のうち前記第２の導電膜のみをパターニング
し、前記半導体層と交差する前記第２の配線層を形成す
る工程Ｄと、前記第１の導電膜に電圧を印加して、前記第１の導電膜
を陽極酸化して前記第１の導電膜の陽極酸化物膜を形成
すると共に、前記第２の配線層を陽極酸化して前記第２
の配線層の表面を被覆する陽極酸化物膜を形成する工程
Ｅと、前記工程Ｅで形成された第２の配線層の陽極酸化酸化物
膜をマスクにして、前記工程Ｅで形成された第１の導電
膜の陽極酸化物膜をパターニングして、前記ゲート絶縁
膜の表面を露出させる工程Ｆと、前記ゲート絶縁膜を介して半導体層に不純物を添加する
工程Ｇと、を有し、前記工程Ｅで陽極酸化されずに残存した前記第１の導電
膜で、前記第１の配線層を形成することを特徴とする半
導体装置の作製方法。
【請求項１２】第１の配線層と第２の配線層とを積層
した導電層を有するゲート配線と、前記ゲート配線と交
差する少なくとも１つの半導体層とを有する半導体装置
の作製方法であって、絶縁表面を有する基板上にソース領域、ドレイン領域、
チャネル形成領域が形成される前記半導体層を形成する
工程Ａと、前記半導体層に密接してゲート絶縁膜を形成する工程Ｂ
と、前記ゲート絶縁膜全面に第１の導電膜と第２の導電膜で
なる積層膜を形成する工程Ｃと、前記積層膜のうち前記第２の導電膜のみをパターニング
し、前記半導体層と交差する前記第２の配線層を形成す
る工程Ｄと、前記第１の導電膜に電圧を印加して、前記第２の配線層
の側面を陽極酸化して第１の陽極酸化物膜を形成する工
程Ｅと、前記第１の導電膜に電圧を印加して、前記第２の配線層
を陽極酸化して前記第２の配線層の表面を被覆する第２
の陽極酸化物膜を形成すると共に、前記第１の導電膜を
陽極酸化して第３の陽極酸化物膜を形成する工程Ｆと、前記第１の陽極酸化酸化物膜をマスクにして前記第３の
陽極酸化物膜をパターニングし、前記ゲート絶縁膜の表
面を露出する工程Ｇと、前記第１の陽極酸化物膜を除去する工程Ｈと、前記第２の陽極酸化酸化物膜をマスクにして前記第３の
陽極酸化物膜をパターニングして、前記ゲート絶縁膜の
表面を露出する工程Ｉと、を有し、少なくとも、前記工程Ｇ以降に、前記ゲート絶縁膜を介
して半導体層に不純物を添加する工程Ｊを有し、前記工程Ｆで陽極酸化されずに残存した前記第１の導電
膜で、前記第１の配線層を形成することを特徴とする半
導体装置の作製方法。
【請求項１３】請求項１１又は１２において、前記第１の導電膜の膜厚は１〜５０ｎｍであることを特
徴とする半導体装置の作製方法。
【請求項１４】請求項１１乃至１３のいずれか１項に
おいて、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒのいずれか一種の金属元
素を主成分とする材料、又はこれら金属元素を含有する
合金で、前記第１の導電膜を形成することを特徴とする
半導体装置の作製方法。
【請求項１５】請求項１１乃至１４のいずれか１項に
おいて、アルミニウムまたはアルミニウムを主成分とする材料
で、前記第２の導電膜を形成することを特徴とする半導
体装置の作製方法。
【請求項１６】絶縁表面を有する基板上に形成された
薄膜トランジスタと、第１の配線層と第２の配線層が積層された導電層を有す
る走査線と、前記走査線と交差する信号線と、前記薄膜トランジスタに接続された画素電極と、を有す
るマトリクス回路が形成されたアクティブマトリクス基
板の作製方法であって、絶縁表面を有する基板上にソース領域、ドレイン領域、
チャネル形成領域が形成される前記半導体層を形成する
工程Ａと、前記半導体層に密接してゲート絶縁膜を形成する工程Ｂ
と、前記ゲート絶縁膜全面に第１の導電膜と第２の導電膜で
なる積層膜を形成する工程Ｃと、前記積層膜のうち前記第２の導電膜のみをパターニング
し前記半導体層と交差する前記第２の配線層を形成する
工程Ｄと、前記第１の導電膜に電圧を印加して、前記第１の導電膜
を陽極酸化して前記第１の導電膜の陽極酸化物膜を形成
すると共に、前記第２の配線層を陽極酸化して前記第２
の配線層の表面を被覆する陽極酸化物膜を形成する工程
Ｅと、前記工程Ｅで形成された第２の配線層の陽極酸化酸化物
膜をマスクにして、前記工程Ｅで形成された第１の導電
膜の陽極酸化物膜をパターニングして、前記ゲート絶縁
膜の表面を露出させる工程Ｆと、前記ゲート絶縁膜を介して半導体層に不純物を添加する
工程Ｇと、を有し、前記工程Ｅで陽極酸化されずに残存した前記第１の導電
膜で、前記第１の配線層を形成することを特徴とするア
クティブマトリクス基板の作製方法。
【請求項１７】絶縁表面を有する基板上に形成された
薄膜トランジスタと、第１の配線層と第２の配線層が積層された導電層を有す
る走査線と、前記走査線と交差する信号線と、前記薄膜トランジスタに接続された画素電極と、を有す
るマトリクス回路を有するアクティブマトリクス基板の
作製方法であって、絶縁表面を有する基板上にソース領域、ドレイン領域、
チャネル形成領域が形成される前記半導体層を形成する
工程Ａと、前記半導体層に密接してゲート絶縁膜を形成する工程Ｂ
と、前記ゲート絶縁膜全面に第１の導電膜と第２の導電膜で
なる積層膜を形成する工程Ｃと、前記積層膜のうち前記第２の導電膜のみをパターニング
し、前記ゲート絶縁膜を挟んで前記半導体層と交差する
前記第２の配線層を形成する工程Ｄと、前記第１の導電膜に電圧を印加して、前記第２の配線層
の側面を陽極酸化して第１の陽極酸化物膜を形成する工
程Ｅと、前記第１の導電膜に電圧を印加して、前記第２の配線層
を陽極酸化して前記第２の配線層の表面を被覆する第２
の陽極酸化物膜を形成すると共に、前記第１の導電膜を
陽極酸化して第３の陽極酸化物膜を形成する工程Ｆと、前記第１の陽極酸化酸化物膜をマスクにして前記第３の
陽極酸化物膜をパターニングし、前記ゲート絶縁膜の表
面を露出する工程Ｇと、前記第１の陽極酸化物膜を除去する工程Ｈと、前記第２の陽極酸化酸化物膜をマスクにして前記第３の
陽極酸化物膜をパターニングして、前記ゲート絶縁膜の
表面を露出する工程Ｉと、を有し、少なくとも、前記工程Ｇ以降に、前記ゲート絶縁膜を介
して半導体層に不純物を添加する工程Ｊを有し、前記工程Ｆで陽極酸化されずに残存した前記第１の導電
膜で、前記第１の配線層を形成することを特徴とするこ
とを特徴とするアクティブマトリクス基板の作製方法。
【請求項１８】請求項１６又は１７のいずれか１項に
記載の工程Ａは、前記絶縁表面に接して非晶質半導体膜を形成する工程Ｋ
と、前記非晶質半導体膜に触媒元素を接する工程Ｌと、加熱処理により前記非晶質半導体膜を結晶化して、結晶
性半導体膜を形成する工程Ｍと、前記結晶性半導体薄膜を島状にパターニングして、前記
半導体層を形成する工程Ｎと、を少なくとも有すること
を特徴とするアクティブマトリクス基板の作製方法。
【請求項１９】請求項１８において、前記触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐ
ｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅから選ばれた
元素を少なくとも１つの元素であることを特徴とするア
クティブマトリクス基板の作製方法。
【請求項２０】請求項１６乃至１９のいずれか１項に
おいて、前記第１の導電膜の膜厚は１〜５０ｎｍであることを特
徴とするアクティブマトリクス基板の作製方法。
【請求項２１】請求項１６乃至２０のいずれか１項に
おいて、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒのいずれか一種の金属元
素を主成分とする材料、又はこれら金属元素を含有する
合金で、前記第１の導電膜を形成することを特徴とする
アクティブマトリクス基板の作製方法。
【請求項２２】請求項１６乃至２１のいずれか１項に
おいて、アルミニウムまたはアルミニウムを主成分とする材料
で、前記第２の導電膜を形成することを特徴とするアク
ティブマトリクス基板の作製方法。
【請求項２３】請求項１６乃至２２のいずれか１項に
記載の作製方法で作製されたアクティブマトリクス基板
を用いた液晶表示装置。
【請求項２４】請求項２３に記載の液晶表示装置を備
えた電子機器。