WO2012001978A1 - 不揮発性記憶素子及びその製造方法 - Google Patents

不揮発性記憶素子及びその製造方法 Download PDF

Info

Publication number
WO2012001978A1
WO2012001978A1 PCT/JP2011/003745 JP2011003745W WO2012001978A1 WO 2012001978 A1 WO2012001978 A1 WO 2012001978A1 JP 2011003745 W JP2011003745 W JP 2011003745W WO 2012001978 A1 WO2012001978 A1 WO 2012001978A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrode layer
memory element
nonvolatile memory
resistance change
Prior art date
Application number
PCT/JP2011/003745
Other languages
English (en)
French (fr)
Inventor
川島　良男
三河　巧
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012522472A priority Critical patent/JP5436669B2/ja
Priority to US13/704,663 priority patent/US8785238B2/en
Publication of WO2012001978A1 publication Critical patent/WO2012001978A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Definitions

  • the present invention relates to a variable resistance nonvolatile element and a manufacturing method thereof.
  • Nonvolatile memory elements have been proposed.
  • Such a nonvolatile memory element includes an upper electrode layer, a lower electrode layer, and a resistance change layer sandwiched between the upper electrode layer and the lower electrode layer.
  • the resistance value of the resistance change layer changes reversibly. Therefore, by associating information with this resistance value, the information can be stored without volatilization (for example, Patent Document 1).
  • Such a variable resistance nonvolatile memory element is expected to be finer, faster, and consume less power than a flash memory using a floating gate.
  • the resistance value expected from the film thickness and film composition of the resistance change layer, the electrode, etc., and the dimension and shape of the photoresist mask after lithography is expected.
  • the resistance value varies more than the variation.
  • the present invention has been made to solve such a problem, and an object of the present invention is to provide a method of manufacturing a resistance change type nonvolatile memory element capable of suppressing variations in resistance value.
  • the present inventor has intensively studied and investigated the cause of the variation in resistance value.
  • the present inventors believe that the reason why the resistance value varies in the above-described conventional variable resistance nonvolatile memory element is the etching damage in dry etching when the nonvolatile memory element is formed, as will be described later. Thought. The present invention has been made based on such findings.
  • one embodiment of a method for manufacturing a nonvolatile memory element according to the present invention is a method for manufacturing a variable resistance nonvolatile memory element, which includes a step of forming a lower electrode layer on a substrate, and a step of forming a lower electrode layer on the lower electrode layer.
  • a variable resistance layer made of a transition metal oxide Forming a variable resistance layer made of a transition metal oxide; forming an upper electrode layer on the variable resistance layer; forming a hard mask layer on the upper electrode layer; and the hard mask Forming a photoresist mask on the layer; etching the hard mask layer using the photoresist mask to form a hard mask; and using the hard mask to form the upper electrode layer and the
  • the resistance change layer and the lower electrode layer are etched with an etching gas containing an oxygen deficiency suppressing gas, and the resistance change layer and the lower electrode layer are formed of the upper electrode layer, the resistance change layer, and the lower electrode layer.
  • the resistance change layer has a resistance value changed by a change in oxygen content, and the resistance change etched when the etching gas does not contain an oxygen deficiency suppressing gas.
  • the oxygen content of the layer fluctuates, and in the step of forming the nonvolatile memory element, the etching is performed using the etching gas containing the oxygen deficiency suppressing gas, and the side wall portion of the resistance change layer is In the step of forming the photoresist mask by adhering the components constituting the oxygen deficiency suppressing gas, a photoresist mask having a shape in which a corner portion in a planar shape is set back to the center side of the photoresist mask is formed.
  • a hard mask is formed using a photoresist mask having a shape in which a corner portion in a planar shape is set back to the center portion side, and further, a nonvolatile memory element is formed using the hard mask. Therefore, the planar shape of the nonvolatile memory element has a round shape without a corner portion having an angle of 90 °, and the non-uniformity of the difference in the etching amount of the resistance change layer is reduced. Furthermore, since the oxygen deficiency suppressing gas is included in the etching gas, the variation in the oxygen content of the resistance change layer at the etching end face is also reduced, and the non-uniformity of etching damage to the resistance change layer is reduced. Therefore, the resistance value variation of the nonvolatile memory element can be reduced, and a high-quality nonvolatile memory element having no variation in the initial operation and operation characteristics of the resistance value can be realized.
  • the coherence factor at the time of photolithography is set to less than 1, and the square shape drawn on the reticle is projected onto the exposed region to form the photoresist mask.
  • a coherence factor at the time of photolithography is set to less than 0.5, and a quadrangular shape drawn on a reticle is projected onto an exposed region, whereby the photoresist mask is formed.
  • the difference in the amount etched at the etching end face of the resistance change layer (dimensional difference from the photoresist mask dimension) is reduced.
  • the non-uniformity of etching damage applied to the etching end face of the resistance change layer is reduced, and the resistance value varies. Therefore, it is possible to realize a high-quality nonvolatile memory element that does not vary in initial operation and operation characteristics of the resistance value at low cost.
  • the photoresist mask may be formed by photolithography using a reticle on which a shape formed by two adjacent end faces is drawn with an angle larger than 90 degrees.
  • the shape in which the angle at which the two surfaces contact is greater than 90 degrees means that the angle formed by the two surfaces is 90, such as a hexagon as shown in FIG. 4A or an octagon as shown in FIG. 4B. This indicates that the polygonal shape is larger than the angle, or the shape is such that the corners are rounded by connecting adjacent outlines with curves as shown in FIG. 4C.
  • the shape (planar shape) of the photoresist mask viewed from the top surface of the substrate approaches a circle.
  • the pattern information drawn on the reticle can be transferred more faithfully, so that a fine pattern requiring high resolution can be faithfully formed, and device design is facilitated.
  • variable resistance layer is preferably formed using tantalum oxide TaO x (0 ⁇ x ⁇ 2.5). Further, in the step of forming the upper electrode layer, it is preferable to form the upper electrode layer using any one of platinum, iridium, and palladium.
  • the hard mask layer it is preferable to form the hard mask layer using titanium titanium nitride.
  • the mixed gas of Cl and O 2 can make the etching rate of the upper electrode layer about 7.5 times the etching rate of the hard mask layer, and the upper electrode layer, the resistance change layer, and the lower electrode. It can function sufficiently as a mask layer for etching the layer, and a variable resistance element having a stable shape can be formed.
  • the present invention can be realized not only as a method for manufacturing a nonvolatile memory element but also as a nonvolatile memory element.
  • One form of the nonvolatile memory element is a variable resistance nonvolatile memory element, which is composed of a lower electrode layer formed on a substrate and a transition metal oxide formed on the lower electrode layer. A variable resistance layer; and an upper electrode layer formed on the variable resistance layer, wherein each of the upper electrode layer, the variable resistance layer, and the lower electrode layer has a corner in a planar shape at a central portion side.
  • the component which comprises suppression gas has adhered.
  • a bromine compound is attached to the side wall portion of the resistance change layer as a component constituting the oxygen deficiency suppressing gas.
  • the planar shapes of the upper electrode layer, the resistance change layer, and the lower electrode layer are all rounded shapes having no corners having an angle of 90 °, and the amount of etching of the resistance change layer The non-uniformity of the difference is reduced. Furthermore, since the oxygen deficiency suppressing gas contained in the etching gas is attached to the side wall of the resistance change layer, fluctuations in the oxygen content of the resistance change layer at the etching end face are also reduced. Therefore, non-uniformity of etching damage to the resistance change layer is reduced, thereby reducing variations in the resistance value of the nonvolatile memory element, and high-quality nonvolatile memory in which there is no variation in initial operation and operating characteristics of the resistance value. An element is realized.
  • the nonvolatile memory element and the manufacturing method thereof according to the present invention reduce the non-uniformity of the amount etched in the peripheral portion of the resistance change layer, and reduce the oxygen content of the resistance change layer at the etching end face by the oxygen deficiency suppressing gas. Therefore, the non-uniformity of etching damage to the resistance change layer is reduced. Therefore, variation in resistance value of the nonvolatile memory element can be reduced, and a high-quality nonvolatile memory element having no variation in initial operation and operating characteristics of the resistance value can be realized.
  • a high-quality non-volatile storage device without variation is realized, and various electronic devices using the non-volatile storage device such as digital home appliances, memory cards, portable telephones, and personal computers have become widespread.
  • the practical value of the present invention today is extremely high.
  • FIG. 1 is a cross-sectional view showing a configuration of a nonvolatile memory device according to an embodiment of the present invention.
  • FIG. 2A is a cross-sectional view showing a process of the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 2B is a cross-sectional view showing a process (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 2C is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 3 is a schematic view showing a general reduction projection exposure apparatus.
  • FIG. 3 is a schematic view showing a general reduction projection exposure apparatus.
  • FIG. 4A is a diagram showing an example of a shape drawn on a reticle according to the present invention.
  • FIG. 4B is a diagram showing another example of the shape drawn on the reticle according to the present invention.
  • FIG. 4C is a diagram showing another example of the shape drawn on the reticle according to the present invention.
  • FIG. 5A is a cross-sectional view showing a process (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 5B is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing a process (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 5B is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the
  • FIG. 5C is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 6A is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 6B is a cross-sectional view showing a step (continued) in the method for manufacturing the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 7A is a diagram showing an SEM image obtained by observing the photoresist mask according to the embodiment of the present invention from the upper surface of the substrate.
  • FIG. 7B is a diagram showing an upper electrode layer, a resistance change layer, and a lower electrode layer in an SEM image obtained by observing the nonvolatile memory element according to the embodiment of the present invention from the upper surface of the substrate.
  • FIG. 7B is a cross-sectional view taken along the line I-I ′ of FIG.
  • FIG. 8A is a diagram showing an SEM image obtained by observing a photoresist mask according to another example of the embodiment of the present invention from the upper surface of the substrate.
  • FIG. 8B is a diagram showing an upper electrode layer, a resistance change layer, and a lower electrode layer in an SEM image obtained by observing the nonvolatile memory element according to the embodiment of the present invention from the upper surface of the substrate.
  • FIG. 8A is a diagram showing an SEM image obtained by observing a photoresist mask according to another example of the embodiment of the present invention from the upper surface of the substrate.
  • FIG. 8B is a diagram showing an upper electrode layer, a resistance change
  • FIG. 8B (b) is a cross-sectional view of FIG. 8B (a) taken along line II-II ′ in the direction of the arrow.
  • FIG. 9 is a graph showing the amount of elements obtained by analyzing the TaO x surface used for the nonvolatile memory element by XPS analysis.
  • FIG. 10 is a diagram showing a resistance distribution of the nonvolatile memory device according to the embodiment of the present invention.
  • FIG. 11A is a graph showing the results of an experiment for confirming the effect of the planar shape of the photoresist mask and the effect of the oxygen deficiency suppressing gas contained in the etching gas.
  • FIG. 11B is a diagram showing conditions in the experiment shown in FIG. 11A.
  • FIG. 12 is a cross-sectional view of a principal part showing the configuration of a conventional nonvolatile memory device.
  • FIG. 13A is a cross-sectional view showing a process of a conventional method for manufacturing a nonvolatile memory device.
  • FIG. 13B is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 13C is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 14A is a cross-sectional view illustrating a process of the conventional method for manufacturing a nonvolatile memory device.
  • FIG. 14A is a cross-sectional view illustrating a process of the conventional method for manufacturing a nonvolatile memory device.
  • FIG. 14B is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 14C is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 15A is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 15B is a cross-sectional view showing a process (continued) in the method for manufacturing the conventional nonvolatile memory device.
  • FIG. 16A is a schematic diagram illustrating an incident angle of plasma with respect to an etching end surface of a corner portion.
  • FIG. 16B is a schematic diagram illustrating an incident angle of plasma with respect to an etching end surface of a circular portion.
  • FIG. 16C is a schematic diagram illustrating an incident angle of plasma with respect to an etching end surface of a straight portion.
  • the present inventors have found that the etching damage in the dry etching at the time of forming the nonvolatile memory element contributes to the variation in the resistance value. Estimated and completed the present invention. Below, the knowledge obtained by the inventors' investigation will be described, and then embodiments of the present invention will be described.
  • FIG. 12 is a cross-sectional view showing a configuration of a conventional variable resistance nonvolatile memory device.
  • a first wiring 212 is formed on a substrate 211, and a first interlayer is formed so as to cover the surface of the substrate 211 and the first wiring 212.
  • An insulating layer 214 is formed.
  • a nonvolatile memory element 201 is formed on the first interlayer insulating layer 214. Specifically, a first contact plug 215 for electrically connecting to the first wiring 212 is formed, and a lower electrode for connecting to the first contact plug 215 is formed on the first interlayer insulating layer 214.
  • Layer 202 is formed.
  • a resistance change layer 203 is formed on the lower electrode layer 202, and an upper electrode layer 204 is formed on the resistance change layer 203. That is, the resistance change layer 203 is sandwiched between the upper electrode layer 204 and the lower electrode layer 202, and the nonvolatile memory element 201 is configured by the upper electrode layer 204, the resistance change layer 203, and the lower electrode layer 202. ing.
  • a second interlayer insulating layer 219 is formed so as to cover the nonvolatile memory element 201 and the first interlayer insulating layer 214, and penetrates through the second interlayer insulating layer 219 so as to be connected to the upper electrode layer 204.
  • the second contact plug 216 is formed.
  • a second wiring 218 for connecting to the second contact plug 216 is formed on the second interlayer insulating layer 219.
  • a manufacturing method thereof is as follows.
  • the first wiring 212 is formed on the substrate 211, and then the first interlayer insulating layer 214 is formed so as to cover the surface of the substrate 211 and the first wiring 212. After that, a first contact plug 215 that penetrates the first interlayer insulating layer 214 and is connected to the first wiring 212 is formed.
  • the lower electrode layer 202, the resistance change layer 203, and the upper portion constituting the nonvolatile memory element 201 are formed on the first interlayer insulating layer 214 so as to cover the first contact plug 215.
  • the electrode layer 204 is formed in this order.
  • a hard mask layer 205 is formed thereon.
  • a lower electrode layer 202, a resistance change layer 203, an upper electrode layer 204, and a hard mask layer 205 is referred to as a lower electrode layer 202, a resistance change layer 203, an upper electrode layer 204, and a hard mask layer 205.
  • a photoresist mask 206 is formed in a predetermined shape pattern (rectangle) by a normal exposure process and development process.
  • the hard mask layer 205 is formed into a predetermined pattern shape by dry etching to form a hard mask 205 '.
  • the upper electrode layer 204, the resistance change layer 203, and the lower electrode layer 202 are formed in a predetermined pattern shape by dry etching using the hard mask 205 ′, and then the hard mask 205 ′. Remove. Thereby, the nonvolatile memory element 201 including the upper electrode layer 204, the resistance change layer 203, and the lower electrode layer 202 is formed.
  • the second interlayer insulating layer 219 is deposited so as to cover the first interlayer insulating layer 214 and the upper electrode layer 204, the resistance change layer 203, and the lower electrode layer 202. Then, the second interlayer insulating layer 219 is planarized by a CMP planarization process.
  • the second interlayer insulating layer 219 is penetrated at a predetermined position where the second contact plug 216 connected to the upper electrode layer 204 of the nonvolatile memory element 201 is formed, and the upper electrode layer A second contact plug opening 216 A is formed so as to reach 204.
  • the second contact plug 216 is embedded in the second contact plug opening 216A.
  • a second wiring 218 connected to the second contact plug 216 is formed on the upper surface of the second interlayer insulating layer 219.
  • FIG. 16A to FIG. 16C are schematic views showing the incident angle of plasma during etching due to the difference in the shape of the etching end face of the object 300 to be etched.
  • FIG. 16A is a schematic diagram in the case where the object to be etched 300 has a planar shape having a 90 ° corner, the arrows indicate the direction of incidence of plasma on the etching end surface 301 at the corner, and ⁇ indicates the incident angle range.
  • FIG. 16B is a schematic diagram when the object to be etched 300 has a planar shape having a curve, the arrow indicates the incident direction of plasma to the etching end surface 302 of the curved portion, and ⁇ indicates the incident angle range.
  • FIG. 16C is a schematic diagram when the object to be etched 300 has a planar shape having a straight line, the arrows indicate the direction of incidence of plasma on the etching end surface 303 of the straight line part, and ⁇ indicates the incident angle range.
  • the incident angle range ⁇ of the plasma to the etching end surface 301 at the corner portion having an angle of 90 ° shown in FIG. 16A is 270 °
  • the incident angle of plasma to the etching end face 303 of the straight line portion shown in FIG. 16C is 180 °.
  • the plasma incident angle range varies depending on the planar shape of the object to be etched 300, and the plasma incident angle range is such that the corner etching end face 301 has a curved portion etching end face 302 or a straight portion etching end face 303. It is clear that The large incident angle range of the plasma leads to an increase in the amount of etching because the range in which the plasma is incident is widened, resulting in a large etching damage.
  • Etching damage refers to, for example, dry etching using an oxide as an object to be etched, where oxygen is desorbed from the oxide due to the reducing action of the etching gas, and the resistance value of the oxide etching end face fluctuates, and is used for dry etching. Due to the use of a mixed gas containing, for example, a fluorine-based gas as an etching gas, fluorine is implanted into the oxide from the etching end face during etching, and the resistance value of the oxide etching end face varies.
  • this etching damage varies depending on the etching end face shape of the object to be etched.
  • the shape of the photoresist mask 206 forming the nonvolatile memory element 201 is a quadrangular shape when viewed from the top surface of the substrate, a dry etching process is performed as shown in FIG. 16A. In such corners, the amount of dry etching increases, and the amount of etching becomes non-uniform on the etching end face around the nonvolatile memory element 201. Thereby, the magnitude of the etching damage to the nonvolatile memory element 201 is also non-uniform around the periphery. Therefore, the resistance value of the nonvolatile memory element 201 varies (that is, varies) depending on the nonvolatile memory element.
  • an etching gas that has a function of suppressing oxygen vacancies at the etching end face for example, an oxygen gas that promotes oxidation, a hydrogen bromide (HBr) gas that has a function of protecting the side walls, and three fluorines. It has been found that by using methane gas (CHF 3 ) gas, it is possible to reduce variation in resistance value of the nonvolatile memory element. When such a gas that suppresses oxygen vacancies is used as an etching gas, the effect of suppressing oxygen vacancies becomes non-uniform at the etching end face if the etching amount increases at the etching end face.
  • an oxygen gas that promotes oxidation for example, an oxygen gas that promotes oxidation, a hydrogen bromide (HBr) gas that has a function of protecting the side walls, and three fluorines.
  • CHF 3 methane gas
  • the etching amount increases at the etching end face, for example, even if the oxidation is promoted, the etching amount is large, so that the protective gas itself remains in the oxygen deficient state or the side wall protective gas is attached. Since etching is performed, the effect of suppressing oxygen vacancies becomes nonuniform on the etching end face, and the magnitude of etching damage becomes nonuniform on the periphery and the effect is reduced.
  • hydrogen bromide is a relatively stable gas, has low reactivity with oxides, and has a slow etching rate. Therefore, the resistance change layer that is a metal oxide is not etched. That is, the hydrogen bromide gas serves only to protect the etching end face without causing etching damage. Hydrogen bromide gas is a gas that is very often used in general semiconductor processes.
  • the present invention has been made based on the above findings. However, the present invention is not limited to the processes, materials, conditions and the like in the above description.
  • nonvolatile memory elements according to embodiments of the present invention will be described with reference to the drawings.
  • the same reference numerals may be omitted from the description.
  • the drawings schematically show each component for easy understanding, and the shape and the like are not accurately displayed, and the number and the like are easy to show. That is, each of the embodiments described below shows a preferred specific example of the present invention.
  • the numerical values, shapes, materials, constituent elements, arrangement positions and connecting forms of the constituent elements, steps, order of steps, and the like shown in the following embodiments are merely examples, and are not intended to limit the present invention.
  • the invention is limited only by the claims. Therefore, among the constituent elements in the following embodiments, constituent elements that are not described in the independent claims indicating the highest concept of the present invention are not necessarily required to achieve the object of the present invention. It will be described as constituting a preferred form.
  • FIG. 1 is a configuration diagram of a nonvolatile memory device 10 according to the present embodiment.
  • the nonvolatile memory device 10 is a device that includes peripheral components in the nonvolatile memory element according to the present invention.
  • the nonvolatile memory device 10 of the present embodiment has a transistor 20 including a source layer and a drain layer 12 and a gate layer 13 formed on a substrate (for example, a silicon substrate) 11. Yes.
  • a first interlayer insulating layer (for example, SiO 2 ) 14 is formed on the surface of the substrate 11 so as to cover the source and drain layers 12 and the gate layer 13.
  • the nonvolatile memory element 1 is formed on the first interlayer insulating layer 14. Specifically, a first contact plug 15 for electrically connecting to one of the source layer and the drain layer 12 is formed, and the first contact plug 15 and the first contact plug 15 are formed on the first interlayer insulating layer 14. A lower electrode layer 2 to be connected is formed. A resistance change layer 3 is formed on the lower electrode layer 2, and an upper electrode layer 4 is formed on the resistance change layer 3. That is, the resistance change layer 3 is sandwiched between the upper electrode layer 4 and the lower electrode layer 2, and the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2 are non-volatile according to the present invention. A storage element 1 is configured.
  • a second interlayer insulating layer (for example, SiO 2 ) 19 is formed so as to cover the nonvolatile memory element 1 and the first interlayer insulating layer 14, and penetrates through the second interlayer insulating layer 19 to form the upper electrode layer.
  • a second contact plug 16 is formed for connection to 4.
  • a third contact plug 17 is formed so as to penetrate the first interlayer insulating layer 14 and the second interlayer insulating layer 19 and connect to the other of the source layer and the drain layer 12.
  • a second wiring layer 18 b for connecting to the second contact plug 16 and a first wiring layer 18 a for connecting to the third contact plug 17 are formed. ing.
  • the first wiring layer 18a and the second wiring layer 18b constitute the wiring layer 18.
  • the first, second, and third contact plugs 15, 16, and 17 are provided between one of the source and drain layers 12 and the lower electrode layer 2, between the upper electrode layer 4 and the wiring layer 18b, or the source layer.
  • the conductive layer may be used.
  • tungsten (W) can be used.
  • the nonvolatile memory element (resistance change element) 1 includes a resistance change layer 3 sandwiched between two electrodes, an upper electrode layer 4 and a lower electrode layer 2.
  • the resistance change layer 3 of the nonvolatile memory element 1 is made of, for example, an oxygen-deficient transition metal oxide.
  • An oxygen-deficient transition metal oxide is a state where the composition x of oxygen O is stoichiometrically stable when the transition metal is represented by M and oxygen is represented by O, and the transition metal oxide is represented by MO x. , Which is usually an insulator).
  • oxides using various transition metals can be used.
  • tantalum oxide TiO x , 0 ⁇ x ⁇ 2.5
  • hafnium oxide HfO x
  • a nonvolatile memory element using a resistance change phenomenon having reversibly stable rewriting characteristics can be obtained.
  • the present applicant has already filed applications as related patent applications.
  • For tantalum oxide International Publication No. 2008/059701 (Patent Document 2) and for hafnium oxide, International Publication No. 2009 / This is described in detail in Japanese Patent No. 050861 (Patent Document 3).
  • the oxygen-deficient transition metal oxide includes at least two layers of a high concentration oxygen-containing layer and a low concentration oxygen-containing layer. You may go out. Regarding the form in which such a transition metal oxide is formed in a laminated structure of two layers, the present applicant has already filed a related patent application, and the laminated structure of tantalum oxide is disclosed in International Publication No. 2008/149484. (Patent Document 4) explains in detail.
  • the oxygen content of the first resistance change layer (TaO y , high-concentration oxygen-containing layer) is 67.7 to 71.4 atm% (2. 1 ⁇ y ⁇ 2.5), and the oxygen content of the second variable resistance layer (TaO x , low-concentration oxygen-containing layer) is 44.4 to 65.5 atm% (0.8 ⁇ x ⁇ 1.9).
  • the oxygen content of the first resistance change layer (HfO y , high-concentration oxygen-containing layer) is 64.3 to 66.7 atm% (1.8 ⁇ y ⁇ 2.0).
  • the oxygen content of the second resistance change layer is 47.4 to 61.5 atm% (0.9 ⁇ x ⁇ 1.6).
  • the film thickness of the first variable resistance layer is desirably 1 nm or more and 8 nm or less in the case of TaO y and 3 nm or more and 4 nm or less in the case of HfO y .
  • the voltage required for the initial break that is applied to the variable resistance layer immediately after manufacture to bring the variable resistance layer into a state where the variable resistance can be caused increases.
  • a nonlinear element for example, a diode
  • noble metals such as platinum, iridium, and palladium can be used.
  • the standard electrode potentials for platinum, iridium, and palladium are 1.18ev, 1.16eV, and 0.95eV, respectively.
  • the standard electrode potential is one index of the difficulty of being oxidized, and if this value is high, it means that it is difficult to oxidize, and if it is low, it means that it is easily oxidized.
  • the greater the difference in the standard electrode potential between the electrode material and the metal constituting the resistance change layer the more likely the resistance change phenomenon to occur. The smaller the difference, the less likely the resistance change phenomenon to occur.
  • the standard electrode potential which indicates the ease of oxidation / reduction of tantalum, is -0.60 eV, and the standard electrode potential of hafnium is -1.55 eV, which is lower than the standard electrode potentials of platinum, iridium, and palladium.
  • the resistance change phenomenon appears when oxygen is exchanged.
  • the tantalum oxide or hafnium oxide changes from a low resistance state to a high resistance state by applying a voltage having an absolute value of the first polarity (positive or negative) equal to or higher than the first threshold.
  • a voltage whose absolute value of different second polarity (negative or positive) is equal to or higher than the second threshold value
  • the high resistance state is changed to the low resistance state. That is, it shows a bipolar resistance change characteristic.
  • the voltage applied to the electrode in contact with the first resistance change layer high concentration oxygen-containing layer
  • the second resistance change layer low concentration oxygen-containing layer
  • the voltage applied to the electrode in contact with the first resistance change layer (high concentration oxygen-containing layer) is negative with respect to the electrode in contact with the second resistance change layer (low concentration oxygen-containing layer). Then, by applying a voltage having a negative polarity and an absolute value equal to or greater than the second threshold value, the high resistance state is changed to the low resistance state.
  • the first transition metal constituting the first resistance change layer (high concentration oxygen-containing layer) and the second transition metal constituting the second resistance change layer (low concentration oxygen-containing layer) are made of different materials. It may be used. In this case, it is preferable that the first resistance change layer has a lower oxygen deficiency than the second resistance change layer, that is, has a higher resistance.
  • the degree of oxygen deficiency refers to the ratio of oxygen deficiency with respect to the amount of oxygen constituting the oxide of the stoichiometric composition in each transition metal.
  • the transition metal is tantalum (Ta)
  • the composition of stoichiometric oxide is a Ta 2 O 5, since it expressed as TaO 2.5, degree of oxygen deficiency of TaO 2.5 0% It is.
  • variable resistance layer 3 having such a laminated structure, a large amount of voltage is distributed to the first variable resistance layer between the upper electrode layer 4 and the lower electrode layer 2 at the time of resistance change. 1
  • the oxidation-reduction reaction that occurs in the variable resistance layer is more likely to occur.
  • the standard electrode potential of the first transition metal is preferably lower than the standard electrode potential of the second transition metal. It is considered that the resistance change phenomenon occurs when an oxidation-reduction reaction occurs in a minute filament formed in the first resistance change layer having a high resistance, and the resistance value changes.
  • a stable resistance change operation can be obtained by using an oxygen-deficient tantalum oxide for the second resistance change layer and titanium oxide (TiO 2 ) for the first resistance change layer.
  • the nonvolatile memory device 10 when information is written to and read from the desired nonvolatile memory element 1, the following operation is performed. That is, a word connected to the gate layer 13 constituting the transistor 20 by applying a predetermined voltage between the second wiring layer 18b (for example, bit line) and the first wiring layer 18a (for example, source line). A voltage higher than the threshold value of the transistor 20 is applied to a line (not shown) to turn on the transistor 20, and a voltage sufficient to change resistance to the nonvolatile memory element 1 (the absolute value is a first threshold value depending on the polarity). Voltage or a voltage equal to or higher than the second threshold voltage).
  • the nonvolatile memory element 1 can be transitioned to a high resistance state or a low resistance state. If the high resistance state and the low resistance state of the nonvolatile memory element 1 are stored in correspondence with the information “1” and “0”, respectively, the nonvolatile memory element 1 can function as a nonvolatile memory.
  • the nonvolatile memory elements 1 When a large number of the nonvolatile memory elements 1 are two-dimensionally arranged to constitute a memory cell array, information is written to and read from the word lines, bit lines, and the like related to (selected) nonvolatile memory elements. A predetermined voltage may be applied to the source line.
  • non-volatile memory elements that do not write or read information (non-selected)
  • the amount of recession of the etching end face in the peripheral portion of the nonvolatile memory element 1 does not depend on the location of the end face.
  • a photoresist mask having a shape with a receded corner (a planar shape having a round shape) is formed so that the non-volatile memory element 1 is formed using the photoresist mask having such a special shape. It is a feature.
  • FIGS. 2A to C, FIGS. 5A to C, and FIGS. 6A and B are cross-sectional views showing the steps of the method for manufacturing the nonvolatile memory device 10 according to the present embodiment.
  • a large number of nonvolatile memory elements 1 are formed on the substrate, but only one nonvolatile memory element 1 is shown here for the sake of simplicity of the drawing.
  • a part of the diagram is enlarged for easy understanding.
  • the first interlayer insulating layer 14 is formed. Further, a first contact plug 15 is formed so as to penetrate the first interlayer insulating layer 14 and connect to one of the source layer and the drain layer 12. For example, tungsten and a barrier film can be used as the first contact plug 15.
  • the first interlayer insulating layer 14, the lower electrode layer 2, the resistance change layer 3, and the upper electrode layer 4 are formed in this order so as to cover the upper surface of the first contact plug 15. Further, a hard mask layer 5 is formed on the upper electrode layer 4.
  • tantalum nitride As the lower electrode layer 2, tantalum nitride (TaN) is formed to a thickness of 30 nm.
  • the variable resistance layer 3 has a laminated structure of tantalum oxide, a low-concentration oxide layer (second variable resistance layer) composed of TaO x (0 ⁇ x ⁇ 2.5) is 45 nm, and this second variable resistance layer
  • a high-concentration oxide layer (first layer) composed of TaO y (x ⁇ y, for example, 2.1 ⁇ y ⁇ 2.5) having a higher oxygen content (or smaller oxygen deficiency) than the above TaO x . 1 resistance variable layer) is formed to 5 nm.
  • the film thickness of TaO x may be 10 nm or more.
  • the resistance layer 3 after 50nm deposited TaO x, and oxidized by plasma oxidation of the upper surface of the TaO x, the oxygen content is more than TaO x on the constituted low density oxide layer TaO x
  • a high-concentration oxide layer composed of TaO y (x ⁇ y, for example, 2.1 ⁇ y ⁇ 2.5) may be formed to 5 nm.
  • the oxidation treatment method is not limited to plasma oxidation, and for example, treatment having an effect of oxidizing the surface such as heat treatment in an oxygen atmosphere may be performed.
  • Ta 2 O 5 may be deposited to 5 nm instead of oxidation after TaO x is deposited to 45 nm.
  • the upper electrode layer 4 iridium (Ir) is formed with a thickness of 80 nm, and as the hard mask layer 5, aluminum titanium nitride (TiAlN) is formed with a thickness of 100 nm.
  • the lower electrode layer 2, the resistance change layer 3, the upper electrode layer 4, and the hard mask layer 5 are referred to as including not only the state etched into the pattern shape but also the formed film state.
  • a photoresist mask 6 is patterned by an exposure process and a development process (photolithography).
  • FIG. 3 is a schematic view showing the structure of a reduction projection exposure apparatus (stepper) 400 used in the step shown in FIG. 2C.
  • a reduction projection exposure apparatus 400 includes a light source 401 such as a KrF (krypton fluoride) excimer laser, mirrors 402 and 405, an illumination system lens 403, an illumination system stop 404, a condenser lens 406, a reticle 407, and a projection system.
  • the apparatus includes a lens 408 and exposes an exposed area on the substrate 11.
  • the laser light emitted from the light source 401 is introduced into the illumination system lens 403 through a routing optical system including the mirror 402, and has a predetermined light intensity by the illumination system lens 403, illumination system stop 404, mirror 405, and condenser lens 406.
  • Light intensity light distribution
  • aperture angle aperture angle
  • illumination optical system numerical aperture number of aperture
  • the resolution R in the photolithography technique using a reduction projection exposure apparatus (stepper) 400 as shown in FIG. 3 is expressed by the following Rayleigh equation (1).
  • ⁇ is the wavelength of the laser emitted from the light source 401
  • NA is the numerical aperture of the lens
  • k is a constant (process coefficient) determined by the development process characteristics. From this equation (1), the resolution R is determined by the process coefficient k or the numerical aperture NA of the lens when the wavelength ⁇ is constant.
  • NA1 is the numerical aperture of the illumination optical system used for the illumination system lens 403
  • NA2 is the numerical aperture of the projection optical system used for the projection system lens 408
  • the coherence factor ⁇ is the stop of the illumination system diaphragm 404.
  • NA numerical aperture
  • the magnitude of the coherence factor ⁇ appears as a difference in diffracted light captured by the lens.
  • ⁇ is larger, higher-order diffracted light is captured by the lens and contributes to image formation, so that the pattern fidelity is improved.
  • ⁇ is small, high-order diffracted light does not enter the lens and information is lost, so pattern fidelity decreases.
  • the illumination condition is such that the coherence factor ⁇ is less than 1 for a pattern in which a regular square having a side of 500 nm is drawn on the reticle 407. More specifically, an exposure process in which the coherence factor ⁇ is 0.82 using a KrF (krypton fluoride) light source 401 and a reduction projection exposure apparatus (stepper) 400 having a projection optical system NA of 0.55. Thus, a photoresist mask 6 is formed.
  • KrF krypton fluoride
  • FIG. 7A is an SEM image obtained by observing the shape of the photoresist mask 6 formed in a predetermined pattern shape by the exposure process in which the coherence factor ⁇ is 0.82 in the step shown in FIG. 2C from the upper surface of the substrate 11.
  • the horizontal width 6a of the photoresist mask 6 is 497 nm, and the diagonal width 6b in a direction inclined by 45 ° from the horizontal width is 564 nm.
  • information on the four corners of the regular square drawn on the reticle 407 is lacking, and the photoresist mask 6 (FIG. 2C) having a shape in which the four corners are set back in the pattern center direction is formed.
  • a photoresist mask 6 having a planar shape that is set back in the central direction (center side) can be formed.
  • the coherence factor ⁇ at the time of photolithography is set to less than 0.5 when projecting onto the exposure area, and the corners in the planar shape of the photoresist mask are It is preferable to recede toward the center of the photoresist mask.
  • the hard mask layer 5 is patterned by the dry etching process using the photoresist mask 6 shown in FIG. 2C to form a hard mask 5 '.
  • the photoresist mask 6 used here is a planar photoresist mask 6 having a rounded shape with the corners set back toward the center as described in the description of the step of FIG. 2C.
  • the hard mask 5 ' also has a planar shape with a rounded shape with its corners set back toward the center.
  • the upper electrode layer 4, the resistance change layer 3 and the lower electrode layer 2 are collectively etched by a dry etching process using the hard mask 5 ', and then the hard mask 5' is removed. To do. Thereby, the nonvolatile memory element 1 including the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2 is formed.
  • the hard mask 5 ′ used for dry etching is dry-etched using a flat hard mask 5 ′ having a rounded shape with the corners set back toward the center, so that the upper electrode layer 4, resistance change
  • the incident angles of the plasma with respect to the etching end faces of the layer 3 and the lower electrode layer 2 are incident angles as shown in FIGS. That is, the spread (nonuniformity) of the incident angle of the plasma for etching the resistance change layer 3 is reduced, and the nonuniformity of the difference in the amount by which the resistance change layer 3 is etched is reduced.
  • the hard mask 5 ' may be left without being removed. If the hard mask 5 ′ is left without being removed, the second contact plug 16 penetrates the hard mask 5 ′ into the upper electrode layer 4 in the step of forming a second contact plug 16 described later. Form to connect. When the hard mask 5 'is a conductor, the second contact plug 16 may be simply connected to the hard mask 5' without penetrating the hard mask 5 '.
  • FIG. 7B is an SEM image obtained by observing the nonvolatile memory element 1 formed in a predetermined pattern shape from the upper surface of the substrate 11 using the photoresist mask 6 shown in FIG. 7A in the step shown in FIG. 5B.
  • the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2 are shown.
  • Each part shown in (a) of FIG. 7B corresponds to each part of the shape of (b) of FIG. 7B when the nonvolatile memory element 1 formed by the etching process of FIG. 5B is viewed from the cross-sectional direction.
  • the dimension of the boundary surface between the upper electrode layer 4 and the resistance change layer 3 of the nonvolatile memory element 1 is 398 nm in the horizontal width 3a when viewed from the upper surface of the substrate, and 432 nm in the diagonal width 3b in the direction inclined by 45 ° from the horizontal width. It is.
  • FIG. 8A is an SEM image in which the shape of the photoresist mask 6 on which a predetermined pattern shape is formed is observed from the upper surface of the substrate 11 when 0.47 having a smaller coherence factor ⁇ is used in the step shown in FIG. 2C. It is.
  • the horizontal width 6a of the photoresist mask 6 is 513 nm, and the diagonal width 6b in a direction inclined by 45 ° from the horizontal width is 543 nm.
  • the shape of the planar shape is further rounded with the corners set back toward the center.
  • FIG. 8B shows a case where the upper electrode layer 4, the resistance change layer 3 and the lower electrode layer 2 are made of chlorine (Cl 2 ), argon using the photoresist mask 6 shown in FIG. 8A in the step shown in FIG. 5B.
  • the hard mask layer 5 was removed by etching to form a predetermined pattern shape
  • FIG. 3 is an SEM image of the nonvolatile memory element 1 observed from the upper surface of the substrate 11, showing the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2.
  • Each part shown in (a) of FIG. 8B corresponds to each part of the shape of (b) of FIG. 8B when the nonvolatile memory element 1 formed by the etching process of FIG. 5B is viewed from the cross-sectional direction.
  • oxygen deficiency suppressing gas contained in the etching gas is not limited to oxygen (O 2 ), but hydrogen bromide (HBr) gas, which is a protective gas that easily adheres to the etching end face of the resistance change layer 3, or three fluorines.
  • Methane (CHF 3 ) gas may be used.
  • the second interlayer insulating layer 19 is deposited so as to cover the first interlayer insulating layer 14 and the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2. Then, the second interlayer insulating layer 19 is planarized by a CMP planarization process.
  • the second interlayer insulating layer 19 is penetrated at a predetermined position where the second contact plug 16 connected to the upper electrode layer 4 of the nonvolatile memory element 1 is formed, and the upper electrode layer is formed.
  • the second contact plug opening 16A is formed so as to reach 4.
  • the second contact plug 16 is embedded in the second contact plug opening 16A, and penetrates through the second interlayer insulating layer 19 and the first interlayer insulating layer. Then, a third contact plug 17 for connecting to one of the source layer and the drain layer 12 is buried. For example, tungsten can be used for the second contact plug 16 and the third contact plug 17. Next, a second wiring layer 18 b connected to the second contact plug 16 and a first wiring layer 18 a connected to the third contact plug 17 are formed on the upper surface of the second interlayer insulating layer 19. Form.
  • variable resistance nonvolatile memory element manufacturing method includes the step of forming the lower electrode layer 2 on the substrate 11 (FIG. 2B) and the transition metal oxidation on the lower electrode layer 2.
  • the upper electrode layer 4, the resistance change layer 2, and the lower electrode layer 2 are etched with an etching gas containing an oxygen deficiency suppressing gas using the hard mask 5 ′ and the forming process (FIG. 5A).
  • Layer 4 and variable resistance layer 3 and below And a step (FIG. 5B) to form a configured non-volatile memory element 1 in the electrode layer 2.
  • the resistance change layer 3 has a characteristic that the resistance value changes due to a change in oxygen content, and when the etching gas does not contain an oxygen deficiency suppression gas, the oxygen content of the etched resistance change layer 3 varies. Have. Further, in the step of forming the nonvolatile memory element 1 (FIG.
  • the photoresist mask 6 In the step of forming the photoresist mask 6 (FIG. 2C), the photoresist mask 6 having a shape in which the corner portion in the planar shape is set back to the center side of the photoresist mask 6 is formed.
  • the nonvolatile memory device 10 shown in FIG. 1 is manufactured, and 1T1R (one transistor and one variable resistance nonvolatile memory) including one transistor 20 and one nonvolatile memory element 1 is manufactured. Volatile memory element) type nonvolatile memory device 10 can be manufactured.
  • the nonvolatile memory element 1 manufactured in this way has the following characteristics. That is, the nonvolatile memory element 1 includes the lower electrode layer 2 formed on the substrate 11, the resistance change layer 3 made of a transition metal oxide formed on the lower electrode layer 2, and the resistance change layer 3. And the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2 all have a shape in which a corner in a planar shape is set back to the center side,
  • the side wall portion of the resistance change layer 3 has components (bromine, oxygen, etc.) constituting the oxygen deficiency suppression gas contained in the etching gas used to form the upper electrode layer 4, the resistance change layer 3, and the lower electrode layer 2. Bromine compounds etc. are attached.
  • bromine compound adhering to the side wall part of the resistance change layer 3 by oxygen deficiency suppression gas is detected as follows, for example.
  • FIG. XX shows the amount of elements obtained by analyzing the TaO x surface used for the nonvolatile memory element 1 by XPS (X-ray Photoelectron Spectroscopy) analysis.
  • a mixed gas containing a bromine compound is used. It shows a Ir4f spectral analysis of the etched TaOx surface and a Ir4f spectral analysis of the etched TaO x surface with a mixed gas containing no bromine compound as a comparative example.
  • the XPS analysis conditions here are an incident energy of 150 eV, a pass energy of 100 eV, an energy step of 0.1 eV, an acquisition time of 0.2 ms / step, and an integration count of 25.
  • VG Scienta R4000WAL was used as a detector.
  • bromine compound products are detected at 62 eV and 65 eV on the TaO x surface used in the nonvolatile memory element 1.
  • no bromine compound product was detected on the TaO x surface used for the resistance change element.
  • the operation failure bit is 0 bit.
  • the bromine compound product is formed (attached) on the etching end face, thereby etching oxygen desorption or impurity implantation. It can be seen that damage is suppressed.
  • the resistance change layer 3 was mixed gas (etching gas) containing hydrogen bromide (HBr) or trifluoromethane (CHF 3 ) as a protective gas that easily adheres to the etching end face.
  • etching gas hydrogen bromide
  • CHF 3 trifluoromethane
  • the resistance distribution of the initial resistance values of a large number of nonvolatile memory elements 1 manufactured under the condition where the coherence factor ⁇ is 0.82 (black circle plot) and the conditions under which the coherence factor ⁇ is 0.47 are manufactured.
  • the resistance distribution of the initial resistance values of a large number of the nonvolatile memory elements 1 (plotted by white triangles) is shown.
  • the horizontal axis represents the initial resistance value
  • the vertical axis represents the normal expected value.
  • the variation in the initial resistance value is reduced when the coherence factor ⁇ is 0.47 than when the coherence factor ⁇ is 0.82.
  • the coherence factor ⁇ is 0.47 than when it is 0.82
  • the planar shape of the photoresist mask 6 has a rounded shape with corners receding toward the center, and the coherence factor ⁇
  • the difference in dimensional change due to dry etching was 33 nm when the thickness was 0.82, whereas it was 9 nm when the coherence factor ⁇ was 0.47, so that the effect of the oxygen deficiency suppressing gas was enhanced (oxygen to the etching end face).
  • the nonvolatile memory element manufactured in this way 1 further reduces variations in the initial resistance value.
  • a photophotograph having a round shape with a coherence factor ⁇ smaller than 1 and rounded with corners receding toward the center By manufacturing the nonvolatile memory element using the resist mask, the etching amount at the etching end face is made uniform, the effect of the oxygen deficiency suppressing gas is enhanced, and the initial resistance value variation of the nonvolatile memory element is reduced. It is possible to reduce more.
  • FIG. 11A is a graph showing the results of an experiment for confirming the effect of the planar shape of the photoresist mask and the effect of the oxygen deficiency suppressing gas contained in the etching gas.
  • the vertical and horizontal axes in FIG. 11A are the same as those in FIG.
  • FIG. 11B shows initial resistance value variation (vertical axis, ⁇ %, standard deviation ⁇ of distribution divided by average value of distribution (%)) under each condition (horizontal axis) in the experiment shown in FIG. 11A.
  • FIG. Further, the upper right frame in FIG. 11B shows a schematic diagram of the planar shape of the photoresist mask, and it is shown that “Circle (ii)” is receding toward the center side from “Circle (i)”. Show.
  • the circled plots in FIG. 11A are obtained by using a photoresist mask having a rectangular shape with round corners (“circular (i)” in FIG. 11B) as the photoresist mask, and containing oxygen deficiency suppression gas contained in the etching gas.
  • the resistance distribution of the initial resistance value of the nonvolatile memory element 1 manufactured using oxygen gas is shown.
  • 11A uses a circular photoresist mask (“circular (ii)” in FIG. 11B) as a photoresist mask, and oxygen gas as an oxygen deficiency suppressing gas contained in the etching gas.
  • the resistance distribution of the initial resistance value of the nonvolatile memory element 1 manufactured in the above manner is shown.
  • FIG. 11A shows a hydrogen bromide HBr as an oxygen deficiency suppression gas contained in an etching gas using a circular (“circular (ii)” in FIG. 11B) photoresist mask as a photoresist mask.
  • the resistance distribution of the initial resistance value of the non-volatile memory element 1 manufactured using is shown.
  • the square marks in FIG. 11A are plotted using methane trifluoride as an oxygen deficiency suppression gas contained in an etching gas using a circular (“circular (ii)” in FIG. 11B) photoresist mask as a photoresist mask.
  • the resistance distribution of the initial resistance value of the nonvolatile memory element 1 manufactured using CHF 3 is shown.
  • FIG. 11B is a diagram comparing initial resistance value variations for each sample shown in FIG. 11A.
  • a sample using a circular (i) photoresist mask and using an etching gas containing oxygen gas shows an initial resistance variation of 44.4%.
  • a sample using a circular (ii) photoresist mask and using an etching gas containing oxygen gas shows an initial resistance variation of 25.4%.
  • a sample using a circular (ii) photoresist mask and using an etching gas containing hydrogen bromide HBr as a protective gas shows an initial resistance variation of 13.4%.
  • a sample using a circular (ii) photoresist mask and using an etching gas containing trifluoromethane CHF 3 as a protective gas shows an initial resistance variation of 16.5%.
  • the variation of the initial resistance value of the nonvolatile memory element 1 is smaller when the photoresist mask is manufactured using a circular photoresist mask than a rectangle having round corners.
  • the oxygen deficiency suppressing gas contained in the etching gas there is a variation in the initial resistance value of the nonvolatile memory element 1 manufactured using an etching gas containing hydrogen bromide HBr or trifluoromethane CHF 3 rather than oxygen. small.
  • the hard mask is formed using the photoresist mask having a shape in which the corner portion in the planar shape is set back to the center portion side. Since the non-volatile memory element is formed using the hard mask, the planar shape of the non-volatile memory element has a round shape with no corners having an angle of 90 °, and the resistance change layer is etched. Non-uniformity is reduced. Furthermore, when the oxygen vacancy suppressing gas is included in the etching gas, the effect of reducing the variation in the oxygen content of the resistance change layer at the etching end face is enhanced.
  • the manufacturing method of the present embodiment it is possible to manufacture the nonvolatile memory element 1 in which variation in resistance value is suppressed.
  • a nonvolatile memory element 1 for example, If a 1T1R type nonvolatile memory device is configured, a nonvolatile memory device with stable operation can be realized.
  • the example shown in FIG. 2C uses a pattern in which a regular square is drawn on the reticle during photolithography in the step shown in FIG. 2C.
  • a hexagonal or octagonal pattern 30 having an angle formed by two adjacent end faces (or adjacent side faces, that is, adjacent outlines) larger than 90 degrees may be used.
  • the coherence factor ⁇ is set to 1.
  • the photoresist mask 6 can be accurately and faithfully formed.
  • the photoresist mask 6 having a planar shape with rounded corners receding toward the center is provided. They can be formed in the same manner, and the same effects as those of the above-described embodiment can be obtained.
  • the reticle planar shape shown in FIGS. 4A to 4C can be expressed in various ways. That is, when the planar shape of the reticle is a polygon, the angle formed by two adjacent outlines at any corner may be larger than 90 degrees or rounded.
  • the planar shape of the reticle may be a circle or a shape surrounded by a curve such as an ellipse. Further, the planar shape of the reticle may be a shape in which the angle formed by the two outlines is greater than 90 degrees, a rounded corner, and a portion surrounded by a curve.
  • the types of the planar shape of these reticles can be applied as they are to the pattern shape of the photoresist mask when the nonvolatile memory element according to the present invention is manufactured.
  • the nonvolatile memory element and the manufacturing method thereof according to the present invention have been described based on the embodiments, but the present invention is not limited to such embodiments.
  • a method of forming a photoresist mask having a shape in which a corner portion in a planar shape is set back to the central portion side (1) a method of setting a coherence factor during photolithography to less than 1, and (2) 2 Although a method using a reticle in which a shape having an angle formed by two adjacent end faces of more than 90 degrees is described has been described, these two methods can be used not only exclusively but also in combination.
  • the present invention can be realized not only as a nonvolatile memory element and a manufacturing method thereof, but also as a nonvolatile memory device including peripheral components in the nonvolatile memory element and a manufacturing method thereof.
  • the nonvolatile memory element of the present invention is useful in applications of nonvolatile memory elements used in various electronic devices such as digital home appliances, memory cards, mobile phones, and personal computers.
  • the method for manufacturing a nonvolatile memory element of the present invention is useful as a method for manufacturing a nonvolatile memory element that can be used in various electronic devices such as digital home appliances, memory cards, portable telephones, and personal computers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子の製造方法を提供する。基板（１１）上に下部電極層（２）を形成する工程と、下部電極層（２）上に抵抗変化層（３）を形成する工程と、抵抗変化層（３）上に上部電極層（４）を形成する工程と、上部電極層（４）上にハードマスク層（５）を形成する工程と、ハードマスク層（５）上にフォトレジストマスク（６）を形成する工程と、フォトレジストマスク（６）を用いてハードマスク層（５）をエッチングしてハードマスク（５'）を形成する工程と、ハードマスク（５'）を用いて上部電極層（４）と抵抗変化層（３）と下部電極層（２）をエッチングして不揮発性記憶素子（１）を形成する工程とを含み、フォトレジストマスク（６）を形成する工程では、平面形状における角部をフォトレジストマスク（６）の中央部側へ後退させた形状のフォトレジストマスク（６）を形成する。

Description

不揮発性記憶素子及びその製造方法
　本発明は、抵抗変化型の不揮発性素子及びその製造方法に関する。
　近年、記憶材料として、化学量論的組成（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ　ｃｏｍｐｏｓｉｔｉｏｎ）の遷移金属酸化物に対して酸素が不足（ノンストイキオメトリ）した遷移金属酸化物で構成される抵抗変化材料を用いた、抵抗変化型の不揮発性記憶素子が提案されている。このような不揮発性記憶素子は、上部電極層と、下部電極層と、それら上部電極層と下部電極層とに挟まれた抵抗変化層とを備えており、上部電極層と下部電極層との間に電気パルスを印加することによって、抵抗変化層の抵抗値が可逆的に変化する。それ故、この抵抗値に情報を対応させることにより、当該情報を揮発しないようにして記憶することができる（例えば、特許文献１）。このような抵抗変化型の不揮発性記憶素子は、フローティングゲートを用いたフラッシュメモリに比べて、微細化、高速化、低消費電力化を図ることができると期待されている。
特開２００７－２３５１３９号公報
　しかしながら、上記した従来の抵抗変化型の不揮発性記憶素子においては、抵抗変化層や電極等の膜厚や膜組成、およびリソグラフィ後のフォトレジストマスクの寸法や形状から予想される抵抗値が、予想されるばらつき以上に抵抗値がばらつくという問題がある。
　本発明はこのような問題を解決するためになされたものであり、抵抗値のばらつきを抑制することが可能な抵抗変化型の不揮発性記憶素子の製造方法等を提供することを目的としている。
　上記課題を解決すべく、本発明者は鋭意検討し、抵抗値がばらつく原因を究明した。
　その結果、本発明者らは、上述した従来の抵抗変化型の不揮発性記憶素子において抵抗値がばらつく一因が、後述のとおり、不揮発性記憶素子の形成時のドライエッチングにおけるエッチングダメージにあると考えた。本発明はこのような知見に基づいてなされたものである。
　つまり、本発明の不揮発性記憶素子の製造方法の一形態は、抵抗変化型の不揮発性記憶素子の製造方法であって、基板上に下部電極層を形成する工程と、前記下部電極層上に遷移金属酸化物で構成される抵抗変化層を形成する工程と、前記抵抗変化層上に上部電極層を形成する工程と、前記上部電極層上にハードマスク層を形成する工程と、前記ハードマスク層上にフォトレジストマスクを形成する工程と、前記フォトレジストマスクを用いて、前記ハードマスク層をエッチングして、ハードマスクを形成する工程と、前記ハードマスクを用いて、前記上部電極層と前記抵抗変化層と前記下部電極層とを、酸素欠損抑制ガスを含有するエッチングガスでエッチングして、前記上部電極層と前記抵抗変化層と前記下部電極層とで構成される不揮発性記憶素子を形成する工程とを含み、前記抵抗変化層は、酸素含有量の変化により抵抗値が変化し、かつ、前記エッチングガスが酸素欠損抑制ガスを含有しない場合、エッチングした前記抵抗変化層の酸素含有量が変動する特性を有し、前記不揮発性記憶素子を形成する工程では、前記酸素欠損抑制ガスを含有する前記エッチングガスを用いたエッチングによって、前記抵抗変化層の側壁部に前記酸素欠損抑制ガスを構成する成分が付着し、前記フォトレジストマスクを形成する工程では、平面形状における角部を当該フォトレジストマスクの中央部側へ後退させた形状のフォトレジストマスクを形成する。
　このような方法とすることにより、平面形状における角部を中央部側へ後退させた形状のフォトレジストマスクを用いてハードマスクを形成し、さらに、そのハードマスクを用いて不揮発性記憶素子が形成されるので、不揮発性記憶素子の平面形状は、９０°の角度を有するような角部がない丸みをもつ形状となり、抵抗変化層のエッチングされる量の差の不均一性が低減される。さらに、エッチングガスに酸素欠損抑制ガスが含まれているので、エッチング端面での抵抗変化層の酸素含有量の変動も低減され、抵抗変化層へのエッチングダメージの不均一性は低減される。そのため、不揮発性記憶素子の抵抗値ばらつきを低減することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
　また、前記フォトレジストマスクを形成する工程では、フォトリソグラフィ時のコヒーレンスファクタを１未満とし、レチクルに描画されている四角形の形状を被露光領域に投影することで、前記フォトレジストマスクを形成するのが好ましい。より好ましくは、前記フォトレジストマスクを形成する工程では、フォトリソグラフィ時のコヒーレンスファクタを０．５未満とし、レチクルに描画されている四角形の形状を被露光領域に投影することで、前記フォトレジストマスクを形成する。
　このような方法とすることにより、高次の回折光がレンズに捕らわれなくなり、レチクルに描画されているパターン情報が欠如し、パターン忠実度は低下する。それにより、レチクルに描画されている形状が四角形であっても、四角形の角部の情報が欠如され、フォトレジストマスクの基板上面方向から見た形状（平面形状）は円形に近づき、フォトレジストマスクの角部は丸みをもつ。その結果、形状の不均一性は低減され、抵抗変化層の周辺のエッチング端面におけるエッチングプラズマの入射角度の差が小さくなる。そのため、抵抗変化層のエッチング端面においてエッチングされる量の差（フォトレジストマスク寸法からの寸法差）が小さくなる。それにより、従来から使用している四角形が描画されているレチクルを用いてフォトリソグラフィを行っても、抵抗変化層のエッチング端面に印加されるエッチングダメージの不均一性は低減され、抵抗値のばらつきを低減することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を低コストに実現することができる。
　また、前記フォトレジストマスクを形成する工程では、２つの隣接する端面が成す角度が９０度より大きい形状が描画されたレチクルを用いたフォトリソグラフィによって、前記フォトレジストマスクを形成してもよい。
　ここで、２つの面が接する角度が９０度より大きい形状とは、例えば、図４Ａに示すような六角形や、図４Ｂに示すような八角形のような、２つの面が成す角度が９０度より大きい多角形の形状である場合や、図４Ｃに示すような、隣接する外形線を曲線で結んで角に丸みをもたせた形状であることを示す。
　このような方法とすることにより、フォトリソグラフィ時にコヒーレンスファクタσを１としても、フォトレジストマスクの基板上面方向から見た形状（平面形状）は円形に近づく。これにより、レチクルに描画されているパターン情報をより忠実に転写することが可能であるので、高解像度が必要な微細パターンを忠実に形成することができ、デバイス設計が容易になる。
　また、前記抵抗変化層を形成する工程では、タンタル酸化物ＴａＯｘ（０＜ｘ＜２．５）を用いて前記抵抗変化層を形成するのが好ましい。さらに、前記上部電極層を形成する工程では、白金、イリジウム、及びパラジウムのいずれかを用いて、前記上部電極層を形成するのが好ましい。
　このような構成とすることにより、動作の高速性に加えて可逆的に安定した書き換えが可能な特性と良好なリテンション特性とを有する不揮発性記憶素子を実現することができる。
　さらに、前記ハードマスク層を形成する工程では、窒化アルミニウムチタンを用いて、前記ハードマスク層を形成するのが好ましい。
　このような方法とすることにより、上部電極層、抵抗変化層および下部電極層をエッチングする工程において、上部電極層に難エッチング材料である白金、イリジウム、及びパラジウムのいずれかを用いても、ＡｒとＣｌとＯ２の混合ガスを用いることにより、上部電極層のエッチングレートをハードマスク層のエッチングレートの約７．５倍とすることが可能であり、上部電極層、抵抗変化層および下部電極層をエッチングするマスク層として十分機能し、安定した形状の抵抗変化素子を形成することができる。
　なお、本発明は、不揮発性記憶素子の製造方法として実現できるだけでなく、不揮発性記憶素子としても実現できる。その不揮発性記憶素子の一形態は、抵抗変化型の不揮発性記憶素子であって、基板上に形成された下部電極層と、前記下部電極層上に形成された遷移金属酸化物で構成される抵抗変化層と、前記抵抗変化層上に形成された上部電極層とを備え、前記上部電極層と前記抵抗変化層と前記下部電極層とは、いずれも、平面形状における角部を中央部側へ後退させた形状を有し、前記抵抗変化層の側壁部には、前記上部電極層と前記抵抗変化層と前記下部電極層と形成するのに用いられたエッチングガスに含有されていた酸素欠損抑制ガスを構成する成分が付着している。なお、一例として、前記抵抗変化層の側壁部には、前記酸素欠損抑制ガスを構成する成分として、臭素化合物が付着している。
　これにより、前記上部電極層と前記抵抗変化層と前記下部電極層の平面形状は、いずれも、９０°の角度を有する角部がない丸みをもつ形状であり、抵抗変化層のエッチングされる量の差の不均一性が低減される。さらに、エッチングガスに含有されていた酸素欠損抑制ガスが抵抗変化層の側壁に付着しているので、エッチング端面での抵抗変化層の酸素含有量の変動も低減される。よって、抵抗変化層へのエッチングダメージの不均一性が低減され、これにより、不揮発性記憶素子の抵抗値ばらつきが低減され、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子が実現される。
　本発明の不揮発性記憶素子及びその製造方法は、抵抗変化層の周辺部においてエッチングされる量の不均一性が低減され、かつ、酸素欠損抑制ガスによるエッチング端面での抵抗変化層の酸素含有量の変動も低減されるので、抵抗変化層へのエッチングダメージの不均一性は低減される。そのため、不揮発性記憶素子の抵抗値ばらつきは低減することができ、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
　よって、本発明により、ばらつきのない高品質の不揮発性記憶装置が実現され、デジタル家電、メモリカード、携帯型電話機、及びパーソナルコンピュータなどの、不揮発性記憶装置を利用した種々の電子機器が普及してきた今日における本発明の実用的価値は極めて高い。
図１は、本発明の実施の形態に係る不揮発性記憶装置の構成を示す断面図である。 図２Ａは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程を示す断面図である。 図２Ｂは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図２Ｃは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図３は、一般的な縮小投影露光装置を示す概略図である。 図４Ａは、本発明に係るレチクルに描画されている形状の一例を示す図である。 図４Ｂは、本発明に係るレチクルに描画されている形状の他の一例を示す図である。 図４Ｃは、本発明に係るレチクルに描画されている形状の他の一例を示す図である。 図５Ａは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図５Ｂは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図５Ｃは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図６Ａは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図６Ｂは、本発明の実施の形態に係る不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図７Ａは、本発明の実施の形態に係るフォトレジストマスクを基板上面から観察したＳＥＭ像を示す図である。 図７Ｂの（ａ）は、本発明の実施の形態に係る不揮発性記憶素子を基板上面から観察したＳＥＭ像に上部電極層と抵抗変化層と下部電極層を示す図である。図７Ｂの（ｂ）は、図７Ｂの（ａ）をＩ－Ｉ’線での断面を矢印方向に見た断面図である。 図８Ａは、本発明の実施の形態の別の実施例に係るフォトレジストマスクを基板上面から観察したＳＥＭ像を示す図である。 図８Ｂの（ａ）は、本発明の実施の形態に係る不揮発性記憶素子を基板上面から観察したＳＥＭ像に上部電極層と抵抗変化層と下部電極層を示す図である。図８Ｂの（ｂ）は、図８Ｂの（ａ）をＩＩ－ＩＩ’線での断面を矢印方向に見た断面図である。 図９は、不揮発性記憶素子に用いたＴａＯｘ表面をＸＰＳ分析によって分析した元素量を示すグラフである。 図１０は、本発明の実施の形態に係る不揮発性記憶装置の抵抗分布を示す図である。 図１１Ａは、フォトレジストマスクの平面形状の効果とエッチングガスに含有させる酸素欠損抑制ガスの効果とを確認する実験の結果を示すグラフである。 図１１Ｂは、図１１Ａに示される実験における条件を示す図である。 図１２は、従来例における不揮発性記憶装置の構成を示す要部断面図である。 図１３Ａは、従来の不揮発性記憶装置の製造方法の工程を示す断面図である。 図１３Ｂは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１３Ｃは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１４Ａは、従来の不揮発性記憶装置の製造方法の工程を示す断面図である。 図１４Ｂは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１４Ｃは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１５Ａは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１５Ｂは、従来の不揮発性記憶装置の製造方法の工程（続き）を示す断面図である。 図１６Ａは、角部のエッチング端面に対するプラズマの入射角を示す模式図である。 図１６Ｂは、円形部のエッチング端面に対するプラズマの入射角を示す模式図である。 図１６Ｃは、直線部のエッチング端面に対するプラズマの入射角を示す模式図である。
　本発明者らは、不揮発性記憶素子の抵抗値のばらつきを抑制すべく鋭意検討を重ねた結果、不揮発性記憶素子の形成時のドライエッチングにおけるエッチングダメージが抵抗値のばらつきの一因であると推定し、本発明を完成した。以下に、発明者らの検討によって得られた知見について説明し、その後に本発明の実施の形態について説明する。
　図１２は従来の抵抗変化型不揮発性記憶装置の構成を示す断面図である。図１２に示すように、従来の抵抗変化型不揮発性記憶装置２００は、基板２１１上に第１の配線２１２が形成され、基板２１１の表面と第１の配線２１２を覆うように第１の層間絶縁層２１４が形成されている。
　第１の層間絶縁層２１４上には不揮発性記憶素子２０１が形成されている。具体的には、第１の配線２１２と電気的に接続するための第１のコンタクトプラグ２１５が形成され、第１の層間絶縁層２１４上に第１のコンタクトプラグ２１５と接続するための下部電極層２０２が形成されている。また、下部電極層２０２上には抵抗変化層２０３が形成され、抵抗変化層２０３上には上部電極層２０４が形成されている。つまり、上部電極層２０４と下部電極層２０２との間に抵抗変化層２０３が挟まれており、これら上部電極層２０４、抵抗変化層２０３および下部電極層２０２にて不揮発性記憶素子２０１が構成されている。
　そして、不揮発性記憶素子２０１と第１の層間絶縁層２１４とを覆うように第２の層間絶縁層２１９が形成され、その第２の層間絶縁層２１９を貫通し上部電極層２０４と接続するための第２のコンタクトプラグ２１６が形成されている。第２の層間絶縁層２１９上には第２のコンタクトプラグ２１６と接続するための第２の配線２１８が形成されている。
　このように構成された従来の不揮発性記憶装置２００において、その製造方法は以下の通りである。
　まず、図１３Ａに示す工程において、基板２１１上に第１の配線２１２を形成し、続いて、基板２１１の表面と第１の配線２１２を覆うように第１の層間絶縁層２１４を形成し、その後、第１の層間絶縁層２１４を貫通し第１の配線２１２と接続するための第１のコンタクトプラグ２１５を形成する。
　次に、図１３Ｂに示す工程において、第１のコンタクトプラグ２１５を被覆するように第１の層間絶縁層２１４上に、不揮発性記憶素子２０１を構成する下部電極層２０２、抵抗変化層２０３、上部電極層２０４をこの順に形成する。さらに、その上にハードマスク層２０５を形成する。なお、ここでは、所定のパターン形状にエッチングされた状態だけではなく、成膜した状態をも含めて、下部電極層２０２、抵抗変化層２０３、上部電極層２０４およびハードマスク層２０５と呼ぶ。
　次に、図１３Ｃに示す工程において、通常の露光プロセス及び現像プロセスによりフォトレジストマスク２０６を所定の形状パターン（四角形）に形成する。
　次に、図１４Ａに示す工程において、ドライエッチングによりハードマスク層２０５を所定のパターン形状に形成し、ハードマスク２０５’を形成する。
　次に、図１４Ｂに示す工程において、ハードマスク２０５’を用いたドライエッチングにより、上部電極層２０４、抵抗変化層２０３および下部電極層２０２を所定のパターン形状に形成し、その後にハードマスク２０５’を除去する。これにより、上部電極層２０４、抵抗変化層２０３および下部電極層２０２で構成される不揮発性記憶素子２０１が形成される。
　次に、図１４Ｃに示す工程において、第１の層間絶縁層２１４上と、上部電極層２０４、抵抗変化層２０３および下部電極層２０２を被覆するように第２の層間絶縁層２１９を堆積した後に、ＣＭＰ平坦化プロセスにより第２の層間絶縁層２１９を平坦化する。
　次に、図１５Ａに示す工程において、不揮発性記憶素子２０１の上部電極層２０４と接続する第２のコンタクトプラグ２１６を形成する所定の位置に第２の層間絶縁層２１９を貫通し、上部電極層２０４に至るように第２のコンタクトプラグ開口部２１６Ａを形成する。
　次に、図１５Ｂに示す工程において、第２のコンタクトプラグ開口部２１６Ａに第２のコンタクトプラグ２１６を埋め込み形成する。次に、第２の層間絶縁層２１９の上面に第２のコンタクトプラグ２１６に接続される第２の配線２１８を形成する。
　このようにして、製造された従来の複数の不揮発性記憶装置２００の下部電極層２０２と上部電極層２０４との間に電圧を印加し抵抗値を測定すると、複数の不揮発性記憶装置２００における抵抗値は非常にばらつきが大きかった。この原因を調査した結果、図１３Ｃに示す工程（フォトレジストマスク２０６の形成工程）、図１４Ａに示す工程（ハードマスク２０５’の形成工程）、および図１４Ｂに示す工程（不揮発性記憶素子２０１の形成工程）にばらつきを増加させる要因があると推察した。以下、この点について説明する。
　図１６Ａから図１６Ｃは被エッチング体３００のエッチング端面形状の違いによるエッチング中のプラズマの入射角を示す模式図である。
　図１６Ａは被エッチング体３００が９０°の角部を有する平面形状である場合の模式図であり、矢印は角部のエッチング端面３０１へのプラズマの入射方向、およびθは入射角範囲を示している。図１６Ｂは被エッチング体３００が曲線を有する平面形状である場合の模式図であり、矢印は曲線部のエッチング端面３０２へのプラズマの入射方向、およびθは入射角範囲を示している。また、図１６Ｃは被エッチング体３００が直線を有する平面形状である場合の模式図であり、矢印は直線部のエッチング端面３０３へのプラズマの入射方向、およびθは入射角範囲を示している。
　図１６Ａに示す９０°の角度を有する角部のエッチング端面３０１へのプラズマの入射角範囲θは２７０°であり、図１６Ｂに示す曲線部のエッチング端面３０２へのプラズマの入射角は１８０°であり、図１６Ｃに示す直線部のエッチング端面３０３へのプラズマの入射角は１８０°である。このことから、被エッチング体３００の平面形状によってプラズマの入射角範囲は異なり、プラズマの入射角範囲は角部のエッチング端面３０１の方が、曲線部のエッチング端面３０２または直線部のエッチング端面３０３よりも大きいことがわかる。プラズマの入射角範囲が大きいということは、プラズマの入射してくる範囲が広くなるので、エッチングされる量が多くなり、それによるエッチングダメージが大きくなることにつながる。
　一般的にドライエッチングでは、ドライエッチングされたエッチング端面にはエッチングダメージが生じる。エッチングダメージとは、例えば、酸化物を被エッチング体とするドライエッチングではエッチングガスによる還元作用により酸化物から酸素が脱離し、酸化物のエッチング端面の抵抗値が変動することや、ドライエッチングに用いるエッチングガスに例えばフッ素系ガスを含む混合ガスを用いることに起因して、エッチング中にエッチング端面からフッ素が酸化物に打ち込まれ、酸化物のエッチング端面の抵抗値が変動することである。
　また、このエッチングダメージは、被エッチング体のエッチング端面形状によってもエッチングダメージの入り方（ダメージの大きさ）が異なる。
　従来の不揮発性記憶素子２０１においては、不揮発性記憶素子２０１を形成するフォトレジストマスク２０６の形状が基板上面方向からみて四角形である平面形状を用いているため、ドライエッチング工程において図１６Ａに示すような角部ではドライエッチング量が多くなり、不揮発性記憶素子２０１の周辺におけるエッチング端面においてエッチング量が不均一になる。それにより、不揮発性記憶素子２０１へのエッチングダメージの大きさも周辺で不均一になる。そのため、不揮発性記憶素子２０１の抵抗値が不揮発性記憶素子により変動する（つまり、ばらつく）。
　さらに、本発明者らは、エッチングガスにエッチング端面の酸素欠損を抑制する作用のあるガス（例えば、酸化を促進させる酸素ガス、側壁を保護する作用のある臭化水素（ＨＢｒ）ガスや三フッ化メタン（ＣＨＦ３）ガス）を用いることで、不揮発性記憶素子の抵抗値のばらつきを低減できる効果を見出している。このような酸素欠損を抑制するガスをエッチングガスとして用いる場合、エッチング端面においてエッチング量が多くなれば、酸素欠損の抑制効果はエッチング端面で不均一になる。つまり、エッチング端面においてエッチング量が多くなることで、例えば、酸化を促進させてもエッチングされる量が多いため、酸素欠損状態のままになったり、側壁保護ガスが付着しても保護ガス自体がエッチングされてしまうため、酸素欠損の抑制効果はエッチング端面で不均一になったりして、エッチングダメージの大きさも周辺で不均一になり効果は低下する。
　ここで、保護ガスの一例としての臭化水素（ＨＢｒ）について説明する。抵抗変化層のエッチング端面にはエッチングプラズマ中で分解された臭素と反応して形成された臭素化合物等の生成物が付着することにより、エッチングガスによる酸素脱離や不純物の打込みを抑制することができる。そのため、抵抗変化層へのエッチングダメージを低減させることができる。よって、不揮発性記憶素子の特性ばらつきを低減することができ、抵抗値の初期動作、特性にばらつきのない高品質の不揮発性記憶素子を実現することができる。
　さらに、臭化水素は比較的安定したガスであり、酸化物に対して反応性が乏しくエッチングレートが遅い。そのため、金属酸化物である抵抗変化層をエッチングすることがない。つまり、臭化水素ガスは、エッチングダメージを与えないでエッチング端面を保護する役割のみを果たす。なお、臭化水素ガスは、一般的な半導体プロセスに非常によく使用されているガスである。
　本発明は、以上の知見に基づいてなされたものである。ただし、本発明は、上記説明におけるプロセス、材料、条件等に限定されるものではない。
　以下、本発明の実施の形態に係る不揮発性記憶素子について、図面を参照しながら説明する。なお、図面において同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状などについては正確な表示ではなく、その個数等についても図示しやすい個数としている。つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
　［不揮発性記憶装置の構成］
　図１は、本実施の形態に係る不揮発性記憶装置１０の構成図である。なお、不揮発性記憶装置１０は、本発明に係る不揮発性記憶素子に周辺の構成要素を含めた装置である。図１に示すように、本実施の形態の不揮発性記憶装置１０は、基板（例えば、シリコン基板）１１上にソース層およびドレイン層１２、ならびにゲート層１３で構成されるトランジスタ２０が形成されている。さらに、基板１１の表面には、ソース層およびドレイン層１２、並びにゲート層１３を覆うように第１の層間絶縁層（例えば、ＳｉＯ２）１４が形成されている。
　第１の層間絶縁層１４上には不揮発性記憶素子１が形成されている。具体的には、ソース層およびドレイン層１２の一方と電気的に接続するための第１のコンタクトプラグ１５が形成されており、第１の層間絶縁層１４上には第１のコンタクトプラグ１５と接続する下部電極層２が形成されている。また、下部電極層２上には抵抗変化層３が形成され、抵抗変化層３上に上部電極層４が形成されている。つまり、上部電極層４と下部電極層２との間に抵抗変化層３が挟まれており、これら上部電極層４、抵抗変化層３、および下部電極層２にて、本発明に係る不揮発性記憶素子１が構成されている。
　そして、不揮発性記憶素子１と第１の層間絶縁層１４とを覆うように第２の層間絶縁層（例えばＳｉＯ２）１９が形成され、第２の層間絶縁層１９を貫通して上部電極層４と接続するための第２のコンタクトプラグ１６が形成されている。また、第１の層間絶縁層１４と第２の層間絶縁層１９とを貫通し、ソース層およびドレイン層１２の他方に接続するための第３のコンタクトプラグ１７が形成されている。第２の層間絶縁層１９上には、第２のコンタクトプラグ１６と接続するための第２の配線層１８ｂ、および第３のコンタクトプラグ１７と接続するための第１の配線層１８ａが形成されている。第１の配線層１８ａ及び第２の配線層１８ｂで、配線層１８を構成している。第１、第２および第３のコンタクトプラグ１５、１６、１７は、ソース層およびドレイン層１２の一方と下部電極層２との間、上部電極層４と配線層１８ｂとの間、あるいはソース層およびドレイン層１２の他方と配線層１８ａとの間の電気的接続をそれぞれとるために導電性材料で構成すればよく、例えば、タングステン（Ｗ）を用いることができる。
　以下に、上述した不揮発性記憶素子１について、詳細に説明する。
　図１に示すように本実施の形態の不揮発性記憶素子（抵抗変化素子）１は、上部電極層４と下部電極層２の２つの電極に挟持された抵抗変化層３で構成される。ここで、不揮発性記憶素子１の抵抗変化層３は、例えば酸素不足型の遷移金属酸化物で構成される。酸素不足型の遷移金属酸化物とは、遷移金属をＭ、酸素をＯとして遷移金属酸化物をＭＯｘと表記した場合に、酸素Ｏの組成ｘが化学量論的に安定な状態（その場合、通常は絶縁体となる）よりも少ない組成の酸化物である。酸素不足型の遷移金属酸化物は各種の遷移金属を用いた酸化物を用いることができるが、例えば、タンタル酸化物（ＴａＯｘ、０＜ｘ＜２．５）やハフニウム酸化物（ＨｆＯｘ、０＜ｘ＜２．０）で構成される抵抗変化層を用いることにより、可逆的に安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を得ることができる。これらについては、本件出願人は既に関連の特許出願として出願を行っており、タンタル酸化物については国際公開第２００８／０５９７０１号（特許文献２）にて、ハフニウム酸化物については国際公開第２００９／０５０８６１号（特許文献３）にて詳細に説明している。
　なお、図１においては、抵抗変化層３は１層で形成した場合を示しているが、酸素不足型の遷移金属酸化物は高濃度酸素含有層と低濃度酸素含有層の２層を少なくとも含んでいてもよい。このような遷移金属酸化物を２層の積層構造にて形成した形態については、本件出願人は既に関連の特許出願を行っており、タンタル酸化物の積層構造については国際公開第２００８／１４９４８４号（特許文献４）にて詳細に説明している。
　酸素不足型の遷移金属酸化物として、タンタル酸化物を用いた場合は、第１抵抗変化層（ＴａＯｙ、高濃度酸素含有層）の酸素含有率は６７．７～７１．４ａｔｍ％（２．１≦ｙ＜２．５）、第２抵抗変化層（ＴａＯｘ、低濃度酸素含有層）の酸素含有率は４４．４～６５．５ａｔｍ％（０．８≦ｘ≦１．９）とする。また、ハフニウム酸化物を用いた場合は、第１抵抗変化層（ＨｆＯｙ、高濃度酸素含有層）の酸素含有率は６４．３～６６．７ａｔｍ％（１．８＜ｙ＜２．０）、第２抵抗変化層（ＨｆＯｘ、低濃度酸素含有層）の酸素含有率は４７．４～６１．５ａｔｍ％（０．９≦ｘ≦１．６）とする。何れの場合も、第１抵抗変化層（高濃度酸素含有層）の膜厚は、ＴａＯｙの場合は１ｎｍ以上８ｎｍ以下、ＨｆＯｙの場合は３ｎｍ以上４ｎｍ以下が望ましい。いずれも第１抵抗変化層の膜厚が大きくなると、製造直後に抵抗変化層に印加して、抵抗変化層を、抵抗変化を起こすことができる状態にする初期ブレークに必要な電圧が高くなって、抵抗変化素子と直列に接続された非線形素子（例えばダイオード）を破壊することがあり望ましくない。第１抵抗変化層の酸素含有率を高く設計することにより、第１抵抗変化層が接している電極との界面近傍に電圧がかかりやすくなり、低い電圧で初期ブレークができるため、酸化・還元による抵抗変化を発現しやすくなる。これにより、低電圧での初期ブレークが可能な良好なメモリセル特性を得ることができる。
　不揮発性記憶素子１を構成する下部電極層２、上部電極層４には白金、イリジウム、及びパラジウム等の貴金属を用いることができる。白金、イリジウム、及びパラジウムの標準電極電位は、各々、１．１８ｅｖ、１．１６ｅＶ、及び０．９５ｅＶである。一般に標準電極電位は、酸化されにくさの一つの指標であり、この値が高ければ酸化されにくく、低ければ酸化されやすいことを意味する。電極材料と抵抗変化層を構成する金属との標準電極電位の差が大きいほど抵抗変化現象が起こりやすく、差が小さくなるにつれて、抵抗変化現象が起こりにくくなる。したがって、電極材料に対する抵抗変化材料の酸化のされやすさの度合いが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。タンタルの酸化・還元のしやすさを示す標準電極電位は－０．６０ｅＶ、またハフニウムの標準電極電位は－１．５５ｅＶであり、白金、イリジウム、及びパラジウムのそれぞれの標準電極電位よりも低いことから、白金、イリジウム、及びパラジウムのいずれかで構成される下部電極層２または上部電極層４と抵抗変化層３との界面近傍で、タンタル酸化物またはハフニウム酸化物の酸化・還元反応が起こり、酸素の授受が行われて、抵抗変化現象が発現するものと考えられる。
　タンタル酸化物またはハフニウム酸化物は、第１の極性（正または負）の絶対値が第１の閾値以上の電圧の印加により、低抵抗状態から高抵抗状態に変化し、第１の極性とは異なる第２の極性（負または正）の絶対値が第２の閾値以上の電圧の印加により、高抵抗状態から低抵抗状態に変化する。つまり、バイポーラ型の抵抗変化特性を示す。第２抵抗変化層（低濃度酸素含有層）に接している電極を基準にして、第１抵抗変化層（高濃度酸素含有層）に接している電極に対して印加する電圧を正とすると、極性が正でかつ第１の閾値以上の電圧を印加することで、低抵抗状態から高抵抗状態に変化する。また、第２抵抗変化層（低濃度酸素含有層）に接している電極を基準にして、第１抵抗変化層（高濃度酸素含有層）に接している電極に対して印加する電圧を負とすると、極性が負でかつ絶対値が第２の閾値以上の電圧を印加することで、高抵抗状態から低抵抗状態に変化する。
　さらに、第１抵抗変化層（高濃度酸素含有層）を構成する第１の遷移金属と、第２抵抗変化層（低濃度酸素含有層）を構成する第２の遷移金属とは、異なる材料を用いてもよい。この場合、第１抵抗変化層は、第２抵抗変化層よりも酸素不足度が小さい、つまり抵抗が高い方が好ましい。ここで、酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａＯ２．５と表現できるので、ＴａＯ２．５の酸素不足度は０％である。また、ＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。
　このような積層構造を有する抵抗変化層３とすることにより、抵抗変化時に上部電極層４及び下部電極層２間に印加された電圧は、第１抵抗変化層により多くの電圧が分配され、第１抵抗変化層中で発生する酸化還元反応がより起こりやすくなる。また、第２の遷移金属と第１の遷移金属とが互いに異なる材料を用いる場合、第１の遷移金属の標準電極電位は、第２の遷移金属の標準電極電位より低い方が好ましい。抵抗変化現象は、抵抗が高い第１抵抗変化層中に形成された微小なフィラメント中で酸化還元反応が起こってその抵抗値が変化し、発生すると考えられる。例えば、第２抵抗変化層に、酸素不足型のタンタル酸化物を用い、第１抵抗変化層にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。第１抵抗変化層に第２抵抗変化層より標準電極電位が低い金属の酸化物を配置することにより、第１抵抗変化層中でより酸化還元反応が発生しやすくなる。
　［不揮発性記憶装置の動作］
　以上のように構成された本実施の形態に係る不揮発性記憶装置１０において、所望の不揮発性記憶素子１に情報の書き込み、読み出しを行う場合には、以下の動作を行う。すなわち、第２の配線層１８ｂ（例えばビット線）と、第１の配線層１８ａ（例えばソース線）との間に所定の電圧を印加し、トランジスタ２０を構成するゲート層１３に接続されたワード線（図示せず）にトランジスタ２０の閾値以上の電圧を印加して、トランジスタ２０をオンさせ、不揮発性記憶素子１へ抵抗変化するに十分な電圧（極性に応じて絶対値が第１の閾値電圧または第２の閾値電圧以上の電圧）の印加を行う。不揮発性記憶素子１に与える印加電圧の極性や大きさを、上述したように設定することによって、不揮発性記憶素子１を高抵抗状態または低抵抗状態に遷移させることができる。不揮発性記憶素子１の高抵抗状態及び低抵抗状態をそれぞれ「１」及び「０」の情報に対応させて記憶させれば、不揮発性記憶素子１を不揮発性メモリとして機能させることができる。この不揮発性記憶素子１を、二次元状に多数配置し、メモリセルアレイを構成した場合には、情報の書き込み、読み出しをする（選択された）不揮発性記憶素子に関連するワード線、ビット線、及びソース線に所定の電圧を印加すればよい。また、情報の書き込み、読み出しをしない（非選択の）不揮発性記憶素子については、メモリセルアレイを構成している他の不揮発性記憶素子を経由した回り込み電流によるディスターブを抑制するために、関連するワード線、ビット線、及びソース線に所定の電圧を印加して非選択の不揮発性記憶素子への電圧印加をしないようにする必要がある。
　以上のように構成した本実施の形態の不揮発性記憶装置１０では、不揮発性記憶素子１を形成する際に、不揮発性記憶素子１における周辺部のエッチング端面の後退量が端面の場所に依らずに略同一になるように、角部を後退させた形状（丸みをもつ平面形状）のフォトレジストマスクを形成し、このような特殊な形状のフォトレジストマスクを用いて不揮発性記憶素子１を形成することが特徴である。
　［不揮発性記憶装置の製造方法］
　以下に、本実施の形態に係る不揮発性記憶装置１０の製造方法について説明する。なお、この不揮発性記憶装置１０の製造方法には、本発明に係る不揮発性記憶素子１の製造方法が含まれることは言うまでもない。
　図２ＡからＣ、図５ＡからＣ及び図６Ａ、Ｂは、それぞれ本実施の形態に係る不揮発性記憶装置１０の製造方法の工程を示す断面図である。なお、通常の場合、基板上には多数の不揮発性記憶素子１が形成されるが、図面の簡略化のため、ここでは１個の不揮発性記憶素子１のみが図示されている。また、理解しやすいように、一部を拡大して示している。
　まず、図２Ａに示す工程において、基板１１上にゲート層１３、ソース層およびドレイン層１２を形成後、第１の層間絶縁層１４を形成する。さらに、第１の層間絶縁層１４を貫通してソース層およびドレイン層１２の一方と接続するための第１のコンタクトプラグ１５を埋め込み形成する。第１のコンタクトプラグ１５としては、例えばタングステン及びバリア膜を用いることができる。
　次に、図２Ｂに示す工程において、第１のコンタクトプラグ１５の上面を被覆するように第１の層間絶縁層１４、下部電極層２、抵抗変化層３、上部電極層４をこの順に形成し、さらに上部電極層４の上にハードマスク層５を形成する。
　ここで、図２Ｂに示す工程を、より具体的に、以下に説明する。下部電極層２としては窒化タンタル（ＴａＮ）を３０ｎｍ形成する。抵抗変化層３はタンタル酸化物の積層構造とし、ＴａＯｘ（０＜ｘ＜２．５）で構成される低濃度酸化物層（第２抵抗変化層）を４５ｎｍ、さらにこの第２抵抗変化層上に上記ＴａＯｘよりも酸素含有量が多い（あるいは、酸素不足度が小さい）ＴａＯｙ（ｘ＜ｙ、例えば２．１≦ｙ＜２．５）で構成される高濃度酸化物層（第１抵抗変化層）を５ｎｍ形成する。ＴａＯｘの膜厚は１０ｎｍ以上あればよい。このとき、抵抗変化層３はＴａＯｘを５０ｎｍ堆積した後に、ＴａＯｘの上面をプラズマ酸化により酸化処理し、ＴａＯｘで構成される低濃度酸化物層の上にＴａＯｘより酸素含有量が多いＴａＯｙ（ｘ＜ｙ、例えば２．１≦ｙ＜２．５）で構成される高濃度酸化物層を５ｎｍ形成してもよい。この場合、酸化処理方法はプラズマ酸化に限られることはなく、例えば、酸素雰囲気中の熱処理などの表面を酸化させる効果のある処理をしてもよい。また、ＴａＯｘを４５ｎｍ堆積した後に、酸化処理の代わりに、Ｔａ２Ｏ５を５ｎｍ堆積してもよい。上部電極層４としてはイリジウム（Ｉｒ）を８０ｎｍ、ハードマスク層５としては窒化アルミニウムチタン（ＴｉＡｌＮ）を１００ｎｍ形成する。なお、ここでは、パターン形状にエッチングされた状態だけではなく、成膜した状態をも含めて、下部電極層２、抵抗変化層３、上部電極層４およびハードマスク層５と呼んでいる。
　次に、図２Ｃに示す工程において、露光プロセス及び現像プロセス（フォトリソグラフィ）によりフォトレジストマスク６をパターン形成する。
　図３は、図２Ｃに示す工程において使用される縮小投影露光装置（ステッパー）４００の構造を示した概略図である。図３において、この縮小投影露光装置４００は、例えばＫｒＦ（フッ化クリプトン）エキシマレーザー等の光源４０１、ミラー４０２および４０５、照明系レンズ４０３、照明系絞り４０４、コンデンサーレンズ４０６、レチクル４０７、投影系レンズ４０８を備え、基板１１上の被露光領域に露光する装置である。
　光源４０１から出射されたレーザー光は、ミラー４０２を含めた引き回し光学系を経て照明系レンズ４０３に導入され、照明系レンズ４０３、照明系絞り４０４、ミラー４０５、コンデンサーレンズ４０６により、所定の光強度（ｌｉｇｈｔ　ｉｎｔｅｎｓｉｔｙ）、配光（ｌｕｍｉｎｏｕｓ　ｉｎｔｅｎｓｉｔｙ　ｄｉｓｔｒｉｂｕｔｉｏｎ）、開き角（ａｐｅｒｔｕｒｅ　ａｎｇｌｅ）、照明光学系の開口数（ｎｕｍｅｒｉｃａｌ　ａｐｅｒｔｕｒｅ）、等をもつ光となるように調整されて、レチクル４０７に光が入射する。レチクル４０７のパターンから発生した回折光は投影系レンズ４０８（投影光学系の開口数）によって基板１１上に到達し、フォトレジストパターンを形成する。
　一般に、図３に示すような縮小投影露光装置（ステッパー）４００を用いたフォトリソグラフィ技術における解像度Ｒは以下のレイリー（Ｒａｙｌｅｉｇｈ）の式（１）によって表される。
　　Ｒ＝ｋ＊λ／ＮＡ　・・・式（１）
　ここで、λは光源４０１から出射されるレーザーの波長、ＮＡはレンズの開口数、ｋは現像プロセス特性によって決まる定数（プロセス係数）である。この式（１）から解像度Ｒは、波長λが一定の場合には、プロセス係数ｋまたはレンズの開口数ＮＡによって決まる。
　一方、コヒーレンスファクタσは以下の式（２）によって表される。
　　σ＝ＮＡ１／ＮＡ２　・・・式（２）
　ここで、ＮＡ１は照明系レンズ４０３に用いられる照明光学系の開口数、ＮＡ２は投影系レンズ４０８に用いられる投影光学系の開口数、コヒーレンスファクタσは照明系絞り４０４の絞りである。
　このコヒーレンスファクタσは、投影光のコヒーレンスの度合いを示す。例えば、σ＝０ならば完全コヒーレンス（レチクルに垂直入射する平面波）であり、σ＝１ならばレンズ開口数（ＮＡ）範囲のあらゆる角度から入射するインコヒーレント光である。このコヒーレンスファクタσの大きさはレンズに捕らえられる回折光の差となって現れてくる。σが大きいほうがより高次の回折光がレンズに捕らえられ、結像に寄与するので、よりパターンの忠実度がよくなる。一方、σが小さいと高次の回折光がレンズに入らず情報がより欠如するのでパターン忠実度は低下することになる。
　本実施の形態では、レチクル４０７に一辺が５００ｎｍである正四角形が描画されているパターンに対して、コヒーレンスファクタσが１より小さい値となる照明条件とした。より具体的には、ＫｒＦ（フッ化クリプトン）の光源４０１と投影光学系のＮＡが０．５５である縮小投影露光装置（ステッパー）４００を用いて、コヒーレンスファクタσが０．８２となる露光プロセスによりフォトレジストマスク６を形成する。
　図７Ａは、図２Ｃに示す工程において、コヒーレンスファクタσが０．８２となる露光プロセスにより所定のパターン形状に形成されたフォトレジストマスク６の形状を基板１１の上面から観察したＳＥＭ像である。フォトレジストマスク６の水平幅６ａは４９７ｎｍであり、水平幅から４５°傾けた方向の対角幅６ｂは５６４ｎｍである。レチクルに描画された正四角形と比較すると角部が後退した丸みをもつ平面形状となっている。このように、レチクル４０７に描画されている正四角形の４つの角部の情報が欠如し、４つの角部をパターン中心方向へ後退させた形状のフォトレジストマスク６（図２Ｃ）を形成する。
　以上のように、図３に示す縮小投影露光装置（ステッパー）４００を用いて、コヒーレンスファクタσを所望の小さな値に設定して、フォトリソグラフィを行うことにより、正四角形の４つの角部がパターン中心方向（中央部側）へ後退させた平面形状をもつフォトレジストマスク６を形成することができる。
　なお、レチクルに四角形の形状が描画されている場合には、被露光領域に投影する際には、フォトリソグラフィ時のコヒーレンスファクタσを０．５未満とし、フォトレジストマスクの平面形状における角部を当該フォトレジストマスクの中央部側へ後退させることが好ましい。
　次に、図５Ａに示す工程において、図２Ｃに記載したフォトレジストマスク６を用いて、ドライエッチングプロセスにより、ハードマスク層５をパターン形成し、ハードマスク５’を形成する。上述したように、ここで用いるフォトレジストマスク６は、図２Ｃの工程の説明でも述べたように、角部を中央部側へ後退させた丸みをもつ平面形状のフォトレジストマスク６であることから、ハードマスク５’も角部を中央部側へ後退させた丸みをもつ平面形状となる。
　次に、図５Ｂに示す工程において、ハードマスク５’を用いて、ドライエッチングプロセスにより、上部電極層４、抵抗変化層３および下部電極層２を一括エッチングし、その後にハードマスク５’を除去する。これにより、上部電極層４、抵抗変化層３および下部電極層２で構成される不揮発性記憶素子１が形成される。この工程において、ドライエッチングに用いるハードマスク５’は、角部を中央部側へ後退させた丸みをもつ平面形状のハードマスク５’を用いてドライエッチングすることから、上部電極層４、抵抗変化層３および下部電極層２のエッチング端面に対するプラズマの入射角は図１６Ｂ、Ｃに示すような入射角になる。つまり、抵抗変化層３をエッチングするプラズマの入射角の広がり（不均一性）は低減され、抵抗変化層３がエッチングされる量の差の不均一性が低減される。
　なお、ハードマスク５’は除去せずに残してもよい。ハードマスク５’を除去せずに残した場合には、後述する第２のコンタクトプラグ１６を形成する工程において、第２のコンタクトプラグ１６を、ハードマスク５’も貫通して上部電極層４に接続するように形成する。ハードマスク５’が導電体の場合は、ハードマスク５’を貫通することなく、単に第２のコンタクトプラグ１６をハードマスク５’に接続させればよい。
　図７Ｂの（ａ）は図５Ｂに示す工程において、図７Ａに示すフォトレジストマスク６を用いて、所定のパターン形状に形成された不揮発性記憶素子１を基板１１の上面から観察したＳＥＭ像であり、上部電極層４と抵抗変化層３と下部電極層２を示している。図７Ｂの（ａ）に示している各部は、図５Ｂのエッチングプロセスで形成された不揮発性記憶素子１を断面方向から見た図７Ｂの（ｂ）の形状の各部に対応する。
　不揮発性記憶素子１の上部電極層４と抵抗変化層３の境界面の寸法は基板上面から見て、水平幅３ａは３９８ｎｍであり、水平幅から４５°傾けた方向の対角幅３ｂは４３２ｎｍである。フォトレジストマスク６と上部電極層４と抵抗変化層３の境界面の水平幅方向の寸法差（＝（フォトレジストマスクの水平幅６ａ）－（上部電極層４と抵抗変化層３の境界面の水平幅３ａ））は９９ｎｍであるのに対し、フォトレジストマスク６と上部電極層４と抵抗変化層３の境界面の対角幅方向の寸法差（＝（フォトレジストマスクの対角幅６ｂ）－（上部電極層４と抵抗変化層３の境界面の対角幅３ｂ））は１３２ｎｍであり、ドライエッチングによる寸法変化量の差は３３ｎｍである。
　図８Ａは、図２Ｃに示す工程において、さらにコヒーレンスファクタσが小さい０．４７を用いた場合の、所定のパターン形状が形成されたフォトレジストマスク６の形状を基板１１の上面から観察したＳＥＭ像である。フォトレジストマスク６の水平幅６ａは５１３ｎｍであり、水平幅から４５°傾けた方向の対角幅６ｂは５４３ｎｍである。レチクル４０７に描画された形状と比較すると、図７Ａの場合に比べて、さらに角部が中央部側へ後退した丸みをもつ平面形状となっている。
　図８Ｂの（ａ）は、図８Ａに示すフォトレジストマスク６を用いて、図５Ｂに示す工程において、上部電極層４、抵抗変化層３および下部電極層２を、塩素（Ｃｌ２）、アルゴン（Ａｒ）および酸素欠損抑制ガスとしての酸素（Ｏ２）を含む混合ガス（エッチングガス）を用いたドライエッチングプロセスによりエッチングした後、ハードマスク層５をエッチング除去し所定のパターン形状に形成された不揮発性記憶素子１を基板１１の上面から観察したＳＥＭ像であり、上部電極層４と抵抗変化層３と下部電極層２を示している。図８Ｂの（ａ）に示している各部は、図５Ｂのエッチングプロセスで形成された不揮発性記憶素子１を断面方向から見た図８Ｂの（ｂ）の形状の各部に対応する。
　なお、エッチングガスに含有される酸素欠損抑制ガスとしては、酸素（Ｏ２）だけに限られず、抵抗変化層３のエッチング端面に付着しやすい保護ガスである臭化水素（ＨＢｒ）ガスや三フッ化メタン（ＣＨＦ３）ガスであってもよい。
　不揮発性記憶素子１の上部電極層４と抵抗変化層３の境界面の寸法は基板上面から見て、水平幅３ａは３９８ｎｍであり、水平幅から４５°傾けた方向の対角幅３ｂは４１９ｎｍである。したがって、フォトレジストマスク６と上部電極層４と抵抗変化層３の境界面の水平幅方向の寸法差（＝（フォトレジストマスクの水平幅６ａ）－（上部電極層４と抵抗変化層３の境界面の水平幅３ａ））は１１５ｎｍであるのに対し、フォトレジストマスク６と上部電極層４と抵抗変化層３の境界面の対角幅方向の寸法差（＝（フォトレジストマスクの対角幅６ｂ）－（上部電極層４と抵抗変化層３の境界面の対角幅３ｂ））は１２４ｎｍであり、ドライエッチングによる寸法変化量の差は９ｎｍである。このときの寸法変化量の差である９ｎｍは、図７Ａおよび図７Ｂの場合の寸法変化量の差である３３ｎｍよりも、十分小さく抑えられていることが理解できる。つまり、フォトリソグラフィ時のコヒーレンスファクタσをより小さくしてフォトレジストマスク６を形成し、上記工程を経て不揮発性記憶素子１を形成することで、抵抗変化層のエッチング端面においてエッチングされる量の差（フォトレジストマスク寸法からの寸法差）がより小さくなる。
　次に、図５Ｃに示す工程において、第１の層間絶縁層１４上と、上部電極層４、抵抗変化層３および下部電極層２を被覆するように第２の層間絶縁層１９を堆積した後に、ＣＭＰ平坦化プロセスにより第２の層間絶縁層１９を平坦化する。
　次に、図６Ａに示す工程において、不揮発性記憶素子１の上部電極層４と接続する第２のコンタクトプラグ１６を形成する所定の位置に第２の層間絶縁層１９を貫通し、上部電極層４に至るように第２のコンタクトプラグ開口部１６Ａを形成する。
　次に、図６Ｂに示す工程において、第２のコンタクトプラグ開口部１６Ａに第２のコンタクトプラグ１６を埋め込み形成し、また、第２の層間絶縁層１９および第１の層間絶縁層１４を貫通し、ソース層およびドレイン層１２の一方と接続するための第３のコンタクトプラグ１７を埋め込み形成する。第２のコンタクトプラグ１６、第３のコンタクトプラグ１７は、例えばタングステンを用いることができる。次に、第２の層間絶縁層１９の上面に、第２のコンタクトプラグ１６に接続される第２の配線層１８ｂと、第３のコンタクトプラグ１７に接続される第１の配線層１８ａとを形成する。
　以上のように、本実施の形態における抵抗変化型の不揮発性記憶素子の製造方法は、基板１１上に下部電極層２を形成する工程（図２Ｂ）と、下部電極層２上に遷移金属酸化物で構成される抵抗変化層３を形成する工程（図２Ｂ）と、抵抗変化層３上に上部電極層４を形成する工程（図２Ｂ）と、上部電極層４上にハードマスク層５を形成する工程（図２Ｂ）と、ハードマスク層５上にフォトレジストマスク６を形成する工程（図２Ｃ）と、フォトレジストマスク６を用いて、ハードマスク層をエッチングして、ハードマスク５’を形成する工程（図５Ａ）と、ハードマスク５’を用いて、上部電極層４と抵抗変化層２と下部電極層２とを、酸素欠損抑制ガスを含有するエッチングガスでエッチングして、上部電極層４と抵抗変化層３と下部電極層２とで構成される不揮発性記憶素子１を形成する工程（図５Ｂ）とを含む。ここで、抵抗変化層３は、酸素含有量の変化により抵抗値が変化し、かつ、エッチングガスが酸素欠損抑制ガスを含有しない場合、エッチングした抵抗変化層３の酸素含有量が変動する特性を有する。また、不揮発性記憶素子１を形成する工程（図５Ｂ）では、酸素欠損抑制ガスを含有するエッチングガスを用いたエッチングによって、抵抗変化層３の側壁部に酸素欠損抑制ガスを構成する成分（臭素化合物等）が付着する。そして、フォトレジストマスク６を形成する工程（図２Ｃ）では、平面形状における角部を当該フォトレジストマスク６の中央部側へ後退させた形状のフォトレジストマスク６を形成する。
　以上のようにして、図１に示す不揮発性記憶装置１０が製造され、１つのトランジスタ２０と１つの不揮発性記憶素子１で構成される１Ｔ１Ｒ（１個のトランジスタと１個の抵抗変化型の不揮発性記憶素子）型の不揮発性記憶装置１０を作製することができる。
　このようにして製造された不揮発性記憶素子１は、次の特徴をもつ。つまり、不揮発性記憶素子１は、基板１１上に形成された下部電極層２と、下部電極層２上に形成された遷移金属酸化物で構成される抵抗変化層３と、抵抗変化層３上に形成された上部電極層４とを備え、上部電極層４と抵抗変化層３と下部電極層２とは、いずれも、平面形状における角部を中央部側へ後退させた形状を有し、抵抗変化層３の側壁部には、上部電極層４と抵抗変化層３と下部電極層２と形成するのに用いられたエッチングガスに含有されていた酸素欠損抑制ガスを構成する成分（臭素、臭素化合物等）が付着している。
　なお、酸素欠損抑制ガスによって抵抗変化層３の側壁部に付着する臭素化合物は、例えば以下のように検出される。
　図ＸＸは、不揮発性記憶素子１に用いたＴａＯｘ表面をＸＰＳ（Ｘ－ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によって分析した元素量を示しており、本実施の形態の例として、臭素化合物を含む混合ガスでエッチングしたＴａＯｘ表面のＩｒ４ｆスペクトル分析結果と、比較例として臭素化合物を含まない混合ガスでエッチングしたＴａＯｘ表面のＩｒ４ｆスペクトル分析結果とを示している。なお、ここでのＸＰＳ分析の条件は、入射エネルギーを１５０ｅＶ、ＰａｓｓＥｎｅｒｇｙを１００ｅＶ、エネルギーステップを０．１ｅＶ、取込時間を、０．２ｍｓ／ｓｔｅｐ、積算回数を２５回としている。検出器としては、ＶＧ　Ｓｃｉｅｎｔａ　Ｒ４０００ＷＡＬを用いた。
　本実施の形態の例では、不揮発性記憶素子１に用いたＴａＯｘ表面には臭素化合物生成物（ＩｒＢｒｘ）が６２ｅＶおよび６５ｅＶに検出されている。一方、比較例では、抵抗変化素子に用いたＴａＯｘ表面には臭素化合物生成物が検出されていない。
　従来の、酸素欠損抑制ガスを用いないエッチング方法で作成した２５６ｋビットの不揮発性記憶素子アレイでは、１００ビット以上の動作不良ビットが見られたが、本実施の形態に係る、酸素欠損抑制ガスを構成する成分を抵抗変化層３の側壁部に付着させるように作成した２５６ｋビットの不揮発性記憶素子アレイでは、動作不良ビットは０ビットであった。
　これにより、臭素を含む混合ガスを用いて、不揮発性記憶素子１のエッチングを行う場合には、臭素化合物生成物がエッチング端面に形成（付着）されることによって、酸素脱離や不純物打込みのエッチングダメージが入るのを抑制していることがわかる。
　以上のようにして、図７Ａおおび図７Ｂ、図８Ａおよび図８Ｂのそれぞれの条件で製造された不揮発性記憶装置１０の抵抗分布、より具体的には、図８Ａに示すフォトレジストマスク６を用いて、図５Ｂに示す工程において、抵抗変化層３を、エッチング端面に付着しやすい保護ガスとして臭化水素（ＨＢｒ）もしくは三フッ化メタン（ＣＨＦ３）含む混合ガス（エッチングガス）を用いたドライエッチングプロセスによりエッチングした後、ハードマスク層５をエッチング除去し、所定のパターン形状に形成された不揮発性記憶素子１の初期抵抗値の抵抗分布を図１０に示す。ここには、コヒーレンスファクタσが０．８２の条件で製造された多数の不揮発性記憶素子１の初期抵抗値の抵抗分布（黒丸印のプロット）と、コヒーレンスファクタσが０．４７の条件で製造された多数の不揮発性記憶素子１の初期抵抗値の抵抗分布（白三角印のプロット）とが示されている。図１０において、横軸は初期抵抗値を示し、縦軸は正規期待値を示す。
　図１０から分かるように、コヒーレンスファクタσが０．８２の時より０．４７のときの方が初期抵抗値のばらつきが低減されていることがわかる。これは、コヒーレンスファクタσが０．８２の時より０．４７の時の方が、フォトレジストマスク６の平面形状が、より角部が中央部側に後退した丸みをもつ形状となり、コヒーレンスファクタσが０．８２の時にはドライエッチングによる寸法変化量の差が３３ｎｍであったのに対し、コヒーレンスファクタσが０．４７の時には９ｎｍであるため、酸素欠損抑制ガスの効果も高まり（エッチング端面に対する酸素欠損の抑制効果が均一化され）、不揮発性記憶素子１に印加されるエッチングダメージの不均一性が、コヒーレンスファクタσを小さくすることにより低減されていることに起因する。つまり、コヒーレンスファクタσをより小さくすることで、不揮発性記憶装置１０の初期抵抗値のばらつきを、より低減することができる。
　さらに、エッチングガスに含有されていた酸素欠損抑制ガスによって、側壁（エッチング端面）における酸素欠損が抑制される、あるいは、ダメージを受けることから保護されるので、このように製造された不揮発性記憶素子１は、初期抵抗値のばらつきがさらに低減される。
　したがって、従来のような四角形のレチクルを用いて不揮発性記憶素子を作製する場合には、コヒーレンスファクタσを１からより小さくし、より角部が中央部側に後退した丸みをもつ平面形状のフォトレジストマスクを用いて不揮発性記憶素子を製造することで、エッチングの端面でのエッチング量が均一化されるとともに、酸素欠損抑制ガスの効果が高められ、不揮発性記憶素子の初期抵抗値のばらつきを、より低減することが可能である。
　図１１Ａは、フォトレジストマスクの平面形状の効果と、エッチングガスに含有させる酸素欠損抑制ガスの効果とを確認する実験の結果を示すグラフである。この図１１Ａの縦軸および横軸は図１０と同様である。図１１Ｂは、図１１Ａに示される実験における各条件（横軸）での初期抵抗値ばらつき（縦軸、σ％、分布の標準偏差σを分布の平均値で割った値（％））を示す図である。また、図１１Ｂの右上の枠内は、フォトレジストマスクの平面形状の模式図を示し、「円形（ｉｉ）」が「円形（ｉ）」よりも角部が中央側に後退していることを示している。
　ここで、図１１Ａの丸印のプロットは、フォトレジストマスクとして、角部が丸い矩形状（図１１Ｂにおける「円形（ｉ）」）のフォトレジストマスクを用い、エッチングガスに含有させる酸素欠損抑制ガスとして、酸素ガスを用いて製造した不揮発性記憶素子１の初期抵抗値の抵抗分布を示す。また、図１１Ａの×印のプロットは、フォトレジストマスクとして、円形（図１１Ｂにおける「円形（ｉｉ）」）のフォトレジストマスクを用い、エッチングガスに含有させる酸素欠損抑制ガスとして、酸素ガスを用いて製造した不揮発性記憶素子１の初期抵抗値の抵抗分布を示す。また、図１１Ａの三角印のプロットは、フォトレジストマスクとして、円形（図１１Ｂにおける「円形（ｉｉ）」）のフォトレジストマスクを用い、エッチングガスに含有させる酸素欠損抑制ガスとして、臭化水素ＨＢｒを用いて製造した不揮発性記憶素子１の初期抵抗値の抵抗分布を示す。また、図１１Ａの四角印のプロットは、フォトレジストマスクとして、円形（図１１Ｂにおける「円形（ｉｉ）」）のフォトレジストマスクを用い、エッチングガスに含有させる酸素欠損抑制ガスとして、三フッ化メタンＣＨＦ３を用いて製造した不揮発性記憶素子１の初期抵抗値の抵抗分布を示す。
　図１１Ｂは、図１１Ａに示される各サンプル毎の初期抵抗値ばらつきを比較する図である。円形（ｉ）のフォトレジストマスクを用い、酸素ガスを含有するエッチングガス用いたサンプルは、４４．４％の初期抵抗値ばらつきを示している。円形（ｉｉ）のフォトレジストマスクを用い、酸素ガスを含有するエッチングガス用いたサンプルは、２５．４％の初期抵抗値ばらつきを示している。円形（ｉｉ）のフォトレジストマスクを用い、保護ガスとして臭化水素ＨＢｒを含有するエッチングガス用いたサンプルは、１３．４％の初期抵抗値ばらつきを示している。円形（ｉｉ）のフォトレジストマスクを用い、保護ガスとして三フッ化メタンＣＨＦ３を含有するエッチングガス用いたサンプルは、１６．５％の初期抵抗値ばらつきを示している。
　図１１Ｂから分かるように、フォトレジストマスクの形状としては、角部が丸い矩形よりも、円形のフォトレジストマスクを用いて製造するほうが、不揮発性記憶素子１の初期抵抗値のばらつきが小さく、一方、エッチングガスに含有させる酸素欠損抑制ガスとしては、酸素よりも、臭化水素ＨＢｒあるいは三フッ化メタンＣＨＦ３を含有するエッチングガスを用いて製造した不揮発性記憶素子１の初期抵抗値のばらつきが小さい。
　このように、本実施の形態における不揮発性記憶素子及びその製造方法によれば、平面形状における角部を中央部側へ後退させた形状のフォトレジストマスクを用いてハードマスクを形成し、さらに、そのハードマスクを用いて不揮発性記憶素子が形成されるので、不揮発性記憶素子の平面形状は、９０°の角度を有する角部がない丸みをもつ形状となり、抵抗変化層がエッチングされる量の不均一さが低減される。さらに、エッチングガスに酸素欠損抑制ガスが含まれるときには、エッチング端面での抵抗変化層の酸素含有量の変動を低減させる効果を高める。このため、抵抗変化層へのエッチングダメージの不均一性は低減され、不揮発性記憶素子の抵抗値ばらつきが低減され、抵抗値の初期動作、動作特性にばらつきのない高品質の不揮発性記憶素子が実現される。
　以上のように、本実施の形態の製造方法を用いれば、抵抗値のばらつきを抑えた不揮発性記憶素子１を作製することが可能であり、このような不揮発性記憶素子１を用いて、例えば１Ｔ１Ｒ型の不揮発性記憶装置を構成すれば、動作が安定した不揮発性記憶装置を実現することができる。
　なお、上述した実施の形態では、図２Ｃに示す工程において、フォトリソグラフィ時にはレチクルに正四角形が描画されたパターンを用いた例で説明したが、レチクルに描画するパターンとしては、図４Ａや図４Ｂに示すような隣り合う２つの端面（あるいは、隣り合う側面、つまり、隣り合う外形線）が成す角度が９０度より大きな六角形や八角形のパターン３０を用いてもよい。また、図４Ｃに示すような、角部がなく曲線を有した形状（角が丸い矩形、あるいは、円形）がレチクルに描画されているパターン３０を用いた場合は、コヒーレンスファクタσを１とすることで精度よく忠実にフォトレジストマスク６を形成することができるため、上述した実施の形態で述べたような、角部が中央部側に後退した丸みをもつ平面形状をもつフォトレジストマスク６を同様に形成することができ、上述した実施の形態と同様の効果を得ることができる。
　なお、図４Ａ～図４Ｃに示されるレチクルの平面形状については、さまざまな表現をすることができる。つまり、レチクルの平面形状が多角形である場合には、いずれの角部においても、隣り合う２つの外形線がなす角度が９０度より大きい、あるいは、丸みをもつ形状であればよい。また、レチクルの平面形状は、円形、あるいは、楕円形等の曲線で囲まれた形状であってもよい。さらに、レチクルの平面形状は、２つの外形線がなす角度が９０度より大きい角部と丸みをもつ角部と曲線で囲まれた部分とが混在した形状であってもよい。これらのレチクルの平面形状の種類は、本発明に係る不揮発性記憶素子を製造する際におけるフォトレジストマスクのパターン形状についても、そのまま適用することができる。
　以上、本発明に係る不揮発性記憶素子及びその製造方法について、実施の形態に基づいて説明したが、本発明は、このような実施の形態に限定されない。本発明の主旨を逸脱しない範囲で、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施の形態における構成要素及び特徴箇所を任意に組み合わせて得られる形態も本発明に含まれる。
　たとえば、平面形状における角部を中央部側へ後退させた形状のフォトレジストマスクを形成する方法として、（１）フォトリソグラフィ時のコヒーレンスファクタを１未満に設定しておく方法と、（２）２つの隣接する端面が成す角度が９０度より大きい形状が描画されたレチクルを用いる方法とを説明したが、これら２つの方法は、排他的に選択できるだけでなく、併用してもよい。
　また、本発明は、不揮発性記憶素子及びその製造方法として実現できるだけでなく、不揮発性記憶素子に、その周辺の構成要素を含めた不揮発性記憶装置及びその製造方法として実現することもできる。
　本発明の不揮発性記憶素子は、デジタル家電、メモリカード、携帯型電話機、及びパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性記憶素子の用途において有用である。
　本発明の不揮発性記憶素子の製造方法は、デジタル家電、メモリカード、携帯型電話機、及びパーソナルコンピュータなどの種々の電子機器に用いることが可能な不揮発性記憶素子の製造方法として有用である。
　１　　不揮発性記憶素子
　２　　下部電極層
　３　　抵抗変化層
　３ａ　　上部電極層と抵抗変化層の境界面の水平幅
　３ｂ　　上部電極層と抵抗変化層の境界面の対角幅
　４　　上部電極層
　５　　ハードマスク層
　５’　　ハードマスク
　６　　フォトレジストマスク
　６ａ　　フォトレジストマスクの水平幅
　６ｂ　　フォトレジストマスクの対角幅
　１０　　不揮発性記憶装置
　１１　　基板
　１２　　ソース層およびドレイン層
　１３　　ゲート層
　１４　　第１の層間絶縁層
　１５　　第１のコンタクトプラグ
　１６　　第２のコンタクトプラグ
　１６Ａ　　第２のコンタクトプラグ開口部
　１７　　第３のコンタクトプラグ
　１８　　配線層
　１８ａ　　第１の配線層
　１８ｂ　　第２の配線層
　１９　　第２の層間絶縁層
　２０　　トランジスタ
　３０　　パターン（レチクル描画形状）
　３００　　被エッチング体
　３０１　　角部のエッチング端面
　３０２　　曲線部のエッチング端面
　３０３　　直線部のエッチング端面
　４００　　縮小投影露光装置
　４０１　　光源
　４０２、４０５　　ミラー
　４０３　　照明系レンズ
　４０４　　照明系絞り
　４０６　　コンデンサーレンズ
　４０７　　レチクル
　４０８　　投影系レンズ

Claims (9)

  1. 　抵抗変化型の不揮発性記憶素子の製造方法であって、
    　基板上に下部電極層を形成する工程と、
    　前記下部電極層上に遷移金属酸化物で構成される抵抗変化層を形成する工程と、
    　前記抵抗変化層上に上部電極層を形成する工程と、
    　前記上部電極層上にハードマスク層を形成する工程と、
    　前記ハードマスク層上にフォトレジストマスクを形成する工程と、
    　前記フォトレジストマスクを用いて、前記ハードマスク層をエッチングして、ハードマスクを形成する工程と、
    　前記ハードマスクを用いて、前記上部電極層と前記抵抗変化層と前記下部電極層とを、酸素欠損抑制ガスを含有するエッチングガスでエッチングして、前記上部電極層と前記抵抗変化層と前記下部電極層とで構成される不揮発性記憶素子を形成する工程とを含み、
    　前記抵抗変化層は、酸素含有量の変化により抵抗値が変化し、かつ、前記エッチングガスが酸素欠損抑制ガスを含有しない場合、エッチングした前記抵抗変化層の酸素含有量が変動する特性を有し、
    　前記不揮発性記憶素子を形成する工程では、前記酸素欠損抑制ガスを含有する前記エッチングガスを用いたエッチングによって、前記抵抗変化層の側壁部に前記酸素欠損抑制ガスを構成する成分が付着し、
    　前記フォトレジストマスクを形成する工程では、平面形状における角部を当該フォトレジストマスクの中央部側へ後退させた形状のフォトレジストマスクを形成する
    　不揮発性記憶素子の製造方法。
  2. 　前記フォトレジストマスクを形成する工程では、フォトリソグラフィ時のコヒーレンスファクタを１未満とし、レチクルに描画されている四角形の形状を被露光領域に投影することで、前記フォトレジストマスクを形成する
    　請求項１に記載の不揮発性記憶素子の製造方法。
  3. 　前記フォトレジストマスクを形成する工程では、フォトリソグラフィ時のコヒーレンスファクタを０．５未満とし、レチクルに描画されている四角形の形状を被露光領域に投影することで、前記フォトレジストマスクを形成する
    　請求項１に記載の不揮発性記憶素子の製造方法。
  4. 　前記フォトレジストマスクを形成する工程では、２つの隣接する端面が成す角度が９０度より大きい形状が描画されたレチクルを用いたフォトリソグラフィによって、前記フォトレジストマスクを形成する
    　請求項１に記載の不揮発性記憶素子の製造方法。
  5. 　前記抵抗変化層を形成する工程では、タンタル酸化物ＴａＯｘ（０＜ｘ＜２．５）を用いて前記抵抗変化層を形成する
    　請求項１から請求項４のいずれか１項に記載の不揮発性記憶素子の製造方法。
  6. 　前記上部電極層を形成する工程では、白金、イリジウム、及びパラジウムのいずれかを用いて、前記上部電極層を形成する
    　請求項１から請求項５のいずれか１項に記載の不揮発性記憶素子の製造方法。
  7. 　前記ハードマスク層を形成する工程では、窒化アルミニウムチタンを用いて、前記ハードマスク層を形成する
    　請求項１から請求項６のいずれか１項に記載の不揮発性記憶素子の製造方法。
  8. 　抵抗変化型の不揮発性記憶素子であって、
    　基板上に形成された下部電極層と、
    　前記下部電極層上に形成された遷移金属酸化物で構成される抵抗変化層と、
    　前記抵抗変化層上に形成された上部電極層とを備え、
    　前記上部電極層と前記抵抗変化層と前記下部電極層とは、いずれも、平面形状における角部を中央部側へ後退させた形状を有し、
    　前記抵抗変化層の側壁部には、前記上部電極層と前記抵抗変化層と前記下部電極層と形成するのに用いられたエッチングガスに含有されていた酸素欠損抑制ガスを構成する成分が付着している
    　不揮発性記憶素子。
  9. 　前記抵抗変化層の側壁部には、前記酸素欠損抑制ガスを構成する成分として、臭素化合物が付着している
    　請求項８に記載の不揮発性記憶素子。
PCT/JP2011/003745 2010-07-01 2011-06-30 不揮発性記憶素子及びその製造方法 WO2012001978A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012522472A JP5436669B2 (ja) 2010-07-01 2011-06-30 不揮発性記憶素子及びその製造方法
US13/704,663 US8785238B2 (en) 2010-07-01 2011-06-30 Nonvolatile memory element and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010150717 2010-07-01
JP2010-150717 2010-07-01

Publications (1)

Publication Number Publication Date
WO2012001978A1 true WO2012001978A1 (ja) 2012-01-05

Family

ID=45401717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003745 WO2012001978A1 (ja) 2010-07-01 2011-06-30 不揮発性記憶素子及びその製造方法

Country Status (3)

Country Link
US (1) US8785238B2 (ja)
JP (1) JP5436669B2 (ja)
WO (1) WO2012001978A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US9076959B2 (en) 2012-12-26 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of nonvolatile memory device and nonvolatile memory device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5340508B1 (ja) * 2011-11-17 2013-11-13 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US9112148B2 (en) * 2013-09-30 2015-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with laterally offset BEVA/TEVA
US9178144B1 (en) 2014-04-14 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
US9209392B1 (en) 2014-10-14 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell with bottom electrode
CN106356450B (zh) * 2015-07-15 2019-03-12 华邦电子股份有限公司 存储元件及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270823A (ja) * 1985-05-24 1986-12-01 Fujitsu Ltd 半導体装置の製造方法
JPH05182890A (ja) * 1992-01-06 1993-07-23 Canon Inc 像投影方法及び該方法を用いた半導体デバイスの製造方法
JPH07161601A (ja) * 1993-12-02 1995-06-23 Nikon Corp 照明光学装置
JPH11330486A (ja) * 1998-05-16 1999-11-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000049354A (ja) * 1998-07-30 2000-02-18 Semiconductor Energy Lab Co Ltd 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法
JP2003521123A (ja) * 2000-01-28 2003-07-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体素子に銅相互接続を形成する方法
JP2003534658A (ja) * 2000-05-23 2003-11-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 酸化ガスによる急速熱アニールを用いた底部反射防止被覆
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
JP2008199030A (ja) * 2007-02-15 2008-08-28 Samsung Electronics Co Ltd 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法
JP2008244397A (ja) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009004725A (ja) * 2007-09-25 2009-01-08 Panasonic Corp 抵抗変化型不揮発性記憶装置
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US7001795B2 (en) 2003-02-27 2006-02-21 Micron Technology, Inc. Total internal reflection (TIR) CMOS imager
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
JP4527170B2 (ja) 2006-11-17 2010-08-18 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
DE602008006652D1 (de) 2007-06-05 2011-06-16 Panasonic Corp Nicht flüchtiges speicherelement, verfahren zu seiner herstellung sowie nicht flüchtige halbleitervorrichtung mit dem nicht flüchtigen speicherelement
JP2010287582A (ja) 2007-10-15 2010-12-24 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010009669A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体記憶装置
JP2010040728A (ja) 2008-08-05 2010-02-18 Nec Corp 半導体装置及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61270823A (ja) * 1985-05-24 1986-12-01 Fujitsu Ltd 半導体装置の製造方法
JPH05182890A (ja) * 1992-01-06 1993-07-23 Canon Inc 像投影方法及び該方法を用いた半導体デバイスの製造方法
JPH07161601A (ja) * 1993-12-02 1995-06-23 Nikon Corp 照明光学装置
JPH11330486A (ja) * 1998-05-16 1999-11-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2000049354A (ja) * 1998-07-30 2000-02-18 Semiconductor Energy Lab Co Ltd 半導体装置およびアクティブマトリクス基板および半導体装置の作製方法およびアクティブマトリクス基板の作製方法
JP2003521123A (ja) * 2000-01-28 2003-07-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体素子に銅相互接続を形成する方法
JP2003534658A (ja) * 2000-05-23 2003-11-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 酸化ガスによる急速熱アニールを用いた底部反射防止被覆
JP2007165873A (ja) * 2005-12-12 2007-06-28 Hitachi Global Storage Technologies Netherlands Bv 単極抵抗ランダムアクセスメモリ（ｒｒａｍ）デバイス、および垂直スタックアーキテクチャ
JP2008199030A (ja) * 2007-02-15 2008-08-28 Samsung Electronics Co Ltd 金属酸化膜パターン形成方法及びこれを利用した半導体素子の形成方法
JP2008244397A (ja) * 2007-03-29 2008-10-09 Matsushita Electric Ind Co Ltd 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
JP2009004725A (ja) * 2007-09-25 2009-01-08 Panasonic Corp 抵抗変化型不揮発性記憶装置
WO2009136493A1 (ja) * 2008-05-08 2009-11-12 パナソニック株式会社 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FUMIYOSHI TAKANO ET AL.: "Reactive Ion Etching Process of Transition-Metal Oxide for Resistance Random Access Memory Device", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 47, no. 8, 22 August 2008 (2008-08-22), pages 6931 - 6933 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140887A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US8921200B2 (en) 2011-04-14 2014-12-30 Panasonic Corporation Nonvolatile storage element and method of manufacturing thereof
US9076959B2 (en) 2012-12-26 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Manufacturing method of nonvolatile memory device and nonvolatile memory device

Also Published As

Publication number Publication date
JP5436669B2 (ja) 2014-03-05
JPWO2012001978A1 (ja) 2013-08-22
US8785238B2 (en) 2014-07-22
US20130092893A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5436669B2 (ja) 不揮発性記憶素子及びその製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JPWO2012114744A1 (ja) 不揮発性記憶素子及びその製造方法
US9595670B1 (en) Resistive random access memory (RRAM) cell and method for forming the RRAM cell
US20070105390A1 (en) Oxygen depleted etching process
WO2012098879A1 (ja) 抵抗変化素子およびその製造方法
TW201810749A (zh) 半導體元件及其製作方法
JP5636092B2 (ja) 不揮発性記憶素子およびその製造方法
WO2013108593A1 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
US9076959B2 (en) Manufacturing method of nonvolatile memory device and nonvolatile memory device
JP2007059914A (ja) イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法
US8610102B2 (en) Nonvolatile memory device and manufacturing method thereof
JP2009200460A (ja) 半導体素子およびその製造方法
WO2009136493A1 (ja) 不揮発性記憶素子、及び、不揮発性記憶素子又は不揮発性記憶装置の製造方法
US11005041B2 (en) Method for manufacturing a resistive memory
US7618894B2 (en) Multi-step selective etching for cross-point memory
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US20130095633A1 (en) Methods of manufacturing variable resistance memory and semiconductor device
JP2015065240A (ja) 電流制御素子およびその製造方法
US11785868B2 (en) Semiconductor structure and method of forming the same
JP2013187503A (ja) 不揮発性記憶素子およびその製造方法
JP2007088438A (ja) エンボス構造物によって形成されたメモリ活性領域を含む有機メモリ素子
JP2013161933A (ja) 不揮発性記憶素子及びその製造方法
JP2009206471A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11800448

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2012522472

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13704663

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11800448

Country of ref document: EP

Kind code of ref document: A1