KR100718155B1 - 두 개의 산화층을 이용한 비휘발성 메모리 소자 - Google Patents

두 개의 산화층을 이용한 비휘발성 메모리 소자 Download PDF

Info

Publication number
KR100718155B1
KR100718155B1 KR1020060018879A KR20060018879A KR100718155B1 KR 100718155 B1 KR100718155 B1 KR 100718155B1 KR 1020060018879 A KR1020060018879 A KR 1020060018879A KR 20060018879 A KR20060018879 A KR 20060018879A KR 100718155 B1 KR100718155 B1 KR 100718155B1
Authority
KR
South Korea
Prior art keywords
oxide layer
oxide
memory device
lower electrode
nonvolatile memory
Prior art date
Application number
KR1020060018879A
Other languages
English (en)
Inventor
스테파노비치 겐리크
조중래
유인경
이은홍
조성일
문창욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060018879A priority Critical patent/KR100718155B1/ko
Priority to CN2006101374426A priority patent/CN101030623B/zh
Priority to US11/655,193 priority patent/US7417271B2/en
Priority to JP2007045884A priority patent/JP4938493B2/ja
Application granted granted Critical
Publication of KR100718155B1 publication Critical patent/KR100718155B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N5/00—Arrangements or devices on vehicles for entrance or exit control of passengers, e.g. turnstiles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60N—SEATS SPECIALLY ADAPTED FOR VEHICLES; VEHICLE PASSENGER ACCOMMODATION NOT OTHERWISE PROVIDED FOR
    • B60N2/00—Seats specially adapted for vehicles; Arrangement or mounting of seats in vehicles
    • B60N2/002—Seats provided with an occupancy detection means mounted therein or thereon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Q—ARRANGEMENT OF SIGNALLING OR LIGHTING DEVICES, THE MOUNTING OR SUPPORTING THEREOF OR CIRCUITS THEREFOR, FOR VEHICLES IN GENERAL
    • B60Q5/00—Arrangement or adaptation of acoustic signal devices
    • B60Q5/001—Switches therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62D—MOTOR VEHICLES; TRAILERS
    • B62D31/00—Superstructures for passenger vehicles
    • B62D31/02—Superstructures for passenger vehicles for carrying large numbers of passengers, e.g. omnibus
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05F—DEVICES FOR MOVING WINGS INTO OPEN OR CLOSED POSITION; CHECKS FOR WINGS; WING FITTINGS NOT OTHERWISE PROVIDED FOR, CONCERNED WITH THE FUNCTIONING OF THE WING
    • E05F15/00—Power-operated mechanisms for wings
    • E05F15/40—Safety devices, e.g. detection of obstructions or end positions
    • E05F15/42—Detection using safety edges
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F21/00—Mobile visual advertising
    • G09F21/04—Mobile visual advertising by land vehicles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60Y—INDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2200/00—Type of vehicle
    • B60Y2200/10—Road Vehicles
    • B60Y2200/14—Trucks; Load vehicles, Busses
    • B60Y2200/143—Busses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Transportation (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Marketing (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 두 개의 산화층을 이용한 비휘발성 메모리 소자에 관한 것이다. 가변 저항 물질을 포함하는 비휘발성 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 산화 상태가 변화 가능한 산화물로 형성된 형성된 제 1산화층; 상기 제 1 산화층 상에 형성된 제 2산화층; 및 상기 제 2산화층 상에 형성된 상부 전극;을 포함하는 두 개의 산화층을 이용한 비휘발성 메모리 소자를 제공한다.

Description

두 개의 산화층을 이용한 비휘발성 메모리 소자{Non-volatile memory device using two oxide layer}
도 1은 종래 기술에 저항성 메모리 소자를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 의한 두개의 산화층을 이용한 비휘발성 메모리 소자를 나타낸 단면도이다.
도 3은 본 발명의 실시예에 의한 두개의 산화층을 이용한 비휘발성 메모리 소자의 작동 원리를 나타낸 I-V 그래프이다.
도 4는 본 발명의 실시예에 의한 두개의 산화층을 이용한 비휘발성 메모리 소자의 제 2산화층에 사용되는 IZO의 특성을 나타낸 I-V 그래프이다.
도 5는 본 발명의 실시예에 의한 두개의 산화층을 이용한 비휘발성 메모리 소자의 제 1산화층에 사용되는 TiOx의 특성을 나타낸 I-V 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 20... 기판 12, 21... 하부 전극
14... 산화층 16, 24... 상부 전극
22... 제 1산화층 23... 제 2산화층
본 발명은 비휘발성 메모리 소자에 관한 것으로, 보다 상세하게는 두개의 산화층을 도입하여 안정된 스위칭 특성을 지니며, 별도로 다이오드 또는 트랜지스터와 같은 소자를 형성시키지 않고 동작 가능한 구조의 두 개의 산화층을 지닌 비휘발성 메모리 소자를 제공할 수 있다.
현재 반도체 메모리 소자는 단위 면적당 메모리 셀의 수, 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔다.
일반적인 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
비휘발성 메모리 소자는 전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 것으로 대표적으로 플래쉬 메모리를 들 수 있다. 플래쉬 메모리는 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistance Random Access Memory) 등이 있다.
이중 RRAM(resistance random access memory)은 주로 전이 금속 산화물의 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것으로, 도 1에는 일반적인 구조의 저항 변환 물질을 이용한 RRAM 소자의 구조를 나타낸 것이다. 전이 금속 산화물(Transition metal oxide : TMO)을 이용한 RRAM 소자의 경우에도 메모리 소자로 사용가능한 스위칭 특성을 지니고 있다.
도 1을 참조하면, 기판(10) 상에 하부 전극(12), 산화층(14) 및 상부 전극(16)이 순차적으로 형성되어 있다. 하부 전극(12) 및 상부 전극(16)은 일반적인 전도성 물질로 형성된 것이며, 산화층(14)은 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 구체적으로 산화층(14)은 ZnO, TiO2, Nb2O5, ZrO2 또는 NiO 등을 이용하여 형성시킬 수 있다.
일반적으로 Perovskite-RRAM의 경우에는 스위칭 물질군으로 Perovskite 산화물을 이용하며, 대표적으로 PCMO(PrCaMnO3) 또는 Cr-STO(SrTiO3)와 같은 물질을 산화층으로 이용하며, 쇼트키 장벽 변형(Schottky Barrier Deformation)의 원리를 이용하여 메모리 노드에 가해주는 극성에 따라 메모리 특성을 구현한 예가 있다.
본 발명에서는 간단한 구성을 지니며, 안정되게 동작할 수 있도록, 스위칭 특성이 우수한 두 개의 산화층을 이용한 새로운 구조의 비휘발성 메모리 소자를 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
가변 저항 물질을 포함하는 비휘발성 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 산화 상태가 변화 가능한 산화물로 형성된 형성된 제 1산화층;
상기 제 1 산화층 상에 형성된 제 2산화층; 및
상기 제 2산화층 상에 형성된 상부 전극;을 포함하는 두 개의 산화층을 이용한 비휘발성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 하부 전극은 상기 제 1산화층과 쇼트키 콘택을 하는 금속 또는 금속 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1산화층은 전이 금속 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 전이 금속 산화물은 NiO, CeO2, VO2, V2O5, Nb2, Nb2O5, TiO2, Ti2O3, WO3, Ta2O5, 또는 ZrO2 로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 2산화층은 비정질 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 비정질 산화물은 IZO 또는 ITO인 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극은 Pt, Ru, Ir 또는 이들의 산화물로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 상부 전극은 Pt, Ru, Ir 또는 이들의 산화물로 형성되거나 Ti 또는 Ag로 형성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 두 개의 산화층을 지닌 비휘발성 메모리 소자에 대해 보다 상세하게 설명하고자 한다. 여기서, 도면에 도시된 각 층이나 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 2는 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자는 기판(20), 상기 기판 상에 순차적으로 형성된 하부 전극(21), 제 1산화층(22), 제 2산화층(23) 및 상부 전극(24)을 포함하는 구조를 지니고 있다.
여기서 기판(20)은 일반적으로 사용하는 Si, SiO2, SiC 등을 제한없이 이용할 수 있다.
하부 전극(21)은 금속 또는 금속 산화물로 형성될 수 있으며, 구체적으로 산화물과 쇼트키 콘택(Schottky contact)이 가능한 물질로 형성될 수 있으며, TiO2와 같은 n형 산화물로 제 1산화층(22)을 형성시킨 경우에는 예를 들어 Pt, Ru, Ir, IrOx 등의 일함수가 높은 물질로 형성시킬 수 있다. 만일 제 1산화층(22)을 NiO 등 의 p형 산화물을 포함하여 형성시키는 경우, 하부 전극(21)은 Ti 또는 Ag 등 낮은 일함수를 지닌 물질로 형성시키는 것이 바람직하다.
제 1산화층(22)은 낮은 전자 전도도를 지니며, 높은 산소 전도도를 지닌 물질로 형성된다. 구체적으로 제 1산화층(22)은 두 개의 저항 상태를 지닌 물질로 형성되며, 예를 들어 전이 금속 산화물인 NiO, CeO2, VO2, V2O5, Nb2, Nb2O5, TiO2, Ti2O3, WO3, Ta2O5, ZrO2 등으로 형성시킬 수 있다.
제 2산화층(23)은 산소 이온의 농도에 따른 실질적인 저항 변화가 없으며, 산소 이온을 함유할 수 있는 물질(oxygen vacancy가 높은 물질)로 형성된다. 구체적으로, IZO(InZnO) 또는 ITO(InSnO)와 같이 결함(defect)이 비교적 많은 비정질 산화물로 형성시킬 수 있다.
상부 전극(24)은 금속 또는 금속 산화물로 형성될 수 있으며, 구체적으로 산화물과 오믹 콘택(ohmic contact)이 가능한 물질로 형성될 수 있다. 예를 들어 Pt, Ru, Ir, IrOx 등의 물질로 형성시킬 수 있다.
상술한 바와 같은 본 발명의 실시예에 의한 두 개의 산화층을 지닌 비휘발성 메모리 소자는 스퍼터링(sputtering)과 같은 PVD, ALD(atomic layer deposition) 또는 CVD 공정 등을 이용하여 제조할 수 있다. 여기서 각층의 두께는 제한되지 아니하며, 수 나노미터 내지 수 마이크로미터로 조절하여 형성가능하다. 도 2에서는 비휘발성 메모리 소자의 단위 구조만을 도시하였으나, 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자는 크로스 포인트 구조로 어레이 형태 로 사용될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자의 작동 원리리에 대해 상세히 살펴보고자 한다.
도 3은 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자의 작동 원리를 나타낸 I-V 그래프이다. 여기서는 구체적으로, 제 1산화층(22)은 TiO2로 형성시키고, 제 2산화층(23)은 IZO로 형성시며, 하부 전극(21) 및 상부 전극(24)은 IrOx로 형성시킨 시편을 예를 들어 설명한다. 여기서, 제 2산화층(23) 재료인 IZO를 IrOx 하부 전극 및 IrOx 상부 전극 사이에 형성시킨 뒤, 전류-전압 특성을 측정한 결과를 도 4에 나타내었다. 또한, 제 1산화층(23) 재료인 TiOx를 IrOx 하부 전극 및 Pt 상부 전극 사이에 형성시킨 뒤, 전류-전압 특성을 측정한 결과를 도 5에 나타내었다. 도 4 및 도 5를 참조하면, IZO 및 TiOx는 모두 인가 전압에 대해 전류 값이 상태에 따라 변화(B1->B2->B3->B4, C1->C2->C3->C4)하는 가변 저항 특성을 지니고 있음을 알 수 있다.
도 3을 참조하면, 상부 전극(24)에 + 전압을 점차적으로 인가하면 A1 곡선을 따라 제 1산화층(22) 및 제 2산화층(23)에 흐르는 전류 값은 점차적으로 증가한다. 여기서, 특히 제 1산화층(22)의 경우 비교적 저항이 높은 상태이므로, 제 1산화층(22)에 흐르는 전류 값은 낮은 상태이다. 상부 전극(24)을 통하여 0 V 내지 M2 V까지 + 전압을 인가하였으므로 제 1산화층(22)인 TiO2에서 산소 이온이 빠져나와 상부 전극(24) 방향으로 이동을 하게 된다. 제 1산화층(22)으로부터 산소 이온이 상부 전극(24) 방향으로 이동한 상태이므로 제 1산화층(22)은 TiO2는 TiO 또는 Ti2O3와 같이 비교적 TiO2에 비해 낮은 저항 값을 지닌 물질 상태가 된다. 만일 제 1산화층(22)이 VO52인 경우에는 VO2로, Nb2O5는 NbO2 등으로 산소 이온이 감소된 구조가 된다.
제 2산화층(23)을 구성하는 IZO는 비정질 물질로서, 비교적 많은 결함을 포함하고 있어 제 1산화층(22)으로부터 산소 이온이 이동해 오더라도 저항 값의 변화가 크지 않다. 결과적으로 도 3의 M2 전압까지 0V 내지 M2 V를 인가하여 A1 과정을 거치면서 본 발명의 실시예에 의한 두 개의 산화층을 지닌 비휘발성 메모리 소자는 높은 저항 상태(HRS : high resistance state)에서 낮은 저항 상태(LHS : low resistance state)로 변하게 된다.
낮은 저항 상태가 된 뒤, 인가 전압의 크기를 점차적으로 감소시키면, A2 경로로 제 1산화층(22) 및 제 2산화층(23)에 흐르는 전류 값이 변화하게 된다. 결과적으로 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자는 높은 저항 상태(HRS) 및 낮은 저항 상태(LRS)를 지닌다. 높은 저항 상태의 값을 "0", 낮은 저항 상태의 값을 "1"로 지정하는 경우 메모리 소자로 사용 가능한 것을 확인할 수 있다. 예를 들어, 본 발명의 실시예에 의한 두 개의 산화층을 지닌 메모리 소자에 기록된 정보를 검출하기 위해서는 M1에 해당하는 전압을 인가하여 제 1산화층(22) 및 제 2산화층(23)에 흐르는 전류 값을 측정하면 된다.
낮은 저항 상태를 높은 저항 상태로 변환하기 위해서는, 상부 전극(24)을 통 하여 마이너스 전압을 인가한다. 이 경우, 낮은 저항 상태이기 때문에 상부 전극(24)에 의해 인가하는 -전압의 크기를 증가시키는 경우, 제 1산화층(22) 및 제 2산화층(23)에 흐르는 전류 값은 A3번의 곡선을 따라 변하게 된다. 그리고, 상부 전극(24)을 통하여 -전극을 인가하였으므로 제 2산화층(23)에 존재하는 산소 이온들은 제 1산화층(22)으로 이동하게 된다. 결과적으로 상부 전극(24)을 통하여 -전압을 인가하며, 인가 전압의 크기를 증가시키는 경우 제 1산화층(22)은 낮은 저항 상태에서 높은 저항 상태로 변하게 된다. 제 1산화층(22)의 저항 상태를 변화시킨 경우, 다시 -전압의 크기를 감소시키면 A4곡선을 따라 저항 값이 변하게 된다.
결과적으로 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자에 정보를 기록하는 과정을 설명하면 다음과 같다. 정보 "0"을 기록하는 경우 - M2 V를 인가하여 제 1산화층(22)을 높은 저항 상태로 만들고, 정보 "1"을 기록하는 경우 + M2 V를 인가하여 제 1산화층(22)을 낮은 저항 상태로 변환시킨다. 이때, 낮은 저항 상태에서 높은 저항 상태로 변환시키는 -전압의 크기 및 높은 저항상태에서 낮은 저항 상태로 변환시키는 +전압의 크기는 각층의 두께 및 재료에 따라 차이가 있을 수 있으나, 간단한 전압-전류 측정으로 확인할 수 있다.
상술한 바와 같이 본 발명의 실시예에 의한 두 개의 산화층을 이용한 비휘발성 메모리 소자의 경우 상부 전극(24)에 +전압을 인가함에 따라 제 1산화층(22)의 산소 이온이 제 2산화층(23)으로 이동을 하게 된다. 이는 제 1산화층(22)이 n-형 반도체층이며, 제 2산화층(23)의 하부 영역은 p-형 반도체층이고, 상부 영역은 일반적인 가변 저항을 지닌 산화층의 역할을 하는 것으로, 본 발명은 그 자체로 1D1R 구조의 메모리 소자 형태가 됨을 알 수 있다. 따라서, 별도로 스위칭 소자로서 트랜지스터나 다이오드 등을 형성할 필요가 없다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 본 발명은 단위 소자 및 크로스 포인트(cross point) 구조의 어레이 형태로 사용될 수 있다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 매우 간단한 구조로 안정된 스위칭 특성을 지니며, 별도로 다이오드 또는 트랜지스터와 같은 소자를 형성시키지 않으므로 그 제조 비용이 저렴한 구조를 지닌 비휘발성 메모리 소자를 제공할 수 있다.

Claims (9)

  1. 가변 저항 물질을 포함하는 비휘발성 메모리 소자에 있어서,
    하부 전극;
    상기 하부 전극 상에 산화 상태가 변화 가능한 산화물로 형성된 형성된 제 1산화층;
    상기 제 1 산화층 상에 형성된 제 2산화층; 및
    상기 제 2산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 하부 전극은 상기 제 1산화층과 쇼트키 콘택을 하는 금속 또는 금속 산화물로 형성된 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  3. 제 1항에 있어서,
    상기 제 1산화층은 전이 금속 산화물로 형성된 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  4. 제 3항에 있어서,
    상기 전이 금속 산화물은 NiO, CeO2, VO2, V2O5, Nb2, Nb2O5, TiO2, Ti2O3, WO3, Ta2O5, 또는 ZrO2 로 형성된 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  5. 제 1항에 있어서,
    상기 제 2산화층은 비정질 산화물로 형성된 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  6. 제 5항에 있어서,
    상기 비정질 산화물은 IZO 또는 ITO인 것을 특징으로 하는 두 개의 산화층을 이용한 비휘발성 메모리 소자.
  7. 제 2항에 있어서,
    상기 하부 전극은 Pt, Ru, Ir 또는 이들의 산화물로 형성된 것을 특징으로 하는 두 개의 산화층을 포함하는 비휘발성 메모리 소자.
  8. 제 2항에 있어서,
    상기 하부 전극은 Ti 또는 Ag로 형성된 것을 특징으로 하는 두 개의 산화층을 포함하는 비휘발성 메모리 소자.
  9. 제 3항에 있어서,
    상기 상부 전극은 Pt, Ru, Ir 또는 이들의 산화물로 형성된 것을 특징으로 하는 두 개의 산화층을 포함하는 비휘발성 메모리 소자.
KR1020060018879A 2006-02-27 2006-02-27 두 개의 산화층을 이용한 비휘발성 메모리 소자 KR100718155B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060018879A KR100718155B1 (ko) 2006-02-27 2006-02-27 두 개의 산화층을 이용한 비휘발성 메모리 소자
CN2006101374426A CN101030623B (zh) 2006-02-27 2006-10-25 采用两个氧化物层的非易失性存储器件
US11/655,193 US7417271B2 (en) 2006-02-27 2007-01-19 Electrode structure having at least two oxide layers and non-volatile memory device having the same
JP2007045884A JP4938493B2 (ja) 2006-02-27 2007-02-26 二つの酸化層を利用した不揮発性メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018879A KR100718155B1 (ko) 2006-02-27 2006-02-27 두 개의 산화층을 이용한 비휘발성 메모리 소자

Publications (1)

Publication Number Publication Date
KR100718155B1 true KR100718155B1 (ko) 2007-05-14

Family

ID=38270737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018879A KR100718155B1 (ko) 2006-02-27 2006-02-27 두 개의 산화층을 이용한 비휘발성 메모리 소자

Country Status (4)

Country Link
US (1) US7417271B2 (ko)
JP (1) JP4938493B2 (ko)
KR (1) KR100718155B1 (ko)
CN (1) CN101030623B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
WO2014101773A1 (en) * 2012-12-25 2014-07-03 Tsinghua University Method for forming resistive random access memory cell
US8772750B2 (en) 2010-08-31 2014-07-08 Samsung Electronics Co., Ltd. Non-volatile memory elements and memory devices including the same

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7884349B2 (en) * 2002-08-02 2011-02-08 Unity Semiconductor Corporation Selection device for re-writable memory
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US8270193B2 (en) 2010-01-29 2012-09-18 Unity Semiconductor Corporation Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US8314024B2 (en) 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US8559209B2 (en) 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8937292B2 (en) 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8565003B2 (en) 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
EP1997226A1 (en) * 2006-03-10 2008-12-03 Nxp B.V. Pulse shaping circuit for crystal oscillator
US7576565B2 (en) * 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7755424B2 (en) * 2006-04-03 2010-07-13 Blaise Laurent Mouttet Operational amplifier with resistance switch crossbar feedback
US8183554B2 (en) * 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
KR100738116B1 (ko) * 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP5007724B2 (ja) * 2006-09-28 2012-08-22 富士通株式会社 抵抗変化型素子
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
JP4383523B2 (ja) 2007-09-28 2009-12-16 パナソニック株式会社 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
EP2209139B1 (en) * 2007-10-15 2014-12-17 Panasonic Corporation Non-volatile memory element and non-volatile semiconductor device using the non-volatile memory element
US9048414B2 (en) * 2008-01-22 2015-06-02 The United States of America, as represented by the Secretary of Commerce, The National Institute of Standards and Technology Nonvolatile memory device and processing method
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
JP5311375B2 (ja) * 2008-04-21 2013-10-09 富士通株式会社 スイッチング素子
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
CN101779287B (zh) 2008-05-22 2011-12-21 松下电器产业株式会社 电阻变化型非易失性存储装置
TW201005880A (en) * 2008-07-23 2010-02-01 Nanya Technology Corp Method of fabricating RRAM
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
US8362454B2 (en) 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
CN102790073B (zh) 2008-08-20 2015-01-14 松下电器产业株式会社 电阻变化型非易失性存储装置以及存储器单元的形成方法
TWI397152B (zh) * 2008-09-25 2013-05-21 Nanya Technology Corp 電阻式隨機存取記憶體結構及其製作方法
JP5401970B2 (ja) * 2008-12-17 2014-01-29 日本電気株式会社 不揮発性記憶装置
US8027215B2 (en) 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
WO2010095295A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095296A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
CN102365750B (zh) * 2009-03-27 2014-03-12 惠普开发有限公司 具有本征二极管的可切换结
US8188833B2 (en) * 2009-04-14 2012-05-29 Panasonic Corporation Variable resistance element and manufacturing method of the same
JP5299105B2 (ja) * 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
WO2011008195A2 (en) 2009-07-13 2011-01-20 Hewlett Packard Development Company L .P. Memristive device
CN101958335B (zh) * 2009-07-16 2013-05-29 中芯国际集成电路制造(上海)有限公司 相变随机存取存储器及制造方法、编程方法
US8982601B2 (en) * 2009-09-04 2015-03-17 Hewlett-Packard Development Company, L.P. Switchable junction with an intrinsic diode formed with a voltage dependent resistor
US8766233B2 (en) * 2009-10-09 2014-07-01 Nec Corporation Semiconductor device with variable resistance element and method for manufacturing the same
KR101055748B1 (ko) * 2009-10-23 2011-08-11 주식회사 하이닉스반도체 저항 변화 장치 및 그 제조방법
US8045364B2 (en) * 2009-12-18 2011-10-25 Unity Semiconductor Corporation Non-volatile memory device ion barrier
KR20110072920A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 저항성 메모리 소자
US20110175050A1 (en) * 2010-01-19 2011-07-21 Macronix International Co., Ltd. Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode
TWI478161B (zh) * 2010-01-19 2015-03-21 Macronix Int Co Ltd 具有場增強排列的記憶體裝置
WO2011088526A1 (en) * 2010-01-25 2011-07-28 Idatamap Pty Ltd Improved content addressable memory (cam)
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US20120313070A1 (en) * 2010-01-29 2012-12-13 Williams R Stanley Controlled switching memristor
US8638584B2 (en) * 2010-02-02 2014-01-28 Unity Semiconductor Corporation Memory architectures and techniques to enhance throughput for cross-point arrays
US8481990B2 (en) 2010-03-08 2013-07-09 Panasonic Corporation Nonvolatile memory element
US8362477B2 (en) 2010-03-23 2013-01-29 International Business Machines Corporation High density memory device
WO2012001978A1 (ja) 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US8901527B2 (en) 2010-07-02 2014-12-02 Nanya Technology Corp. Resistive random access memory structure with tri-layer resistive stack
JP5796079B2 (ja) 2010-09-27 2015-10-21 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 長期耐久性メモリスタ用のデバイス構造
FR2969382B1 (fr) 2010-12-17 2022-11-18 Centre Nat Rech Scient Élément memristif et mémoire électronique basée sur de tels éléments
JP5636092B2 (ja) 2011-04-14 2014-12-03 パナソニック株式会社 不揮発性記憶素子およびその製造方法
US10566056B2 (en) 2011-06-10 2020-02-18 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
US8891276B2 (en) 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US9117495B2 (en) 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
CN102931347A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 一种阻变存储器及其制备方法
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
JP5351363B1 (ja) 2011-10-24 2013-11-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
CN103311433B (zh) * 2012-03-07 2015-07-22 中国科学院微电子研究所 阻变存储器的制造方法
KR101401221B1 (ko) * 2012-08-10 2014-05-28 성균관대학교산학협력단 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
CN102903845B (zh) * 2012-09-10 2015-05-13 北京大学 一种阻变存储器及其制备方法
CN102916129B (zh) * 2012-11-07 2014-09-10 天津理工大学 基于氧化钒/氧化锌叠层结构的阻变存储器及其制备方法
JP2014127566A (ja) * 2012-12-26 2014-07-07 Panasonic Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
US9000407B2 (en) 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications
CN103280405A (zh) * 2013-05-28 2013-09-04 清华大学 超薄混合氧化层的堆叠结构的形成方法
US9548449B2 (en) * 2013-06-25 2017-01-17 Intel Corporation Conductive oxide random access memory (CORAM) cell and method of fabricating same
CN103400936B (zh) * 2013-07-30 2015-11-18 桂林电子科技大学 一种n型半导体有机薄膜及肖特基特性自整流阻变存储器
CN104752609B (zh) * 2013-12-26 2017-06-20 北京有色金属研究总院 一种阻变存储器及其制备方法
TWI548127B (zh) 2014-09-19 2016-09-01 華邦電子股份有限公司 電阻式隨機存取記憶體
US20160181517A1 (en) * 2014-12-23 2016-06-23 Silicon Storage Technology, Inc. Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same
CN108140409A (zh) * 2015-06-05 2018-06-08 澳大利亚高级材料有限公司 用于电阻式随机存取存储器件的存储器结构和用于制造数据存储器件的方法
US9899450B2 (en) 2015-09-15 2018-02-20 The Regents Of The University Of California Memristors and method for fabricating memristors
CN114256416A (zh) * 2016-09-29 2022-03-29 华邦电子股份有限公司 电阻式随机存取存储器、其制造方法及其操作方法
US9887351B1 (en) 2016-09-30 2018-02-06 International Business Machines Corporation Multivalent oxide cap for analog switching resistive memory
CN110676377A (zh) * 2019-09-29 2020-01-10 西安理工大学 一种铈掺杂二氧化钛忆阻器薄膜的制备方法
CN110808291A (zh) * 2019-10-25 2020-02-18 甘肃省科学院传感技术研究所 一种多功能器件
KR20210077319A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923056A (en) 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US6362499B1 (en) 1996-10-25 2002-03-26 Texas Instruments Incorporated Ferroelectric transistors using thin film semiconductor gate electrodes
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003428A (en) * 1989-07-17 1991-03-26 National Semiconductor Corporation Electrodes for ceramic oxide capacitors
KR100389032B1 (ko) * 2000-11-21 2003-06-25 삼성전자주식회사 강유전체 메모리 장치 및 그의 제조 방법
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
US8314420B2 (en) * 2004-03-12 2012-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device with multiple component oxide channel
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
KR100590592B1 (ko) * 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923056A (en) 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
US6362499B1 (en) 1996-10-25 2002-03-26 Texas Instruments Incorporated Ferroelectric transistors using thin film semiconductor gate electrodes
US6849891B1 (en) 2003-12-08 2005-02-01 Sharp Laboratories Of America, Inc. RRAM memory cell electrodes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983175B1 (ko) * 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
US8772750B2 (en) 2010-08-31 2014-07-08 Samsung Electronics Co., Ltd. Non-volatile memory elements and memory devices including the same
WO2014101773A1 (en) * 2012-12-25 2014-07-03 Tsinghua University Method for forming resistive random access memory cell

Also Published As

Publication number Publication date
JP2007235139A (ja) 2007-09-13
CN101030623B (zh) 2010-05-12
US7417271B2 (en) 2008-08-26
CN101030623A (zh) 2007-09-05
JP4938493B2 (ja) 2012-05-23
US20070200158A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
KR101275800B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US8525142B2 (en) Non-volatile variable resistance memory device and method of fabricating the same
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
Sawa Resistive switching in transition metal oxides
KR20090126530A (ko) 저항성 메모리 소자
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
US9000407B2 (en) ReRAM materials stack for low-operating-power and high-density applications
KR20090098443A (ko) 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리
KR100785021B1 (ko) Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR20120043343A (ko) 정류특성을 가지는 저항변화 메모리
KR20120071257A (ko) 오믹 접합층을 가지는 저항변화 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13