CN114256416A - 电阻式随机存取存储器、其制造方法及其操作方法 - Google Patents

电阻式随机存取存储器、其制造方法及其操作方法 Download PDF

Info

Publication number
CN114256416A
CN114256416A CN202111605366.8A CN202111605366A CN114256416A CN 114256416 A CN114256416 A CN 114256416A CN 202111605366 A CN202111605366 A CN 202111605366A CN 114256416 A CN114256416 A CN 114256416A
Authority
CN
China
Prior art keywords
electrode
region
random access
access memory
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111605366.8A
Other languages
English (en)
Inventor
侯拓宏
胡博瑞
张哲嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202111605366.8A priority Critical patent/CN114256416A/zh
Publication of CN114256416A publication Critical patent/CN114256416A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Abstract

本发明涉及一种电阻式随机存取存储器、其制造方法及其操作方法，包括第一电极、第二电极以及电荷捕捉层。第二电极位于第一电极上。电荷捕捉层位于第一电极与第二电极之间。电荷捕捉层包括第一区域与第二区域。第一区域具有第一掺质并靠近第一电极。第二区域具有第二掺质并靠近第二电极。本发明的电阻式随机存取存储器具有非线性电阻值且不需要额外的选择元件，因此，可缩小面积，进而达到高密度的三维堆叠式RRAM阵列。

Description

电阻式随机存取存储器、其制造方法及其操作方法
本申请为申请号为201610863789.2号的中国专利申请(申请日：2016年9月29日，发明名称：电阻式随机存取存储器、其制造方法及其操作方法)的分案申请。
技术领域
本发明是有关于一种存储器、其制造方法及其操作方法，且特别是有关于一种电阻式随机存取存储器、其制造方法及其操作方法。
背景技术
忆阻器(memristor)为一种二端点(two-terminal)元件，其使用电场诱导电阻开关以改变其电阻状态。由于所述电阻状态的改变为非易失性的，因此，忆阻器可应用在人造神经突触(artificial neuromorphic synapse)、模糊逻辑(fuzzy-logic)元件以及电阻式随机存取存储器(resistive random access memory，RRAM)等领域中。
RRAM广泛地应用在非易失性存储器领域中。由于RRAM具有简单的交错阵列并可低温制造，使得RRAM具有最佳的潜力来取代现有的闪存存储器(flash memory)。虽然RRAM的交错阵列理论上可容许4F2的最小单元胞尺寸(其中F为最小特征尺寸)，且低温工艺可容许存储器阵列的堆叠达到前所未有的积体密度。然而，在1R结构中(也就是仅具有一电阻元件)，会有潜电流(sneak current)通过相邻的未被选择的存储单元，而严重地影响读取裕量(read margin)，且限制交错阵列的最大尺寸。此问题可通过额外的非线性选择装置与这些电阻转换元件串联予以解决。因此，一个二极管搭配一个电阻(1D1R)以及一个选择器搭配一个电阻(1S1R)等架构似乎已成为三维(3D)堆叠存储器应用的主要竞争者。
然而，将上述1D1R以及1S1R的架构应用在3D交错阵列时容易产生工艺问题，而无法被实际应用在3D存储器的工艺上。因此，如何实现一非线性的电阻转换元件，且不需要额外的选择元件将成为发展具有RRAM的3D存储器的重要课题之一。
发明内容
本发明提供一种电阻式随机存取存储器、其制造方法及其操作方法，其具有非线性电阻值且不需要额外的选择元件，因此，可缩小面积，进而达到高密度的三维堆叠式RRAM阵列。
本发明提供一种电阻式随机存取存储器、其制造方法及其操作方法，其不具有现有的生成(forming)、灯丝(filament)以及离子移动，进而达到低功耗的功效。
本发明提供一种电阻式随机存取存储器，包括第一电极、第二电极以及电荷捕捉层(charge trapping layer)。第二电极位于第一电极上。电荷捕捉层位于第一电极与第二电极之间。电荷捕捉层包括第一区域与第二区域。第一区域具有第一掺质并靠近第一电极。第二区域具有第二掺质并靠近第二电极。
本发明提供一种电阻式随机存取存储器的制造方法，其步骤如下。提供第一电极。并于第一电极上形成电荷捕捉层。于电荷捕捉层上形成第二电极。
本发明提供一种存储元件的操作方法，其步骤如下。提供上述电阻式随机存取存储器。在设定(set)时，对第二电极施加正偏压，使得多个电子从第一电极注入电荷捕捉层的第一区域中且被电荷捕捉层的第二区域阻挡。在重设(reset)时，对第二电极施加负偏压，使得电子从电荷捕捉层的该第一区域逸至第一电极。
基于上述，本发明的电阻式随机存取存储器仅为1R存储器结构，其具有非线性电阻值且不需要额外的选择元件。因此，相较于现有的RRAM(例如1D1R与1S1R架构)，本发明的RRAM具有较小的面积。另外，本发明的RRAM可省略初始生成步骤(forming-free)，因此，可不需具有较大电压的初始生成电压以作活化，以避免RRAM结构的损伤，进而提升可靠度。另一方面，本发明的RRAM也不需形成灯丝以及离子移动，进而达到低功耗的功效。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明第一实施例的一种电阻式随机存取存储器的剖面示意图。
图2A为本发明第二实施例的一种电阻式随机存取存储器的立体图。
图2B为图2A的存储单元的剖面示意图。
图3A至图3D为图1的电阻式随机存取存储器的操作示意图。
附图标号说明：
10、20：电阻式随机存取存储器；
201：基底；
102、202：第一电极；
203：介电层；
104、204：电荷捕捉层；
205：存储单元；
106、206：第一区域；
108、208：第二区域；
110、210：第二电极；
D1：第一方向；
D2：第二方向；
D3：第三方向；
S：堆叠结构。
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明也可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的参考标号表示相同或相似的元件，以下段落将不再一一赘述。
图1为本发明第一实施例的一种电阻式随机存取存储器的剖面示意图。
请参照图1，本发明第一实施例的电阻式随机存取存储器10包括第一电极102、电荷捕捉层104以及第二电极110。第二电极110位于第一电极102上。在一实施例中，第一电极102的材料与第二电极110的材料分别包括导电材料，其形成方法可以是物理气相沉积法。所述导电材料可例如是金属材料、金属氮化物或类似导电材料。所述金属材料包括选自由Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge所组成的群组中的至少一种。所述金属氮化物包括选自由Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge所组成的群组中的至少一种的金属所形成的氮化物。在一实施例中，第一电极102与第二电极110可以是不同材料。举例来说，第一电极102可以是TiN层，且第二电极110可以是Ta层。又或者是，第一电极102可以是Ta层，且第二电极110可以是Hf层。在另一实施例中，第一电极102与第二电极110可以是相同材料。举例来说，第一电极102与第二电极110皆为TiN层或是Ta层。
电荷捕捉层104位于第一电极102与第二电极110之间。，电荷捕捉层104包括第一区域106与第二区域108。第一区域106具有第一掺质并靠近第一电极102。第二区域108具有第二掺质并靠近第二电极110。
在一实施例中，电荷捕捉层104的材料为能隙小于5eV的绝缘材料。所述绝缘材料包括选自由TiO2、NiO、HfO、HfO2、ZrO、ZrO2、Ta2O5、ZnO、WO3、CoO及Nb2O5所组成的群组中的至少一种。举例来说，电荷捕捉层104的材料可以是TiO2。但本发明不以此为限，在其他实施例中，电荷捕捉层104的材料的能隙可依需求来调整。
在一实施例中，第一掺质与第二掺杂分别包括选自由Ti、Zr、Fe、Co、Al、S、N、Ca、Cu、Pb、Sr、Hf、B、C、Mo、Zn、Mg所组成的群组中的至少一种。在一实施例中，第一掺质与第二掺质可以不同。举例来说，第一掺质可以是Al，且第二掺质可以是Hf。但本发明不以此为限，在其他实施例中，只要调整第一掺质与第二掺质的种类使得具有第二掺质的第二区域108的能隙大于具有第一掺质的第一区域106的能隙即为本发明的范畴。在一实施例中，第二区域108的能隙比第一区域106的能隙大至少1eV。因此，本实施例可提升电荷捕捉层104的第一区域106的电子捕捉能力，并在施加电场下抑制第一区域106中的离子移动(ionicmovement)以保持氧空缺(oxygen vacancies)或其他离子固定不动。另一方面，电荷捕捉层104的第二区域108可避免或阻挡电子从第一区域106(或第一电极102)流向第二电极110，进而更加提升第一区域106的电子捕捉能力。换言之，电荷捕捉层104的第二区域108可控制非易失性的电阻状态的储存能力(retention)，进而提升电阻式随机存取存储器10的可靠度。
在一实施例中，第一区域106中的第一掺质的浓度介于1at％至50at％之间。第二区域108中的第二掺质的浓度介于10at％至90at％之间。在一实施例中，第一区域106的厚度可约为5-15nm，而第二区域108的厚度可约为5-10nm。但本发明不以此为限，第一区域106与第二区域108的厚度可依使用者需求来进行调整。
在一实施例中，当第一掺质与第二掺质相同，第一区域106中的第一掺质的浓度可小于第二区域108中的第二掺质的浓度。但本发明不以此为限，在其他实施例中，当第一掺质与第二掺质不同，第一区域106中的第一掺质的浓度也可小于第二区域108中的第二掺质的浓度。
在另一实施例中，当第一掺质与第二掺质相同，电荷捕捉层104的第一区域106与第二区域108中的第一掺质的浓度(或第二掺质的浓度)可呈一梯度分布，使得靠近第一电极102处的第一掺质的浓度小于靠近第二电极110处的第二掺质的浓度。
以上所述的第一实施例的电阻式随机存取存储器10可例如是平面式的电荷捕捉层的电阻式随机存取存储器。但本发明不以此为限，在其他实施例中，也可以是堆叠式的电荷捕捉层的电阻式随机存取存储器，详细说明如下。
图2A为本发明第二实施例的一种电阻式随机存取存储器的立体图。图2B为图2A的存储单元的剖面示意图。
请参照图2A与图2B，本发明第二实施例的电阻式随机存取存储器20包括基底201、多个第一电极202、多个介电层203、电荷捕捉层204以及多个第二电极210。在一实施例中，基底201可例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(SOI)。
第一电极202与介电层203皆沿着第一方向D1延伸，并沿着第三方向D3相互堆叠以形成堆叠结构S。第一电极202的材料、形成方法与上述第一电极102的材料、形成方法相似，于此便不再赘述。介电层203的材料可例如是氧化硅、氮化硅或其组合，其形成方法可以是化学气相沉积法、热氧化法等。
电荷捕捉层204共形地(conformally)且毯覆式地(blanketly)覆盖堆叠结构S(其包括相互堆叠的第一电极202与介电层203)的表面(也就是顶面与侧壁)。
第二电极210沿着第二方向D2延伸并共形地覆盖堆叠结构S(其包括相互堆叠的第一电极202与介电层203)的表面(也就是顶面与侧壁)。第一电极202与第二电极210的交会处或重叠处可形成存储单元(memory cell)205。第二电极210的材料、形成方法与上述第二电极110的材料、形成方法相似，于此便不再赘述。在一实施例中，第一方向D1、第二方向D2以及第三方向D3实质上相互垂直。
如图2B所示，存储单元205可包括部分第一电极202、部分电荷捕捉层204以及部分第二电极210。部分电荷捕捉层204位于部分第一电极202的侧壁上，以形成垂直式的电荷捕捉层。部分第二电极210位于部分电荷捕捉层204上，使得部分电荷捕捉层204位于部分第一电极202与部分第二电极210之间。详细地说，电荷捕捉层204也包括第一区域206与第二区域208。第一区域206具有第一掺质并靠近第一电极202。第二区域208具有第二掺质并靠近第二电极210。由于第二实施例的电荷捕捉层204、第一区域206以及第二区域208的材料、浓度以及厚度与第一实施例的电荷捕捉层104、第一区域106以及第二区域108的材料、浓度以及厚度相似，于此便不再赘述。
接着，将详述本发明的电阻式随机存取存储器的制造方法。以下将以第一实施例的电阻式随机存取存储器10为例进行说明。
首先，提供第一电极102。接着，在第一电极102上形成电荷捕捉层104。之后，在电荷捕捉层104上形成第二电极110。由于第一电极102、电荷捕捉层104以及第二电极110的材料已于上述段落说明过，于此便不再赘述。
在一实施例中，电荷捕捉层104的形成方法可包括通过原子层沉积工艺原位(insitu)形成电荷捕捉层104。在一实施例中，原子层沉积工艺可例如是等离子体增强原子层沉积工艺(plasma-enhanced atomic layer deposition，PEALD)。
具体地说，所述原子层沉积工艺包括进行多次第一沉积循环，以形成多个具有绝缘材料的第一材料层。之后，进行多次第二沉积循环，以形成多个具有第一掺质的第二材料层。然后，重复所述第一沉积循环与所述第二沉积循环，直到形成所需厚度的电荷捕捉层104的第一区域106。在一实施例中，第一沉积循环的次数可大于第二沉积循环的次数。举例来说，可进行7次第一沉积循环以形成7层TiO2层，之后，进行1次第二次沉积循环以形成1层Al2O3层。接着，重复7次第一沉积循环与1次第二次沉积循环的步骤，直到电荷捕捉层104的第一区域106的厚度约为10nm。但本发明不以此为限，只要第一沉积循环的次数大于第二沉积循环的次数即为本发明的范畴。
上述通过原子层沉积工艺以于第一电极102上原位形成电荷捕捉层104的第一区域106，其可调整第一区域106的厚度与Al掺杂剂量(或掺杂浓度)，使得电阻式随机存取存储器的崩溃电压、操作电压以及操作电流准位(operation-current level)可有效率地被调整。
同样地，形成电荷捕捉层104的第一区域106之后，可接着进行多次第三沉积循环，以形成多个具有绝缘材料的第三材料层。接着，进行多次第四沉积循环，以形成多个具有第二掺质的第四材料层。然后，重复第三沉积循环与第四沉积循环，直到形成所需厚度的电荷捕捉层104的第二区域108。在一实施例中，第四沉积循环的次数可大于第三沉积循环的次数。举例来说，可进行1次第三次沉积循环以形成1层TiO2层，之后，进行9次第四沉积循环以形成9层HfO2层。接着，重复1次第三次沉积循环与9次第四沉积循环的步骤，直到电荷捕捉层104的第二区域108的厚度约为10nm。但本发明不以此为限，只要第四沉积循环的次数大于第三沉积循环的次数即为本发明的范畴。
上述通过原子层沉积工艺以于第一电极102上原位形成电荷捕捉层104的第二区域108，其可调整第二区域108的厚度与Hf掺杂剂量(或掺杂浓度)，使得电阻式随机存取存储器的操作电流准位、电阻状态保持以及平衡准位(equilibrium level)可有效率地被调整。
此外，由于本实施例使用原子层沉积工艺原位形成电荷捕捉层，使得所形成的电荷捕捉层可共形地且均匀地沉积在第一电极的垂直侧壁上。因此，此原子层沉积工艺可适用于高密度的三维堆叠式RRAM阵列，以符合现今科技轻薄短小的趋势。
在另一实施例中，电荷捕捉层104的形成方法也可包括通过化学沉积工艺先形成材料层(例如是TiO2层)之后，进行离子布植工艺，以将Al掺杂至TiO2层中，借此形成电荷捕捉层104的第一区域106。选择性地，也可在第一区域106上形成通过化学沉积工艺形成材料层(例如是HfO2层)后，进行离子布植工艺，以将Ti掺杂至HfO2层中，借此形成电荷捕捉层104的第二区域108。
图3A至图3D为图1的电阻式随机存取存储器的操作示意图。
以下将以第一实施例的电阻式随机存取存储器10为例进行说明。请参照图3A，在设定(set)时，对第二电极110施加正偏压(例如是+4.0V)，使得多个电子从接地(GND)的第一电极102注入电荷捕捉层104的第一区域106中且被电荷捕捉层104的第二区域108阻挡(blocked)。此时，电荷捕捉层104的电阻状态从高电阻状态(high resistance state，HRS)转变为低电阻状态(low resistance state，LRS)。
请参照图3B，在LRS读取(read)时，对第二电极110施加读取负偏压(例如是-2V)，使得福勒-诺德翰姆(Fowler-Nordheim，FN)电子从第二电极110注入第一区域106，并通过第一区域106中被补捉的电子以及FN电子的总合判读为低电阻状态。
请参照图3C，在重设(reset)时，对第二电极110施加负偏压(例如是-8.0V)，使得上述电子从电荷储存层104的第一区域106逸(escape)至接地的第一电极102。此时，电荷捕捉层104的电阻状态从低电阻状态(LRS)转变为高电阻状态(HRS)。
请参照图3D，在HRS读取(read)时，对第二电极110施加读取负偏压(例如是-2V)，使得FN电子从第二电极110注入第一区域106，由于第一区域106中仅剩下FN电子而没有被补捉的电子，因此，其判读为高电阻状态。
综上所述，本发明的电阻式随机存取存储器仅为1R存储器结构，其具有非线性电阻值且不需要额外的选择元件。因此，相较于现有的RRAM(例如1D1R与1S1R架构)，本发明的RRAM具有较小的面积。另外，本发明的RRAM可省略初始生成步骤，因此，可不需具有较大电压的初始生成电压以作活化，以避免RRAM结构的损伤，进而提升可靠度。另一方面，本发明的RRAM也可省略灯丝形成以及离子移动，进而达到低功耗的功效。
此外，本发明使用原子层沉积工艺原位形成电荷捕捉层。因此，此原子层沉积工艺可适用于高密度的三维堆叠式RRAM阵列，以符合现今科技轻薄短小的趋势。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视随附的权利要求所界定的范围为准。

Claims (19)

1.一种电阻式随机存取存储器，包括：
第一电极；
第二电极，位于所述第一电极上；
电荷捕捉层，位于所述第一电极与所述第二电极之间，其中所述电荷捕捉层包括：
第一区域，具有第一掺质并靠近所述第一电极；以及
第二区域，具有第二掺质并靠近所述第二电极，其中所述第一区域中的所述第一掺质的浓度小于所述第二区域中的所述第二掺质的浓度，
其中所述电阻式随机存取存储器仅为1R存储器结构。
2.根据权利要求1所述的电阻式随机存取存储器，其中所述电荷捕捉层的材料为能隙小于5eV的绝缘材料，所述绝缘材料包括选自由TiO2、NiO、HfO、HfO2、ZrO、ZrO2、Ta2O5、ZnO、WO3、CoO及Nb2O5所组成的群组中的至少一种。
3.根据权利要求1所述的电阻式随机存取存储器，其中所述第一掺质包括选自由Ti、Zr、Fe、Co、Al、S、N、Ca、Cu、Pb、Sr、Hf、B、C、Mo、Zn、Mg所组成的群组中的至少一种。
4.根据权利要求1所述的电阻式随机存取存储器，其中所述第一区域中的所述第一掺质的浓度介于1at％至50at％之间。
5.根据权利要求1所述的电阻式随机存取存储器，其中所述第二掺质包括选自由Ti、Zr、Fe、Co、Al、S、N、Ca、Cu、Pb、Sr、Hf、B、C、Mo、Zn、Mg所组成的群组中的至少一种。
6.根据权利要求1所述的电阻式随机存取存储器，其中所述第二区域中的所述第二掺质的浓度介于10at％至90at％之间。
7.根据权利要求1所述的电阻式随机存取存储器，其中所述第二区域的能隙比所述第一区域的能隙大至少1eV。
8.根据权利要求1所述的电阻式随机存取存储器，其中所述第一掺质与所述第二掺质不同。
9.根据权利要求1所述的电阻式随机存取存储器，其中所述第一掺质与所述第二掺质相同，且所述第一区域中的所述第一掺质的浓度与所述第二区域中的所述第二掺质的浓度呈梯度分布。
10.根据权利要求1所述的电阻式随机存取存储器，其中所述第一电极沿着第一方向延伸，所述第二电极沿着第二方向延伸，所述第一方向与所述第二方向实质上相互垂直。
11.根据权利要求10所述的电阻式随机存取存储器，其中所述第一电极的数量为多个，所述多个第一电极与多个介电层皆沿着所述第一方向延伸，并沿着一第三方向相互堆叠，其中所述电荷捕捉层至少覆盖所述多个第一电极的侧壁。
12.根据权利要求11所述的电阻式随机存取存储器，其中所述电荷捕捉层共形地覆盖所述多个第一电极与所述多个介电层的表面。
13.根据权利要求11所述的电阻式随机存取存储器，其中各所述多个第一电极与所对应的第二电极的重叠处形成至少一存储单元。
14.一种电阻式随机存取存储器的制造方法，包括：
提供第一电极；
在所述第一电极上形成电荷捕捉层；以及
在所述电荷捕捉层上形成第二电极，其中所述电荷捕捉层包括：
第一区域，具有第一掺质并靠近所述第一电极；以及
第二区域，具有第二掺质并靠近所述第二电极，其中所述第一区域中的所述第一掺质的浓度小于所述第二区域中的所述第二掺质的浓度，
其中所述电阻式随机存取存储器为1R存储器结构。
15.根据权利要求14所述的电阻式随机存取存储器的制造方法，其中形成所述电荷捕捉层的方法包括原子层沉积工艺，所述原子层沉积工艺包括：
进行多次第一沉积循环，以形成多个具有绝缘材料的第一材料层；
进行多次第二沉积循环，以形成多个具有第一掺质的第二材料层，其中所述多个第一沉积循环的次数大于所述多个第二沉积循环的次数；以及
重复所述多个第一沉积循环与所述多个第二沉积循环，直到形成所需厚度的所述电荷捕捉层的所述第一区域，其中所述第一区域靠近所述第一电极。
16.根据权利要求15所述的电阻式随机存取存储器的制造方法，所述原子层沉积工艺还包括：
进行多次第三沉积循环，以形成多个具有所述绝缘材料的第三材料层；
进行多次第四沉积循环，以形成多个具有第二掺质的第四材料层，其中所述多个第四沉积循环的次数大于所述多个第三沉积循环的次数；以及
重复所述多个第三沉积循环与所述多个第四沉积循环，直到形成所需厚度的所述电荷捕捉层的所述第二区域，其中所述第二区域靠近所述第二电极。
17.一种电阻式随机存取存储器的操作方法，包括：
提供如权利要求1-13中任一项所述的电阻式随机存取存储器；
在设定时，对所述第二电极施加正偏压，使得多个电子从所述第一电极注入所述电荷捕捉层的所述第一区域中且被所述电荷捕捉层的所述第二区域阻挡；以及
在重设时，对所述第二电极施加负偏压，使得所述多个电子从所述电荷捕捉层的所述第一区域逸至所述第一电极。
18.根据权利要求17所述的电阻式随机存取存储器的操作方法，还包括在读取时，对所述第二电极施加读取负偏压，使得FN电子从所述第二电极注入所述第一区域，并通过所述第一区域中的电子总合来判读高电阻状态或低电阻状态。
19.根据权利要求17所述的电阻式随机存取存储器的操作方法，其中在进行设定或重设之前，并不进行生成。
CN202111605366.8A 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法 Pending CN114256416A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111605366.8A CN114256416A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111605366.8A CN114256416A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法
CN201610863789.2A CN107887507A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201610863789.2A Division CN107887507A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法

Publications (1)

Publication Number Publication Date
CN114256416A true CN114256416A (zh) 2022-03-29

Family

ID=61685622

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610863789.2A Pending CN107887507A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法
CN202111605366.8A Pending CN114256416A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610863789.2A Pending CN107887507A (zh) 2016-09-29 2016-09-29 电阻式随机存取存储器、其制造方法及其操作方法

Country Status (2)

Country Link
US (1) US10236061B2 (zh)
CN (2) CN107887507A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831992B (zh) * 2018-04-24 2020-12-18 湖北大学 一种铪掺杂氧化锌阻变层的阻变存储器及其制备方法
CN109411599A (zh) * 2018-10-22 2019-03-01 西安理工大学 一种锆掺杂氧化钛忆阻器薄膜的制备方法
US11944023B2 (en) 2018-11-27 2024-03-26 University Of South Africa Non-volatile resistive random access memory and a manufacturing method
US11557723B2 (en) * 2019-02-18 2023-01-17 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
US11037986B2 (en) 2019-06-19 2021-06-15 International Business Machines Corporation Stacked resistive memory with individual switch control
US11527717B2 (en) * 2019-08-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory cell having a low forming voltage
US11165021B2 (en) * 2019-10-15 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM device with improved performance
CN112786780B (zh) * 2019-11-08 2023-11-10 华邦电子股份有限公司 电阻式随机存取存储器阵列及其制造方法
KR20210077319A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US11404638B2 (en) * 2020-07-28 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-doped data storage structure configured to improve resistive memory cell performance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7029924B2 (en) * 2003-09-05 2006-04-18 Sharp Laboratories Of America, Inc. Buffered-layer memory cell
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR100785021B1 (ko) * 2006-06-13 2007-12-11 삼성전자주식회사 Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자
KR101159075B1 (ko) * 2006-06-27 2012-06-25 삼성전자주식회사 ｎ+ 계면층을 구비한 가변 저항 랜덤 액세스 메모리 소자
TWI402980B (zh) 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US20100078758A1 (en) * 2008-09-29 2010-04-01 Sekar Deepak C Miim diodes
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
US9171613B2 (en) 2009-07-28 2015-10-27 Hewlett-Packard Development Company, L.P. Memristors with asymmetric electrodes
JP5156060B2 (ja) * 2010-07-29 2013-03-06 シャープ株式会社 不揮発性半導体記憶装置
US8802492B2 (en) * 2011-08-29 2014-08-12 Intermolecular, Inc. Method for forming resistive switching memory elements
US8673692B2 (en) 2012-01-19 2014-03-18 Globalfoundries Singapore Pte Ltd. Charging controlled RRAM device, and methods of making same
US9023699B2 (en) 2012-12-20 2015-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) structure and method of making the RRAM structure
US9443592B2 (en) * 2013-07-18 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US10236061B2 (en) 2019-03-19
CN107887507A (zh) 2018-04-06
US20180090207A1 (en) 2018-03-29

Similar Documents

Publication Publication Date Title
US10236061B2 (en) Resistive random access memory having charge trapping layer, manufacturing method thereof, and operation thereof
CN108369956B (zh) 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法
TWI424534B (zh) 經氣體團簇離子束處理之電阻性裝置、形成該裝置之方法及操作該裝置之方法
US9105838B2 (en) Nonvolatile variable resistive device
US8912524B2 (en) Defect gradient to boost nonvolatile memory performance
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
US20170117292A1 (en) Stack Of Horizontally Extending And Vertically Overlapping Features, Methods Of Forming Circuitry Components, And Methods Of Forming An Array Of Memory Cells
JP5659480B2 (ja) 記憶装置の製造方法
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
TWI540687B (zh) 非揮發可變電阻元件
US10741760B2 (en) Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof
WO2016022304A1 (en) Fully isolated selector for memory device
US20140124728A1 (en) Resistive memory device, resistive memory array, and method of manufacturing resistive memory device
KR20070043444A (ko) 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US20150021541A1 (en) Resistive memory having confined filament formation
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
KR20120097634A (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
US8367460B2 (en) Horizontally oriented and vertically stacked memory cells
TWI622128B (zh) 電阻式隨機存取記憶體、其製造方法及其操作
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability
KR101781002B1 (ko) 저항 변화 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination