KR20120010050A - 비휘발성 메모리요소 및 이를 포함하는 메모리소자 - Google Patents

비휘발성 메모리요소 및 이를 포함하는 메모리소자 Download PDF

Info

Publication number
KR20120010050A
KR20120010050A KR1020100071611A KR20100071611A KR20120010050A KR 20120010050 A KR20120010050 A KR 20120010050A KR 1020100071611 A KR1020100071611 A KR 1020100071611A KR 20100071611 A KR20100071611 A KR 20100071611A KR 20120010050 A KR20120010050 A KR 20120010050A
Authority
KR
South Korea
Prior art keywords
oxide
layer
memory
material layer
electrode
Prior art date
Application number
KR1020100071611A
Other languages
English (en)
Inventor
이동수
장만
김영배
이명재
이창범
이승렬
김창정
허지현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100071611A priority Critical patent/KR20120010050A/ko
Priority to US13/114,497 priority patent/US8445882B2/en
Priority to EP11173246A priority patent/EP2410531A3/en
Priority to CN201110197102.3A priority patent/CN102347443B/zh
Publication of KR20120010050A publication Critical patent/KR20120010050A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리요소 및 이를 포함하는 메모리소자가 개시되어 있다. 개시된 비휘발성 메모리요소는 두 전극 사이에 다층 구조의 메모리층을 포함할 수 있다. 상기 메모리층은 제1 물질층 및 제2 물질층을 포함할 수 있고, 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 나타낼 수 있다. 상기 제1 물질층은 산소 공급층일 수 있다. 상기 제2 물질층은 멀티 트랩 레벨을 갖는 산화물층일 수 있다.

Description

비휘발성 메모리요소 및 이를 포함하는 메모리소자{Nonvolatile memory element and memory device including the same}
비휘발성 메모리요소 및 이를 포함하는 메모리소자에 관한 것이다.
비휘발성 메모리소자로는 RRAM(resistance random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 및 PRAM(phase-change random access memory) 등이 있다. 여기서, RRAM, 즉, 저항성 메모리소자는 주로 전이금속 산화물의 저항변화 특성을 이용하여 데이터를 저장하는 메모리소자이다. 저항변화 물질에 세트 전압(set voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 낮아진다. 이때를 온(ON) 상태라 한다. 그리고 저항변화 물질에 리세트 전압(reset voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 높아진다. 이때를 오프(OFF) 상태라 한다.
일반적으로, 저항성 메모리소자는 저항변화층을 포함하는 스토리지노드(storage node)와 이에 전기적으로 연결된 스위칭소자를 포함한다. 스위칭소자는 그에 연결된 스토리지노드로의 신호 접근(access)을 제어하는 역할을 한다.
전술한 저항성 메모리소자를 비롯한 다양한 비휘발성 메모리소자의 고성능화 및 고집적화에 대한 요구가 증가하고 있다.
저항변화 특성을 이용하는 비휘발성 메모리요소를 제공한다.
상기 비휘발성 메모리요소를 포함하는 메모리소자를 제공한다.
본 발명의 한 측면(aspect)에 따르면, 제1 전극; 상기 제1 전극 상에 구비된 메모리층; 및 상기 메모리층 상에 구비된 제2 전극;을 포함하고, 상기 메모리층은 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층을 포함하고, 상기 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 비휘발성 메모리요소가 제공된다.
상기 산소 공급층은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 산소 공급층은 TaOx(여기서, x＜2.5)를 포함할 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 다수의 산화수(oxidation state)를 가지는 산화물을 포함할 수 있다.
상기 다수의 산화수를 가지는 산화물은 Zr 산화물, Mn 산화물, Fe 산화물, Mo 산화물, W 산화물 및 Ln 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다.
상기 다수의 산화수를 가지는 산화물은 Zr 산화물일 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 5?30nm 의 두께를 가질 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층일 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 상기 제2 전극에 가까울수록 높은 산소 농도를 가질 수 있다.
상기 제1 전극과 상기 메모리층 사이에 반응 억제층이 더 구비될 수 있다.
상기 반응 억제층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 비귀금속으로 형성될 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 Ru, Ni, W, Al 및 TiN 으로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 제1 및 제2 전극 중 적어도 하나는 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 전술한 비휘발성 메모리요소를 포함하는 메모리소자가 제공된다.
상기 메모리소자는 상기 비휘발성 메모리요소에 연결된 스위칭요소를 더 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 서로 평행하게 배열된 복수의 제1 배선; 상기 제1 배선과 교차하고, 서로 평행하게 배열된 복수의 제2 배선; 및 상기 제1 및 제2 배선의 교차점 각각에 구비된 제1 메모리셀;을 구비하고, 상기 제1 메모리셀은 제1 메모리층을 포함하고, 상기 제1 메모리층은 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층을 포함하며, 상기 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 교차점 메모리소자가 제공된다.
상기 산소 공급층은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다.
상기 산소 공급층은 TaOx(여기서, x＜2.5)를 포함할 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 다수의 산화수를 가지는 산화물을 포함할 수 있다.
상기 다수의 산화수를 가지는 산화물은 Zr 산화물, Mn 산화물, Fe 산화물, Mo 산화물, W 산화물 및 Ln 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함할 수 있다.
상기 다수의 산화수를 가지는 산화물은 Zr 산화물일 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 5?30nm 의 두께를 가질 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층일 수 있다.
상기 멀티 트랩 레벨을 가지는 산화물층은 상기 제2 전극에 가까울수록 높은 산소 농도를 가질 수 있다.
상기 제1 메모리셀은 상기 제1 메모리층에 연결된 제1 스위칭요소를 더 포함할 수 있다.
상기 제1 메모리층과 상기 제1 스위칭요소 사이에 제1 중간전극이 더 구비될 수 있다.
상기 제1 배선과 상기 제1 메모리층 사이에 반응 억제층이 더 구비될 수 있다.
상기 제2 배선 상에 상기 제2 배선과 교차하도록 배열된 복수의 제3 배선; 및 상기 제2 및 제3 배선의 교차점에 구비된 제2 메모리셀;이 더 구비될 수 있다.
상기 제2 메모리셀은 두 개의 물질층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 제2 메모리층을 포함할 수 있다.
상기 제2 메모리층은 상기 제1 메모리층의 역구조 또는 그와 동일한 구조를 가질 수 있다.
상기 제2 메모리셀은 제2 메모리층에 연결된 제2 스위칭요소를 더 포함할 수 있다.
상기 제2 메모리층과 상기 제2 스위칭요소 사이에 제2 중간전극이 더 구비될 수 있다.
상기 제2 메모리셀은 상기 제1 메모리셀의 역구조 또는 그와 동일한 구조를 가질 수 있다.
메모리 특성, 신뢰성, 균일성 및 재현성 등이 우수한 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 구현할 수 있다.
저가의 전극 물질을 적용할 수 있는 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리요소를 보여주는 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 메모리요소의 제2 물질층의 구성을 설명하기 위한 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 메모리요소의 동작 메커니즘을 설명하기 위한 단면도이다.
도 4는 본 발명의 실시예에 따른 메모리요소(W/Al2O3/TaOx/ZrOx/Ru)의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다.
도 5는 본 발명의 실시예에 따른 메모리요소(W/Al2O3/TaOx/ZrOx/Ru)의 스위칭 조건별 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다.
도 6은 본 발명의 실시예에 따른 메모리요소를 적용한 메모리소자의 일례를 보여주는 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 물질층 20 : 제2 물질층
30 : 제3 물질층 40 : 제4 물질층
B1, B2 : 반응 억제층 E1, E2 : 전극
M1, M2 : 메모리층 ME1 : 메모리요소
N1, N2 : 중간전극 S1, S2 : 스위칭요소
SS1, SS2 : 적층구조물 W1?W3 : 배선
이하, 본 발명의 실시예에 따른 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 그리고 첨부된 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리요소(ME1)를 보여주는 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리요소(이하, 메모리요소)(ME1)는 제1 및 제2 전극(E1, E2) 사이에 다층 구조의 메모리층(M1)을 포함할 수 있다. 메모리층(M1)은, 예컨대, 제1 물질층(10) 및 제2 물질층(20)으로 구성된 이중층 구조를 가질 수 있다. 메모리층(M1)은 제1 물질층(10)과 제2 물질층(20) 사이의 이온종(ionic species) 이동에 의한 저항변화 특성을 가질 수 있다. 제1 물질층(10)은 제1 금속산화물로 형성될 수 있고, 제2 물질층(20)은 제2 금속산화물로 형성될 수 있다. 제2 물질층(20)은 그 증착 방향(즉, 두께 방향)으로 산소 농도가 변하는 층일 수 있다. 제2 물질층(20)의 산소 농도는 그 증착 방향(즉, 두께 방향)으로 점진적 또는 단계적으로 변할 수 있다. 메모리층(M1)과 제1 전극(E1) 사이, 즉, 제1 물질층(10)과 제1 전극(E1) 사이에 반응 억제층(B1)이 더 구비될 수 있다. 이하에서는, 전술한 본 실시예에 따른 메모리요소(ME1)에 대해 보다 상세히 설명한다.
메모리층(M1)의 제1 물질층(10)은 제1 금속산화물로 형성될 수 있다. 제1 물질층(10)은 제2 물질층(20)에 대하여 "산소 공급층"으로 작용하며, 구체적으로는 Ta 산화물, Zr 산화물 YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 등으로 이루어질 수 있다. 제1 물질층(10) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 제1 물질층(10)의 두께는 수 내지 수백 나노미터(nm), 예컨대, 수십 nm 정도일 수 있다.
제2 물질층(20)은 제1 물질층(10)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 메모리층(M1)의 저항변화를 유도하는 층일 수 있다. 이런 점에서, 제2 물질층(20)은 "산소 교환층"이라 할 수 있다. 제2 물질층(20)은 멀티 트랩 레벨(multi-trap level)을 가지는 산화물층일 수 있다. 제2 물질층(20)의 고저항 상태의 값은 전자의 트랩(trap) 및 디트랩(de-trap) 현상에 의해서 영향을 받는 것으로 추정된다. 제2 물질층(20)의 고저항 상태에 영향을 미치는 인자로서 제2 물질층(20)의 두께, 트랩들의 위치 및 산화물의 트랩 레벨 등을 들 수 있다. 산화물의 트랩 레벨이 다수(즉, 멀티)인 경우, 산화물 내부에 존재하는 산소 공공 및 격자간 산소에 의해 얕은(shallow) 트랩 및 깊은(deep) 트랩의 형성이 가능하고, 이로 인해 고저항 상태의 저항 값이 증가되도록 할 수 있다. 예를 들어, 얕은 트랩대비 깊은 트랩이 많을수록, 제2 물질층(20)의 고저항 상태의 저항 값은 증가할 수 있다. 이러한 멀티 트랩 레벨의 산화물은, 예컨대, 다수의 산화수(oxidation state)를 가지는 산화물일 수 있다. 보다 구체적으로, 상기 멀티 트랩 레벨의 산화물은 다수의 산화수(oxidation state)를 가지는 Zr 산화물, Mn 산화물, Fe 산화물, Mo 산화물, Nb 산화물 W 산화물 및 Ln 산화물 등을 포함할 수 있다. 한편, 상기 멀티 트랩 레벨의 산화물로 형성된 층(즉, 제2 물질층(20))의 두께는 5?30nm 정도일 수 있다.
또한 제2 물질층(20)은 증착 방향(즉, 두께 방향)으로 산소 농도가 변하는 층일 수 있다. 제2 물질층(20)의 산소 농도는 점진적 또는 단계적으로 변할 수 있다. 제2 물질층(20)의 산소 농도가 점진적으로 변하는 경우, 제2 물질층(20)의 산소 농도는 제2 전극(E2)에 가까울수록 증가할 수 있다. 예컨대, 제2 물질층(20)이 Zr 산화물층인 경우, 제1 물질층(10)에 접촉된 제2 물질층(20) 부분의 O/Zr 비는 1?1.5 정도일 수 있고, 제2 전극(E2)에 접촉된 제2 물질층(20) 부분의 O/Zr 비는 2 정도일 수 있다. 이 경우, 제2 물질층(20)은 도 2a와 같이 도시할 수 있다. 제2 물질층(20)의 산소 농도가 단계적으로 변하는 경우, 제2 물질층(20)은 제1 물질층(10)에 접촉된 제1 영역(하부)과 제2 전극(E2)에 접촉된 제2 영역(상부)을 포함할 수 있고, 상기 제2 영역의 산소 농도는 상기 제1 영역보다 높을 수 있다. 상기 제1 영역의 O/Zr 비는, 예컨대, 1?1.5 정도일 수 있고, 상기 제2 영역의 O/Zr 비는, 예컨대, 2 정도일 수 있다. 이 경우, 제2 물질층(20)은 도 2b와 같이 도시할 수 있다. 이와 같이, 제2 물질층(20)의 제2 전극(E2)에 인접한 부분은 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 가질 수 있고, 제1 물질층(10)에 인접한 부분은 비화학양론적(non-stoichiometric) 조성을 가질 수 있다. 제2 물질층(20)에서 제1 물질층(10)에 인접한 부분이 제2 전극(E2)에 인접한 부분보다 저항변화에 상대적으로 더 큰 영향을 줄 수 있다.
이렇게 제2 물질층(20)의 산소 농도가 증착 방향으로 변화되는 것과 관련해서, 메모리요소(ME1)의 저항변화 특성이 개선될 수 있다. 일례로, 제2 물질층(20)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉되어 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 갖는 부분은 메모리요소(ME1)의 온(ON)/오프(OFF) 저항비를 높이는 역할을 할 수 있다. 이는 제2 물질층(20)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉된 부분은 나머지 영역보다 상대적으로 높은 전기 저항을 가지면서 제2 물질층(20)의 하부(lower portion), 즉, 이온종(ionic species) 교환에 의한 저항변화 특성에 기여하는 영역과 제2 전극(E2)을 분리하는 역할을 하기 때문이다. 따라서, 오프 커런트(OFF current) 레벨은 낮아질 수 있고, 온(ON)/오프(OFF) 저항비는 커질 수 있다.
또한 제2 물질층(20)의 산소 농도가 증착 방향으로 변화되는 것과 관련해서, 메모리요소(ME1)의 신뢰성, 재현성, 균일성, 안정성 등이 개선될 수 있다. 제2 물질층(20)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉되어 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 갖는 부분은 그 아래의 제2 물질층(20)의 나머지 영역(저항변화 특성에 실질적으로 기여하는 영역)과 제2 전극(E2)이 물리/화학적으로 반응하는 것을 방지 또는 억제하는 역할을 할 수 있다. 제1 물질층(10)과 제2 물질층(20) 사이의 이온종(ionic species) 교환을 일으키기 위한 세트/리세트 동작시, 제2 물질층(20)의 산소 이온 및/또는 산소 공공(vacancy)이 제2 전극(E2)으로 이동하여 제2 전극(E2)과 물리/화학적 반응을 일으키거나, 제2 물질층(20) 자체와 제2 전극(E2)이 물리/화학적 반응을 일으킬 수 있다. 이에 따라 메모리요소(ME1)의 저항변화 특성의 안정성, 신뢰성, 균일성 및 재현성 등에 문제가 발생할 수 있다. 그러나 본 실시예에서와 같이, 제2 물질층(20)의 산소 농도를 두께 방향으로 변화시키면, 즉, 제2 물질층(20)의 제2 전극(E2)과 접한 부분에 산소 농도가 높은 영역(화학양론적 조성 또는 그에 가까운 조성을 갖는 영역)을 형성하면, 상기 산소 농도가 높은 영역이 버퍼(buffer)와 같이 작용하여 그 아래의 제2 물질층(20)의 나머지 영역(저항변화 특성에 실질적으로 기여하는 영역)과 제2 전극(E2)이 물리/화학적으로 반응하는 것을 방지 또는 억제하는 역할을 할 수 있다. 제2 물질층(20)의 산소 농도가 높은 영역(상부)은 화학양론적 조성 또는 그에 가까운 조성을 갖기 때문에, 원소간 결합에너지(interatomic bonding energy) 측면에서 제2 물질층(20)의 나머지 영역(하부)보다 안정적일 수 있다. 따라서 제2 물질층(20)의 산소 농도가 높은 영역(상부)은 제2 물질층(20)의 나머지 영역(하부)과 제2 전극(E2) 사이의 전위 장벽(potential barreir)을 높이는 역할을 할 수 있다. 이는 곧 제2 물질층(20)의 나머지 영역(하부)과 제2 전극(E2) 사이의 과도한 전류 흐름 또는 이온종(ionic species) 이동이 억제될 수 있음을 의미한다. 상기 제2 물질층(20)의 산소 농도가 높은 영역(상부)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 예컨대, 상기 제2 물질층(20)의 산소 농도가 높은 영역(상부)의 두께는 약 20 nm 이하일 수 있다. 한편, 이온종(ionic species) 교환에 의한 저항변화 특성에 실질적으로 기여하는 상기 제2 물질층(20)의 나머지 영역(하부)은 약 10 nm 이하의 두께를 가질 수 있다. 제2 물질층(20) 전체의 두께는 5?30 nm 정도일 수 있다.
부가해서, 제2 물질층(20)은 Y, Sc, Ca, La 등과 같은 금속 원소가 도핑된 지르코늄 산화물층일 수도 있다. 상기 금속 원소의 도핑에 의해 산소 이온 또는 산소 공공(vacancy)의 양이 조절될 수 있고, 제2 물질층(20)의 전하 이동도(mobility)가 달라질 수 있다. 상기 금속 원소의 도핑 농도는 제2 물질층(20) 전체에서 균일할 수 있지만, 그렇지 않을 수도 있다.
제1 전극(E1)과 제1 물질층(10) 사이에 구비된 반응 억제층(B1)은 제1 전극(E1)과 제1 물질층(10) 사이의 물리/화학적 반응을 억제하여 메모리층(M1)의 저항변화 특성의 신뢰성, 재현성, 균일성, 안정성 등을 개선하는 역할을 할 수 있다. 이러한 반응 억제층(B1)은 원소간 결합에너지(interatomic bonding energy)가 제1 물질층(10)보다 큰 물질을 포함할 수 있다. 즉, 반응 억제층(B1)에서 원소간 결합에너지는 제1 물질층(10)에서의 원소간(ex, Ta-O) 결합에너지보다 클 수 있다. 다시 말해, 반응 억제층(B1)은 결합에너지 측면에서 메모리층(M1)보다 안정적인 물질로 구성될 수 있다. 또한, 반응 억제층(B1)은 제1 전극(E1)과 제1 물질층(10) 사이의 전위 장벽(potential barreir)을 높이는 물질을 포함할 수 있다. 다시 말해, 반응 억제층(B1)과 제1 전극(E1) 사이의 전도대 오프셋(conduction band offset)은 제1 물질층(10)과 제1 전극(E1) 사이의 전도대 오프셋보다 클 수 있다. 이는 곧 반응 억제층(B1)이 제1 전극(E1)과 제1 물질층(10) 사이의 과도한 전류 흐름을 억제하는 물질로 구성될 수 있음을 의미한다. 또한, 이와 유사한 관점에서, 반응 억제층(B1)은 제1 물질층(10)보다 비저항이 높은 물질을 포함할 수 있다.
구체적인 예로, 반응 억제층(B1)은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 반응 억제층(B1)은 화학양론적(stoichiometric) 조성을 가질 수 있지만, 그렇지 않을 수도 있다. 반응 억제층(B1)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 반응 억제층(B1)의 두께는, 예컨대, 약 10 nm 이하일 수 있다. 만약, 반응 억제층(B1)이 화학양론적 조성을 갖는 경우, 이들의 두께는 약 5 nm 이하일 수 있다. 이는 반응 억제층(B1)이 과도하게 두꺼운 경우, 이들의 절연 특성이 커질 수 있기 때문이다. 그러므로, 전술한 바와 같이, 반응 억제층(B1)은 약 10 nm 이하의 두께로 형성하는 것이 적절할 수 있다.
제1 및 제2 전극(E1, E2)은 Ti, Ta, TiN, TiW, TaN, W, Ni, Al 와 같은 비귀금속이나 Ru 와 같은 비교적 저가의 귀금속 또는 전술한 물질의 합금으로 형성될 수 있다. 또한, 제1 및 제2 전극(E1, E2)은 도전성 산화물(conductive oxide)로 형성될 수도 있다. 상기 도전성 산화물은, 예컨대, IZO(indium zinc oxide)와 같은 ZnO 계열 산화물 또는 ITO(indium tin oxide)와 같은 SnO 계열 산화물일 수 있다. 본 실시예에서는 두께 방향으로 산소 농도가 변하는 제2 물질층(20)을 사용하고 반응 억제층(B1)을 사용하기 때문에, 제1 및 제2 전극(E1, E2)을 고가의 귀금속으로 형성하지 않아도 안정적인 메모리 특성을 확보할 수 있다. 제2 물질층(20)의 산소 농도가 두께 방향으로 변하지 않고 반응 억제층(B1)이 없는 경우, 반응성이 낮은 고가의 귀금속 물질을 제1 및 제2 전극(E1, E2)으로 적용해야만, 메모리 특성을 어느 정도 확보할 수 있을 것이다. 이 경우 제조 단가가 증가하는 문제가 있다. 또한 상기 귀금속을 제1 및 제2 전극(E1, E2)으로 적용한다 하더라도, 저항변화 특성의 재현성/안정성을 확보하기 어려울 수 있다. 본 실시예에서는 산소 농도가 두께 방향으로 변화되는 제2 물질층(20)과 반응 억제층(B1)을 사용하기 때문에, 저가의 물질을 제1 및 제2 전극(E1, E2) 물질로 적용하더라도 메모리 특성의 재현성/안정성 등을 용이하게 확보할 수 있다. 그러나 본 실시예에서 제1 및 제2 전극(E1, E2) 물질로 귀금속 물질을 배제하는 것은 아니다. 필요에 따라, Pt, Ir, Pd, Au 와 같은 귀금속을 제1 및 제2 전극(E1, E2) 물질로 적용할 수도 있다. 그러므로, 제1 및 제2 전극(E1, E2)은 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 다양한 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 어느 하나를 포함할 수 있다. 그 밖에도, 여기서 개시하지는 않았지만, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1 및 제2 전극(E1, E2) 물질로 적용할 수 있다.
이하에서는, 도 3a 및 도 3b를 참조하여 메모리요소(ME1)의 저항변화 메커니즘에 대해 보다 구체적으로 설명하도록 한다.
도 3a에 도시된 바와 같이, 제1 전극(E1)에 양(+)의 전압이 인가되고 제2 전극(E2)에 음(-)의 전압이 인가되는 세트 동작시, 산소 공공(vacancy)이 제1 물질층(10)에서 제2 물질층(20)으로 이동하여 제2 물질층(20) 내에 전류 경로(current path)(미도시)가 형성될 수 있다. 이에 메모리층(M1)의 저항은 낮아질 수 있다. 즉, 메모리층(M1)은 오프(OFF) 상태에서 온(ON) 상태로 변화될 수 있다. 상기 세트 동작에서, 산소 이온은 산소 공공(vacancy)과 반대 방향, 즉, 제2 물질층(20)에서 제1 물질층(10)으로 이동할 수 있다.
한편, 도 3b에 도시된 바와 같이, 제1 전극(E1)에 음(-)의 전압이 인가되고 제2 전극(E2)에 양(+)의 전압이 인가되는 리세트 동작시, 산소 공공(vacancy)이 제2 물질층(20)에서 제1 물질층(10)으로 이동하면서, 즉, 산소 이온이 제1 물질층(10)에서 제2 물질층(20)으로 이동하면서 제2 물질층(20) 내에 형성되었던 전류 경로(current path)(미도시)가 끊어질 수 있다. 따라서, 메모리층(M1)의 저항은 높아질 수 있다. 즉, 메모리층(M1)은 온(ON) 상태에서 오프(OFF) 상태로 변화될 수 있다.
앞서 언급한 바와 같이, 제2 물질층(20)의 상부(upper portion), 즉, 산소 농도가 높은 영역과 반응 억제층(B1)은 상기 세트/리세트 동작시 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선하는 역할을 할 수 있다. 상기 제2 물질층(20)의 산소 농도가 높은 영역과 반응 억제층(B1)이 없는 경우, 상기 세트/리세트 동작시 저항변화에 관여하는 산소 이온 및/또는 산소 공공(vacancy)이 전극(E1, E2) 쪽으로 이동하여 전극(E1, E2)과 물리/화학적 반응을 일으키거나, 메모리층(M1) 자체와 전극(E1, E2)이 물리/화학적 반응을 일으킬 수 있다. 이에 따라 저항변화 특성의 안정성, 신뢰성 및 재현성 등에 문제가 발생할 수 있다. 예컨대, 제1 전극(E1)과 제2 전극(E2) 사이의 전류가 급격히 증가하는 절연파괴(breakdown) 현상이 나타날 수 있다. 또한, 메모리층(M1)과 전극(E1, E2)간 반응에 의해 이들의 계면에 원치 않는 물질층이 형성되고, 그에 따라 저항변화 특성이 열화될 수 있다. 이러한 문제들은 전극(E1, E2)으로 저가의 비귀금속을 사용하는 경우에, 더욱 심각하게 나타날 수 있다. 또한 온(ON)/오프(OFF) 동작을 반복함에 따라, 위 문제들이 발생할 가능성이 커질 수 있다. 특히, TaOx층을 저항변화 물질로 적용한 경우에는, TaOx층의 형성 방법, 증착 조건 및 산소 함량 등에 따라 특성 변화가 크기 때문에, 재현성 및 안정성을 확보하기 어려운 문제가 있다. 그러나 본 실시예에서와 같이, 제1 전극(E1)과 메모리층(M1) 사이에 반응 억제층(B1)을 적용하고, 제2 물질층(20)의 상부(upper portion)에 산소 농도가 높은 영역을 구비시킴으로써, 전술한 문제점들을 억제/방지하고 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선/확보할 수 있다.
제2 물질층(20)의 상부(upper portion)에 산소 농도가 높은 영역을 구비시키고, 반응 억제층(B1)을 도입함으로써, 귀금속뿐 아니라 저가의 비귀금속 및 도전성 산화물도 전극(E1, E2) 물질로 적용할 수 있다. 상기 제2 물질층(20)의 산소 농도가 높은 영역 및 반응 억제층(B1) 없이, 반응성이 큰 비귀금속 또는 도전성 산화물을 전극(E1, E2) 물질로 적용하는 것은 현실적으로 매우 어려울 수 있다. 전극(E1, E2) 물질로 귀금속만을 사용해야 하는 경우, 제조 비용이 증가할 뿐 아니라 공정적으로도 여러 가지 제약이 있을 수 있다. 그러나 본 실시예에서는 귀금속뿐 아니라 비귀금속 및 도전성 산화물 등을 전극(E1, E2) 물질로 용이하게 적용할 수 있으므로, 제조 비용이 낮아지고 공정적으로도 다양한 잇점을 기할 수 있다.
도 4는 본 발명의 실시예에 따른 메모리요소의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다. 도 4의 결과를 얻는데 사용한 상기 메모리요소는 W/Al2O3/TaOx/ZrOx/Ru 구조를 갖는다. 즉, 상기 실시예에 따른 메모리요소는 도 1의 구조를 갖되, 제1 전극(E1), 반응 억제층(B1), 제1 물질층(10), 제2 물질층(20) 및 제2 전극(E2) 물질로 각각 W, Al2O3, TaOx, Ta2O5, ZrOx 및 Ru 를 사용한다. 여기서, ZrOx 로 형성된 제2 물질층(20)은 그 증착 방향으로 산소 농도가 변하는 층이다. 도 4에서 제1 그래프(G1)는 온(ON) 전류를 나타내고, 제2 그래프(G2)는 오프(OFF) 전류를 나타낸다.
도 4를 참조하면, 스위칭 동작, 즉, 온/오프 동작을 106 회 이상 반복하더라도 비교적 안정적인 저항변화 특성을 나타내는 것을 확인할 수 있다. 특히, 온(ON)/오프(OFF) 전류의 차이가 4?5 차수(order) 정도로 큰 것을 알 수 있다.
도 5는 본 발명의 실시예에 따른 메모리요소의 스위칭 조건별 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다. 도 5의 결과는 도 4에서 설명한 메모리요소, 즉, W/Al2O3/TaOx/ZrOx/Ru 구조에 대한 것이다. 인가전압 조건을 "9V/-9V" 및 "11V/-11V" 이었다. 인가전압 조건이 "9V/-9V" 인 경우, 전압 펄스당 인가시간(펄스 폭)은 500ns, 300ns, 100ns 및 50ns 이었고, 인가전압 조건이 "11V/-11V" 인 경우, 전압 펄스당 인가시간은 30ns 이었다. 도 5에서 제1 그래프(G1')는 온(ON) 전류를 나타내고, 제2 그래프(G2')는 오프(OFF) 전류를 나타낸다.
도 5를 참조하면, 인가전압 조건이 "9V/-9V" 인 경우, 전압 펄스당 인가시간이 50ns 까지 짧아지더라도 온/오프 스위칭 특성이 잘 나타나는 것을 알 수 있다. 또한 인가전압 조건이 "11V/-11V" 인 경우, 전압 펄스당 인가시간이 30ns 정도로 아주 짧더라도 온/오프 스위칭 특성이 잘 나타나는 것을 알 수 있다. 도 5의 결과를 통해, 본 실시예에 따른 메모리요소는 플래시 메모리와 같은 통상의 메모리소자와 비교하여 매우 빠른 동작 속도를 갖는 것을 확인할 수 있다. 이는 본 실시예에서와 같이 제2 물질층(20), 즉, 지르코늄 산화물층(ZrOx)의 산소 농도를 두께 방향으로 변화시키더라도, 그리고 반응 억제층(10), 즉, Al2O3층을 구비시키더라도, 동작 속도가 빠르고 온/오프 스위칭 특성이 우수하다는 것을 보여준다.
이와 같이, 본 발명의 실시예에 따르면, 메모리 특성, 예컨대, 온(ON)/오프(OFF) 저항비 및 동작 속도 등이 우수하고, 신뢰성, 균일성 및 재현성 등이 개선된 비휘발성 메모리요소를 구현할 수 있다. 또한 상기 비휘발성 메모리요소에 저가의 전극 물질을 적용할 수 있으므로, 제조 비용을 낮춤은 물론 공정적으로도 다양한 잇점을 기할 수 있다.
이상에서 설명한 본 발명의 실시예에 따른 메모리요소는 다양한 구조의 메모리소자에 적용될 수 있다. 이때, 상기 메모리소자는 상기 메모리요소에 연결된 스위칭요소를 더 포함할 수 있다.
도 6은 본 발명의 실시예에 따른 메모리요소를 적용한 메모리소자의 일례를 보여주는 사시도이다. 본 실시예에 따른 메모리소자는 교차점 저항성 메모리소자이다.
도 6을 참조하면, 제1 방향, 예컨대, X축 방향으로 상호 나란히 형성된 복수의 제1 배선(W1)이 구비될 수 있다. 제1 배선(W1)과 교차하는 방향, 예컨대, Y축 방향으로 형성된 복수의 제2 배선(W2)이 구비될 수 있다. 제1 배선(W1) 및 제2 배선(W2)의 교차점에 제1 적층구조물(제1 메모리셀)(SS1)이 구비될 수 있다. 제1 적층구조물(SS1)은 제1 배선(W1) 상에 차례로 적층된 제1 반응 억제층(B1), 제1 메모리층(M1), 제1 중간전극(N1) 및 제1 스위칭요소(S1)를 포함할 수 있다. 제1 메모리층(M1)은 제1 물질층(10) 및 제2 물질층(20)을 포함할 수 있다. 제1 적층구조물(SS1)에서 제1 메모리층(M1)과 제1 스위칭요소(S1)의 위치는 서로 바뀔 수 있다. 이 경우, 제1 반응 억제층(B1)의 위치도 제2 배선(W2) 쪽으로 바뀔 수 있다. 제1 반응 억제층(B1) 및 제1 물질층(10) 및 제2 물질층(20)은 각각 도 1의 반응 억제층(B1) 및 제1 물질층(10) 및 제2 물질층(20)에 대응될 수 있다. 제1 스위칭요소(S1)는 양방향 다이오드(diode), 문턱 스위칭소자(threshold switching device) 또는 바리스터(varistor) 등으로 형성할 수 있다. 제1 스위칭요소(S1)가 양방향 다이오드인 경우, 상기 양방향 다이오드는 산화물 다이오드일 수 있다. 실리콘 다이오드의 경우, 800℃ 정도의 고온 공정으로 형성해야 하므로, 기판을 선택하는데 제약이 있고, 고온 공정에 따른 다양한 문제들이 발생할 가능성이 있다. 따라서 상온에서 용이하게 형성되는 산화물층으로 제1 스위칭요소(S1)를 구성할 때, 다양한 이점을 기할 수 있다. 그러나 본 발명에서 제1 스위칭요소(S1)의 물질로 실리콘을 배제하는 것은 아니다. 경우에 따라, 제1 스위칭요소(S1)는 실리콘이나 그 밖의 다양한 다른 물질로 구성될 수도 있다. 제1 배선(W1) 및 제1 중간전극(N1)은 각각 도 1의 제1 전극(E1)과 제2 전극(E2)에 대응될 수 있다. 따라서, 제1 배선(W1) 및 제1 중간전극(N1)은 중 적어도 하나는 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 다양한 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 어느 하나를 포함할 수 있다. 제2 배선(W2)은 제1 배선(W1)과 동일한 물질로 형성될 수 있지만, 경우에 따라서는 그렇지 않을 수도 있다.
제2 배선(W2)의 상면과 일정 간격 이격하여 제3 배선(W3)들이 더 구비될 수 있다. 제3 배선(W3)은 제2 배선(W2)과 교차할 수 있고, 등간격으로 배열될 수 있다. 제2 배선(W2)과 제3 배선(W3)의 교차점에는 제2 적층구조물(제2 메모리셀)(SS2)이 구비될 수 있다. 제2 적층구조물(SS2)은 제2 배선(W2) 상에 차례로 적층된 제2 스위칭요소(S2), 제2 중간전극(N2), 제2 메모리층(M2) 및 제2 반응 억제층(B2)을 포함할 수 있다. 제2 메모리층(M2)은 제3 물질층(30) 및 제4 물질층(40)을 포함할 수 있다. 제2 적층구조물(SS2)에서 제2 메모리층(M2)과 제2 스위칭요소(S2)의 위치는 서로 바뀔 수 있다. 이 경우, 제2 반응 억제층(B2)의 위치도 제2 배선(W2) 쪽으로 바뀔 수 있다. 제2 메모리층(M2)은 제1 메모리층(M1)을 위?아래로 뒤집은 구조(즉, 역구조)를 가질 수 있다. 즉, 제2 메모리층(M2)의 제3 물질층(30) 및 제4 물질층(40)은 각각 제2 물질층(20)의 역구조 및 제1 물질층(10)의 역구조를 가질 수 있다. 제2 메모리층(M2)은 제1 메모리층(M1)와 동일한 적층 구조를 가질 수도 있다. 즉, 제2 메모리층(M2)의 제3 물질층(30) 및 제4 물질층(40)은 각각 제1 물질층(10) 및 제2 물질층(20)에 대응될 수도 있다. 제2 반응 억제층(B2)은 제1 반응 억제층(B1)과 동일한 물질층일 수 있다. 제2 반응 억제층(B2)은 제2 메모리층(M2)과 제3 배선(W3) 사이가 아닌 제2 중간전극(N2)과 제2 메모리층(M2) 사이에 구비될 수도 있다. 제2 스위칭요소(S2)는 제1 스위칭요소(S1)의 역구조 또는 제1 스위칭요소(S1)와 동일한 적층 구조를 가질 수 있다. 즉, 제2 스위칭요소(S2)의 스위칭 방향은 제1 스위칭요소(S1)와 반대이거나 동일할 수 있다. 제3 배선(W3) 및 제2 중간전극(N2)은 각각 도 1의 제1 전극(E1) 및 제2 전극(E2)에 대응되거나, 제2 전극(E2) 및 제1 전극(E1)에 대응될 수 있다. 따라서, 제3 배선(W3) 및 제2 중간전극(N2) 중 적어도 하나는 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 다양한 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 어느 하나를 포함할 수 있다.
도 6에서 제1 및 제2 적층구조물(SS1, SS2)은 원 기둥 형상으로 도시되어 있지만, 이들은 사각 기둥 또는 아래로 갈수록 폭이 넓어지는 형태 등 다양한 변형 형상을 가질 수 있다. 예를 들어, 제1 및 제2 적층구조물(SS1, SS2)은 제1 및 제2 배선(W1, W2)의 교차점과 제2 및 제3 배선(W2, W3)의 교차점 외부로 확장된 비대칭적 모양을 가질 수도 있다. 그 밖에도 도 6의 구조는 다양하게 변형될 수 있다.
여기서, 도시하지는 않았지만, 도 6의 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1)과 제2 배선(W2)의 적층구조물과 동일한 구조를 갖는 적층구조물을 더 포함할 수 있다.
또는 본 발명의 실시예에 따른 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1), 제2 배선(W2), 제2 적층구조물(SS2) 및 제3 배선(W3)의 적층구조물과 동일한 구조를 갖는 적층구조물을 적어도 한 세트 이상 더 포함할 수 있다.
또는 본 발명의 실시예에 따른 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1), 제2 배선(W2), 제2 적층구조물(SS2), 제3 배선(W3), 제1 적층구조물(SS1) 및 제2 배선(W2)이 차례로 적층된 적층구조물과 동일한 구조를 갖는 적층구조물을 적어도 한 세트 이상 더 포함할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 실시예에서 메모리소자의 구조를 다양하게 변형할 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1의 메모리요소에 적어도 하나의 추가적인 물질층이 더 구비될 수 있음을 알 수 있을 것이고, 또한 도 1의 메모리요소는 도 6과 같은 교차점 메모리소자뿐 아니라 그 밖의 다양한 메모리소자에 적용될 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (30)

  1. 제1 전극;
    상기 제1 전극 상에 구비된 메모리층; 및
    상기 메모리층 상에 구비된 제2 전극;을 포함하고,
    상기 메모리층은 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층을 포함하고, 상기 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 비휘발성 메모리요소.
  2. 제 1 항에 있어서,
    상기 산소 공급층은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 비휘발성 메모리요소.
  3. 제 2 항에 있어서,
    상기 산소 공급층은 TaOx(여기서, x＜2.5)를 포함하는 비휘발성 메모리요소.
  4. 제 1 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 다수의 산화수(oxidation state)를 가지는 산화물을 포함하는 비휘발성 메모리요소.
  5. 제 4 항에 있어서,
    상기 다수의 산화수를 가지는 산화물은 Zr 산화물, Mn 산화물, Fe 산화물, Mo 산화물, W 산화물 및 Ln 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 비휘발성 메모리요소.
  6. 제 4 항에 있어서,
    상기 다수의 산화수를 가지는 산화물은 Zr 산화물인 비휘발성 메모리요소.
  7. 제 1 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 5?30nm 의 두께를 갖는 비휘발성 메모리요소.
  8. 제 1 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층인 비휘발성 메모리요소.
  9. 제 8 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 상기 제2 전극에 가까울수록 높은 산소 농도를 갖는 비휘발성 메모리요소.
  10. 제 1 항에 있어서,
    상기 제1 전극과 상기 메모리층 사이에 구비된 반응 억제층을 더 포함하는 비휘발성 메모리요소.
  11. 제 10 항에 있어서,
    상기 반응 억제층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함하는 비휘발성 메모리요소.
  12. 제 1 항에 있어서,
    상기 제1 및 제2 전극 중 적어도 하나는 비귀금속으로 형성된 비휘발성 메모리요소.
  13. 제 1 항에 있어서,
    상기 제1 및 제2 전극 중 적어도 하나는 Ru, Ni, W, Al 및 TiN 으로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 비휘발성 메모리요소.
  14. 제 1 항에 있어서,
    상기 제1 및 제2 전극 중 적어도 하나는 Pt, Ir, Pd, Au, Ru, Ti, Ta, TiN, TiW, TaN, W, Ni, Al 및 이들의 합금과 도전성 산화물(conductive oxide)로 구성된 그룹에서 선택되는 적어도 하나를 포함하는 비휘발성 메모리요소.
  15. 청구항 1에 기재된 비휘발성 메모리요소를 포함하는 메모리소자.
  16. 제 15 항에 있어서,
    상기 비휘발성 메모리요소에 연결된 스위칭요소를 더 포함하는 메모리소자.
  17. 서로 평행하게 배열된 복수의 제1 배선;
    상기 제1 배선과 교차하고, 서로 평행하게 배열된 복수의 제2 배선; 및
    상기 제1 및 제2 배선의 교차점 각각에 구비된 제1 메모리셀;을 구비하고,
    상기 제1 메모리셀은 제1 메모리층을 포함하고,
    상기 제1 메모리층은 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층을 포함하며, 상기 산소 공급층과 멀티 트랩 레벨을 가지는 산화물층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 교차점 메모리소자.
  18. 제 17 항에 있어서,
    상기 산소 공급층은 Ta 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Ti 산화물, Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물로 이루어진 그룹에서 선택된 적어도 하나의 물질을 포함하는 교차점 메모리소자.
  19. 제 17 항에 있어서,
    상기 산소 공급층은 TaOx(여기서, x＜2.5)를 포함하는 교차점 메모리소자.
  20. 제 17 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 다수의 산화수를 가지는 산화물을 포함하는 교차점 메모리소자.
  21. 제 20 항에 있어서,
    상기 다수의 산화수를 가지는 산화물은 Zr 산화물, Mn 산화물, Fe 산화물, Mo 산화물, W 산화물 및 Ln 산화물로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 교차점 메모리소자.
  22. 제 20 항에 있어서,
    상기 다수의 산화수를 가지는 산화물은 Zr 산화물인 교차점 메모리소자.
  23. 제 17 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 5?30nm 의 두께를 갖는 교차점 메모리소자.
  24. 제 17 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층인 교차점 메모리소자.
  25. 제 24 항에 있어서,
    상기 멀티 트랩 레벨을 가지는 산화물층은 상기 제2 전극에 가까울수록 높은 산소 농도를 갖는 교차점 메모리소자.
  26. 제 17 항에 있어서,
    상기 제1 메모리셀은 상기 제1 메모리층에 연결된 제1 스위칭요소를 더 포함하는 교차점 메모리소자.
  27. 제 17 항에 있어서,
    상기 제1 배선과 상기 제1 메모리층 사이에 구비된 반응 억제층을 더 포함하는 교차점 메모리소자.
  28. 제 17 항에 있어서,
    상기 제2 배선 상에 상기 제2 배선과 교차하도록 배열된 복수의 제3 배선;
    상기 제2 및 제3 배선의 교차점에 구비된 제2 메모리셀;을 더 구비하고,
    상기 제2 메모리셀은 두 개의 물질층 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 제2 메모리층을 포함하는 교차점 메모리소자.
  29. 제 28 항에 있어서,
    상기 제2 메모리층은 상기 제1 메모리층의 역구조 또는 그와 동일한 구조를 갖는 교차점 메모리소자.
  30. 제 28 항에 있어서,
    상기 제2 메모리셀은 제2 메모리층에 연결된 제2 스위칭요소를 더 포함하는 교차점 메모리소자.
KR1020100071611A 2010-07-23 2010-07-23 비휘발성 메모리요소 및 이를 포함하는 메모리소자 KR20120010050A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100071611A KR20120010050A (ko) 2010-07-23 2010-07-23 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US13/114,497 US8445882B2 (en) 2010-07-23 2011-05-24 Non-volatile memory element and memory device including the same
EP11173246A EP2410531A3 (en) 2010-07-23 2011-07-08 Non-volatile memory element and memory device including the same
CN201110197102.3A CN102347443B (zh) 2010-07-23 2011-07-14 非易失性存储元件和包括其的存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071611A KR20120010050A (ko) 2010-07-23 2010-07-23 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Publications (1)

Publication Number Publication Date
KR20120010050A true KR20120010050A (ko) 2012-02-02

Family

ID=44645490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071611A KR20120010050A (ko) 2010-07-23 2010-07-23 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Country Status (4)

Country Link
US (1) US8445882B2 (ko)
EP (1) EP2410531A3 (ko)
KR (1) KR20120010050A (ko)
CN (1) CN102347443B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137509A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 저항 변화 메모리 장치, 그 동작 방법 및 제조 방법
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
US9099639B2 (en) 2012-08-10 2015-08-04 Samsung Electronics Co., Ltd. Resistance switching material element and device employing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
KR20130020426A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8659001B2 (en) * 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
KR20140035558A (ko) 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US10424731B2 (en) 2015-03-13 2019-09-24 Toshiba Memory Corporation Memory device
US9553132B1 (en) 2015-09-09 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor memory device
TWI553926B (zh) * 2015-10-29 2016-10-11 華邦電子股份有限公司 電阻式記憶體及其製造方法
CN109920908B (zh) * 2017-12-13 2023-07-11 有研工程技术研究院有限公司 一种具有超薄转变功能层的阻变存储器及其制备方法
KR102030341B1 (ko) * 2018-12-19 2019-10-10 한양대학교 산학협력단 선택 소자 및 이를 이용한 메모리 소자
US11404636B2 (en) * 2020-04-24 2022-08-02 Applied Materials, Inc Crested barrier device and synaptic element
CN111900248B (zh) * 2020-07-06 2022-06-07 西安交通大学 一种基于电极堆栈的界面型多态阻变存储器及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100693409B1 (ko) 2005-01-14 2007-03-12 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
US7569459B2 (en) * 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
JP5010891B2 (ja) 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
KR100913395B1 (ko) 2006-12-04 2009-08-21 한국전자통신연구원 메모리 소자 및 그 제조방법
US8154003B2 (en) 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP4545823B2 (ja) * 2007-10-15 2010-09-15 パナソニック株式会社 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP4469023B2 (ja) 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2010021381A (ja) 2008-07-11 2010-01-28 Panasonic Corp 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
CN102790073B (zh) * 2008-08-20 2015-01-14 松下电器产业株式会社 电阻变化型非易失性存储装置以及存储器单元的形成方法
US8304754B2 (en) 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
CN101621114A (zh) 2009-07-21 2010-01-06 中国科学院上海硅酸盐研究所 一类氧化物多层梯度薄膜及其构建的rram元器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137509A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 저항 변화 메모리 장치, 그 동작 방법 및 제조 방법
US9099639B2 (en) 2012-08-10 2015-08-04 Samsung Electronics Co., Ltd. Resistance switching material element and device employing the same
KR101481920B1 (ko) * 2013-11-15 2015-01-14 포항공과대학교 산학협력단 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀

Also Published As

Publication number Publication date
US8445882B2 (en) 2013-05-21
CN102347443B (zh) 2015-04-01
US20120018695A1 (en) 2012-01-26
EP2410531A2 (en) 2012-01-25
CN102347443A (zh) 2012-02-08
EP2410531A3 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101744758B1 (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20120021539A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20130052371A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9397141B2 (en) Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks
KR101929941B1 (ko) 저항 변화 물질 소자 및 이를 적용한 디바이스
JP6014753B2 (ja) スイッチングデバイスの構造および方法
US8871621B2 (en) Method of forming an asymmetric MIMCAP or a schottky device as a selector element for a cross-bar memory array
KR20130020426A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US9484087B2 (en) Multi-bit memory elements, memory devices including the same, and methods of manufacturing the same
JP2008010836A (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US8976565B2 (en) Selector device using low leakage dielectric MIMCAP diode
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US8981327B1 (en) Carbon-doped silicon based selector element
US10622557B2 (en) Cross-point array device and method of manufacturing the same
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
WO2017039611A1 (en) Material stacks for low current unipolar memristors
KR102638056B1 (ko) 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치
KR101310855B1 (ko) 비휘발성 저항 스위칭 메모리 소자 및 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment