KR101744758B1 - 비휘발성 메모리요소 및 이를 포함하는 메모리소자 - Google Patents

비휘발성 메모리요소 및 이를 포함하는 메모리소자 Download PDF

Info

Publication number
KR101744758B1
KR101744758B1 KR1020100084970A KR20100084970A KR101744758B1 KR 101744758 B1 KR101744758 B1 KR 101744758B1 KR 1020100084970 A KR1020100084970 A KR 1020100084970A KR 20100084970 A KR20100084970 A KR 20100084970A KR 101744758 B1 KR101744758 B1 KR 101744758B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
memory
oxide
oxygen
Prior art date
Application number
KR1020100084970A
Other languages
English (en)
Other versions
KR20120020989A (ko
Inventor
이창범
김창정
김영배
이명재
허지현
이동수
장만
이승렬
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100084970A priority Critical patent/KR101744758B1/ko
Priority to CN2011101306913A priority patent/CN102386325A/zh
Priority to US13/115,549 priority patent/US8772750B2/en
Priority to EP11175374A priority patent/EP2423963A3/en
Publication of KR20120020989A publication Critical patent/KR20120020989A/ko
Application granted granted Critical
Publication of KR101744758B1 publication Critical patent/KR101744758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/55—Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

비휘발성 메모리요소 및 이를 포함하는 메모리소자가 개시되어 있다. 개시된 비휘발성 메모리요소는 두 전극 사이에 다층 구조의 메모리층을 포함할 수 있다. 상기 메모리층은 제1 물질층 및 제2 물질층을 포함할 수 있고, 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 나타낼 수 있다. 상기 제1 물질층은 산소공급층일 수 있고, 상기 제2 물질층은 산소교환층일 수 있다. 상기 비휘발성 메모리요소는 상기 메모리층과 제1 전극 사이에 구비된 버퍼층을 더 포함할 수 있다.

Description

비휘발성 메모리요소 및 이를 포함하는 메모리소자{Nonvolatile memory element and memory device including the same}
비휘발성 메모리요소 및 이를 포함하는 메모리소자에 관한 것이다.
비휘발성 메모리소자로는 MRAM(magnetic random access memory), FRAM(ferroelectric random access memory), PRAM(phase-change random access memory) 및 RRAM(resistance random access memory) 등이 있다. 여기서, RRAM, 즉, 저항성 메모리소자는 저항변화 특성을 이용하여 데이터를 저장하는 메모리소자이다. 저항변화 물질에 세트 전압(set voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 낮아진다. 이때를 온(ON) 상태라 한다. 그리고 저항변화 물질에 리세트 전압(reset voltage) 이상의 전압이 인가되면 상기 저항변화 물질의 저항이 높아진다. 이때를 오프(OFF) 상태라 한다.
일반적으로, 저항성 메모리소자는 저항변화층을 포함하는 스토리지노드(storage node)와 이에 전기적으로 연결된 스위칭소자를 포함한다. 스위칭소자는 그에 연결된 스토리지노드로의 신호 접근(access)을 제어하는 역할을 한다.
전술한 저항성 메모리소자를 비롯한 다양한 비휘발성 메모리소자의 고성능화 및 고집적화에 대한 요구가 증가하고 있다.
저항변화 특성을 이용한 비휘발성 메모리요소를 제공한다.
상기 비휘발성 메모리요소를 포함하는 메모리소자를 제공한다.
본 발명의 한 측면(aspect)에 따르면, 제1 전극; 상기 제1 전극과 이격된 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 구비된 것으로, 산소공급층 및 산소교환층을 포함하고 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 메모리층; 및 상기 메모리층과 상기 제1 전극 사이에 구비된 버퍼층;을 포함하는 비휘발성 메모리요소가 제공된다.
상기 산소공급층은 제1 금속산화물로 형성될 수 있다.
상기 제1 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제1 금속산화물은, 예컨대, TaOx 를 포함할 수 있다. 여기서, x는 0＜x＜2.5 또는 0.5≤x≤2.0 을 만족할 수 있다.
상기 산소교환층은 상기 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성될 수 있다.
상기 제2 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 산소교환층의 산소 농도는 상기 산소공급층의 산소 농도보다 높을 수 있다.
상기 산소교환층의 산소 이동도(oxygen mobility)는 상기 산소공급층의 산소 이동도보다 크거나 같을 수 있다.
상기 산소교환층의 산소 확산도(oxygen diffusivity)는 상기 산소공급층의 산소 확산도보다 크거나 같을 수 있다.
상기 산소교환층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층일 수 있다.
상기 산소교환층은 상기 제2 전극에 가까울수록 높은 산소 농도를 가질 수 있다.
상기 버퍼층은 상기 제1 전극과 상기 메모리층 사이의 전위 장벽(potential barreir)을 높이는 물질을 포함할 수 있다.
상기 버퍼층은 원소간 결합에너지(interatomic bonding energy)가 상기 메모리층보다 큰 물질을 포함할 수 있다.
상기 버퍼층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제1 전극은 비귀금속(base metal) 또는 도전성 산화물(conductive oxide)로 형성될 수 있다.
상기 제1 전극은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
상기 제2 전극은 IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
상기 제2 전극은 IrO2 또는 Ir 로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 전술한 비휘발성 메모리요소를 포함하는 메모리소자가 제공된다.
상기 메모리소자는 상기 비휘발성 메모리요소에 연결된 스위칭요소를 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 서로 평행하게 배열된 복수의 제1 배선; 상기 제1 배선과 교차하고 서로 평행하게 배열된 복수의 제2 배선; 및 상기 제1 및 제2 배선의 교차점 각각에 구비된 메모리셀;을 포함하고,
상기 메모리셀은 상기 제1 배선과 상기 제2 배선 사이에 구비된 것으로 산소공급층 및 산소교환층을 포함하고 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 메모리층; 및 상기 메모리층과 상기 제1 배선 사이에 구비된 버퍼층;을 포함하는 메모리소자가 제공된다.
상기 메모리셀은 상기 메모리층과 상기 제2 배선 사이에 구비된 스위칭요소; 및 상기 메모리층과 상기 스위칭요소 사이에 구비된 중간전극;을 더 포함할 수 있다.
상기 산소공급층은 제1 금속산화물로 형성될 수 있다.
상기 제1 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제1 금속산화물은, 예컨대, TaOx 를 포함할 수 있다. 여기서, x는 0＜x＜2.5 또는 0.5≤x≤2.0 을 만족할 수 있다.
상기 산소교환층은 상기 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성될 수 있다.
상기 제2 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 산소교환층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층일 수 있다.
상기 산소교환층은 상기 제2 배선에 가까울수록 높은 산소 농도를 가질 수 있다.
상기 버퍼층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다.
상기 제1 배선은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
상기 메모리층에 접촉된 전극이 구비될 수 있고, 상기 전극은 IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
상기 제2 배선 상에 상기 제2 배선과 교차하도록 배열된 복수의 제3 배선; 및 상기 제2 및 제3 배선의 교차점 각각에 구비된 제2 메모리셀;이 더 구비될 수 있다.
상기 제2 메모리셀은 상기 제1 메모리셀의 역구조 또는 그와 동일한 구조를 가질 수 있다.
신뢰성, 균일성 및 재현성 등이 우수한 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 구현할 수 있다.
저가의 전극 및 공정적으로 적용이 용이한 전극 물질을 사용하더라도 우수한 메모리 특성을 확보할 수 있는 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리요소를 보여주는 단면도이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 메모리요소의 동작 메커니즘을 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예와 비교되는 비교예에 따른 메모리요소(Pt/TaOx/Ta2O5/Pt)의 전압-전류 특성을 보여주는 그래프이다.
도 4는 본 발명의 실시예에 따른 메모리요소(W/Al2O3/TaOx/Ta2O5/IrO2)의 전압-전류 특성을 보여주는 그래프이다.
도 5는 본 발명의 실시예에 따른 메모리요소(W/Al2O3/TaOx/Ta2O5/IrO2)의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다.
도 6은 본 발명의 다른 실시예에 따른 메모리요소(W/Al2O3/TaOx/Ta2O5/Ir)의 전압-전류 특성을 보여주는 그래프이다.
도 7은 본 발명의 다른 실시예에 따른 메모리요소(W/Al2O3/TaOx/Ta2O5/Ir)의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 메모리요소를 보여주는 단면도이다.
도 10은 본 발명의 실시예에 따른 메모리요소를 적용한 메모리소자의 일례를 보여주는 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 물질층(산소공급층) 20 : 제2 물질층(산소교환층)
B1, B2 : 베리어층 E1, E2 : 전극
M1, M2 : 메모리층 ME1 : 메모리요소
N1, N2 : 중간전극 S1, S2 : 스위칭요소
SS1, SS2 : 적층구조물 W1∼W3 : 배선
이하, 본 발명의 실시예에 따른 비휘발성 메모리요소 및 이를 포함하는 메모리소자를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 그리고 첨부된 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리요소(ME1)를 보여주는 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 비휘발성 메모리요소(이하, 메모리요소)(ME1)는 제1 및 제2 전극(E1, E2) 사이에 다층 구조의 메모리층(M1)을 포함할 수 있다. 메모리층(M1)은, 예컨대, 제1 물질층(10) 및 제2 물질층(20)으로 구성된 이중층 구조를 가질 수 있다. 메모리층(M1)은 제1 물질층(10)과 제2 물질층(20) 사이의 이온종(ionic species) 이동에 의한 저항변화 특성을 가질 수 있다. 이에 대해서는 추후에 보다 상세히 설명한다. 메모리층(M1)과 제1 전극(E1) 사이, 즉, 제1 물질층(10)과 제1 전극(E1) 사이에 버퍼층(B1)이 구비될 수 있다. 버퍼층(B2)에 의해 메모리요소(ME1)의 신뢰성, 재현성, 안정성 등이 개선될 수 있다. 이하에서는, 전술한 본 실시예에 따른 메모리요소(ME1)에 대해 보다 상세히 설명한다.
메모리층(M1)의 제1 물질층(10)은 제1 금속산화물(전이금속산화물 등)로 형성될 수 있다. 제1 물질층(10)은 제2 물질층(20)에 대하여 "산소공급층"으로 작용하며, 구체적으로는, Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 제1 물질층(10)이 Ta 산화물을 포함하는 경우, 상기 Ta 산화물은 TaOx(여기서, x는 0＜x＜2.5 또는 0.5≤x≤2.0)일 수 있다. 이러한 제1 물질층(10) 내에 산소 이온 및/또는 산소 공공(vacancy)이 존재할 수 있다. 제1 물질층(10)의 두께는 1 내지 100 나노미터(nm) 정도, 예컨대, 5 내지 50 nm 정도일 수 있다.
제2 물질층(20)은 제1 물질층(10)과 산소 이온 및/또는 산소 공공(vacancy)을 주고 받으며, 메모리층(M1)의 저항변화를 유도하는 층일 수 있다. 이런 점에서, 제2 물질층(20)은 "산소교환층"이라 할 수 있다. 제2 물질층(20)은 상기 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성될 수 있다. 예컨대, 상기 제2 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 상기 제2 금속산화물은 화학양론적(stoichiometric) 조성 또는 그에 가까운 조성을 가질 수 있다. 구체적인 예로, 상기 제2 금속산화물 중에서 Ta 산화물은 Ta2O5층이거나, 이에 가까운 조성을 가질 수 있다. 이러한 제2 물질층(20)은 제1 물질층(10)과 유사하게 산소 이온 및/또는 산소 공공(vacancy)을 포함할 수 있다. 제2 물질층(20)의 산소 이동도(oxygen mobility)(또는 산소 확산도)는 제1 물질층(10)의 산소 이동도(또는 산소 확산도)와 유사하거나 그보다 클 수 있다. 제2 물질층(20)의 비저항은 제1 물질층(10)의 비저항과 다를 수 있다. 예컨대, 제2 물질층(20)의 비저항은 제1 물질층(10)의 비저항보다 클 수 있다. 제2 물질층(20)에 전류 경로(current path)가 형성된 온(ON) 상태에서 메모리층(M1)의 저항은 제1 물질층(10)의 저항에 의해 결정될 수 있고, 제2 물질층(20)에 전류 경로가 없는 오프(OFF) 상태에서 메모리층(M1)의 저항은 제2 물질층(20)의 저항에 의해 결정될 수 있다. 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높을 수 있다. 그러나 경우에 따라서는 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높지 않을 수도 있다. 제2 물질층(20)이 제1 물질층(10)과 동종의 금속산화물로 형성된 경우, 제2 물질층(20)의 산소 농도는 제1 물질층(10)의 산소 농도보다 높을 수 있다. 제2 물질층(20)이 제1 물질층(10)과 이종의 금속산화물로 형성된 경우, 제2 물질층(20)의 산소 농도가 제1 물질층(10)의 산소 농도보다 반드시 높아야 하는 것은 아니다. 제2 물질층(20)은 1 내지 50 nm 정도의 두께, 예컨대, 5 내지 30 nm 정도의 두께를 가질 수 있다. 제2 물질층(20)의 두께는 제1 물질층(10)보다 얇을 수 있다. 제2 물질층(20), 즉, 산소교환층의 물성에 따라 메모리요소(ME1)의 저항변화 특성(속도 및 ON/OFF ratio 등)이 달라질 수 있다.
버퍼층(B1)은 메모리층(M1)의 저항변화 특성의 신뢰성, 재현성, 안정성 등을 개선하는 역할을 할 수 있다. 이러한 버퍼층(B1)은 원소간 결합에너지(interatomic bonding energy)가 메모리층(M1)보다 큰 물질을 포함할 수 있다. 즉, 버퍼층(B1)에서 원소간 결합에너지는 제1 물질층(10)에서의 원소간(ex, Ta-O) 결합에너지보다 클 수 있다. 다시 말해, 버퍼층(B1)은 결합에너지 측면에서 메모리층(M1)보다 안정적인 물질로 구성될 수 있다. 또한, 버퍼층(B1)은 제1 전극(E1)과 메모리층(M1) 사이의 전위 장벽(potential barreir)을 높이는 물질을 포함할 수 있다. 다시 말해, 버퍼층(B1)과 제1 전극(E1) 사이의 전도대 오프셋(conduction band offset)은 제1 물질층(10)과 제1 전극(E1) 사이의 전도대 오프셋보다 클 수 있다. 이는 곧 버퍼층(B1)이 제1 전극(E1)과 제1 물질층(10) 사이의 과도한 전류 흐름을 억제하는 물질로 구성될 수 있음을 의미한다. 또한, 이와 유사한 관점에서, 버퍼층(B1)은 메모리층(M1)보다 비저항이 높은 물질을 포함할 수 있다.
구체적인 예로, 버퍼층(B1)은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 버퍼층(B1)은 화학양론적(stoichiometric) 조성을 가질 수 있지만, 그렇지 않을 수도 있다. 버퍼층(B1)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다. 버퍼층(B1)의 두께는, 예컨대, 약 10 nm 이하일 수 있다. 만약, 버퍼층(B1)이 화학양론적 조성을 갖는 경우, 이들의 두께는 약 5 nm 이하일 수 있다. 이는 버퍼층(B1)이 과도하게 두꺼운 경우, 이들의 절연 특성이 커질 수 있기 때문이다. 그러므로, 전술한 바와 같이, 버퍼층(B1)은 약 10 nm 이하의 두께로 형성하는 것이 적절할 수 있다.
제1 전극(E1)은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속(base metal)이나 IZO(indium zinc oxide), ITO(indium tin oxide)와 같은 도전성 산화물(conductive oxide)로 형성될 수 있다. 본 실시예에서는 버퍼층(B1)이 있기 때문에, 제1 전극(E2)을 고가의 귀금속(noble metal)으로 형성하지 않아도 안정적인 메모리 특성을 확보할 수 있다. 반응성이 낮은 고가의 귀금속 물질을 제1 전극(E1)으로 적용하는 경우, 버퍼층(B1)이 필요치 않을 수 있지만, 제조 단가가 증가하는 문제가 있다. 또한 상기 귀금속을 제1 전극(E1)으로 적용한다 하더라도, 버퍼층(B1)이 없는 경우, 저항변화 특성의 재현성/안정성을 확보하기 어려울 수 있다. 본 실시예에서는 버퍼층(B1)을 사용하기 때문에, 저가의 물질을 제1 전극(E1) 물질로 적용하더라도 메모리 특성의 재현성/안정성 등을 용이하게 확보할 수 있다. 그러나 본 실시예에서 제1 전극(E1) 물질로 귀금속 물질을 배제하는 것은 아니다. 필요에 따라, Ir, Ru, Pd, Au, Pt 와 같은 귀금속 또는 IrO2 와 같은 금속산화물을 제1 전극(E1) 물질로 적용할 수도 있다. 그러므로, 제1 전극(E1)은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 그 밖에도, 여기서 개시하지는 않았지만, 반도체 소자 분야에서 일반적으로 사용하는 다양한 전극 물질을 제1 전극(E1) 물질로 적용할 수 있다.
제2 전극(E2)은 IrO2 와 같은 금속산화물 또는 Ir 과 같은 금속 등으로 형성될 수 있다. 비휘발성 메모리소자 분야에서 일반적으로 Pt 전극을 사용하는데, 이는 Pt 전극이 반응성이 낮고 메모리 특성을 확보하는데 유리하기 때문이다. 그러나 Pt 전극의 경우, 귀금속 중에서도 가장 고가인데다 식각(패터닝)이 용이하지 않은 문제가 있다. 본 실시예에서는 IrO2 및 Ir 등을 사용하는데, 이들은 Pt 보다 저렴할 뿐 아니라, 식각(패터닝)이 용이하다는 공정상의 이점이 있다. 또한 IrO2 및 Ir 을 제2 전극(E2) 물질로 적용하더라도 우수한 메모리 특성을 확보할 수 있다. 이에 대해서는 추후에 도 4 내지 도 7을 참조하여 설명하도록 한다. 본 실시예에서 제2 전극(E2) 물질로 IrO2 및 Ir 이외에 다른 금속(귀금속) 물질을 배제하는 것은 아니다. 필요에 따라서는, 제2 전극(E2) 물질로 Ru, Pd, Au 및 Pt 를 적용할 수도 있다. 따라서, 제2 전극(E2)은 IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다.
이하에서는, 도 2a 및 도 2b를 참조하여 메모리요소(ME1)의 저항변화 메커니즘에 대해 보다 구체적으로 설명하도록 한다.
도 2a에 도시된 바와 같이, 제1 전극(E1)에 양(+)의 전압이 인가되고 제2 전극(E2)에 음(-)의 전압이 인가되는 세트 동작시, 산소 공공(vacancy)이 제1 물질층(10)에서 제2 물질층(20)으로 이동하여 제2 물질층(20) 내에 전류 경로(current path)(미도시)가 형성될 수 있다. 이에 메모리층(M1)의 저항은 낮아질 수 있다. 즉, 메모리층(M1)은 오프(OFF) 상태에서 온(ON) 상태로 변화될 수 있다. 상기 세트 동작에서, 산소 이온은 산소 공공(vacancy)과 반대 방향, 즉, 제2 물질층(20)에서 제1 물질층(10)으로 이동할 수 있다.
한편, 도 2b에 도시된 바와 같이, 제1 전극(E1)에 음(-)의 전압이 인가되고 제2 전극(E2)에 양(+)의 전압이 인가되는 리세트 동작시, 산소 공공(vacancy)이 제2 물질층(20)에서 제1 물질층(10)으로 이동하면서, 즉, 산소 이온이 제1 물질층(10)에서 제2 물질층(20)으로 이동하면서 제2 물질층(20) 내에 형성되었던 전류 경로(current path)(미도시)가 끊어질 수 있다. 따라서, 메모리층(M1)의 저항은 높아질 수 있다. 즉, 메모리층(M1)은 온(ON) 상태에서 오프(OFF) 상태로 변화될 수 있다.
앞서 언급한 바와 같이, 버퍼층(B1)은 상기 세트/리세트 동작시 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선하는 역할을 할 수 있다. 버퍼층(B1)이 없는 경우, 상기 세트/리세트 동작시 저항변화에 관여하는 산소 이온 및/또는 산소 공공(vacancy)이 제1 전극(E1) 쪽으로 이동하여 제1 전극(E1)과 물리/화학적 반응을 일으키거나, 메모리층(M1) 자체와 제1 전극(E1)이 물리/화학적 반응을 일으킬 수 있다. 이에 따라 저항변화 특성의 안정성, 신뢰성 및 재현성 등에 문제가 발생할 수 있다. 예컨대, 제1 전극(E1)과 제2 전극(E2) 사이의 전류가 급격히 증가하는 절연파괴(breakdown) 현상이 나타날 수 있다. 또한, 메모리층(M1)과 제1 전극(E1)간 반응에 의해 이들의 계면에 원치 않는 물질층이 형성되고, 그에 따라 저항변화 특성이 열화될 수 있다. 이러한 문제들은 제1 전극(E1)으로 저가의 비귀금속을 사용하는 경우에, 더욱 심각하게 나타날 수 있다. 또한 온(ON)/오프(OFF) 동작을 반복함에 따라, 위 문제들이 발생할 가능성이 커질 수 있다. 특히, TaOx층을 저항변화 물질로 적용한 경우에는, TaOx층의 형성 방법, 증착 조건 및 산소 함량 등에 따라 특성 변화가 크기 때문에, 재현성 및 안정성을 확보하기 어려운 문제가 있다. 그러나 본 실시예에서와 같이, 제1 전극(E1)과 메모리층(M1) 사이에 버퍼층(B1)을 적용하면, 전술한 문제점들을 억제/방지하고 저항변화 특성의 안정성, 신뢰성 및 재현성을 개선/확보할 수 있다. 특히, 버퍼층(B1)은 최초의 세트 동작시(즉, forming 동작시), 제1 전극(E1)과 제1 물질층(10) 사이, 그리고, 제1 전극(E1)과 제1 물질층(10)의 이온종(ionic species) 사이의 화학적 반응을 억제/방지하는 역할을 할 수 있다. 또한 버퍼층(B1)은 제1 물질층(10)을 형성할 때, 제1 물질층(10)과 제1 전극(E1)이 반응하는 것도 방지할 수 있다.
버퍼층(B1)의 도입으로, 귀금속뿐 아니라 저가의 비귀금속 및 도전성 산화물도 제1 전극(E1) 물질로 적용할 수 있다. 버퍼층(B1) 없이, 반응성이 큰 비귀금속 또는 도전성 산화물을 제1 전극(E1) 물질로 적용하는 것은 현실적으로 매우 어려울 수 있다. 제1 전극(E1) 물질로 귀금속(ex, Pt)만을 사용해야 하는 경우, 제조 비용이 증가할 뿐 아니라 공정적으로도 여러 가지 제약이 있을 수 있다. 그러나 본 실시예에서는 귀금속뿐 아니라 비귀금속 및 도전성 산화물 등을 제1 전극(E1) 물질로 용이하게 적용할 수 있으므로, 제조 비용이 낮아지고 공정적으로도 다양한 이점을 기할 수 있다.
도 3은 본 발명의 실시예와 비교되는 비교예에 따른 메모리요소의 전압-전류 특성을 보여주는 그래프이다. 상기 비교예에 따른 메모리요소는 Pt/TaOx/Ta2O5/Pt 구조를 갖는다. 즉, 상기 비교예에 따른 메모리요소는 버퍼층 없이 귀금속(Pt) 전극을 사용한다. 상기 비교예에서 TaOx 및 Ta2O5는 각각 도 1의 제1 물질층(10) 및 제2 물질층(20)에 대응되고, 상·하부 Pt는 전극이다.
도 3을 참조하면, 저항변화 특성의 셀간(cell-to-cell) 불균일성이 심하고, 하나의 셀에 대해서도 측정 횟수에 따라 온(ON) 및 오프(OFF) 전류의 산포가 큰 것을 알 수 있다. 또한, 세트 동작시, 적정한 수준의 추종 전류(compliance current)를 사용하여 메모리요소에 흐르는 전류량을 조절하지 않으면, 메모리요소에 흐르는 전류량이 급격히 증가하여 절연파괴(breakdown)가 발생하기도 한다. 이와 같이 버퍼층을 사용하지 않는 비교예에 따른 메모리요소는 메모리 특성의 안정성, 신뢰성 및 재현성에 문제를 가지고 있고, 정상적인 동작 펄스(pulse)를 사용해서 장시간 온/오프 구동을 반복하기는 현실적으로 불가능하다.
도 4는 본 발명의 실시예에 따른 메모리요소의 전압-전류 특성을 보여주는 그래프이다. 상기 실시예에 따른 메모리요소는 W/Al2O3/TaOx/Ta2O5/IrO2 구조를 갖는다. 즉, 상기 실시예에 따른 메모리요소는 도 1의 구조를 갖되, 제1 전극(E1), 버퍼층(B1), 제1 물질층(10), 제2 물질층(20) 및 제2 전극(E2) 물질로 각각 W, Al2O3, TaOx, Ta2O5 및 IrO2 를 사용한다.
도 4를 참조하면, 도 3에 비해 균일성 및 안정성이 향상된 저항변화 특성(즉, 바이폴라 메모리 스위칭 특성)을 나타내는 것을 알 수 있다. 세트 동작시 추종 전류(compliance current)를 사용하지 않아도 급격한 전류량 증가가 자체적으로 억제/방지되어, 절연파괴(breakdown) 현상이 발생하지 않았다. 전극 물질로 W 및 IrO2 와 같은 저가의 물질을 사용하더라도 안정적인 특성이 나타나는 것을 확인할 수 있다.
도 5는 본 발명의 실시예에 따른 메모리요소의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다. 도 5의 결과는 도 4에서 설명한 메모리요소, 즉, W/Al2O3/TaOx/Ta2O5/IrO2 구조에 대한 것이다. 도 5에서 제1 그래프(G1)는 온(ON) 전류를 나타내고, 제2 그래프(G2)는 오프(OFF) 전류를 나타낸다.
도 5를 참조하면, 스위칭 동작, 즉, 온/오프 동작을 109 회 이상 반복하더라도 안정적인 저항변화 특성을 유지하는 것을 확인할 수 있다. 온/오프 전류비는 2 차수(order) 정도, 즉, 102 정도였다.
도 6은 본 발명의 다른 실시예에 따른 메모리요소의 전압-전류 특성을 보여주는 그래프이다. 상기 다른 실시예에 따른 메모리요소는 W/Al2O3/TaOx/Ta2O5/Ir 구조를 갖는다. 즉, 본 실시예에 따른 메모리요소는 도 1의 구조를 갖되, 제1 전극(E1), 버퍼층(B1), 제1 물질층(10), 제2 물질층(20) 및 제2 전극(E2) 물질로 각각 W, Al2O3, TaOx, Ta2O5 및 Ir 를 사용한다.
도 6을 참조하면, 도 4와 유사하게 비교적 균일하고 안정적인 저항변화 특성을 나타내는 것을 알 수 있다. 전극 물질로 W 및 Ir 와 같은 저가(Pt와 비교하여 저가)의 물질을 사용하더라도 이 같이 향상된 메모리 특성을 얻을 수 있다.
도 7은 본 발명의 다른 실시예에 따른 메모리요소의 스위칭 횟수에 따른 온(ON) 및 오프(OFF) 전류의 변화를 보여주는 그래프이다. 도 7의 결과는 도 6에서 설명한 메모리요소, 즉, W/Al2O3/TaOx/Ta2O5/Ir 구조에 대한 것이다. 도 7에서 제1 그래프(G11)는 온(ON) 전류를 나타내고, 제2 그래프(G22)는 오프(OFF) 전류를 나타낸다.
도 7을 참조하면, 스위칭 동작, 즉, 온/오프 동작을 105 회 이상 반복하더라도 비교적 안정적인 저항변화 특성을 유지하는 것을 확인할 수 있다.
이상에서 설명한 본 발명의 실시예에서 제2 물질층(20)의 산소 농도는 그 증착 방향(즉, 두께 방향)으로 균일할 수 있다. 그러나 본 발명의 다른 실시예에 따르면, 증착 방향(즉, 두께 방향)으로 산소 농도가 변하는 제2 물질층을 사용할 수도 있다. 그 예가 도 8 및 도 9에 도시되어 있다. 도 8 및 도 9에서 M1' 및 M1" 는 메모리층을, ME1' 및 ME1" 는 메모리요소를 나타낸다.
도 8을 참조하면, 제2 물질층(20A)은 그 증착 방향(즉, 두께 방향)으로 산소 농도가 점진적으로 변하는 물질층일 수 있다. 이 경우, 제2 물질층(20A)의 산소 농도는 제2 전극(E2)에 가까울수록 점차 증가할 수 있다. 예컨대, 제2 물질층(20A)이 Zr 산화물층인 경우, 제1 물질층(10)에 접촉된 제2 물질층(20A) 부분의 O/Zr 비는 1∼1.5 정도일 수 있고, 제2 전극(E2)에 접촉된 제2 물질층(20A) 부분의 O/Zr 비는 2 정도일 수 있다.
도 9를 참조하면, 제2 물질층(20B)은 그 증착 방향(즉, 두께 방향)으로 산소 농도가 단계적으로 변하는 물질층일 수 있다. 이 경우, 제2 물질층(20B)은 제1 물질층(10)에 접촉된 제1 영역(21)과 제2 전극(E2)에 접촉된 제2 영역(22)을 포함할 수 있고, 제2 영역(22)의 산소 농도는 제1 영역(21)보다 높을 수 있다. 예컨대, 제2 물질층(20B)이 Zr 산화물층인 경우, 제1 영역(21)의 O/Zr 비는, 예컨대, 1∼1.5 정도일 수 있고, 제2 영역(22)의 O/Zr 비는, 예컨대, 2 정도일 수 있다.
도 8 및 도 9에서와 같이, 제2 물질층(20A, 20B)의 제2 전극(E2)에 인접한 부분은 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 가질 수 있고, 제1 물질층(10)에 인접한 부분은 비화학양론적(non-stoichiometric) 조성을 가질 수 있다. 제2 물질층(20A, 20B)에서 제1 물질층(10)에 인접한 부분이 제2 전극(E2)에 인접한 부분보다 저항변화에 상대적으로 더 큰 영향을 줄 수 있다.
이렇게 제2 물질층(20A, 20B)의 산소 농도가 증착 방향으로 변화되는 것과 관련해서, 메모리요소(ME1', ME1")의 저항변화 특성이 개선될 수 있다. 일례로, 제2 물질층(20A, 20B)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉되어 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 갖는 부분은 메모리요소(ME1', ME1")의 온(ON)/오프(OFF) 저항비를 높이는 역할을 할 수 있다. 이는 제2 물질층(20A, 20B)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉된 부분은 나머지 영역보다 상대적으로 높은 전기 저항을 가지면서 제2 물질층(20A, 20B)의 하부(lower portion), 즉, 이온종(ionic species) 교환에 의한 저항변화 특성에 기여하는 영역과 제2 전극(E2)을 분리하는 역할을 하기 때문이다. 따라서, 오프 커런트(OFF current) 레벨은 낮아질 수 있고, 온(ON)/오프(OFF) 저항비는 커질 수 있다.
또한 제2 물질층(20A, 20B)의 산소 농도가 증착 방향으로 변화되는 것과 관련해서, 메모리요소의 신뢰성, 재현성, 균일성, 안정성 등이 개선될 수 있다. 제2 물질층(20A, 20B)의 상부(upper portion), 즉, 제2 전극(E2)에 접촉되어 화학양론적(stoichiometric) 조성 또는 그에 근접한 조성을 갖는 부분은 그 아래의 제2 물질층(20A, 20B)의 나머지 영역(저항변화 특성에 실질적으로 기여하는 영역)과 제2 전극(E2)이 물리/화학적으로 반응하는 것을 방지 또는 억제하는 역할을 할 수 있다. 제1 물질층(10)과 제2 물질층(20A, 20B) 사이의 이온종(ionic species) 교환을 일으키기 위한 세트/리세트 동작시, 제2 물질층(20A, 20B)의 산소 이온 및/또는 산소 공공(vacancy)이 제2 전극(E2)으로 이동하여 제2 전극(E2)과 물리/화학적 반응을 일으키거나, 제2 물질층(20A, 20B) 자체와 제2 전극(E2)이 물리/화학적 반응을 일으킬 수 있다. 이에 따라 메모리요소의 저항변화 특성의 안정성, 신뢰성, 균일성 및 재현성 등에 문제가 발생할 수 있다. 그러나 본 실시예에서와 같이, 제2 물질층(20A, 20B)의 산소 농도를 두께 방향으로 변화시키면, 즉, 제2 물질층(20A, 20B)의 제2 전극(E2)과 접한 부분에 산소 농도가 높은 영역(화학양론적 조성 또는 그에 가까운 조성을 갖는 영역)을 형성하면, 상기 산소 농도가 높은 영역이 버퍼(buffer)와 같이 작용하여 그 아래의 제2 물질층(20A, 20B)의 나머지 영역(저항변화 특성에 실질적으로 기여하는 영역)과 제2 전극(E2)이 물리/화학적으로 반응하는 것을 방지 또는 억제하는 역할을 할 수 있다. 제2 물질층(20A, 20B)의 산소 농도가 높은 영역(상부)은 화학양론적 조성 또는 그에 가까운 조성을 갖기 때문에, 원소간 결합에너지(interatomic bonding energy) 측면에서 제2 물질층(20A, 20B)의 나머지 영역(하부)보다 안정적일 수 있다. 따라서 제2 물질층(20A, 20B)의 산소 농도가 높은 영역(상부)은 제2 물질층(20A, 20B)의 나머지 영역(하부)과 제2 전극(E2) 사이의 전위 장벽(potential barreir)을 높이는 역할을 할 수 있다. 이는 곧 제2 물질층(20A, 20B)의 나머지 영역(하부)과 제2 전극(E2) 사이의 과도한 전류 흐름 또는 이온종(ionic species) 이동이 억제될 수 있음을 의미한다. 상기 제2 물질층(20A, 20B)의 산소 농도가 높은 영역(상부)은 버퍼(buffer)의 역할을 하면서 전류의 흐름은 허용하는 적절한 조성 및 두께를 가질 수 있다.
이와 같이, 산소 농도가 증착 방향으로 변화되는 제2 물질층(20A, 20B)을 사용하면, 제2 물질층(20A, 20B)의 산소 농도가 높은 영역(상부)이 버퍼와 같은 역할을 하기 때문에, 제2 전극(E2) 물질로 IrO2, Ir, Ru, Pd, Au 및 Pt 이외에 저가의 비귀금속이나 도전성 산화물을 적용할 수 있다. 즉, 제2 전극(E2) 물질로 전술한 제1 전극(E1) 용 물질들을 적용할 수 있다.
또한, 산소 농도가 증착 방향으로 변화되는 제2 물질층(20A, 20B)을 사용하는 경우, 제2 물질층(20A, 20B)의 두께는 도 1의 제2 물질층(20)의 두께보다 두꺼울 수 있다.
이상에서 설명한 본 발명의 실시예에 따른 메모리요소는 다양한 구조의 메모리소자에 적용될 수 있다. 이때, 상기 메모리소자는 상기 메모리요소에 연결된 스위칭요소를 더 포함할 수 있다.
도 10은 본 발명의 실시예에 따른 메모리요소를 적용한 메모리소자의 일례를 보여주는 사시도이다. 본 실시예에 따른 메모리소자는 교차점 저항성 메모리소자이다.
도 10을 참조하면, 제1 방향, 예컨대, X축 방향으로 상호 나란히 형성된 복수의 제1 배선(W1)이 구비될 수 있다. 제1 배선(W1)과 교차하는 방향, 예컨대, Y축 방향으로 형성된 복수의 제2 배선(W2)이 구비될 수 있다. 제1 배선(W1) 및 제2 배선(W2)의 교차점에 제1 적층구조물(제1 메모리셀)(SS1)이 구비될 수 있다. 제1 적층구조물(SS1)은 제1 배선(W1) 상에 차례로 적층된 제1 버퍼층(B1), 제1 메모리층(M1), 제1 중간전극(N1) 및 제1 스위칭요소(S1)를 포함할 수 있다. 제1 적층구조물(SS1)에서 제1 중간전극(N1)을 기준으로 하부구조(즉, B1+M1)와 상부구조(즉, S1)의 위치는 서로 바뀔 수 있다. 제1 버퍼층(B1) 및 제1 메모리층(M1)은 각각 도 1의 버퍼층(B1) 및 메모리층(M1)에 대응될 수 있다. 제1 스위칭요소(S1)는 양방향 다이오드(two-way diode), 문턱 스위칭소자(threshold switching device) 또는 바리스터(varistor) 등으로 형성할 수 있다. 제1 스위칭요소(S1)가 양방향 다이오드인 경우, 상기 양방향 다이오드는 산화물 다이오드일 수 있다. 실리콘 다이오드의 경우, 800℃ 정도의 고온 공정으로 형성해야 하므로, 기판을 선택하는데 제약이 있고, 고온 공정에 따른 다양한 문제들이 발생할 가능성이 있다. 따라서 상온에서 용이하게 형성되는 산화물층으로 제1 스위칭요소(S1)를 구성할 때, 다양한 이점을 기할 수 있다. 그러나 본 발명에서 제1 스위칭요소(S1)의 물질로 실리콘을 배제하는 것은 아니다. 경우에 따라, 제1 스위칭요소(S1)는 실리콘이나 그 밖의 다양한 다른 물질로 구성될 수도 있다. 제1 배선(W1) 및 제1 중간전극(N1)은 각각 도 1의 제1 전극(E1)과 제2 전극(E2)에 대응될 수 있다. 따라서, 제1 배선(W1)은, 예컨대, W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있고, 제1 중간전극(N1)은, 예컨대, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함할 수 있다. 제2 배선(W2)은 제1 배선(W1)과 동일한 물질로 형성될 수 있지만, 경우에 따라서는 그렇지 않을 수도 있다.
제2 배선(W2)의 상면과 일정 간격 이격하여 제3 배선(W3)들이 더 구비될 수 있다. 제3 배선(W3)은 제2 배선(W2)과 교차할 수 있고, 등간격으로 배열될 수 있다. 제2 배선(W2)과 제3 배선(W3)의 교차점에는 제2 적층구조물(제2 메모리셀)(SS2)이 구비될 수 있다. 제2 적층구조물(SS2)은 제2 배선(W2) 상에 차례로 적층된 제2 스위칭요소(S2), 제2 중간전극(N2), 제2 메모리층(M2) 및 제2 버퍼층(B2)을 포함할 수 있다. 이 경우, 제2 적층구조물(SS2)은 제1 적층구조물(SS1)의 적층 구조를 위·아래로 뒤집은 구조(즉, 역구조)를 갖는다고 할 수 있다. 이때, 제2 메모리층(M2)을 구성하는 제3 물질층(30) 및 제4 물질층(40)은 각각 제2 물질층(20) 및 제1 물질층(10)에 대응될 수 있다. 즉, 제2 메모리층(M2)은 도 1의 메모리층(M1)의 적층 구조를 위·아래로 뒤집은 구조(즉, 역구조)를 가질 수 있다. 그러나 제2 메모리층(M2)은 도 1의 메모리층(M1)의 적층 구조와 동일한 적층 구조를 가질 수도 있다. 즉, 제2 메모리층(M2)을 구성하는 제3 물질층(30) 및 제4 물질층(40)은 각각 제1 물질층(10) 및 제2 물질층(20)에 대응될 수도 있다. 제2 버퍼층(B2)은 제1 버퍼층(B1)과 동일한 물질층일 수 있다. 제2 버퍼층(B2)은 제2 중간전극(N2)과 제2 메모리층(M2) 사이에 구비될 수도 있다. 제2 스위칭요소(S2)는 제1 스위칭요소(S1)의 역구조 또는 제1 스위칭요소(S1)와 동일한 적층 구조를 가질 수 있다. 제3 배선(W3) 및 제2 중간전극(N2)은 각각 도 1의 제1 전극(E1) 및 제2 전극(E2)에 대응되거나, 제2 전극(E2) 및 제1 전극(E1)에 대응될 수 있다. 제2 적층구조물(SS2)에서 제2 중간전극(N2)을 기준으로 하부구조(즉, S2)와 상부구조(즉, M2+B2)의 위치는 서로 바뀔 수 있다. 제2 적층구조물(SS2)은 제1 적층구조물(SS1)과 동일한 적층 구조를 가질 수도 있다.
도 10에서 제1 및 제2 적층구조물(SS1, SS2)은 원 기둥 형상으로 도시되어 있지만, 이들은 사각 기둥 또는 아래로 갈수록 폭이 넓어지는 형태 등 다양한 변형 형상을 가질 수 있다. 예를 들어, 제1 및 제2 적층구조물(SS1, SS2)은 제1 및 제2 배선(W1, W2)의 교차점과 제2 및 제3 배선(W2, W3)의 교차점 외부로 확장된 비대칭적 모양을 가질 수도 있다. 그 밖에도 도 10의 구조는 다양하게 변형될 수 있다.
여기서, 도시하지는 않았지만, 도 10의 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1)과 제2 배선(W2)의 적층구조물과 동일한 구조를 갖는 적층구조물을 더 포함할 수 있다.
또는 본 발명의 실시예에 따른 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1), 제2 배선(W2), 제2 적층구조물(SS2) 및 제3 배선(W3)의 적층구조물과 동일한 구조를 갖는 적층구조물을 적어도 한 세트 이상 더 포함할 수 있다.
또는 본 발명의 실시예에 따른 저항성 메모리소자는 제3 배선(W3) 상에 상기 제1 적층구조물(SS1), 제2 배선(W2), 제2 적층구조물(SS2), 제3 배선(W3), 제1 적층구조물(SS1) 및 제2 배선(W2)이 차례로 적층된 적층구조물과 동일한 구조를 갖는 적층구조물을 적어도 한 세트 이상 더 포함할 수 있다.
도 10은 도 1의 메모리요소를 교차점 메모리소자에 적용한 경우를 보여주는 것이지만, 도 1의 메모리요소 대신에 도 8 및 도 9의 메모리요소를 적용할 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 실시예에서 메모리요소 및 메모리소자의 구조를 다양하게 변형할 수 있음을 알 수 있을 것이다. 구체적인 예로, 도 1, 도 8 및 도 9의 메모리요소에 적어도 하나의 추가적인 물질층이 더 구비될 수 있음을 알 수 있을 것이고, 또한 도 1, 도 8 및 도 9의 메모리요소는 도 10과 같은 교차점 메모리소자뿐 아니라 그 밖의 다양한 메모리소자에 적용될 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.

Claims (32)

  1. 제1 전극;
    상기 제1 전극과 이격된 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 구비된 것으로, 산소공급층 및 산소교환층을 포함하고 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 메모리층; 및
    상기 메모리층과 상기 제1 전극 사이에 구비된 버퍼층;을 포함하고,
    상기 버퍼층은 상기 제1 전극과 상기 메모리층 사이의 전위 장벽(potential barrier)을 높이는 물질 및 상기 메모리층보다 원소간 결합에너지(interatomic bonding energy)가 큰 물질 중 적어도 하나를 포함하는 비휘발성 메모리요소.
  2. 제 1 항에 있어서,
    상기 산소공급층은 제1 금속산화물로 형성되고,
    선택적으로(optionally), 상기 제1 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함하고,
    상기 Ta 산화물은 TaOx(여기서, x는 0＜x＜2.5)인 비휘발성 메모리요소.
  3. 삭제
  4. 삭제
  5. 제 2 항에 있어서,
    상기 산소교환층은 상기 제1 금속산화물과 동종 또는 이종의 제2 금속산화물로 형성되고,
    선택적으로(optionally), 상기 제2 금속산화물은 Ta 산화물, Ti 산화물, Zr 산화물, YSZ(yttria-stabilized zirconia), Hf 산화물, Mn 산화물, Mg 산화물 및 이들의 혼합물 중 적어도 하나를 포함하는 비휘발성 메모리요소.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 산소교환층의 산소 농도는 상기 산소공급층의 산소 농도보다 높고, 및/또는
    상기 산소교환층의 산소 이동도는 상기 산소공급층의 산소 이동도보다 크거나 같은 비휘발성 메모리요소.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 산소교환층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층이고,
    상기 산소교환층은 상기 제2 전극에 가까울수록 높은 산소 농도를 갖는 비휘발성 메모리요소.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 버퍼층은 AlOx, SiOx, SiNx, ZrOx, HfOx 및 이들의 혼합물 중 적어도 하나를 포함하는 비휘발성 메모리요소.
  14. 삭제
  15. 제 1 항에 있어서,
    상기 제1 전극은 W, Ni, Al, Ti, Ta, TiN, TiW, TaN, IZO, ITO, IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함하고,
    상기 제2 전극은 IrO2, Ir, Ru, Pd, Au 및 Pt 로 구성된 그룹에서 선택되는 적어도 하나를 포함하는 비휘발성 메모리요소.
  16. 삭제
  17. 삭제
  18. 청구항 1에 기재된 비휘발성 메모리요소를 포함하는 메모리소자.
  19. 삭제
  20. 서로 평행하게 배열된 복수의 제1 배선;
    상기 제1 배선과 교차하고, 서로 평행하게 배열된 복수의 제2 배선; 및
    상기 제1 및 제2 배선의 교차점 각각에 구비된 메모리셀;을 포함하고,
    상기 메모리셀은,
    상기 제1 배선과 상기 제2 배선 사이에 구비된 것으로, 산소공급층 및 산소교환층을 포함하고 이들 사이의 이온종(ionic species) 이동에 의해 저항변화 특성을 갖는 메모리층; 및
    상기 메모리층과 상기 제1 배선 사이에 구비된 버퍼층;을 포함하고,
    상기 산소교환층은 증착 방향으로 산소 농도가 점진적 또는 단계적으로 변하는 물질층이고, 상기 산소교환층은 상기 제2 배선에 가까울수록 높은 산소 농도를 갖는 메모리소자.
  21. 제 20 항에 있어서, 상기 메모리셀은,
    상기 메모리층과 상기 제2 배선 사이에 구비된 스위칭요소; 및
    상기 메모리층과 상기 스위칭요소 사이에 구비된 중간전극;을 더 포함하는 메모리소자.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
KR1020100084970A 2010-08-31 2010-08-31 비휘발성 메모리요소 및 이를 포함하는 메모리소자 KR101744758B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100084970A KR101744758B1 (ko) 2010-08-31 2010-08-31 비휘발성 메모리요소 및 이를 포함하는 메모리소자
CN2011101306913A CN102386325A (zh) 2010-08-31 2011-05-17 非易失性存储元件和包括该非易失性存储元件的存储装置
US13/115,549 US8772750B2 (en) 2010-08-31 2011-05-25 Non-volatile memory elements and memory devices including the same
EP11175374A EP2423963A3 (en) 2010-08-31 2011-07-26 Non-volatile memory elements and memory devices including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100084970A KR101744758B1 (ko) 2010-08-31 2010-08-31 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Publications (2)

Publication Number Publication Date
KR20120020989A KR20120020989A (ko) 2012-03-08
KR101744758B1 true KR101744758B1 (ko) 2017-06-09

Family

ID=44582288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100084970A KR101744758B1 (ko) 2010-08-31 2010-08-31 비휘발성 메모리요소 및 이를 포함하는 메모리소자

Country Status (4)

Country Link
US (1) US8772750B2 (ko)
EP (1) EP2423963A3 (ko)
KR (1) KR101744758B1 (ko)
CN (1) CN102386325A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019175673A1 (en) * 2018-03-16 2019-09-19 4D-S, Ltd. Resistive memory device having a template layer

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012057499A2 (ko) * 2010-10-26 2012-05-03 한양대학교 산학협력단 정류특성 또는 오믹 접합층을 가지는 저항변화 메모리
KR20130020426A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20130066288A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
KR102022554B1 (ko) * 2012-05-11 2019-09-18 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR101929941B1 (ko) * 2012-08-10 2018-12-18 삼성전자 주식회사 저항 변화 물질 소자 및 이를 적용한 디바이스
US9343207B2 (en) 2012-09-05 2016-05-17 Ulvac, Inc. Resistance change device, and method for producing same
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
CN103904212B (zh) * 2012-12-26 2016-08-10 华邦电子股份有限公司 非挥发性存储器
KR101956795B1 (ko) * 2013-11-15 2019-03-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9306160B2 (en) * 2014-06-19 2016-04-05 Macronix International Co., Ltd. Memory device having oxygen control layers and manufacturing method of same
TWI553854B (zh) * 2014-08-08 2016-10-11 旺宏電子股份有限公司 具有含氧控制層之記憶裝置及其製造方法
FR3031416B1 (fr) * 2015-01-06 2018-09-07 Commissariat Energie Atomique Cellule memoire non volatile resistive et son procede de fabrication
CN105552219B (zh) * 2015-12-10 2019-02-01 上海交通大学 具有自整流特性的rram存储单元结构及其制备方法
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10297611B1 (en) * 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US20220013719A1 (en) * 2018-11-21 2022-01-13 The Research Foundation For The State University Of New York Resistive random access memory device
US11737286B2 (en) 2018-11-21 2023-08-22 The Research Foundation For The State University Of New York Selector devices for a memory cell
CN110379919B (zh) * 2019-05-30 2021-04-02 西安电子科技大学 一种阻变存储器及其制备方法
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252193A1 (en) * 2006-04-28 2007-11-01 Samsung Electronics Co., Ltd. Non-volatile memory devices including variable resistance material
US20090026434A1 (en) * 2007-07-25 2009-01-29 Malhotra Sandra G Nonvolatile memory elements
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351450B1 (ko) 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US7608467B2 (en) * 2004-01-13 2009-10-27 Board of Regents University of Houston Switchable resistive perovskite microelectronic device with multi-layer thin film structure
US7208372B2 (en) 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
KR100718155B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP5010891B2 (ja) * 2006-10-16 2012-08-29 富士通株式会社 抵抗変化型素子
KR20080096283A (ko) 2007-04-27 2008-10-30 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
WO2008149484A1 (ja) 2007-06-05 2008-12-11 Panasonic Corporation 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
JP2009021524A (ja) 2007-07-13 2009-01-29 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
US8062918B2 (en) 2008-05-01 2011-11-22 Intermolecular, Inc. Surface treatment to improve resistive-switching characteristics
US8008096B2 (en) 2008-06-05 2011-08-30 Intermolecular, Inc. ALD processing techniques for forming non-volatile resistive-switching memories
KR100983175B1 (ko) 2008-07-03 2010-09-20 광주과학기술원 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법
KR100960013B1 (ko) 2008-07-24 2010-05-28 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US8362454B2 (en) 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
JP2010165950A (ja) 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070252193A1 (en) * 2006-04-28 2007-11-01 Samsung Electronics Co., Ltd. Non-volatile memory devices including variable resistance material
US20100065803A1 (en) * 2006-12-04 2010-03-18 Electronics And Telecommunications Research Institute Memory device and manufacturing method thereof
US20090026434A1 (en) * 2007-07-25 2009-01-29 Malhotra Sandra G Nonvolatile memory elements

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019175673A1 (en) * 2018-03-16 2019-09-19 4D-S, Ltd. Resistive memory device having a template layer
US10622559B2 (en) 2018-03-16 2020-04-14 4DS Memory, Limited Resistive memory device having a template layer
US10734577B2 (en) 2018-03-16 2020-08-04 4DS Memory, Limited Resistive memory device having a template layer
US10847717B2 (en) 2018-03-16 2020-11-24 4DS Memory, Limited Resistive memory device having a template layer
US10862028B2 (en) 2018-03-16 2020-12-08 4DS Memory, Limited Resistive memory device having a template layer
US11043633B2 (en) 2018-03-16 2021-06-22 4DS Memory, Limited Resistive memory device having a template layer

Also Published As

Publication number Publication date
EP2423963A2 (en) 2012-02-29
US20120049145A1 (en) 2012-03-01
US8772750B2 (en) 2014-07-08
EP2423963A3 (en) 2013-01-23
KR20120020989A (ko) 2012-03-08
CN102386325A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
KR101744758B1 (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20120021539A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101929941B1 (ko) 저항 변화 물질 소자 및 이를 적용한 디바이스
KR20120010050A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
TW589753B (en) Resistance random access memory and method for fabricating the same
KR20130052371A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR20130020426A (ko) 비휘발성 메모리요소 및 이를 포함하는 메모리소자
TWI419171B (zh) 交錯式記憶體陣列裝置
KR20120139082A (ko) 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
KR20110074354A (ko) 메모리소자 및 그 동작방법
JP2007294925A5 (ko)
US9368721B1 (en) Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application
KR20140069663A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20090037277A (ko) 크로스 포인트 메모리 어레이
JP2014011391A (ja) 半導体記憶装置
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
WO2017039611A1 (en) Material stacks for low current unipolar memristors
KR102638056B1 (ko) 스위치 및 그 제조 방법과, 이를 포함하는 저항성 메모리 셀 및 전자 장치
KR101915686B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR102022554B1 (ko) 비휘발성 메모리 장치
KR20140081135A (ko) 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법
US20160141335A1 (en) Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application
KR20230173372A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant