JP2010165950A - 不揮発性半導体メモリ及びその製造方法 - Google Patents

不揮発性半導体メモリ及びその製造方法 Download PDF

Info

Publication number
JP2010165950A
JP2010165950A JP2009008192A JP2009008192A JP2010165950A JP 2010165950 A JP2010165950 A JP 2010165950A JP 2009008192 A JP2009008192 A JP 2009008192A JP 2009008192 A JP2009008192 A JP 2009008192A JP 2010165950 A JP2010165950 A JP 2010165950A
Authority
JP
Japan
Prior art keywords
film
lower electrode
resistance change
carbon
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009008192A
Other languages
English (en)
Inventor
Kazuhiko Yamamoto
山本　　和彦
Kazuyuki Yahiro
和之 八尋
Tsukasa Nakai
司 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009008192A priority Critical patent/JP2010165950A/ja
Priority to US12/545,326 priority patent/US8395138B2/en
Priority to TW098138295A priority patent/TWI455383B/zh
Priority to KR1020100003803A priority patent/KR101205047B1/ko
Publication of JP2010165950A publication Critical patent/JP2010165950A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】炭素系材料を抵抗変化膜に用いた不揮発性メモリ素子において、炭素膜と電極界面の特性を安定化させ、ひいては抵抗変化特性を安定して動作させうる不揮発性メモリ素子とその製造方法とを提供する。
【解決手段】炭素系の膜を抵抗変化層として用いた不揮発性半導体メモリであって、基板１１上に設けられた下部電極１２と、下部電極１２上に設けられた、窒素を含み炭素を主成分とする膜からなるバッファ層１３と、バッファ層１３上に設けられた、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化層１４と、抵抗変化層１４上に設けられた上部電極１６とを備えた。
【選択図】 図２

Description

本発明は、炭素系の膜を抵抗変化層として用いた不揮発性半導体メモリ及びその製造方法に関する。
近年、小型大容量の情報記録再生装置（記憶装置）の需要が急速に拡大してきている。その中でも、ＮＡＮＤ型フラッシュメモリ及び小型ＨＤＤ（hard disk drive）は、急速な記録密度の進化を遂げ、大きな市場を形成するに至っている。このような状況の下、記録密度の限界を大幅に超えることを目指した新規メモリのアイデアが幾つか提案されている。その中で、低抵抗状態と高抵抗状態とを有する抵抗変化材料を用いた不揮発性半導体メモリが注目されている（例えば、非特許文献１，２参照）。
この種のメモリのセルは通常、抵抗変化層と、抵抗変化層を挟む電極から構成されている。抵抗変化層は、異なる二つ以上の電気抵抗状態を取ることができ、電極間に電圧パルスの印加、若しくは一定の閾値電圧若しくは閾値電流を印加することにより、抵抗変化層の抵抗状態を変化させ、その抵抗値の違いをデータに対応させて記録する。さらに、データは非破壊で読み出しを行うことができる特徴を持つ。
現在、開発されている抵抗変化型メモリ素子材料は、ニッケル酸化物（ＮｉＯ）や、ストロンチウムジルコニウム酸化物（ＳｒＺｒＯ3）など多元系酸化物など、金属酸化物であることが多い。しかし、一般に金属酸化物は組成や結晶構造を制御して作製することが難しくまた特性が不安定なため、再現性良い電気特性を得ることが困難である。そのため、好適な抵抗変化層の材料探索がなされているが、未だ決定的な材料は見出せていない。
一方、カーボン・ナノ・チューブやフラーレンを含む炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている。基本的に単一の炭素元素で構成されているため、組成の制御が比較的容易でプロセスを安定させやすいメリットがある。しかし、炭素系材料を抵抗変化層とする記憶素子においては、抵抗変化層と接触する下部電極とは密着性が低く、かつストレスの影響により剥がれる問題がある。
P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002) P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann and G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766
本発明の目的は、炭素を主成分とする抵抗変化層を用いて高密度記録を実現することができ、且つ抵抗変化層と電極との密着性を向上させて膜剥がれを防止し得る不揮発性半導体メモリ及びその製造方法を提供することにある。
本発明の一態様に係わる不揮発性半導体メモリは、基板上に設けられた下部電極と、前記下部電極上に設けられた、窒素を含み炭素を主成分とする膜からなる第１のバッファ層と、前記第１のバッファ層上に設けられた、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、前記抵抗変化膜上に設けられた上部電極と、を具備してなることを特徴とする。
また、本発明の別の一態様に係わる不揮発性半導体メモリの製造方法は、基板上に下部電極を形成する工程と、前記下部電極上に、窒素を含み炭素を主成分とする膜からなるバッファ層を形成する工程と、前記バッファ層上に、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜を形成する工程と、前記抵抗変化膜上に上部電極を形成する工程と、を含むことを特徴とする。
また、本発明の更に別の一態様に係わる不揮発性半導体メモリの製造方法は、基板上に下部電極を形成する工程と、前記下部電極を還元性雰囲気中で熱処理、又はプラズマ雰囲気に晒すことにより、酸素成分を除去する工程と、前記酸素成分の除去処理が施された下部電極上に、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜を形成する工程と、前記抵抗変化膜上に上部電極を形成する工程と、を含むことを特徴とする。
本発明によれば、炭素を主成分とする抵抗変化層を用いて高密度記録を実現するのは勿論のこと、抵抗変化層と電極との間に窒素を含み炭素を主成分とする膜からなるバッファ層を挿入することにより、抵抗変化層と電極との密着性を向上させることができる。従って、抵抗変化層と電極との膜剥がれを防止することができ、信頼性の向上をはかることができる。
本発明の原理を説明するためのもので、電極上に抵抗変化層を形成した場合に水や水酸基が形成される様子を示す模式図。 第１の実施形態に係わる抵抗変化素子（不揮発性半導体メモリ）の素子構造を示す断面図。 第２の実施形態に係わる抵抗変化素子（不揮発性半導体メモリ）の素子構造を示す断面図。 第３の実施形態に係わるクロスポイント型不揮発性半導体記憶装置の回路構成を示す図。 第３の実施形態の不揮発性半導体記憶装置に用いたメモリのセルアレイ部の構造を示す斜視図。 第３の実施形態の不揮発性半導体記憶装置に用いたメモリセルの構造を示す断面図。 具体的な実施例を説明するためのもので、図２の構造の抵抗変化素子の製造工程を示す断面図。 好適な窒化チタン表面の組成範囲を示す図。 好適な窒素ドープ炭素膜の組成範囲を示す図。 窒素ドープ炭素膜と炭素膜の電気抵抗率測定試験結果を示す図。 炭素膜の下に窒素ドープ炭素膜を形成した場合としない場合におけるＸＰＳ測定試験結果を示す図。
発明の実施形態を説明する前に、本発明の基本原理について説明する。
電極上に炭素系の抵抗変化層を形成する場合について考える。図１（ａ）に示すように、電極１としては、シリコンなど半導体基板上に形成したＴｉＮ膜を用いる。このとき、ＴｉＮ膜の表面が大気中の酸素等により酸化されるのを避けられず、ＴｉＮ膜上にてＴｉＮＯ膜が形成される。従って、電極１上に抵抗変化層を形成する場合、図１（ｂ）に示すように、抵抗変化層２は電極１のＴｉＮＯ膜に密着されることになる。
炭素系の抵抗変化層２は、一般にＣＶＤ法等により形成されるが、このときの原料は炭化水素系ガスであり、構成元素は炭素（Ｃ）と水素（Ｈ）から成る。このような炭素系材料は吸湿性が高く、膜中に水素，水，水酸基（ＯＨ基）などを取り込んで、経時的な特性変動を生じ易く、また電極に吸着した酸素と結合し、炭素系材料と電極との密着性が低下して空隙が形成され、抵抗変化特性が不安定化することが問題である。さらに、炭素系材料に電圧若しくは電流が印加されることで、電界により或いはジュール熱の発生により、膜中の不純物が移動して特性を変動させることも課題である。
このような抵抗変化層２を電極１上に直接密着させた場合、電極１のＴｉＮＯ膜表面に含まれる酸素，−ＯＨ基と、抵抗変化層２中の水素若しくは抵抗変化層２中に後工程で供給される水素とが反応し、抵抗変化層２と電極１との接触界面に水，水酸基が生成される。そして、これが抵抗変化層２と電極１との密着性を低下させると推測される。
そこで本発明者らは、抵抗変化層の水素と電極の酸素との反応を抑制するために鋭意研究した結果、抵抗変化層と電極との間に、水素と酸素が反応しにくいバッファ層を挟むことが有効であることを見出した。また、抵抗変化層を形成する前の前処理で電極表面の酸素を低減することも有効であることを見出した。
即ち、抵抗変化層と電極との間に、窒素を含み炭素を主成分とするバッファ層を挟むことにより、抵抗変化層に含有する水素と電極に含有する酸素との結合を抑制することができ、これによって膜剥がれを抑制することができる。また、電極の酸素濃度を低減することにより、抵抗変化層に含有する水素と電極に含有する酸素との結合を更に抑制することができ、これによっても膜剥がれを抑制することができる。
以下、上記の原理に基づく本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図２は、本発明の第１の実施形態に係わる抵抗変化素子（不揮発性半導体メモリ）の素子構造を示す断面図であり、図中の１１は基板，１２は下部電極、１３は第１のバッファ層、１４は抵抗変化層、１６は上部電極を示している。基本的な構成は従来構造と同様であるが、本実施形態では従来構造に加え、抵抗変化層１４と下部電極１２との間にバッファ層１３が形成されている。
下部電極１２及び上部電極１６は、導電性材料であればよく、抵抗値はバッファ層１３及び抵抗変化層１４よりも小さければ構わない。下部電極１２と上部電極１６に電圧を印加したとき、印加電圧は抵抗値の大きさに比例して分圧されるため、バッファ層１３及び抵抗変化層１４の電気抵抗値が高ければ、電圧がバッファ層１３及び抵抗変化層１４に印加され、抵抗変化動作できるからである。
さらに好適には、バッファ層１３の電気抵抗値は、抵抗変化層１４よりも低く設定することが望ましい。バッファ層１３の電気抵抗率が抵抗変化層１４のそれよりも低いと、バッファ層１３と抵抗変化層１４が同じ膜厚であれば、印加された電圧は抵抗変化層１４により大きく掛かるので、抵抗変化動作し易くなる。或いは、バッファ層１３の膜厚が抵抗変化層１４のそれよりも薄いと、バッファ層１３と抵抗変化層１４が同じ電気抵抗率であれば、印加された電圧は抵抗変化層１４により大きく掛かるので、抵抗変化動作し易くなる。
下部電極１２及び上部電極１６は、導電性金属、例えばチタン，ジルコニウム，ハフニウム，タンタル，タングステン，アルミニウム，シリコン，ルテニウム，イリジウム，白金の何れか、又はこれらの合金若しくは窒化物から構成される。
貴金属系材料は、リアクティブ・エッチングやウェット剥離プロセスが困難で、且つコストも高いため、一般にはチタン，ジルコニウム，ハフニウム，タンタル，タングステン，アルミニウム，シリコン、及びこれらの窒化物を用いることが容易で、より好適である。但し、貴金属材料であっても素子は動作することは言うまでもない。
抵抗変化層１４は、材料として炭素を含むものであればよい。例えば、微小な結晶粒径を有するグラファイト成分と、長秩序を持たない結晶構造の乱れた、いわゆる無定形炭素、若しくはアモルファス・カーボンの混合体から構成してもよい。
グラファイト成分は、その一部又は全部を、カーボン・ナノ材料としても構わない。カーボン・ナノ材料には、シングル・ウォール、ダブル・ウォール、マルチ・ウォールのカーボン・ナノ・チューブ、フラーレンを含む、微小なナノ・オーダー・スケールのカーボンからなる立体構造体である。
抵抗変化層１４の電気抵抗値は、異なる二つ以上の状態が存在し、可逆的に変化する。より具体的には、閾値電圧以上の電圧印加、または閾値電流以上の電流フロー、又は閾値電荷以上の電荷注入を、下部電極１２と上部電極１６を介して加えることにより、抵抗変化層１４の電気抵抗値は、上記二つ以上の状態から選ばれる一つの状態から、他の状態へと変化する。例えば、閾値電圧、閾値電流、閾値電荷量以上を加えると、低抵抗状態であれば高抵抗状態へ、高抵抗状態であれば低抵抗状態へと変化する。
このような効果が得られる原理は明確ではないが、炭素膜の結晶状態が電圧、電流又は電荷の印加により変化している可能性がある。例えば、アモルファス状態から結晶化状態に、あるいは炭素原子の結合がｓｐ２結合からｓｐ３結合への変化などである。
バッファ層１３は、材料として窒素を含む炭素膜である。バッファ層１３により、下部電極１２と抵抗変化層１４との密着性が向上し、最適な抵抗変化特性が得られ、且つ抵抗変化特性は繰り返し抵抗変化による劣化耐性も増し、その素子信頼性が向上する。炭素膜中に含まれる窒素の割合は、１０原子％以上が望ましい。１０原子％以上であれば、下記に示すバッファ層として機能するからである。さらに好適には、５０原子％以下がよい。窒素の組成比が高くなると電気抵抗率が上昇するので、電気抵抗値が高くなり、抵抗変化膜に電圧を十分に印加できなくなる恐れがある。しかし、この場合には、バッファ層１３の膜厚を薄く設定すればよい。
下部電極１２は、導電性金属膜であるが、前記導電性金属膜を堆積した後で、その最表面は大気中の水分や酸素が吸着したり、ウェット・クリーニング・プロセスなどにより、表面は酸化され、若しくは水酸基などで覆われている。
一方、抵抗変化層１４である炭素膜は、その膜中に水素を含んでいる。水素は、炭素膜を化学気相成長法で堆積形成した場合や、炭素膜をウェット・クリーニング・プロセスを経て清浄化したり、ドライエッチング後の残渣処理などで洗浄する場合、若しくは素子に付随する駆動用トランジスタの特性を安定化させる水素熱処理など、半導体プロセスにおける様々な水素雰囲気中での処理で、容易に導入される。
本実施形態の構造であれば、下部電極１２と抵抗変化層１４との間に挿入したバッファ層１３の存在により、下部電極１２の酸素を含む層と、抵抗変化層１４に含まれる水素とが反応し、揮発性の水（Ｈ2Ｏ）が生成されるのを抑制することができる。このため、下部電極１２と抵抗変化層１４が剥離するのを未然に防止することができ、信頼性の向上をはかることができる。
また、バッファ層１３は、膜中に窒素を含むことにより、下部電極１２と抵抗変化層１４の不純物の拡散及び反応を妨げ、下部電極１２と抵抗変化層１４の剥離を防ぐことができる。下部電極１２と抵抗変化層１４が剥離しなければ、抵抗変化層１４に十分な電圧、電流が印加、若しくは電荷注入できるため、抵抗変化動作を長期間に及んで維持することができる。より好適には、下部電極１２の表面の酸素濃度が低いことが望ましく、下部電極１２の酸素濃度は３０原子％以下が望ましい。
（第２の実施形態）
図３は、本発明の第２の実施形態に係わる抵抗変化素子（不揮発性半導体メモリ）の素子構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、抵抗変化層１４と下部電極１２との間だけではなく、抵抗変化層１４と上部電極１６との間にもバッファ層１５を設けたことにある。即ち、抵抗変化層１４と下部電極１２との間には第１のバッファ層１３が形成され、抵抗変化層１４と上部電極１６との間には第２のバッファ層１５が形成されている。バッファ層１５はバッファ層１４と同じ材料であればよい。
このような構成であれば、先の第１の実施形態と同様の効果が得られるのは勿論のこと、抵抗変化層１４と上部電極１６との剥がれも防止することができ、更なる信頼性の向上をはかることができる。
（第３の実施形態）
図４は、本発明の第３の実施形態に係わるクロスポイント型の不揮発性半導体記憶装置の回路構成を示す図である。
複数本のワード線ＷＬ（ＷＬi-1，ＷＬi，ＷＬi+1）と複数本のビット線ＢＬ（ＢＬj-1，ＢＬj，ＢＬj+1）はそれぞれ平行配置され、ワード線ＷＬはＸ方向に延び、ビット線ＢＬはＹ方向に延びている。図では３本のみを示すが、実際には多数のワード線ＷＬ及びビット線ＢＬが配置されている。
ワード線ＷＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＲＳＷを経由してワード線ドライバ＆デコーダ３１に接続され、ビット線ＢＬの一端はそれぞれ、選択スイッチとしてのＭＯＳトランジスタＣＳＷを経由してビット線ドライバ＆デコーダ＆読み出し回路３２に接続されている。
ＭＯＳトランジスタＲＳＷのゲートには、１本のワード線（ロウ）を選択するための選択信号Ｒ（Ｒi-1，Ｒi，Ｒi+1）が入力され、ＭＯＳトランジスタＣＳＷのゲートには、１本のビット線（カラム）を選択するための選択信号Ｃ（Ｃj-1，Ｃj，Ｃj+1）が入力される。
メモリセルは、ワード線ＷＬとビット線ＢＬとの各交差部に配置される。即ち、ワード線ＷＬとビット線ＢＬとの交差部にメモリセル３３を配置した、いわゆるクロスポイント型セルアレイ構造となっている。また、メモリセル３３は、第１の実施形態と同様に抵抗変化材料を用いたものであり、メモリセル３３には記録／再生時における回り込み電流（sneak current）を防止するためのダイオード３４が直列に接続されている。
図５は、図４の半導体記憶装置に用いたメモリセルアレイ部の構造を示している。
半導体基板３０上には、ワード線ＷＬとビット線ＢＬが配置され、これら配線の交差部にメモリセル３３及びダイオード３４が配置される。このようなクロスポイント型セルアレイ構造の特長は、メモリセル３３に個別にＭＯＳトランジスタを接続する必要がないため、高集積化に有利な点にある。
メモリセルは、例えば図６に示すように、ワード線ＷＬとビット線ＢＬとの間に、下部電極１２，バッファ層１３，抵抗変化層１４，上部電極１６のスタック構造を配置することにより構成される。そして、１つのメモリセルにより１ビットデータを記憶するものとなっている。また、ダイオード３４は、ワード線ＷＬとメモリセルとの間に配置される。なお、ダイオード３４は、電圧の向きのみによってセット／リセットを変える場合には省略したほうが好ましい。
［書き込み／消去／読み出し動作］
図４乃至図６を用いて、本実施形態の半導体記憶装置の書き込み／消去／読み出し動作を説明する。ここでは、図４中に点線Ａで囲んだメモリセルを選択し、これについて書き込み／消去／読み出し動作を実行するものとする。
書き込み動作（セット動作）は、選択されたメモリセルに電圧を印加し、そのメモリセル内に電位勾配を発生させて電流パルスを流せばよいため、例えばワード線ＷＬi の電位をビット線ＢＬj の電位よりも相対的に高くする。ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、ワード線ＷＬi に正の電位を与えればよい。
なお、書き込み時には、非選択のワード線ＷＬi-1，ＷＬi+1 及び非選択のビット線ＢＬj-1，ＢＬj+1 については、全て同電位にバイアスしておくことが好ましい。また、書き込み前のスタンバイ時には、全てのワード線ＷＬi-1，ＷＬi，ＷＬi+1 及び全てのビット線ＢＬj-1，ＢＬj，ＢＬj+1 をプリチャージしておくことが好ましい。
消去動作（リセット動作）は、選択されたメモリセルに大電流パルスを流すことにより発生するジュール熱とその残留熱、若しくは印加電圧、若しくは電流のエネルギーそのものを利用するため、例えばワード線ＷＬi の電位をビット線ＢＬj の電位よりも相対的に高くする。ビット線ＢＬj を固定電位（例えば、接地電位）とすれば、ワード線ＷＬi に正の電位を与えればよい。
このとき、点線Ａで囲まれた選択されたメモリセルでは、記録状態とは逆の変化が起こり、再び元の状態に戻る。その結果、メモリセルは、低抵抗状態から高抵抗状態に変化し、リセット動作（消去）が完了する。
読み出し動作は、電流パルスを点線Ａで囲まれた選択されたメモリセルに流し、そのメモリセルの抵抗値を検出することにより行う。但し、電流パルスは、メモリセルを構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路により発生した読み出し電流（電流パルス）をビット線ＢＬj から点線Ａで囲まれたメモリセルに流し、読み出し回路によりそのメモリセルの抵抗値を測定する。
［抵抗変化素子の製造方法］
メモリセル部の抵抗変化素子を製造するには、基板上に、下部電極１２を形成し、下部電極１２上にバッファ層１３として窒素を含む炭素膜を堆積し、バッファ層１３の上に、抵抗変化層１４として炭素膜を形成し、抵抗変化層１４の上に上部電極１６を形成する。基板と下部電極１２の間に、別の層や構造が形成されていても構わない。例えば、基板と下部電極１２の間に、トランジスタやダイオードが形成されていても構わない。
抵抗変化型メモリセルの製造において、バッファ層１３の堆積前に、下部電極１２の表面の酸化種を除去することが望ましい。下部電極１２の表面の酸素と、上層に堆積する炭素膜（抵抗変化膜）１４に含まれる水素が反応すると、Ｈ2Ｏが形成され、密着性を著しく低下させてしまうためである。
下部電極１２の表面の酸化種除去は、還元性雰囲気中で熱処理することにより行う。水素やアンモニアなどの還元性ガス雰囲気中で、４００℃以上の温度で熱処理を行う。熱分解により生成した水素と下部電極１２の表面の酸化種が反応して脱離し、下部電極１２の表面に形成された酸素を含む不純物を除去する。
また、下部電極１２の酸素除去には、水素，ヘリウム，アルゴン，窒素やこれらの混合ガスを、プラズマ放電やＵＶ光照射などにより励起することでラジカル種を生成し、よりリアクティブに反応させて効率的に行っても構わない。
さらにより好適には、下部電極１２の形成工程と、バッファ層１３，抵抗変化層１４の成膜は、真空中で連続して行うことが好ましい。より具体的には、下部電極１２の形成工程から上部電極１６の形成工程までを１×１０-3Torr以下の真空度で行うのが望ましい。これにより、大気に曝すことで形成される酸素の吸着を真空中に保持することにより防止でき、低濃度とすることで、酸素除去を容易にすることができるからである。また、低濃度の残留酸素濃度に制御された不活性ガスで充填された環境に保持し、各工程を処理しても構わない。つまり、下部電極１２の表面をできるだけ酸化しないことが重要である。
続いて、バッファ層１３として窒素ドーピングされた炭素膜を、下部電極１２上に成膜する。成膜方法には、ＣＶＤ法，スパッタ法，パルスレーザー法などを用いて行う。
ＣＶＤ法を用いて行う場合、反応ガスとしてアセチレン（Ｃ2Ｈ2）、プロピレン（Ｃ3Ｈ6）等の炭化水素系ガスを使用し、真空中で加熱されたウエハ表面に、窒素と同時に供給する。また、反応ガスの分解を促進するために、プラズマを用いたプラズマＣＶＤ法でも構わない。ウエハ温度は反応ガスを分解し、且つ効率的に窒素を導入するために４００℃以上が望ましい。
スパッタ法を用いて行う場合、高真空中で炭素ターゲットをアルゴンと窒素の混合雰囲気中でスパッタリング堆積する。アルゴンと窒素の混合比を変えることによって、窒素の組成を制御することも可能である。
続いて、抵抗変化層１４としての炭素膜を、バッファ層１３の上に成膜する。成膜方法には、ＣＶＤ法，スパッタ法，パルスレーザー法などを用いて成膜を行う。ＣＶＤ法を用いて行う場合、反応ガスとしてアセチレン（Ｃ2Ｈ2）、プロピレン（Ｃ3Ｈ6）等の炭化水素系ガスを、真空中で加熱されたウエハ表面に供給することによって、炭素膜を堆積することができる。また、反応ガスの分解を促進するために、プラズマを用いたプラズマＣＶＤ法でも構わない。ウエハの温度は反応ガスを分解するため３００℃以上が望ましい。なお、炭化水素系ガスを用いているため、炭素膜中には、成膜条件により異なるが、０．０１原子％から２０原子％程度の水素が残留する。
スパッタ法を用いて行う場合、高真空中で炭素ターゲットをアルゴン雰囲気中でスパッタリングを行う。スパッタリングで成膜した場合、水素を用いないプロセスであるため、成膜直後は水素を含まない特徴がある。
スパッタ成膜直後の炭素膜は水素を含まない膜であるが、一般に微細なメモリ素子へ加工する際には、リアクティブ・エッチングやその後の洗浄工程などを経て水素が混入してしまい、結果として下部電極１２の酸化種と炭素膜に新たに導入された水素とが反応してしまい、抵抗変化動作が妨げられる。従って、スパッタ膜を用いた場合でも、バッファ層１３を挟むことによる改善効果があることは言うまでもない。
炭素膜の電気抵抗率は、成膜条件に依存し、一般に低温で成膜するほど高く、熱処理を加えることで低下する。所望の抵抗変化素子の抵抗値が得られるように、炭素膜を成膜後、不活性ガス雰囲気中で熱処理を行っても構わない。
最後に抵抗変化層１４の上に、バッファ層１５を挟んだ後で、上部電極１６を形成する。バッファ層１５は、前記バッファ層１３と同じ方法で形成すればよい。
上部電極材料に含まれる酸素量が少ない場合、特に３０原子％以下の場合には、上部電極１６の下に形成するバッファ層１５は形成しなくても構わない。これは、抵抗変化層１４としての炭素層に含まれる水素と上部電極１６の酸素とが、膜剥れに至るほど反応しないためである。
［まとめ］
このような不揮発性半導体メモリを用いた半導体記憶装置によれば、炭素を主成分とする抵抗変化層を用いて高密度記録を実現するのは勿論のこと、抵抗変化層と各電極との界面における酸素濃度を低減させることにより、抵抗変化層と電極との密着性を向上させることができ、これらの膜剥がれを防止することができる。従って、素子としての信頼性を大幅に向上させることができる。なお、本実施形態では、半導体記憶装置についてのみ説明したが、本実施形態で提案する材料及び原理を、現在のハードディスクやＤＶＤなどの記録媒体に適用することも可能である。
以下に、実施例により本発明をより詳細に説明する。但し、本発明は、以下に示す実施例に限定されるものではない。
（実施例１）
図７は、前記図２に示した構造の抵抗変化素子の製造工程を示す断面図である。
まず、図７（ａ）に示すように、シリコン基板１１０上にシリコン酸化膜１１１を２００ｎｍ堆積した後、５ｎｍのチタンと１０ｎｍの窒化チタン膜を形成し、さらに５０ｎｍのタングステンと１０ｎｍの窒化チタンを積層して堆積し、下部電極１１２とした。
シリコン酸化膜１１１は減圧ＣＶＤ法を用いて、原料にＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ2Ｈ5)4）を使って成膜した。他の成膜方法、或いは熱酸化を用いてシリコン酸化膜１１１を形成しても構わない。このシリコン酸化膜１１１を形成するのは、シリコン基板１１０と下部電極金属が反応して、異常成長し欠陥を生成させないためである。
また、チタンは、窒化チタンとシリコン酸化膜の密着性を高めて、剥れにくくするためである。窒化チタンの膜厚は任意であるが、５ｎｍ以上が望ましい。５ｎｍ以下では、窒化チタンが核成長している可能性が高く、原子レベルで平坦でない。さらに、厚くなると膜の応力のため密着性がかえって悪くなるため５０ｎｍ以下が望ましい。
タングステンは下部電極１１２の一部であり、下部電極１１２と上部パッドで接続する際に、下部電極１１２上に堆積した層間膜を過剰にエッチングさせ、コンタクトを形成するために、２０ｎｍ以上の膜厚が必要である。
タングステン上に形成した窒化チタンは、抵抗変化膜と接触する下部電極であり、抵抗変化特性に影響を与える。本実施例では、例として窒化チタンを挙げたが、チタン，ジルコニウム，ハフニウム，タンタル，タングステン，アルミニウム，シリコン，ルテニウム，イリジウム，白金、の何れかと、これらの合金、若しくは窒化物でも構わない。
図８は、下部電極表面が窒化チタンの場合における、好適な組成範囲を示している。窒化チタンは、成膜後に大気に晒したり、真空チャンバー内であっても搬送中に低真空度（例えば１×１０-3Torr以上）にすると残留酸素によって酸化され、その最表面は酸化され酸窒化チタンとなる。このとき、下部電極上に吸着した酸素層があると、上に炭素膜を堆積すると水素と反応して密着性が低下することは前記の通りである。
図８に示した範囲内であれば、密着性が損なわれず、良好な特性を得ることができる。なお、窒化チタンの組成については、窒素濃度が６０原子％以上になると、電気抵抗値が上昇するため電極として不向きである。また、窒素濃度が２０原子％以下になると、下部電極中チタンが上下層に拡散して積層構造組成が不安定になるため不向きである。さらに好適には、窒化チタンの窒素組成は４０原子％以上、６０原子％以下が望ましい。酸素の組成は３０原子％以下が望ましい。この範囲であれば、低抵抗電極が得られるとともに膜構造は安定であり、かつ密着性が低下しない。
次に、バッファ層１１３を形成するために、減圧ＣＶＤ法を用いて、窒素ドーピングした２ｎｍの炭素膜を堆積した。堆積には、プロピレン（Ｃ3Ｈ6）からなる原料ガスを、キャリアガスとなるヘリウム（Ｈｅ）で供給し、かつドーピング用に窒素ガスを同時に供給した。ウエハ温度は５００℃、プラズマ放電電力は１０００Ｗである。また、堆積前処理として、Ｈｅ若しくは窒素雰囲気中でプラズマ処理を行い、下部電極１１２の表面に形成された酸化層を低減、若しくは除去する。膜厚は２ｎｍ以上、１０ｎｍ以下が望ましい。２ｎｍ以上であればバッファ層としての効果があり、また厚すぎれば素子にかける電圧がより多く必要になるからである。
図９は、窒素ドーピングした炭素膜の好適な組成範囲を示している。炭素膜中に含まれる窒素の割合は、１０原子％以上が望ましい。１０原子％以上であれば、下記に示す、バッファ層として機能するからである。さらに上限は５０原子％以下がよい。窒素の組成比が高くなると電気抵抗率が上昇するので、電気抵抗値が高くなり、抵抗変化膜に電圧を十分に印加できなくなる恐れがある。この場合には、バッファ層１３の膜厚を薄く設定すればよい。さらに好適４０％以下が望ましい。４０原子％以下であれば、さらに抵抗値を下げることができる。水素の残留量は、成膜条件により異なるが２０原子％以下であれば、膜の特性を安定させることができ、２０原子％以上であれば、下部電極酸化量が３０原子％以上の場合、下部電極酸化層との反応により密着性が損なわれてしまう。
なお、本実施例ではＣＶＤ法による成膜例を挙げたが、スパッタ法を用いても構わない。スパッタ法で成膜する場合には、グラファイト等からなる炭素ターゲットをアルゴンと窒素の混合雰囲気中でスパッタリングして成膜を行う。
次に、抵抗変化層１１４を形成するために、減圧ＣＶＤ法を用いて、５０ｎｍの炭素膜を堆積した。堆積には、プロピレン（Ｃ3Ｈ6）からなる原料ガスを、キャリアガスとなるヘリウム（Ｈｅ）で供給した。ウエハ温度は５００℃、プラズマ放電電力は３００Ｗである。膜厚は２０ｎｍ以上、１００ｎｍ以下が望ましい。膜厚が薄いと電気抵抗値が低く、過大な電流が流れて素子を破壊し、逆に膜厚が厚いと電気抵抗値が高く、抵抗変化に必要な電圧印加、電流通電、電荷注入が十分にできないからである。
ＣＶＤ法では、炭化水素系のガスを反応ガスとして用いることが多いが、この場合、成膜の条件によっては、膜中に水素が残留することがある。この水素の残留量は、成膜条件により異なるが、２０原子％以下の範囲であることが望ましい。水素含有量が多いと、酸化された下部電極との反応がより進み易く、密着性の低下、ひいては素子の信頼性を劣化させてしまうからである。
なお、本実施例ではＣＶＤ法による成膜例を挙げたが、スパッタ法を用いても構わない。スパッタ法で成膜する場合には、グラファイト等からなる炭素ターゲットをアルゴンなどの不活性ガス中でスパッタリングして成膜を行う。
抵抗変化層１１４は、炭素膜について言及したが、材料として炭素を含むものであれば、その効果は同じであり、グラファイト、アモルファスカーボン、及びこれらの混合体、カーボン・ナノ材料を含む炭素の立体構造体でも構わない。
次に、上部電極１１６を形成するために、スパッタ法を用いて、１０ｎｍの窒化チタンと５０ｎｍのタングステンを積層して堆積した。本実施例では、例として窒化チタンとタングステンを示したが、他の導電性金属でも構わない。
次に、図７（ｂ）に示すように、公知のリソグラフィー技術と、リアクティブ・イオン・エッチングにより各層１１６〜１１３を電極形状に加工した後、図７（ｃ）に示すようにシリコン酸化膜を層間絶縁膜１１７として形成し、下部電極１１２と上部電極１１６に繋がるパッド１１８を形成した。
このようにして作製された抵抗変化素子に対し、ＪＩＳ（Japanese Industrial Standard）K5400 8.5 に記載のテープテストによる剥れ耐性試験を行った。すると、バッファ層１１３である窒素ドープ炭素膜がない場合、テープテスト後に抵抗変化層１１４は全剥離した。一方、バッファ層１１３がある場合、抵抗変化層１１４は剥離することはなく、更に後工程を通じても剥れることはなかった。
また、抵抗変化素子に対して、サンプルを壁開してその断面をＳＥＭ（走査型電子顕微鏡）で確認した。すると、バッファ層１１３である窒素ドープ炭素膜がない場合、下部電極１１２と抵抗変化層１１４の間に、局所的な空隙が形成されていた。一方、バッファ層１１３がある場合、下部電極１１２と抵抗変化層１１４は密着して接合されており、なおかつ後工程や追加熱処理を加えても接合面が剥離することはなかった。このように素子動作上、良好な特性を得て、なおかつ維持するためには、空隙がないことが必須であり、断面をＳＥＭで観察することにより良否を確認することができた。
図１０は、バッファ層１１３としての窒素ドープ炭素膜と抵抗変化層１１４としての炭素膜の電気抵抗率を示した実験結果である。窒素ドープ炭素膜の電気抵抗率は、炭素膜のそれに比べて一桁低い。従って、電極１１２，１１６間に印加された電圧を、バッファ層１１３で差ほど減衰させることなく、抵抗変化層１１４に効率良く印加することができる。また、窒素ドープ炭素膜と炭素膜の膜厚比を変えることで、抵抗変化層１１４である炭素膜に加わる電圧を調整することも可能である。
図１１は、バッファ層１１３としての窒素ドープ炭素膜と抵抗変化層１１４としての炭素膜の酸素１ｓ軌道のＸＰＳスペクトルを示した実験結果である。図中の実線は炭素膜のみを形成し窒素ドープ炭素膜は形成しない場合、破線は窒素ドープ炭素膜を介して炭素膜を形成した場合である。
窒化チタン下部電極上に、窒素ドープ炭素膜と炭素膜をそれぞれ２ｎｍ堆積した。なお、ＸＰＳ分析は厚膜では減衰してしまうため、２ｎｍと薄膜化した窒素ドープ炭素膜或いは炭素膜を通して、窒化チタン下部電極を分析した。酸素のＸＰＳ強度は、表面と光電子脱出深さ以内（主に１０ｎｍ程度以下）に存在する酸素量に対応しており、窒素ドープ炭素膜及びその成膜前に実施した酸素除去処理により、酸素のＸＰＳ強度が直接炭素膜を成膜した場合に比較して減少しており、これより下部電極表面上に形成される酸化層が低減できていることが示された。また、ウエハを壁開し断面を露出した上で、ＥＤＸ（エネルギー分散型Ｘ線分析装置）を用いた評価手法でも同様に下部電極部分の酸素の信号が少ないことが確認できた。
第１の実施例の構成において、窒素ドープした炭素膜の窒素組成が、０，１０，３０，４０原子％に対し、かつ抵抗変化部の径を３０，２，０．２，０．１，０．０５μｍφと可変させたサンプルを作製し、スィッチング特性を評価した。下記の（表１）に示す通り抵抗変化部の径が大きく窒素ドーピングした炭素バッファ膜がない場合除いて良好なスィッチング特性を得た。
Figure 2010165950
（表１）において、ＮＧはスイッチできなかったことを意味し、良好とはセット・リセット抵抗及び電圧等が得られたことを示す。抵抗変化部の径が大きい、即ち素子面積が広い場合には、欠陥等の影響を受け易く、スィッチング動作しにくい。素子面積が小さいほど、動作確率が高くなるが、窒素組成が０％、即ち窒素ドープした炭素膜がない場合には、密着性劣化の影響を受け易く、スィッチング動作しにくい。
以上説明したように、抵抗変化膜である炭素膜１１４と下部電極１１２の間に、バッファ層１１３である窒素ドーピングした炭素膜を挟むことによって、それぞれの膜の間での反応が抑制でき、物理的には剥れを抑制し、且つ電気的には安定した抵抗変化特性を実現することができた。
このように本実施例によれば、吸湿性が高く、かつ密着性が弱い炭素膜であっても、炭素系材料と電極との密着性が低下せず、従って抵抗変化特性が不安定化することを抑制することができる。さらに、多元系金属酸化物材料に比べて、組成の制御が容易であるため、比較的容易にメモリ素子を作製することができ、現在の不揮発性フラッシュメモリの記録密度をさらに高密度化させる次世代技術として産業上のメリットがある。
なお、本発明の例は、上述の実施形態及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
また、抵抗変化層は必ずしも炭素単体で構成される必要はなく、炭素を主成分とする膜であればよい。同様に、バッファ層は必ずしも窒素ドープの炭素膜である必要はなく、窒素がドープされ炭素を主成分とする膜であればよい。
１…電極
２…抵抗変化層
１１…基板
１２…下部電極
１３…第１のバッファ層
１４…抵抗変化層
１５…第２のバッファ層
１６…上部電極
３０…基板
３１…ワード線ドライバ＆デコーダ
３２…ビット線ドライバ＆デコーダ＆読み出し回路
３３…メモリセル
３４…ダイオード
ＷＬ…ワード線
ＢＬ…ビット線
１１０…基板
１１１…シリコン酸化膜
１１２…下部電極
１１３…窒素ドープ炭素層
１１４…抵抗変化層
１１６…上部電極
１１７…層間絶縁膜
１１８…電極パッド

Claims (5)

  1. 基板上に設けられた下部電極と、
    前記下部電極上に設けられた、窒素を含み炭素を主成分とする膜からなる第１のバッファ層と、
    前記第１のバッファ層上に設けられた、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜と、
    前記抵抗変化膜上に設けられた上部電極と、
    を具備してなることを特徴とする不揮発性半導体メモリ。
  2. 前記抵抗変化膜と前記上部電極との間に、窒素を含み炭素を主成分とする膜からなる第２のバッファ層を設けてなることを特徴とする請求項１記載の不揮発性半導体メモリ。
  3. 前記下部電極と前記抵抗変化膜との接合界面における酸素濃度が、３０原子％以下であることを特徴とする請求項１又は２に記載の不揮発性半導体メモリ。
  4. 基板上に下部電極を形成する工程と、
    前記下部電極上に、窒素を含み炭素を主成分とする膜からなるバッファ層を形成する工程と、
    前記バッファ層上に、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜を形成する工程と、
    前記抵抗変化膜上に上部電極を形成する工程と、
    を含むことを特徴とする不揮発性半導体メモリの製造方法。
  5. 基板上に下部電極を形成する工程と、
    前記下部電極を還元性雰囲気中で熱処理、又はプラズマ雰囲気に晒すことにより、酸素成分を除去する工程と、
    前記酸素成分の除去処理が施された下部電極上に、炭素を主成分とする膜からなり、電圧印加又は通電によって電気抵抗率が変化する抵抗変化膜を形成する工程と、
    前記抵抗変化膜上に上部電極を形成する工程と、
    を含むことを特徴とする不揮発性半導体メモリの製造方法。
JP2009008192A 2009-01-16 2009-01-16 不揮発性半導体メモリ及びその製造方法 Withdrawn JP2010165950A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009008192A JP2010165950A (ja) 2009-01-16 2009-01-16 不揮発性半導体メモリ及びその製造方法
US12/545,326 US8395138B2 (en) 2009-01-16 2009-08-21 Nonvolatile semiconductor memory having buffer layer containing nitrogen and containing carbon as main component
TW098138295A TWI455383B (zh) 2009-01-16 2009-11-11 非揮發性半導體記憶體及其製造方法
KR1020100003803A KR101205047B1 (ko) 2009-01-16 2010-01-15 불휘발성 반도체 메모리 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008192A JP2010165950A (ja) 2009-01-16 2009-01-16 不揮発性半導体メモリ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010165950A true JP2010165950A (ja) 2010-07-29

Family

ID=42336199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009008192A Withdrawn JP2010165950A (ja) 2009-01-16 2009-01-16 不揮発性半導体メモリ及びその製造方法

Country Status (4)

Country Link
US (1) US8395138B2 (ja)
JP (1) JP2010165950A (ja)
KR (1) KR101205047B1 (ja)
TW (1) TWI455383B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099659A (ja) * 2010-11-02 2012-05-24 Toshiba Corp 記憶装置及びその製造方法
JP2012182195A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置及びその製造方法
WO2012165018A1 (en) * 2011-06-02 2012-12-06 Kabushiki Kaisha Toshiba Nonvolatile resistance change element
WO2013011715A1 (en) * 2011-07-21 2013-01-24 Kabushiki Kaisha Toshiba Nonvolatile resistance change element
JP2013506293A (ja) * 2009-09-25 2013-02-21 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン−金属間接着を向上させるためのグルー層の表面安定化処理
US9391274B2 (en) 2010-12-01 2016-07-12 Canon Anelva Corporation Nonvolatile memory element and method of manufacturing the same
US9735201B2 (en) 2015-03-19 2017-08-15 Kabushiki Kaisha Toshiba Memory device
JP2017212299A (ja) * 2016-05-24 2017-11-30 ローム株式会社 半導体装置およびその製造方法
KR101822433B1 (ko) * 2016-05-27 2018-01-26 이화여자대학교 산학협력단 그래핀 다층막을 포함하는 비휘발성 저항 변화 메모리 디바이스, 및 그의 제조 방법
JP2021017616A (ja) * 2019-07-18 2021-02-15 株式会社アルバック 炭素薄膜の形成方法、および、炭素薄膜の形成装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110476B2 (en) 2008-04-11 2012-02-07 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
US8557685B2 (en) * 2008-08-07 2013-10-15 Sandisk 3D Llc Memory cell that includes a carbon-based memory element and methods of forming the same
JP2011171322A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP5023177B2 (ja) * 2010-03-24 2012-09-12 株式会社東芝 半導体記憶装置
JP2012004242A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 不揮発性記憶装置
US9105842B2 (en) * 2010-06-30 2015-08-11 International Business Machines Corporation Method for manufacturing a carbon-based memory element and memory element
KR20120021539A (ko) * 2010-08-06 2012-03-09 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US20120043518A1 (en) * 2010-08-18 2012-02-23 Applied Materials, Inc. Variable resistance memory element and fabrication methods
KR101744758B1 (ko) 2010-08-31 2017-06-09 삼성전자 주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
JP5591676B2 (ja) * 2010-12-14 2014-09-17 株式会社東芝 半導体記憶装置
JP2012182233A (ja) 2011-02-28 2012-09-20 Toshiba Corp 不揮発性記憶装置
US9054295B2 (en) * 2011-08-23 2015-06-09 Micron Technology, Inc. Phase change memory cells including nitrogenated carbon materials, methods of forming the same, and phase change memory devices including nitrogenated carbon materials
TWI571972B (zh) * 2014-05-12 2017-02-21 國立高雄應用科技大學 記憶體之電極改善方法及其構造
US10014383B2 (en) * 2014-12-17 2018-07-03 Infineon Technologies Ag Method for manufacturing a semiconductor device comprising a metal nitride layer and semiconductor device
JP2018163716A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 抵抗変化型メモリ
KR20180134123A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
KR20220132991A (ko) * 2021-03-24 2022-10-04 에스케이하이닉스 주식회사 전자 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825046A (en) * 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
TWI281748B (en) * 2001-12-18 2007-05-21 Matsushita Electric Ind Co Ltd Non-volatile memory
TW579568B (en) * 2003-01-24 2004-03-11 Phoenix Prec Technology Corp Substrate with embedded passive components and method for fabricating the same
DE102005017533A1 (de) * 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Nichtflüchtige ferroelektrische Speichervorrichtung
US8022382B2 (en) * 2005-03-11 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory devices with reduced programming current
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
KR100851548B1 (ko) 2007-01-23 2008-08-11 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US20080273369A1 (en) 2007-05-02 2008-11-06 Michael Angerbauer Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
KR20090107320A (ko) * 2008-04-08 2009-10-13 삼성전자주식회사 상변화 메모리 장치
US8309407B2 (en) * 2008-07-15 2012-11-13 Sandisk 3D Llc Electronic devices including carbon-based films having sidewall liners, and methods of forming such devices
WO2010009364A1 (en) * 2008-07-18 2010-01-21 Sandisk 3D, Llc Carbon-based resistivity-switching materials and methods of forming the same
WO2010029634A1 (ja) 2008-09-11 2010-03-18 株式会社 東芝 抵抗変化素子及び情報記録再生装置
JP2010225815A (ja) 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP4951044B2 (ja) 2009-08-28 2012-06-13 株式会社東芝 不揮発性メモリ装置及びその製造方法
JP2011171322A (ja) 2010-02-16 2011-09-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP5023177B2 (ja) 2010-03-24 2012-09-12 株式会社東芝 半導体記憶装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013506293A (ja) * 2009-09-25 2013-02-21 アプライド マテリアルズ インコーポレイテッド アモルファスカーボン−金属間接着を向上させるためのグルー層の表面安定化処理
JP2012099659A (ja) * 2010-11-02 2012-05-24 Toshiba Corp 記憶装置及びその製造方法
US9391274B2 (en) 2010-12-01 2016-07-12 Canon Anelva Corporation Nonvolatile memory element and method of manufacturing the same
JP2012182195A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012253192A (ja) * 2011-06-02 2012-12-20 Toshiba Corp 不揮発性抵抗変化素子
WO2012165018A1 (en) * 2011-06-02 2012-12-06 Kabushiki Kaisha Toshiba Nonvolatile resistance change element
US9882127B2 (en) 2011-06-02 2018-01-30 Toshiba Memory Corporation Nonvolatile resistance change element
JP2013026459A (ja) * 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
WO2013011715A1 (en) * 2011-07-21 2013-01-24 Kabushiki Kaisha Toshiba Nonvolatile resistance change element
US9865809B2 (en) 2011-07-21 2018-01-09 Toshiba Memory Corporation Nonvolatile resistance change element
US9735201B2 (en) 2015-03-19 2017-08-15 Kabushiki Kaisha Toshiba Memory device
JP2017212299A (ja) * 2016-05-24 2017-11-30 ローム株式会社 半導体装置およびその製造方法
KR101822433B1 (ko) * 2016-05-27 2018-01-26 이화여자대학교 산학협력단 그래핀 다층막을 포함하는 비휘발성 저항 변화 메모리 디바이스, 및 그의 제조 방법
JP2021017616A (ja) * 2019-07-18 2021-02-15 株式会社アルバック 炭素薄膜の形成方法、および、炭素薄膜の形成装置

Also Published As

Publication number Publication date
US8395138B2 (en) 2013-03-12
US20100181546A1 (en) 2010-07-22
KR20100084482A (ko) 2010-07-26
TWI455383B (zh) 2014-10-01
TW201029240A (en) 2010-08-01
KR101205047B1 (ko) 2012-11-26

Similar Documents

Publication Publication Date Title
JP2010165950A (ja) 不揮発性半導体メモリ及びその製造方法
JP4951044B2 (ja) 不揮発性メモリ装置及びその製造方法
JP4815804B2 (ja) 記憶素子及び記憶装置
JP2010141046A (ja) 不揮発性半導体メモリ及び半導体記憶装置
JP4792714B2 (ja) 記憶素子及び記憶装置
US9129673B2 (en) Superlattice recording layer for a phase change memory
JP2011014640A (ja) 不揮発性半導体記憶装置
TWI489591B (zh) 利用一以充填而非蝕刻形成之孔洞製成的記憶體裝置
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
WO2006009090A1 (ja) 記憶素子
CN102194512A (zh) 存储元件、存储装置以及存储装置操作方法
JP2010192800A (ja) 不揮発性半導体記憶装置
JP2012169469A (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
KR102133615B1 (ko) 기억 소자 및 기억 장치
WO2004084306A1 (ja) 記憶素子及びこれを用いた記憶装置
JP6308136B2 (ja) 記憶素子および記憶装置
JP4460363B2 (ja) 半導体装置及びその製造方法
JP2011171322A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
WO2011065537A1 (ja) 不揮発性半導体記憶装置
JP5434967B2 (ja) 記憶素子及び記憶装置
JP2012160640A (ja) 不揮発性半導体記憶装置
JP2012004277A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2012114226A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403