WO2004084306A1

WO2004084306A1 - 記憶素子及びこれを用いた記憶装置

Info

Publication number: WO2004084306A1
Application number: PCT/JP2004/003686
Authority: WO
Inventors: Katsuhisa Aratani; Akira Kouchiyama; Minoru Ishida
Original assignee: Sony Corporation
Priority date: 2003-03-20
Filing date: 2004-03-18
Publication date: 2004-09-30
Also published as: KR101058856B1; US20050226062A1; US9564583B2; TWI245288B; TW200509132A; KR20050108318A

Abstract

情報の記録及び読み出しを容易に行うことができ、比較的簡単な製造方法で容易に製造することができる記憶素子及びこれを用いた記憶装置を提供する。第1の電極2及び第2の電極5の間にアモルファス薄膜4が挟まれて構成され、第1の電極2及び第2の電極5の少なくとも一方の電極5がAg又はCuを含み、アモルファス薄膜4がGeとS,Se,Te,Sbから選ばれる1つ以上の元素とから成る記憶素子10を構成する。また、この記憶素子10と、第1の電極2側に接続された配線と、第2の電極5側に接続された配線とを有して、記億素子10を多数配置して記憶装置を構成する。

Description

明細書

記憶素子及ぴこれを用いた記憶装置技分野

本発明は、情報を記録することでき憶素子及ぴこの記憶子を用いた記憶装置に係わる o 背 ~技術

=tンピユータ等の'隋報機器にいては、ランダム · アクセス · メモリとして、動作が高速で、高密度の D R A Mが広く使用されている o

しかしながら、 D R A Mは、電子機器に用いられる一般的な論理回路 L S I や信号処理と比較して、製造プ口セスが複雑であるため、製造コストが高くなつている o

また、 D R A Mは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレツシュ動作、即ち書き込んだ情報（デ一タ）を ©1： iし、増幅し直して、再度書き込み直す動作を行う必要があ -D o

そこで、電源を切つても情報が消えない不揮発性のメモリとして、例えば F e R A M (強誘電体メモリ）や M R A M (磁気記憶素子）等が提案されている。

これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。

また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。

しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化を図っていくに従い、記憶素子としての特性を確保することが困難になる。

このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。

そこで、縮小化に適した構成のメモリとしてヽ新しいタイプの pし憶素子が提案されている。

この記憶素子は、 2つの電極の間に、ある金属を含むィオン導体を挟んだ構造である。

そして、 2つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることによって、 2つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散することによって、イオン導電体の抵抗或いはキャパシタンス等の電気特性が変化する。

この特性を利用してメモリデバイスを構成することが可能である (例えば、下記特許文献 1、下記非特許文献 1参照。）。

具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、 A s S， G e S , G e S e に A g，

C u或いは Z nが固溶された材料からなり、 2つの電極のいずれか一方の電極には、 A g， C u或いは Z nを含んでいる（下記特許文献 1参照）。

また、この記憶素子の製造方法として、基板上にカルコゲナイドから成るイオン導電体を堆積させた後に、金属を含む電極をィオン導電体上に堆積させ、イオン導電体の光学ギャップ以上のェネルギーを有する光を照射する、或いは熱を加えることによって、金属をイオン導電体中に拡散させて固溶させる方法により、金属を含有するイオン導電体を形成する方法が提案されている。

さらにまた、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、 C r 力 S ドープされた S r Z r O ₃結晶材料を、 S r R u 0 ₃或いは P t による下部電極と A u或いは P t による上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリを報告している (下記非特許文献 2参照）。

ただし、原理等の詳細は不明である。

特許文献 1 ：特表 2 0 0 2— 5 3 6 8 4 0号公報

非特許文献 1 ：日経エレクトロ二タス 2 0 0 3. 1 . 2 0号（第 1 0 4頁）

非特許文献 2 ： A.Beck et al.， Appl. Phys. Lett., 77,(2000),pl39 しかしながら、上述した構成の記憶素子では、カルコゲナイドと金属との固溶体によりイオン導電体を構成しており、金属即ち例えば A g， C u , Z nが予め固溶されていることにより、金属イオンを拡散させて記録を行うために要する電流が多く必要になつてしまう。

また、記録の前後の抵抗値の変化量が、比較的小さい。

このため、記録した情報を読み出したときに、情報の内容を判別することが難しくなる。

さらに、イオン導電体の光学ギャップ以上のエネルギーを有する光を照射する、或いは熱を加えることによって、金属をイオン導電体中に拡散させて固溶させる製造方法は、製造工程を煩雑にしてしまう。

また、上述した、上部電極或いは下部電極のいずれかに A g或いは C uを含み、それらの電極に G e — S、あるいは、 G e — S eアモルファスカルコゲナイド材料が挟まれた構造の記憶素子では、温度上昇によりカルコゲナイド薄膜が結晶化を生じ、結晶化に伴って材料の特性が変化し、本来は高い抵抗の状態でデータを保持している部分が、高温環境下或いは長期保存時に、低い抵抗の状態に変化してしまう、等の問題を有する。

上部電極と下部電極との間の記録材料に結晶材料を用いた場合には、ァモルファス材料を用いた場合に比ぺると問題が多 < 、低価格で量産を行うことは難しい。

まず、結 as成長を行うために、下地材料が限定され、例ばヽ単結晶材料を用、る必' ¾が生し o 。

また、良質な結晶性を得るために、例えば 7 0 0 °cといつた温処理を行わなければならない。

さらに、結晶の性能を発揮させるためには、例えば 5 0 n m以上とい膜厚が必要であり、微細加工時のァスぺクト比の観点から、例んば 5 0 n m以下のサィズに対する微細加ェの際に問題がじる o

さらによ / 、特性改善のための添加材料が、例ば格子定数の

、スマクチ等の不具合を生じないことが必要なので、特定の元素群に限られてしまい、所望な特性を得ることが難しい。

上述した問題の解決のために、本発明においては、情報の記録及び読み出しを容易に行うことができ、比較的簡単な製造方法で容易に製造することがでさる記憶素子及びこれを用いた記 'IS衣 . を提供するものである o

また、本発明においては、情報の記録及ぴ読み出しを容易に行

Ό ことができ、下或いは長期保存時に記録された内容を安定して保持することができ、比較的簡単な製造方法で容易に製造することができる記 *ί、子及ぴこれを用いた記憶装置を提供するのである Ο 発明の開不

本発明の記憶素子は、第 1 の電極及ぴ第 2の電極の間に、ァモルファス薄膜が挾まれて構成され、第 1 の電極及ぴ第 2 の電極は、少な < とも一方の電極が A g又は C uを含み、アモルファス薄膜は、 G e と、 S ， s e , T e ， s から選ばれる 1つ以上の元素と力ら成るのである。

本発明の記装置は、第 1 の電極及び第 2の電極の間にァモルファス薄膜が挟まれて構成され、第 1 の電極及ぴ第 2の電極は、少なくと一方の電極力 s A g又は C uを含み、ァモ /レファス薄膜はゝ Θ と、 S T e S b力⁵¹ら選ばれる 1つ以上の元素と力、ら成る素子と、第 1 の電極側に接続された配線と、第 2 の電極側に接続された配線とを有し、 '|' 、素子が多数配置されて成るものでめる

上述の本発明の，d Ik 子の構成によれは、第 1 の電極及ぴ第 2 の電極の間にァモ /レファス薄膜が挟まれ、第 1 の電極及ぴ第 2の極の少な < とも一方の電極が A g又は c uを含み、ァモルファス薄膜は、 G e と、 S ， S e T e , S bから選ばれる 1つ以上の元素とから成ることにより、電極に含まれる A g又は C uがィォンとしてァモノレファス薄膜中へ拡散することを利用して情報を

- 記 '1思するとが可能になる

具体的には、 A g又は C Uを含む一方の電極側に正電位を印加して素子に正璧圧をかけるとヽ電極に含まれる A g又は C uがィォン化してァモルファス .膜中に拡散し、ァモノレファス薄膜内の他方の電極側の部分で電子と結合して析出することにより、ァモルファス薄膜の抵抗が低くなり、素子の抵抗も低くなるので、これにより情報の記録を行うことが可能になる。そして、この状態から、 A g又は C uを含む一方の電極側に負電位を印加して素子に負電圧をかけると、他方の電極側に析出していた A g又は C u が再ぴイオン化して、一方の電極側に戻ることにより、ァモルファス薄膜の抵抗が元の高い状態に戻り、素子の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。

そして、記録する前のアモルファス薄膜に、イオン化する A g 又は C uを含めないように構成することにより、記録に要する電流を小さくすることができ、抵抗変化を大きくすることができる。また、記録に要する時間も短くすることができる。

上述の本発明の記憶装置の構成によれば、上述の本発明の記憶素子と、第 1 の電極側に接続された配線と、第 2の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる o

本発明の他の記素子は、第 1 の電極及ぴ第 2 の電極の間に、ァモレファス薄膜が挟まれて構成され、第 1 の電極及ぴ第 2の電極は、少なくとあ一方の電極が A g又は C uを含み、ァモルファス薄膜が酸化物により形成されて成るものである。

本発明の他の記憶装置は、第 1 の電極及び第 2の電極の間にァモルファス薄膜が挟まれて構成され、第 1 の電極及び第 2 の電極は、少なくとも一方の電極が A g又は C uを含み、アモルファス薄膜が酸化物により形成されて成る記憶素子と、第 1 の電極側に接続された配線と第 2 の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。

上述の本発明の他の記憶素子の構成によれば、第 1 の電極及び第 2の電極の間にァモルファス薄膜が挟まれ、第 1 の電極及ぴ第

2の電極の少な < とも一方の電極が A g又は C uを含み、ァモルファス薄膜が酸化物により形成されて成ることにより、前述した本発明の記憶素子の構成と同様に、電極に含まれる A g又は C u がイオンとしてァモルファス薄膜中へ拡散することを利用して情報を記憶することが可能になる。

上述の本発明の他の記憶装置の構成によれば、上述の本発明の他の記憶素子と第 1 の電極側に接続された配線と、第 2の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行ことができる o

上述の本発明によれば記憶素子への記録に要する電流を低減すると共に記録の前後の素子の抵抗変化を大きくすることがでさる。

れによ、素子に情報を記録する際の消費電力を低減すること力 sでさると共に情報の読み出しを容易に行うことができる。ょ録に要する時間も短くすることもできる。

さらに、素子の抵抗の変化、特にアモルファス薄膜の抵抗の変化を利用して情報の記録を行っているため、素子を微細化してレ、つた'場合に、情報の記録や記録した情報の保持が容易になる利点を有してレ、

従って、本発明により情報の記録及び情報の読み出しを容易に行うことができ. 消費電力が低減され、高速に動作する記憶装置を構成することができる。また、記憶装置の集積化（高密度化）や小型化を図ることができる。

さらに、本発明の記憶素子は、通常の M O S論理回路の製造プ

Πセスに用いられる材料や製造方法により、製造することが可能であり、即ち例ば高温熱処理、光照射等特別な工程を必要としないで製造することが可能にな Ό o

即ち、比較的簡単な方法により、容易に記憶素子を製造するとができる。

従つて、本発明により、記憶素子及び記憶装置を安ヽストで製造することができ、安価な記憶装置を提供するこ,と ~n 可能になるよ /こ、 5し fe 置の製造歩留まりの向上を図ることも可能になる。

上述の本発明の他の記憶素子及び記憶装置によれば、記憶素子への記録に要する電流を低減すると共に、記録の前後における素子の抵抗変化を充分確保することが可能になる。これにより、素子に情報を記録する際の消費電力を低減することができると共に、情報の読み出しを容易に行うことができる。また、記録に要する時間も短くすることができる。

さらに、素子の抵抗の変化、特にアモルファス薄膜の抵抗の変化を利用して情報の記録を行っているため、素子を微細化していつた場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。

また、上述の本発明の他の記憶素子及ぴ記憶装置によれば、高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態、即ち記録された内容を維持することができるため、信頼性を高めることが可能となる。

従って、本発明の他の記憶素子及び記憶装置により、情報の記録及ぴ情報の読み出しを容易に行うことができ、消費電力が低減され、高速に動作すると共に、熱的に安定して高い信頼性を有する記憶装置を構成することができる。また、記憶装置の集積化（高密度化）や小型化を図ることができる。

- さらに、本発明の他の記憶素子は、通常の M O S論理回路の製造プロセスに用いられる材料や製造方法により、製造することが可能である。

従って、本発明の他の記憶素子及び記憶装置により、熱的に安定な記憶素子及び記憶装置を安いコストで製造することができ、安価な記憶装置を提供することが可能になる。また、記憶装置の製造歩留まりの向上を図ることも可能になる。図面の簡単な説明

図 1 は、本発明の記憶素子の一実施の形態の概略構成図（断面図）であり、図 2 Aは、図 1 の記憶素子の試料の I 一 V特性の測定結果を示す図であり、図 2 Bは、アモルファス薄膜に A g を添加した試料の I一 V特性の測定結果を示す図であり、 3 A及び図 3 Bは、アモルファス薄膜に A g を添加した試料の I 一 V特性の測定結果を示す図であり、図 4 A及ぴ図 4 Bは、ァモノレファス薄膜の G e の含有量を変化させた試料の I 一 V特性の測定結果を示す図であり、図 5 A及ぴ図 5 Bは、了モルファス薄膜の G e の含有量を変化させた試料の I 一 V特性の測定結果を示す図であり、図 6 は、下部電極及ぴ電電極極層に Wを用いた試料の I 一 V特性の測定結果を示す図であり、、図図 7は、ァモルファス薄膜を A g膜とした試料の I 一 V特性の測定結果を示す図であり、図 8 A及び図 8 は、アモルファス薄膜に G dを添加した試料の I 一 V特性の測結果を示す図であり、図 9 A〜図 9 Cは、ァモルファス薄膜にを添加した試料の I 一 V特性の測定結果を示す図であり、図

0 A及ぴ図 1 0 Bは、ァモノレファス薄膜の G e S b T e膜のを変化させた試料の I 一 V特性の測定結果を示す図であり、

1 A及ぴ図 1 1 Bは、ァモノレファス薄膜の G e S b T e膜のを変化させた試料の I 一 V特性の測定結果を示す図であり、

2は、図 1 の記憶素子の試料の I V特性の測定結果を示すめり、図 1 3 A〜図 1 3 Cは、ァモルファス薄膜にゲルマニク化物を用いた試料の I 一 V特性の測定結果を示す図であり 4 A及び図 1 4 Bは , ァモノレファスにシリコン酸化物を用レ'た試料の I — V特性の測定結果を示す図である。明を実施するための最良の形態

図 1 は、本発明の一実施の形態として、 SLi 素子の概略構成図断面図）を示す

-の記憶素子 1 0は、高電気伝導度の基板 1 、例えば P型の

/スの不純物がド一プされた（ P + +の）シリン基板上に、下部極 2が形成され、この下部電極 2上の fe縁膜 3に形成された開口を通じて下部電極 2に接続するように、アモルファス薄膜 4、上部電極 5、電極層 6、導電層 7 の積層膜が形成されて構成されている。

下部電極 2には、例えば T i W , T i , Wを用いることができ ο

この下部電極 2に、例えば T i Wを用いた場合には、膜厚を例えば 2 0 η π！〜 1 0 0 n mの範囲にすればよい。

絶縁膜 3には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられる S i 0₂や S i ₃ N ₄、その他の材料例えば S i O N， S i 〇 F , A l ₂0₃， T a ₂0₅， H f 0₂， Z r 0₂等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。

アモルファス薄膜 4は、 G e (ゲルマニウム）と、 S (ィォゥ）， S e (セレン）， T e (テルル）， S b (アンチモン）から選ばれる 1つ以上の元素とから構成する。このうち、 S， S e , T e はカルコゲナイトに属する。

例えば、 G e S b T e , G e T e , G e S e , G e S , G e S b S e , G e S b S等を用レ、ることができる。これらの材料は、 A g又は C uに対する、電気的特性や化学的特性が同様である。

また、必要に応じて、アモルファス薄膜 4が、 S i (シリコン）やその他の元素、例えば G d等の希土類元素、 A s， B i 等を含んでいてもよい。

このアモルファス薄膜 4に、例えば G e S b T e を用いた場合には、膜厚を例えば 1 0 n m〜 5 0 n mの範囲にすればよい。上部電極 5 は、 A g又は C uを含んで構成する。

例えばアモルファス薄膜 4 の組成に A g又は C uを加えた組成の膜、 A g膜、 A g合金膜、 C u膜、 C u合金膜等を用いて上部電極 5 を構成することができる。この上部電極 5 に、例えば G e S b T e A g を用いた場合には、膜厚を例えば 1 0 n m〜 3 0 n mにすればよい。また、例えば A gを用いた場合には、膜厚を例えば 3 11 m〜 2 0 n mにすればよい o

上部電極 5上に接続された電極層 6 には、上部電極 5に含まれていた A g又は C uが含まれていない材料を用いる。

また、上部電極 5 に含まれていた A g又は C よりもイオン化したときの価数が大きい元素 (例えば下部電極 2に用いた T i や W等）により電極層 6 を構成する。 ·

例えば、下部電極 2に用いた T i W， T i， W等を電極層 6 にも用いることができる。

この電極層 6 に T i Wを用いた場合には、膜厚を例えば 2 0 η π！〜 1 0 0 n mにすればよい。

導電層 7は、図示しない配線層と電極層 6 とを良好に低いコンタクト抵抗で接続するものである。

例えば電極層 6 に T i Wを用いたときには、導電層 7 に A 1 S i を用いることが考えられる。

この導電層 7に A 1 S i を用いた場合には、膜厚を例えば 1 0 0 n m〜 2 0 0 n mにすればよい。

なお、導電層 7が記憶素子 1 0 に接続される配線層を兼ねて、配線層が直接電極層 6 に接続される構成も可能である。

本実施の形態の記憶素子 1 0 は、次のように動作させて、情報の記憶を行うことができる。

まず、 A g又は C uが含まれた上部電極 5 に正電位（+電位）を印加して、上部電圧 5側が正になるように、記憶素子 1 0に対して正電圧を印加する。これにより、上部電極 5から A g又は C uがイオン化して、アモルファス薄膜 4内を拡散していき、下部電極 2側で電子と結合して析出する。すると、アモルファス薄膜 4内に A g又は C uが増えて、ァモルファス薄膜 4 の抵抗が低くなる。アモルファス薄膜 4以外の各層は元々抵抗が低いので、アモルファス薄膜 4 の抵抗を低くすることにより、記憶素子 1 0全体の抵抗も低くすることができる。その後、正電圧を除去して、記憶素子 1 0 にかかる電圧をなくすと、抵抗が低くなつた状態で保持される。これにより、情報を記録することが可能になる。

一方、記録した情報を消去するときには、 A g又は C uが含まれた上部電極 5 に負電位（一電位）を印加して、上部電極 5側が負になるように、記憶素子 1 0 に対して負電圧を印加する。これにより、下部電極 2側で析出していた A g又は C uがイオン化してアモルファス薄膜 4内を移動して、上部電極 5側で元に戻る。すると、アモルファス薄膜 4内から A g又は C uが減って、ァモルファス薄膜 4の抵抗が高くなる。アモルファス薄膜 4以外の各層は元々抵抗が低いので、アモルファス薄膜 4 の抵抗を高くすることにより、記憶素子 1 0全体の抵抗も高くすることができる。その後、負電圧を除去して、記憶素子 1 0 にかかる電圧をなくすと、抵抗が高くなつた状態で保持される。これにより、記録された情報を消去することが可能になる。

このような過程を繰り返すことにより、記憶素子 1 0 に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。

そして、例えば、抵抗の高い状態を「 0」の情報に、抵抗の低い状態を「 1」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「 0」から「 1」に変え、負電圧の印加による情報の消去過程で「 1」から「 0」に変えることができる。なお、上述の情報の記録過程及ぴ情報の消去過程において、ァモルファス薄膜 4はアモルファス（非晶質）状態のままであり、相変化して結晶質になることはない

言い換えれば、了モノレファス薄膜 4を相変化させないような電圧条件で、情報の記録及ぴ消去を行うようにする

上述の実施の形態の記憶素子 1 0の構成によれば、ァモノレファス薄膜 4が G e と、 o ， Θ j 1 Θ ， JD ら選ばれる 1つ以上の元素とから構成され、上部電極 5が A g又は C U 含むことにより、上部電極 5から A g又は C uをィォンとして了モノレファス薄膜 4内に拡散させ移動させることにより、情報の記憶を行うことができる。

そして、記憶素子 1 0の抵抗の変化、特にァモルファス薄膜 4 の抵抗の変化を利用して情報の記録を行つているため、し憶素子

1 0 を微細化していつた場合にも、情報の記録や記録した情報の保持が容易になる。

また、ァモ /レファス薄膜 4がィォンとなる A g又は C uを含んでいないため、情報を記録する前の状態や情報を消去した状態では、 A g又は C uは上部電極 5 とァモノレファス薄膜 4 との界付近に集まつており、ァモルファス薄膜 4内部に A g又は C uがほとんど拡散していないので、ァモルファス薄膜 4の抵抗を高くすることができる。

これにより、情報を記録する前の状態や情報を消去した状態では素子 1 0の抵抗を高くすることができ、情報を記録した状態における低い抵抗と比較して、抵抗の変化を大さくすることができる。

従って、記録された情報の読み出し ' 判別が容易になる。

さらに、記録に必要な電流も小さくすることができる。これは、アモルファス薄膜 4中に A g又は C uが余分に存在していないため、 A g又は C uのイオンの移動がスムーズに行われるからである、とも考えられる。記録に必要な電流を小さくすることができるので、消費電力を低減することができる。

また、記録に要する時間も短くすることができる。

また、本実施の形態の記憶素子 1 0によれば、下部電極 2、ァモノレファス薄膜 4、上部電極 5、電極層 6、導 ¾ m / 、いずれスパッタリングが可能な材料で構成することが可能になる。各曰の材料に適応した組成からなるタ一ゲットを用いて、スパッタリングを行えばよい。

これにより、高温による熱処理や光照射等の特別な工程 (電極から金属を拡散させる工程）を必要としない o

また、同一のスパッタリング装置内で、タゲッ卜を交換する - とにより、連続して成膜することも可能である。

即ち、通常の M O S論理回路の製造プロセスに用いられる材料や製造方法（電極材料のスパッタリングによる成膜、ブラズマゃ

R I E等の通常のエッチング工程等 ) により、記憶素子を製造することが可能である。

従って、比較的簡単な方法で、. 容易 X 胃し 'k、ン子 1 0 を製造することができる。

図 1 の記憶素子 1 0は、例えば次のようにして製造することができる。

まず、電気伝導度の高い基板 1、例えば高濃度の P型の不純物がドープされたシリコン基板上に、下部電極 2例えば T i W膜を堆積する。

次に、下部電極 2 を覆って絶縁膜 3 を形成し、その後下部電極

2上の絶縁膜 3 に開口を形成する。

次に、下部電極 2の表面の酸化した表面のェッチングを行い、い酸化膜皮膜を除去し電気的に良好な表面を得る。

その後に、例えばマグネトロンスパッタリング装置によつて、ァモノレファス薄膜 4例えば G e S b T Θ膜を成膜する o 次に、例えばマグネトロンスパッタリング装置によって、上部電極 5例えば G e S b T e A g膜又は A g膜を成膜する。

続いて、例えばマグネトロンスパッタリング装置によって、電極層 6例えば T i W膜を成膜し、さらに導電層 7例えば A 1 S i 膜または C u膜を成膜する。

なお、これらアモルファス薄膜 4、上部電極 5、電極層 6、導電層 7は、材料を選定すれば、同一のマグネトロンスパッタリング装置を用いて、同一の真空状態に保持したままで、スパッタリングのターゲットを交換して、連続して成膜することも可能である。

その後、これらアモルファス薄膜 4、上部電極 5、電極層 6、導電層 7 を、例えばプラズマエッチング等により、パターユングする。プラズマエッチングの他には、イオンミリング、 R I E (反応性イオンエッチング) 等のエッチング方法を用いてパターニングを行うことができる。

このようにして、図 1 に示した記憶素子 1 0を製造することができる。

なお、上述の実施の形態の記憶素子 1 0では、上部電極 5 に A g又は C uを含み、下部電極 2には含まない構成としたが、下部電極のみに A g又は C uを含む構成や、下部電極及ぴ上部電極に A g又は C uを含む構成としてもよい。

下部電極に A g又は C uを含む構成としたときには、下部電極と基板との間に、図 1 の電極層 6 に相当する電極層（A g又は C uよりもイオン化したときの価数の大きい元素から構成する）を設けることが好ましい。

上述した実施の形態の記憶素子 1 0 を、多数マトリタス状に配置することにより、記憶装置（メモリ装置）を構成することができる。各記憶素子 1 0 に対して、その下部電極 2側に接続された配線と、その上部電極 5側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子 1 0が配置されるようにすればよい。

そして、具体的には、例ば下部電極 2を行方向のメモリセルに共通して形成し、導電層 7に ¾ された配線を列方向のメモリセルに共通して形成し、 {lLを印加して電流を流す下部 i極 2 と配線とを選択することによ、 l¾ を行うベきメモリセルを選択して、このメモリセルの記憶素子 1 0 に電流を流して、情報の記録ゃ記録した情報の消去を行うことができる o

上述した実施の形態の記憶素子 1 0は、容易に情報の記録ゃ情報の読み出しを行うことができ、消費電力を低減し、記録に要する時間を短くすることがでぎるものである o 従って、このし子 1 0 を用いて記憶装置を構成することにより、情報の記録ゃ情報の読み出しを容 - 易に行うとができ、記憶装置全体の消費電力を低減すると共にで動作するし 'l 、 ¾置を構成することができる。

また、上述した実施の台 Bヒ

形の記憶素子 1 0は、微細化していつた場合にも、情報の記録や記録した情報の保持が容易になるため、記億装置の集積化（高密度化）や小型化を図ることができる。

さらに、 —上述した実施の形態の記憶素子 1 0が簡便な方法で容易に製造することが可能であるため、記憶装置の製造コストの低減や製造歩留まりの構造を図ることができる。

(実施例）

次に、上述した実施の形態の記憶素子 1 0 を実際に作製して、特性を調べた。

く実験 1 >

まず、電気伝導度の高い基板 1、例えば高濃度の Ρ型の不純物がドープされたシリコン基板上に、スパッタリングにより、下部電極 2 として T i W膜を、 1 0 0 n mの膜厚で堆積した。

次に、下部電極 2を覆ってフォトレジストを形成し、その後フォトリソグラフィにより、露光と現像を行って下部電極 2上のフオトレジストに開口 (スルーホール）を形成した。開口（スルーホール）の大きさは縦 2 /x m、横 2 μ mとした。

その後、真空中 2 7 0。Cにおいてァニールを行ってフォトレジストを変質させて、温度やエッチング等に対して安定なハードキユアレジストとして、絶縁膜 3 を形成した。なお、絶縁膜 3 にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（シリコン酸化膜等）を絶縁膜 3に用いた方がよいことも考えられる。

その後、スルーホールにより露出した下部電極 2の表面のエツチングを行い、薄い酸化膜皮膜を除去し、電気的に良好な表面を得た。

続いて、マグネトロンスパッタリング装置によって、ァモルファス薄膜 4 として G e S b T e膜を 2 5 n mの膜厚で成膜した。この G e S b T e膜の組成は、 G e _{2 2} S b _{2 2} T e _{5 6} (添字は原子％ ) とした。

さらに、同一のマグネトロンスパッタリング装置において、同一の真空を保ったまま、上部電極 5 として G e S b T e A g膜を 2 5 n mの膜厚で成膜した。この G e S b T e A g膜の組成は、 (G e _{2 2} S b _{2 2} T e _{5 6}) _{4 1} A g _{5 9} (添字は原子⁰ /o) とした。さらに、同一のマグネトロンスノッタリング装置において、同 —の真空を保ったまま、電極層 6 として T i W膜を 1 0 O n mの膜厚で成膜し、続いて導電層 7 として A 1 S i 膜を 1 0 0 n mの膜厚で成膜した。 T i W膜及び A l S i 膜の組成は、それぞれ T i ₅。 W ₅。及び A 1 _{9 7} S i ₃ (添字は原子％ ) とした。その後、フォトリソグラフィにより、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁膜 3上に堆積した、アモルファス薄膜 4 ·上部電極 5 ·電極層 6 *導電層 7の各層を、 5 0 z m X 5 0 ju mの大きさにパターユングを行った。

このようにして、図 1 に示した構造の記憶素子 1 0 を作製して、試料 1 の記憶素子 1 0 とした。

この試料 1 の記憶素子 1 0に対して、上部電極 5側の導電層 7 に正電位（+電位）を加え、基板 1 の裏面側を接地電位（グランド電位）に接続した。

そして、導電層 7に印加する正電位を O Vから増加させて、電流の変化を測定した。ただし、電流が 0 · 5 m Aに達した所で電流リミッタが動作するように設定しておいて、それ以上は導電層 7 に印加する正電位即ち素子 1 0 に加わる電圧が増加しないように設定した。

また、電流が 0. 5 mAに達して電流リミッタが動作した状態から、導電層 7に印加する正電位を 0 Vまで減少させていき、電流の変化を測定した。

得られた I 一 V特性のグラフを図 2 Aに示す。

図 2 Aより、初期は抵抗が高く、記憶素子 1 0が O F F状態にあり、電圧が增加することにより、ある閾値電圧 V t h以上のところで急激に電流が増加する、即ち抵抗が低くなり O N状態へと遷移することがわかる。これにより、情報が記録されることがわかる。

一方、その後、電圧を減少させることにより、電流も減少するが、電流の減少の方が大きく、少しずつ抵抗が高くなつていくものの、最終的には初期の抵抗値よりも充分低い抵抗値であり、 O N状態が保たれ、記録された情報が保持されることがわかる。

この試料 1 の場合、電圧 V= 0. I Vの所での抵抗値は、 O F F状態で約 2 M Ω、 O N状態で約 1 k Ωであった。

また、図 2 Αの特性図にはないが、逆極性の電圧 V、即ち上部電極 5側の導電層 7に負電位（一電位）を印加し、基板 1 の裏面側を接地電位（グランド電位）に接続して、導電層 7 に V = Vの負電位を印加した後に、導電層 7の電位を 0 Vにすることにより、抵抗が初期の O F F状態の高抵抗の状態に戻ることが確認された。即ち記憶素子 1 0 に記録した情報を、負電圧の印加により消去すできることがわかる。

<実験 2 >

アモルファス薄膜 4の G e S b T e に A g を添加して、特性を調べた。

まず、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6} ) _{8 1} A g _{1 9} (添字は原子⁰ /₀、以下同様とする）の組成の G e S b T e A g膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 2 とした。

次に、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6}) ₇ 。 A g ₃。の組成の G e S b T e A g膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 3 とした。

次に、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6}) ₅ ₈ A g _{4 2}の組成の G e S b T e A g膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 4 とした。

これら試料 2〜試料 4の各記憶素子の I 一 V特性を測定した。試料 2の測定結果を図 2 Bに示し、試料 3 の測定結果を図 3 Aに示し、試料 4の測定結果を図 3 Bに示す。

図 2 B、図 3 A、図 3 Bに示すように、銀 A gの含有量が増加すると共に、電圧を増加させたときの閾値電圧 V t hが大きくなつていき、また閾値電圧 V t hを越した後の I 一 Vの傾き d I / d V即ち抵抗の変化割合が緩やかになってくることがわかる。れは、抵抗が変化するメカニズムが、例えば、上部電極 5 に含有される A gイオンの電界に負電極側への移動に伴い、局所的に A g濃度が高く抵抗の低い細い電流パスが形成されたものとすると、 G e S b T eへの A g の添加によって、ノヽ⁰ス形成される電圧が若干高くなり、かつ電流パスの形成度が遅くノ ^ 、或いは多数本の電流パスが形成される電圧のバフツキが大きくなるためと考えることができる。

また、図 3 Aと図 3 B、即ち試料 3及び試料 4については、電流ミッタを 0 . 5 mAとした場合には、電流を 0 Vに戻したとさに抵抗値も元に戻ってしまい、記録が保持でさない、という結リミッタの値を 1 m Aにき

果となったため、電流定して測定した結果を示している。

さらに、記録前後での抵抗変化の割合は、図 2 Aの試料 1 では 4 0 0倍であったのに対し、図 2 Bの試料 2では 8 0倍、図 3 A の試料 3及び図 3 Bの試料 4では 7倍となった。

即ち、記録時に閾値電圧以上の電圧を印加したときには、いずれの試料も比較的小さな抵抗になっているが、印加する電圧を減少させていくのに伴って再び抵抗が増加する割合が大きくなることに起因して、抵抗変化の割合が減少していることがわかる。つまり、 A gの含有量が増加することにより、記録された O N 状態を保持することが困難になっていくと推測される。

以上の結果より、アモルファス薄膜 4の G e S b T e に A g をあらかじめ含有させることは、記録電圧や記録電流の増大を招き、これにより、記録電圧のバラツキ、或いは記録速度の低下の何れかの問題を生じること、さらには、抵抗変化量の割合の減少即ち記録を読み出したときの信号レベルの減少を来たすと共に、記録データの保持特性を弱めてしまうという問題を生じることが判つた。従って、アモルファス薄膜 4には、上部電極 5 に含有させている A gや C uを含まないようにして記憶素子 1 0 を作製することが望ましい。

ぐ実験 3 >

次に、アモルファス薄膜 4の G e S b T e膜の G e の含有量を変えて、特性を調べた。

まず、下部電極 2及び電極層 6 として、 T i W膜の代わりに、丁 1 膜を膜厚 1 0 0 11 111で成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 5 とした。

次に、アモルファス薄膜 4 として、 G e _{3 1} S b _{1 9} T e ₅。（添字は原子％、以下同様とする）の組成の G e S b T e膜を成膜し、その他は試料 5 と同様にして記憶素子を作製し、試料 6 とした。次に、アモルファス薄膜 4 として、 G e _{3 8} S b _{1 7} T e _{4 5}の組成の G e S b T e膜を成膜し、その他は試料 5 と同様にして記憶素子を作製し、試料 7 とした。

次に、アモルファス薄膜 4 として、 G e _{4 9} S b _{1 5} T e _{3 7}の組成の G e S b T e膜を成膜し、その他は試料 5 と同様にして記憶素子を作製し、試料 8 とした。

これら試料 5〜試料 8の各記憶素子の I 一 V特性を測定した。試料 5 の測定結果を図 4 Aに示し、試料 6 の測定結果を図 4 Bに示し、試料 7 の測定結果を図 5 Aに示し、試料 8 の測定結果を図 5 Bに示す。

図 4 A〜図 5 Bに示すように、これらの広い G e組成範囲において、記録と記録の保持を正しく行うことができることが確認された。

なお、図 5 A及ぴ図 5 Bから、 G e の含有量が増えると、閾値電圧以上の電圧を印加しているときの d I Z d Vが緩やかになつていくことがわかる。メモリの記録特性から考えると、 G e の含有量が少ないほど記録が容易になっていくが、 G e の含有量を多くすると、記憶素子の熱的安定性が向上するという利点もある。従って、必要な特性に応じて、 G e含有量を制御すればよい。く実験 4 >

次に、下部電極 2及び電極層 6の材料を変更して、特性を調べた。

下部電極 2及ぴ電極層 6 として、 T i W膜の代わりに、 W膜を膜厚 1 0 O n mで成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 9 とした。

この試料 9の記憶素子の I 一 V特性を測定した。その測定結果を図 6 に示す。

図 6 より、図 2 A等と同様に、良好な I 一 V特性が得られ、容易に記録を行うことができることがわかる。

また、下部電極 2及ぴ電極層 6 を、 T i ₅。 W _s。以外の組成の T i W膜、 T i Z T i Wの積層膜、 T i W/ T i の積層膜、 T i W/Wの積層膜、 WZT i Wの積層膜に変えた試料をそれぞれ作製して測定を行ったが、試料 1等と同様に良好な I 一 V特性が得られた。

さらに、導電層 7 を C u膜に代えた場合にも、同様に試料を作製して測定を行ったところ、試料 1等と同様に良好な I 一 V特性が得られた。

く実験 5 >

次に A g を含有する上部電極 5 として、 G e S b T e A g膜の代わりに A g膜を用いて、特性を調べた。

上部電極 5 として、 G e S b T e A g膜の代わりに A g膜を膜厚 6 n mで成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 0 とした。

この試料 1 0 の記憶素子の I _ V特性を測定した。その測定結果を図 Ίに示す。

図 7 より、図 2 Α等と同様に、良好な I — V特性が得られ、容易に記録を行うことができることがわかる。特に、図 2 Αと比較して、記録時の d I / d Vが非常に急峻になっていることがわかそして、図 7 の結果と、図 2 A〜図 3 Bの結果とを考慮すると、上部電極 5 に含有される A gや C uの濃度と、アモルファス薄膜 4に含有される A gや C uの濃度との差が大きいほど、記録時の d l / d Vが急峻で、良好な記録特性が得られることがわかる。なお、 A g膜の膜厚を変更して試料を作製し、同様の測定を行つたところ、膜厚が 3 n m以上であれば、ほぼ同様の I _ V特性が得られた。

く実験 6 >

アモルファス薄膜 4 に、イオン媒介となる A gや C u とは異なる不純物金属、具体的には希土類金属である G d を添加して、特性を調べた。

まず、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6}) ₈ ₉ G d ！！ (添字は原子％、以下同様とする）の組成の G e S b T e G d膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 1 とした。

次に、ァモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6} ) ₈ ₂ G d _{1 8}の組成の G e S b T e G d膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 2 とした。

これら試料 1 1及ぴ試料 1 2の各記憶素子の I 一 V特性を測定した。試料 1 1 の測定結果を図 8 Aに示し、試料 1 2 の測定結果を図 8 Bに示す。

図 8 A及ぴ図 8 Bに示すように、この場合も、記録と記録の保持を正しく行うことができることが確認された。また、希土類元素 G dの添加によつて、 H己 BIJの抗値カ高、なり、 1 Μ Ω以上となり、さらに、高い温度下に経過された後にも、抵抗値が安定しているという効果があり、試料 1 1及ぴ試料

1 2のいずれの試料も、 2 7 0 °C » 1 時間のァニールに対して、抵抗値がほとんど変化しなかった。

即ち、希土類元素の添加によって結晶化温度が上昇し、ァモルフ了ス状態が安定に保たれているあのと推測される o

また、希土類元素の添加によって閾値電圧が増大するので、例えば、再生（読み出し）のときの圧を高く設定したい場合等に有効である。

希土類元素は、最外殻電子構造がじであるため、元素によらず電気的には同等の特性を有するので G d に限らず L a , e , P r N d S m E u T b D y H o E r のいずれの元素を用いても同様の効果が期待される •

<実験 7 >

アモルファス薄膜 4に、不純物元素体的には S 1 を添加して、特性を調べた。

まず、アモルファス薄膜 4 として (Gr e _{2 2} S b _{2 2} T ⁶ 5 6 9

3 S i ₇ (添字は原子％、以下同様とする）の組成の G e S b T e S i 膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 3 とした。

次に、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6}) ₈ ₅ S i _{1 5}の組成の G e S b T e S i 膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 4 とした。

次に、アモルファス薄膜 4 として、（G e _{2 2} S b _{2 2} T e _{5 6}) ₇ ₇ S i _{2 3}の組成の G e S b T e S i 膜を成膜し、その他は試料 1 と同様にして記憶素子を作製し、試料 1 5 とした。

これら試料 1 3〜試料 1 5の各記憶素子の I 一 V特性を測定した。試料 1 3 の測定結果を図 9 Aに示し、試料 1 4 の測定結果を図 9 Bに示し、試料 1 5 の測定結果を図 9 Cに示す。

図 9 A及び図 9 B より、 S i の添加量が 1 5原子％程度以下までは、ほとんど I 一 V特性は変化せず、記録と記録の保持を正し

<行うことができることが確認された。

これに対して、図 9 Cに示すように、 S i の添加量が 2 3原子％としたときには、閾値電圧が増大し、 0 . 5 m Aでの記録は困難となり 1 m A程度の電流を要する。

なお、ァモノレファス薄膜.4 の G e S b T e に S i を添加することにより、熱的安定性が増すことが期待できる。これは、 S i —

S i の有する共有結合エネルギーが高いため、 s i 単体の融点が高 < 、 S i 一 G e合金組成で S i の組成が多いほど融点が上昇することから、 G e S b T e に S i を添加したときにも、同様に S i の添加により共有結合性が高くなつて融点の上昇、並びに結晶化温度の上昇等が期待されることに起因する。

<実験 8 >

ァモルファス薄膜 4 の膜厚を変更して、特性を調べた。

まず、下部電極 2 を膜厚 2 0 n mの T i 膜とし、ァモノレファス薄膜 4の G e S b T e膜の膜厚を 1 4 n mとして、その他は試料

1 と同様にして記憶素子を作製し、試料 1 6 とした。

次に、ァモノレファス薄膜 4 の G e S b T e膜の膜厚を 2 5 n m として、その他は試料 1 6 と同様にして記憶素子を作製し、試料

1 7 とし/こ o

なお、この試料 1 7は、アモルファス薄膜 4 の G e S b T e膜の膜厚が試料 1 と同じである。

次に、ァモ /レファス薄膜 4の G e S b T e膜の膜厚を 3 8 n m として、その他は試料 1 6 と同様にして記憶素子を作製し、試料

1 8 とした。次に、アモルファス薄膜 4の G e S b T e膜の膜厚を 5 1 n m として、その他は試料 1 6 と同様にして記憶素子を作製し、試料 1 9 とした。

これら試料 1 6〜試料 1 9 の各記憶素子の I 一 V特性を測定した。試料 1 6 の測定結果を図 1 O Aに示し、試料 1 7 の測定結果を図 1 O Bに示し、試料 1 8 の測定結果を図 1 1 Aに示し、試料 1 9 の測定結果を図 1 1 Bに示す。

図 1 0 A〜図 1 1 Bに示すように、これらの広い膜厚範囲において、記録と記録の保持を正しく行うことができることが確認された。

なお最も膜厚の薄い試料 1 6 (図 1 0 A ) では、閾値電圧が約 0 . 1 Vと低くなつているが、その他は膜厚によつてはそれほど閾値圧が変化せず、いずれも約 0 . 1 7 Vとなつている。なお、上述の実施の形態の記憶素子 1 0では、基板 1 に導電率の高い高不純物濃度のシリコン基板を用いて、基板 1 の裏面側に接地電位 (グランド電位）を印加したが、下部電極側に電圧を印加するための構成は、その他の構成も可能である

例えば、基板表面に形成され、かつ、シリ 3 ン基板とは電気的に絶縁された電極を用いてもよい。

また、基板として、シリコン以外の半導体基板、或いは絶縁基板例えばガラスや樹脂から成る基板を用いてもよい。

次に、本発明の他の実施の形態の記憶素子を説明する。

本実施の形態においては、先の実施の形態と同様に、図 1 に示した断面構造の記憶素子 1 0 を構成する。

そして、本実施の形態では、アモルファス薄膜 4 を、遷移金属の酸化物、中でも融点の高いチタン、バナジウム、鉄、コバルト、ィ V トリゥム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、並びにタングステン、或いは、ゲルマニウム、シリコンから選ばれる 1つ以上の元素の酸化物から構成する。

なお、アモルファス薄膜 4が、上述の遷移金属、及び、ゲルマユウム、シリコンの中の、複数の元素を含むもの、あるいは、それら以外の元素が含まれていても構わない。

このアモルファス薄膜 4に、例えばタングステン酸化膜を用いた場合には、膜厚を例えば 5 n m〜 5 0 n mの範囲に、ゲルマ二ゥム酸化膜を用いた場合には 3〜 4 0 n mにすればよレ、。

上部電極 5 は、 A g又は C uを含んで構成する。

例えばァモルファス薄膜 4 の組成に A g又は C uを加えた組成の膜、 A g膜、 A g合金膜、 C u膜、 C u合金膜等を用いて上部電極 5 を構成することができる。

この上部電極 5 に、例えば、銀タングステン酸化膜を用いた場合には、膜厚を例えば 1 0 n ir！〜 3 0 n mにすればよい。また、例えば A g を用いた場合には、膜厚を例えば 3 n m〜 2 0 n mにすればよい。

上部電極 5上に接続された電極層 6 には、上部電極 5 に含まれていた A g又は C uが含まれていない材料を用いる。

また、下部電極 2に上部電極と同様、 A g、あるいは、 C uを含む材料を電極層用いることもできる。

その他の構成は、先の実施の形態の記憶素子と同様であるため、重複説明を省略する。

本実施の形態の記憶素子 1 0は、次のように動作させて、情報の記憶を行うことができる。

まず、 A g又は C uが含まれた上部電極 5 に、例えば正電位（ + 電位）を印加して、上部電圧 5側が正になるように、記憶素子 1 0 に対して正電圧を印加する。これにより、上部電極 5から A g 又は C uがイオン化して、ァモルファス薄膜 4内を拡散していき、下部電極 2側で電子と結合して析出する。すると、アモルファス薄膜 4内に A g又は C uを多量に含む電流パスが形成されて、アモルファス薄膜 4 の抵抗が低くなる。ァモルファス薄膜 4以外の各層は元々抵抗が低いので、ァモルファス薄膜 4の抵抗を低くすることにより、記憶素子 1 0全体の抵抗も低くすることができる。

その後、正電圧を除去して、記憶素子 1 0にかかる電圧をなくすと、抵抗が低くなつた状態で保持される。これにより、情報を記録することが可能になる。

一方、記録した情報を消去するときには、 A g又は C uが含まれた上部電極 5 に、例えば負電位（一電位）を印加して、上部電極 5側が負になるように、記憶素子 1 0に対して負電圧を印加する。これにより、アモルファス薄膜内に形成されていた電流パスを構成する A g又は C uがイオン化してアモルファス薄膜 4内を移動して、上部電極 5側で元に戻る。

すると、アモルファス薄膜 4内から A g又は C uによる電流パスが消滅して、アモルファス薄膜 4 の抵抗が高くなる。ァモルファス薄膜 4以外の各層は元々抵抗が低いので、アモルファス薄膜 4の抵抗を高くすることにより、記憶素子 1 0全体の抵抗も高くすることができる。

その後、負電圧を除去して、記憶素子 1 0 にかかる電圧をなくすと、抵抗が高くなつた状態で保持される。これにより、記録された情報を消去することが可能になる。

このような過程を繰り返すことにより、記憶素子 1 0に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。

そして、例えば、抵抗の高い状態を「 0」の情報に、抵抗の低い状態を「 1 」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「 0」から「 1」に変え、負電圧の印加による情報の消去過程で「 1」から「 0」に変えることができる。なお、上述の情報の記録過程及び情報の消去過程において、ァモルファス薄膜 4はアモルファス（非晶質）状態のままであり、相変化して結晶質になることはない。

言い換えれば、アモルファス薄膜 4を相変化させないような電圧条件で、情報の記録及び消去を行うようにする。

また、前述した説明にあるように、アモルファス薄膜 4は記録前の初期状態及び消去後の状態で高抵抗を示す材料でなければいけない。 .

記録後の抵抗値は、記録素子のセルサイズ及びアモルファス薄膜 4の材料組成よりは、記録パルス幅や、記録時電流等の記録条件に依存し、初期抵抗が 1 0 0 k Q以上の場合には、およそ 5 0

Ω〜 5 0 ¾: Ωの範囲となる。

記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、 2倍以上であれば充分であるので、記録前の抵抗値が 1 0 0 Ωで、記録後の抵抗値が 5 0 Ω、或いは、記録前の抵抗値が 1 0 0 k Ω、記録後の抵抗値が 5 0 k Ω といった状況であれば充分であり、アモルファス薄膜 4 の初期の抵抗値はそのような条件を満たすように設定される。

抵抗値の設定には、例えば、酸素濃度、膜厚、記録素子面積、さらには、不純物材料の添加によって調整することが可能である。上述の実施の形態の記憶素子 1 0 の構成によれば、ァモルファス薄膜 4が前述した酸化物（特に望ましくは遷移金属の酸化物、ゲルマニウムの酸化物、シリコンの酸化物を含有する）ことにより、上部電極 5から A g又は C uをイオンとしてアモルファス薄膜 4内に拡散させ移動させることにより、情報の記憶を行うことができる。

そして、記憶素子 1 0の抵抗の変化、特にアモルファス薄膜 4 の抵抗の変化を利用して情報の記録を行っているため、記憶素子

また、本実施の形態の記憶素子 1 0によれば、下部電極 2、ァモルファス薄膜 4、上部電極 5、電極層 6、導電層 7 を、いずれもスパッタリングが可能な材料で構成することが可能になる。各層の材料に適応した組成からなるターグットを用いて、スパッタリングを行えばよい。

また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。

なお、酸化物のスパッタリング薄膜形成には、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることが可能である。さらに、スパッタリングの他、 C V D法、或いは蒸着法等の方法によっても膜形成を行うことが可能である。

本実施の形態の記憶.素子 1 0は、例えば次のようにして製造することができる。

次に、下部電極 2 を覆って絶縁膜 3 を形成し、その後下部電極 2上の絶縁膜 3 に開口を形成する。

次に、必要に応じて、下部電極 2の表面の酸化した表面のエツチングを行い、薄い酸化膜皮膜を除去し電気的に良好な表面を得る。

その後に、例えばマグネトロンスパッタリング装置によって、アモルファス薄膜 4例えばタングステン酸化膜を成膜する。

次に、例えばマグネトロンスパッタリング装置によって、上部電極 5例えば銀を含むタングステン酸化膜又は A g膜を成膜する。

続いて、例えばマグネトロンスパッタリング装置によって、電極層 6例えば T i W膜を成膜し、さらに導電層 7例えば A l S i 膜又は C u膜を成膜する。

その後、これらアモルファス薄膜 4、上部電極 5、電極層 6 、導電層 7 を、例えばプラズマエッチング等により、パターユングする。プラズマエッチングの他には、イオンミリング、 R I E (反応性イオンェツチング）等のエッチング方法を用いてパタ —ニングを行うことができる。

このようにして、図 1 に示し 7 - 憶素子 1 0 を製造することができる。

なお、上述の実施の形態のし子 1 0では、上部電極 5 に A g又は C uを含み、下部電極 2には含まない構成としたが、下部電極のみに A g又は C uを含む構成や、下部電極及び上部電極に

A g又は C uを含む構成としてもよレ、 o

上述した実施の形態の記憶素子 1 0 を、多数マトリタス状に配置することにより、記憶装置 (メモ V装置）を構成することがでさ。

各 HL fe、 " 1 0 に対して、その下部電極 2側に接続された配線と、その上部電極 5側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子 1 0が配置されるようにすればよい。

そして、具体的には、例えば下部電極 2を行方向のメモリセルに共通して形成し、導電層 7に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極 2 と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子 1 0に電流を流して、情報の記録ゃ記録した情報の消去を行うことができる。

上述した実施の形態の記憶素子 1 0は、容易に情報の記録や情報の読み出しを行うことができ、特に、高温環境下及ぴ長期のデータ保持安定性に優れた特性を有する。

また、上述した実施の形態の記憶素子 1 0は、微細化していつた場合にも、情報の記録や記録した情報の保持が容易になるため、記憶装置の集積化（高密度化）や小型化を図ることがで ο

(実施例）

<実験 9 >

まず、電気伝導度の高い基板 1 、例えば高濃度の P型の不純物がドープされたシリコン基板上に、スノッタリングにより、下部電極 2 として T i W膜を、 1 0 0 n mの膜厚で堆積した ο

次に、下部電極 2を覆つてフォトレジストを形成し、その後フオトリソグラフィにより、露光と現像を行つて下部電極 2上のフオトレジストに開口（スルーホール) を形成した。開 P (スノレ一ホール）の大きさは縦 2 ^ m、 2 μ mとした。

その後、真空中 2 7 0 °Cにおいてァニールを行つてフォトレジストを変質させて、温度 "^エッチング等に対して安定なハードキユアレジストとして、絶縁膜 3 を形成した。なお、絶縁膜 3 にハードキュアレジストを用いたのは、実験上簡便に形成でさるためであり、製品を製造する場合においては、他の材料 (シ V ン酸化膜等）を絶縁膜 3 に用いた方がよいことあ考えられる ο

続いて、マグネトロンスノッタリング装置を用いて、酸素ガス導入による反応性スパッタリング法により、ァモルファス薄膜 4 としてタングステン酸化膜を 2 0 n mの膜厚で成膜した ο このタングステン酸化膜の組成は、 w _x o _{1 D Q x} (添字は原子％) で、およそ x = 2 4であった。

さらに、同一のマグネトロンスパッタリング装置において、同一の真空を保ったまま、上部電極 5 として銀タングステン酸化膜を 2 0 n mの膜厚で成膜した。この銀タングステン酸化膜の A g の濃度はおよそ 5 0 %であった。

さらに、同一のマグネトロンスパッタリング装置において、同一の真空を保ったまま、電極層 6 として T i W膜を 1 0 0 n mの膜厚で成膜し、続いて導電層 7 として A l S i 膜を 1 O O n mの膜厚で成膜した。 T i W膜及び A 1 S i 膜の組成は、それぞれ T ί 5。 W ₅。及び A 1 _{9 7} S i ₃ (添字は原子％ ) とした。

その後、フォトリソグラフィにより、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁膜 3上に堆積した、アモルファス薄膜 4 ·上部電極 5 ，電極層 6 ·導電層 7 の各層を、 5 0 μ m X 5 0 /z mの大きさにパターユングを行った。

このようにして、図 1 に示した構造の記憶素子 1 0 を作製して、試料 2 0 の記憶素子 1 0 とした。

この試料 2 0 の記憶素子 1 0 に対して、上部電極 5 側の導電層 7に正電位（ +電位）を加え、基板 1 の裏面側を接地電位（ダランド電位）に接続した。

そして、導電層 7に印加する正電位を 0 Vから増加させて、電流の変化を測定した。ただし、電流が 0 · 5 πι Aに達した所で電流リミッタが動作するように設定しておいて、それ以上は導電層 7 に印加する正電位即ち素子 1 0 に加わる電圧が増加しないように設定した。

また、電流が 0 . 5 m Aに達して電流リミッタが動作した状態から、導電層 7に印加する正電位を O Vまで減少させていき、電流の変化を測定した。得られた I 一 V特性のグラフを図 1 2 Aに示す。

図 1 2 Aより、初期は抵抗が高く、記憶素子 1 0が O F F状態にあり、電圧が増加することにより、ある閾値電圧 V t h以上のところで急激に電流が増加する、即ち抵抗が低くなり O N状態へと遷移することがわかる。これにより、情報が記録されることがわ力る。

一方、その後、電圧を減少させることにより、電流も減少するが、電流の減少の方が大きく、少しずつ抵抗が高くなつていくも 'のの、最終的には初期の抵抗値よりも充分低い抵抗値であり、 O N状態が保たれ、記録された情報が保持されることがわかる。

この試料 2 0 の場合、電圧 V = 0 . I Vの所での抵抗値は、 O F F状態で約 5 0 0 k Ω , O N状態で約 5 0 0 Ωであった。

また、同図に示されるように、逆極性の電圧 V、即ち上部電極 5側の導電層 7に負電位（一電位）を印加し、基板 1 の裏面側を接地電位（グランド電位）に接続して、導電層 7に V =— 0 . 4 V以下の負電位を印加した後に、導電層 7の電位を 0 Vにすることにより、抵抗が初期の O F F状態の高抵抗の状態に戻ることが確認された。即ち記憶素子 1 0 に記録した情報を、負電圧の印加により消去できることがわかる。

<実験 1 0 >

アモルファス薄膜 4がゲルマニウム酸化物により構成される場合の特性を調べた。

まず、アモルファス薄膜 4 として、タングステン酸化膜の場合と同様に反応性スパッタリング法により G e _x O i。。— _xを成膜した。ここで、酸化ゲルマニウムの膜厚は約 5 n mであって、その膜の上に A g を 6 n m堆積させ、上部電極を形成している。その他は試料 2 0 と同様にして記憶素子を作製した。

上記方法により、反応性スパッタリング時の酸素ガスの導入量を変えて、 3つの試料、試料 2 1 〜試料 2 3 を作成した。

得られた各試料のゲルマニウム及び酸素濃度は下記の通りである。

<濃度 (原子％) >

試料番号 G e O

試料 2 1 50.5 49.5

試料 2 2 44.1 58.9

試料 2 3 32.7 67.3

これら試料 2 1〜試料 2 3 の各記憶素子の I 一 V特性を測定した。試料 2 1 の測定結果を図 1 3 Aに示し、試料 2 2 の測定結果を図 1 3 Bに示し、試料 2 3の測定結果を図 1 3 Cに示す。

図 1 3 A〜図 1 3 Cに示すように、初期の抵抗は、試料 2 1 が 3 0 0 ¾: Ωであり、試料 2 2力 S 5 0 0 k Qであり、試料 2 3力 S 5 0 0 k Ωであり、いずれも高い抵抗であった。

そして、正方向に電圧を大きくしていくと、ある閾値電圧 V t hで急激に電流が流れ、速やかに電流のリミッタ設定値 0. 5 m Aに達する。

その後、 0 V近辺にまで電圧を低下させると、初期の抵抗値に比べて、抵抗が低くなっていることがわかる。

また、いずれの試料も約 5 0 0 Ω程度であり、記録によって、抵抗値がおよそ 3桁低下していることがわかる。

一方、負の方向に電圧を下げていくと、いずれの試料でも、およそ _ 0 . 2 V程度で、電流量が減少し、抵抗値が変化する。

さらに電圧を下げていくと、そのまま電流が流れない状態を維持する試料（試料 2 1 ) と、ある閾値電圧以下で電流量が急激に増加し、一 0 . 5 m Aのリミッタ限度にまで達する試料（試料 2 2、試料 2 3 ) とがあるが、これらの状態から、再び電圧を 0 に戻すと、いずれの試料も高い抵抗状態へと遷移する。そして、試料 2 1 は記録前の初期抵抗値に戻り、試料 2 2及び試料 2 3は、およそ 1 0 ¾: Ω となった。

ただし、試料 2 2及び試料 2 3 は、負の方向の電圧の最大値を閾値電圧以下に抑制すると、試料 2 1 と同様に、記録前の初期抵抗値に戻った。

このように、記録と逆極性の電圧を印加することによって、抵抗値を記録前の状態に戻す、即ち消去動作を行うことができる。く実験 1 1 >

アモルファス薄膜 4 がシリコン酸化物により構成される場合の特性を調べた。

まず、アモルファス薄膜 4 として、タングステン酸化膜、ゲルマニウム酸化膜の場合と同様に、反応性スパッタリング法により S i — χを成膜した。

シリコンの組成 Xは、ほぼ S i O ₂の組成と等しく、 X = 3 3 とした。

そして、酸化シリコンの膜厚を 3 n mとした試料（試料 2 4 ) と、膜厚を 6 n mとした試料（試料 2 5 ) とをそれぞれ作製した。次に、各試料について、酸化シリコン膜上に、 S i O ₂と A g の複合物による薄膜を 6 n m堆積させ、上部電極を形成した。なお、この S i O ₂と A g の複合物は、 S i O ₂と A gがほぼ同じ割合含有されている組成とした。

その他は試料 2 0 と同様にして、記憶素子を作製した。

これら酸化シリコン膜の膜厚の異なる 2種類の試料（試料 2 4 及び試料 2 5 ) の、各記憶素子の I 一 V特性を測定した。試料 2 4の測定結果を図 1 4 Aに示し、試科 2 5の測定結果を図 1 4 B に示す。

図 1 4 A及び図 1 4 Bより、いずれも初期に抵抗が 1 M Ω以上と高く、負方向に電圧を大き < していくと、ある閾値電圧 V t h で急激に電流が流れ、速やかに電流のリミッタ設定値 0 . 5 m A に達する。

その後、 0 V近辺にまで電圧を低下させると、初期の抵抗値に比べて抵抗が低くなって、 1 k Ω程度になる。

即ち、記録により、抵抗値がおよそ 3桁低下していることがわ » る。

さらに正の方向に電圧を上げていくと、いずれの試料でも、電流量が減少し、抵値力 ^S再ぴ高い状態へと変化する

このように、記録と逆極性の電圧を印加することによつて、抵抗値を記録前の状態に戻す、即ち消去動作を行うとができる。

なお、上述の実施の形態の記憶素子 1 0では、基板 1 に導電率の高い高不純物濃度のシリコン基板を用いて、基板 1 の裏面側に接地電位（グランド電位）を印加したが、下部電極側に電圧を印加するための構成は、その他の構成も可能である

例えば、基板表面に形成され、力つ、シリコン基板とは電気的に絶縁された極を用いてもよい。

また、基板として、シリコン以外の半導体基板ヽ或いは絶縁基板例えばガラスや樹脂から成る基板を用いてもよい

7こ、上；^の実験で用いた酸化物であるタンダステン酸化膜の融点は 1 4 0 0 °C以上（結晶状態での文献値、以下同様）であり、ゲルマニウム酸化膜の融点は 1 0 0 0 °c以上であり、シリコン酸化膜の融点は 1 7 0 0 °C以上であるため、熱的に充分安定な材料であり、結晶化温度も高い。

さらに、記録のメカニズムが A g又は C uの電界印加によるィオン伝導であるため、上述の実験で用いたタングステン以外の遷移金属の酸化物を用いた場合にでも、それらの外殻電子構造がタングステンの電子構造と類似している遷移金属であれば、タンダステンと同様にメモリ動作することが可能である。遷移金属の中でも、酸化物の融点が高いこと、かつ容易に酸化物薄膜を形成できることという観点から、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリプデン、ハフニウム、タンタルの酸化物が望ましい。

本発明の記憶素子を用いて、記憶素子を多数、例えば列状やマトリタス状に配列することにより、記憶装置（メモリ装置）を構成することができる。

また、各記憶素子に、必要に応じて、素子の選択用の MO S トランジスタ或いはダイオードを接続してメモリセルを構成する。

さらに、配線を介して、センスアンプ、アドレスレコーダー、記録 · 消去 · 読み出し回路等に接続する。

本発明の記憶素子は、各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能な、いわゆる P R OM (プログラマブル R O M )、電気的に消去が可能な E E P R O M (Electrically Erasable R OM), 或いは、高速に記録 · 消去 * 再生が可能な、いわゆる R AM (ランダム 'アクセス 'メモリ）等、いずれのメモリ形態でも適用することが可能である。

本発明は、上述の各実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。

Claims

請求の範囲

1 . 第 1 の電極及び第 2 の電極の間に、ァモルファス薄膜が挟まれて構成され、

前記第 1 の電極及ぴ前記第 2 の電極は、少なくとも一方の ¾極が A g又は C uを含み、

前記アモルファス薄膜は、 G e と、 S , S e , τ e , s b力ら選ばれる 1つ以上の元素とから成る

ことを特徴とする記憶素子。

2 . A g又は C uを含む電極が、前記電極にまれる A g又は C uよりもイオン化した場合の価数が大きい元素から成る電極層に接続されていることを特徴とする請求の範囲第 1項に記載の記憶素子。

3 . 前記第 1 の電極又は前記第 2 の電極が、 Τ i W T i , Wのいずれかから成る電極層に接続されていることを特徴とす Ό Wn求の範囲第 1項に記載の記憶素子。

4 . 前記アモルファス薄膜は、 G e と、 s， S e , T e , S b から選ばれる 1つ以上の元素と、さらに S i とから成ることを特徴とする請求の範囲第 1項に記載の記憶

5 . 第 1 の電極及び第 2の電極の間に、ァモルファス薄膜が挟まれて構成され、前記第 1 の電極及び前記第 2 の電極は、少なくとも一方の電極が A g又は C uを含み、目 U記ァモルファス薄膜は、

G e と、 S， S e， T e , S b力ら選ばれる 1 つ以上の元素とから成る記憶素子と、

前記第 1 の電極側に接続された配線と、

前記第 2 の電極側に接続された配線とを有し、

前記記憶素子が多数配置されて成る

ことを特徴とする記憶装置。

6 . 第 1 の電極及ぴ第 2の電極の間に、ァモルファス薄膜が挟まれて構成され、

前記第 1 の電極及ぴ前記第 2の電極のいずれか、もしくは、その両方が A g又は C tiを含み、

前記アモルファス薄膜が酸化物により形成されて成る

ことを特徴とする記憶素子。

7 · 前記酸化物が、遷移金属酸化物、ゲルマニウム酸化物、シリコン酸化物のいずれかを含有することを特徴とする請求の範囲第 6項に記載の記憶素子。

8 . 第 1 の電極及ぴ第 2の電極の間に、アモルファス薄膜が挟まれて構成され、前記第 1 の電極及び前記第 2の電極は、少なくとも一方の電極が A g又は C uを含み、前記アモルファス薄膜は、酸化物により形成されて成る記憶素子と、

前記第 1 の電極側に接続された配線と、

前記第 2の電極側に接続された配線とを有し、

前記記憶素子が多数配置されて成る

ことを特徴とする記憶装置。

9 . 前記酸化物が、遷移金属酸化物、ゲルマニウム酸化物、シリコン酸化物のいずれかを含有することを特徴とする請求の範囲第 8項に記載の記憶装置。

要約書

情報の記録及ぴ読み出しを容易に行うことができ、比較的簡単な製造方法で容易に製造することができる記憶素子及びこれを用いた記憶装置を提供する。

第 1 の電極 2及ぴ第 2 の電極 5 の間にアモルファス薄膜 4が挟まれて構成され、第 1 の電極 2及ぴ第 2 の電極 5 の少なくとも一方の電極 5が A g又は C uを含み、アモルファス薄膜 4が G e と S， S e， T e , S bから選ばれる 1つ以上の元素とから成る記憶素子 1 0 を構成す,る。また、この記憶素子 1 0 と、第 1 の電極 2側に接続された配線と、第 2 の電極 5側に接続された配線とを有して、記憶素子 1 0 を多数配置して記憶装置を構成する。