JP2005197634A - 記憶素子及び記憶装置 - Google Patents

記憶素子及び記憶装置 Download PDF

Info

Publication number
JP2005197634A
JP2005197634A JP2004182775A JP2004182775A JP2005197634A JP 2005197634 A JP2005197634 A JP 2005197634A JP 2004182775 A JP2004182775 A JP 2004182775A JP 2004182775 A JP2004182775 A JP 2004182775A JP 2005197634 A JP2005197634 A JP 2005197634A
Authority
JP
Japan
Prior art keywords
thin film
memory
electrode
film
memory thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004182775A
Other languages
English (en)
Other versions
JP4792714B2 (ja
Inventor
Katsuhisa Araya
勝久 荒谷
Akihiro Maesaka
明弘 前坂
Akira Kochiyama
彰 河内山
Tomohito Tsushima
朋人 対馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004182775A priority Critical patent/JP4792714B2/ja
Priority to US10/991,075 priority patent/US7719082B2/en
Priority to KR1020040098062A priority patent/KR101078541B1/ko
Priority to EP09015737.1A priority patent/EP2161750B1/en
Priority to EP04028129A priority patent/EP1536474B1/en
Priority to TW093136629A priority patent/TWI278099B/zh
Priority to DE602004026983T priority patent/DE602004026983D1/de
Priority to CN200410094244.7A priority patent/CN1697195B/zh
Publication of JP2005197634A publication Critical patent/JP2005197634A/ja
Priority to US12/703,247 priority patent/US8981325B2/en
Priority to US12/961,088 priority patent/US8884397B2/en
Application granted granted Critical
Publication of JP4792714B2 publication Critical patent/JP4792714B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 情報の記録及び読み出しを容易に安定して行うことができ、比較的簡単な製造方法で容易に製造することができる記憶素子を提供する。
【解決手段】 第１の電極２と第２の電極６との間に記憶用薄膜４が挟まれて構成され、記憶用薄膜４に少なくとも希土類元素が含まれており、記憶用薄膜内もしくは記憶用薄膜４と接している層３に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜４と接している層３に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている記憶素子１０を構成する。
【選択図】 図１

Description

本発明は、情報を記録することができる記憶素子、及び記憶素子を用いた記憶装置に係わる。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理と比較して製造プロセスが複雑であるため、製造コストが高くなっている。
また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化に伴い、記憶素子としての特性を確保することが困難になってくる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることにより、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散するため、これによりイオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照）。
具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＡｇ，Ｃｕ，Ｚｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ａｇ，Ｃｕ，Ｚｎを含んでいる（上記特許文献１参照）。
さらに、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、ＣｒがドープされたＳｒＺｒＯ３結晶材料を、ＳｒＲｕＯ３或いはＰｔによる下部電極と、Ａｕ或いはＰｔによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリが報告されている（非特許文献２参照）。ただし、その原理等の詳細は不明である。
特表２００２−５３６８４０号公報 日経エレクトロニクス ２００３年１月２０日号（第１０４頁） A.Beck et al.,Appl.Phys.Lett.,77，(２０００年)，ｐ．１３９
しかしながら、上述した、上部電極或いは下部電極のいずれかにＡｇ，Ｃｕ，Ｚｎを含み、それらの電極にＧｅＳ或いはＧｅＳｅアモルファスカルコゲナイド材料が挟まれた構造の記憶素子では、抵抗変化を生じる前述したイオン導電体が、製造プロセス中での温度上昇、記録電流のジュール熱による温度上昇、データの長期保存時の長期間による熱負荷等により、結晶化が促進されて、全面的又は部分的な結晶化が生じることにより、記憶素子の抵抗値の変化や、記録・消去動作電圧の変化等、本来の電気的特性が変化してしまう、という問題を有していた。
そして、例えば、上部電極と下部電極との間の記録材料に結晶材料を用いた場合には、アモルファス材料を用いた場合に比べると問題が多く、低価格で量産を行うことは難しい。
また、良質な結晶性を得るために、例えば７００℃といった高温処理を行う必要があり、予め形成されているＭＯＳトランジスタの特性を、熱により劣化させてしまう問題が生じる。
また、結晶成長を行うために、下地材料が限定され、例えば、単結晶材料を用いる必要が生じる。
上述した問題の解決のために、本発明においては、情報の記録及び読み出しを容易に安定して行うことができ、比較的簡単な製造方法で容易に製造することができる構成の記憶素子及びこれを用いた記憶装置を提供するものである。
本発明の記憶素子は、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、記憶用薄膜に少なくとも希土類元素が含まれており、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれているものである。
即ち、Ｃｕ，Ａｇ，Ｚｎから選ばれる元素と、Ｔｅ，Ｓ，Ｓｅから選ばれる元素との２種類の元素群が、２種類とも記憶用薄膜に含まれている構成、２種類とも記憶用薄膜と接している層に含まれている構成、記憶用薄膜及び記憶用薄膜に接している層にそれぞれ少なくとも１種類ずつ含まれている構成が挙げられる。
上述の本発明の記憶素子の構成によれば、第１の電極と第２の電極との間に記憶用薄膜が挟まれて構成され、記憶用薄膜に少なくとも希土類元素が含まれており、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれているので、記憶用薄膜の抵抗状態が変化することを利用して、情報を記録することが可能になる。
具体的には、例えば、一方の電極側に正電位を印加して記憶素子に電圧をかけると、Ｃｕ，Ａｇ，Ｚｎがイオン化して記憶用薄膜内に拡散し、他方の電極側の部分で電子と結合して析出することにより、或いは、記憶用薄膜中に留まり絶縁膜の不純物準位を形成することによって、記憶用薄膜の抵抗値が低くなり、これにより情報の記録を行うことが可能になる。
また、この状態から、一方の電極側に負電位を印加して記憶素子に負電圧をかけると、他方の電極側に析出していたＣｕ，Ａｇ，Ｚｎが再びイオン化して、元の状態に戻ることによって記憶用薄膜の抵抗値が元の高い状態に戻り、記憶素子の抵抗値も高くなるので、これにより記録した情報の消去を行うことが可能になる。
そして、記憶用薄膜に希土類元素が含有されていることにより、記憶用薄膜の結晶化温度を高くする、或いは記憶用薄膜の融点を高くすることができ、温度上昇に対する記憶用薄膜の微細構造の安定化を図ることができる。これにより、記憶用薄膜の耐熱性を向上することができるため、記憶素子の高温プロセス下での製造歩留まりを向上させることができ、また記録等の記憶素子の動作時の局所的な温度上昇に対する安定性を改善して、例えば繰り返し書き換え可能回数を増やすことができ、さらには高温環境下等での長期データ保存時においても、安定して高抵抗状態を維持することができる。
上記本発明の記憶素子において、一度だけ記録が可能な構成とすることも可能である。
このように構成したときには、第１の電極及び第２の電極に電圧を印加すると、この電圧が絶縁耐圧以上の場合には、記憶用薄膜内で絶縁破壊が生じ、記憶用薄膜の抵抗状態を変化させて情報の記録を行うことができる。特に、記憶用薄膜に希土類元素が含まれているため、熱的に安定で、非常に僅かな電流で情報の記録を行うことができると共に、スイッチオフ現象を発生することなく記録後の抵抗状態を安定して保持することができる。これにより、情報の記録を充分に安定して行うことが可能になる。
本発明の記憶装置は、第１の電極及び第２の電極の間に、記憶用薄膜が挟まれて構成され、記憶用薄膜に少なくとも希土類元素が含まれており、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
上述の本発明の記憶装置の構成によれば、上述した本発明に係る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる。
本発明の記憶素子は、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれている導電性又は半導電性の薄膜が形成され、この導電性又は半導電性の薄膜に希土類元素が含まれているものである。
上述の本発明の記憶素子の構成によれば、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれている導電性又は半導電性の薄膜が形成され、この導電性又は半導電性の薄膜に希土類元素が含まれているので、記憶用薄膜の抵抗状態が変化することを利用して、情報を記録することが可能になる。
また、記憶用薄膜が絶縁材料から成ることにより、高抵抗状態の抵抗値を比較的高くすることができる。
そして、導電性又は半導電性の薄膜に希土類元素が含有されていることにより、この導電性又は半導電性の薄膜の結晶化温度が上昇し、高温環境下での結晶化を抑制することができる。これにより、導電性又は半導電性の薄膜を均一に形成することができ、導電性又は半導電性の薄膜の表面の粗さも抑制することができるため、記憶用薄膜も均一に形成することが可能になる。また、保存時や使用時の熱履歴により記憶素子の特性が劣化することを抑制することができる。
上記本発明の記憶素子において、導電性又は半導電性の薄膜が、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素とＴｅとを含んで成る構成とすることも可能である。
このように構成したときには、ＴｅがＳやＳｅよりも電気伝導度が非常に高いため、導電性又は半導電性の薄膜の抵抗値を低減することができる。このため、情報の記録・消去による抵抗変化を、主として抵抗値の高い記憶用薄膜において生じるようにすることができる。これにより、仮に導電性又は半導電性の薄膜の一部が結晶化して抵抗値が変化した場合においても、メモリ動作に大きな影響を与えない。
本発明の記憶装置は、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれている導電性又は半導電性の薄膜が形成され、この導電性又は半導電性の薄膜に希土類元素が含まれている記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
上述の本発明の記憶装置の構成によれば、上述した本発明に係る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる。
本発明の記憶素子は、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料又は半導体材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、ＣｕＴｅが含まれている薄膜が形成されているものである。
上述の本発明の記憶素子の構成によれば、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料又は半導体材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、ＣｕＴｅが含まれている薄膜が形成されているので、記憶用薄膜の抵抗状態が変化することを利用して、情報を記録することが可能になる。
また、記憶用薄膜が絶縁材料又は半導体材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間にＣｕＴｅが含まれている薄膜が形成されていることにより、ＣｕＴｅが含まれている薄膜はＣｕ及びＴｅの導電性が高いために抵抗値が低くなり、一方記憶用薄膜は絶縁材料又は半導体材料から成るために抵抗値が相対的に高くなる。このため、情報の記録・消去による抵抗変化を、主として抵抗値の高い記憶用薄膜において生じるようにすることができる。
これにより、仮にＣｕ及びＴｅが含まれている薄膜が温度上昇により一部結晶化して抵抗値が変化した場合においても、記憶素子の抵抗値の変化にほとんど影響を及ぼすことがなくなることから、メモリ動作に大きな影響を与えない。
従って、製造時や使用時、高温環境下の保存時において、熱履歴により記憶素子の特性が劣化することを抑制することができる。
本発明の記憶装置は、第１の電極と第２の電極との間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜が絶縁材料又は半導体材料から成り、記憶用薄膜と第１の電極或いは第２の電極との間に、ＣｕＴｅが含まれている薄膜が形成されている記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
上述の本発明の記憶装置の構成によれば、上述した本発明に係る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる。
本発明の記憶素子は、第１の電極と第２の電極との間に記憶用薄膜が挟まれて構成され、この記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれ、記憶用薄膜の下地材料が非晶質構造を有するものである。
上述の本発明の記憶素子によれば、第１の電極と第２の電極との間に記憶用薄膜が挟まれて構成され、記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素（金属元素）が含まれ、記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素（カルコゲン元素）が含まれていることにより、記憶用薄膜の抵抗状態を変化させて、情報を記録することが可能になる。
また、記憶用薄膜の下地材料が非晶質構造を有することにより、その上に形成されている記憶用薄膜を均一に非晶質構造とすることができ、これにより記憶用薄膜とその上の電極との界面を平坦に形成することができる。このように、記憶用薄膜とその上の電極との界面が平坦になることにより、記憶用薄膜内の電界分布が均一になり、高抵抗状態から低抵抗状態にスイッチングする際のスイッチング電圧を、バラツキが少なく、繰り返し記録・消去に対しても均一な値とすることができる。
上記本発明の記憶素子において、記憶用薄膜内に、さらに、少なくともＹ，Ｌａ，Ｎｄ，Ｓｍ，Ｇｄ，Ｔｂ，Ｄｙの中から選ばれた１種類以上の希土類元素を含む構成とすることも可能である。
このような構成としたときには、希土類元素が熱的に安定であるため、非常に僅かな電流で、情報の記録を安定に行うことができる。
本発明の記憶装置は、第１の電極及び第２の電極の間に、記憶用薄膜が挟まれて構成され、この記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、記憶用薄膜内もしくは記憶用薄膜に接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれ、記憶用薄膜の下地材料が非晶質構造を有する記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成るものである。
上述の本発明の記憶装置によれば、上述した本発明に係る記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、記憶素子が多数配置されて成ることにより、記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる。
また、記憶素子のスイッチング電圧のバラツキを少なくすることができるため、記憶装置を安定して動作させることが可能になる。
本発明の記憶素子によれば、記憶素子への記録に要する電流を低減すると共に、記録の前後における素子の抵抗変化を充分確保することが可能になる。
これにより、素子に情報を記録する際の消費電力を低減することができると共に、情報の読み出しを容易に行うことができる。
また、記録に要する時間も短くすることができる。
さらに、記憶素子の抵抗値の変化、特に記憶用薄膜の抵抗値の変化を利用して情報の記録を行っているため、記憶素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。
従って、本発明により、情報の記録及び情報の読み出しを容易に行うことができ、消費電力が低減され、高速に動作すると共に、高い信頼性を有する記憶装置を構成することができる。
また、記憶装置の高集積化（高密度化）や小型化を図ることができる。
さらに、本発明の記憶素子は、通常のＭＯＳ論理回路の製造プロセスに用いられる材料や製造方法により、製造することが可能である。
従って、本発明により、熱的に安定な記憶素子及び記憶装置を安いコストで製造することができ、安価な記憶装置を提供することが可能になる。また、記憶装置の製造歩留まりの向上を図ることも可能になる。
そして、特に、記憶素子の記憶用薄膜に少なくとも希土類元素を含有する構成としたときには、記憶素子の高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態を維持することができることから、記憶用薄膜に記録された情報を安定して保持することができるため、記憶素子の信頼性を高めることが可能になる。
さらに、非常に僅かな電流で情報の記録を安定に行うことができるため、情報の記録による消費電力を低減することができる。
また、特に、記憶素子の記憶用薄膜と電極との間に、記憶用薄膜よりも抵抗値の充分に低い薄膜を設けた場合にも、温度上昇による抵抗値の変化の影響を抑制することができるため、同様に、記憶素子の高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態を維持することができることから、記憶用薄膜に記録された情報を安定して保持することができるため、記憶素子の信頼性を高めることが可能になる。
また、特に、記憶素子の記憶用薄膜の下地材料を非晶質構造としたときには、繰り返し記憶・消去に対してもスイッチング電圧を均一な値にしてバラツキを低減することができるため、安定なメモリ動作を行うことができる。
本発明の一実施の形態として、記憶素子の概略構成図（断面図）を図１に示す。
この記憶素子１０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に下部電極２が形成され、この下部電極２上にＣｕ，Ａｇ，Ｚｎを含む層３が形成され、その上に記憶用薄膜４が形成され、この記憶用薄膜４上の絶縁層５に形成された開口を通じて記憶用薄膜４に接続するように上部電極６が形成されて構成されている。
下部電極２には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，ＷＮ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ、シリサイド等を用いることができる。
この下部電極２に、例えばＴｉＷ膜を用いた場合には、膜厚を例えば１０ｎｍ〜１００ｎｍの範囲にすればよい。
また、下部電極２上の層３には、Ｃｕ，Ａｇ，Ｚｎの少なくともいずれか、即ち後述するイオン源となる金属元素を含んで構成する。以下、層３をイオン源層３と呼ぶこととする。
イオン源層３は、例えば、Ｔｅ，Ｓｅ，Ｓのカルコゲナイド元素を含有する、ＧｅＳｂＴｅ，ＧｅＴｅ，ＧｅＳｅ，ＧｅＳ，ＳｉＧｅＴｅ，ＳｉＧｅＳｂＴｅ等に、Ｃｕ，Ａｇ，Ｚｎを加えた組成の膜、Ａｇ膜、Ａｇ合金膜、Ｃｕ膜、Ｃｕ合金膜、Ｚｎ膜、Ｚｎ合金膜等を用いて構成することができる。
このイオン源層３に、例えば、ＧｅＳｂＴｅＣｕ膜を用いた場合には、膜厚を例えば５ｎｍ〜５０ｎｍにすればよい。また、例えば、Ｃｕ，Ａｇ，Ｚｎを用いた場合には、膜厚を例えば２ｎｍ〜３０ｎｍにすればよい。
記憶用薄膜４は、その全体或いは膜厚方向の一部分に、希土類元素のうち、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｙから選ばれる、１種類、もしくは、複数種類の希土類元素の酸化物からなる膜（希土類酸化物薄膜）が形成された構成である。
この記憶用薄膜４は、０．５ｎｍ以上、１０ｎｍ以下の膜厚で形成する。このような膜厚で記憶用薄膜４を形成することにより、アモルファス状態を高温で安定して形成することができ、抵抗値を高くして安定させることができる。これにより、後述する実験７に示すように、安定した記録動作が可能になる。
そして、通常希土類酸化物は絶縁膜であるため、このように記憶用薄膜４の膜厚を薄くすることにより、記憶用薄膜４の電流を流すことが可能になる。
また、この記憶用薄膜４における酸素の組成は、通常は希土類元素（ＲＥ）に対してＲＥ２Ｏ３という組成を形成するが、ここでは、アモルファス膜であって、半導体領域の導電率以下の電気的性質を有していれば充分であるので、必ずしも、このような組成に限定されず、例えば、ＲＥＯｘ（０．５＜ｘ≦１．５）でも構わない。
さらに、この記憶用薄膜４には、例えば、Ｇｅ，Ｓｉ，Ｓｂ，Ｔｉ，Ｗ，Ｃｕ，Ａｇ，Ｚｎ，Ｆｅ，Ｃｏ，Ｐ，Ｎ，Ｈ，Ｔｅ，Ｓ，Ｓｅ等の、希土類元素以外の元素が予め含有されていても構わない。
上述した材料からなる記憶用薄膜４は、電圧パルス或いは電流パルスが印加されることにより、インピーダンス（抵抗値）が変化する特性を有する。
そして、この記憶用薄膜４は、他の層よりも抵抗値の変化が充分大きい。そのため、記憶素子１０全体の抵抗値の変化は、主として記憶用薄膜４により影響される。
従って、記憶用薄膜４の抵抗値の変化を利用して、記憶素子１０に情報の記録を行うことができる。
絶縁層５には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ２やＳｉ３Ｎ４、その他の材料、例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＨｆＯ２，ＺｒＯ２等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
上部電極６には、下部電極２と同様に、通常の半導体配線材料が用いられる。
本実施の形態の記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。
まず、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層３に、例えば正電位（＋電位）を印加して、上部電極６側が負になるように、記憶素子１０に対して正電圧を印加する。これにより、イオン源層３からＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜４内を拡散していき、上部電極６側で電子と結合して析出する、或いは、記憶用薄膜４内部に拡散した状態で留まる。
すると、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成される、もしくは、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなる。記憶用薄膜４以外の各層は、記憶用薄膜４の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜４の抵抗値を低くすることにより、記憶素子１０全体の抵抗値も低くすることができる。
その後、正電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、前記の記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、いわゆるＲＡＭ或いはＥＥＰＲＯＭ等への応用には、消去過程が必要であるが、消去過程においては、Ｃｕ，Ａｇ，Ｚｎが含まれたイオン源層３に、例えば負電位（−電位）を印加して、上部電極６側が正になるように、記憶素子１０に対して負電圧を印加する。これにより、記憶用薄膜４内に形成されていた電流パス或いは不純物準位を構成するＣｕ，Ａｇ，Ｚｎがイオン化して、記憶用薄膜４内を移動してイオン源層３側に戻る。
すると、記憶用薄膜４内からＣｕ，Ａｇ，Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜４の抵抗値が高くなる。記憶用薄膜４以外の各層は元々抵抗値が低いので、記憶用薄膜４の抵抗値を高くすることにより、記憶素子１０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子１０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このような過程を繰り返すことにより、記憶素子１０に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
なお、記憶用薄膜４は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子１０のセルサイズ及び記憶用薄膜４の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、記憶用薄膜４の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜４の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
図１の記憶素子１０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２、例えばＴｉＷ膜を堆積する。
次に、イオン源層３、例えばＣｕ膜を形成し、その後に記憶用薄膜４、例えばＧｄ２Ｏ３膜を形成する。
その後に、記憶用薄膜４を覆うように絶縁層５を形成するが、フォトリソグラフィによって、絶縁層５の一部を除去し、記憶用薄膜４へのコンタクト部を形成する。
続いて、例えばマグネトロンスパッタリング装置によって、上部電極６として、例えばＴｉＷ膜を成膜する。
その後、ＴｉＷ膜を、例えばプラズマエッチング等によりパターニングする。プラズマエッチングの他には、イオンミリング、ＲＩＥ（反応性イオンエッチング）等のエッチング方法を用いてパターニングを行うことができる。
このようにして、図１に示した記憶素子１０を製造することができる。
上述の実施の形態の記憶素子１０の構成によれば、下部電極２と上部電極６との間に、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層３と、酸素と希土類元素より成る記憶用薄膜４とが挟まれた構成とすることにより、例えば、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層３側に正電圧（＋電位）を印加して、上部電極６側が負になるようにした場合に、記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成されて、或いは記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなり、記憶素子１０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。このような構成は、例えばＰＲＯＭ等の一度だけ記録が可能な記憶装置に用いることができる。
そして、記憶素子１０の抵抗値の変化、特に記憶用薄膜４の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子１０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
また、例えば、ＲＡＭやＥＥＰＲＯＭ等の記録に加えて消去が可能な記憶装置に用いるような場合は、上述した記録後の状態の記憶素子１０に対して、例えば、Ｃｕ，Ａｇ，Ｚｎを含むイオン源層３に負電圧（−電位）を印加して、上部電極６側が正になるようにする。これにより、記憶用薄膜４内に形成されていた、Ｃｕ，Ａｇ，Ｚｎによる電流パス、或いは欠陥が消滅して、記憶用薄膜４の抵抗値が高くなり、記憶素子１０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子１０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
また、本実施の形態の記憶素子１０によれば、記憶用薄膜４がその全体或いは膜厚方向の一部分に、希土類酸化物薄膜が形成されている構成であるため、希土類酸化物の作用により、記憶用薄膜４の結晶化温度が上昇し、高温環境下での結晶化を抑制することができる。これは、希土類酸化物薄膜がアモルファス（非晶質）であり、希土類酸化物の融点が２４００℃程度と非常に高いため、記録や消去の際のジュール熱により加熱されたとしても、薄膜の微細構造に変化を生じることがなく、安定なためである。
これにより、記憶素子１０の高温環境下での使用時や長期データ保存時においても、安定して高抵抗状態を維持することができる。
従って、記憶用薄膜４に記録された情報を安定して保持することができるため、記憶素子１０の信頼性を高めることが可能になる。
また、記憶用薄膜４が希土類酸化物薄膜から成ることにより、イオン源となる元素（Ｃｕ，Ａｇ，Ｚｎ）及びカルコゲナイド元素（Ｓ，Ｓｅ，Ｔｅ）を含有するイオン源層３の材料の選択の幅を広げることが可能になる。
従来提案されている抵抗変化型記憶素子では、イオン源となる元素及びカルコゲナイド元素を含む記録層を構成していたので、イオン源が少ないときには高抵抗状態となるような材料、例えばＧｅＳ，ＧｅＳｅをベースにイオン源となる元素を含有する材料が、選択されていた。しかしながら、ＧｅＳ及びＧｅＳｅは、Ｓ及びＳｅの融点が低いことからスパッタリングにより安定して成膜することが困難である。また、カルコゲナイド元素としてＴｅを用いて記録層を構成した場合、例えばＧｅＳｂＴｅ，ＧｅＴｅ等を用いた場合には、スパッタリング法により安定な成膜が可能となるが、ＴｅがＳ及びＳｅと比較して電気伝導度が非常に高いことから、イオン源となる元素（Ｃｕ，Ａｇ，Ｚｎ）を含有させると抵抗が低くなりすぎて、記憶素子として必要な高抵抗状態とすることが困難になる。
これに対して、本実施の形態の記憶素子１０のように、記憶用薄膜４が希土類酸化物薄膜から成り、記憶用薄膜４とは別にイオン源層３を設けた場合には、抵抗変化が主として希土類酸化物薄膜から成る記憶用薄膜４で起こるため、イオン源層３の電気抵抗の特性はあまり問題とならない。このため、イオン源層３にＴｅ系の材料を使用することが可能になる。
むしろ、記憶素子のメモリ動作の安定性を高めるためには、イオン源層３における抵抗変化をできるだけ小さくすることが望ましいので、イオン源層３の抵抗値は常に低い状態であることが望ましい。このようにイオン源層３の抵抗値が常に低い状態であることにより、イオン源層３が結晶化を生じても抵抗変化がほとんどなく、少なくとも電気的には何ら問題を生じないという付帯効果も生じる。
さらに、本実施の形態の記憶素子１０によれば、下部電極２、イオン源層３、記憶用薄膜４、上部電極６を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
なお、上述した実施の形態の記憶素子１０において、記憶用薄膜４として、その一部分に希土類元素の酸化物からなる膜（希土類酸化物薄膜）が形成された構成とする場合、この酸化物薄膜は、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることにより形成することが可能である。
さらに、スパッタリングの他、ＣＶＤ法、或いは蒸着法等の方法によっても酸化物薄膜を形成することが可能である他、成膜時には金属状態であって、その後に、熱酸化或いは薬品処理等の手法によって酸化物薄膜を形成することも可能である。
また、上述した実施の形態の記憶素子１０では、記憶用薄膜４に接しているイオン源層３にＣｕ，Ａｇ，Ｚｎを含んだ構成を示したが、この他にも、例えば、記憶用薄膜４内にイオン源のＣｕ，Ａｇ，Ｚｎを含む構成、下部電極２にイオン源のＣｕ，Ａｇ，Ｚｎを含む構成や、下部電極２及び上部電極６にイオン源のＣｕ，Ａｇ，Ｚｎを含む構成としてもよい。また、下部電極２として、イオン源層３をそのまま用いることも可能である。
また、上述した実施の形態の記憶素子１０では、記憶用薄膜４に接しているイオン源層３にＴｅ，Ｓ，Ｓｅを含んだ構成を示したが、この他にも、例えば、記憶用薄膜４内にＴｅ，Ｓ，Ｓｅを含む構成、下部電極２にＴｅ，Ｓ，Ｓｅを含む構成や、下部電極２及び上部電極６にＴｅ，Ｓ，Ｓｅを含む構成としてもよい。
また、上述した実施の形態の記憶素子１０では、記憶用薄膜４として、希土類元素の酸化物からなる薄膜を用いた場合を説明したが、後述する実験３に示すように、希土類元素と酸素の含有組成比が、膜厚方向に組成勾配を有する構成の記憶用薄膜を用いることもできる。
このような構成の記憶用薄膜４の場合は、後述する実験３に示すように、界面状態に鈍感な膜を形成することが可能であるので、例えば、非連続的に組成比が変化する界面状態の膜の場合と比較して、界面現象を抑制することができ、例えば、量産時に、プロセスにばらつきがあっても、その影響が小さく、量産時のプロセスを容易にできるという利点を有する。
また、上述した実施の形態の記憶素子１０では、記憶用薄膜４が希土類酸化物薄膜から成る場合であったが、記憶用薄膜４が希土類元素を含有するが、酸素は含有しない構成とすることも可能である。この場合でも、希土類元素を含有することにより、記憶用薄膜４の結晶化温度が上昇するので、記憶素子の高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態を維持することができ、記憶用薄膜に記録された情報を安定して保持することができる。
上述した実施の形態の記憶素子１０を、多数マトリクス状に配置することにより、記憶装置を構成することができる。
各記憶素子１０に対して、その下部電極２側に接続された配線と、その上部電極６側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子１０が配置されるようにすればよい。
具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極６に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子１０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
そして、上述した実施の形態の記憶素子１０は、容易に情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子１０は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子１０を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
（実施例）
次に、上述した実施の形態の記憶素子１０を実際に作製して、特性を調べた。
＜実験１＞
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、スパッタリングにより、下部電極２としてＴｉＷ膜を５０ｎｍの膜厚で堆積した。次いで、マグネトロンスパッタリング装置を用いて、イオン源層３としてＣｕ膜を１０ｎｍの膜厚で形成し、引き続き、酸素ガス導入による反応性スパッタリング法により、記憶用薄膜４としてアモルファスガドリニウム酸化膜（アモルファスＧｄ酸化膜）を５ｎｍ形成した。
次に、アモルファスガドリニウム酸化膜を覆ってフォトレジストを成膜し、その後、フォトリソグラフィ技術により、露光と現像を行ってアモルファスガドリニウム酸化膜４上のフォトレジストに開口（スルーホール）を形成した。開口の大きさは縦２μｍ、横２μｍとした。
その後、真空中２７０℃においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして絶縁層５を形成した。なお、絶縁層５にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（例えばシリコン酸化膜等）を絶縁層５に用いた方がよい。
次いで、上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積した上部電極６を５０μｍ×５０μｍの大きさにパターニングした。
このような構造の記憶素子を作製して、試料１の記憶素子とした。
この試料１の記憶素子に対して、下部電極２と導通している低抵抗シリコン基板１の裏面を接地電位（グランド電位）に接続して、上部電極６に負電位（−電位）を印加した。
そして、上部電極６に印加する負電位を０Ｖから減少させて、電流の変化を測定した。ただし、電流が０．０３ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極６に印加する負電位、即ち記憶素子に加わる電圧が増加しないように設定した。
また、電流が０．０３ｍＡに達して電流リミッタが動作した状態から、上部電極６に印加する負電位を０Ｖまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極６に正電位を印加し、電流が減少し、電流が流れなくなるような電圧まで正電圧の印加を増加させた後に、再び０電位に戻す操作を行った。
このようにして得られた試料１のＩ−Ｖ特性の測定結果を図２に示す。
図２より、初期は抵抗値が高く、記憶素子がＯＦＦ状態であり、電圧が負方向に増加することにより、ある閾値電圧（Ｖｔｈ）以上のところで急激に電流が増加する。即ち、抵抗値が低くなって記憶素子がＯＮ状態へと遷移することがわかる。これにより、情報が記録されることがわかる。
一方、その後、電圧を減少させても、一定の抵抗値を保ったままである。即ち、記憶素子がＯＮ状態で保たれ、記録された情報が保持されることがわかる。
この試料１の場合、電圧Ｖ＝０．１Ｖの箇所でのＯＦＦ状態の抵抗値は約２ＭΩ、ＯＮ状態での抵抗値は約１００ｋΩであった。
また、同図に示されるように、上述とは逆極性の電圧Ｖ、即ち基板１の裏面側を接地電位（グランド電位）に接続して、上部電極６にＶ＝０．３Ｖ以上の正電位（＋電位）を印加して、その後再び０Ｖに戻すことにより、記憶素子の抵抗値が初期のＯＦＦ状態の高抵抗の状態に戻ることが確認された。即ち記憶素子に記録した情報を、負電圧の印加により消去できることがわかる。
＜実験２＞
次に、イオン源層３として、厚さ１３ｎｍのＧｅＳｂＴｅＣｕ膜を用い、記憶用薄膜４として、Ｇｄ２Ｏ３にＧｅＳｂＴｅが添加された、厚さ８ｎｍの膜を用いた場合の特性を調べた。
なお、これ以外の各膜の材料は、全て実験１に示す場合と同様であるので、重複説明は省略する。また、測定方法については、電流リミッタの値を１ｍＡに変更した点のみが、実験１に示す場合とは異なる。
イオン源層３のＧｅＳｂＴｅＣｕ膜の組成は、（Ｇｅ２Ｓｂ２Ｔｅ５）２Ｃｕであり、記憶用薄膜４の組成は、（Ｇｄ２Ｏ３）２（Ｇｅ２Ｓｂ２Ｔｅ５）である。
このような構造の記憶素子を作製して試料２の記憶素子とした。この試料２のＩ−Ｖ特性の測定結果を図３に示す。
図３より、記憶素子の抵抗値は、初期のＯＦＦ状態では約１０ＭΩであるのに対し、閾値電圧（−０．７Ｖ）を超えた負の電圧を印加して記録を行った後には３００Ωになることがわかる。また、正方向の電圧を印加し、記憶素子の抵抗値をＯＦＦ状態へと変化させた後、即ち消去を行った後には約１ＭΩとなった。
＜実験３＞
電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、スパッタリングにより、下部電極２としてＴｉＷ膜を５０ｎｍの膜厚で堆積した。次いで、マグネトロンスパッタリング装置を用いて、Ｃｕ膜を３ｎｍ〜２０ｎｍの膜厚で形成し、引き続き、（Ｇｅ２Ｓｂ２Ｔｅ５）１−ｘＧｄｘ膜をＡｒガス導入によるスパッタリングにより５ｎｍ〜５０ｎｍの膜厚で形成した。
次に、フォトレジストを形成し、その後フォトリソグラフィ技術により露光と現像を行って、フォトレジストに開口（スルーホール）を形成した。開口の大きさは縦２μｍ、横２μｍとした。
その後、２８０℃の真空中においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして、絶縁層５を形成した。
ここで、このアニール処理の際、例えば、チャンバー内に僅かに残存する酸素、又はフォトレジストを起源とする酸素により、Ｇｅ２Ｓｂ２Ｔｅ５Ｇｄ膜の表面に酸化物薄膜が形成される。
なお、絶縁層５にハードキュアレジストを用いたのは、実験１及び実験２に示す場合と同様に、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（シリコン酸化膜等）を絶縁層５に用いた方がよい。
次いで、上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積したＴｉＷ膜６を、５０μｍ×５０μｍの大きさにパターニングした。
このような構造の記憶素子を試料３の記憶素子とした。
この試料３の記憶素子に対して、下部電極２と導通している低抵抗シリコン基板１の裏面を接地電位（グランド電位）に接続し、上部電極６に負の電位を加えた。
そして、上部電極６に印加する負電位を０Ｖから減少させて、電流の変化を測定した。ただし、電流が１ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極６に印加する負電位、即ち記憶素子に加わる電圧が増加しないように設定した。
また、電流が１ｍＡに達して電流リミッタが動作した状態から、上部電極６に印加する負電位を０Ｖまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極６に正電位を印加し、電流が減少し、殆ど電流が流れなくなるような電圧まで増加させた後、再び０電位に戻す操作を行った。
ここで、試料３において、Ｃｕ膜の膜厚を６ｎｍとし、Ｇｅ２Ｓｂ２Ｔｅ５Ｇｄ膜の膜厚を２５ｎｍとした場合のＩ−Ｖ特性の測定結果を図４に示す。なお、図４は、初回の記録、消去、再記録を繰り返し行った場合のＩ−Ｖ特性を示している。また、このような構成の記憶素子の断面をＴＥＭ（透過電子顕微鏡）で観察した像を、図５に示す。
なお、Ｇｅ２Ｓｂ２Ｔｅ５Ｇｄ膜の組成は、（Ｇｅ２Ｓｂ２Ｔｅ５）８９Ｇｄ１１である。
試料３の記憶素子は、図５に示すように、ＴｉＷ膜による上下の電極（２，６）との間に、記憶用薄膜４とイオン源層３とを有する構造となっている。
具体的には、上部電極６の直下に、酸化物が充分に形成されている希土類酸化物層（図中矢印Ａで示すもっとも白く見える部分）があり、この希土類酸化物層Ａの下に、希土類（Ｇｄ）が多く、上述した層Ａに比べて酸素濃度が低い希土類酸化物層（図中矢印Ｂで示すやや黒っぽく見える部分）があり、そのさらに下に、主にＣｕ，Ｔｅからなりイオン源層３に相当する層（図中矢印Ｃ、Ｄ及びＥで示す部分）がある。
希土類酸化物が主である層（層Ａ及び層Ｂ）は、記録時以外では、抵抗値が非常に高く絶縁性を示し、イオン源層（Ｃ，Ｄ，Ｅ）３は抵抗値が低く導電性を示す。この２つの中間に位置する層は半導体的な振舞いを示す。
矢印Ａに示す希土類酸化物が主である層は酸素濃度が高いため、記憶用薄膜４の表面では組成がおよそＧｄ２Ｏ３の酸化物薄膜が形成されていることになり、膜厚方向下部に向かって酸素濃度が減少している。
ここで、図５に示した試料３の記憶素子の、各箇所Ａ〜Ｅにおける酸素以外の元素（Ｇｄ，Ｔｅ，Ｃｕ，Ｇｅ）の組成を図６に示す。
図６より、酸素以外の元素（Ｇｄ，Ｔｅ，Ｃｕ，Ｇｅ）においても、膜厚方向の下方に向かって組成勾配を有していることがわかる。なお、Ｓｂは組成分析の対象とはならないので同図には含まれていない。
このように、膜厚方向に材料組成の勾配が生じる理由は、成膜後の希土類元素（希土類金属元素）が、化学的に非常に活性であり、膜中を拡散して酸素濃度の高い表面側に移動して酸化物薄膜（酸化物層）を形成すること、また、Ｃｕ，Ａｇ，Ｚｎが、カルコゲナイド元素（Ｔｅ，Ｓ，Ｓｅ）と容易に結合して化合物を形成すること、等がある。
このように組成勾配を有する膜は、例えば、界面状態に鈍感な膜を形成することが可能であるので、例えば、非連続的に組成比が変化する界面状態の膜の場合と比較して、界面現象を抑制することができ、量産時のプロセスが容易になるという利点を有する。
さらに、Ｃｕの含有濃度を高くした試料の、膜厚方向の組成分布の解析結果を図７に示す。
図７に示すように、Ｃｕの含有濃度が高い記憶素子の場合、矢印Ａに示す希土類酸化物が主である層にもＣｕが含有されているので、電気的には絶縁性から半導体の領域に入っており、初期及び消去後の抵抗値は、図６に示す記憶素子の場合と比較して低くなるものの、同様なメモリ動作が可能である。
なお、この図７に示す試料３の記憶素子では、ＧｅＳｂＴｅＧｄ膜の成膜時にＧｅＳｂＴｅＧｄ膜に対して、２０％のＣｕを添加したが、このような方法に限らず、熱拡散等のプロセスによって、Ｃｕを記憶用薄膜４に拡散させることにより、同様の構成の素子を作製することが可能である。
＜実験４＞
次に、記憶用薄膜４中に含まれる希土類元素として、Ｇｄ（ガドリニウム）を用い、このＧｄの添加割合をそれぞれ変化させた場合の特性を調べた。
そして、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＣｕ膜を１２ｎｍの膜厚で形成し、その上にＧｅＴｅ膜又はＧｅＴｅＧｄ膜を１６ｎｍの膜厚で形成し、さらに上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成した。
以下、ＧｅＴｅに対するＧｄの具体的な添加割合を示す。
＜添加割合（原子％）＞
試料番号 Ｇｅ２Ｔｅ８ Ｇｄ

試料４ １００ ０

試料５ ９３ ７

試料６ ８６ １４

試料７ ８２ １８

試料８ ７８ ２２
これら、試料４〜試料８の各記憶素子のＩ−Ｖ特性を測定した。試料４の測定結果を図８に示し、試料５の測定結果を図９に示し、試料６の測定結果を図１０に示し、試料７の測定結果を図１１に示し、試料８の測定結果を図１２に示す。
図８に示す、Ｇｄを添加していない試料４の記憶素子の場合では、Ｉ−Ｖ特性にヒステリシス、即ちメモリ動作は確認されず、オーミック特性で約１５０Ωの抵抗体となっている。これは、ＧｅＴｅ膜に希土類元素を含んでいないため、ＧｅＴｅ膜が有する低抵抗状態がそのまま現れた、或いはアモルファスＧｅＴｅの結晶化温度（例えば２００℃）以上に、プロセス中で加熱されたために、ＧｅＴｅ膜が結晶化を生じて低抵抗化されたものと考えられる。
これに対し、図９〜図１２に示す試料５〜試料８の各記憶素子の場合では、いずれもヒステリシスを呈し、メモリ動作が確認された。これは、ＧｅＴｅ膜に希土類元素が添加されることによって、プロセス中に、希土類元素が表面側へ拡散し、酸化物薄膜を形成することによって、初期の抵抗値が高い状態を作り出すことが可能で、この状態となった場合に、メモリ動作することが可能となる。
ここで、ＴｉＷ膜／Ｇｄ２Ｏ３膜／ＴｉＷ膜の積層構造において、Ｇｄ２Ｏ３膜の絶縁耐圧を測定した結果、絶縁耐圧は、およそ１０ＭＶ／ｃｍであった。また、Ｔｉ膜／Ｃｕ膜／Ｇｄ２Ｏ３膜／ＴｉＷ膜の積層構造においては、およそ４ＭＶ／ｃｍであった。ここで、メモリとして動作するのに必要な最小電圧が、およそ０．２Ｖであるため、記憶用薄膜４の膜厚は、およそ０．５ｎｍ以上あれば充分であることがわかる。
なお、記憶用薄膜４の膜厚が厚い場合、例えば５ｎｍ以上の場合には、初回の記録に必要な電圧は２回目以降に比べて高いため、初期に比較的高い電圧パルスの印加等の、いわゆる、初期化による動作電圧の安定化が必要となる。これらの数値はあくまで目安であって、成膜方法、成膜条件、或いは、加工時のプロセス方法によって変わる。
＜実験５＞
次に、Ｃｕ膜にかえてＡｇ膜或いはＺｎ膜を用いた場合の特性を調べた。
そして、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＡｇ膜或いはＺｎ膜を６ｎｍの膜厚で形成し、その上にＧｅ２Ｓｂ２Ｔｅ５Ｇｄ膜を１６ｎｍの膜厚で形成し、上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成した。また、記憶用薄膜４の組成は、（Ｇｅ２Ｓｂ２Ｔｅ５）８８Ｇｄ１２である。
そして、Ａｇ膜を用いた場合を試料９の記憶素子とし、Ｚｎ膜を用いた場合を試料１０の記憶素子とし、これら、試料９及び試料１０の各記憶素子のＩ−Ｖ特性を測定した。試料９の測定結果を図１３に示し、試料１０の測定結果を図１４に示す。
図１３及び図１４より、Ａｇ膜或いはＺｎ膜を用いることによって、Ｃｕ膜を用いた場合（図８〜図１２参照）と同様に、試料９及び試料１０の記憶素子においてもメモリ動作をすることがわかる。
＜実験６＞
次に、記憶用薄膜４中に含まれる希土類元素として、Ｇｄにかえて他の元素を用いた場合の特性を調べた。
そして、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＣｕ膜を１２ｎｍの膜厚で形成し、その上にＧｅＳｂＴｅと希土類元素から成る膜を形成し、さらに上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成した。
以下、具体的な希土類元素（種類、添加割合）、膜厚等を示す。
＜添加割合（原子％）＞
試料番号 希土類元素 Ｇｅ２Ｓｂ２Ｔｅ８ 膜厚

試料１１ Ｙ、１３ ８７ ２０ｎｍ

試料１２ Ｔｂ、１３ ８７ １８ｎｍ

試料１３ Ｔｂ、２０ ８０ １８ｎｍ
これら、試料１１〜試料１３の各記憶素子のＩ−Ｖ特性を測定した。試料１１の測定結果を図１５に示し、試料１２の測定結果を図１６に示し、試料１３の測定結果を図１７に示す。
図１５〜図１７より、希土類元素としてＧｄを用いた場合（図８〜図１２参照）と同様に、試料１１〜試料１３のいずれの記憶素子においてもメモリ動作が確認された。これは、記憶用薄膜４が形成され、そこに、Ｃｕ，Ａｇ，Ｚｎ等が拡散し、電圧パルスの印加によって、それらの移動、或いは、希土類元素の酸化及び還元が生じることによってメモリ動作を生じるというモデルが考えられるが、この場合、希土類元素の役割は、薄膜で絶縁性を呈し、繰返し記録、消去の際にイオン伝導、或いは酸化還元に対し安定に動作が行われるということであって、希土類元素中の最外殻電子の寄与が大きい。
希土類元素の最外殻電子構造は類似しており、これらの酸化物は、いずれも絶縁性であること、また、酸化及び還元等に対する化学的性質も元素によらず同様な特性を示すことから、希土類元素であれば、いずれの元素でも同様に機能すると考えられる。
また、記憶用薄膜４がアモルファスの場合、高温でのプロセスにおいて結晶化を生じさせないという点では、希土類元素の融点及び原子サイズが問題となるが、これらの点においても、希土類元素間での差は小さい。
従って、Ｇｄ，Ｙ，Ｔｂの他に、Ｌａ，Ｎｄ，Ｓｍ，Ｅｕ，Ｄｙ，Ｈｏ，Ｅｒ等の元素を用いることも可能である。
＜実験７＞
記憶用薄膜４の厚さとして重要なパラメータは、酸化物薄膜の膜厚であって、酸化物薄膜となっていない部分、或いは酸素濃度の低い部分の膜厚は問題にならない。
しかしながら、膜厚があまりに薄い場合には、表面に形成される酸化物薄膜の膜厚、或いは酸素濃度等を安定に制御することが難しくなり、個別の記憶素子間のバラツキを生じてしまう。
そこで、記憶用薄膜４として、予めＣｕが含有されたＧｅＳｂＴｅＧｄＣｕ膜を５ｎｍの薄い膜厚で形成し、製造プロセス中で酸化物薄膜を形成して記憶素子を作製し、これを試料１４の記憶素子とした。この試料１４の記憶素子は、イオン源層３を設けず、記憶用薄膜４にＣｕを含有させている。なお、記憶用薄膜４の組成は、（Ｇｅ２Ｓｂ２Ｔｅ５）５０Ｇｄ２５Ｃｕ２５とした。
また、Ｃｕ膜を６ｎｍの膜厚で形成し、その上にＧｅＳｂＴｅＧｄ膜を５０ｎｍの厚い膜厚で形成して記憶素子を作製し、これを試料１５の記憶素子とした。なお、ＧｅＳｂＴｅＧｄ膜の組成は（Ｇｅ２Ｓｂ２Ｔｅ８）８９Ｇｄ１１とした。
また、試料１４及び試料１５において、これ以外の各膜の材料は、それぞれ、下部電極２としてＴｉＷ膜を２０ｎｍで形成し、上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成した。
そして、この試料１４及び試料１５の記憶素子のＩ−Ｖ特性をそれぞれ測定した。試料１４の測定結果を図１８に示し、試料１５の測定結果を図１９に示す。
図１８より、記憶用薄膜４の膜厚が薄い試料１４の記憶素子の場合でも、安定なメモリ動作が得られ、素子間のバラツキも非常に小さいことがわかった。記憶用薄膜４の膜厚５ｎｍのうち、Ｇｄ元素の膜厚割合は、およそ３０％強であって、これらが全て酸化されるとすると、１．５ｎｍ以上の酸化物薄膜を形成することが可能である。実際には酸化によって膜厚が増大するので、２ｎｍ以上の厚さの酸化物薄膜を形成することが可能である。
このように、膜の内部、或いは表面に形成される希土類元素の割合が、０．５ｎｍ以上の膜厚の酸化物薄膜を形成するに充分である場合には、安定なメモリ動作を行うことができるものと考えられる。
また、図１９より、記憶用薄膜４の膜厚が厚い試料１５の記憶素子の場合でも特に大きな差は見られず、例えば、記憶用薄膜４の厚さが１０ｎｍ程度の記憶素子の場合と同様な結果となる。これは、表面に形成される酸化物薄膜の膜厚等が、記憶用薄膜４の厚さにあまり依存しないためと考えられる。酸化物薄膜の形成されていない部分は、低抵抗状態となっているため、その膜厚による電気特性の影響は、酸化物薄膜の影響に比べると無視できるオーダーである。
このように、試料１４及び試料１５の測定結果から、記憶用薄膜４の膜厚が、０．５ｎｍ以上、１０ｎｍ以下であれば、安定なメモリ動作が得られることがわかる。
また、Ｃｕ，Ａｇ，Ｚｎ等の元素は、このように、予め記憶用薄膜４中に含有されていてもなんら問題はない。この場合、成膜工程の短縮化を図ることが可能になる。
＜実験８＞
次に、記憶用薄膜４において、Ｇｅ（ゲルマニウム）が多量に含有された場合の特性を調べた。
下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＣｕ膜を１２ｎｍの膜厚で形成し、その上にＧｅＴｅＧｄ膜を２０ｎｍの膜厚で形成し、さらに上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成した。
以下、Ｇｅの添加割合（組成）の具体的な構成を示す。
＜添加割合（原子％）＞
試料番号 ＧｅＸＴｅＹＧｄＺ

試料１６ ５７、３４、９

試料１７ ６５、２８、７
これら、試料１６及び試料１７の各記憶素子のＩ−Ｖ特性を測定した。試料１６の測定結果を図２０に示し、試料１７の測定結果を図２１に示す。
Ｇｅは希土類元素と同様に、記憶用薄膜４をアモルファスに保つという効果があり、Ｇｅ単体の場合においても、スパッタ法により形成された記憶用薄膜４はアモルファス化し、高温プロセスに対しても安定にその状態を維持することができる。
図２０に示すように、記憶用薄膜４中にＧｅが５７（原子％）含有された記憶素子の場合でも、安定なメモリ動作が得られることがわかる。このとき、カルコゲナイド元素であるＴｅの含有量は３４（原子％）、希土類元素であるＧｄの含有量は９（原子％）である。
また、図２１に示すように、記憶用薄膜４中にＧｅが６５（原子％）含有された記憶素子の場合でも、安定なメモリ動作が得られることがわかる。このとき、カルコゲナイド元素であるＴｅの含有量は２８（原子％）、希土類元素であるＧｄの含有量は７（原子％）である。
＜実験９＞
次に、試料１８として、記憶用薄膜４に用いられるカルコゲナイド元素としてＴｅ（テルリウム）を用いた場合（試料１６及び試料１７参照）とは異なり、Ｓｅ（セレン）を用いた場合の記憶素子を作製して、この試料１８の記憶素子の特性を調べた。この試料１８の記憶素子のＩ−Ｖ特性の測定結果を図２２に示す。
そして、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＣｕ膜を６ｎｍの膜厚で形成し、その上にＧｅＳｅＧｄ膜を２０ｎｍの膜厚で形成し、さらに上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で形成して記憶素子を作製した。
また、ＧｅＳｅＧｄ膜の組成は、Ｇｅ３５Ｓｅ５５Ｇｄ１０とした。
図２２に示すように、記憶用薄膜４に用いられるカルコゲナイド元素として、Ｓｅを用いた場合の記憶素子においても、Ｔｅを用いた場合の記憶素子と同様の動作をするが、成膜方法としてスパッタリング法を用いた場合、Ｓｅの融点がＴｅに比べて低いため、ＧｅＳｅという化合物ターゲットを用いても、スパッタリングレートを安定させることが、Ｔｅを用いた場合と比較して難しいという欠点を有している。
＜実験１０＞
次に、上部電極６の材料として、ＴｉＷ膜のかわりに他の金属膜を用いた場合の特性を調べた。
なお、これ以外の各膜の材料は、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で形成し、その上にＣｕ膜を６ｎｍの膜厚で形成し、その上にＧｅ３０Ｔｅ５６Ｇｄ１４膜を２０ｎｍの膜厚で形成した。
以下、上部電極材料及び膜厚の具体的な構成を示す。
試料番号 上部電極材料 膜厚

試料１９ Ｗ（タングステン） １００ｎｍ

試料２０ Ｐｔ（白金） １００ｎｍ
この試料１９及び試料２０の記憶素子のＩ−Ｖ特性の測定結果を、図２３及び図２４にそれぞれ示す。
図２３及び図２４に示すように、上部電極６として、Ｗ膜或いはＰｔ膜を用いた場合の記憶素子においても、ＴｉＷ膜を用いた記憶素子の場合と同様のメモリ動作を生じることがわかる。ただし、Ｗ膜の場合、記憶用薄膜４との密着力が弱いためか、動作電圧が高くなる傾向が見られた。上部電極６としては、この他、Ａｌ，Ａｕ，Ｎｉ，Ｍｏ，Ｔａ等の金属、或いはシリサイド及び各種金属合金等、種々の材料を用いることが可能である。
なお、下部電極２においても、上部電極６の場合と同様に形成することができる。
＜実験１１＞
次に、イオン源層３にＣｕ及びＴｅを含むＣｕＴｅ（Ｇｅ，Ｓｉ）Ｇｄを用いて、ＣｕとＴｅの組成比を変化させた場合の特性を調べた。
なお、イオン源層３の膜厚は３０ｎｍとした。
また、これ以外の各膜の材料は、下部電極２として窒化タングステンＷＮ膜を２０ｎｍの膜厚で形成し、記憶用薄膜４として酸化ガドリニウム膜を４．０ｎｍの膜厚で形成し、上部電極としてＴｉＷ膜を１００ｎｍの膜厚で形成した。
以下、具体的なイオン源層３の組成を示す。
試料２１：（Ｃｕ４０Ｔｅ６０）６７Ｇｅ２６Ｇｄ７
試料２２：（Ｃｕ５８Ｔｅ４２）７６Ｇｅ１８Ｇｄ６
試料２３：（Ｃｕ６８Ｔｅ３２）７９Ｇｅ１６Ｇｄ５
試料２４：（Ｃｕ８０Ｔｅ２０）８１Ｇｅ１４Ｇｄ５
試料２５：（Ｃｕ７５Ｔｅ２５）６０Ｓｉ３７Ｇｄ３
試料２６：（Ｃｕ３５Ｔｅ６５）６１Ｓｉ３３Ｇｄ６
これら、試料２１〜試料２６の各記憶素子のＩ−Ｖ特性を測定した。測定結果をそれぞれ図２５〜図３１に示す。
図２５〜図３１に示すように、いずれの試料もヒシテリシスを呈し、メモリ動作が確認された。
従って、イオン源層３のＣｕ／Ｔｅの組成比の３５／６５〜８０／２０の広い範囲に対してメモリ動作が可能であり、即ち記録及び消去に対応した極性に電圧を印加することによって、記録及び消去を行うことが可能であることがわかる。
＜実験１２＞
イオン源層３を実験１１と同様の材料として、下部電極２をＣｕ膜にかえて記憶素子を作製し、試料２７の記憶素子とした。
下部電極２のＣｕ膜の膜厚は２０ｎｍとした。
また、イオン源層３は、組成を（Ｃｕ５３Ｔｅ４７）７４Ｇｅ２０Ｇｄ６として、膜厚を２０ｎｍとした。
その他の各膜の材料及び膜厚は実験１１と同様にした。
そして、試料２７の記憶素子のＩ−Ｖ特性を測定した。測定結果を図３１に示す。
図３１より、下部電極２をＣｕ膜にかえた場合にも、同様にメモリ動作することがわかる。
また、この場合、下部電極２とイオン源層３との双方に銅Ｃｕが含有されているため、銅は膜厚方向に組成勾配を有することになる。
なお、上述の実施の形態の各記憶素子では、基板１に導電率の高い高不純物濃度のシリコン基板を用いて、基板１の裏面側に接地電位（グランド電位）を印加したが、下部電極２側に電圧を印加するための構成は、その他の構成も可能である。
例えば、シリコン基板１表面に形成され、かつ、シリコン基板１とは電気的に絶縁された電極を用いてもよい。
また、基板１として、シリコン以外の半導体基板、或いは絶縁基板例えばガラスや樹脂から成る基板を用いてもよい。
また、上述の実験１〜実験１０で用いた希土類元素の酸化物である記憶用薄膜４の融点は、２０００℃以上（結晶状態での文献値、以下同様）であるので、熱的に充分安定な材料であり、結晶化温度も高い。
上述の実施の形態では、記憶用薄膜４が希土類元素の酸化物を含む構成であったが、その他の絶縁材料（例えば、酸化物や窒化物）を用いて記憶用薄膜４を構成することも可能である。
酸化物としては、希土類元素の酸化物以外にも、例えば、ＳｉＯ２や遷移金属酸化物等が挙げられる。
また、窒化物としては、例えば、窒化珪素ＳｉＮや希土類元素の窒化物等が挙げられる。
このような記憶用薄膜４に絶縁材料を用いた構成とする場合には、イオン源層３に、カルコゲナイド元素（Ｓ，Ｓｅ，Ｔｅ）及びイオン源となる元素（Ａｇ，Ｃｕ，Ｚｎ）を含有させる。
特に、イオン源層３に、ＣｕＴｅ膜等、Ｃｕ及びＴｅを含む薄膜を用いると、前述したようにＴｅが他のカルコゲナイド元素よりも電気伝導度が高く、イオン源層３の抵抗を低くしてイオン源層３の抵抗変化を記憶用薄膜４の抵抗変化と比較して充分に小さくすることができるため、メモリ動作の安定性を向上することができるという点で、好適である。
そして、記憶用薄膜４に、希土類酸化物や上述したその他の絶縁材料を用いて、さらにイオン源層３に希土類元素を含有させた構成とすることも可能である。
この構成とした場合も、イオン源層３に希土類元素を含有させたことにより、イオン源層３の結晶化温度を高くして、イオン源層３の結晶化を抑制することができる。これにより、イオン源層３を均一に形成することができ、イオン源層３の表面の粗さも抑制することができるため、記憶用薄膜４も均一に形成することが可能になる。また、保存時や使用時の熱履歴により記憶素子の特性が劣化することを抑制することができる。
このように記憶用薄膜４にその他の絶縁材料を用いた構成とした場合でも、記憶用薄膜４を希土類酸化物とした場合と同様に、記憶用薄膜４の抵抗値を変化させて、メモリ動作を行うことができる。
（実施例）
次に、イオン源層３に希土類元素を含有させると共に、上述した絶縁材料を記憶用薄膜４に用いて、図１に示した構造の記憶素子１０を作製して、特性を調べた。
＜実験１３＞
下部電極２として、膜厚２０ｎｍの窒化タングステンＷＮ膜、イオン源層３として、膜厚３０ｎｍのＣｕＴｅＧｅＧｄ膜、記憶用薄膜４として膜厚２ｎｍの窒化珪素ＳｉＮ膜（絶縁材料）、上部電極６として膜厚１００ｎｍの金Ａｕをそれぞれ用いた場合の特性を調べた。
基板１と絶縁層５の材料は、前述した実験１〜実験１２と同様である。電流リミッタの値は、実験２と同様に１ｍＡとした。
イオン源層３のＣｕＴｅＧｅＧｄ膜の組成は、（Ｃｕ５５Ｔｅ４５）８０Ｇｅ１０Ｇｄ１０である。
このような構造の記憶素子を作製して試料２８の記憶素子とした。この試料２８のＩ−Ｖ特性の測定結果を図３２に示す。
図３２より、記憶用薄膜４に絶縁材料の窒化タングステンを用いた試料２８でも、同様にメモリ動作をすることがわかる。
＜実験１４＞
記憶用薄膜４として膜厚２０ｎｍの窒化ガドリニウムＧｄＮ膜を用い、上部電極６として膜厚１００ｎｍのタングステンＷをそれぞれ用いた場合の特性を調べた。
その他の材料及び電流リミッタの値は、実験１３と同様とした。
なお、イオン源層３のＣｕＴｅＧｅＧｄ膜の組成は、（Ｃｕ５５Ｔｅ４５）８２Ｇｅ１０Ｇｄ８とした。
このような構造の記憶素子を作製して試料２９の記憶素子とした。この試料２９のＩ−Ｖ特性の測定結果を図３３に示す。
図３３より、記憶用薄膜４に窒化物の窒化ガドリニウムを用いた試料２９でも、同様にメモリ動作をすることがわかる。
ところで、上述の実施の形態では、イオン源層３の上に記憶用薄膜４が形成された構成であったが、これら２層の上下の積層関係を逆にして、図３４に断面図を示すように、記憶用薄膜４の上にイオン源層３を形成した形態の記憶素子２０とすることも可能である。
図３４に示す記憶素子２０は、下部電極２の上に記憶用薄膜４が形成され、記憶用薄膜４上の絶縁層５の開口を通じて、記憶用薄膜４に接続するようにイオン源層３が形成され、イオン源層３の上に上部電極６が形成された構成である。
次に、図３４に示した構造の記憶素子２０を実際に作製して、特性を調べた。
＜実験１５＞
記憶用薄膜４に絶縁材料を用い、図３４に示した構造の記憶素子２０を次のようにして作製した。
まず、例えば高濃度のＰ型の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に、下部電極２としてＷＮ膜を２０ｎｍの膜厚で成膜し、引き続き記憶用薄膜４を成膜した。次いで、リソグラフィ及び２８０℃のアニール処理を施したハードキュアレジストにより、コンタクトホールを有する絶縁層５を形成した。
次いで、イオン源層３として（Ｃｕ５５Ｔｅ４５）７３Ｇｅ７Ｓｉ１１Ｇｄ９膜を２０ｎｍの膜厚で、上部電極６としてタングステンＷ膜を１００ｎｍの膜厚で、順次成膜を行った。その後、フォトリソグラフィ技術により、リアクティブイオンエッチング装置においてアルゴンＡｒガスを用いてエッチングして、これらイオン源層３及び上部電極６をパターニングして記憶素子２０を作製した。
そして、記憶用薄膜４として、膜厚２．５ｎｍの窒化珪素ＳｉＮ膜を用いた場合を試料３０の記憶素子とし、膜厚２．８ｎｍの窒化ガドリニウムＧｄＮ膜を用いた場合を試料３１の記憶素子とした。
そして、試料３０の記憶素子及び試料３１の記憶素子に対して、Ｉ−Ｖ特性を測定した。試料３０の測定結果を図３５に示し、試料３１の測定結果を図３６に示す。
なお、図３５及び図３６のＩ−Ｖ特性図において、電位Ｖの極性は、前述した各実施例と同様に、下部電極２を基準とした場合の上部電極６の電位を横軸に記されている。このため、記録（高抵抗→低抵抗）及び消去（低抵抗→高抵抗）動作の極性が、前述した各実施例とは逆になっている。即ち、記録は−電位側で、消去は＋電位側で行われている。
図３５及び図３６より、記憶用薄膜４及びイオン源層３の積層順序を前述した試料とは逆にした、これらの試料においても、同様にメモリ動作することがわかる。
また、イオン源層３及び記憶用薄膜４のいずれにも希土類元素を含有させないで記憶素子を構成することも可能である。
この場合、イオン源層３が希土類元素を含有しないので、イオン源層３の抵抗値を比較的低くすることができる。
そして、特にＣｕＴｅを含む薄膜をイオン源層３に用いると、抵抗値の低いイオン源層３とすることができるため、記憶用薄膜４に前述した絶縁材料だけでなく半導体材料（例えばシリコンや化合物半導体等）を用いることも可能になる。これは、イオン源層３の抵抗値が低くなるため、記憶用薄膜４に半導体材料を用いても記憶素子１０の抵抗値の変化がほとんど記憶用薄膜４の抵抗値の変化により影響されるからである。
＜実験１６＞
イオン源層３にＣｕＴｅを含む薄膜を用い、記憶用薄膜４に絶縁材料を用い、イオン源層３及び記憶用薄膜４に希土類元素を含有させないで、図１に示した構造の記憶素子１０を次のようにして作製した。
下部電極２として、膜厚５０ｎｍの窒化タングステンＷＮ膜、イオン源層３として、膜厚２５ｎｍのＣｕＴｅＳｉＧｅ膜、記憶用薄膜４として膜厚５ｎｍの酸化珪素ＳｉＯ２膜（絶縁材料）、上部電極６として膜厚１００ｎｍのＷＮ膜をそれぞれ用いた場合の特性を調べた。
基板１と絶縁層５の材料は、前述した実験１〜実験１２と同様である。電流リミッタの値は、実験２と同様に１ｍＡとした。
イオン源層３のＣｕＴｅＳｉＧｅ膜の組成は、Ｃｕ４８Ｔｅ３０Ｓｉ１５Ｇｅ７である。
このような構造の記憶素子を作製して試料３２の記憶素子とした。この試料３２のＩ−Ｖ特性の測定結果を図３７に示す。
図３７より、イオン源層３及び記憶用薄膜４に希土類元素を含有させていない試料３２においても、同様にメモリ動作することがわかる。
＜実験１７＞
イオン源層３にＣｕＴｅを含む薄膜を用い、記憶用薄膜４に半導体材料を用い、イオン源層３及び記憶用薄膜４に希土類元素を含有させないで、図１に示した構造の記憶素子１０を次のようにして作製した。
下部電極２として、膜厚５０ｎｍの窒化タングステンＷＮ膜、イオン源層３として、膜厚２５ｎｍのＣｕＴｅＳｉＧｅ膜、記憶用薄膜４として膜厚７ｎｍのシリコンＳｉ膜（半導体材料）、上部電極６として膜厚１００ｎｍのＷＮ膜をそれぞれ用いた場合の特性を調べた。
基板１と絶縁層５の材料は、前述した実験１〜実験１２と同様である。電流リミッタの値は、実験２と同様に１ｍＡとした。
イオン源層３のＣｕＴｅＳｉＧｅ膜の組成は、Ｃｕ４２Ｔｅ２５Ｓｉ２７Ｇｅ６である。
このような構造の記憶素子を作製して試料３３の記憶素子とした。この試料３３のＩ−Ｖ特性の測定結果を図３８に示す。
図３８より、記憶用薄膜に半導体材料を用い、イオン源層３及び記憶用薄膜４に希土類元素を含有させていない試料３３においても、同様にメモリ動作することがわかる。
次に、本発明の他の実施の形態として、記憶素子の概略構成図（断面図）を、図３９に示す。
この記憶素子３０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に下部電極２が形成され、この下部電極２上に記憶用薄膜４が形成され、この記憶用薄膜４上の絶縁層５に形成された開口を通じて記憶用薄膜４に接続するように上部電極６が形成されて構成されている。
即ち、この記憶素子３０は、図１の記憶素子１０のイオン源層３がなく、下部電極２上に記憶用薄膜４が直接形成された構成となっている。そして、図１の記憶素子１０のイオン源層３の代わりに、記憶用薄膜４がイオン源となる金属元素を含有している。
記憶用薄膜４は、少なくともＴｅ，Ｓ，Ｓｅから選ばれるいずれかの元素（カルコゲン元素）と、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの金属元素（前述したイオン源）とを含む構成とする。
記憶用薄膜４内のこれら金属元素（Ｃｕ，Ａｇ，Ｚｎ）とカルコゲン元素（Ｔｅ，Ｓ，Ｓｅ）とが結合し、記憶用薄膜４の例えば下部に金属カルコゲナイド層を形成する。この金属カルコゲナイド層は、主に非晶質構造を有しており、イオン導体としての役割を果たす。
より好ましくは、記憶用薄膜４を、さらに希土類元素のうち、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｙから選ばれる、１種類もしくは複数種類の希土類元素と酸素とを含む構成とする。
また、この記憶用薄膜４における酸素の組成は、通常は希土類元素（ＲＥ）に対してＲＥ2Ｏ3という組成を形成するが、ここでは、アモルファス膜であって、半導体領域の導電率以下の電気的性質を有していれば充分であるので、必ずしも、このような組成に限定されず、例えば、ＲＥＯｘ（０．５＜ｘ≦１．５）でも構わない。
また、この記憶用薄膜４には、例えば、Ｇｅ，Ｓｉ，Ｔｅ，Ｓ，Ｓｅ，Ｓｂ，Ｔｉ，Ｗ，Ｃｕ，Ａｇ，Ｚｎ，Ｆｅ，Ｃｏ，Ｐ，Ｎ，Ｈ等の、希土類元素以外の元素が予め含有されていても構わない。
さらに、記憶用薄膜４において、希土類元素と酸素との組成比、希土類元素とＣｕ，Ａｇ，Ｚｎから選ばれる元素（金属元素）との組成比、希土類元素とＴｅ，Ｓ，Ｓｅから選ばれる元素（カルコゲン元素）との組成比のうち、少なくともいずれかの組成比が、膜厚方向に組成勾配を有しているようにした場合には、非連続的に組成が変化する界面を有する場合と比較して、界面状態に鈍感な膜を形成することが可能になり、量産時のプロセスが容易になるという利点を有する。
上述した材料から成る記憶用薄膜４は、電圧パルス或いは電流パルスが印加されることにより、インピーダンス（抵抗値）が変化する特性を有する。
絶縁層５には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ2やＳｉ3Ｎ4、その他の材料、例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ2Ｏ3，Ｔａ2Ｏ5，ＨｆＯ2，ＺｒＯ2等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
本実施の形態の記憶素子３０においては、特に、記憶用薄膜４の下地となる下部電極２を非晶質材料から成る構成とする。
この下部電極２に用いる非晶質材料としては、例えば、非晶質のＷＮ（窒化タングステン）等の非晶質金属窒化物を用いることができる。
このように、記憶用薄膜４の下地となる下部電極２を非晶質材料から成る構成とすることにより、詳細を後述するように、記録電圧のバラツキを小さくして、安定して情報の記録や消去を行うことができる利点を有する。
なお、上部電極６には、通常下部電極２と同様の配線材料（本実施の形態では非晶質材料）を用いるが、下部電極２とは異なる配線材料を使用することも可能である。
即ち、上部電極６には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ，シリサイド等を用いることができ、結晶質の配線材料を用いることも可能である。
図３９に示す本実施の形態の記憶素子３０は、次のように動作させて、情報の記憶を行うことができる。
まず、前述した金属カルコゲナイド層に接する下部電極２側に、例えば正電位（＋電位）を印加して、上部電極６側が負になるように、記憶素子３０に対して正電圧を印加する。これにより、記憶用薄膜４の下部電極２側の金属カルコゲナイド層に含まれる金属元素（Ｃｕ，Ａｇ，Ｚｎ）がイオン化して記憶用薄膜４内を拡散していき、上部電極６側で電子と結合して析出する、或いは、記憶用薄膜４内部に拡散した状態で留まる。
すると、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成される、もしくは、記憶用薄膜４内部にＣｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなる。記憶用薄膜４以外の各層は、記憶用薄膜４の記録前の抵抗値に比べて、元々抵抗値が低いので、記憶用薄膜４の抵抗値を低くすることにより、記憶素子３０全体の抵抗値も低くすることができる。
その後、正電圧を除去して、記憶素子３０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、前記の記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、いわゆる、ＲＡＭ或いはＥＥＰＲＯＭ等への応用には、消去過程が必要であるが、消去過程においては、下部電極２に、例えば負電位（−電位）を印加して、上部電極６側が正になるように、記憶素子３０に対して負電圧を印加する。これにより、記憶用薄膜４内に形成されていた電流パス或いは不純物準位を構成するＣｕ，Ａｇ，Ｚｎが再びイオン化して、記憶用薄膜４内を移動して下部電極２側の金属カルコゲナイド層に戻る。
すると、記憶用薄膜４内からＣｕ，Ａｇ，Ｚｎによる電流パス、もしくは、欠陥が消滅して、記憶用薄膜４の抵抗値が高くなる。記憶用薄膜４以外の各層は元々抵抗値が低いので、記憶用薄膜４の抵抗値を高くすることにより、記憶素子３０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、記憶素子３０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このような過程を繰り返すことにより、記憶素子３０に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
なお、記憶用薄膜４は、記録前の初期状態は高抵抗であるのが一般的であるが、プロセス工程でのプラズマ処理、アニール処理等によって、初期に記録状態である低抵抗を呈していても構わない。
記録後の抵抗値は、記憶素子３０のセルサイズ及び記憶用薄膜４の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、記憶用薄膜４の初期の抵抗値はそのような条件を満たすように設定される。記憶用薄膜４の抵抗値は、例えば、酸素濃度、膜厚、面積、さらには、不純物材料の添加によって調整することが可能である。
図３９の記憶素子３０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２、例えば非晶質のＷＮ膜を堆積する。
次に、下部電極２上に、スパッタリング法により、記憶用薄膜４として、例えばＣｕ膜とＧｅＴｅＧｄ膜との積層膜を形成する。
次に、記憶用薄膜４を覆うように絶縁層５を形成する。
さらに、フォトリソグラフィにより絶縁層５の一部を除去して、記憶用薄膜４へのコンタクト部を形成する。
続いて、必要に応じて熱処理を行う。この熱処理により、記憶用薄膜４内でＴｅ，Ｃｕ等元素を拡散させると共に、記憶用薄膜４内に酸素を導入してＧｄ等の希土類元素を酸化させることができる。
次に、上部電極６として、例えばＷＮ膜を成膜した後、このＷＮ膜をパターニングする。
このようにして、図３９に示した記憶素子３０を製造することができる。
上述の実施の形態の記憶素子３０の構成によれば、下部電極２と上部電極６との間に、Ｃｕ，Ａｇ，Ｚｎを含む記憶用薄膜４とが挟まれた構成とすることにより、例えば、下部電極２側に正電圧（＋電位）を印加して、上部電極６側が負になるようにした場合に、記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎを多量に含む電流パスが形成されて、或いは記憶用薄膜４内に、Ｃｕ，Ａｇ，Ｚｎによる欠陥が多数形成されることによって、記憶用薄膜４の抵抗値が低くなり、記憶素子３０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、記憶素子３０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。このような構成は、例えばＰＲＯＭ等の一度だけ記録が可能な記憶装置に用いることができる。
そして、記憶素子３０の抵抗値の変化、特に記憶用薄膜４の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子３０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
また、例えば、ＲＡＭやＥＥＰＲＯＭ等の記録に加えて消去が可能な記憶装置に用いるような場合は、上述した記録後の状態の記憶素子３０に対して、例えば、下部電極２に負電圧（−電位）を印加して、上部電極６側が正になるようにする。これにより、記憶用薄膜４内に形成されていた、Ｃｕ，Ａｇ，Ｚｎによる電流パス、或いは欠陥が消滅して、記憶用薄膜４の抵抗値が高くなり、記憶素子３０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、記憶素子３０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
また、本実施の形態の記憶素子３０によれば、下部電極２、記憶用薄膜４、上部電極６を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
また、本実施の形態の記憶素子３０の構成によれば、特に、記憶用薄膜４の下地となる下部電極２を、非晶質材料から成る構成としていることにより、その上に形成されている記憶用薄膜４を、（結晶質になる部分がなく）均一に非晶質構造とすることができ、これにより記憶用薄膜４とその上の上部電極６との界面を平坦に形成することができる。
このように、記憶用薄膜４とその上の上部電極６との界面が平坦になることにより、記憶用薄膜４内の電界分布が均一になり、高抵抗状態から低抵抗状態にスイッチングする際のスイッチング電圧を、バラツキが少なく、繰り返し記録・消去に対しても均一な値とすることができる。
従って、スイッチング電圧のバラツキが少なく、安定して動作する記憶素子を実現することができる。
さらに、記憶用薄膜４を、希土類元素のうち、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｙから選ばれる、１種類もしくは複数種類の希土類元素と酸素とを含む構成とした場合には、希土類酸化物が形成されており、記憶用薄膜４が熱的に安定となるため、非常に僅かな電流で、情報の記録を安定に行うことができる。
また、希土類元素の働きにより、Ｔｅ，Ｓ，Ｓｅ（カルコゲン元素）の結晶化温度が上昇し、高温環境下での結晶化を抑制することができる。
従って、高温環境下や長期保存時においても、記録された内容を安定して保持することができる。
なお、スイッチング電圧のバラツキ等の不安定性の要因は、結晶質材料から成る下地上のＣｕＴｅ等における、（Ｃｕ，Ａｇ，Ｚｎ）＋（Ｔｅ，Ｓ，Ｓｅ）材料の異常成長であるため、記憶用薄膜４が希土類元素を含有しない場合においても、同様な問題が発生するものである。
即ち、記憶用薄膜４が希土類元素を含有しない場合においても、下地材料を非晶質構造にすることによって、スイッチング電圧のバラツキ等を抑制し、記憶素子３０の安定性を向上することができる。
また、前述した記憶用薄膜４が絶縁材料（例えば、酸化膜や窒化膜等）から成り記憶用薄膜４とは別にイオン源層３が設けられた構成の記憶素子においても、同様に、下地材料を非晶質構造にすることにより、イオン源層３の結晶化を抑制することができ、これによりスイッチング電圧等の素子特性のばらつき低減に効果があるものである。
そして、前述した各種の構成（記憶用薄膜４の材料、イオン源層３の有無、イオン源層３の材料等）の記憶素子において、記憶用薄膜４の下地材料を非晶質構造にすることにより、記憶素子の安定性を向上することができる。
上述した実施の形態の記憶素子３０を、多数マトリクス状に配置することにより、記憶装置を構成することができる。
各記憶素子３０に対して、その下部電極２側に接続された配線と、その上部電極６側に接続された配線とを設け、例えばこれらの配線の交差点付近に各記憶素子３０が配置されるようにすればよい。
具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極６に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの記憶素子３０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
そして、上述した実施の形態の記憶素子３０は、容易に情報の記録及び情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の記憶素子３０は、微細化していった場合においても、情報の記録や記録した情報の保持が容易になる。
従って、上述した実施の形態の記憶素子３０を用いて記憶装置を構成することにより、記憶装置の集積化（高密度化）や小型化を図ることができる。
なお、記憶用薄膜４の下地材料に結晶質材料を用いた場合でも、イオン源層３及び記憶用薄膜４の組成や成膜条件を制御することにより、結晶粒径を小さくして、前述した異常成長を抑制することが可能である。
このため、記憶用薄膜４の下地材料に結晶質材料を使用したからといって、必ずしも問題を生じるわけではない。
一方、上述のように記憶用薄膜４の下地材料に非晶質材料を使用すると、容易に記憶素子の安定性を向上することができ、組成や成膜条件の制約も少ないという利点がある。
（実施例）
次に、上述した実施の形態の記憶素子３０と、下地材料に結晶質材料を用いた記憶素子とを、それぞれ作製して、特性を調べた。
＜実験１８＞
まず、記憶用薄膜４の下地となる下部電極２に、体心立方格子の結晶構造を持つＴｉＷを用いて、図３９に示した構造の記憶素子３０と同様の記憶素子を作製した。
シリコン基板上に、スパッタリングにより、記憶用薄膜４の下地となる下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で堆積した。
続いて、マグネトロンスパッタリング装置を用いて、Ｃｕ膜を８ｎｍの膜厚で形成し、引き続き、Ａｒガス導入によるスパッタリング方法により、ＧｅＴｅＧｄ膜を２０ｎｍの膜厚で形成して、記憶用薄膜４となる積層膜を形成した。
次に、積層膜を覆ってフォトレジストを形成し、その後、フォトリソグラフィ技術により、露光と現像を行って積層膜上のフォトレジストに開口（スルーホール）を形成した。開口（スルーホール）の大きさは縦２μｍ、横２μｍとした。
その後、真空中２８０℃において熱処理を行って、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして、絶縁層５を形成した。この熱処理は、フォトレジストを硬化させる効果の他に、記憶用薄膜４内の構造を熱平衡状態にし安定な層構造を形成する効果と、記憶用薄膜４内に酸素元素を導入して希土類酸化層を形成する効果を有する。なお、絶縁層５にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（シリコン酸化膜等）を絶縁層５に用いた方がよい。
次に、上部電極６としてＴｉＷ膜を１０ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積した上部電極６を、５０μｍ×５０μｍの大きさにパターニングした。
このような構造の記憶素子を作製して、試料３４の記憶素子とした。
次に、記憶用薄膜４の下地となる下部電極２に、非晶質構造を持つＷＮを用いて、図３９に示した構造の記憶素子３０を作製した。
シリコン基板上に、スパッタリングにより、記憶用薄膜４の下地となる下部電極２としてＷＮ膜を２５ｎｍの膜厚で堆積した。このとき、スパッタリングの条件を制御することにより、非晶質のＷＮ膜を形成することができる。
続いて、マグネトロンスパッタリング装置を用いて、Ｃｕ膜を８ｎｍの膜厚で形成し、引き続き、Ａｒガス導入によるスパッタリング方法により、ＧｅＴｅＧｄを２０ｎｍの膜厚で形成して、記憶用薄膜４となる積層膜を形成した。
次に、積層膜を覆ってフォトレジストを形成し、その後、フォトリソグラフィ技術により、露光と現像を行って積層膜上のフォトレジストに開口（スルーホール）を形成した。開口（スルーホール）の大きさは縦２μｍ、横２μｍとした。
その後、真空中２７０℃において熱処理を行って、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして、絶縁層５膜を形成した。この熱処理により、フォトレジストを硬化させる効果の他に、記憶用薄膜４内の構造を熱平衡状態にし安定な層構造を形成する効果と、記憶用薄膜４内に酸素元素を導入して希土類酸化層を形成する効果を有する。なお、絶縁層５にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（シリコン酸化膜等）を絶縁層５に用いた方がよい。
次に、上部電極６としてＷＮ膜を１５ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積した上部電極６を、５０μｍ×５０μｍの大きさにパターニングした。
このような構造の記憶素子３０を作製して、試料３５の記憶素子３０とした。
ここで、試料３５の記憶素子３０を、オージェ電子分光（ＡＥＳ）法を用いて、深さ方向に組成分析した。深さ方向の組成分析は、記憶素子３０の上部電極６側からＡｒイオンを照射して、スパッタリングの効果で表面を削りながら、最表面の組成分析をＡＥＳ法により行った。
得られた分析結果を、図４０Ａ〜図４０Ｃに示す。横軸はＡｒスパッタリング時間（分）を示しており、記憶素子３０の深さに対応している。縦軸は、各元素の組成分布（％）を示している。図４０ＡはＷとＮの分布を示し、図４０ＢはＧｄとＯの分布を示し、図４０ＣはＣｕとＴｅとＧｅの分布を示している。これらの図は、同時に得られた組成分析結果を、いくつかの元素毎に分けて表示したものである。
図４０Ａ〜図４０Ｃに示す深さ方向の組成分析結果から、記憶素子３０の記憶用薄膜４が、下部電極２側のＣｕ−Ｔｅ−Ｇｅを主成分とする層（金属カルコゲナイド層）４Ａと、上部電極６側のＧｄ−Ｏを主成分とする層（希土類酸化層）４Ｂとから構成され、また記憶用薄膜４内に組成勾配を有していることが観察される。
このように、膜厚方向に材料組成の勾配がつく理由は、成膜後のＧｄ（希土類金属元素）が非常に化学的に活性であり、記憶用薄膜４中を拡散して酸素濃度の高い表面側に移動し、酸化物層を形成することと、Ｃｕ（金属元素）はカルコゲナイド元素（Ｔｅ，Ｓ，Ｓｅ）と容易に結合し化合物を形成することである。
このように組成勾配を有する場合には、非連続的に組成が変化する界面を有する場合と比較して、界面状態に鈍感な膜を形成することが可能で、量産時のプロセスが容易になるという利点を有する。また、熱平衡状態の構造を利用するために、製造プロセスのバラツキに対して影響を受けにくいという利点を有する。
また、図４０Ｂの希土類元素であるＧｄの組成分布に注目すると、金属カルコゲナイド層４Ａ内では、膜厚方向に対して組成勾配を有していることがわかる。この金属カルコゲナイド層４Ａに存在する希土類元素の働きによって、カルコゲナイドの結晶化温度が上昇し、高温環境下での結晶化を抑制することができる。
その結果、記憶素子３０は、高温環境下において、更には長期保存時においても、記録された内容を安定して保持することができる。
次に、試料３４の記憶素子及び試料３５の記憶素子３０について、Ｉ−Ｖ特性の測定を行った。
まず、それぞれの記憶素子に対して、下部電極２を接地電位（グランド電位）に接続し、上部電極６に負の電位を加えた。
そして、上部電極６に印加する負電位を０Ｖから減少させて、電流の変化を測定した。ただし、電流が１ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極に印加する負電位、即ち記憶素子に加わる電圧が増加しないように設定した。
また、電流が１ｍＡに達して電流リミッタが動作した状態から、上部電極６に印加する負電位を０Ｖまで減少させていき、電流の変化を測定した。引き続き、今度は、逆に上部電極６に正電位を印加し、電流が減少し、電流が殆ど流れなくなるような電圧まで正電位を増大させた後に、再び０電位に戻す操作を行った。そして、この操作を８回繰り返した。
試料３４のＩ−Ｖ特性の測定結果を図４１に示し、試料３５のＩ−Ｖ特性の測定結果を図４２に示す。
図４１及び図４２より、いずれの記憶素子でも、初期は抵抗値が高く、記憶素子がＯＦＦ状態にあり、電圧が負方向に増加することにより、ある閾値電圧（スイッチング電圧）以上のところで急激に電流が増加する。即ち記憶素子の抵抗値が低くなり、ＯＮ状態へと遷移することがわかる。これにより、情報が記録されることがわかる。
一方、その後、電圧を減少させても、一定抵抗値を保ったままであり、即ち、記憶素子のＯＮ状態が保たれ、記録された情報が保持されることがわかる。
そして、いずれの試料も、電圧Ｖ＝０．１Ｖの箇所でのＯＦＦ状態の抵抗値は約２ＭΩ、ＯＮ状態の抵抗値は約１００ｋΩであった。
また、図４１及び図４２に示されるように、逆極性の電圧Ｖ、即ち上部電極に正電位（＋電位）を印加し、基板１の裏面側を接地電位（グランド電位）に接続して、Ｖ＝０．３Ｖ以上の正電位を印加した後に、再び０Ｖにすることにより、抵抗値が初期のＯＦＦ状態の高抵抗の状態に戻ることが確認された。即ち記憶素子に記録した情報を、負電圧の印加により消去できることがわかる。
しかしながら、図４１の試料３４のＩ−Ｖ特性からは、８回繰り返して記憶・消去を行ったときの各回のスイッチング電圧にバラツキが観察される。
そこで、続いて、この試料３４の記憶素子の断面構造を、透過電子顕微鏡（ＴＥＭ）により解析した。使用したＴＥＭは、電界放出型の電子銃を備え、観察サンプル上で電子線を１ｎｍ〜５ｎｍ径程度の大きさまで収束することができる構成である。
試料３４の記憶素子の断面ＴＥＭ像を図４３Ａに示し、このＴＥＭ像の構造を説明する概略構成図を図４３Ｂに示す。記憶用薄膜４は、下地の下部電極２側のＣｕ−Ｔｅを主成分とする層４Ａと、上部電極６側のＧｄ−Ｏを主成分とする層４Ｂに分かれている。
そして、図４３Ａ中のＸ点（下部電極２）に電子線を５ｎｍ径に収束させて得られた電子回折図形（ナノエリアディフラクション）を図４４Ｃに示す。また、図４３Ａ中のＹ点（記憶用薄膜４のＣｕ−Ｔｅを主成分とする層４Ａ）に電子線を５ｎｍ径に収束させて得られた電子回折図形（ナノエリアディフラクション）を図４４Ｄに示す。
図４３Ａ及び図４３Ｂから、下地の下部電極２と記憶用薄膜４との界面は平坦であるのに対して、記憶用薄膜４と上部電極６との界面ではラフネスが著しいことがわかる。下地の下部電極２及び記憶用薄膜４の構造は、それぞれの電子回折図形から判断できる。
図４４Ｃに示す下地の下部電極２の電子回折図形では、スポット状の回折ピークが得られ、この下地の下部電極２が結晶質の構造を有していることがわかる。
また、図４４Ｄに示す記憶用薄膜４の下部の層（金属カルコゲナイド層）４Ａの電子回折図形でも、スポット状の回折ピークが得られ、この層が結晶質の構造を有していることがわかる。
従って、試料３４の記憶素子のように、下地の下部電極２が、規則正しく原子が配列した結晶質の構造を持つ場合には、記憶素子を製造する際に、以下の現象が起こると考えられる。
まず、下地表面の原子ステップを核として、記憶用薄膜４内の金属カルコゲナイド層４Ａが、部分的に結晶化される。
これにより、カルコゲナイド層４Ａでは、非晶質構造をもつ領域と、結晶質構造を持つ領域が混在する。カルコゲナイド層４Ａ内の結晶学的な構造の不均一な分布は、記憶用薄膜４のラフネスを増大させ、記憶用薄膜４と上部電極６との界面での電界分布を不均一にする。
その結果、希土類酸化膜中への金属元素の拡散が始まるスイッチング電圧が不安定となる。もしくは、金属カルコゲナイドのイオン伝導体としての性質（例えば金属元素の移動度）に不均一な分布を生じるために、電圧を印加したときに、希土類酸化膜中へ金属元素の拡散の進行度合いにバラツキを生じる。
結果として、繰り返し記憶・消去時のスイッチング電圧のバラツキを生じてしまう。
なお、試料３４では、下地の下部電極２の材料として、体心立法格子の結晶構造を持つＴｉＷを用いたが、他の結晶質構造を持つ材料を下部電極２に用いた場合にも、同様の結果となる。
一方、図４２に示す試料３５のＩ−Ｖ特性において、高抵抗状態から低抵抗状態にスイッチングする際に必要なスイッチング電圧に注目すると、図４１に示した試料３４のＩ−Ｖ特性と比較して、繰り返して記憶・消去を行ったときのスイッチング電圧のバラツキが改善されていることがわかる。
続いて、この試料３５の記憶素子３０の断面構造を、ＴＥＭにより解析した。使用したＴＥＭは、電界放出型の電子銃を備え、観察サンプル上で電子線を１ｎｍ〜５ｎｍ径程度の大きさまで収束することができる構成である。
試料３５の記憶素子の断面ＴＥＭ像を図４５Ａに示し、このＴＥＭ像の構造を説明する概略構成図を図４５Ｂに示す。記憶用薄膜４は、下地の下部電極２側のＣｕ−Ｔｅを主成分とする層４Ａと、上部電極６側のＧｄ−Ｏを主成分とする層４Ｂに分かれている。
そして、図４５Ａ中のＷ点（下部電極２）に電子線を５ｎｍ径に収束させて得られた電子回折図形（ナノエリアディフラクション）を図４６Ｃに示す。また、図４５Ａ中のＺ点（記憶用薄膜４のＣｕ−Ｔｅを主成分とする層４Ａ）に電子線を５ｎｍ径に収束させて得られた電子回折図形（ナノエリアディフラクション）を図４６Ｄに示す。
図４５Ａ及び図４５Ｂから、試料３４と比較して、記憶用薄膜４と上部電極６との界面のラフネスが顕著に改善されていることがわかる。下地の下部電極２及び記憶用薄膜４の構造は、それぞれの電子回折図形から判断できる。
図４６Ｃに示す下地の下部電極２の電子回折図形では、回折像の位置が明確でなく、幅広い分布をもつ光輪状のパターン（以下、ハローパターンと呼ぶ）が得られ、下地の下部電極２が非晶質構造を有していることがわかる。
また、図４６Ｄに示す記憶用薄膜４の下部の層（金属カルコゲナイド層）４Ａの電子回折図形でも、ハローパターンが得られ、この層が非晶質構造を有していることがわかる。
従って、試料３５の記憶素子３０のように、下地の下部電極２が、非晶質の構造を持つ場合には、記憶素子を製造する際に、以下の現象が起こると考えられる。
まず、下地材料上に結晶成長の核となるところがないので、記憶用薄膜４内の金属カルコゲナイド層４Ａでは、部分的な結晶化が生じることがなく、本来安定な構造である非晶質構造を有する。
これにより、カルコゲナイド層４Ａ及び上部の希土類酸化層４Ｂが、均一で平坦な構造を有するようになる。
その結果、記憶用薄膜４と上部電極６との界面が平坦になるので、記憶用薄膜４内の電界分布が均一となり、希土類酸化膜中への金属元素の拡散が始まるスイッチング電圧が安定な値を持つようになる。もしくは、金属カルコゲナイドのイオン伝導体としての性質（例えば金属元素の伝導率）に均一な分布となるために、電圧を印加したときに、希土類酸化膜中へ金属元素の拡散の進行度合いが一様となる。
結果として、繰り返し記憶・消去時のスイッチング電圧が均一となる。
なお、試料３５では、下地の下部電極２の材料として、非晶質構造を持つＷＮを用いたが、他の非晶質構造を持つ材料を下部電極２に用いた場合にも同様の効果が見られる。
即ち、繰り返し記憶・消去時のスイッチング電圧を均一にする効果は、材料に依存するものではなく、下地材料の結晶学的な構造のみに依存するものである。
また、上述の試料３４に示したように、結晶質構造の下地上に作製した金属カルコゲナイド層の結晶学的構造の不均一は、金属カルコゲナイド層のラフネス増大、及び金属カルコゲナイド層のイオン伝導体としての性質（例えば、金属元素の移動度）の不均一を生じさせ、その結果として、スイッチング電圧のバラツキを増大させる。
従って、金属カルコゲナイド層の結晶学的な構造の不均一を著しく改善する、非晶質構造の下地材料を採用することにより、金属カルコゲナイド層を記憶用薄膜内に含む全ての記憶素子において、例えば、希土類酸化層を含まない場合においても、スイッチング電圧等の素子特性のばらつき低減に効果があるものである。
ところで、コンピュータ等の情報機器においては、再生用の記憶素子として、短期間で納品が可能であるという特徴を有する所謂ＲＯＭが用いられている。また、書き換えが不要な情報を記録する際に用いる一度だけ記録が可能な記憶素子として、所謂ＰＲＯＭ（Programmable ROM）が用いられている。
このＰＲＯＭとしては様々な種類が知られているが、典型的な素子としては、アンチフューズＲＯＭが知られている。このアンチフューズＲＯＭは、電極間に、アモルファスＳｉ（Zhang,G他,“On-state reliability of amorphous Silicon antifuses”,Electron Devices Meeting,1995.,International,10-13 Dec.1995.p10-13参照）、又は、ＡｌＮやＳｉＮ等の窒化物（W.T.Li他,“A comparative study of the on-off switching behavior of metal-insulator-metal antifuses”,IEEE Electron Device Letters,vol.21,2000,p295参照）、あるいはＳｉＯ２等の酸化物からなる膜が挟まれた構成となっており、抵抗値が高抵抗である初期の絶縁状態に電圧を印加することにより、電極間に挟まれた膜内に絶縁破壊を生じさせ、抵抗値を低抵抗へと遷移させて記録を行うものである。
このような記憶素子は、記憶素子を電気的に分離するために、所謂アクセストランジスタと呼ばれるＭＯＳ型のトランジスタと接続された形で記憶セルが形成されている。そして、この記憶セルが複数配置された記憶セルアレイにより、記憶装置が構成されている。
上述のアンチフューズＲＯＭでは、絶縁破壊電圧として数Ｖの電圧が必要であり、かつｍＡオーダーの電流を流さないと、記録後の低抵抗状態が経時変化により記録前の高抵抗状態へ戻ってしまうといった、所謂スイッチオフ現象が生じる。このため、安定な記録を行うためには、ｍＡオーダーの電流が必要となっている。
即ち、電極間に挟まれた、アモルファスシリコン、ＡｌＮやＳｉＮ等の窒化物、ＳｉＯ2等の酸化物からなる膜は、膜厚が十数ｎｍ〜数十ｎｍと厚いため、スイッチ現象を生じやすく、抵抗値を安定して保持することができない。
これらの膜を薄くする場合も考えられるが、例えばＳｉＯ2膜を薄くした場合は、膜厚のばらつきやリーク電流が大きくなり、特性が安定した薄膜を得ることはできない。
また、ＭＯＳ型のトランジスタは、半導体微細加工技術の進展と共にトランジスタサイズが小さくなってきており、これによって、トランジスタを流れる電流も小さくなってきているため、例えば、ゲート幅が０．１μｍのＭＯＳ型のトランジスタでは、およそ０．１ｍＡ程度の電流しか流すことができず、充分に安定な記録を行うことができない。
また、アンチフューズＲＯＭでは、絶縁破壊を原理として情報の記録を行っており、この絶縁破壊は局所的に生じる現象であるため、記憶素子のサイズが小さくなっても大幅な記録電流の低減は期待できない。
これに対して、選択素子として、ＭＯＳ型のトランジスタではなく、例えば、アモルファスシリコンによるｐｎダイオードを用いる構成も知られている。このような構成は、ＭＯＳ型のトランジスタを用いないために、同一基板上に記憶セルアレイを積層することが容易であり、記憶容量を増やすことが可能である。
しかしながら、ｐｎダイオードを用いているため、ダイオードとして機能させるためには、記憶素子サイズとして空乏層を形成するための膜厚（およそ１００ｎｍ）以上の厚さが必要であり、記録素子サイズを例えば５０ｎｍ以下とする場合に加工が困難になる。
また、読み出しの際にｐｎダイオードをＯＮさせる必要があり、少なくとも、ｐｎダイオードの閾値電圧（およそ０．７Ｖ）以上の電圧を必要とするため、読み出しの際の消費電力を抑制することが難しい。
選択素子として用いるダイオードとしては、この他にもショットキーダイオードやカルコゲナイド半導体を用いたダイオード等が挙げられる。
しかしながら、ショットキーダイオードを用いた場合は、ｐｎダイオードを用いた場合と同様に膜厚の問題や電流電圧特性の温度変化が著しいという問題がある。また、カルコゲナイド半導体を用いた場合は、アモルファスカルコゲナイドの結晶化温度がおよそ２００℃〜３００℃であり、通常の半導体プロセスに対して充分な熱耐性を得ることが厳しい。
上述した点に鑑みて、ＰＲＯＭ等の一度だけ記録が可能な記憶装置において、情報の記録を充分に安定して行うことを可能にする構成の記憶素子の実施の形態を次に示す。
次に、本発明のさらに他の実施の形態として、記憶素子の概略構成図（断面図）を、図４７に示す。
本実施の形態は、本発明の記憶素子を、一度だけ記録が可能な記憶素子に適用したものである。
この記憶素子４０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ＋＋の）シリコン基板１上に下部電極２が形成され、この下部電極２上に記憶用薄膜４が形成され、この記憶用薄膜４上の絶縁層５に形成された開口を通じて記憶用薄膜４に接続するように上部電極６が形成されて構成されている。
即ち、この記憶素子４０は、図１の記憶素子１０のイオン源層３がなく、下部電極２上に記憶用薄膜４が直接形成された構成となっている。
下部電極２には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，ＷＮ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ，シリサイド等を用いることができる。
この下部電極２に、例えばＴｉＷ膜を用いた場合には、膜厚を例えば１０ｎｍ〜１００ｎｍの範囲にすればよい。
記憶用薄膜４は、希土類元素のうち、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｙから選ばれる、１種類もしくは複数種類の希土類元素の酸化物からなる薄膜（希土類酸化物薄膜）を用いる。
この記憶用薄膜４は、通常絶縁材料であるため、例えば膜厚０．５ｎｍ〜５．０ｎｍと薄くして、電流を流すことにより絶縁破壊させることができるようにする。なお、膜厚の上限を５．０ｎｍとしたが、この膜厚の上限は、絶縁破壊電圧（記録電圧）の大きさ（例えば４Ｖ〜６Ｖ）等を考慮しても、およそ１０ｎｍ以下であれば問題ないものと推測される。
また、この記憶用薄膜４における酸素の組成は、通常は希土類元素（ＲＥ）に対してＲＥ2Ｏ3という組成を形成するが、ここでは、アモルファス膜であって、半導体領域の導電率以下の電気的性質を有していれば充分であるので、必ずしも、このような組成に限定されず、例えば、ＲＥＯｘ（０．５＜ｘ≦１．５）でも構わない。
また、この記憶用薄膜４には、例えば、Ｇｅ，Ｓｉ，Ｔｅ，Ｓ，Ｓｅ，Ｓｂ，Ｔｉ，Ｗ，Ｃｕ，Ａｇ，Ｚｎ，Ｆｅ，Ｃｏ，Ｐ，Ｎ，Ｈ等の、希土類元素以外の元素が予め含有されていても構わない。
上述した材料から成る記憶用薄膜４は、電圧パルス或いは電流パルスが印加されることにより、インピーダンス（抵抗値）が変化する特性を有する。
絶縁層５には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ2やＳｉ3Ｎ4、その他の材料、例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ2Ｏ3，Ｔａ2Ｏ5，ＨｆＯ2，ＺｒＯ2等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
上部電極６には、下部電極２と同様に、通常の半導体配線材料が用いられる。
図４７に示す本実施の形態の記憶素子４０では、次のように動作させて、情報の記録を行うことができる。
まず、希土類酸化物薄膜４の上下に設けられた下部電極２及び上部電極６の２つの電極に電圧を印加する。これにより、印加された電圧が絶縁耐圧以上の場合は、希土類酸化物薄膜４内で絶縁破壊が生じ、希土類酸化物薄膜４内を電流が流れることにより希土類酸化物薄膜４の抵抗値が低くなる。希土類酸化物薄膜４以外の各層は、希土類酸化物薄膜４の記録前の抵抗値に比べて、元々抵抗値が低いので、希土類酸化物薄膜４の抵抗値を低くすることにより、記憶素子４０全体の抵抗値も低くすることができる。
その後、下部電極２及び上部電極６への電圧を除去して、記憶素子４０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。この際、非常に僅かな電流で記録を行うことが可能になる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、電圧の印加による情報の記録過程で「０」から「１」に変えることができる。
ここで、上述したように、希土類酸化物薄膜４を挟んだ場合に、非常に僅かな電流で安定な記録を行うことができるのは、希土類酸化物薄膜４の絶縁耐圧が極めて高く、０．５ｎｍ〜５．０ｎｍと非常に薄い膜厚で充分高い抵抗状態を安定に保持することが可能であること、また、希土類酸化物薄膜４の膜厚が非常に薄く、絶縁破壊による希土類酸化物薄膜４内部への電極材料の拡散が生じた場合に、ごく微量の拡散によっても充分に抵抗値を低くすることが可能であること、等が考えられる。
また、これに加えて、希土類酸化物薄膜４の融点が２０００℃以上であって熱的に安定であり、温度負荷時、酸素原子の拡散等による絶縁破壊後の絶縁特性の修復が容易に行われないので（即ち、絶縁破壊が元に戻り難いので）、上述したように、電圧の印加による情報の記録過程で、例えば「０」から「１」に変えるだけの、所謂一度だけ情報の記録が可能な構成を得ることができる。
ここで、図４７に示した構成の記憶素子４０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２、例えばＴｉＷ膜を堆積する。
次に、希土類酸化物薄膜４、例えばＧｄ2Ｏ3膜を形成する。
次に、希土類酸化物薄膜４を覆って絶縁層５を形成した後に、フォトリソグラフィにより絶縁層５の一部を除去して、希土類酸化物薄膜４へのコンタクト部を形成する。
続いて、例えばマグネトロンスパッタリング装置によって、上部電極６として、例えばＴｉＷ膜を成膜する。
その後、ＴｉＷ膜を、例えばプラズマエッチング等によりパターニングする。プラズマエッチングの他には、イオンミリング、ＲＩＥ（反応性イオンエッチング）等のエッチング方法を用いてパターニングを行うことができる。
このようにして、図４７に示した記憶素子４０を製造することができる。
上述の実施の形態の記憶素子４０の構成によれば、下部電極２と上部電極６との間に希土類酸化物薄膜４を挟んで構成することにより、熱的に安定で、非常に僅かな電流を流すことにより情報の記録を行うことができるので、従来のように、記録後の抵抗値が記録前の抵抗値に戻ってしまうといったスイッチオフ現象を防止でき、記録後の抵抗値を一定して保持することができる。
従って、例えば、下部電極と上部電極との間に、アモルファスＳｉ、ＡｌＮやＳｉＮ等の窒化物、或いはＳｉＯ2膜の酸化物から成る膜を挟んだ構成の従来の記憶素子の場合に比べて、情報の記録を安定に行うことが可能になる。
また、記憶素子４０の抵抗値の変化、特に希土類酸化物薄膜４の抵抗値の変化を利用して情報の記憶を行っているため、記憶素子４０を微細化していった場合にも、情報の記録や記録した情報の保存が容易になる。
また、本実施の形態の記憶素子４０によれば、下部電極２、希土類酸化物薄膜４、上部電極６を、いずれもスパッタリングが可能な材料で構成することが可能である。例えば、各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
上述した実施の形態の記憶素子４０を、多数マトリクス状に配置することにより、記憶装置を構成することができる。
各記憶素子４０に対して、その下部電極２側に接続された配線と、その上部電極６側に接続された配線とを設け、例えばこれらの配線の交差点付近に記憶素子４０が配置されるようにすればよい。
また、図示していないが、例えば下部電極２を行方向のメモリセルに共通して形成し、上部電極６に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と上部電極６に接続された配線とを選択することにより、記録を行うべき記憶セルを選択して、この記憶セルの記憶素子４０に電流を流して、情報の記録を行うようにすることもできる。
上述した実施の形態の記憶素子４０は、熱的に安定で、非常に僅かな電流で情報の記録を行うことができ、安定して情報の記録を行うことが可能になるので、このような記憶素子４０を用いて記憶装置を構成することにより、消費電力が少ない構成の記憶装置を得ることができる。
次に、本発明の記憶素子のさらに別の実施の形態を説明する。
上述した実施の形態の記憶素子４０では、図４７に示したように、下部電極２と上部電極６との間に、希土類酸化物を含む記憶用薄膜４（希土類酸化物薄膜）のみを挟んだ構成としたが、本実施の形態の記憶素子１０１では、図４８に示すように、下部電極２と上部電極６との間に、希土類酸化物薄膜４の他に、少なくとも、カルコゲナイド元素（Ｔｅ，Ｓｅ，Ｓ）を含む薄膜７を挟んで構成する。図４８に示す場合では、下部電極２と記憶用薄膜４とに間にカルコゲナイド元素を含む薄膜７が挟まれた構成である。
なお、その他の構成は、図４７に示した記憶素子４０と同様であるので、対応する部分には同一符号を付して重複説明を省略する。
本実施の形態の記憶素子１０１では、次のように動作させて、情報の記録を行うことができる。
本実施の形態の記憶素子１０１の場合、カルコゲナイド元素を含む薄膜７と接している電極２側が正、希土類酸化物薄膜４と接している電極６側が負となるように電圧を印加する。
このように電圧を印加することにより、印加電圧が絶縁耐圧以上の場合は、希土類酸化物薄膜４とカルコゲナイド元素を含む薄膜７とからなる積層膜８内で絶縁破壊が生じ、この積層膜８内を電流が流れることにより積層膜８の抵抗値が低くなる。積層膜８以外の各層は、積層膜８の記録前の抵抗値に比べて、元々抵抗値が低いので、積層膜８の抵抗値を低くすることにより、記憶素子１０１全体の抵抗値も低くすることができる。
その後、下部電極２及び上部電極６への電圧を除去して、記憶素子１０１にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。この際、本実施の形態の記憶素子１０１では、後述する実験２０で示すように、記録後の抵抗値がオーミック性ではなく、電圧に依存した非線形性を示し、いわゆるダイオード特性を得ることができる。
そして、例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、電圧の印加による情報の記録過程で「０」から「１」に変えることができる。
このように、非常に僅かな電流で記録を行うことが可能になることや、一度だけ情報の記録が可能な構成とすることができるのは、上述した実施の形態の記憶素子４０と同様である。
なお、図４８に示す本実施の形態の記憶素子１０１を製造する場合には、上述した、記憶素子４０を製造する工程に対して、希土類酸化物薄膜４を形成する前に、カルコゲナイド元素を含む薄膜７を下部電極２上に形成する。そして、これ以降は、記憶素子４０の場合と同様に、薄膜７上に、希土類酸化物薄膜４、絶縁層５、上部電極６等を順に形成する。
本実施の形態においても、記憶素子１０１を多数マトリクス状に配置することにより、記憶装置を構成することができる。このような構成の等価回路図を図４９に示す。
この記憶装置１１では、各記憶素子１０１に対して、下部電極２及び上部電極６側にそれぞれ配線（ワード線Ｗ，ビット線Ｂ）が接続されて、これらの配線の交差点付近に記憶素子１０１が配置された構成となっている。
例えば、下部電極２に接続されたワード線Ｗが行方向の記憶セル１２に共通して形成され、上部電極５に接続されたビット線Ｂが列方向の記憶セル１２に共通して形成されている。そして、電位を印加して電流を流す下部電極２と配線（ビット線又はワード線）とを選択することにより、その交点に位置する記録を行うべき記憶セル１２を選択して、この記憶セル１２の記憶素子１０１に電流を流して、情報の記録を行う構成となっている。
ここで、本実施の形態の記憶素子１０１の場合、上述したように、情報の記録を行う際に、カルコゲナイド元素を含む薄膜７と接している下部電極２側が正、希土類酸化物薄膜４と接している上部電極６側が負となるように電圧が印加されることにより、ダイオード特性を得ることができるので、例えばＭＯＳ型のトランジスタを各記憶セル１２内に設けなくとも、各記録セル１２を電気的に分離することができる。
従って、本実施の形態の記憶素子１０１を用いて記憶装置１１を構成した場合、図４９に示すように、記憶素子１０１とダイオード１３とが直列に接続されたような形で記憶セル１２を構成することができる。
本実施の形態の記憶素子１０１の構成によれば、下部電極２と上部電極６との間に、希土類酸化物を含む記憶用薄膜４と、少なくともカルコゲナイドを含む薄膜７より成る積層膜８を挟んでいることにより、上述した実施の形態の場合と同様に、熱的に安定で、非常に僅かな電流で情報の記録を行うことができる。
これにより、電極間に、アモルファスＳｉ、ＡｌＮやＳｉＮ等の窒化物、あるいはＳｉＯ2等の酸化物からなる膜を挟んだ従来の記憶素子の構成に比べて情報の記録を安定に行うことが可能になる。
また、このような構成の記憶素子１０１に対して、情報の記録を行う際に、カルコゲナイド元素を含む薄膜７に接する下部電極２側が正、希土類酸化物薄膜４に接する上部電極６側が負となるように電圧を印加するようにした場合は、上述したように、記録後の抵抗値がダイオード特性を示す構成の記憶素子を得ることができる。
従って、このような記憶素子１０１を用いて記憶セル１２を構成し、この記憶セル１２を複数用いて図４９に示したような記憶装置１１を構成した場合には、上述したダイオード特性により、各記憶セル１２を電気的に分離することができるため、選択していない記憶セル１２を流れる電流による読み出し時のノイズ、いわゆるクロストークを低減することが可能になる。これにより、例えばＭＯＳ型のトランジスタを用いずに記憶セルを構成することが可能になる。
このように、ＭＯＳ型のトランジスタがない分、各記憶セル１２の構成を簡略化できるので、ＭＯＳ型のトランジスタを用いた場合に比べて記憶装置を小型化することができる。また、クロスポイント型記憶セルアレイを構成することが可能になるので、記録密度の向上を図ることができる他に、基板１上に複数の記憶セル１２を積層することが可能であり、高さ方向に記憶容量を向上させることが可能となる。
なお、本実施の形態とは異なる極性の電圧を印加した場合、即ち、カルコゲナイド元素を含む薄膜７に接する下部電極２側が負、希土類酸化物薄膜４に接する上部電極６側が正となるように電圧を印加した場合は、非常に僅かな電流で情報の記録を行うことができるが、記録後の抵抗値はダイオード特性ではなくオーミック特性を示す。
上述の実施の形態の記憶素子１０１では、カルコゲナイド元素を含む薄膜７を希土類酸化物薄膜４と下部電極２の間に配置したが、カルコゲナイド元素を含む薄膜を希土類酸化物薄膜４と上部電極６との間に配置してもよい。
このように、本発明では、希土類酸化物薄膜と、上部電極或いは下部電極のいずれか一方の電極との間にカルコゲナイド元素を含む薄膜を形成して記憶素子を構成することができる。
なお、先の実施の形態の記憶素子３０の構成（記憶用薄膜４の下地の下部電極２を非晶質材料とする構成）と、上述した各実施の形態の記憶素子４０，１０１の構成とを組み合わせて、一度だけ記録が可能な記憶素子を構成することも可能である。
（実施例）
次に、上述した各実施の形態の記憶素子４０，１０１を実際にそれぞれ作製して、特性を調べた。
＜実験１９＞
先ず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、スパッタリングにより、下部電極２としてＴｉＷ膜を２０ｎｍの膜厚で堆積した。次いで、記憶用薄膜４としてアモルファスガドリニウム酸化膜（アモルファスＧｄ酸化膜）を３．５ｎｍの膜厚で形成した。
次に、アモルファスガドリニウム酸化膜を覆ってフォトレジストを成膜し、その後、フォトリソグラフィ技術により、露光と現像を行ってアモルファスガドリニウム酸化膜４上のフォトレジストに開口（スルーホール）を形成した。開口の大きさは縦２μｍ、横２μｍとした。
その後、２８０℃の真空中においてアニール処理を行い、フォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして絶縁層５を形成した。なお、絶縁層５にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（例えばシリコン酸化膜等）を絶縁層５に用いた方がよい。
次いで、上部電極６としてＴｉＷ膜を１００ｎｍの膜厚で成膜した。その後、フォトリソグラフィ技術により、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁層５上に堆積した上部電極６を５０μｍ×５０μｍの大きさにパターニングした。
このようにして図４８に示した記憶素子４０を作製して、試料３６の記憶素子とした。
ここで、試料３６の記憶素子に対して、下部電極２と導通している低抵抗シリコン基板１の裏面を接地電位（グランド電位）に接続し、上部電極６に負の電位を加えた。そして、上部電極６に印加する負電位を０Ｖから減少させて、電流の変化を測定した。
この場合、電流が１ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は上部電極６に印加する負電位、即ち記憶素子に加わる電圧が増加しないように設定した。そして、電流リミッタが動作した状態から、上部電極６に印加する負電圧を０Ｖまで変化させて、電流の変化を測定した。引き続き、今度は、逆に上部電極６に正電位を印加し、上部電極６に印加する正電位を増加させて、電流の変化を測定した。この正電位側でも同様に電流が１ｍＡに達した所で電流リミッタが動作するように設定した。
この場合における試料３６のＩ−Ｖ特性の測定結果を、図５０Ａに示す。
また、電流が５μＡに達した所で電流リミッタが動作するように設定し、同様に上部電極５にかかる電圧を変化させて電流の変化を測定した。
この場合における試料３６のＩ−Ｖ特性の測定結果を、図５０Ｂに示す。
図５０Ａ及び図５０Ｂより、閾値電圧以上で急激に電流が流れて記録が行われることがわかる。なお、記録前（初期）の抵抗値は、いずれも１ＭΩ以上であった。また、記録後の抵抗値は、図５０Ａに示す場合ではおよそ１００Ωであり、図５０Ｂに示す場合ではおよそ１ｋΩ以下であった。特に、図５０Ｂに示す場合では、５μＡという非常に僅かな電流で情報の記録が行われ、その後、低抵抗状態が安定に保持された。
なお、試料３６の記憶素子の場合、安定な記録に必要な最小電流は２μＡであった。
＜実験２０＞
次に、図４８に示したように、希土類酸化物薄膜４と、下部電極２或いは上部電極６との間にカルコゲナイド元素を含む薄膜７を挟んだ記憶素子１０１の特性を調べた。
下部電極２上に、カルコゲナイド元素を含む薄膜７として、ＧｅＴｅＧｄ膜（組成比Ｇｅ4Ｔｅ5Ｇｄ）を１５ｎｍの膜厚で形成し、その上に希土類酸化物薄膜４のアモルファスガドリニウム酸化膜を５ｎｍの膜厚で形成した。
ＧｅＴｅＧｄ膜７は、アモルファス膜であり、電気的には導体と半導体の中間の抵抗率を示すが、この実験においては、希土類酸化物薄膜４の形成工程と、希土類酸化物薄膜４形成後の処理によって、ＧｅＴｅＧｄ膜７の表面に薄い酸化物薄膜が形成されるため、この酸化物薄膜が形成された表面では半導体の抵抗率を示している。
なお、これ以外の各膜の材料、膜厚、大きさ等は、実験１９に示した場合と同様であるため、対応する部分には同一符号を付して重複説明を省略する。
このような構成の記憶素子を作製して試料３７とした。この試料３７の記憶素子のＩ−Ｖ特性を測定した。この測定では、電流が０．４ｍＡに達した時点で電流リミッタが動作するようにした点が実験１９とは異なっており、情報の記録時の電圧の印加方法等は実験１９と同様である。この試料３７のＩ−Ｖ特性の測定結果を図５１に示す。
記憶素子の初期の抵抗値は１ＭΩ以上であり、図５１より、下部電極２に対して、上部電極６が負電位となるように電圧を印加していくと、記録時の閾値電圧｜Ｖｔｈｗ｜で急激に電流が流れ、抵抗値が低下する。
そして、電圧を０Ｖに戻していくと、記録後の抵抗値は、例えば、図４７に示した、ＧｅＴｅＧｄ膜７を挟まない構成の記憶素子４０の場合に比べて、オーミック特性ではなく、電圧に依存した非線形特性を示した。即ち、これは、所謂ダイオード特性を有していることを示している。
また、ダイオード特性の閾値電圧｜Ｖｔｈｒ｜以下、図５１では、およそ０．８Ｖに相当する電圧に対しては、電流は急激に減少している。
ここで、このようにして記録が行われた記憶素子の情報を読み出す場合は、ＶｔｈｗとＶｔｈｒの中間の電圧を記憶素子に印加することにより、情報の読み出しを行うことができる。このような電圧を記憶素子に印加することで、記録が行われた場合には大きな電流が流れ、記録が行われていない場合は小さな電流が流れることで、情報の読み出しが行われる。
＜実験２１＞
次に、図５２に示すように、希土類酸化物薄膜４と下部電極２との間に、イオン源層３としてＣｕ膜を形成した場合の特性を調べた。即ち実験２０のカルコゲナイド元素を含む薄膜７の代わりにＣｕ膜３を形成した。
Ｃｕ膜３は、６ｎｍの膜厚で形成した。なお、このＣｕ膜３以外の記憶用薄膜４、下部電極２、上部電極６の材料、膜厚等は、実験１９と同様であるので、対応する部分には同一符号を付して重複説明を省略している。
そして、このような構成の記憶素子を試料３８とし、この試料３８の記憶素子のＩ−Ｖ特性を測定した。この測定では、電流が０．１ｍＡに達した時点で電流リミッタを動作させるようにした点が、実験１９とは異なっており、情報の記録時の電圧の印加のしかた等は実験１９と同様である。試料３８のＩ−Ｖ特性の測定結果を図５３に示す。
図５３より、Ｃｕ膜３が希土類酸化物薄膜４に接している場合は、記録の閾値電圧が下がり、記録に必要な最小電流はおよそ１０μＡとなった。しかし、記録後の抵抗値の安定性は、実験１９のＣｕ膜３を形成しない構成の記憶素子４０の場合と同様であった。
また、Ｃｕ膜３を形成した場合は、ダイオード特性が得られなかった。
上述した各実施の形態に示したような本発明の記憶素子を用いて、記憶素子を多数、例えば列状やマトリクス状に配列することにより、記憶装置（メモリ装置）を構成することができる。
このとき、各記憶素子に、必要に応じて、素子の選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成する。
さらに、必要に応じて、記憶素子を、配線を介して、センスアンプ、アドレスレコーダー、記録・消去・読み出し回路等に接続する。
本発明の記憶素子は、各種のメモリ装置に適用することができる。例えば、一度だけ書き込みが可能な、いわゆるＰＲＯＭ（プログラマブルＲＯＭ）、電気的に消去が可能なＥＥＰＲＯＭ（Electrically Erasable ＲＯＭ）、或いは、高速に記録・消去・再生が可能な、いわゆるＲＡＭ(ランダム・アクセス・メモリ)等、いずれのメモリ形態でも適用することが可能である。
本発明は、上述の各実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
本発明の一実施の形態の記憶素子の概略構成図（断面図）である。 試料１のＩ−Ｖ特性の測定結果を示すグラフである。 試料２のＩ−Ｖ特性の測定結果を示すグラフである。 試料３のＩ−Ｖ特性の測定結果を示すグラフである。 試料３の断面を透過電子顕微鏡で観察した像である。 試料３の膜厚方向の組成勾配を示すグラフである。 試料３において、Ｃｕ濃度が高い場合の膜厚方向の組成勾配を示すグラフである。 試料４のＩ−Ｖ特性の測定結果を示すグラフである。 試料５のＩ−Ｖ特性の測定結果を示すグラフである。 試料６のＩ−Ｖ特性の測定結果を示すグラフである。 試料７のＩ−Ｖ特性の測定結果を示すグラフである。 試料８のＩ−Ｖ特性の測定結果を示すグラフである。 試料９のＩ−Ｖ特性の測定結果を示すグラフである。 試料１０のＩ−Ｖ特性の測定結果を示すグラフである。 試料１１のＩ−Ｖ特性の測定結果を示すグラフである。 試料１２のＩ−Ｖ特性の測定結果を示すグラフである。 試料１３のＩ−Ｖ特性の測定結果を示すグラフである。 試料１４のＩ−Ｖ特性の測定結果を示すグラフである。 試料１５のＩ−Ｖ特性の測定結果を示すグラフである。 試料１６のＩ−Ｖ特性の測定結果を示すグラフである。 試料１７のＩ−Ｖ特性の測定結果を示すグラフである。 試料１８のＩ−Ｖ特性の測定結果を示すグラフである。 試料１９のＩ−Ｖ特性の測定結果を示すグラフである。 試料２０のＩ−Ｖ特性の測定結果を示すグラフである。 試料２１のＩ−Ｖ特性の測定結果を示すグラフである。 試料２２のＩ−Ｖ特性の測定結果を示すグラフである。 試料２３のＩ−Ｖ特性の測定結果を示すグラフである。 試料２４のＩ−Ｖ特性の測定結果を示すグラフである。 試料２５のＩ−Ｖ特性の測定結果を示すグラフである。 試料２６のＩ−Ｖ特性の測定結果を示すグラフである。 試料２７のＩ−Ｖ特性の測定結果を示すグラフである。 試料２８のＩ−Ｖ特性の測定結果を示すグラフである。 試料２９のＩ−Ｖ特性の測定結果を示すグラフである。 イオン源層と記憶用薄膜の積層順序を逆にした形態の記憶素子の概略構成図（断面図）である。 試料３０のＩ−Ｖ特性の測定結果を示すグラフである。 試料３１のＩ−Ｖ特性の測定結果を示すグラフである。 試料３２のＩ−Ｖ特性の測定結果を示すグラフである。 試料３３のＩ−Ｖ特性の測定結果を示すグラフである。 本発明の他の実施の形態の記憶素子の概略構成図（断面図）である。 Ａ〜Ｃ 試料３５のオージェ電子分光（ＡＥＳ）による組成分析の測定結果を示す図である。 試料３４のＩ−Ｖ特性の測定結果を示すグラフである。 試料３５のＩ−Ｖ特性の測定結果を示すグラフである。 Ａ 試料３４の記憶素子の断面ＴＥＭ像である。 Ｂ 図４３ＡのＴＥＭ像の構造を説明する概略構成図である。 Ｃ 図４３ＡのＸ点の電子回折図形である。 Ｄ 図４３ＡのＹ点の電子回折図形である。 Ａ 試料３５の記憶素子の断面ＴＥＭ像である。 Ｂ 図４５ＡのＴＥＭ像の構造を説明する概略構成図である。 Ｃ 図４５ＡのＷ点の電子回折図形である。 Ｄ 図４５ＡのＺ点の電子回折図形である。 本発明のさらに他の実施の形態の記憶素子の概略構成図（断面図）である。 本発明のさらに別の実施の形態の記憶素子の概略構成図（断面図）である。 図４８に示す記憶素子を用いて、記憶装置を構成した場合の等価回路図である。 Ａ、Ｂ 試料３６のＩ−Ｖ特性の測定結果を示すグラフである。 試料３７のＩ−Ｖ特性の測定結果を示すグラフである。 試料３８の記憶素子の概略構成図（断面図）である。 試料３８のＩ−Ｖ特性の測定結果を示すグラフである。
符号の説明
１ 基板、２ 下部電極、３ イオン源層、４ 記憶用薄膜（希土類酸化物薄膜）、５ 絶縁層、６ 上部電極、７ カルコゲナイド元素を含む薄膜、８ 積層膜、１０，２０，３０，４０，１０１ 記憶素子、１１ 記憶装置、１２ 記憶セル、１３ ダイオード

Claims (25)

  1. 第１の電極と、第２の電極との間に、記憶用薄膜が挟まれて構成され、
    前記記憶用薄膜に、少なくとも希土類元素が含まれており、
    前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、
    前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている
    ことを特徴とする記憶素子。
  2. 前記記憶用薄膜に、電圧パルス、もしくは、電流パルスを印加することにより、前記記憶用薄膜のインピーダンスが変化して、情報の記録が行われることを特徴とする請求項１に記載の記憶素子。
  3. 前記記憶用薄膜において、前記希土類元素の含有組成比が、膜厚方向に組成勾配を有していることを特徴とする請求項１に記載の記憶素子。
  4. 一度だけ記録が可能な構成とされていることを特徴とする請求項１に記載の記憶素子。
  5. 第１の電極及び第２の電極の間に、記憶用薄膜が挟まれて構成され、前記記憶用薄膜に、少なくとも希土類元素が含まれており、前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれている記憶素子と、
    前記第１の電極側に接続された配線と、
    前記第２の電極側に接続された配線とを有し、
    前記記憶素子が多数配置されて成る
    ことを特徴とする記憶装置。
  6. 前記記憶素子が、一度だけ記録が可能な構成とされていることを特徴とする請求項５に記載の記憶装置。
  7. 第１の電極と、第２の電極との間に、記憶用薄膜が挟まれて構成され、
    前記記憶用薄膜が絶縁材料から成り、
    前記記憶用薄膜と前記第１の電極或いは前記第２の電極との間に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれている、導電性又は半導電性の薄膜が形成され、
    前記導電性又は半導電性の薄膜に希土類元素が含まれている
    ことを特徴とする記憶素子。
  8. 前記導電性又は半導電性の薄膜が、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅとを含んで成ることを特徴とする請求項７に記載の記憶素子。
  9. 前記絶縁材料が、希土類酸化物であることを特徴とする請求項７に記載の記憶素子。
  10. 前記絶縁材料が、窒化物であることを特徴とする請求項７に記載の記憶素子。
  11. 一度だけ記録が可能な構成とされていることを特徴とする請求項７に記載の記憶素子。
  12. 第１の電極及び第２の電極の間に、記憶用薄膜が挟まれて構成され、前記記憶用薄膜が絶縁材料から成り、前記記憶用薄膜と前記第１の電極或いは前記第２の電極との間に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素と、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素とが含まれている導電性又は半導電性の薄膜が形成され、前記導電性又は半導電性の薄膜に希土類元素が含まれている記憶素子と、
    前記第１の電極側に接続された配線と、
    前記第２の電極側に接続された配線とを有し、
    前記記憶素子が多数配置されて成る
    ことを特徴とする記憶装置。
  13. 前記記憶素子が、一度だけ記録が可能な構成とされていることを特徴とする請求項１２に記載の記憶装置。
  14. 第１の電極と、第２の電極との間に、記憶用薄膜が挟まれて構成され、
    前記記憶用薄膜が絶縁材料又は半導体材料から成り、
    前記記憶用薄膜と前記第１の電極或いは前記第２の電極との間に、ＣｕＴｅが含まれている薄膜が形成されている
    ことを特徴とする記憶素子。
  15. 第１の電極と、第２の電極との間に、記憶用薄膜が挟まれて構成され、前記記憶用薄膜が絶縁材料又は半導体材料から成り、前記記憶用薄膜と前記第１の電極或いは前記第２の電極との間に、ＣｕＴｅが含まれている薄膜が形成されている記憶素子と、
    前記第１の電極側に接続された配線と、
    前記第２の電極側に接続された配線とを有し、
    前記記憶素子が多数配置されて成る
    ことを特徴とする記憶装置。
  16. 第１の電極と、第２の電極との間に、記憶用薄膜が挟まれて構成され、
    前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、
    前記記憶用薄膜内、もしくは、前記記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれ、
    前記記憶用薄膜の下地材料が非晶質構造を有する
    ことを特徴とする記憶素子。
  17. 前記記憶用薄膜内に、さらに、少なくともＹ，Ｌａ，Ｎｄ，Ｓｍ，Ｇｄ，Ｔｂ，Ｄｙ の中から選ばれた１種類以上の希土類元素を含むことを特徴とする請求項１６に記載の記憶素子。
  18. 前記記憶用薄膜の前記希土類元素の一部が、酸化物薄膜を形成していることを特徴とする、請求項１７に記載の記憶素子。
  19. 前記記憶用薄膜において、前記希土類元素と酸素との組成比、前記希土類元素と、Ｃｕ，Ａｇ，Ｚｎから選ばれる元素との組成比、前記希土類元素とＴｅ，Ｓ，Ｓｅから選ばれる元素との組成比の少なくともいずれかが、膜厚方向に組成勾配を有していることを特徴とする請求項１７に記載の記憶素子。
  20. 前記記憶用薄膜に、電圧パルス、もしくは、電流パルスを印加することにより、前記記憶用薄膜のインピーダンスが変化して、情報の記録が行われることを特徴とする請求項１６に記載の記憶素子。
  21. 前記記憶用薄膜に印加される、前記電圧パルスもしくは前記電流パルスを、情報の記録時と情報の消去時とで異なる極性とすることにより、可逆的に前記インピーダンスが変化することを特徴とする請求項２０に記載の記憶素子。
  22. 一度だけ記録が可能な構成とされていることを特徴とする請求項１６に記載の記憶素子。
  23. 第１の電極及び第２の電極の間に、記憶用薄膜が挟まれて構成され、前記記憶用薄膜内、もしくは前記記憶用薄膜と接している層に、Ｃｕ，Ａｇ，Ｚｎから選ばれるいずれかの元素が含まれ、前記記憶用薄膜内、もしくは前記記憶用薄膜と接している層に、Ｔｅ，Ｓ，Ｓｅから選ばれるいずれかの元素が含まれ、前記記憶用薄膜の下地材料が非晶質構造を有する記憶素子と、
    前記第１の電極側に接続された配線と、
    前記第２の電極側に接続された配線とを有し、
    前記記憶素子が多数配置されて成る
    ことを特徴とする記憶装置。
  24. 前記記憶素子の前記記憶用薄膜内に、さらに、少なくともＹ，Ｌａ，Ｎｄ，Ｓｍ，Ｇｄ，Ｔｂ，Ｄｙの中から選ばれた１種類以上の希土類元素を含むことを特徴とする請求項２３に記載の記憶装置。
  25. 前記記憶素子が、一度だけ記録が可能な構成とされていることを特徴とする請求項２３に記載の記憶装置。
JP2004182775A 2003-11-28 2004-06-21 記憶素子及び記憶装置 Expired - Fee Related JP4792714B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2004182775A JP4792714B2 (ja) 2003-11-28 2004-06-21 記憶素子及び記憶装置
US10/991,075 US7719082B2 (en) 2003-11-28 2004-11-17 Memory device and storage apparatus
EP09015737.1A EP2161750B1 (en) 2003-11-28 2004-11-26 Memory device
EP04028129A EP1536474B1 (en) 2003-11-28 2004-11-26 Memory device and storage apparatus
TW093136629A TWI278099B (en) 2003-11-28 2004-11-26 Memory device and storage apparatus
DE602004026983T DE602004026983D1 (de) 2003-11-28 2004-11-26 Speicherbauelement und Speichervorrichtung
KR1020040098062A KR101078541B1 (ko) 2003-11-28 2004-11-26 기억 소자 및 기억 장치
CN200410094244.7A CN1697195B (zh) 2003-11-28 2004-11-29 存储器件和存储装置
US12/703,247 US8981325B2 (en) 2003-11-28 2010-02-10 Memory device and storage apparatus
US12/961,088 US8884397B2 (en) 2003-11-28 2010-12-06 Memory device and storage apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003400319 2003-11-28
JP2003400319 2003-11-28
JP2003415412 2003-12-12
JP2003415412 2003-12-12
JP2004182775A JP4792714B2 (ja) 2003-11-28 2004-06-21 記憶素子及び記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011131358A Division JP5434967B2 (ja) 2003-11-28 2011-06-13 記憶素子及び記憶装置

Publications (2)

Publication Number Publication Date
JP2005197634A true JP2005197634A (ja) 2005-07-21
JP4792714B2 JP4792714B2 (ja) 2011-10-12

Family

ID=34468326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004182775A Expired - Fee Related JP4792714B2 (ja) 2003-11-28 2004-06-21 記憶素子及び記憶装置

Country Status (7)

Country Link
US (3) US7719082B2 (ja)
EP (2) EP2161750B1 (ja)
JP (1) JP4792714B2 (ja)
KR (1) KR101078541B1 (ja)
CN (1) CN1697195B (ja)
DE (1) DE602004026983D1 (ja)
TW (1) TWI278099B (ja)

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009090A1 (ja) * 2004-07-22 2006-01-26 Sony Corporation 記憶素子
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP2007189087A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP2007201270A (ja) * 2006-01-27 2007-08-09 Sony Corp 記憶素子、記憶装置
JP2007294745A (ja) * 2006-04-26 2007-11-08 Sony Corp 記憶素子及び記憶装置
JP2008042033A (ja) * 2006-08-08 2008-02-21 Sony Corp 記憶素子及び記憶装置
JP2008041957A (ja) * 2006-08-07 2008-02-21 Nec Corp スイッチング素子
JP2008047709A (ja) * 2006-08-16 2008-02-28 Sony Corp 記憶装置
JP2008085071A (ja) * 2006-09-27 2008-04-10 Toshiba Corp 半導体記憶装置及びその制御方法
JP2008135659A (ja) * 2006-11-29 2008-06-12 Sony Corp 記憶素子、記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP2008153633A (ja) * 2006-11-16 2008-07-03 Samsung Electronics Co Ltd 抵抗性メモリ素子及びその製造方法
JP2008205023A (ja) * 2007-02-16 2008-09-04 Sony Corp 記憶素子及び記憶装置
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
WO2009022693A1 (ja) 2007-08-15 2009-02-19 Sony Corporation 記憶装置の駆動方法
WO2009069690A1 (ja) * 2007-11-29 2009-06-04 Sony Corporation メモリセル
JP2009130344A (ja) * 2007-11-28 2009-06-11 Sony Corp 記憶素子および記憶装置
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
JP2009534835A (ja) * 2006-04-20 2009-09-24 オボニックス インク． メモリまたはｆｐｌａとして使用するための通常は単相のカルコゲナイド材料のプログラミング
JP2010016381A (ja) * 2008-07-03 2010-01-21 Gwangju Inst Of Science & Technology 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法
WO2010026923A1 (ja) * 2008-09-02 2010-03-11 ソニー株式会社 記憶素子および記憶装置
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP2011151085A (ja) * 2010-01-19 2011-08-04 Sony Corp 記憶素子および記憶装置
US8116113B2 (en) 2009-01-21 2012-02-14 Sony Corporation Cross-point semiconductor memory device and method of manufacturing the same
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012104826A (ja) * 2010-11-11 2012-05-31 Micron Technology Inc カルコゲナイド勾配を有するカルコゲナイド含有半導体
JP2012515437A (ja) * 2009-01-12 2012-07-05 マイクロン テクノロジー， インク． 誘電体メモリ素子を有するメモリセル
US8222713B2 (en) 2005-12-02 2012-07-17 Sony Corporation Storage element and storage apparatus
US8268713B2 (en) 2009-09-04 2012-09-18 Sony Corporation Method of manufacturing nonvolatile memory device
US8350248B2 (en) 2008-01-09 2013-01-08 Sony Corporation Memory element and memory device
US8427860B2 (en) 2010-02-09 2013-04-23 Sony Corporation Memory component, memory device, and method of operating memory device
US8809826B2 (en) 2010-12-09 2014-08-19 Sony Corporation Memory element and memory device
JP2014199959A (ja) * 2009-12-08 2014-10-23 日本電気株式会社 電気化学反応を利用した抵抗変化素子、並びにその製造方法及び動作方法
JP2015519750A (ja) * 2012-05-07 2015-07-09 マイクロン テクノロジー， インク． フィラメント形成が限局された抵抗型メモリ
US9159911B2 (en) 2010-09-10 2015-10-13 Sony Corporation Memory element and memory device
US9424918B2 (en) 2012-08-15 2016-08-23 Sony Corporation Ionic storage unit and driving method
JP2019161000A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
US8653495B2 (en) * 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material
JP4475174B2 (ja) * 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
US7700398B2 (en) 2005-08-05 2010-04-20 Infineon Technologies Ag Method for fabricating an integrated device comprising a structure with a solid electrolyte
EP1753045B1 (en) * 2005-08-08 2008-04-16 Qimonda AG Method for fabricating an integrated device comprising a structure with a solid electrolyte
JP5387403B2 (ja) * 2007-03-28 2014-01-15 日本電気株式会社 電子デバイス及びその製造方法
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP2009246085A (ja) * 2008-03-31 2009-10-22 Hitachi Ltd 半導体装置およびその製造方法
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
WO2010079829A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 スイッチング素子及びその製造方法
JP2010251529A (ja) * 2009-04-16 2010-11-04 Sony Corp 半導体記憶装置およびその製造方法
JP5648406B2 (ja) * 2010-10-13 2015-01-07 ソニー株式会社 不揮発性メモリ素子及び不揮発性メモリ素子群、並びに、これらの製造方法
US9159418B1 (en) * 2010-11-24 2015-10-13 Lockheed Martin Corporation High density stacked CNT memory cube arrays with memory selectors
JP5708929B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 記憶素子およびその製造方法、並びに記憶装置
US8830725B2 (en) 2011-08-15 2014-09-09 International Business Machines Corporation Low temperature BEOL compatible diode having high voltage margins for use in large arrays of electronic components
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
US8976568B1 (en) 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
US9573809B2 (en) 2012-03-30 2017-02-21 Micron Technology, Inc. Method of forming a metal chalcogenide material and methods of forming memory cells including same
JP6162931B2 (ja) * 2012-06-19 2017-07-12 ソニーセミコンダクタソリューションズ株式会社 記憶素子および記憶装置
US8598560B1 (en) 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
US20140293676A1 (en) * 2013-03-03 2014-10-02 Adesto Technologies Corporation Programmable impedance memory elements and corresponding methods
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
US9711719B2 (en) 2013-03-15 2017-07-18 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US9076723B1 (en) * 2014-03-10 2015-07-07 Kabushiki Kaisha Toshiba Non-volatile memory device and method for manufacturing same
TWI623086B (zh) * 2014-03-17 2018-05-01 愛德斯托科技有限公司 具半金屬或半導體導電路徑非揮發記憶體元件
WO2015152737A2 (en) 2014-04-02 2015-10-08 Natali Franck Doped rare earth nitride materials and devices comprising same
KR102296108B1 (ko) 2014-04-02 2021-09-02 사이먼 에드워드 그랜빌 희토류 나이트라이드를 포함하는 자성체 및 장치
JP6444066B2 (ja) * 2014-06-02 2018-12-26 キヤノン株式会社 光電変換装置および撮像システム
CN104409627A (zh) * 2014-10-30 2015-03-11 北京大学 一种小尺寸超薄阻变存储器及其制备方法
EP3046155B1 (en) * 2015-01-15 2019-11-20 IMEC vzw Conductive bridging memory device with cation supply electrode comprising cu-si-te
US10490732B2 (en) 2016-03-11 2019-11-26 Toshiba Memory Corporation Magnetic memory device with sidewall layer containing boron and manufacturing method thereof
TWI645400B (zh) 2016-09-13 2018-12-21 東芝記憶體股份有限公司 Semiconductor memory device
TWI688001B (zh) 2016-09-14 2020-03-11 東芝記憶體股份有限公司 半導體裝置及其製造方法
KR20180057763A (ko) * 2016-11-21 2018-05-31 포항공과대학교 산학협력단 가파른 기울기의 저항변화를 갖는 원자기반 스위칭 소자 및 이를 포함하는 원자기반 전계효과 트랜지스터
TWI771597B (zh) 2019-02-22 2022-07-21 日商東芝記憶體股份有限公司 半導體儲存裝置
US10991761B2 (en) 2019-05-13 2021-04-27 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US10879313B2 (en) 2019-05-13 2020-12-29 Sandisk Technologies Llc Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same
US20220102495A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Transistors including two-dimensional materials

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656029A (en) * 1970-12-31 1972-04-11 Ibm BISTABLE RESISTOR OF EUROPIUM OXIDE, EUROPIUM SULFIDE, OR EUROPIUM SELENIUM DOPED WITH THREE d TRANSITION OR VA ELEMENT
JPS4917184A (ja) * 1972-03-30 1974-02-15
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
JPH0521740A (ja) * 1991-01-18 1993-01-29 Energy Conversion Devices Inc 電気的消去可能型相転移メモリ
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP2002141494A (ja) * 2000-11-01 2002-05-17 Japan Science & Technology Corp ポイントコンタクト・アレー
US20030045054A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming non-volatile resistance variable devices, method of forming a programmable memory cell of memory circuitry, and a non-volatile resistance variable device
EP1343154A2 (en) * 2002-03-05 2003-09-10 Mitsubishi Chemical Corporation Phase-change recording material used for an information recording medium and an information recording medium employing it
WO2003079443A2 (en) * 2002-03-14 2003-09-25 Micron Technology, Inc. Manufacturing methods for resistance variable material cells
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2003300720A (ja) * 2002-03-28 2003-10-21 Samsung Electronics Co Ltd 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
JP2004203011A (ja) * 2002-03-05 2004-07-22 Mitsubishi Chemicals Corp 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体
WO2004084306A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 記憶素子及びこれを用いた記憶装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1413431U (ja)
US3611063A (en) * 1969-05-16 1971-10-05 Energy Conversion Devices Inc Amorphous electrode or electrode surface
JPH0917184A (ja) 1995-06-29 1997-01-17 Mitsubishi Electric Corp 半導体記憶装置
EP1044452B1 (en) 1997-12-04 2003-03-19 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6985378B2 (en) * 1998-12-04 2006-01-10 Axon Technologies Corporation Programmable microelectronic device, structure, and system and method of forming the same
EP1159743B1 (en) 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) * 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6894338B2 (en) * 2002-01-11 2005-05-17 International Business Machines Corporation Rare earth metal oxide memory element based on charge storage and method for manufacturing same
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
JP4248187B2 (ja) * 2002-03-27 2009-04-02 シャープ株式会社 集積回路装置及びニューロ素子
US6859382B2 (en) * 2002-08-02 2005-02-22 Unity Semiconductor Corporation Memory array of a non-volatile ram
JP4438275B2 (ja) 2002-09-19 2010-03-24 シャープ株式会社 抵抗変化機能体の動作方法
AU2003300001A1 (en) 2002-12-23 2004-07-22 United States Postal Services Advanced crypto round dater
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4830275B2 (ja) * 2004-07-22 2011-12-07 ソニー株式会社 記憶素子

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3656029A (en) * 1970-12-31 1972-04-11 Ibm BISTABLE RESISTOR OF EUROPIUM OXIDE, EUROPIUM SULFIDE, OR EUROPIUM SELENIUM DOPED WITH THREE d TRANSITION OR VA ELEMENT
JPS4917184A (ja) * 1972-03-30 1974-02-15
US4177473A (en) * 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. Amorphous semiconductor member and method of making the same
JPH0521740A (ja) * 1991-01-18 1993-01-29 Energy Conversion Devices Inc 電気的消去可能型相転移メモリ
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
JP2002141494A (ja) * 2000-11-01 2002-05-17 Japan Science & Technology Corp ポイントコンタクト・アレー
US20030045054A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming non-volatile resistance variable devices, method of forming a programmable memory cell of memory circuitry, and a non-volatile resistance variable device
EP1343154A2 (en) * 2002-03-05 2003-09-10 Mitsubishi Chemical Corporation Phase-change recording material used for an information recording medium and an information recording medium employing it
JP2004203011A (ja) * 2002-03-05 2004-07-22 Mitsubishi Chemicals Corp 情報記録媒体に用いる相変化記録材料、及びそれを用いた情報記録媒体
WO2003079443A2 (en) * 2002-03-14 2003-09-25 Micron Technology, Inc. Manufacturing methods for resistance variable material cells
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP2003300720A (ja) * 2002-03-28 2003-10-21 Samsung Electronics Co Ltd 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
WO2003094227A1 (en) * 2002-04-30 2003-11-13 Japan Science And Technology Agency Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device
WO2004084306A1 (ja) * 2003-03-20 2004-09-30 Sony Corporation 記憶素子及びこれを用いた記憶装置

Cited By (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560724B2 (en) 2004-07-22 2009-07-14 Sony Corporation Storage device with reversible resistance change elements
WO2006009090A1 (ja) * 2004-07-22 2006-01-26 Sony Corporation 記憶素子
JP2006140412A (ja) * 2004-11-15 2006-06-01 Sony Corp 記憶素子及び記憶装置
US7772029B2 (en) 2004-11-15 2010-08-10 Sony Corporation Memory element and memory device comprising memory layer positioned between first and second electrodes
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
US7786459B2 (en) 2004-11-15 2010-08-31 Sony Corporation Memory element and memory device comprising memory layer positioned between first and second electrodes
JP2008541475A (ja) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｃｍセルにおける“先溶融”領域の制御方法及びそれにより得た装置
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101337399B1 (ko) 2005-12-02 2013-12-06 소니 가부시키가이샤 기억 소자 및 기억 장치
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
US8222713B2 (en) 2005-12-02 2012-07-17 Sony Corporation Storage element and storage apparatus
JP2007189086A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP2007189087A (ja) * 2006-01-13 2007-07-26 Sony Corp 記憶素子及びその製造方法、記憶装置
JP4742887B2 (ja) * 2006-01-27 2011-08-10 ソニー株式会社 記憶素子、記憶装置
JP2007201270A (ja) * 2006-01-27 2007-08-09 Sony Corp 記憶素子、記憶装置
JP2013179311A (ja) * 2006-04-20 2013-09-09 Ovonix Inc メモリまたはｆｐｌａとして使用するための通常は単相のカルコゲナイド材料のプログラミング
KR101196933B1 (ko) 2006-04-20 2012-11-05 오보닉스, 아이엔씨. 필드 프로그래머블 로직 어레이의 메모리로서 사용하기 위한 정상적으로는 단일 상의 칼코겐화물 재료를 프로그래밍하는 방법
JP2009534835A (ja) * 2006-04-20 2009-09-24 オボニックス インク． メモリまたはｆｐｌａとして使用するための通常は単相のカルコゲナイド材料のプログラミング
JP4742971B2 (ja) * 2006-04-26 2011-08-10 ソニー株式会社 記憶素子及び記憶装置
JP2007294745A (ja) * 2006-04-26 2007-11-08 Sony Corp 記憶素子及び記憶装置
JP2008041957A (ja) * 2006-08-07 2008-02-21 Nec Corp スイッチング素子
JP4760606B2 (ja) * 2006-08-08 2011-08-31 ソニー株式会社 記憶素子及び記憶装置
JP2008042033A (ja) * 2006-08-08 2008-02-21 Sony Corp 記憶素子及び記憶装置
JP2008047709A (ja) * 2006-08-16 2008-02-28 Sony Corp 記憶装置
JP2008085071A (ja) * 2006-09-27 2008-04-10 Toshiba Corp 半導体記憶装置及びその制御方法
JP2008153633A (ja) * 2006-11-16 2008-07-03 Samsung Electronics Co Ltd 抵抗性メモリ素子及びその製造方法
JP2008135659A (ja) * 2006-11-29 2008-06-12 Sony Corp 記憶素子、記憶装置
JP2008153375A (ja) * 2006-12-15 2008-07-03 Sony Corp 記憶素子及び記憶装置
JP2008205023A (ja) * 2007-02-16 2008-09-04 Sony Corp 記憶素子及び記憶装置
WO2009022693A1 (ja) 2007-08-15 2009-02-19 Sony Corporation 記憶装置の駆動方法
US8446756B2 (en) 2007-08-15 2013-05-21 Sony Corporation Method of stabilizing data hold operations of a storage device
JP2009164580A (ja) * 2007-11-07 2009-07-23 Interuniv Micro Electronica Centrum Vzw 抵抗スイッチングＮｉＯ層を含むメモリ素子の製造方法、およびそのデバイス
JP2009130344A (ja) * 2007-11-28 2009-06-11 Sony Corp 記憶素子および記憶装置
JP2009135206A (ja) * 2007-11-29 2009-06-18 Sony Corp メモリセル
US8295074B2 (en) 2007-11-29 2012-10-23 Sony Corporation Memory cell
WO2009069690A1 (ja) * 2007-11-29 2009-06-04 Sony Corporation メモリセル
US8350248B2 (en) 2008-01-09 2013-01-08 Sony Corporation Memory element and memory device
US8569732B2 (en) 2008-01-09 2013-10-29 Sony Corporation Memory element and memory device
JP2010016381A (ja) * 2008-07-03 2010-01-21 Gwangju Inst Of Science & Technology 酸化物膜と固体電解質膜を備える抵抗変化メモリ素子およびこれの動作方法
JP2010062247A (ja) * 2008-09-02 2010-03-18 Sony Corp 記憶素子および記憶装置
US8547735B2 (en) 2008-09-02 2013-10-01 Sony Corporation Memory element and memory device
CN102132408B (zh) * 2008-09-02 2014-03-12 索尼公司 存储元件及存储装置
US8873281B2 (en) 2008-09-02 2014-10-28 Sony Corporation Memory element and memory device
WO2010026923A1 (ja) * 2008-09-02 2010-03-11 ソニー株式会社 記憶素子および記憶装置
JP2012515437A (ja) * 2009-01-12 2012-07-05 マイクロン テクノロジー， インク． 誘電体メモリ素子を有するメモリセル
US9721655B2 (en) 2009-01-12 2017-08-01 Micron Technology, Inc. Memory cell having dielectric memory element
US8116113B2 (en) 2009-01-21 2012-02-14 Sony Corporation Cross-point semiconductor memory device and method of manufacturing the same
WO2010087211A1 (ja) * 2009-02-02 2010-08-05 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
JP4757360B2 (ja) * 2009-02-02 2011-08-24 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
US8268713B2 (en) 2009-09-04 2012-09-18 Sony Corporation Method of manufacturing nonvolatile memory device
JP2014199959A (ja) * 2009-12-08 2014-10-23 日本電気株式会社 電気化学反応を利用した抵抗変化素子、並びにその製造方法及び動作方法
US9577187B2 (en) 2009-12-14 2017-02-21 Sony Semiconductor Solutions Corporation Memory element with ion conductor layer in which metal ions diffuse and memory device incorporating same
US9136470B2 (en) 2009-12-14 2015-09-15 Sony Corporation Memory element with ion conductor layer in which metal ions diffuse and memory device incorporating same
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP2011151085A (ja) * 2010-01-19 2011-08-04 Sony Corp 記憶素子および記憶装置
US8847194B2 (en) 2010-01-19 2014-09-30 Sony Corporation Memory component including an ion source layer and a resistance change layer, and a memory device using the same
US9543514B2 (en) 2010-02-09 2017-01-10 Sony Semiconductor Solutions Corporation Memory component, memory device, and method of operating memory device
US8427860B2 (en) 2010-02-09 2013-04-23 Sony Corporation Memory component, memory device, and method of operating memory device
US9240549B2 (en) 2010-02-09 2016-01-19 Sony Corporation Memory component, memory device, and method of operating memory device
US8730709B2 (en) 2010-02-09 2014-05-20 Sony Corporation Memory component, memory device, and method of operating memory device
US9159911B2 (en) 2010-09-10 2015-10-13 Sony Corporation Memory element and memory device
JP2012084765A (ja) * 2010-10-14 2012-04-26 Sony Corp 不揮発性メモリ素子及びその製造方法
US8853663B2 (en) 2010-10-14 2014-10-07 Sony Corporation Nonvolatile memory device and manufacturing method thereof
JP2012104826A (ja) * 2010-11-11 2012-05-31 Micron Technology Inc カルコゲナイド勾配を有するカルコゲナイド含有半導体
US8809826B2 (en) 2010-12-09 2014-08-19 Sony Corporation Memory element and memory device
JP2015519750A (ja) * 2012-05-07 2015-07-09 マイクロン テクノロジー， インク． フィラメント形成が限局された抵抗型メモリ
US9406880B2 (en) 2012-05-07 2016-08-02 Micron Technology, Inc. Resistive memory having confined filament formation
US9722178B2 (en) 2012-05-07 2017-08-01 Micron Technology, Inc. Resistive memory having confined filament formation
US10153431B2 (en) 2012-05-07 2018-12-11 Micron Technology, Inc. Resistive memory having confined filament formation
US9424918B2 (en) 2012-08-15 2016-08-23 Sony Corporation Ionic storage unit and driving method
JP2019161000A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、そのプログラム及び半導体記憶装置の製造方法
US11018227B2 (en) 2018-03-13 2021-05-25 Kabushiki Kaisha Toshiba Semiconductor storage device, method of controlling semiconductor storage device, computer program product, and method of fabricating semiconductor storage device

Also Published As

Publication number Publication date
EP2161750A2 (en) 2010-03-10
KR20050052394A (ko) 2005-06-02
US7719082B2 (en) 2010-05-18
EP2161750B1 (en) 2014-09-10
US8884397B2 (en) 2014-11-11
TW200541055A (en) 2005-12-16
DE602004026983D1 (de) 2010-06-17
EP2161750A3 (en) 2010-08-18
US20100135060A1 (en) 2010-06-03
EP1536474A2 (en) 2005-06-01
CN1697195B (zh) 2010-08-18
EP1536474A3 (en) 2007-06-27
US20050226036A1 (en) 2005-10-13
TWI278099B (en) 2007-04-01
JP4792714B2 (ja) 2011-10-12
US20110073825A1 (en) 2011-03-31
CN1697195A (zh) 2005-11-16
US8981325B2 (en) 2015-03-17
EP1536474B1 (en) 2010-05-05
KR101078541B1 (ko) 2011-11-01

Similar Documents

Publication Publication Date Title
JP4792714B2 (ja) 記憶素子及び記憶装置
JP4815804B2 (ja) 記憶素子及び記憶装置
KR101541573B1 (ko) 기억 소자 및 기억 장치
JP4848633B2 (ja) 記憶素子及び記憶装置
JP4396621B2 (ja) 記憶素子及び記憶装置
KR101058856B1 (ko) 기억소자 및 이를 이용한 기억장치
JP4613478B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP4715320B2 (ja) 記憶素子及び記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP2007157941A (ja) 記憶素子及び記憶装置
JP2007294745A (ja) 記憶素子及び記憶装置
JP5434967B2 (ja) 記憶素子及び記憶装置
JP5360145B2 (ja) 記憶素子及び記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R151 Written notification of patent or utility model registration

Ref document number: 4792714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees