JP2009164580A - 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス - Google Patents
抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス Download PDFInfo
- Publication number
- JP2009164580A JP2009164580A JP2008286836A JP2008286836A JP2009164580A JP 2009164580 A JP2009164580 A JP 2009164580A JP 2008286836 A JP2008286836 A JP 2008286836A JP 2008286836 A JP2008286836 A JP 2008286836A JP 2009164580 A JP2009164580 A JP 2009164580A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nickel
- metal
- oxidation
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Abstract
【解決手段】抵抗スイッチング不揮発性メモリ素子であって、上部電極と下部電極とに挟まれた抵抗スイッチング金属酸化物層を含み、金属酸化物層は、厚み方向に傾斜した酸素を有するメモリ素子である。
【選択図】図1
Description
下部電極は、更に、上部金属層の下にあるチタン含有層を含んでも良い。好適には、チタン含有層は、上部金属層に隣接したチタン窒化物層と、チタン窒化物層に隣接したチタン層とのスタックとして形成される。
使用前にメモリ素子がすでに低抵抗状態、即ちON状態であるため、電気形成プロセスが不要である。これにより、メモリ素子は、使用前の状態から低電圧として動作できる。
メモリ素子はバイポーラモードのみで動作し、即ちセット電圧およびリセット電圧は、図2に示されるように反対の極性となる。
スイッチング電圧は、図2に示されるように、セット電圧およびリセット電圧の双方に対して実質的に同じである。
スイッチング電圧の大きさは、1Vまたは0.5Vより小さくてもよい。
このセットおよびリセットのスイッチング電圧は、金属酸化物の抵抗スイッチング層を形成するためのプロセス条件を選択することにより調整できる。
熱的に誘起されるリセットのスイッチングは不要であり、メモリ要素の記憶寿命に有益な影響が期待され、リセットは、電流制御ではなく電圧制御である。
セットおよびリセットのスイッチングメカニズムが、上部電極と下部電極の間の導電性のフィラメントのそれぞれの形成/切断によるため、メモリ素子は小型化できる。
外部電流または電圧で制御される抵抗スイッチング現象は、将来の高密度不揮発性メモリデバイスにとって多くの魅力を有する。抵抗スイッチングベースのメモリのコンセプトは、接続されたおよび相互接続されたメモリ素子を集積し、メモリセルの小型化を可能とする。更に、このコンセプトは、3次元の積み重ね(スタック)を可能とする。抵抗メモリ材料は、有機物((例えば、銅テトラシアノキノジメタン(copper tetracyano quinodimethane))から無機物(例えば、カルコゲナイド合金、ペロブスカイト型酸化物または遷移金属酸化物)材料までの範囲で、金属または導電性酸化物のいずれかの電極を有する。無機材料では、双安定のスイッチング現象が、Nb2O5、Al2O3、Ta2O5、TiO2、NiO、またはZrO2のような多くの金属酸化物で報告されている。
24nmまたは100nmの膜厚のNi金属膜が、室温で、DC物理気相成長(Applied Material sputtering tool)を用いて、SiO2/Si3N4/Si基板の上に形成された。膜形成は、数mTorrの基準圧力で、400または2000WのDC電源を用いて行われ、(成長速度10nm/分および55nm/分に対応して)薄い膜と厚い膜がそれぞれ評価された。
3.1 Ni膜およびNiO膜の微細構造分析
予備のθ−2θが、24nmと100nmの膜厚のNi層について、酸化工程前に集められた。図16(a)に示すように、(111)Ni反射のX線回折プロファイルは、最初に、100nmのNi層が、24nmのNi層に比較して、[111]方向に沿って強いテクスチュアを表すことを示す。更に、結晶サイズの観点から(111)Ni回折ピークの幅を解釈すると、24nmのNi層は、100nmのNi層(約40nm)に比較して、より小さな結晶サイズ(10nm)を表す。
3.2.1 RTA酸化を検出するための実験装置外X線回折
NiO/Niスタック形成の詳細な分析が、10秒から30分の範囲のアニール時間で、400°の温度で、純O2中でRTA酸化した後の100nm膜厚のNi膜について集められたx線回折パターンについて行われた。図18aにおいて、Ni相(減少)およびNiO相(増加)の両立する回折強度変化が、酸化時間の増加とともに観察された。この特徴は、Ni金属膜が、NiO膜の成長で次第に消費されることを示す。加えて、ピークプロファイルは、それぞれプログラムWinplotr[14]を用いて調整され、(111)NiO反射と(111)Ni反射の双方の、積分強度と半置全幅(FWHM)の時間依存性評価を導き出した。強度の時間依存性の変化は、最初の非常に急な酸化に、より遅い酸化速度が続くことを示す(ここでは図示せず)。加えて、(FWHMに関連する)(111)NiOブラッグピークの積分幅βは、酸化時間の増加に伴って減少する(図18b)。積分幅βは、Scherrerの式:β=λ/(D×cosθ)を用いて結晶サイズに関して解釈される。ここでDは見かけ上の微結晶サイズである(この場合、局所的な歪の影響は考慮されない)。この結果、βの減少は、酸化時間に沿ったNiO結晶の成長として解釈される(図18b)。
先の実験装置外分析を補完するために、その場温度および時間依存性X線回折実験が、400℃または500℃で、純O2中でアニールした、100nmの膜厚のNi膜について行われた。酸化工程前に、Ni金属膜は、回折計に搭載された炉の中で、真空状態で加熱され、X線回折パターンが、25℃から400℃または500℃まで集められた。図19aに示すように、(111)Niブラッグ反射の温度依存性評価は、強烈な強度の減少を示す。独立したプロファイルプロッタ手法を用いて、積分強度(図19b)と積分幅β(図19c左)が導き出される。それぞれの評価は、更に、加熱中のNi相の結晶化を示し、100℃より高くでのβの減少は、平均Ni結晶サイズの減少として解釈される(図19c右)。同じ傾向が、500℃まで加熱した試料でも観察される。
図21bの挿入図は、NiO微結晶の成長と酸化時間(<2時間)との関係であり、(i)400℃または500℃のNi膜の前処理について(その場回折実験)、(ii)酸化雰囲気に直接晒したNi層について(実験装置外での回折実験)を示す。400℃では、異なった成長速度常数kは、酸化速度が、RTAルート(表2)で非常に速いことを示す。2つの条件の組の間の主な違いは、酸化前の、Ni金属層の前処理である。更に、30分、純O2中で400℃とすると、Ni膜が真空状態で前処理された場合、微結晶サイズは約14nmであり、一方、前処理の無い場合、21nmとなる。このように、これらの分析は、Ni層の酸化速度が、熱による前処理により変えられる微細構造に強く依存することを示す。
4.1 一般的なスイッチング特性
図22は、Pt/NiO/Niスタックに階段状の電圧勾配を与えて測定した、一般的な電流−電圧I(V)スイッチング特性を示す。測定は、最初、純O2中で、400℃、10秒間のRTAを用いて酸化した100nm膜厚のNi層について行った。電圧のスイープは0→4V→0→4V→0であり、スイッチングは起きず、高電流応答が、最初の低抵抗状態を示す。電圧が4.5Vまで上げられると、4.2Vで電流は急に減少し、MRM構造が、低抵抗(RON=55Ω)から高抵抗(ROFF=2360Ω)に抵抗変化したことを示す。後者の場合、スイッチングは不可逆的であり。バイアスが中断しても、OFF状態の構造が維持される。
24nmまたは100nmの膜厚のNi層で覆われ、純O2中で異なった温度(200、300、および400℃)で、10秒から5分までのRTA時間で酸化した試料について、I(V)測定が行われた。観察された電気的性質は、Ni相および/またはNiO相の検出が可能な実験装置外でのX線回折パターンと、規則的に相関関係があった。図23aは、Ni膜の初期膜厚によらず、アニール時間に伴って閾値電圧Vthが増加することを示す。
異なった酸化雰囲気(20ppmおよび500ppm、純O2)が、最初24nmまたは100nmの膜厚のNi層で覆われ、200℃と400℃で、30秒から3分までのRTA時間でアニールした試料について、テストされた。I(V)特性は、X線回折パターンと、規則的な相関関係を有した。図24は、異なった実験条件で測定した、閾値電圧Vthの分布を示す。主な傾向は、酸素分圧の増加に伴うVthの増大である。Vthは2.2V(200℃で、30秒間、20ppmのO2でアニールした20nm膜厚のNi層)から5V(400℃で、180秒間、純O2でアニールした100nm膜厚のNi層)まで変わる。24nm膜厚のNi層に対してスイッチングが観察されなかった場合はほとんど無いことに留意する価値がある(表3の(b))。例えば400℃では、酸素分圧がいくつであっても、(X線回折で検出される)Ni層が全部酸化されるのを避けるために、アニール時間は30秒に制限されなければならない。これに比べて、アニール時間や酸素分圧が何であっても、低い温度(即ち、200℃および300℃)ではNi層が部分的にのみ酸化され、スイッチングが観察される。
このセクションでは、Pt/NiO/NiのMRM構造の微細構造および電気的な特性の双方について検討する。表3(a)および表3(b)は、実験条件、(X線回折で検出された)Ni層および/またはNiO層の存在、および、スイッチングが観察された場合にはMRM構造の閾値電圧を集めたものである。
先のセクションで示した電気的なテストは、酸化工程前のNiの微細構造に関連するスイッチング強度の大きな違いを示す。もちろん、抵抗スイッチングは、200℃で酸化された24nmのNi層で起き、一方、同じ条件でアニールされた100nmNi膜では観察されない(表3(a)、3(b)参照)。
文献で報告されたスパッタ膜と比較して、Ni酸化で得られたNiO膜は、一般に導電状態を得るために必要とされる特定の電気形成なしに、最初からON状態である。酸化膜中の酸素含有量は、そのような挙動を説明できる。スパッタガスに混合される酸素含有量を変えることにより、多くの著者が、低酸素含有量(スパッタガス中の酸素<5%)の(Ni過剰膜)金属的挙動から、高酸素含有量(>20%)の単安定状態の閾値スイッチング(Ni不足膜)まで、NixO膜の電気的特性の大きく変えることができ、このメモリスイッチング領域は、中間の酸素含有量(10〜17%)に限定されることを示している[27、28]。純酸素中で得られた膜(a=4.18Å)の単位セルパラメータ(cubic cell parameter)の、Ni不足の膜(a=4.23Å)およびNi過剰の膜(a=4.17Å)との比較は、Ni酸化で得られたニッケル酸化膜は、メモリスイッチング領域中でNi過剰領域と非常に似ていることを示している。更に、金属特性領域の近似は、最初の導電状態の説明も可能となる。
先の検討に基づいて、NiOベースの構造の可逆的なスイッチングが期待できる。反対に、MRM構造は、最初の独特のスイッチング後において、OFF状態のままである。この非可逆性は、TEM断面像(図17(a))で見られるNiO/Ni界面およびPt/NiO界面の粗さに確かに起因する。もちろん、TEM観察は、Ni金属表面が、連続するが、膜厚が40nmから75nmの間で不均一な酸化層に覆われていることを表す。この後者の特性は、スイッチングの可逆性に重要な影響を及ぼす。なぜならば、多くの著者は、スイッチングを、界面近傍の導電性経路の形成/切断が原因としているからである。
この論文では、Pt/NiO/NiのMRM構造中で電圧誘起の抵抗スイッチングを示すNiO層を形成するために、Ni金属膜の酸化速度が理解された。急速熱アニールルートのプロセスパラメータ(温度、アニール時間、および酸化雰囲気)が、酸化するために試験された。異なった熱処理が、(i)下部電極として使用されるNi膜の完全な消費を避ける条件、および(ii)双安定酸化膜を形成する条件で、金属膜を酸化するために選択された。それらの経験的な条件では、堆積させたままのNiO膜は、通常スパッタされたNiO膜で必要な特別な電気形成を行うことなく、最初に低抵抗ON状態であった。Niが過剰な酸化膜を得ることは、最初の金属的な挙動を説明できる。それにもかかわらず、酸化条件により2Vから5Vまでばらつく閾値電圧より上で、MRM構造は高抵抗OFF状態に、不可逆的にスイッチする。この不可逆性は、安定化されていない酸化前のNi膜微細構造により、NiO/Ni界面およびPt/NiO界面の粗さに関係する。
表1は、本発明の一の具体例にかかる、Ni酸化からNiO膜を形成するのに用いられた実験条件を表す。
Claims (35)
- 抵抗スイッチング不揮発性メモリ素子であって、
上部電極と下部電極とに挟まれた抵抗スイッチング金属酸化物層を含み、
金属酸化物層は、厚み方向に傾斜した酸素を有するメモリ素子。 - 逆極性のセット電圧とリセット電圧とを有する請求項1に記載のメモリ素子。
- 酸素の傾斜は、上部電極から下部電極に向って減少する請求項2に記載のメモリ素子。
- 金属酸化物は、ニッケルを含む請求項1に記載のメモリ素子。
- 金属酸化物は、二元系ニッケル酸化物である請求項4に記載のメモリ素子。
- 下部電極は、ニッケルを含む請求項4に記載のメモリ素子。
- 上部電極は、ニッケルを含む請求項4に記載のメモリ素子。
- 下部電極は、
ニッケル酸化物層に隣接するニッケル含有層と、
ニッケル含有層に隣接するチタン含有層と、を含む請求項4に記載のメモリ素子。 - 下部電極は、
ニッケル酸化物層に隣接するニッケル層と、
ニッケル層に隣接するチタン窒化物層と、
チタン窒化物層に隣接するチタン層と、を含む請求項8に記載のメモリ素子。 - 上部電極と下部電極は、同じ材料から形成された請求項1に記載のメモリ素子。
- 請求項1にかかるメモリ素子と、
その電極の1つに電気的に接続された選択素子と、を含むメモリセル。 - 選択素子は、MOSFETであり、
MOSFETのソース/ドレイン接合の1つが、電極の1つと電気的に接続された請求項11に記載のメモリセル。 - 抵抗スイッチング不揮発性メモリ素子を形成する方法であって、
基板を提供する工程と、
基板上に下部電極を形成する工程と、
下部電極上に、厚み方向に酸素の傾斜を有する、抵抗スイッチング金属酸化物層を形成する工程と、
金属酸化物層上に、上部電極を形成する工程と、を含む方法。 - メモリ素子は、逆極性のセット電圧とリセット電圧とを有する請求項13に記載の方法。
- 下部電極、金属酸化物層、および上部電極を形成する工程は、
1またはそれ以上の下部電極層、金属酸化物層、および1またはそれ以上の上部電極層のスタックを形成する工程と、
このスタックをパターニングして、メモリ素子を形成する工程と、を含む請求項13に記載の方法。 - 下部電極を形成する工程は、金属層を形成する工程を含み、
金属酸化物層を形成する工程は、金属層の上部部分のみを金属酸化物層に変える工程を含む請求項13に記載の方法。 - 金属は、ニッケルである請求項13に記載の方法。
- 金属酸化物は、二元系ニッケル酸化物である請求項17に記載の方法。
- 上部電極を形成する工程は、ニッケル酸化物層の上にニッケル層を形成する工程を含む請求項17に記載の方法。
- 金属層を金属酸化物層に変える工程は、金属層を熱酸化する工程を含む請求項16に記載の方法。
- 更に、所望のメモリ素子の電気的特性の観点から熱酸化プロセスのプロセスパラメータを決定する工程を含み、
プロセスパラメータは、酸素分圧、酸化時間、および/または酸化温度のグループから選択される請求項20に記載の方法。 - 電気的特性は、セット電圧とリセット電圧である請求項21に記載の方法。
- 更に、金属層の上部部分を金属酸化層に変える工程前に、実質的に酸素の無い雰囲気中で金属層を加熱する工程を含む請求項16に記載の方法。
- 下部電極は、
金属酸化物層に隣接するニッケル含有層と、
ニッケル含有層に隣接するチタン含有層と、を含む請求項17に記載のメモリ素子。 - チタン含有層は、
上部電極に隣接するチタン窒化物層と、チタン窒化物層に隣接するチタン層とのスタックから形成される請求項24に記載の方法。 - 抵抗スイッチング不揮発性メモリ素子の電気的特性を決定する方法であって、
メモリ素子は、
金属の上部層を有する下部電極と、
上部金属層の一部を熱酸化して形成された抵抗スイッチング金属酸化物層であって、厚み方向に酸素の傾斜を有する金属酸化物層と、
金属酸化物層の上に形成された上部電極と、を含み、
決定方法は、
所望のメモリ素子の電気的特性の観点から、酸素の傾斜を決定する工程を含む方法。 - 電気的特性は、セット電圧とリセット電圧である請求項26に記載の方法。
- 酸素の傾斜を決定する工程は、
熱酸化工程のプロセスパラメータの値を決定する工程を含み、プロセスパラメータは、酸素分圧、酸化時間、および/または酸化温度のグループから選択される請求項26に記載の方法。 - 酸素の傾斜を決定する工程は、熱酸化される金属層の膜厚を選択する工程を含む請求項28に記載の方法。
- 酸素の傾斜を決定する工程は、熱酸化される金属層の酸化速度を調整する工程である請求項29に記載の方法。
- 酸化速度を調整する工程は、金属層を熱酸化する工程前に、実質的に酸素の無い雰囲気で、金属層を加熱して、金属層を再結晶化する工程を含む請求項30に記載の方法。
- 金属は、ニッケルである請求項26に記載の方法。
- 金属酸化物は、二元系のニッケル酸化物である請求項32に記載の方法。
- 下部電極は、更に、上部金属層の下にチタン含有層を含む請求項32に記載の方法。
- チタン含有層は、
上部金属層に隣接するチタン窒化物層と、チタン窒化物層に隣接するチタン層とのスタックからなる請求項34に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008286836A JP2009164580A (ja) | 2007-11-07 | 2008-11-07 | 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US98613807P | 2007-11-07 | 2007-11-07 | |
JP2007289715 | 2007-11-07 | ||
JP2008286836A JP2009164580A (ja) | 2007-11-07 | 2008-11-07 | 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009164580A true JP2009164580A (ja) | 2009-07-23 |
Family
ID=40751997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008286836A Pending JP2009164580A (ja) | 2007-11-07 | 2008-11-07 | 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス |
Country Status (2)
Country | Link |
---|---|
US (1) | US7960775B2 (ja) |
JP (1) | JP2009164580A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135541A (ja) * | 2008-12-04 | 2010-06-17 | Sharp Corp | 可変抵抗素子並びにその製造方法 |
JP2011165883A (ja) * | 2010-02-09 | 2011-08-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US8325508B2 (en) | 2009-06-08 | 2012-12-04 | Panasonic Corporation | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
JP2013035725A (ja) * | 2011-08-09 | 2013-02-21 | Tohoku Univ | ニッケル内包フラーレンの製造方法、及び、製造装置 |
WO2013061559A1 (ja) * | 2011-10-24 | 2013-05-02 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
US8916848B2 (en) | 2010-03-26 | 2014-12-23 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
WO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 | 国立研究開発法人科学技術振興機構 | 電流センサおよび電力変換回路 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143092B2 (en) * | 2008-03-10 | 2012-03-27 | Pragati Kumar | Methods for forming resistive switching memory elements by heating deposited layers |
KR20090126530A (ko) * | 2008-06-04 | 2009-12-09 | 삼성전자주식회사 | 저항성 메모리 소자 |
US8362454B2 (en) * | 2008-08-12 | 2013-01-29 | Industrial Technology Research Institute | Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same |
US8345465B2 (en) * | 2008-09-30 | 2013-01-01 | Panasonic Corporation | Driving method of variable resistance element, initialization method of variable resistance element, and nonvolatile storage device |
TW201029155A (en) * | 2009-01-21 | 2010-08-01 | Nanya Technology Corp | Non-volatile memory cell and fabrication method thereof |
EP2259267B1 (en) * | 2009-06-02 | 2013-08-21 | Imec | Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof |
US8278139B2 (en) * | 2009-09-25 | 2012-10-02 | Applied Materials, Inc. | Passivating glue layer to improve amorphous carbon to metal adhesion |
WO2011071009A1 (ja) * | 2009-12-08 | 2011-06-16 | 日本電気株式会社 | 電気化学反応を利用した抵抗変化素子及びその製造方法 |
US8432721B2 (en) | 2010-02-02 | 2013-04-30 | Panasonic Corporation | Method of programming variable resistance element, method of initializing variable resistance element, and nonvolatile storage device |
US8395926B2 (en) | 2010-06-18 | 2013-03-12 | Sandisk 3D Llc | Memory cell with resistance-switching layers and lateral arrangement |
US8724369B2 (en) | 2010-06-18 | 2014-05-13 | Sandisk 3D Llc | Composition of memory cell with resistance-switching layers |
US8520425B2 (en) | 2010-06-18 | 2013-08-27 | Sandisk 3D Llc | Resistive random access memory with low current operation |
US9508425B2 (en) * | 2010-06-24 | 2016-11-29 | The Regents Of The University Of Michigan | Nanoscale metal oxide resistive switching element |
US8847196B2 (en) | 2011-05-17 | 2014-09-30 | Micron Technology, Inc. | Resistive memory cell |
US8993374B2 (en) | 2012-08-03 | 2015-03-31 | Micron Technology, Inc. | Phase change material gradient structures and methods |
US9876167B2 (en) * | 2014-04-02 | 2018-01-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | High yield RRAM cell with optimized film scheme |
TWI589041B (zh) * | 2014-11-27 | 2017-06-21 | 國立臺灣大學 | 無機發光記憶體及其製造方法 |
US10193063B2 (en) * | 2016-12-01 | 2019-01-29 | Arm Ltd. | Switching device formed from correlated electron material |
US20220020635A1 (en) * | 2018-11-14 | 2022-01-20 | Northwestern University | Nanoscale resolution, spatially-controlled conductivity modulation of dielectric materials using a focused ion beam |
CN109950394B (zh) * | 2019-03-29 | 2020-05-15 | 河南大学 | 无电形成过程阻变存储器实现量子电导效应的方法 |
CN112599665A (zh) * | 2020-11-27 | 2021-04-02 | 上海华力微电子有限公司 | RRAM Cell stack TaOx制作方法和结构 |
CN112909165A (zh) * | 2021-01-22 | 2021-06-04 | 江苏集萃脑机融合智能技术研究所有限公司 | 一种梯度金属氧化物忆阻器的制备方法 |
JP2022142627A (ja) * | 2021-03-16 | 2022-09-30 | キオクシア株式会社 | 半導体記憶装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005317976A (ja) * | 2004-04-28 | 2005-11-10 | Samsung Electronics Co Ltd | 段階的な抵抗値を有する多層構造を利用したメモリ素子 |
JP2007180474A (ja) * | 2005-12-02 | 2007-07-12 | Sharp Corp | 可変抵抗素子及びその製造方法 |
JP2008235427A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812404B2 (en) | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
US7834338B2 (en) | 2005-11-23 | 2010-11-16 | Sandisk 3D Llc | Memory cell comprising nickel-cobalt oxide switching element |
JP4088324B1 (ja) * | 2006-12-08 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
-
2008
- 2008-11-07 JP JP2008286836A patent/JP2009164580A/ja active Pending
- 2008-11-07 US US12/267,427 patent/US7960775B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005197634A (ja) * | 2003-11-28 | 2005-07-21 | Sony Corp | 記憶素子及び記憶装置 |
JP2005317976A (ja) * | 2004-04-28 | 2005-11-10 | Samsung Electronics Co Ltd | 段階的な抵抗値を有する多層構造を利用したメモリ素子 |
JP2007180474A (ja) * | 2005-12-02 | 2007-07-12 | Sharp Corp | 可変抵抗素子及びその製造方法 |
JP2008235427A (ja) * | 2007-03-19 | 2008-10-02 | Sharp Corp | 可変抵抗素子及びその製造方法、並びにその駆動方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010135541A (ja) * | 2008-12-04 | 2010-06-17 | Sharp Corp | 可変抵抗素子並びにその製造方法 |
US8325508B2 (en) | 2009-06-08 | 2012-12-04 | Panasonic Corporation | Writing method for variable resistance nonvolatile memory element, and variable resistance nonvolatile memory device |
JP2011165883A (ja) * | 2010-02-09 | 2011-08-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US8916848B2 (en) | 2010-03-26 | 2014-12-23 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
US9219229B2 (en) | 2010-03-26 | 2015-12-22 | Kabushiki Kaisha Toshiba | Resistance change device and memory cell array |
JP2013035725A (ja) * | 2011-08-09 | 2013-02-21 | Tohoku Univ | ニッケル内包フラーレンの製造方法、及び、製造装置 |
WO2013061559A1 (ja) * | 2011-10-24 | 2013-05-02 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
CN103270592A (zh) * | 2011-10-24 | 2013-08-28 | 松下电器产业株式会社 | 非易失性存储元件以及非易失性存储装置 |
US8957399B2 (en) | 2011-10-24 | 2015-02-17 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element and nonvolatile memory device |
WO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 | 国立研究開発法人科学技術振興機構 | 電流センサおよび電力変換回路 |
JPWO2021085475A1 (ja) * | 2019-11-01 | 2021-05-06 | ||
JP7257712B2 (ja) | 2019-11-01 | 2023-04-14 | 国立研究開発法人科学技術振興機構 | 電流センサおよび電力変換回路 |
Also Published As
Publication number | Publication date |
---|---|
US20090152526A1 (en) | 2009-06-18 |
US7960775B2 (en) | 2011-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009164580A (ja) | 抵抗スイッチングNiO層を含むメモリ素子の製造方法、およびそのデバイス | |
US8987699B2 (en) | Conductive bridge resistive memory device and method of manufacturing the same | |
US8310857B2 (en) | Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof | |
US7027322B2 (en) | EPIR device and semiconductor devices utilizing the same | |
Singh et al. | CAFM investigations of filamentary conduction in Cu2O ReRAM devices fabricated using stencil lithography technique | |
US20110140762A1 (en) | Resistive Switching in Nitrogen-doped MgO | |
US8309946B2 (en) | Resistance variable element | |
US20110002155A1 (en) | Current control element, memory element, and fabrication method thereof | |
Yoo et al. | Bipolar resistive switching behavior of an amorphous Ge 2 Sb 2 Te 5 thin films with a Te layer | |
Jousseaume et al. | Comparative study of non-polar switching behaviors of NiO-and HfO 2-based oxide resistive-RAMs | |
US8598560B1 (en) | Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices | |
US20120044749A1 (en) | Variable resistance nonvolatile storage device and method of forming memory cell | |
US10186660B2 (en) | Memristor device | |
JPWO2009154266A1 (ja) | 半導体記憶装置及びその動作方法 | |
US9012879B2 (en) | Morphology control of ultra-thin MeOx layer | |
US20130082230A1 (en) | Method of manufacturing nonvolatile memory element, and nonvolatile memory element | |
TW200952228A (en) | Phase change material with filament electrode | |
Courtade et al. | Oxidation kinetics of Ni metallic films: formation of NiO-based resistive switching structures | |
WO2016018284A1 (en) | Amorphous metal alloy electrodes in non-volatile device applications | |
Sahoo et al. | Titania based nano-ionic memristive crossbar arrays: fabrication and resistive switching characteristics | |
WO2010073897A1 (ja) | 抵抗変化素子 | |
Pi et al. | Investigation of bipolar resistive switching and the time-dependent SET process in silver sulfide/silver thin films and nanowire array structures | |
Li et al. | Unipolar resistive switching in high-resistivity Pr 0.7 Ca 0.3 MnO 3 junctions | |
Courtade et al. | Improvement of resistance switching characteristics in NiO films obtained from controlled Ni oxidation | |
US20200274065A1 (en) | Resistive switching devices containing lithium titanate, and associated systems and methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |