JP4613478B2

JP4613478B2 - 半導体記憶素子及びこれを用いた半導体記憶装置

Info

Publication number: JP4613478B2
Application number: JP2003137651A
Authority: JP
Inventors: 彰河内山; 勝久荒谷; 実石田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-15
Filing date: 2003-05-15
Publication date: 2011-01-19
Anticipated expiration: 2023-05-15
Also published as: JP2004342843A

Description

【０００１】
【発明の属する技術分野】
本発明は、情報を記録することができる半導体記憶素子及びこの半導体記憶素子を用いた半導体記憶装置に係わる。
【０００２】
【従来の技術】
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
【０００３】
しかしながら、ＤＲＡＭは、電子機器に用いられる一般的な論理回路ＬＳＩや信号処理と比較して、製造プロセスが複雑であるため、製造コストが高くなっている。
【０００４】
また、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
そこで、電源を切っても情報が消えない不揮発性のメモリとして、例えばＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
【０００５】
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
【０００６】
しかしながら、上述の不揮発性のメモリは、各メモリセルを構成するメモリ素子の縮小化を図っていくに従い、記憶素子としての特性を確保することが困難になる。
このため、デザインルールの限界や製造プロセス上の限界まで素子を縮小化することは難しい。
【０００７】
そこで、縮小化に適した構成のメモリとして、新しいタイプの記憶素子が提案されている。
この記憶素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。
そして、２つの電極のいずれか一方にイオン導電体中に含まれる金属を含ませることによって、２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散することによって、イオン導電体の抵抗或いはキャパシタンス等の電気特性が変化する。
この特性を利用してメモリデバイスを構成することが可能である（例えば特許文献１、非特許文献１参照。）。
【０００８】
具体的には、イオン導電体はカルコゲナイドと金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＡｇ，Ｃｕ或いはＺｎが固溶された材料からなり、２つの電極のいずれか一方の電極には、Ａｇ，Ｃｕ或いはＺｎを含んでいる（特許文献１参照）。
【０００９】
また、この記憶素子の製造方法として、基板上にカルコゲナイドから成るイオン導電体を堆積させた後に、金属を含む電極をイオン導電体上に堆積させ、イオン導電体の光学ギャップ以上のエネルギーを有する光を照射する、或いは熱を加えることによって、金属をイオン導電体中に拡散させて固溶させる方法により、金属を含有するイオン導電体を形成する方法が提案されている。
【００１０】
さらにまた、結晶酸化物材料を用いた各種不揮発メモリも提案されており、例えば、ＣｒがドープされたＳｒＺｒＯ₃結晶材料を、ＳｒＲｕＯ₃或いはＰｔによる下部電極とＡｕ或いはＰｔによる上部電極とにより挟んだ構造のデバイスにおいて、極性の異なる電圧の印加により可逆的に抵抗が変化することによるメモリを報告している（非特許文献２参照）。
ただし、原理等の詳細は不明である。
【００１１】
【特許文献１】
特表２００２−５３６８４０号公報
【非特許文献１】
日経エレクトロニクス２００３．１．２０号（第１０４頁）
【非特許文献２】
A.Beck et al., Appl. Phys. Lett., 77,(2000),p139
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した、上部電極或いは下部電極のいずれかにＡｇ或いはＣｕを含み、それらの電極にＧｅ−Ｓ、あるいは、Ｇｅ−Ｓｅアモルファスカルコゲナイド材料が挟まれた構造の記憶素子では、温度上昇によりカルコゲナイド薄膜が結晶化を生じ、結晶化に伴って材料の特性が変化し、本来は高い抵抗の状態でデータを保持している部分が、高温環境下或いは長期保存時に、低い抵抗の状態に変化してしまう、等の問題を有する。
【００１３】
上部電極と下部電極との間の記録材料に結晶材料を用いた場合には、アモルファス材料を用いた場合に比べると問題が多く、低価格で量産を行うことは難しい。
まず、結晶成長を行うために、下地材料が限定され、例えば、単結晶材料を用いる必要が生じる。
また、良質な結晶性を得るために、例えば７００℃といった高温処理を行わなければならない。
さらに、結晶の性能を発揮させるためには、例えば５０ｎｍ以上という膜厚が必要であり、微細加工時のアスペクト比の観点から、例えば５０ｎｍ以下のサイズに対する微細加工の際に問題が生じる。
さらにまた、特性改善のための添加材料が、例えば格子定数のミスマッチ等の不具合を生じないことが必要なので、特定の元素群に限られてしまい、所望な特性を得ることが難しい。
【００１４】
上述した問題の解決のために、本発明においては、情報の記録及び読み出しを容易に行うことができ、高温環境下或いは長期保存時に記録された内容を安定して保持することができ、比較的簡単な製造方法で容易に製造することができる半導体記憶素子及びこれを用いた半導体記憶装置を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の半導体記憶素子は、第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、第１の電極及び第２の電極の一方の電極のみがＡｇ又はＣｕを含み、アモルファス薄膜が、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、Ａｇ又はＣｕが含まれた電極側が正になるように正電圧を印加することにより、電極からＡｇ又はＣｕがイオン化して、アモルファス薄膜内を拡散して、アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、情報を記録した状態において、Ａｇ又はＣｕが含まれた電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化してアモルファス薄膜内を移動して電極側に戻り、アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われるものである。
【００１６】
本発明の半導体記憶装置は、第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、第１の電極及び第２の電極の一方の電極のみがＡｇ又はＣｕを含み、アモルファス薄膜が、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、Ａｇ又はＣｕが含まれた電極側が正になるように正電圧を印加することにより、電極からＡｇ又はＣｕがイオン化して、アモルファス薄膜内を拡散して、アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、情報を記録した状態において、Ａｇ又はＣｕが含まれた電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化してアモルファス薄膜内を移動して電極側に戻り、アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われる半導体記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、半導体記憶素子が多数配置されて成るものである。
【００１７】
上述の本発明の半導体記憶素子の構成によれば、第１の電極及び第２の電極の間にアモルファス薄膜が挟まれ、第１の電極及び第２の電極の一方の電極のみがＡｇ又はＣｕを含み、アモルファス薄膜が酸化物により形成されて成ることにより、電極に含まれるＡｇ又はＣｕがイオンとしてアモルファス薄膜中へ拡散することを利用して情報を記憶することが可能になる。
【００１８】
具体的には、Ａｇ又はＣｕを含む一方の電極側に正電位を印加して素子に正電圧をかけると、電極に含まれるＡｇ又はＣｕがイオン化してアモルファス薄膜中に拡散し、アモルファス薄膜内の他方の電極側の部分で電子と結合して析出することにより、アモルファス薄膜の抵抗が低くなり、素子の抵抗も低くなるので、これにより情報の記録を行うことが可能になる。そして、この状態から、Ａｇ又はＣｕを含む一方の電極側に負電位を印加して素子に負電圧をかけると、他方の電極側に析出していたＡｇ又はＣｕが再びイオン化して、一方の電極側に戻ることにより、アモルファス薄膜の抵抗が元の高い状態に戻り、素子の抵抗も高くなるので、これにより記録した情報の消去を行うことが可能になる。
【００１９】
そして、記録する前のアモルファス薄膜に、イオン化するＡｇ又はＣｕを含めないように構成することにより、記録に要する電流を小さくすることができ、抵抗変化を大きくすることができる。また、記録に要する時間も短くすることができる。
【００２０】
上述の本発明の半導体記憶装置の構成によれば、上述の本発明の半導体記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、半導体記憶素子が多数配置されて成ることにより、半導体記憶素子に配線から電流を流して、情報の記録や情報の消去を行うことができる。
【００２１】
【発明の実施の形態】
本発明の半導体記憶素子は、第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、第１の電極及び第２の電極の一方の電極のみがＡｇ又はＣｕを含み、アモルファス薄膜が、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、Ａｇ又はＣｕが含まれた電極側が正になるように正電圧を印加することにより、電極からＡｇ又はＣｕがイオン化して、アモルファス薄膜内を拡散して、アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、情報を記録した状態において、Ａｇ又はＣｕが含まれた電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化してアモルファス薄膜内を移動して電極側に戻り、アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われるものである。
【００２２】
本発明の半導体記憶装置は、第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、第１の電極及び第２の電極の一方の電極のみがＡｇ又はＣｕを含み、アモルファス薄膜が、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、Ａｇ又はＣｕが含まれた電極側が正になるように正電圧を印加することにより、電極からＡｇ又はＣｕがイオン化して、アモルファス薄膜内を拡散して、アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、情報を記録した状態において、Ａｇ又はＣｕが含まれた電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化してアモルファス薄膜内を移動して電極側に戻り、アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われる半導体記憶素子と、第１の電極側に接続された配線と、第２の電極側に接続された配線とを有し、半導体記憶素子が多数配置されて成るものである。
【００２３】
また、上記本発明の半導体記憶素子及び上記本発明の半導体記憶装置において、それぞれ、第１の電極がＴｉＷを用いて形成され、アモルファス薄膜がタングステン酸化物を用いて形成され、第２の電極が銀タングステン酸化物を用いて形成されている、構成を可能とする。
【００２４】
図１は、本発明の一実施の形態として、半導体記憶素子の概略構成図（断面図）を示す。
この半導体記憶素子１０は、高電気伝導度の基板１、例えばＰ型の高濃度の不純物がドープされた（Ｐ⁺⁺の）シリコン基板上に、下部電極２が形成され、この下部電極２上の絶縁膜３に形成された開口を通じて下部電極２に接続するように、アモルファス薄膜４、上部電極５、電極層６、導電層７の積層膜が形成されて構成されている。
【００２５】
下部電極２には、例えばＴｉＷ，Ｔｉ，Ｗを用いることができる。
この下部電極２に、例えばＴｉＷを用いた場合には、膜厚を例えば２０ｎｍ〜１００ｎｍの範囲にすればよい。
【００２６】
絶縁膜３には、例えばハードキュア処理されたフォトレジスト、半導体装置に一般的に用いられるＳｉＯ₂やＳｉ₃Ｎ₄、その他の材料例えばＳｉＯＮ，ＳｉＯＦ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₅，ＨｆＯ₂，ＺｒＯ₂等の無機材料、フッ素系有機材料、芳香族系有機材料等を用いることができる。
【００２７】
アモルファス薄膜４は、遷移金属の酸化物、中でも融点の高いチタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、並びにタングステン、或いは、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物から構成する。
【００２８】
なお、アモルファス薄膜４が、上述の遷移金属、及び、ゲルマニウム、シリコンの中の、複数の元素を含むもの、あるいは、それら以外の元素が含まれていても構わない。
【００２９】
このアモルファス薄膜４に、例えばタングステン酸化膜を用いた場合には、膜厚を例えば５ｎｍ〜５０ｎｍの範囲に、ゲルマニウム酸化膜を用いた場合には３〜４０ｎｍにすればよい。
【００３０】
上部電極５は、Ａｇ又はＣｕを含んで構成する。
例えばアモルファス薄膜４の組成にＡｇ又はＣｕを加えた組成の膜、Ａｇ膜、Ａｇ合金膜、Ｃｕ膜、Ｃｕ合金膜等を用いて上部電極５を構成することができる。
この上部電極５に、例えば、銀タングステン酸化膜を用いた場合には、膜厚を例えば１０ｎｍ〜３０ｎｍにすればよい。また、例えばＡｇを用いた場合には、膜厚を例えば３ｎｍ〜２０ｎｍにすればよい。
【００３１】
上部電極５上に接続された電極層６には、上部電極５に含まれていたＡｇ又はＣｕが含まれていない材料を用いる。
【００３２】
導電層７は、図示しない配線層と電極層６とを良好に低いコンタクト抵抗で接続するものである。
例えば電極層６にＴｉＷを用いたときには、導電層７にＡｌＳｉを用いることが考えられる。
この導電層７にＡｌＳｉを用いた場合には、膜厚を例えば１００ｎｍ〜２００ｎｍにすればよい。
【００３３】
なお、導電層７が半導体記憶素子１０に接続される配線層を兼ねて、配線層が直接電極層６に接続される構成も可能である。
【００３４】
本実施の形態の半導体記憶素子１０は、次のように動作させて、情報の記憶を行うことができる。
【００３５】
まず、Ａｇ又はＣｕが含まれた上部電極５に、例えば正電位（＋電位）を印加して、上部電圧５側が正になるように、半導体記憶素子１０に対して正電圧を印加する。これにより、上部電極５からＡｇ又はＣｕがイオン化して、アモルファス薄膜４内を拡散していき、下部電極２側で電子と結合して析出する。
すると、アモルファス薄膜４内にＡｇ又はＣｕを多量に含む電流パスが形成されて、アモルファス薄膜４の抵抗が低くなる。アモルファス薄膜４以外の各層は元々抵抗が低いので、アモルファス薄膜４の抵抗を低くすることにより、半導体記憶素子１０全体の抵抗も低くすることができる。
【００３６】
その後、正電圧を除去して、半導体記憶素子１０にかかる電圧をなくすと、抵抗が低くなった状態で保持される。これにより、情報を記録することが可能になる。
【００３７】
一方、記録した情報を消去するときには、Ａｇ又はＣｕが含まれた上部電極５に、例えば負電位（−電位）を印加して、上部電極５側が負になるように、半導体記憶素子１０に対して負電圧を印加する。これにより、アモルファス薄膜内に形成されていた電流パスを構成するＡｇ又はＣｕがイオン化してアモルファス薄膜４内を移動して、上部電極５側で元に戻る。
すると、アモルファス薄膜４内からＡｇ又はＣｕによる電流パスが消滅して、アモルファス薄膜４の抵抗が高くなる。アモルファス薄膜４以外の各層は元々抵抗が低いので、アモルファス薄膜４の抵抗を高くすることにより、半導体記憶素子１０全体の抵抗も高くすることができる。
その後、負電圧を除去して、半導体記憶素子１０にかかる電圧をなくすと、抵抗が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
【００３８】
このような過程を繰り返すことにより、半導体記憶素子１０に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。
【００３９】
そして、例えば、抵抗の高い状態を「０」の情報に、抵抗の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
【００４０】
なお、上述の情報の記録過程及び情報の消去過程において、アモルファス薄膜４はアモルファス（非晶質）状態のままであり、相変化して結晶質になることはない。
言い換えれば、アモルファス薄膜４を相変化させないような電圧条件で、情報の記録及び消去を行うようにする。
【００４１】
また、前述した説明にあるように、アモルファス薄膜４は記録前の初期状態及び消去後の状態で高抵抗を示す材料でなければいけない。
記録後の抵抗値は、記録素子のセルサイズ及びアモルファス薄膜４の材料組成よりは、記録パルス幅や、記録時電流等の記録条件に依存し、初期抵抗が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、２倍以上であれば充分であるので、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、アモルファス薄膜４の初期の抵抗値はそのような条件を満たすように設定される。
抵抗値の設定には、例えば、酸素濃度、膜厚、記録素子面積、さらには、不純物材料の添加によって調整することが可能である。
【００４２】
上述の実施の形態の半導体記憶素子１０の構成によれば、アモルファス薄膜４が前述した酸化物（特に望ましくは遷移金属の酸化物、ゲルマニウムの酸化物、シリコンの酸化物を含有する）ことにより、上部電極５からＡｇ又はＣｕをイオンとしてアモルファス薄膜４内に拡散させ移動させることにより、情報の記憶を行うことができる。
そして、半導体記憶素子１０の抵抗の変化、特にアモルファス薄膜４の抵抗の変化を利用して情報の記録を行っているため、半導体記憶素子１０を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる。
【００４３】
また、本実施の形態の半導体記憶素子１０によれば、下部電極２、アモルファス薄膜４、上部電極５、電極層６、導電層７を、いずれもスパッタリングが可能な材料で構成することが可能になる。各層の材料に適応した組成からなるターゲットを用いて、スパッタリングを行えばよい。
また、同一のスパッタリング装置内で、ターゲットを交換することにより、連続して成膜することも可能である。
なお、酸化物のスパッタリング薄膜形成には、酸化物のスパッタリングターゲットを用いる方法や、金属ターゲットを用いて、スパッタリング中に導入ガスとしてアルゴン等の不活性ガスと共に酸素を導入する方法、いわゆる反応性スパッタリング等の方法を用いることが可能である。さらに、スパッタリングの他、ＣＶＤ法、或いは蒸着法等の方法によっても膜形成を行うことが可能である。
【００４４】
図１の半導体記憶素子１０は、例えば次のようにして製造することができる。
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、下部電極２例えばＴｉＷ膜を堆積する。
次に、下部電極２を覆って絶縁膜３を形成し、その後下部電極２上の絶縁膜３に開口を形成する。
【００４５】
次に、必要に応じて、下部電極２の表面の酸化した表面のエッチングを行い、薄い酸化膜皮膜を除去し電気的に良好な表面を得る。
その後に、例えばマグネトロンスパッタリング装置によって、アモルファス薄膜４例えばタングステン酸化膜を成膜する。
次に、例えばマグネトロンスパッタリング装置によって、上部電極５例えば銀を含むタングステン酸化膜又はＡｇ膜を成膜する。
続いて、例えばマグネトロンスパッタリング装置によって、電極層６例えばＴｉＷ膜を成膜し、さらに導電層７例えばＡｌＳｉ膜又はＣｕ膜を成膜する。
【００４６】
その後、これらアモルファス薄膜４、上部電極５、電極層６、導電層７を、例えばプラズマエッチング等により、パターニングする。プラズマエッチングの他には、イオンミリング、ＲＩＥ（反応性イオンエッチング）等のエッチング方法を用いてパターニングを行うことができる。
このようにして、図１に示した半導体記憶素子１０を製造することができる。
【００４７】
なお、上述の実施の形態の半導体記憶素子１０では、上部電極５にＡｇ又はＣｕを含み、下部電極２には含まない構成としたが、下部電極のみにＡｇ又はＣｕを含む構成としてもよい。
【００４８】
上述した実施の形態の半導体記憶素子１０を、多数マトリクス状に配置することにより、半導体記憶装置（半導体メモリ装置）を構成することができる。
各半導体記憶素子１０に対して、その下部電極２側に接続された配線と、その上部電極５側に接続された配線とを設け、例えばこれらの配線の交差点付近に各半導体記憶素子１０が配置されるようにすればよい。
【００４９】
そして、具体的には、例えば下部電極２を行方向のメモリセルに共通して形成し、導電層７に接続された配線を列方向のメモリセルに共通して形成し、電位を印加して電流を流す下部電極２と配線とを選択することにより、記録を行うべきメモリセルを選択して、このメモリセルの半導体記憶素子１０に電流を流して、情報の記録や記録した情報の消去を行うことができる。
【００５０】
上述した実施の形態の半導体記憶素子１０は、容易に情報の記録や情報の読み出しを行うことができ、特に、高温環境下及び長期のデータ保持安定性に優れた特性を有する。
また、上述した実施の形態の半導体記憶素子１０は、微細化していった場合にも、情報の記録や記録した情報の保持が容易になるため、半導体記憶装置の集積化（高密度化）や小型化を図ることができる。
【００５１】
（実施例）
次に、上述した実施の形態の半導体記憶素子１０を実際に作製して、特性を調べた。
【００５２】
＜実験１＞
まず、電気伝導度の高い基板１、例えば高濃度のＰ型の不純物がドープされたシリコン基板上に、スパッタリングにより、下部電極２としてＴｉＷ膜を、１００ｎｍの膜厚で堆積した。
次に、下部電極２を覆ってフォトレジストを形成し、その後フォトリソグラフィにより、露光と現像を行って下部電極２上のフォトレジストに開口（スルーホール）を形成した。開口（スルーホール）の大きさは縦２μｍ、横２μｍとした。
その後、真空中２７０℃においてアニールを行ってフォトレジストを変質させて、温度やエッチング等に対して安定なハードキュアレジストとして、絶縁膜３を形成した。なお、絶縁膜３にハードキュアレジストを用いたのは、実験上簡便に形成できるためであり、製品を製造する場合においては、他の材料（シリコン酸化膜等）を絶縁膜３に用いた方がよいことも考えられる。
続いて、マグネトロンスパッタリング装置を用いて、酸素ガス導入による反応性スパッタリング法により、アモルファス薄膜４としてタングステン酸化膜を２０ｎｍの膜厚で成膜した。このタングステン酸化膜の組成は、Ｗ_xＯ_100-x（添字は原子％）で、およそｘ＝２４であった。
さらに、同一のマグネトロンスパッタリング装置において、同一の真空を保ったまま、上部電極５として銀タングステン酸化膜を２０ｎｍの膜厚で成膜した。
この銀タングステン酸化膜のＡｇの濃度はおよそ５０％であった。
さらに、同一のマグネトロンスパッタリング装置において、同一の真空を保ったまま、電極層６としてＴｉＷ膜を１００ｎｍの膜厚で成膜し、続いて導電層７としてＡｌＳｉ膜を１００ｎｍの膜厚で成膜した。ＴｉＷ膜及びＡｌＳｉ膜の組成は、それぞれＴｉ₅₀Ｗ₅₀及びＡｌ₉₇Ｓｉ₃（添字は原子％）とした。
その後、フォトリソグラフィにより、プラズマエッチング装置を用いて、ハードキュアレジストから成る絶縁膜３上に堆積した、アモルファス薄膜４・上部電極５・電極層６・導電層７の各層を、５０μｍ×５０μｍの大きさにパターニングを行った。
このようにして、図１に示した構造の半導体記憶素子１０を作製して、試料１の半導体記憶素子１０とした。
【００５３】
この試料１の半導体記憶素子１０に対して、上部電極５側の導電層７に正電位（＋電位）を加え、基板１の裏面側を接地電位（グランド電位）に接続した。
そして、導電層７に印加する正電位を０Ｖから増加させて、電流の変化を測定した。ただし、電流が０．５ｍＡに達した所で電流リミッタが動作するように設定しておいて、それ以上は導電層７に印加する正電位即ち素子１０に加わる電圧が増加しないように設定した。
また、電流が０．５ｍＡに達して電流リミッタが動作した状態から、導電層７に印加する正電位を０Ｖまで減少させていき、電流の変化を測定した。
得られたＩ−Ｖ特性のグラフを図２Ａに示す。
【００５４】
図２Ａより、初期は抵抗が高く、半導体記憶素子１０がＯＦＦ状態にあり、電圧が増加することにより、ある閾値電圧Ｖｔｈ以上のところで急激に電流が増加する、即ち抵抗が低くなりＯＮ状態へと遷移することがわかる。これにより、情報が記録されることがわかる。
一方、その後、電圧を減少させることにより、電流も減少するが、電流の減少の方が大きく、少しずつ抵抗が高くなっていくものの、最終的には初期の抵抗値よりも充分低い抵抗値であり、ＯＮ状態が保たれ、記録された情報が保持されることがわかる。
この試料１の場合、電圧Ｖ＝０．１Ｖの所での抵抗値は、ＯＦＦ状態で約５００ｋΩ、ＯＮ状態で約５００Ωであった。
【００５５】
また、同図に示されるように、逆極性の電圧Ｖ、即ち上部電極５側の導電層７に負電位（−電位）を印加し、基板１の裏面側を接地電位（グランド電位）に接続して、導電層７にＶ＝−０．４Ｖ以下の負電位を印加した後に、導電層７の電位を０Ｖにすることにより、抵抗が初期のＯＦＦ状態の高抵抗の状態に戻ることが確認された。即ち半導体記憶素子１０に記録した情報を、負電圧の印加により消去できることがわかる。
【００５６】
＜実験２＞
アモルファス薄膜４がゲルマニウム酸化物により構成される場合の特性を調べた。
まず、アモルファス薄膜４として、タングステン酸化膜の場合と同様に反応性スパッタリング法によりＧｅ_xＯ_100-xを成膜した。ここで、酸化ゲルマニウムの膜厚は約５ｎｍであって、その膜の上にＡｇを６ｎｍ堆積させ、上部電極を形成している。その他は試料１と同様にして半導体記憶素子を作製した。
上記方法により、反応性スパッタリング時の酸素ガスの導入量を変えて、３つの試料、試料２〜試料４を作成した。
得られた各試料のゲルマニウム及び酸素濃度は下記の通りである。

【００５７】
これら試料２〜試料４の各半導体記憶素子のＩ−Ｖ特性を測定した。試料２の測定結果を図３Ａに示し、試料３の測定結果を図３Ｂに示し、試料４の測定結果を図３Ｃに示す。
【００５８】
図３Ａ〜図３Ｃに示すように、初期の抵抗は、試料２が３００ｋΩであり、試料３が５００ｋΩであり、試料４が５００ｋΩであり、いずれも高い抵抗であった。
そして、正方向に電圧を大きくしていくと、ある閾値電圧Ｖｔｈで急激に電流が流れ、速やかに電流のリミッタ設定値０．５ｍＡに達する。
その後、０Ｖ近辺にまで電圧を低下させると、初期の抵抗値に比べて、抵抗が低くなっていることがわかる。
また、いずれの試料も約５００Ω程度であり、記録によって、抵抗値がおよそ３桁低下していることがわかる。
一方、負の方向に電圧を下げていくと、いずれの試料でも、およそ−０．２Ｖ程度で、電流量が減少し、抵抗値が変化する。
さらに電圧を下げていくと、そのまま電流が流れない状態を維持する試料（試料２）と、ある閾値電圧以下で電流量が急激に増加し、−０．５ｍＡのリミッタ限度にまで達する試料（試料３、試料４）とがあるが、これらの状態から、再び電圧を０に戻すと、いずれの試料も高い抵抗状態へと遷移する。
そして、試料２は記録前の初期抵抗値に戻り、試料３及び試料４は、およそ１０ｋΩとなった。
ただし、試料３及び試料４は、負の方向の電圧の最大値を閾値電圧以下に抑制すると、試料２と同様に、記録前の初期抵抗値に戻った。
このように、記録と逆極性の電圧を印加することによって、抵抗値を記録前の状態に戻す、即ち消去動作を行うことができる。
【００５９】
＜実験３＞
アモルファス薄膜４がシリコン酸化物により構成される場合の特性を調べた。
まず、アモルファス薄膜４として、タングステン酸化膜、ゲルマニウム酸化膜の場合と同様に、反応性スパッタリング法によりＳｉ_xＯ_100-xを成膜した。
シリコンの組成ｘは、ほぼＳｉＯ₂の組成と等しく、ｘ＝３３とした。
そして、酸化シリコンの膜厚を３ｎｍとした試料（試料５）と、膜厚を６ｎｍとした試料（試料６）とをそれぞれ作製した。
次に、各試料について、酸化シリコン膜上に、ＳｉＯ２とＡｇの複合物による薄膜を６ｎｍ堆積させ、上部電極を形成した。なお、このＳｉＯ２とＡｇの複合物は、ＳｉＯ２とＡｇがほぼ同じ割合含有されている組成とした。
その他は試料１と同様にして、半導体記憶素子を作製した。
【００６０】
これら酸化シリコン膜の膜厚の異なる２種類の試料（試料５及び試料６）の、各半導体記憶素子のＩ−Ｖ特性を測定した。試料５の測定結果を図４Ａに示し、試料６の測定結果を図４Ｂに示す。
【００６１】
図４Ａ及び図４Ｂより、いずれも初期に抵抗が１ＭΩ以上と高く、負方向に電圧を大きくしていくと、ある閾値電圧Ｖｔｈで急激に電流が流れ、速やかに電流のリミッタ設定値０．５ｍＡに達する。
その後、０Ｖ近辺にまで電圧を低下させると、初期の抵抗値に比べて抵抗が低くなって、１ｋΩ程度になる。
即ち、記録により、抵抗値がおよそ３桁低下していることがわかる。
さらに正の方向に電圧を上げていくと、いずれの試料でも、電流量が減少し、抵抗値が再び高い状態へと変化する。
このように、記録と逆極性の電圧を印加することによって、抵抗値を記録前の状態に戻す、即ち消去動作を行うことができる。
【００６２】
なお、上述の実施の形態の半導体記憶素子１０では、基板１に導電率の高い高不純物濃度のシリコン基板を用いて、基板１の裏面側に接地電位（グランド電位）を印加したが、下部電極側に電圧を印加するための構成は、その他の構成も可能である。
例えば、基板表面に形成され、かつ、シリコン基板とは電気的に絶縁された電極を用いてもよい。
また、基板として、シリコン以外の半導体基板、或いは絶縁基板例えばガラスや樹脂から成る基板を用いてもよい。
【００６３】
また、上述の実験で用いた酸化物であるタングステン酸化膜の融点は１４００℃以上（結晶状態での文献値、以下同様）であり、ゲルマニウム酸化膜の融点は１０００℃以上であり、シリコン酸化膜の融点は１７００℃以上であるため、熱的に充分安定な材料であり、結晶化温度も高い。
【００６４】
さらに、記録のメカニズムがＡｇ又はＣｕの電界印加によるイオン伝導であるため、上述の実験で用いたタングステン以外の遷移金属の酸化物を用いた場合にでも、それらの外殻電子構造がタングステンの電子構造と類似している遷移金属であれば、タングステンと同様にメモリ動作することが可能である。
遷移金属の中でも、酸化物の融点が高いこと、かつ容易に酸化物薄膜を形成できることという観点から、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタルの酸化物が望ましい。
【００６５】
本発明の半導体記憶素子を用いて、半導体記憶素子を多数、例えば列状やマトリクス状に配列することにより、半導体記憶装置（半導体メモリ装置）を構成することができる。
また、各半導体記憶素子に、必要に応じて、素子の選択用のＭＯＳトランジスタ或いはダイオードを接続してメモリセルを構成する。
さらに、配線を介して、センスアンプ、アドレスレコーダー、記録・消去・読み出し回路等に接続する。
【００６６】
本発明の半導体記憶素子は、各種の半導体メモリ装置に適用することができる。例えば、一度だけ書き込みが可能な、いわゆるＰＲＯＭ（プログラマブルＲＯＭ）、電気的に消去が可能なＥＥＰＲＯＭ（Electrically Erasable ＲＯＭ）、或いは、高速に記録・消去・再生が可能な、いわゆるＲＡＭ(ランダムアクセスメモリ)等、いずれのメモリ形態でも適用することが可能である。
【００６７】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００６８】
【発明の効果】
上述の本発明によれば、半導体記憶素子への記録に要する電流を低減すると共に、記録の前後における素子の抵抗変化を充分確保することが可能になる。
これにより、素子に情報を記録する際の消費電力を低減することができると共に、情報の読み出しを容易に行うことができる。
また、記録に要する時間も短くすることができる。
【００６９】
さらに、素子の抵抗の変化、特にアモルファス薄膜の抵抗の変化を利用して情報の記録を行っているため、素子を微細化していった場合にも、情報の記録や記録した情報の保持が容易になる利点を有している。
【００７０】
また、上述の本発明によれば、高温環境下での使用、或いは長期データ保存時においても、安定して高抵抗状態、即ち記録された内容を維持することができるため、信頼性を高めることが可能となる。
【００７１】
従って、本発明により、情報の記録及び情報の読み出しを容易に行うことができ、消費電力が低減され、高速に動作すると共に、熱的に安定して高い信頼性を有する半導体記憶装置を構成することができる。また、半導体記憶装置の集積化（高密度化）や小型化を図ることができる。
【００７２】
さらに、本発明の半導体記憶素子は、通常のＭＯＳ論理回路の製造プロセスに用いられる材料や製造方法により、製造することが可能である。
従って、本発明により、熱的に安定な半導体記憶素子及び半導体記憶装置を安いコストで製造することができ、安価な半導体記憶装置を提供することが可能になる。また、半導体記憶装置の製造歩留まりの向上を図ることも可能になる。
【図面の簡単な説明】
【図１】本発明の半導体記憶素子の一実施の形態の概略構成図（断面図）である。
【図２】図１の半導体記憶素子の試料のＩ−Ｖ特性の測定結果を示す図である。
【図３】Ａ〜Ｃアモルファス薄膜にゲルマニウム酸化物を用いた試料のＩ−Ｖ特性の測定結果を示す図である。
【図４】Ａ、Ｂアモルファス薄膜にシリコン酸化物を用いた試料のＩ−Ｖ特性の測定結果を示す図である。
【符号の説明】
１基板、２下部電極、４アモルファス薄膜、５上部電極、６電極層、７導電層、１０半導体記憶素子

Claims

第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、
前記第１の電極及び前記第２の電極の一方の電極のみがＡｇ又はＣｕを含み、
前記アモルファス薄膜が、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、
Ａｇ又はＣｕが含まれた前記電極側が正になるように正電圧を印加することにより、前記電極からＡｇ又はＣｕがイオン化して、前記アモルファス薄膜内を拡散して、前記アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、
情報を記録した状態において、Ａｇ又はＣｕが含まれた前記電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化して前記アモルファス薄膜内を移動して前記電極側に戻り、前記アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、
前記アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われる
半導体記憶素子。
前記第１の電極がＴｉＷを用いて形成され、前記アモルファス薄膜がタングステン酸化物を用いて形成され、前記第２の電極が銀タングステン酸化物を用いて形成されている、請求項１に記載の半導体記憶素子。
第１の電極及び第２の電極の間に、アモルファス薄膜が挟まれて構成され、前記第１の電極及び前記第２の電極の一方の電極のみがＡｇ又はＣｕを含み、前記アモルファス薄膜は、チタン、バナジウム、鉄、コバルト、イットリウム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル、タングステン、ゲルマニウム、シリコンから選ばれる１つ以上の元素の酸化物により形成されて成り、Ａｇ又はＣｕが含まれた前記電極側が正になるように正電圧を印加することにより、前記電極からＡｇ又はＣｕがイオン化して、前記アモルファス薄膜内を拡散して、前記アモルファス薄膜の抵抗が低くなるので、情報を記録することができ、情報を記録した状態において、Ａｇ又はＣｕが含まれた前記電極側が負になるように負電圧を印加することにより、Ａｇ又はＣｕがイオン化して前記アモルファス薄膜内を移動して前記電極側に戻り、前記アモルファス薄膜の抵抗が高くなり、記録した情報を消去することができ、前記アモルファス薄膜が相変化しないような条件で、情報の記録及び消去が行われる半導体記憶素子と、
前記第１の電極側に接続された配線と、
前記第２の電極側に接続された配線とを有し、
前記半導体記憶素子が多数配置されて成る
半導体記憶装置。
前記第１の電極がＴｉＷを用いて形成され、前記アモルファス薄膜がタングステン酸化物を用いて形成され、前記第２の電極が銀タングステン酸化物を用いて形成されている、請求項３に記載の半導体記憶装置。