JP4791454B2 - 電気素子およびメモリ装置 - Google Patents
電気素子およびメモリ装置 Download PDFInfo
- Publication number
- JP4791454B2 JP4791454B2 JP2007512919A JP2007512919A JP4791454B2 JP 4791454 B2 JP4791454 B2 JP 4791454B2 JP 2007512919 A JP2007512919 A JP 2007512919A JP 2007512919 A JP2007512919 A JP 2007512919A JP 4791454 B2 JP4791454 B2 JP 4791454B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- variable resistance
- pulse
- resistance
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013078 crystal Substances 0.000 claims abstract description 44
- 239000010409 thin film Substances 0.000 claims description 111
- 239000010408 film Substances 0.000 claims description 23
- 230000007423 decrease Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 claims description 9
- SZVJSHCCFOBDDC-UHFFFAOYSA-N ferrosoferric oxide Chemical compound O=[Fe]O[Fe]O[Fe]=O SZVJSHCCFOBDDC-UHFFFAOYSA-N 0.000 abstract 2
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 abstract 1
- 230000008859 change Effects 0.000 description 53
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 33
- 238000003860 storage Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 20
- 238000002441 X-ray diffraction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 229910052783 alkali metal Inorganic materials 0.000 description 4
- 150000001340 alkali metals Chemical class 0.000 description 4
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 4
- 150000001342 alkaline earth metals Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910052774 Proactinium Inorganic materials 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008929 regeneration Effects 0.000 description 3
- 238000011069 regeneration method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910019899 RuO Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910018279 LaSrMnO Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
まず、この発明の実施形態に用いられる電気素子の基本構成および基本特性について説明する。
ここで、Fe3O4結晶相とFe2O3結晶相とを含む薄膜が示す特性についてFe3O4(単相)の薄膜,およびFe2O3(単相)の薄膜と比較して説明する。なお、ここでは、Fe3O4結晶の単相からなる薄膜を「Fe3O4(単相)の薄膜」と記載し、Fe2O3結晶の単相からなる薄膜を「Fe2O3(単相)の薄膜」と記載し、Fe3O4結晶相とFe2O3結晶相とを含む薄膜を「Fe3O4+Fe2O3(2相)の薄膜」と記載する。
まず、Fe3O4(単相)の薄膜の特性について説明する。
上部電極1:Pt(膜厚0.4μm)
可変抵抗薄膜2:Fe3O4(膜厚0.1μm)
下部電極3:Pt(膜厚0.4μm)
このように試料(A)を形成した後、電源5によって、上部電極1が下部電極3に対して「+」になる電気的パルス(正極性パルス)と上部電極1が下部電極3に対して「−」になる電気的パルス(負極性パルス)とを交互に印加した。印加した電気的パルスは次の通りである。
印加した電気的パルス(1回目〜64回目)
正極性パルス:電圧値「+1.6V」,パルス幅「100nsec」
負極性パルス:電圧値「−1.1V」,パルス幅「100nsec」
印加した電気的パルス(65回目以降)
正極性パルス:電圧値「+2V」,パルス幅「100nsec」
負極性パルス:電圧値「−1.1V」,パルス幅「100nsec」
また、電気的パルスの印加が1回終了する毎に、可変抵抗薄膜2の抵抗値を測定した。その結果を図2に示す。図2のように、Fe3O4(単相)の薄膜の抵抗値は、初め、負極性パルスを印加すると約0.7kΩから約0.25kΩへ減少し(0.45kΩ程度減少し)、正極性パルスを印加すると約0.25kΩから約0.6kΩへ増加した(0.35kΩ程度増加した)。しかし、電気的パルスの印加回数の増加にともない、Fe3O4(単相)の薄膜の抵抗値は、印加された電気的パルスに応じて変化する量が減少していった。40回目以降は、Fe3O4(単相)の薄膜の抵抗値は、電気的パルスを印加しても、ほとんど変化しなかった。
次に、Fe2O3(単相)の薄膜の特性について説明する。
上部電極1:Pt(膜厚0.4μm)
可変抵抗薄膜2:Fe2O3(膜厚0.1μm)
下部電極3:Pt(膜厚0.4μm)
このように試料(B)を形成した後、電源5によって、正極性パルスと負極性パルスとを交互に印加した。印加した電気的パルスは次の通りである。
正極性パルス:電圧値「+4V」,パルス幅「100nsec」
負極性パルス:電圧値「−4V」,パルス幅「100nsec」
また、電気的パルスの印加が1回終了する毎に、可変抵抗薄膜2の抵抗値を測定した。その結果を図3に示す。図3のように、Fe2O3(単相)の薄膜の抵抗値は、電気的パルスを印加しても、ほとんど変化しなかった。
次に、Fe3O4+Fe2O3(2相)の薄膜の特性について説明する。図1のように、基板4上に下部電極3を形成し、スパッタ法などによって下部電極3上に薄膜を形成し、その薄膜上に上部電極1を形成して、試料(C)を作成した。ここでは、圧力が1.2Paの Arガス雰囲気中においてスパッタ法による成膜を行い、ターゲットとしてFe3O4を用いた。
上部電極1:Pt(膜厚0.4μm)
可変抵抗薄膜2:Fe3O4+Fe2O3(膜厚0.1μm)
下部電極3:Pt(膜厚0.4μm)
なお、試料(C)において、可変抵抗薄膜中におけるFe2O3結晶相の相対比率は、「25%」であった。相対比率については後述する。
正極性パルス:電圧値「+2.2V」,パルス幅「100nsec」
負極性パルス:電圧値「−2.2V」,パルス幅「100nsec」
また、電気的パルスの印加が1回終了する毎に、可変抵抗薄膜2の抵抗値を測定した。その結果を図7に示す。図7のように、Fe3O4+Fe2O3(2相)の薄膜の抵抗値は、正極性パルスを印加すると約5kΩから約0.6kΩへ減少し(4.4kΩ程度減少し)、負極性パルスを印加すると約0.6kΩから約5kΩへ増加した(4.4kΩ程度増加した)。また、Fe3O4+Fe2O3(2相)の薄膜では、電気的パルスの印加回数が増加しても、4.4kΩ程度の抵抗変化が継続して生じた(抵抗変化の大きさがほぼ同一である回数が多かった)。
次に、電気素子の可変抵抗薄膜中におけるFe2O3結晶相の相対比率と電気素子の抵抗変化率との関係を調べるために、Fe2O3結晶相の相対比率が互いに異なる複数の電気素子を作製した。ここでは、8種類の電気素子を作製した。Fe2O3結晶相の相対比率は、それぞれ、「0%」,「3%」,「10%」,「25%」,「50%」,「90%」,「95%」,「100%」であった。なお、電気素子の可変抵抗薄膜中におけるFe2O3結晶相の相対比率は、以下の(式1)を用いて求めた。
R:可変抵抗薄膜中のFe2O3結晶相の相対比率[%]
I〔Fe2O3(110)〕:2θ=18rad近傍のFe2O3(110)に相当するX線回折ピーク強度
I〔Fe3O4(111)〕:2θ=35rad近傍のFe3O4(111)に相当するX線回折ピーク強度
なお、X線回折ピーク強度I〔Fe2O3(110)〕およびX線回折ピーク強度I〔Fe3O4(111)〕の両者は、同一条件の下で計測されている。
パルス幅が「100nsec」である電気的パルスを印加した場合の抵抗変化率
パルス幅が「10μsec」である電気パルスを印加した場合の抵抗変化率
パルス幅が「1msec」である電気的パルスを印加した場合の抵抗変化率
なお、いずれの場合も、電気的パルスの電圧値の絶対値は「4V」以下であった。
また、Fe3O4+Fe2O3(2相)の薄膜は、薄膜形成時の基板温度が400℃であるので、ペロブスカイト構造を有する材料に比べて、半導体プロセスとの整合性が良好である。
<回路記号の定義>
この発明の第1の実施形態による電気素子について説明する。なお、本実施形態で用いる電気素子の回路記号を図9のように定義する。図9において、図1の上部電極1は端子101−1に接続される。一方、図1の下部電極3は、端子101−2に接続される。
次に、図9に示した電気素子102による動作について説明する。ここでは、電気素子102は、メモリとして使用され、1ビットデータの処理を行う。なお、電気素子102の抵抗値は、高抵抗状態に初期化されているものとする。また、電気素子102の抵抗値が「高抵抗状態」であるときを「0」とし、電気素子102の抵抗値が「低抵抗状態」であるときを「1」とする。
電気素子102に「1」を示す1ビットデータを書き込む場合、図10に示すように、端子101−2をグランドに落とし、端子101−1に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「+2.2V」でありパルス幅が「100nsec」である電気的パルスである。電気素子102には正極性パルスが印加されるので、電気素子102の抵抗値は、低抵抗状態になる。このように、電気素子102は「1」を示す1ビットデータを記憶したことになる。
電気素子102の記憶状態を初期の状態に戻す場合、端子101−2をグランドに落とし、端子101−1にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−2.2V」でありパルス幅が「100nsec」である電気的パルスである。電気素子102には負極性パルスが印加されるので、電気素子102の抵抗値は、高抵抗状態に戻る。このように、電気素子102の記憶状態は初期状態「0」に戻ったことになる。
次に、図11に示すように、端子101−2をグランドに落とし、端子101−1に再生電圧を印加する。再生電圧は、例えば、電圧値が「+0.5V」を示す電圧である。電気素子102には再生電圧が印加されるので、電気素子102の抵抗値に応じた電流値を有する電流が端子101−1と端子101−2との間に流れる。次に、端子101−1と端子101−2との間を流れる電流の電流値と再生電圧の電圧値とに基づいて、電気素子102の抵抗値を求める。ここで、電気素子102の抵抗値が「高抵抗状態」であるときを「0」とし、電気素子102の抵抗値が「低抵抗状態」であるときを「1」とすれば、電気素子102から1ビットデータを再生したことになる。
以上のように、電気素子をメモリとして利用することができる。また、電気素子は電気的パルスの印加を繰り返し実行しても抵抗変化が安定しているので、従来よりも、安定した記憶・再生を実現することができる。また、メモリを構成する可変抵抗薄膜の材料は、アモルファスではなく微結晶構造を有する。したがって、従来よりも、長時間使用してもメモリとしての信頼性を維持することができる。
<全体構成>
図12は、この発明の第2の実施形態によるメモリ装置200の全体構成を示す。この装置200は、メモリアレイ201と、アドレスバッファ202と、制御部203と、行デコーダ204と、ワード線ドライバ205と、列デコーダ206と、ビット線/プレート線ドライバ207とを備える。
次に、図12に示したメモリ装置200による動作について説明する。この装置200による動作には、メモリセルに入力データDinを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データDoutとして出力(再生)する再生モードとが存在する。なお、メモリセルMC211〜MC222は、高抵抗状態に初期化されているものとする。また、アドレス信号ADDRESSは、メモリセルMC211のアドレスを示すものとする。
まず、記憶モードにおける動作について説明する。
次に、再生モードにおける動作について説明する。
次に、リセットモードにおける動作について説明する。
以上のように、電気素子をメモリアレイとして利用することができる。また、メモリを構成する可変抵抗薄膜の材料は、アモルファスではなく微結晶構造を有する。したがって、従来よりも長時間使用してもメモリアレイとしての信頼性を維持することができる。
<構成>
図13は、この発明の第3の実施形態による半導体集積回路(Embedded-RAM)300の構成を示す。この回路300は、図12に示したメモリ装置200と、論理回路301とを備え、1つの半導体チップ上に形成される。メモリ装置200は、データRAMとして使用される。論理回路301は、所定の演算(例えば、音声データ・画像データの符号化/復号化)を行う回路であり、その演算の際に、メモリ装置200を利用する。論理回路301は、メモリ装置200にアドレス信号ADDRESSおよびモード選択信号MODEを制御して、メモリ装置200へのデータの書き込み/読み出しを行う。
次に、図13に示した半導体集積回路(Embedded-RAM)300による動作について説明する。この回路300による動作には、メモリ装置200に所定のデータ(ビットデータ)を書き込む書込処理と、メモリ装置200に書き込んだデータを読み出す読出処理と、メモリ装置200に書き込んだデータをリセットするリセット処理とが存在する。
まず、書込処理について説明する。
次に、読出処理について説明する。
次に、リセット処理について説明する。
以上のように、メモリ装置に大量の情報を高速に記憶することが可能となる。
<構成>
図14は、この発明の第4の実施形態による半導体集積回路(reconfigurable LSI)400の構成を示す。この回路400は、図12に示したメモリ装置200と、プロセッサ401と、インターフェイス402を備え、1つの半導体チップ上に形成される。メモリ装置200は、プログラムROMとして使用され、プロセッサ401の動作に必要なプログラムを記憶する。プロセッサ401は、メモリ装置200に記憶されたプログラムに従って動作し、メモリ装置200およびインターフェイス402を制御する。インターフェイス402は、外部から入力されたプログラムをメモリ装置200に順次出力する。
次に、図14に示した半導体集積回路(reconfigurable LSI)400による動作について説明する。この回路400による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置200に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
まず、プログラム実行処理について説明する。
次に、プログラム書換処理について説明する。
以上のように、1つのLSIで異なる機能を実現することが可能(いわゆるre-configurable)となる。
2 可変抵抗薄膜
3 下部電極
4 基板
101−1,101−2 端子
102 電気素子
200 メモリ装置
201 メモリアレイ
202 アドレスバッファ
203 制御部
204 行デコーダ
205 ワード線ドライバ
206 列デコーダ
207 ビット線/プレート線ドライバ
MC211,MC212,MC221,MC222 メモリセル
W1,W2 ワード線
B1,B2 ビット線
P1,P2 プレート線
300 半導体集積回路
301 論理回路
400 半導体集積回路
401 プロセッサ
402 インターフェイス
Claims (4)
- 基板上に形成された下部電極と、
前記下部電極上に形成された可変抵抗薄膜と、
前記可変抵抗薄膜上に形成された上部電極とを備えた電気素子であって、
前記可変抵抗薄膜は、Fe3O4結晶相とFe2O3結晶相とを含む薄膜により構成され、かつ、前記下部電極と前記上部電極との間に電気的パルスを印加することにより抵抗値が増加または減少するものであり、
前記下部電極と前記上部電極との間に電気的パルスを印加して前記可変抵抗薄膜の抵抗値を増加または減少させることにより情報を記録し、前記抵抗値の大きさの違いに基づいて記憶情報を読み出す
ことを特徴とする電気素子。 - 前記Fe2O3結晶相の体積比率と前記Fe3O4結晶相の体積比率との合計は、100体積%以下であり、
前記Fe3O4結晶相に対する前記Fe2O3結晶相の相対比率は、95%以下である
ことを特徴とする請求項1に記載の電気素子。 - 前記可変抵抗薄膜の膜厚は、200nm以下である
ことを特徴とする請求項1に記載の電気素子。 - 複数のワード線と、
複数のビット線と、
前記複数のビット線に一対一で対応する複数のプレート線と、
複数のトランジスタと、
前記複数のトランジスタに一対一で対応する複数の電気素子と、
前記複数のワード線を駆動するワード線駆動部と、
前記複数のビット線と前記複数のプレート線とを駆動するビット線/プレート線駆動部とを備え、
前記複数のトランジスタの各々と当該トランジスタに対応する電気素子とは、前記複数のビット線のうちいずれか1本と当該ビット線に対応するプレート線との間に直列に接続され、
前記複数のトランジスタの各々は、当該トランジスタに対応するビット線と当該トランジスタに対応する電気素子との間に接続され、ゲートが前記複数のワード線のうちいずれか1本に接続され、
前記複数の電気素子の各々は、
基板上に形成され、かつ、当該電気素子に対応するトランジスタに接続される下部電極と、
前記下部電極上に形成された可変抵抗薄膜と、
前記可変抵抗薄膜上に形成され、かつ、当該電気素子に対応するプレート線に接続される上部電極とを含み、
前記可変抵抗薄膜は、Fe 3 O 4 結晶相とFe 2 O 3 結晶相とを含む薄膜により構成され、かつ、前記下部電極と前記上部電極との間に電気的パルスを印加することにより抵抗値が増加または減少するものであり、
前記下部電極と前記上部電極との間に電気的パルスを印加して前記可変抵抗薄膜の抵抗値を増加または減少させることにより情報を記録し、前記抵抗値の大きさの違いに基づいて記憶情報を読み出す
ことを特徴とするメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007512919A JP4791454B2 (ja) | 2005-04-12 | 2006-04-04 | 電気素子およびメモリ装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005114093 | 2005-04-12 | ||
JP2005114093 | 2005-04-12 | ||
PCT/JP2006/307114 WO2006109622A1 (ja) | 2005-04-12 | 2006-04-04 | 電気素子,メモリ装置,および半導体集積回路 |
JP2007512919A JP4791454B2 (ja) | 2005-04-12 | 2006-04-04 | 電気素子およびメモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006109622A1 JPWO2006109622A1 (ja) | 2008-11-06 |
JP4791454B2 true JP4791454B2 (ja) | 2011-10-12 |
Family
ID=37086901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007512919A Expired - Fee Related JP4791454B2 (ja) | 2005-04-12 | 2006-04-04 | 電気素子およびメモリ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7787280B2 (ja) |
JP (1) | JP4791454B2 (ja) |
CN (1) | CN100505266C (ja) |
TW (1) | TWI402969B (ja) |
WO (1) | WO2006109622A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子,メモリ装置,および半導体集積回路 |
WO2007145295A1 (ja) * | 2006-06-16 | 2007-12-21 | Panasonic Corporation | 不揮発性メモリ装置 |
CN101501849B (zh) * | 2006-08-25 | 2011-01-12 | 松下电器产业株式会社 | 存储元件、存储器装置和半导体集成电路 |
US7915656B2 (en) | 2006-10-24 | 2011-03-29 | Panasonic Corporation | Nonvolatile semiconductor memory apparatus and manufacturing method thereof |
US8058636B2 (en) * | 2007-03-29 | 2011-11-15 | Panasonic Corporation | Variable resistance nonvolatile memory apparatus |
US8189372B2 (en) * | 2008-02-05 | 2012-05-29 | International Business Machines Corporation | Integrated circuit including electrode having recessed portion |
KR20090095313A (ko) * | 2008-03-05 | 2009-09-09 | 삼성전자주식회사 | 저항성 메모리 소자의 프로그래밍 방법 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629590A (ja) * | 1992-07-07 | 1994-02-04 | Rohm Co Ltd | スイッチング素子 |
JP2002223015A (ja) * | 2000-09-26 | 2002-08-09 | Commiss Energ Atom | スピン依存性の鏡面電子反射を有したスピンバルブデバイス |
JP2003248909A (ja) * | 2002-02-27 | 2003-09-05 | Hitachi Ltd | 磁気ヘッド及びそれを備える磁気記録再生装置、並びに磁気メモリ |
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2005064502A (ja) * | 2003-08-13 | 2005-03-10 | Sharp Corp | RRAM用途のスピンコーティングされたPr1−xCaxMnO3薄膜の高温アニーリング |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6204139B1 (en) | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
JP4613478B2 (ja) | 2003-05-15 | 2011-01-19 | ソニー株式会社 | 半導体記憶素子及びこれを用いた半導体記憶装置 |
KR100576369B1 (ko) * | 2004-11-23 | 2006-05-03 | 삼성전자주식회사 | 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법 |
WO2006114904A1 (en) * | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | Non volatile memory cell and semiconductor memory device |
US20070267621A1 (en) * | 2006-05-19 | 2007-11-22 | Infineon Technologies Ag | Resistive memory device |
-
2006
- 2006-04-04 WO PCT/JP2006/307114 patent/WO2006109622A1/ja active Application Filing
- 2006-04-04 CN CNB2006800120064A patent/CN100505266C/zh not_active Expired - Fee Related
- 2006-04-04 US US11/918,361 patent/US7787280B2/en active Active
- 2006-04-04 JP JP2007512919A patent/JP4791454B2/ja not_active Expired - Fee Related
- 2006-04-12 TW TW095113023A patent/TWI402969B/zh not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0629590A (ja) * | 1992-07-07 | 1994-02-04 | Rohm Co Ltd | スイッチング素子 |
JP2002223015A (ja) * | 2000-09-26 | 2002-08-09 | Commiss Energ Atom | スピン依存性の鏡面電子反射を有したスピンバルブデバイス |
JP2003248909A (ja) * | 2002-02-27 | 2003-09-05 | Hitachi Ltd | 磁気ヘッド及びそれを備える磁気記録再生装置、並びに磁気メモリ |
WO2003094227A1 (en) * | 2002-04-30 | 2003-11-13 | Japan Science And Technology Agency | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
JP2005064502A (ja) * | 2003-08-13 | 2005-03-10 | Sharp Corp | RRAM用途のスピンコーティングされたPr1−xCaxMnO3薄膜の高温アニーリング |
Also Published As
Publication number | Publication date |
---|---|
CN101160660A (zh) | 2008-04-09 |
JPWO2006109622A1 (ja) | 2008-11-06 |
TWI402969B (zh) | 2013-07-21 |
CN100505266C (zh) | 2009-06-24 |
US7787280B2 (en) | 2010-08-31 |
US20090067214A1 (en) | 2009-03-12 |
WO2006109622A1 (ja) | 2006-10-19 |
TW200731508A (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5049491B2 (ja) | 電気素子,メモリ装置,および半導体集積回路 | |
JP4623670B2 (ja) | メモリデバイス | |
JP4499740B2 (ja) | 記憶素子、メモリ回路、半導体集積回路 | |
US7577022B2 (en) | Electric element, memory device, and semiconductor integrated circuit formed using a state-variable material whose resistance value varies according to an applied pulse voltage | |
US7525832B2 (en) | Memory device and semiconductor integrated circuit | |
JP3889023B2 (ja) | 可変抵抗素子とその製造方法並びにそれを備えた記憶装置 | |
CN101952893B (zh) | 电阻变化元件的驱动方法及使用它的电阻变化型存储装置 | |
JP4791454B2 (ja) | 電気素子およびメモリ装置 | |
JPWO2008081742A1 (ja) | 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置 | |
JP4832442B2 (ja) | 電気素子およびメモリ装置 | |
JP2007109875A (ja) | 記憶素子,メモリ装置,半導体集積回路 | |
JP2007193878A (ja) | メモリ装置,および電気素子の再生電圧極性決定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |