JPH0629590A - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JPH0629590A JPH0629590A JP4179722A JP17972292A JPH0629590A JP H0629590 A JPH0629590 A JP H0629590A JP 4179722 A JP4179722 A JP 4179722A JP 17972292 A JP17972292 A JP 17972292A JP H0629590 A JPH0629590 A JP H0629590A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- state
- amorphous
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 高信頼性で応用電圧（電流）の範囲が広いス
イッチング素子を提供する。 【構成】 アモルファス状態において高抵抗を有し、結
晶状態において低抵抗を有し、かつ電気信号により、ア
モルファス状態および結晶状態の２状態間の転移を可逆
的に切り換え可能なカルゴゲン化合物を用いたアモルフ
ァス半導体素子４０を、ＦＥＴ５０のゲートに接続し
た。 【効果】 アモルファス半導体素子をアモルファス状態
にするか、結晶状態にするかにより、ＦＥＴのゲート電
圧を印加したときのソース−ドレイン間の電流の導通、
非導通をスイッチングできる。
イッチング素子を提供する。 【構成】 アモルファス状態において高抵抗を有し、結
晶状態において低抵抗を有し、かつ電気信号により、ア
モルファス状態および結晶状態の２状態間の転移を可逆
的に切り換え可能なカルゴゲン化合物を用いたアモルフ
ァス半導体素子４０を、ＦＥＴ５０のゲートに接続し
た。 【効果】 アモルファス半導体素子をアモルファス状態
にするか、結晶状態にするかにより、ＦＥＴのゲート電
圧を印加したときのソース−ドレイン間の電流の導通、
非導通をスイッチングできる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチ、メモリ素子
等に利用されるスイッチング素子に関する。
等に利用されるスイッチング素子に関する。
【０００２】
【従来の技術】従来より、スイッチング素子として、ア
モルファス状態において高抵抗を有し、結晶状態におい
て低抵抗を有し、かつ電気信号により、アモルファス状
態および結晶状態の２状態間の転移を可逆的に切り換え
可能なカルゴゲン化合物を用いたスイッチング素子が知
られている。
モルファス状態において高抵抗を有し、結晶状態におい
て低抵抗を有し、かつ電気信号により、アモルファス状
態および結晶状態の２状態間の転移を可逆的に切り換え
可能なカルゴゲン化合物を用いたスイッチング素子が知
られている。
【０００３】上記カルゴゲン化合物を用いたスイッチン
グ素子は、図７の如く、カルゴゲン化合物３０を一対の
電極１０，２０で挟んだキャパシタ構造を有しており、
カルゴゲン化合物３０の結晶化およびアモルファス化を
いずれもＡ−Ｂ間の電圧で行い、Ａ−Ｂ間に流れる電流
や電圧をスイッチングするものである。
グ素子は、図７の如く、カルゴゲン化合物３０を一対の
電極１０，２０で挟んだキャパシタ構造を有しており、
カルゴゲン化合物３０の結晶化およびアモルファス化を
いずれもＡ−Ｂ間の電圧で行い、Ａ−Ｂ間に流れる電流
や電圧をスイッチングするものである。
【０００４】
【発明が解決しようとする課題】図７に示したカルゴゲ
ン化合物を用いたスイッチング素子にあっては、Ａ−Ｂ
間の電圧、電流で読み出しを行うため、読み出しの際
に、Ａ−Ｂ間に大きな電圧、電流をかけると、カルゴゲ
ン化合物の書き込み状態が変化してしまい、Ａ−Ｂ間に
大きな電圧、電流がかけられない。
ン化合物を用いたスイッチング素子にあっては、Ａ−Ｂ
間の電圧、電流で読み出しを行うため、読み出しの際
に、Ａ−Ｂ間に大きな電圧、電流をかけると、カルゴゲ
ン化合物の書き込み状態が変化してしまい、Ａ−Ｂ間に
大きな電圧、電流がかけられない。
【０００５】すなわち、アモルファス状態にある書き込
まれていない箇所に、相転移のしきい値電圧より大きな
電圧をかけると、当該箇所が、アモルファス状態から結
晶状態に転移し、書き込み状態となってしまう。一方、
結晶状態にある書き込まれている箇所に、大電流を流す
と、それが短時間（数ｎｓ〜数μｓ）であると、リセッ
ト、すなわちアモルファス状態になってしまう。また、
その電流が長時間にわたり流れると、カルゴゲン化合物
が変質し、結晶状態となったまま、アモルファス状態お
よび結晶状態の２状態間の転移を起こさないようになっ
てしまう。そのため、応用電圧（電流）の範囲が狭くな
っていた。
まれていない箇所に、相転移のしきい値電圧より大きな
電圧をかけると、当該箇所が、アモルファス状態から結
晶状態に転移し、書き込み状態となってしまう。一方、
結晶状態にある書き込まれている箇所に、大電流を流す
と、それが短時間（数ｎｓ〜数μｓ）であると、リセッ
ト、すなわちアモルファス状態になってしまう。また、
その電流が長時間にわたり流れると、カルゴゲン化合物
が変質し、結晶状態となったまま、アモルファス状態お
よび結晶状態の２状態間の転移を起こさないようになっ
てしまう。そのため、応用電圧（電流）の範囲が狭くな
っていた。
【０００６】また、上記したように、読み出し時にＡ−
Ｂ間に電流が流れるため、カルゴゲン化合物の書き込み
状態が除々にリセットされてしまい、高い信頼性を得る
ことができなかった。さらに、カルゴゲン化合物は、低
抵抗を有するアモルファス状態であっても、１０2 〜１
０3 Ωとある程度高い抵抗値を有するので、スイッチン
グ素子をシリーズ接続するのに限界があった。
Ｂ間に電流が流れるため、カルゴゲン化合物の書き込み
状態が除々にリセットされてしまい、高い信頼性を得る
ことができなかった。さらに、カルゴゲン化合物は、低
抵抗を有するアモルファス状態であっても、１０2 〜１
０3 Ωとある程度高い抵抗値を有するので、スイッチン
グ素子をシリーズ接続するのに限界があった。
【０００７】すなわち、スイッチング素子をシリーズ接
続した場合、各素子の抵抗値が大きければ、センシング
に十分な電位差が得られず、センシングが不可能とな
る。また、センシングに十分な電位差を発生させるため
には、より大きな電圧をかける必要があり、上記した読
み出し時のような問題が発生し、消費電力も大きくなっ
てしまう。
続した場合、各素子の抵抗値が大きければ、センシング
に十分な電位差が得られず、センシングが不可能とな
る。また、センシングに十分な電位差を発生させるため
には、より大きな電圧をかける必要があり、上記した読
み出し時のような問題が発生し、消費電力も大きくなっ
てしまう。
【０００８】本発明は、上記に鑑み、高信頼性で応用電
圧（電流）の範囲が広く、かつ多数の素子をシリーズ接
続可能なスイッチング素子の提供を目的とする。
圧（電流）の範囲が広く、かつ多数の素子をシリーズ接
続可能なスイッチング素子の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明請求項１による課
題解決手段は、チャネル領域ならびに、そのチャネル領
域を挟んでソース領域およびドレイン領域が形成された
半導体基板と、半導体基板上の、ソース領域およびドレ
イン領域を橋渡すかたちでチャネル領域上に形成された
ゲート絶縁膜と、チャネル領域上に、ゲート絶縁膜を介
して設けられたゲート電極とを備え、ソース領域および
ドレイン領域間の導通または非導通によりスイッチング
を行う電界効果トランジスタと、第１電極と、第１電極
に対して所定間隔をあけて対向して配置された第２電極
と、両電極の間に充たされ、アモルファス状態において
高抵抗を有し、結晶状態において低抵抗を有し、かつ電
気信号により、アモルファス状態および結晶状態の２状
態間の転移を可逆的に切り換え可能な半導体物質とを備
えたアモルファス半導体素子とを含み、上記アモルファ
ス半導体素子の第１電極または第２電極のいずれか一方
が、電界効果トランジスタのゲート電極に接続され、第
１電極または第２電極のいずれか他方が、電界効果トラ
ンジスタのスイッチング制御電極とされているものであ
る。
題解決手段は、チャネル領域ならびに、そのチャネル領
域を挟んでソース領域およびドレイン領域が形成された
半導体基板と、半導体基板上の、ソース領域およびドレ
イン領域を橋渡すかたちでチャネル領域上に形成された
ゲート絶縁膜と、チャネル領域上に、ゲート絶縁膜を介
して設けられたゲート電極とを備え、ソース領域および
ドレイン領域間の導通または非導通によりスイッチング
を行う電界効果トランジスタと、第１電極と、第１電極
に対して所定間隔をあけて対向して配置された第２電極
と、両電極の間に充たされ、アモルファス状態において
高抵抗を有し、結晶状態において低抵抗を有し、かつ電
気信号により、アモルファス状態および結晶状態の２状
態間の転移を可逆的に切り換え可能な半導体物質とを備
えたアモルファス半導体素子とを含み、上記アモルファ
ス半導体素子の第１電極または第２電極のいずれか一方
が、電界効果トランジスタのゲート電極に接続され、第
１電極または第２電極のいずれか他方が、電界効果トラ
ンジスタのスイッチング制御電極とされているものであ
る。
【００１０】請求項２による課題解決手段は、請求項１
記載のスイッチング素子において、電界効果トランジス
タのゲート電極と、アモルファス半導体素子の第１電極
または第２電極のいずれか一方とは、一体的に形成され
ているものである。
記載のスイッチング素子において、電界効果トランジス
タのゲート電極と、アモルファス半導体素子の第１電極
または第２電極のいずれか一方とは、一体的に形成され
ているものである。
【００１１】
【作用】上記請求項１、２による課題解決手段におい
て、スイッチング制御電極とされるアモルファス半導体
素子の他方電極に書込電圧ＶT をかけると、アモルファ
ス半導体素子の半導体物質がアモルファス状態から低抵
抗を有する結晶状態に転移する。
て、スイッチング制御電極とされるアモルファス半導体
素子の他方電極に書込電圧ＶT をかけると、アモルファ
ス半導体素子の半導体物質がアモルファス状態から低抵
抗を有する結晶状態に転移する。
【００１２】このアモルファス半導体素子の半導体物質
が結晶状態に転移した状態、すなわち書込状態において
は、電界効果トランジスタのソース領域−ドレイン領域
間に読出電圧ＶD をかけておき、アモルファス半導体素
子のスイッチング制御電極にセンス電圧ＶB をかけたと
きだけ、電界効果トランジスタのチャネル領域にはチャ
ネルが形成されているので、電界効果トランジスタのソ
ース領域−ドレイン領域間が導通し、ドレイン領域−ソ
ース領域間に電流が流れる。
が結晶状態に転移した状態、すなわち書込状態において
は、電界効果トランジスタのソース領域−ドレイン領域
間に読出電圧ＶD をかけておき、アモルファス半導体素
子のスイッチング制御電極にセンス電圧ＶB をかけたと
きだけ、電界効果トランジスタのチャネル領域にはチャ
ネルが形成されているので、電界効果トランジスタのソ
ース領域−ドレイン領域間が導通し、ドレイン領域−ソ
ース領域間に電流が流れる。
【００１３】また、一度結晶化した半導体物質は、アモ
ルファス半導体素子のスイッチング制御電極とされる他
方電極に書込電圧ＶT よりも小さいリセット電圧Ｖr で
比較的大きな電流のパルスを短時間かけると、再びアモ
ルファス状態に戻すことができる。そして、アモルファ
ス半導体素子の半導体物質がアモルファス状態、すなわ
ち消去状態であると、アモルファス半導体素子のスイッ
チング制御電極にセンス電圧ＶB をかけても、電界効果
トランジスタのチャネル領域にはチャネルが形成されて
いないので、電界効果トランジスタのソース領域−ドレ
イン領域間が導通せず、ドレイン領域−ソース領域間に
電流が流れない。
ルファス半導体素子のスイッチング制御電極とされる他
方電極に書込電圧ＶT よりも小さいリセット電圧Ｖr で
比較的大きな電流のパルスを短時間かけると、再びアモ
ルファス状態に戻すことができる。そして、アモルファ
ス半導体素子の半導体物質がアモルファス状態、すなわ
ち消去状態であると、アモルファス半導体素子のスイッ
チング制御電極にセンス電圧ＶB をかけても、電界効果
トランジスタのチャネル領域にはチャネルが形成されて
いないので、電界効果トランジスタのソース領域−ドレ
イン領域間が導通せず、ドレイン領域−ソース領域間に
電流が流れない。
【００１４】このように、アモルファス半導体素子の他
方電極にかける電圧を制御することで、電界効果トラン
ジスタのソース領域−ドレイン領域間がセンス電圧ＶB
に応じてスイッングする状態と、全くスイッチングしな
い状態とに可逆的に切り換えることができる。そのた
め、多用途のスイッチング素子を提供することができ
る。
方電極にかける電圧を制御することで、電界効果トラン
ジスタのソース領域−ドレイン領域間がセンス電圧ＶB
に応じてスイッングする状態と、全くスイッチングしな
い状態とに可逆的に切り換えることができる。そのた
め、多用途のスイッチング素子を提供することができ
る。
【００１５】また、多数のスイッチング素子をシリーズ
接続する際にも、低抵抗を有するアモルファス状態であ
ってもある程度高い抵抗値を有するアモルファス半導体
素子をシリーズ接続するのではなく、電界効果トランジ
スタをシリーズ接続すればよいので、スイッチング素子
のシリーズ接続に対する限界がなくなる。よって、スイ
ッチング素子のシリーズ接続が可能となる。
接続する際にも、低抵抗を有するアモルファス状態であ
ってもある程度高い抵抗値を有するアモルファス半導体
素子をシリーズ接続するのではなく、電界効果トランジ
スタをシリーズ接続すればよいので、スイッチング素子
のシリーズ接続に対する限界がなくなる。よって、スイ
ッチング素子のシリーズ接続が可能となる。
【００１６】
【実施例】以下、本発明に係るスイッチング素子を図１
ないし図６に基づき詳述する。Ｓ、Ｓｅ、Ｔｅのような
ＶＩ族元素をベースとしたカルゴゲン化合物３０は、ア
モルファス状態において高抵抗を有し、結晶状態におい
て低抵抗を有しており、このカルゴゲン化合物３０を、
図６の如く、グランドに接地される第１電極１０および
所定の印加電圧パルスが印加される第２電極２０で挟
み、両電極１０，２０間に電気信号を与えることによ
り、カルゴゲン化合物３０のアモルファス状態および結
晶状態の２状態間の転移を可逆的に切り換え可能なこと
が知られている。
ないし図６に基づき詳述する。Ｓ、Ｓｅ、Ｔｅのような
ＶＩ族元素をベースとしたカルゴゲン化合物３０は、ア
モルファス状態において高抵抗を有し、結晶状態におい
て低抵抗を有しており、このカルゴゲン化合物３０を、
図６の如く、グランドに接地される第１電極１０および
所定の印加電圧パルスが印加される第２電極２０で挟
み、両電極１０，２０間に電気信号を与えることによ
り、カルゴゲン化合物３０のアモルファス状態および結
晶状態の２状態間の転移を可逆的に切り換え可能なこと
が知られている。
【００１７】図６はカルゴゲン化合物のアモルファス状
態および結晶状態の２状態間の転移動作を示す図であ
る。上記カルゴゲン化合物の一連の動作について、図６
を参照して詳しく説明する。図６（ａ）のように、初期
状態において、カルゴゲン化合物３０はアモルファス状
態となっており、抵抗値ＲA は大となり、電極１０，２
０間は高抵抗状態となっている。そして、図６（ｂ）の
ように、電極１０，２０間に与えられたしきい値ＶT 以
上の電圧パルスＶ１（＞ＶT ＞０）を印加すると、カル
ゴゲン化合物３０に、比較的低抵抗なフィラメント結晶
経路が発生し、カルゴゲン化合物３０は結晶状態に転移
する。そのため、カルゴゲン化合物３０の抵抗値ＲB は
小となり、電極１０，２０間は低抵抗状態となる。この
状態で、図６（ｃ）のように、印加電圧Ｖ１が除去され
ても、カルゴゲン化合物３０は結晶状態を持続し、電極
１０，２０間の低抵抗状態は保持されたままとなる。そ
の後、図６（ｄ）のように、適当な時期にリセット電圧
パルスＶr （＜０）を印加することにより、高抵抗のア
モルファス状態に戻る。
態および結晶状態の２状態間の転移動作を示す図であ
る。上記カルゴゲン化合物の一連の動作について、図６
を参照して詳しく説明する。図６（ａ）のように、初期
状態において、カルゴゲン化合物３０はアモルファス状
態となっており、抵抗値ＲA は大となり、電極１０，２
０間は高抵抗状態となっている。そして、図６（ｂ）の
ように、電極１０，２０間に与えられたしきい値ＶT 以
上の電圧パルスＶ１（＞ＶT ＞０）を印加すると、カル
ゴゲン化合物３０に、比較的低抵抗なフィラメント結晶
経路が発生し、カルゴゲン化合物３０は結晶状態に転移
する。そのため、カルゴゲン化合物３０の抵抗値ＲB は
小となり、電極１０，２０間は低抵抗状態となる。この
状態で、図６（ｃ）のように、印加電圧Ｖ１が除去され
ても、カルゴゲン化合物３０は結晶状態を持続し、電極
１０，２０間の低抵抗状態は保持されたままとなる。そ
の後、図６（ｄ）のように、適当な時期にリセット電圧
パルスＶr （＜０）を印加することにより、高抵抗のア
モルファス状態に戻る。
【００１８】上記電極１０，２０間が高抵抗となるカル
ゴゲン化合物３０のアモルファス状態から電極１０，２
０間が低抵抗となるカルゴゲン化合物３０の結晶状態へ
の転移に必要なしきい値電圧ＶT （以下、「書込電圧」
という）は、カルゴゲン化合物３０の厚みを変化させる
ことにより、１Ｖ以下の低電圧から２５Ｖ以上の高電圧
まで任意に設定することができる。また、リセット電圧
パルスＶr は、書込電圧ＶT より低い値で、大きな電流
を短時間かける。
ゴゲン化合物３０のアモルファス状態から電極１０，２
０間が低抵抗となるカルゴゲン化合物３０の結晶状態へ
の転移に必要なしきい値電圧ＶT （以下、「書込電圧」
という）は、カルゴゲン化合物３０の厚みを変化させる
ことにより、１Ｖ以下の低電圧から２５Ｖ以上の高電圧
まで任意に設定することができる。また、リセット電圧
パルスＶr は、書込電圧ＶT より低い値で、大きな電流
を短時間かける。
【００１９】適当なカルゴゲン化合物３０としては、
Ｓ、Ｓｅ、Ｔｅのような単体でも効果を示すが、より安
定した効果を得るには、Ｇｅ、Ａｓ等との化合物である
ＧｅXＴｅ1-X やＡｓx Ｓ1-X またはさらにＳｂ等を添
加したＧｅ24Ｔｅ72Ｓｂ2 Ｓ2のようなＧｅA ＴｅB Ｘ
C ＹD という形の化合物にするのが好ましい。とういう
のは、これらの化合物は、成分元素の種類や配合比を変
化することにより、抵抗値、書込電圧等が変化するた
め、用途に合ったものを選択することができる。
Ｓ、Ｓｅ、Ｔｅのような単体でも効果を示すが、より安
定した効果を得るには、Ｇｅ、Ａｓ等との化合物である
ＧｅXＴｅ1-X やＡｓx Ｓ1-X またはさらにＳｂ等を添
加したＧｅ24Ｔｅ72Ｓｂ2 Ｓ2のようなＧｅA ＴｅB Ｘ
C ＹD という形の化合物にするのが好ましい。とういう
のは、これらの化合物は、成分元素の種類や配合比を変
化することにより、抵抗値、書込電圧等が変化するた
め、用途に合ったものを選択することができる。
【００２０】すなわち、カルゴゲン化合物３０を用いた
アモルファス半導体素子は、一旦電気信号により、アモ
ルファス状態から結晶状態に転移して、所定の抵抗値と
なると、電源を切っても所定の抵抗値を保持する特性を
有する抵抗体となる。本発明は、上記カルゴゲン化合物
を用いたアモルファス半導体素子を利用した電界効果ト
ランジスタ（以下、「ＦＥＴ(feild effect transisto
r) 」という）によるスイッチング素子を提供するもの
である。このスイッチング素子の基本的構成を図１に示
す。
アモルファス半導体素子は、一旦電気信号により、アモ
ルファス状態から結晶状態に転移して、所定の抵抗値と
なると、電源を切っても所定の抵抗値を保持する特性を
有する抵抗体となる。本発明は、上記カルゴゲン化合物
を用いたアモルファス半導体素子を利用した電界効果ト
ランジスタ（以下、「ＦＥＴ(feild effect transisto
r) 」という）によるスイッチング素子を提供するもの
である。このスイッチング素子の基本的構成を図１に示
す。
【００２１】図１は本発明に係るスイッチング素子の基
本的構成を示す電気回路図である。図１を参照しつつ、
本発明のスイッチング素子の基本的構成を説明する。本
発明のスイッチング素子は、図１の如く、上記カルゴゲ
ン化合物を用いたアモルファス半導体素子４０の第１電
極１０を、ＦＥＴ５０のゲートに接続し、アモルファス
半導体素子４０の第２電極２０をＦＥＴ５０のスイッチ
ング制御電極としたものである。
本的構成を示す電気回路図である。図１を参照しつつ、
本発明のスイッチング素子の基本的構成を説明する。本
発明のスイッチング素子は、図１の如く、上記カルゴゲ
ン化合物を用いたアモルファス半導体素子４０の第１電
極１０を、ＦＥＴ５０のゲートに接続し、アモルファス
半導体素子４０の第２電極２０をＦＥＴ５０のスイッチ
ング制御電極としたものである。
【００２２】このスイッチング素子の動作原理につい
て、図２ないし図４を参照しつつ説明する。ＦＥＴ５０
は、図２ないし図４の如く、チャネル領域５１ａならび
に、そのチャネル領域５１ａを挟んでソース領域５１ｂ
およびドレイン領域５１ｃが形成されたＰ型シリコン基
板５１と、シリコン基板５１上の、ソース領域５１ｂお
よびドレイン領域５１ｃを橋渡すかたちでチャネル領域
５１ａ上に形成されたゲート絶縁膜５２と、チャネル領
域５１ａ上に、ゲート絶縁膜５２を介して設けられたゲ
ート電極５３とを備えており、ゲート電極５３にアモル
ファス半導体素子４０の第１電極１０が接続されてい
る。
て、図２ないし図４を参照しつつ説明する。ＦＥＴ５０
は、図２ないし図４の如く、チャネル領域５１ａならび
に、そのチャネル領域５１ａを挟んでソース領域５１ｂ
およびドレイン領域５１ｃが形成されたＰ型シリコン基
板５１と、シリコン基板５１上の、ソース領域５１ｂお
よびドレイン領域５１ｃを橋渡すかたちでチャネル領域
５１ａ上に形成されたゲート絶縁膜５２と、チャネル領
域５１ａ上に、ゲート絶縁膜５２を介して設けられたゲ
ート電極５３とを備えており、ゲート電極５３にアモル
ファス半導体素子４０の第１電極１０が接続されてい
る。
【００２３】そして、図２（ａ）のように、今、アモル
ファス半導体素子４０のカルゴゲン化合物３０が高抵抗
のアモルファス状態であるとする。この状態で、図２
（ｂ）のように、ＦＥＴ５０のソース領域５１ｂ−ドレ
イン領域５１ｃ間に電圧ＶD をかけて、アモルファス半
導体素子４０の第２電極２０に電圧をかけなければ、当
然ＦＥＴ５０のソース領域５１ｂ−ドレイン領域５１ｃ
間は導通しない。また、図２（ｃ）のように、アモルフ
ァス半導体素子４０の第２電極２０にセンス電圧ＶA を
かける。ただし、カルゴゲン化合物３０の書込電圧をＶ
T とし、ＦＥＴ５０がＯＮするためのしきい値電圧をＶ
THとする。このとき、ＶA ＜ＶT で、しかもＶA をアモ
ルファス半導体素子４０の第２電極２０にかけたときに
ＦＥＴ５０のゲート電圧がＶTHよりも小さくなるように
設定すると、ＦＥＴ５０のチャネル領域５１ａにチャネ
ルが形成されず、ＦＥＴ５０がＯＦＦ状態のままとな
る。しがって、ソース領域５１ｂ−ドレイン領域５１ｃ
間は導通しない。
ファス半導体素子４０のカルゴゲン化合物３０が高抵抗
のアモルファス状態であるとする。この状態で、図２
（ｂ）のように、ＦＥＴ５０のソース領域５１ｂ−ドレ
イン領域５１ｃ間に電圧ＶD をかけて、アモルファス半
導体素子４０の第２電極２０に電圧をかけなければ、当
然ＦＥＴ５０のソース領域５１ｂ−ドレイン領域５１ｃ
間は導通しない。また、図２（ｃ）のように、アモルフ
ァス半導体素子４０の第２電極２０にセンス電圧ＶA を
かける。ただし、カルゴゲン化合物３０の書込電圧をＶ
T とし、ＦＥＴ５０がＯＮするためのしきい値電圧をＶ
THとする。このとき、ＶA ＜ＶT で、しかもＶA をアモ
ルファス半導体素子４０の第２電極２０にかけたときに
ＦＥＴ５０のゲート電圧がＶTHよりも小さくなるように
設定すると、ＦＥＴ５０のチャネル領域５１ａにチャネ
ルが形成されず、ＦＥＴ５０がＯＦＦ状態のままとな
る。しがって、ソース領域５１ｂ−ドレイン領域５１ｃ
間は導通しない。
【００２４】次に、図３（ａ）のように、アモルファス
半導体素子４０の第２電極２０に書込電圧ＶT をかける
と、アモルファス半導体素子４０のカルゴゲン化合物３
０がアモルファス状態から低抵抗を有する結晶状態に転
移する。この状態で、図３（ｂ）のように、ＦＥＴ５０
のソース領域５１ｂ−ドレイン領域５１ｃ間に電圧Ｖ D
をかけ、アモルファス半導体素子４０の第２電極２０に
電圧を印加しなければ、ソース領域５１ｂ−ドレイン領
域５１ｃ間は導通しない。一方、図３（ｂ）のように、
アモルファス半導体素子４０の第２電極２０にセンス電
圧ＶB をかける。このとき、ＶB ＜ＶT で、しかもＶB
をアモルファス半導体素子４０の第２電極２０にかけた
ときにＦＥＴ５０のゲート電圧がＶTH以上となるように
設定すると、ＦＥＴ５０のチャネル領域５１ａにチャネ
ルＣＨが形成され、ＦＥＴ５０がＯＮ状態となる。した
がって、ソース領域５１ｂ−ドレイン領域５１ｃ間が導
通状態となり、ドレイン領域５１ｃからソース領域５１
ｂに向かって電流が流れる。
半導体素子４０の第２電極２０に書込電圧ＶT をかける
と、アモルファス半導体素子４０のカルゴゲン化合物３
０がアモルファス状態から低抵抗を有する結晶状態に転
移する。この状態で、図３（ｂ）のように、ＦＥＴ５０
のソース領域５１ｂ−ドレイン領域５１ｃ間に電圧Ｖ D
をかけ、アモルファス半導体素子４０の第２電極２０に
電圧を印加しなければ、ソース領域５１ｂ−ドレイン領
域５１ｃ間は導通しない。一方、図３（ｂ）のように、
アモルファス半導体素子４０の第２電極２０にセンス電
圧ＶB をかける。このとき、ＶB ＜ＶT で、しかもＶB
をアモルファス半導体素子４０の第２電極２０にかけた
ときにＦＥＴ５０のゲート電圧がＶTH以上となるように
設定すると、ＦＥＴ５０のチャネル領域５１ａにチャネ
ルＣＨが形成され、ＦＥＴ５０がＯＮ状態となる。した
がって、ソース領域５１ｂ−ドレイン領域５１ｃ間が導
通状態となり、ドレイン領域５１ｃからソース領域５１
ｂに向かって電流が流れる。
【００２５】上記の説明において、アモルファス半導体
素子４０のカルゴゲン化合物３０は、上述したように、
その厚み（膜厚）を変えることにより書込電圧ＶT を広
範囲に変化できるから、ＶA ＜ＶTH＜ＶT かつＶTH＜Ｖ
B ＜ＶT といった条件を満たすことにより、ＶA ＝ＶB
となるようにセンス電圧を設定できる。その結果、アモ
ルファス半導体素子４０のカルゴゲン化合物３０がアモ
ルファス状態であるか、結晶状態であるかによって、第
２電極２０にセンス電圧を印加したとき、ＦＥＴ５０の
ソース領域５１ｂ−ドレイン領域５１ｃ間に電流が流れ
るか流れないかを制御することができる。
素子４０のカルゴゲン化合物３０は、上述したように、
その厚み（膜厚）を変えることにより書込電圧ＶT を広
範囲に変化できるから、ＶA ＜ＶTH＜ＶT かつＶTH＜Ｖ
B ＜ＶT といった条件を満たすことにより、ＶA ＝ＶB
となるようにセンス電圧を設定できる。その結果、アモ
ルファス半導体素子４０のカルゴゲン化合物３０がアモ
ルファス状態であるか、結晶状態であるかによって、第
２電極２０にセンス電圧を印加したとき、ＦＥＴ５０の
ソース領域５１ｂ−ドレイン領域５１ｃ間に電流が流れ
るか流れないかを制御することができる。
【００２６】また、一度結晶化したカルゴゲン化合物３
０は、図４（ａ）のように、アモルファス半導体素子４
０の第２電極２０に書込電圧ＶT よりも小さいリセット
電圧Ｖr で比較的大きな電流のパルスを短時間かける
と、図４（ｂ）のように、再びアモルファス状態に戻す
ことができる。すなわち、ＦＥＴが、ゲート電圧ＶG を
印加するか否かで、ソース−ドレイン間の導通／非導通
をスイッチングできるスイッチング素子であるのに対
し、本発明のスイッチング素子は、例えＦＥＴにゲート
電圧ＶG を印加しても、ソース−ドレイン間が導通しな
い状態を作り出すことができることを特徴としている。
０は、図４（ａ）のように、アモルファス半導体素子４
０の第２電極２０に書込電圧ＶT よりも小さいリセット
電圧Ｖr で比較的大きな電流のパルスを短時間かける
と、図４（ｂ）のように、再びアモルファス状態に戻す
ことができる。すなわち、ＦＥＴが、ゲート電圧ＶG を
印加するか否かで、ソース−ドレイン間の導通／非導通
をスイッチングできるスイッチング素子であるのに対
し、本発明のスイッチング素子は、例えＦＥＴにゲート
電圧ＶG を印加しても、ソース−ドレイン間が導通しな
い状態を作り出すことができることを特徴としている。
【００２７】つまり、アモルファス半導体素子４０のカ
ルゴゲン化合物３０のアモルファス、結晶状態を常に切
り換えるのではなく、通常においては、アモルファス半
導体素子４０のカルゴゲン化合物３０の結晶状態とし
て、ＦＥＴ５０のゲート電極５３にセンス電圧ＶB を印
加するか否かによってソース領域５１ｂ−ドレイン領域
５１ｃ間の導通／非導通をスイッチングするようにして
おき、例えＦＥＴ５０のゲート電極５３にセンス電圧Ｖ
B を印加してもＦＥＴ５０がスイッチングしてはいけな
い場合がきたときに、アモルファス半導体素子４０のカ
ルゴゲン化合物３０を結晶状態からアモルファス状態に
転移させることにより、ＦＥＴ５０のゲート電極５３に
センス電圧ＶB を印加しても、ソース領域５１ｂ−ドレ
イン領域５１ｃ間が導通しなくなる。
ルゴゲン化合物３０のアモルファス、結晶状態を常に切
り換えるのではなく、通常においては、アモルファス半
導体素子４０のカルゴゲン化合物３０の結晶状態とし
て、ＦＥＴ５０のゲート電極５３にセンス電圧ＶB を印
加するか否かによってソース領域５１ｂ−ドレイン領域
５１ｃ間の導通／非導通をスイッチングするようにして
おき、例えＦＥＴ５０のゲート電極５３にセンス電圧Ｖ
B を印加してもＦＥＴ５０がスイッチングしてはいけな
い場合がきたときに、アモルファス半導体素子４０のカ
ルゴゲン化合物３０を結晶状態からアモルファス状態に
転移させることにより、ＦＥＴ５０のゲート電極５３に
センス電圧ＶB を印加しても、ソース領域５１ｂ−ドレ
イン領域５１ｃ間が導通しなくなる。
【００２８】したがって、多用途のスイッング素子を提
供することができる。また、多数のスイッチング素子を
シリーズ接続する際にも、低抵抗を有するアモルファス
状態であってもある程度高い抵抗値を有するアモルファ
ス半導体素子４０をシリーズ接続するのではなく、ＦＥ
Ｔ５０をシリーズ接続すればよいので、スイッチング素
子のシリーズ接続に対する限界がなくなる。よって、ス
イッチング素子のシリーズ接続が可能となる。
供することができる。また、多数のスイッチング素子を
シリーズ接続する際にも、低抵抗を有するアモルファス
状態であってもある程度高い抵抗値を有するアモルファ
ス半導体素子４０をシリーズ接続するのではなく、ＦＥ
Ｔ５０をシリーズ接続すればよいので、スイッチング素
子のシリーズ接続に対する限界がなくなる。よって、ス
イッチング素子のシリーズ接続が可能となる。
【００２９】上記スイッチング素子の具体的な構成につ
いて、図５を参照しつつ説明する。図５は本発明に係る
スイッチング素子の具体的な構成を示しており、同図
（ａ）は平面図、同図（ｂ）はＸ−Ｘ断面図、同図
（ｃ）はＹ−Ｙ断面図である。図５において、５４はソ
ース電極、５５はドレイン電極であって、ソース電極５
４は、図５（ａ）（ｂ）の如く、コンタクトホール５５
を通じてソース領域５１ｂに、ドレイン電極５５は、コ
ンタクトホール５６を通じてドレイン領域５１ｃにそれ
ぞれ接続されている。
いて、図５を参照しつつ説明する。図５は本発明に係る
スイッチング素子の具体的な構成を示しており、同図
（ａ）は平面図、同図（ｂ）はＸ−Ｘ断面図、同図
（ｃ）はＹ−Ｙ断面図である。図５において、５４はソ
ース電極、５５はドレイン電極であって、ソース電極５
４は、図５（ａ）（ｂ）の如く、コンタクトホール５５
を通じてソース領域５１ｂに、ドレイン電極５５は、コ
ンタクトホール５６を通じてドレイン領域５１ｃにそれ
ぞれ接続されている。
【００３０】また、ゲート電極５３は、図５（ａ）
（ｃ）の如く、チャネル領域５１ａ上からソース領域５
１ｂおよびドレイン領域５１ｃの外側まで引き回されて
いる。そして、アモルファス半導体素子４０のカルゴゲ
ン化合物３０は、ソース領域５１ｂおよびドレイン領域
５１ｃの外側において、書込電極となる電極２０および
ゲート電極５３で挟みこまれている。すなわち、ゲート
電極５３が第１電極１０を兼用している。
（ｃ）の如く、チャネル領域５１ａ上からソース領域５
１ｂおよびドレイン領域５１ｃの外側まで引き回されて
いる。そして、アモルファス半導体素子４０のカルゴゲ
ン化合物３０は、ソース領域５１ｂおよびドレイン領域
５１ｃの外側において、書込電極となる電極２０および
ゲート電極５３で挟みこまれている。すなわち、ゲート
電極５３が第１電極１０を兼用している。
【００３１】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。
【００３２】
【発明の効果】以上の説明から明らかな通り、本発明請
求項１、２によると、アモルファス半導体素子がアモル
ファス状態か、結晶状態かにより、スイッチング制御電
極にセンス電圧をかけたときに、電界効果トランジスタ
のソース領域−ドレイン領域間の電流の導通、非導通を
制御できるため、高信頼性で応用電圧（電流）の範囲が
広いスイッチング素子を提供することができる。
求項１、２によると、アモルファス半導体素子がアモル
ファス状態か、結晶状態かにより、スイッチング制御電
極にセンス電圧をかけたときに、電界効果トランジスタ
のソース領域−ドレイン領域間の電流の導通、非導通を
制御できるため、高信頼性で応用電圧（電流）の範囲が
広いスイッチング素子を提供することができる。
【００３３】また、多数のスイッチング素子をシリーズ
接続する際にも、低抵抗を有するアモルファス状態であ
ってもある程度高い抵抗値を有するアモルファス半導体
素子をシリーズ接続するのではなく、電界効果トランジ
スタをシリーズ接続すればよいので、スイッチング素子
のシリーズ接続に対する限界がなくなり、スイッチング
素子のシリーズ接続が可能となる。
接続する際にも、低抵抗を有するアモルファス状態であ
ってもある程度高い抵抗値を有するアモルファス半導体
素子をシリーズ接続するのではなく、電界効果トランジ
スタをシリーズ接続すればよいので、スイッチング素子
のシリーズ接続に対する限界がなくなり、スイッチング
素子のシリーズ接続が可能となる。
【図１】本発明に係るスイッチイング素子の電気回路図
である。
である。
【図２】スイッチング素子の動作原理を示す図である。
【図３】スイッチング素子の動作原理を示す図である。
【図４】スイッチング素子の動作原理を示す図である。
【図５】スイッチング素子の具体的構成を示す図であ
る。
る。
【図６】カルゴゲン化合物のアモルファス状態および結
晶状態の２状態間の転移動作を示す図である。
晶状態の２状態間の転移動作を示す図である。
【図７】従来のスイッチング素子を示す図である。
１０ 第１電極 ２０ 第２電極 ３０ カルゴゲン化合物 ４０ アモルファス半導体素子 ５０ ＦＥＴ ５１ シリコン基板 ５１ａ チャネル領域 ５１ｂ ソース領域 ５１ｃ ドレイン領域 ５２ ゲート絶縁膜 ５３ ゲート電極
Claims (2)
- 【請求項１】チャネル領域ならびに、そのチャネル領域
を挟んでソース領域およびドレイン領域が形成された半
導体基板と、半導体基板上の、ソース領域およびドレイ
ン領域を橋渡すかたちでチャネル領域上に形成されたゲ
ート絶縁膜と、チャネル領域上に、ゲート絶縁膜を介し
て設けられたゲート電極とを備え、ソース領域およびド
レイン領域間の導通または非導通によりスイッチングを
行う電界効果トランジスタと、 第１電極と、第１電極に対して所定間隔をあけて対向し
て配置された第２電極と、両電極の間に充たされ、アモ
ルファス状態において高抵抗を有し、結晶状態において
低抵抗を有し、かつ電気信号により、アモルファス状態
および結晶状態の２状態間の転移を可逆的に切り換え可
能な半導体物質とを備えたアモルファス半導体素子とを
含み、 上記アモルファス半導体素子の第１電極または第２電極
のいずれか一方が、電界効果トランジスタのゲート電極
に接続され、第１電極または第２電極のいずれか他方
が、電界効果トランジスタのスイッチング制御電極とさ
れていることを特徴とするスイッチング素子。 - 【請求項２】請求項１記載のスイッチング素子におい
て、 電界効果トランジスタのゲート電極と、アモルファス半
導体素子の第１電極または第２電極のいずれか一方と
は、一体的に形成されていることを特徴とするスイッチ
ング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179722A JPH0629590A (ja) | 1992-07-07 | 1992-07-07 | スイッチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4179722A JPH0629590A (ja) | 1992-07-07 | 1992-07-07 | スイッチング素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629590A true JPH0629590A (ja) | 1994-02-04 |
Family
ID=16070733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4179722A Pending JPH0629590A (ja) | 1992-07-07 | 1992-07-07 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629590A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280542A (ja) * | 2001-03-21 | 2002-09-27 | Shuichi Iida | 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置 |
| KR100354782B1 (ko) * | 1995-11-28 | 2002-11-18 | 에너지 컨버젼 디바이시즈, 아이엔씨. | 칼코겐논리소자를사용하는평판디스플레이용통합드라이버 |
| JPWO2005076355A1 (ja) * | 2004-02-06 | 2008-01-10 | 株式会社ルネサステクノロジ | 記憶装置 |
| JP4791454B2 (ja) * | 2005-04-12 | 2011-10-12 | パナソニック株式会社 | 電気素子およびメモリ装置 |
-
1992
- 1992-07-07 JP JP4179722A patent/JPH0629590A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100354782B1 (ko) * | 1995-11-28 | 2002-11-18 | 에너지 컨버젼 디바이시즈, 아이엔씨. | 칼코겐논리소자를사용하는평판디스플레이용통합드라이버 |
| JP2002280542A (ja) * | 2001-03-21 | 2002-09-27 | Shuichi Iida | 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置 |
| JPWO2005076355A1 (ja) * | 2004-02-06 | 2008-01-10 | 株式会社ルネサステクノロジ | 記憶装置 |
| JP4856953B2 (ja) * | 2004-02-06 | 2012-01-18 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
| JP4791454B2 (ja) * | 2005-04-12 | 2011-10-12 | パナソニック株式会社 | 電気素子およびメモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6847543B2 (en) | Non-volatile memory circuit, a method for driving the same, and a semiconductor device using the memory circuit | |
| JP3768504B2 (ja) | 不揮発性フリップフロップ | |
| JP3752589B2 (ja) | 不揮発性メモリを駆動する方法 | |
| KR100738092B1 (ko) | 상전이 메모리 소자의 멀티-비트 동작 방법 | |
| JP5032611B2 (ja) | 半導体集積回路 | |
| US7515461B2 (en) | Current compliant sensing architecture for multilevel phase change memory | |
| US7209379B2 (en) | Storage device and semiconductor device | |
| US7274587B2 (en) | Semiconductor memory element and semiconductor memory device | |
| US7443721B2 (en) | Semiconductor integrated device | |
| US7920414B2 (en) | Asymmetric-threshold three-terminal switching device | |
| US20080123393A1 (en) | Nonvolatile semiconductor memory device and method of writing into the same | |
| KR960032485A (ko) | 강유전체 기억장치 | |
| KR20030048421A (ko) | 포인트 컨택트 어레이, ｎｏｔ 회로, 및 이를 이용한전자회로 | |
| KR20070030147A (ko) | 기억 장치 및 반도체 장치 | |
| US7184297B2 (en) | Semiconductor memory device | |
| US20100283027A1 (en) | Multi-value recording phase-change memory device, multi-value recording phase-change channel transistor, and memory cell array | |
| KR101108193B1 (ko) | 상변화층을 포함하는 비휘발성 프로그래머블 소자 및 그 제조 방법 | |
| JPWO2008081742A1 (ja) | 抵抗変化型素子、抵抗変化型記憶装置、および抵抗変化型装置 | |
| JP2006351779A (ja) | メモリセル及び記憶装置 | |
| JPH0629590A (ja) | スイッチング素子 | |
| JP2009518843A (ja) | メモリマトリクスを有する電子回路 | |
| US4180866A (en) | Single transistor memory cell employing an amorphous semiconductor threshold device | |
| JP4042351B2 (ja) | 記憶装置 | |
| KR101100422B1 (ko) | 저항 디램 소자 및 그 동작 방법 | |
| KR100681812B1 (ko) | 고속 저전력 상변화 메모리 장치 |