KR101100422B1 - 저항 디램 소자 및 그 동작 방법 - Google Patents

저항 디램 소자 및 그 동작 방법 Download PDF

Info

Publication number
KR101100422B1
KR101100422B1 KR1020050007622A KR20050007622A KR101100422B1 KR 101100422 B1 KR101100422 B1 KR 101100422B1 KR 1020050007622 A KR1020050007622 A KR 1020050007622A KR 20050007622 A KR20050007622 A KR 20050007622A KR 101100422 B1 KR101100422 B1 KR 101100422B1
Authority
KR
South Korea
Prior art keywords
voltage
switching resistor
resistive
switching
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050007622A
Other languages
English (en)
Other versions
KR20060086996A (ko
Inventor
조중래
유인경
박윤동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007622A priority Critical patent/KR101100422B1/ko
Publication of KR20060086996A publication Critical patent/KR20060086996A/ko
Application granted granted Critical
Publication of KR101100422B1 publication Critical patent/KR101100422B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 디램(RDRAM) 소자 및 그 동작 방법이 개시된다. 본 발명에 따른 저항 디램 소자는, 문턱 전압 이상에 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체와, 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자를 포함한다. 상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 요소이고, TiAlOx 로 형성된다. 본 발명에 따른 저항 디램 소자를 이용하면, 2 디지트 이상의 신뢰성 있는 스토리지 기능을 확보하면서도, 집적도를 높일 수 있다.

Description

저항 디램 소자 및 그 동작 방법{Resistance DRAM(dynamic random access memory) device and method of operating the same}
도 1은 본 발명의 실시예에 따른 저항 디램 소자를 보여주는 등가 회로도이다.
도 2는 본 발명의 실시예에 따른 저항 디램 소자를 보여주는 단면도이다.
도 3 및 도 4는 본 발명의 실시예에 따른 저항 디램 소자의 동작 원리를 설명하기 위한 전압-전류 특성을 나타내는 그래프들이다.
도 5는 본 발명의 실시예에 따른 저항 디램 소자의 쓰기 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.
도 6은 본 발명의 실시예에 따른 저항 디램 소자의 리프레시 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.
도 7은 본 발명의 실시예에 따른 저항 디램 소자의 소거 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.
본 발명은 반도체 메모리 소자 및 그 동작 방법에 관한 것으로서, 특히 저항 체(resistor)를 동적 스토리지 노드로 이용하는 저항 디램(dynamic random access memory; DRAM) 소자 및 그 동작 방법에 관한 것이다.
근래, 디램 소자를 이용하는 제품들의 고속화와 더불어 자료 처리량이 늘어남에 따라서, 사용되는 메모리도 고속화되고 고용량화되고 있다. 한편, 종래 메모리 소자, 예를 들어 디램 소자는 스토리지 노드(storage node)로 전극 사이에 유전체막을 개재하여 형성된 커패시터를 이용하였다.
고용량 디램 소자를 제조하기 위해서는 소자의 집적도를 높이는 방법이 있다. 즉, 동일한 면적의 반도체 기판에 보다 많은 디램 셀을 형성함으로써 디램 용량을 높일 수 있다. 하지만, 이러한 집적도의 증가는 패터닝 기술, 예를 들어 포토리소그래피 및 식각 기술 등의 한계로 점점 그 한계에 직면하고 있다.
또한, 디램 소자의 집적도가 높아짐에 따라 단위셀 커패시터의 커패시턴스가 작아져 신뢰성에 문제가 있다. 이에 따라, 단위셀 커패시터의 커패시턴스를 높일 수 있는 방안이 문제되고 있다. 예를 들어, 커패시터의 커패시턴스를 높이기 위해서는 유전체막의 유전율을 높이거나, 유전체막의 단면적을 크게 하는 방법 등이 있다.
유전체막의 유전율을 높이는 방법의 하나는 높은 유전상수(high K)를 갖는 금속 산화막을 유전체막으로 사용하는 것이다. 하지만, 높은 유전 상수를 갖는 금속 산화막 등은 종래 실리콘 산화막 정도의 막질을 나타내지 못하고 있어서 적용이 늦어지고 있다. 또한, 유전체막의 단면적의 단면적을 높이기 위해서, 스택형(stack type) 또는 트렌치형(trench type) 스토리지 노드가 채택되고 있으나, 이도 공간상 의 문제로 한계에 직면하고 있다.
한편, 비휘발성 메모리 소자들에 있어서는 집적도를 높이기 위해 부유 게이트(floating gate)를 스토리지 노드로 이용하는 플래시 메모리(flash memory), 상변화 저항체를 스토리지 노드로 이용하는 상전이 메모리(phase change memory; PRAM), 가변 저항체를 스토리지 노드로 이용하는 저항 메모리(resistance random access memory; RRAM) 등이 개발되고 있다. 따라서, 디램 소자에 있어서도, 소자의 고집적화를 위해서, 커패시터 보다 공간을 보다 작게 차지하면서 신뢰성 있는 스토리지 기능이 가능한 스토리지 노드에 대한 개발이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 종래 커패시터를 대체하여 고집적화가 용이하고, 신뢰성 있는 스토리지 기능이 가능한 저항 디램 소자(resistance DRAM; RDRAM)를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 저항 디램(RDRAM) 소자의 동작 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 문턱전압(threshold voltage) 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체(switching resistor); 및 상기 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자를 포함하는 저항 디램 소자(RDRAM)가 제공된다.
상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 (hysteresis) 루프를 형성하는 물질인 것이 바람직하며, 예를 들어 TiAlOX로 형성될 수 있다.
또는, 상기 스위칭 저항체는 천이금속 산화물(transition metal oxide; TMO) 또는 천이금속 산화물(TMO)의 합성물인 것이 바람직하다. 이때, 상기 천이 금속은 Ti, V, Fe, Ni, Nb 또는 Ta일 수 있다. 또는, 상기 스위칭 저항체는 칼코게나이드(chalcogenide)일 수 있다. 또는, 상기 스위칭 저항체는 Al 산화물 또는 Al 산화물의 합성물일 수 있다.
또한, 상기 제어 소자는 전계효과 트랜지스터(field effect transistor)인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 반도체 기판의 소자분리영역에 의해 정의되는 활성영역; 상기 활성영역 상의 게이트(gate); 상기 활성영역 상에 형성되고, 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체; 상기 스위칭 저항체 상부 및 하부에 형성되는 전극들; 및 상기 하부 전극과 상기 활성영역을 연결하는 콘택(contact)을 포함하는 저항 디램(RDRAM) 소자가 제공된다.
상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 물질인 것이 바람직하며, 예를 들어 TiAlOX로 형성될 수 있다.
또는 상기 스위칭 저항체는 천이금속 산화물(TMO) 또는 천이 금속 산화물(TMO)의 합성물인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 태양에 따르면, 상기 본 발명의 일 태양에 따른 저항 디램 소자의 동작 방법으로서, 기록(writing) 동작은 상기 제어 소자를 턴-온(turn-on) 시키고 상기 스위칭 저항체에 기록 전압을 인가하여 수행하고, 소거(erasing) 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 소거 전압을 인가하여 수행하고, 읽기(reading) 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 읽기 전압을 인가하여 수행하고, 리프레시(refresh) 동작은 상기 제어 소자를 턴-온 시키고, 상기 스위칭 저항체에 리프레시 전압을 인가하여 수행하는 저항 디램 소자의 동작 방법이 제공된다.
상기 기록 전압은 상기 문턱전압보다 큰 양의 전압이며, 나아가 펄스형 전압인 것이 바람직하다.
또한, 상기 소거 전압은 음의 전압이며, 나아가 펄스형 전압인 것이 바람직하다.
또한, 상기 읽기 전압은 상기 소거 전압보다 크고, 상기 기록 전압보다 작은 것이 바람직하다.
또한, 상기 리프레시 전압은 상기 문턱전압보다 큰 양의 전압이고, 나아가 펄스형 전압인 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완 전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있다.
도 1은 본 발명의 실시예에 따른 저항 디램 소자(100)를 보여주는 등가 회로도이다. 도 1을 참조하면, 저항 디램 소자(100)는 스토리지 노드로 이용하는 스위칭 저항체(switching resistor; 110) 및 제어 소자(120)를 포함하고 있다. 스위칭 저항체(110)는 하기에서 설명되듯이 문턱전압 이상에서 가변 저항 특성에 따른 스위칭 특성을 보인다.
스위칭 저항체(110)는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하면서 가변 저항 특성을 보이는 물질인 것이 바람직하다. 예를 들어, 스위칭 저항체는 TiAlOx일 수 있다.
또한, 스위칭 저항체(110)는 문턱전압 이상에서 저항 변화를 보이는 천이금속 산화물(TMO) 또는 그 합성물인 것이 바람직하다. 이때, 천이금속은 Ti, V, Fe, Ni, Nb 또는 Ta일 수 있다. 나아가 스위칭 저항체(110)는 칼코게나이드(chalcogenide) 물질로 형성될 수도 있으며, 더욱 나아가 Al의 산화물 또는 그 합성물로 형성될 수도 있다.
한편, 스위칭 저항체(110)는 제어 소자(120)의 일 단에 연결되어 있다. 제어 소자(120)의 다른 단은 파워 라인(130), 예를 들어 비트 라인에 연결되어 있다. 제어 소자(120)는 파워를 스위칭 저항체(110)에 연결하거나 또는 차단하는 역할을 한다. 이러한, 파워는 전류 또는 전압일 수 있다. 따라서, 제어 소자(120)는 전계효 과 트랜지스터(field effect transistor)인 것이 바람직하다. 예를 들어 도면에는 n-채널 전계효과 트랜지스터(120)가 도시되었다.
트랜지스터(120)의 게이트는 워드 라인(140)에 연결되어 있다. 따라서, 워드 라인(140)에 인가되는 전압을 통해서 트랜지스터(120)의 턴-온 또는 턴-오프를 제어할 수 있다. 즉, 트랜지스터(120)가 턴-온 되면, 스위칭 저항체(110)에 파워 즉, 전압 또는 전류가 인가된다. 또는, 트랜지스터(120)가 턴-오프 되면 스위칭 저항체(110)에 파워가 차단된다.
이하에서 도 3 및 도 4를 참조하여 스위칭 저항체(도 1의 110)의 동작 원리를 설명한다. 도 3을 참조하면, 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 스위칭 저항체(도 1의 110)의 특성이 도시되었다.
스위칭 저항체(도 1의 110)에 인가되는 전압이 문턱전압(Vr)이 될 때까지는 전류가 거의 흐르지 않는다. 전압이 문턱전압(Vr)을 넘어 점점 증가함에 따라 전류가 직선적으로 증가한다. 즉, 스위칭 저항체(도 1의 110)는 문턱전압(Vr)을 기준으로 저항이 변화된다.
그리고, 임계 전압(Vo)에 이르면 전류는 트랜지스터(120)의 순응 한계(compliance limit)에 이른다. 다시, 전압을 낮추면 전류는 다시 감소한다. 하지만, 전류의 감소는 초반에는 완만히 이루어지다가 상승때와 유사한 기울기를 갖는 히스테레시스 루프를 형성한다. 이에 따라, 상승때와는 달리 문턱전압(Vr)에 이르러 도 전류가 상당량 흐르게 된다.
따라서, 문턱전압(Vr) 또는 그 부근 전압에서는 두 가지의 전류 상태가 나타난다. 이에 따라, 예를 들어 감소 곡선에서의 전류 값을 기록 상태 "0"으로 하고, 증가 곡선에서의 전류 값을 소거 상태 "1"로 하여 2 디지트의 상태를 만들 수 있다. 즉, 기록 동작은 임계 전압(Vo) 부근의 전압을 인가하고, 소거 동작은 문턱전압(Vr) 이하의 전압을 인가하는 디램 동작이 가능하다.
이에 따라, 스위칭 저항체(도 1의 110)를 이용하여, 2 디지트 이상의 신뢰성 있는 스토리지 기능이 가능해진다. 이러한, 스토리지 기능은 스위칭 저항체(도 1의 110)의 단면적이나 크기에 크게 제약을 받지 않아 집적도 면에서 용이하다. 즉, 스위칭 저항체(도 1의 110)를 스토리지 노드로 이용하면, 종래 유전체막을 이용한 커패시터에 있어서 커패시턴스 확보 문제 때문에 집적도가 제한되었던 문제가 해결될 수 있다.
도 4를 참조하면, 예를 들어, TiAlOx를 스위칭 저항체(도 1의 110)로 사용한 경우의 전압-전류 특성이 도 3과 유사한 히스테레시스를 나타내는 것을 알 수 있다.
하지만, 도 3 및 도 4는 스위칭 저항체(도 1의 110)의 예시적인 전압-전류 특성을 나타낸다. 스위칭 저항체(도 1의 110)는 문턱전압에 따라 저항 변화를 보이는 물질이 널리 사용될 수 있다. 이러한, 인가 전압에 따른 저항 변화는 예를 들어, 입계(grain boundary)와 같은 결함에서의 조성 불균일에 따른 장벽 높이 (barrier height)가 인가 전압에 따라서 변화는 특성을 이용할 수 있다.
다만, 저항 디램(도 1의 100) 소자로 사용되는 스위칭 저항체(도 1의 110)는 비휘발성 저항 메모리(RRAM)에서와 같이, 인가 전압이 제거된 경우에도 안정적으로 저항 변화가 남아 있을 필요는 없다. 예를 들어, 스위칭 저항체(도 1의 110)는 전압이 제거되고, 시간이 지나감에 따라서 저항이 기록 동작 전으로 복원될 수 있다.
이하에서는 도 5 내지 도 7을 참조하여, 저항 디램 소자(도 1의 100)의 동작 방법을 설명한다.
도 5는 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 쓰기 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 5를 참조하면, 기록 동작은 스위칭 저항체(도 1의 110)에 펄스형 기록 전압(Vw)을 인가하여 수행하는 것이 바람직하다.
보다 구체적으로는, 제어 소자(도 1의 120) 예를 들어 트랜지스터는 턴-온 시켜, 파워 라인(도 1의 130)의 기록 전압(Vw)이 스위칭 저항체(도 1의 110)에 인가되도록 한다. 기록 전압(Vw)은 문턱전압(도 1의 Vr)보다는 큰 전압이다. 보다 구체적으로는 임계 전압(도 3의 Vo) 또는 그 부근 전압이 된다.
이때, 스위칭 저항체(도 1의 110)의 컨덕턴스(conductance, 1/R) 또는 스위칭 저항체(도 1의 110)를 통한 전류는, 기록 전압(Vw)이 인가되는 동안은 높아졌다가 기록 전압(Vw)이 제거됨에 따라서 천천히 감소한다. 스위칭 저항체(도 1의 110) 의 컨덕턴스의 감소 속도를 느리게 함으로써 기록 동작의 효율을 높일 수 있다. 이때, 스위칭 저항체(도 1의 110)의 컨덕턴스, 즉 스위칭 저항체(도 1의 110)를 통한 전류가 너무 낮아지면 리프레시(refresh) 동작이 필요해진다.
도 6은 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 리프레시 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 6을 참조하면, 기록 동작 후 스위칭 저항체(도 1의 110)의 컨덕턴스가 임계값으로 감소되면, 기록 전압(Vw)과 같은 전압으로 리프레시 전압(Vw)을 인가하여 리프레시 동작을 수행한다.
주기적인 리프레시 동작을 통해서, 스위칭 저항체(도 1의 110)의 컨덕턴스 즉, 스위칭 저항체(도 1의 110)를 통한 전류를 임계값 이상으로 유지하여 기록 상태를 유지할 수 있다.
도 7은 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 소거 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 7을 참조하면, 스위칭 저항체(도 1의 110)에 펄스형 기록 전압(Vw)이 인가됨에 따라 기록 상태가 된다. 이 후, 기록 상태를 소거하기 위해서는 스위칭 저항체(도 1의 110)에 소거 전압(Ve)을 인가한다.
소거 전압(Ve)은 도 3에서의 문턱전압(Vr) 이하의 전압이 될 수 있다. 하지만, 소거 전압(Ve)은 소거 속도를 높이기 위해서 펄스형 음의 전압인 것이 바람직하 다. 소거 전압(Ve)이 인가됨에 따라, 천천히 감소하던 스위칭 저항체(도 1의 110)의 컨덕턴스는 급격하게 감소한다. 이후에는 소거 상태가 유지된다.
한편 읽기 동작은 제어 소자(도 1의 120), 예를 들어 트랜지스터를 턴-온 시키고, 스위칭 저항체(도 1의 110)에 읽기 전압을 인가하여 흐르는 전류를 감지하는 방식으로 수행한다. 읽기 전압은 소거 전압(Ve)과 기록 전압(Vw)의 사이 전압이 되는 것이 바람직하다. 즉, 읽기 전압은 소거 상태와 기록 상태에 따른 저항 상태의 변화를 읽을 수 있는 전압이 된다.
전술한 바와 같이, 저항 디램 소자(도 1의 100)를 이용하여 기록 동작, 소거 동작, 리프레시 동작 및 읽기 동작이 신뢰성 있게 수행될 수 있다.
도 2는 본 발명의 실시예에 따른 저항 디램 소자(200)를 보여주는 단면도이다. 도 2를 참조하면, 반도체 기판(205)의 소자분리영역(210)에 의해 활성영역(215)이 한정되어 있다. 활성영역(215) 내에는 소오스/드레인부(220)가 형성되어 있고, 소오스/드레인부(220)사이의 활성영역(215) 상에 게이트(230)가 형성되어 있다. 즉, 게이트(230)에 인가되는 전압에 따라서, 소오스/드레인부(220) 사이에서 전류의 흐름이 차단되거나 또는 인가되는, 트랜지스터가 형성된다.
스위칭 저항체(260)는 도전성 하부 전극(250) 및 플레이팅 패드(plating pad)로 이용되는 도전성 상부 전극(280)에 개재되어 있다. 상부 전극(280)과 스위칭 저항체(260) 사이에는 도 2에 도시된 바와 같이 도전성 제 1 콘택(270)이 더 개재되어 있을 수 있다. 하부 전극(250)은 도전성 제 2 콘택(240)을 통해 소오스/드 레인부(220)와 연결되어 있다. 전극들(250, 280)은 백금(Pt)으로 형성될 수 있다.
스위칭 저항체(260)는 도 1에서 설명된 스위칭 저항체(110)와 동일하다. 따라서, 스위칭 저항체(260)에 대한 설명은 도 1 및 해당 설명을 참조할 수 있고, 그 동작 원리는 도 3, 도 4 및 해당 설명을 참조할 수 있다.
한편, 상부 전극(280)과 반도체 기판(205) 사이에는 게이트(230), 콘택들(240, 270). 및 하부 전극(250)들 각각을 절연시키기 위한 절연막층(290)이 더 형성되어 있을 수 있다.
저항 디램 소자(200)의 동작 방법은 도 1의 저항 디램 소자(100)와 유사하다. 따라서, 저항 디램 소자(200)의 동작 방법은 도 5 내지 도 7 및 해당 설명을 참조하여 해당 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있음은 자명하다.
예를 들어 보면, 저항 디램 소자(200)의 동작에 있어서, 제어 소자(도 1의 120)의 턴-온은 게이트(230)에 턴-온 전압을 인가하여 수행할 수 있다. 또한, 스위칭 저항체(260)에 동작 전압(예를 들어, 기록 전압 또는 소거 전압)을 인가하는 것은 소오스/드레인부(220)에 인가된 동작 전압이 전극들(250, 280) 사이에 인가되도록 함으로서 수행할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 따른 저항 디램 소자는 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스위칭 저항체를 스토리지 노드로 이용한다. 이에 따라, 스위칭 저항체를 이용하여, 2 디지트 이상의 신뢰성 있는 스토리지 기능이 가능해진다. 이러한, 스토리지 기능은 스위칭 저항체의 단면적이나 크기와 같은 요소에 크게 제약을 받지 않아 집적도 면에서 용이하다.
즉, 스위칭 저항체를 스토리지 노드로 이용하면, 종래 유전체막을 이용한 커패시터에 있어서 커패시턴스 확보 문제 때문에 집적도가 제한되었던 문제가 해결될 수 있다.
또한, 저항 디램 소자는 스위칭 저항체의 문턱전압보다 큰 임계 전압을 기록 전압으로 인가하여 기록 동작 또는 리프레시 동작을 수행할 수 있으며, 문턱전압보다 낮은 전압, 바람직하게는 음의 전압을 인가하여 소거 동작을 신뢰성 있게 수행할 수 있다.

Claims (20)

  1. 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체; 및
    상기 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자;를 포함하고,
    상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 요소이고, TiAlOx 로 형성된 것을 특징으로 하는 저항 디램 소자(RDRAM).
  2. 반도체 기판의 소자분리영역에 의해 정의되는 활성영역;
    상기 활성영역 상의 게이트;
    상기 활성영역 상에 형성되고, 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체;
    상기 스위칭 저항체 상부 및 하부에 형성되는 전극들; 및
    상기 하부 전극과 상기 활성영역을 연결하는 콘택;을 포함하고,
    상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 요소이고, TiAlOx 로 형성된 것을 특징으로 하는 저항 디램 소자.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서, 상기 제어 소자는 전계효과 트랜지스터인 것을 특징으로 하는 저항 디램 소자.
  12. 제 2 항에 있어서, 상기 전극들은 백금(Pt)으로 형성된 것을 특징으로 하는 저항 디램 소자.
  13. 제 1 항의 저항 디램 소자의 동작 방법으로서,
    기록 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 기록 전압을 인가하여 수행하고,
    소거 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 소거 전압을 인가하여 수행하고,
    읽기 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 읽기 전압을 인가하여 수행하고,
    리프레시 동작은 상기 제어 소자를 턴-온 시키고, 상기 스위칭 저항체에 리프레시 전압을 인가하여 수행하는 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  14. 제 13 항에 있어서, 상기 기록 전압은 상기 문턱전압보다 큰 양의 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  15. 제 14 항에 있어서, 상기 기록 전압은 펄스형 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  16. 제 13 항에 있어서, 상기 소거 전압은 음의 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  17. 제 16 항에 있어서, 상기 소거 전압은 펄스형 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  18. 제 13 항에 있어서, 상기 읽기 전압은 상기 소거 전압보다 크고, 상기 기록 전압보다 작은 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  19. 제 13 항에 있어서, 상기 리프레시 전압은 상기 문턱전압보다 큰 양의 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
  20. 제 19 항에 있어서, 상기 리프레시 전압은 펄스형 전압인 것을 특징으로 하는 저항 디램 소자의 동작 방법.
KR1020050007622A 2005-01-27 2005-01-27 저항 디램 소자 및 그 동작 방법 Expired - Fee Related KR101100422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007622A KR101100422B1 (ko) 2005-01-27 2005-01-27 저항 디램 소자 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007622A KR101100422B1 (ko) 2005-01-27 2005-01-27 저항 디램 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20060086996A KR20060086996A (ko) 2006-08-02
KR101100422B1 true KR101100422B1 (ko) 2011-12-30

Family

ID=37175998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007622A Expired - Fee Related KR101100422B1 (ko) 2005-01-27 2005-01-27 저항 디램 소자 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR101100422B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816759B1 (ko) * 2006-11-09 2008-03-25 삼성전자주식회사 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
KR100901699B1 (ko) * 2007-07-11 2009-06-08 한국전자통신연구원 금속-절연체 상전이 메모리 셀 및 그의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005425A (ko) * 2002-07-10 2004-01-16 삼성전자주식회사 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법
WO2004034482A2 (en) * 2002-10-11 2004-04-22 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
KR20040054250A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 상전이 메모리 셀 및 그 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040005425A (ko) * 2002-07-10 2004-01-16 삼성전자주식회사 한 개의 트랜지스터와 데이터 저장 수단으로 한 개의저항체를구비하는 메모리 소자 및 그 구동 방법
WO2004034482A2 (en) * 2002-10-11 2004-04-22 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
KR20040054250A (ko) * 2002-12-18 2004-06-25 삼성전자주식회사 상전이 메모리 셀 및 그 형성방법

Also Published As

Publication number Publication date
KR20060086996A (ko) 2006-08-02

Similar Documents

Publication Publication Date Title
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
US7939816B2 (en) Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same
US8467227B1 (en) Hetero resistive switching material layer in RRAM device and method
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
US7772029B2 (en) Memory element and memory device comprising memory layer positioned between first and second electrodes
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
KR100764343B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN102263122B (zh) 非易失性存储装置
KR100738070B1 (ko) 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
WO2016129306A1 (ja) 選択素子およびメモリセルならびに記憶装置
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2006295157A (ja) 直列連結構造の抵抗ノードを有するメモリ素子
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2007110083A (ja) 金属−絶縁体転移膜の抵抗体を含む半導体メモリ素子
KR100744566B1 (ko) 금속산화물을 이용한 게이트 스택, 이를 포함하는트랜지스터 일체형 메모리 소자 및 그 메모리소자의구동방법
CN1841754B (zh) Nor型混合多位非易失性存储器件及其操作方法
JP2008135659A (ja) 記憶素子、記憶装置
CN109791791B (zh) 非易失性存储装置、以及驱动方法
JP4625038B2 (ja) メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法
KR101100422B1 (ko) 저항 디램 소자 및 그 동작 방법
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
KR101974777B1 (ko) 비휘발성 메모리 기능을 갖는 트랜지스터 및 이의 작동 방법
JP5092355B2 (ja) 記憶装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050127

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100115

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050127

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20111130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20111222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20111223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20141119

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20151118

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20161121

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20171121

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20181119

Start annual number: 8

End annual number: 8

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20211002