CN102263122B

CN102263122B - 非易失性存储装置

Info

Publication number: CN102263122B
Application number: CN201010194145.1A
Authority: CN
Inventors: 陈逸舟; 简维志; 李峰旻
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2010-05-28
Filing date: 2010-05-28
Publication date: 2012-12-12
Anticipated expiration: 2030-05-28
Also published as: CN102263122A

Abstract

一种存储装置，其包括一存储单元阵列，每一存储单元能够储存多位数据。每一存储单元包含可编程晶体管，其与电阻值切换装置串联。晶体管的阈值电压可在与各存储状态相关联的多个不同阈值电压之间切换。电阻值切换装置可在多个与各存储状态相关联的不同电阻值之间切换。

Description

非易失性存储装置

技术领域

本发明是有关于一种电子存储装置，且特别是有关于适于作为非易失性存储装置的半导体存储装置。

背景技术

电子存储装置是众所周知，见于各种电子系统中。例如，在计算机和其它计算装置中具有电子存储装置(有时称为计算机存储器)。很多可移动或独立的电子存储装置例如是存储卡或固态数据存储系统已广为人知。例如，在数字相机中可以使用移动存储卡来存储照片或以数字视讯记录器(digital video recorder)来存储数字录像机(digital video recorder)所记录的电影。

大多数电子存储装置可以分类为易失性或非易失性。一般来说，易失性电子存储装置需要电力以维持所存储的讯息。易失性电子存储装置的实例如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)，这些计算机存储装置只在计算机开机时保留所存储的数据，并且当计算机关机或断电时丢失所存储的数据。相反地，一般来说非易失性电子存储装置能够在没有外部电源情况保留所储存的数据。非易失性存储器的实例例如是存储卡，例如常用在数字相机中的存储卡。相机可使用这种存储卡来记录照片，且即使将存储卡从相机中移出仍可保留照片资料。

随着系统中电子存储装置功能的增强，数据储存容量的需求亦随的增加。举例来说，功能更强大的计算机和软件通常会具有更多的随机存取存储器(random access memory，RAM)以使其更好操作；具有更大储存容量存储卡的高分辨率摄影机可以提供更大的图片和影片档案。因此，这种趋势使电子存储装置业一直设法增加存储装置的数据储存容量。然而，它不是简单地增加足够的容量就可以达成。在数据的储存容量增加时，通常同样需要维持令人满意的存储装置的尺寸，甚至还必须使得存储装置的尺寸变得更小。因此，另一种趋势则是在一给定的尺寸下，增加数据的存储量，也就是，增加位密度。另一方面，需要考虑的则是成本。举例来说，当位密度增加时，仍必须维持或降低电子存储装置的成本。换言的，所期望的是能够降低电子存储装置的位成本(每一位的成本)。此外，还需要考虑的则是相关的性能表现，例如可以更快的存取电子存储装置中的数据。

增加位密度的方法可以透过减少个别存储单元(memory cell)的尺寸来达成。例如，随着制造方法的改进，可形成小型结构，从而允许制造更小的存储单元。然而，一些预测显示，在未来使用这种方法的位成本将会增加，这是因为在某些点上，工艺成本增加的速度会比存储单元减小速率来得快。因此，亟需寻找各种替代的方法来增加电子存储装置的位密度。

发明内容

下文描述与存储装置有关的存储装置与方法。根据本发明所揭露的一方式，存储装置可包括存储单元阵列，其中每一存储单元各自包括晶体管以及与所述晶体管串联的电阻值切换装置(resistanceswitching device)。所述晶体管与所述电阻值切换装置可以各自有独立地储存一个或多位数据的能力。所述晶体管可以包括第一端、第二端以与栅极端，且晶体管可以经配置在各存储状态相关联的多个不同阈值电压之间切换。所述电阻值切换装置可以与所述晶体管的所述第一与第二端的其中一个串联。所述电阻值切换装置可以经配置在各存储状态相关联的多个不同电阻值之间切换。所述电阻值切换装置可以包括第一存储层、第二存储层以及形成在所述第一存储层与所述第二存储层之间的介质层。

根据本发明所揭露的另一方式，存储装置可以包括第一控制线、第二控制线以及与所述第一控制线和所述第二控制线通讯的存储单元。所述存储单元包括晶体管以及与此晶体管串连的电阻值切换装置。所述晶体管与所述电阻值切换装置可以各自有独立地储存一个或多位数据的能力。所述晶体管可以包括第一端、第二端以与栅极端。所述晶体管可以经配置在各存储状态相关联的多个不同阈值电压之间切换。所述电阻值切换装置可以与所述第一控制线以及所述晶体管的所述第一端串联。所述电阻值切换装置可以经配置在各存储状态相关联的多个不同电阻之间切换。所述电阻值切换装置可以包括第一存储层、第二存储层以及形成在所述第一存储层与所述第二存储层之间的介质层。

根据本发明所揭露的再一方式，提供读取与写入存储单元的方法，用以读取与写入至一存储单元，所述存储单元包括晶体管以及与所述晶体管串联的电阻值切换装置，其中所述晶体管与所述电阻值切换装置可以各自有独立地储存一个或多位数据的能力。例如，根据本发明所揭露的一方式，读取方法可以包括侦测存储单元的晶体管的启使电压，所述晶体管经配置在各存储状态相关联的多个不同阈值电压之间切换。所述读取方法也可以包括侦测所述存储单元的电阻值切换装置的电阻，所述电阻值切换装置经配置在各存储状态相关联的多个不同电阻之间切换。所述电阻值切换装置可以包括第一存储层、第二存储层以及形成在所述第一存储层与所述第二存储层之间的介质层。在下文题名为[具体实施方式」中，特举这些或其它的特征、方式以及本发明的实施例，作详细说明如下。

附图说明

图1为根据本发明实施例所绘示的存储装置的框图；

图2为根据本发明实施例所绘示的存储单元的示意图；

图3A和图3B为根据图2所示电阻值切换装置的某些实施例所绘示的电阻值切换装置示意图；

图4A至图4E为图3A和图3B中所示电阻值切换装置的对称双态实施例的电阻值切换特性；

图5绘示在图3A和图3B中所示电阻值切换装置的对称双态实施例的存储状态与施加电压之间的图形关系；

图6绘示在图3A和图3B所示读取电阻值切换装置的对称双态实施例的读取方法的流程图；

图7绘示在图3A和图3B所示电阻值切换装置的对称三态实施例的切换特性；

图8绘示在图3A和图3B所示电阻值切换装置的非对称双态实施例的切换特性；

图9绘示在图3A和图3B所示电阻值切换装置的非对称双状态/三状态实施例的切换特性；

图10是根据图8所示非对称实施例所绘示的读取电阻值切换装置的流程；

图11是根据图2所示电阻值切换装置实施例所绘示的电阻值切换装置示意图；

图12绘示图11所示电阻值切换装置在编程操作和读取操作期间电压与电流的关系；

图13是根据图2所示电阻值切换装置实施例所绘示的电阻值切换装置示意图；

图14是绘示图13所示电阻值切换装置的对称、双PMC(dual-PMC)实施例的上部PMC结构的电阻切换特性；

图15绘示图13所示电阻值切换装置的对称、双PMC实施例的下部PMC结构的电阻值切换特性；

图16是绘示双PMC结构的电阻值切换关系图，此双PMC结构包括具有图14和图15分别所示的电阻值切换特性的上部和下部PMC结构；

图17是绘示根据图16所示用在电阻值切换装置中读取方法的流程图；

图18是绘示图13所示电阻值切换装置的非对称、双PMC实施例的上部PMC结构的电阻值切换特性；

图19是绘示图13所示电阻值切换装置的非对称、双PMC实施例的下部PMC结构的电阻值切换特性；

图20绘示双PMC(dual-PMC)结构的电阻值切换关系图，此双PMC结构包括具有图18和图19分别所示的电阻值切换特性的上部和下部PMC结构；

图21是根据图20所示电阻值切换装置所绘的读取流程的流程图；

图22是根据图2所示电阻值切换装置的数个实施例所绘示的电阻值切换装置的示意图；

图23为图22所示电阻值切换装置实施例的上部存储结构的电阻值切换特性；

图24绘示图22所示电阻值切换装置实施例的下部存储结构的电阻值切换特性；

图25绘示电阻值切换装置的电阻值切换特性，此电阻值切换装置包括具有图23和图24分别所示的电阻值切换特性的上部存储结构和下部存储结构；

图26是根据图25所示电阻值切换装置所绘示的读取流程的流程图；

图27绘示图22所示电阻切值换装置实施例的上部存储结构的电阻值切换特性；

图28绘示图22所示电阻值切换装置实施例的下部存储结构的电阻值切换特性；

图29绘示电阻值切换装置的电阻值切换特性，此电阻值切换装置包括具有图27和图28分别所示的电阻值切换特性的上部存储结构和下部存储结构；

图30是根据图29所示电阻值切换装置所绘示的读取流程的流程图；

图31绘示图2所示存储单元的编程流程的流程图；

图32绘示图2所示存储单元的读取流程的流程图；

图33绘示图2所示存储单元的一实施例的I-V图；

图34绘示图2所示存储单元的另一实施例的I-V图。

【主要组件符号说明】

100：存储装置

102：存储阵列

104：行译码器(column decoder)

106：感测放大器(sense amplifier)

108：列译码器(row decoder)

110：源极开关(source switch)

BL0-BL5：位线

SL：源极线

WL0-WL4：字线

112：存储单元

120：晶体管

122、122a、122b、122c、122d：电阻值切换装置

130：衬底

132：内金属介电层

134：第一电极层

136：氧化钨层

138：第一介电层

140：第二介电层

142：第二电极层

144：第一界面区

146：第二界面区

V1、V2：负电压

V3、V4：正电压

R1、R2：电阻

R _RESET、R_RESET、R _SET、R_SET：状态

V_DETERMINE：电压

200：编程电阻值切换装置

202：读取电阻值

204：结束(R_SET或R _SET)

206：施加V_DETERMINE

208：读取电阻值

210：结束(R_RESET)

212：重新编程至R _RESET

214：结束(R _RESET)

R _RESET1、R_RESET1、R _RESET2、R_RESET2：状态

300：编程电阻值切换装置

302：读取电阻值

304：结束(R_SET或R _SET)

306：结束(R_RESET)

308：结束(R _RESET)

402：衬底

404：内金属介电层

406：第一电极层

408：导电拴层

410：第一介电层

412：第二介电层

414：固体电解质层

416：第二电极层

452：衬底

454：内金属介电层

456：第一电极层

458：导电拴层

460：第一介电层

462：第二介电层

464：第一固体电解质层

466：第二电极层

468：第二固体电解质层

470：第二电极层

V_S1、V_S3：正电压

V_S2、V_S4：负电压

A、B、C、D：存储状态

500：编程电阻值切换装置

502：读取电阻值

504：结束(R_RESET+R _RESET)

506：施加V_DETERMINE

508：读取电阻值

510：结束(R_RESET+R _SET)

512：重新编程至R_SET+R _RESET

514：结束(R_SET+R _RESET)

600：编程电阻值切换装置

602：读取电阻值

604：结束(R_RESET+R _RESET)

606：结束(R_RESET+R _SET)

608：结束(R_SET+R _RESET)

652：上部存储结构

654：下部存储结构

+V _SET、+V_RESET：正电压

-V _RESET、-V_SET：负电压

700：编程电阻值切换装置

702：读取电阻值

704：结束(R_SET+R _SET)

705：结束(R_RESET+R _RESET)

706：施加V_DETERMINE

708：读取电阻值

710：结束(R_RESET+R _SET)

712：重新编程至R_SET+R _RESET

714：结束(R_SET+R _RESET)

800：编程电阻值切换装置

802：读取电阻值

804：结束(R_SET+R _SET)

805：结束(R_RESET+R _RESET)

806：施加V_DETERMINE

808：读取电阻值

810：结束(R_RESET+R _SET)

812：重新编程至R_SET+R _RESET

814：结束(R_SET+R _RESET)

900：编程开始

902：擦除状态？

904：擦除

906：编程Vt

908：编程R

910：编程结束

950：读取开始

952：读取Vt、R

954：读取结束

R1～R4：电阻值

V_tL1～V_tL4：阈值电压

具体实施方式

图1为根据本发明实施例所绘示的存储装置100的框图。存储装置100可以包括存储阵列(memory array)102、行译码器(columndecoder)104、感测放大器(sense amplifier)106、列译码器(rowdecoder)108、以及源极开关(source switch)110。存储阵列102可以包括多个存储单元112。

存储装置100的配置可使得存储单元112的排列方式类似具有排列成行和列的字线(word lines)WL0-WL4、位线(bit lines)BL0-BL5以及源极线(source lines)SL的NOR闪存架构。存储阵列102的位线BL0-BL5可以连接至感测放大器106。字线(word lines)WL0-WL4可以连接至列译码器108。源极线SL可以连接至源极开关110。在地址/控制线可输送地址讯号和控制讯号，以将地址讯号和控制讯号输入存储装置100，并连接至行译码器104、感测放大器106、列译码器108及源极开关110，并且除此的外，可以用来读写存取存储阵列102。

行译码器104可以通过控制和行选择线(column select lines)的讯号(column select signal)而连接至感测放大器106。感测放大器106可配置成经由输入/输出(I/O)的数据线来接收给存储阵列102的输入数据以及来自存储阵列102的输出数据。

图2绘示根据本发明实施例的存储单元112的示意图。存储单元112包括晶体管120和电阻值切换装置122。

晶体管120可配置成栅极连接至字线WLn，漏极连接至电阻值切换装置122，以及源极连接至源极线SL。晶体管120可以是一浮栅、n型晶体管、p型晶体管或Fin-FET配置成晶体管120的阈值电压Vt可在两个值或更多值之间改变，其中阈值电压Vt的某些数值与各自的存储单元状态有关。例如，晶体管120可以是单阶存储单元(single-level cell，SLC)浮栅(floating gate)晶体管、多阶存储单元(multi-level cell，MLC)浮栅晶体管、纳米晶体快闪(nano-crystalflash)晶体管，或氮化物捕捉装置(nitride trap device)。

因此，晶体管120可配置成在一或多位置存储多个阈值电压Vt的状态。例如，在一些实施例中，晶体管120可配置成1位的存储装置，能够被编程成两种不同的阈值电压Vt的其中之一。这些实施例可以包括晶体管120是单阶存储单元浮栅晶体管的实施例。在一些实施例，例如，晶体管120可经配置为2位的存储装置，能够被编程在四种不同阈值电压Vt的其中之一。这些实施例可以包括晶体管120是多阶存储单元浮栅晶体管的实施例。晶体管120的实施例包括一个浮栅装置，浮栅装置可以利用热电子注入来进行编程以及利用Fowler-Nordheim(FN)电子穿隧(electron tunneling)来进行擦除。

电阻值切换装置122可以连接在位线BLn和晶体管120的漏极之间。电阻值切换装置122可配置成电阻值切换装置122的电阻在多个电阻值之间改变，其中某些电阻值与各自的存储单元状态有关。例如，电阻值切换装置122可以例如是Lee等人在美国专利第7524722号所描述的电阻式存储装置，在此一并纳入参考。

因此，在一些实施例，存储单元112可配置成存储一个或多位。例如，在一些实施例，晶体管120可配置成在两种存储状态之间切换，且电阻值切换装置122可配置成在两种存储状态之间切换，使得存储单元112是2位的存储装置，能够总共有4种存储状态。

图33绘示一实施例的I-V曲线，其中晶体管120可配置为在与各自阈值电压V_t1-V_t4相关的4(2^2)种存储状态之间切换。电阻值切换装置122可配置为在与各自电阻值R1-R4相关的4(2^2)种存储单元状态之间的切换。因此，晶体管120能够储存两位数据。总共，本实施例的晶体管120与电阻值切换装置122提供存储单元112能有总共2^(2+2)＝16种存储单元状态的能力，因此提供4位的存储单元112。

图34绘示一实施例的I-V曲线，其中晶体管120可以是多阶单元而经配置为与各自阈值电压相关的16(2^4)种存储状态之间切换。阈值电压包括每一阶四个阈值电压(V_tL1-V_tL4)。电阻值切换装置122可配置为在与各自电阻值R1-R4相关的4(2^2)种存储单元状态之间的切换。因此，晶体管120能够储存四位数据且电阻值切换装置122能够储存两位数据。总共，本实施例的晶体管120与电阻值切换装置122提供存储单元112能有总共2^(4+2)＝64种存储单元状态的能力，因此提供6位的存储单元112。二者择一地，电阻值切换装置122可以经配置为8(2^3)种存储状态之间切换。上述的实施例，晶体管120与电阻值切换装置122提供存储单元112能有总共2^(4+3)＝128种存储单元状态的能力，因此提供7位的存储单元112。

进一步实施例可以包括一个晶体管120经配置在一组选定的编号N1阈值电压与各自的存储状态之间进行切换，电阻值切换装置122经配置在一组选定的编号N2电阻与各自的存储状态之间切换，使存储单元112因而配置成具有一个总数N1+N2的存储状态。

图3A绘示电阻值切换装置122a示意图，图3A根据的是电阻值切换装置122的一些实施例。电阻值切换装置122a包括衬底130、内金属介电(intermetal dielectric，IMD)层132，第一电极层134、氧化钨层136、第一介电层138、第二介电层140和第二电极层142。

衬底130可以是硅衬底132，并且内金属介电层132可以是由已知方法，例如透过化学气相沉积(chemical vapor deposition，CVD)形成在衬底130上的氧化层或其它电性绝缘层(electrically-insulatinglayer)。

第一电极134可以由氮化钛(titanium nitride，TiN)形成，并由CVD或物理气相沉积(physical vapor deposition，PVD)沉积在IMD层132上。另外，第一电极134的材料可包括掺杂多晶硅(dopedpolysilicon)、铝(aluminum)、铜(copper)或氮化钽(tantalum nitride，TaN)。

氧化钨层136形成在第一电极134的上方。第一介电层138和第二介电层140位于氧化钨层136的侧面且形成在第一电极134上。介电层138和140可以包含，例如，二氧化硅(SiO₂)、氮化硅(Si₃N₄)或类似的绝缘材料。氧化钨层136、第一介电层138和第二介电层140所组成的结构的形成方法，可以先在第一电极的上方形成用来作为介电层138和140的连续介电层，其形成的方法例如是化学气相沉积法。接着，将一部分的连续介质层移除，例如是透过光刻和蚀刻，从而在第一介电层138和第二介电层140之间形成间隙(gap)。接下来，可以在第一介电层138和第二介电层140之间的间隙的中形成氧化钨层(tungsten oxide layer)136。更具体地说，氧化钨层136的形成方法可以先在第一介电层138和第二介电层140之间的间隙沉积钨，然后进行氧化工艺，使钨被氧化。例如，可以使用热氧化方法使得氧扩散到大多数或所有的钨层，从而造成氧化钨层136的形成。

第二电极142可以是氮化钛(titanium nitride，TiN)，可以CVD或PVD法沉积在氧化钨层136上。同样地第二电极142可延伸到介电层138和140的上方。第二电极142的材料可选择性包括掺杂多晶硅、铝、铜或氮化钽(TaN)。

氧化钨层136的全部氧化可形成具有可调电阻的第一界面区144和第二界面区146。图3B绘示第一界面区144和第二界面区146的位置。第一界面区144包括在第一电极134和氧化钨层136界面的区域。第二界面区146包括在第二电极142和氧化钨层136界面的区域。

图4A至图4E绘示电阻值切换装置122a的对称双状态实施例的电阻切换特性。也就是说，在本实施例中，电阻值切换装置122a包括两界面区144和146，每一界面区有两种电阻值(存储单元状态)，每一界面区至少与另一界面区实质上对称。在另一实施例中，其包括此处所述的，可以包括未对称的实施例和/或(and/or)包括每一界面区有两种以上的电阻值者。

第一电极134和第二电极142两者之间的电阻可以透过氧化钨层136而在两电阻值R1和R2之间调整。电阻值切换装置122a的电阻值切换行为可以发生在第一界面区144或第二界面区146。如后述参考图4A至图4E的详细记载，电压脉冲可用于在第一界面区144或第二界面区146两者间做选择，以作为控制电阻值切换装置122a的切换行为的界面区。这一点很重要，因为将电阻值从R1切换到R2(反的亦然)所需要的电压，是取决于第一界面区144或第二界面区146是否为目前正在控制电阻值切换装置122a的切换行为。

图4A至图4E绘示电阻值切换装置122a的对称双状态实施例的电阻值切换特性。也就是说，在目前的实施例，电阻值切换装置122a包括两个界面区144和146，每一界面区有两种电阻值(存储状态)，每一界面区至少大致上对称其它界面区。另一实施例，包括在此所描述的，可以包括非对称和/或每一界面区包括两种以上电阻值的实施例。

第一电极134和第二电极142两者之间的电阻可透过氧化钨层136而调整在两电阻值R1和R2之间。电阻值切换装置122a的电阻值切换行为可以发生在第一界面区144或第二界面区146。如后述参考图4A至图4E的详细记载，电压脉冲可用于在第一界面区144或第二界面区146两者之间做选择，以作为控制电阻值切换装置122a的切换行为的界面区。这一点很重要，因为将电阻值从R1切换到R2(反的亦然)所需要的电压，是取决于第一界面区144或第二界面区146是否为目前正在控制电阻值切换装置122a的切换行为。

首先参阅图4A，该图绘示当第二界面区146在控制电阻值切换特性时，本实施例电阻值切换装置122a的电阻值切换特性。在这里，电阻值切换装置122a可以被控制成具有重置电阻值(reset resistance)R1或者设定电阻值(set resistance)R2。如电阻值切换装置122a的电阻值是R1，利用跨越电阻值切换装置122a施加负电压V2，如图3B所示在电压供应端和接地之间，电阻值可从R1降低到R2。同样，若电阻值切换装置122a的电阻值是R2，利用跨越电阻值切换装置122a施加正电压V4，电阻值可从R2增加到R1。

图4B绘示从第二界面区146切换控制至第一界面区144的流程。具体来说，通过跨越电阻值切换装置122a施加负电压V1，本实施例电阻值切换装置122a的电阻值切换特性的控制可以从第二界面区146切换至第一界面区144。

在图4B的切换结果如图4C所示，其中第一界面区146现在正在控制本实施例电阻值切换装置122a的电阻值切换特性。为了观察当第一界面区144正在控制时本实施例电阻值切换装置122a的电阻值切换特性以及当第二界面区146正在控制时本实施例电阻值切换装置122a的电值阻切换特性两者之间的差异性，可以将图4C所示行为与图4A做比较。现在参阅图4C，以第一界面区144进行控制，利用跨越电阻值切换装置122a施加正电压V3，电阻值可从R1降低到R2，而且通过跨越电阻值切换装置122a施加负电压V1，电阻值可从R2增加到R2。

图4D绘示从第一界面区144切换控制至第二界面区146的流程。具体来说，利用跨越电阻值切换装置122a施加正电压V4，本实施例电阻值切换装置122a的电阻值切换特性的控制可以从第一界面区144切换至第二界面区146。具体来说，利用跨越电阻值切换装置122a施加正电压V4，电阻值切换装置122a的本实施例的电阻值切换特性的控制可以从第一界面区144切换至第二界面区146。

在图4D的切换结果如图4E所示，与图4A相同，其中第二界面区146再次控制着本实施例电阻值切换装置122a的电阻值切换特性。

因此，电阻值切换装置122a可以设定为四种状态的任何一种，可以作为四种存储状态：(1)第一界面控制和电阻值＝R1(“R _RESET”状态)；(2)第一界面控制和电阻值＝R2(“R _SET”状态)；(3)第二界面控制和电阻值＝R1(“R_RESET”状态)；(4)第二界面控制和电阻值＝R2(“R_SET”状态)。R _SET与R_SET之间的状态很难区分。但是，R _RESET和R_RESET的状态能够可靠地互相区分。此外，R _RESET和R_RESET的各状态能够可靠地区别于R _SET和R_SET的状态。因此，根据本实施例，电阻值切换装置122a可以配置成作为三状态存储装置，其具有如下状态：(1)R _RESET；(2)R_RESET；(3)R _SET或R_SET。

参考图5和图6，根据三状态存储装置的实施例，描述读取电阻值切换装置122a的流程。图5绘示电阻值切换装置122a的存储状态与施加电压之间的图形关系，且图6绘示读取流程的流程图。

首先，在方块200，电阻值切换装置122a已经编程成存储单元状态(1)R _RESET、(2)R_RESET、(3)R _SET或R_SET的其中一种。此流程的其余部分将允许读取电阻值切换装置122a，以决定哪个存储状态被写入电阻值切换装置122a。在方块202，决定电阻值切换装置122a的电阻值。如图5所示，不管第一界面区144和第二界面区146的哪一个在进行控制，电阻值可以预期为较高的电阻值R _RESET/R_RESET或较低电阻值R _SET/R_SET。若侦测到较低电阻值R _SET/R_SET，此流程结束于方块204，并决定电阻值切换装置122a的存储状态为R _SET/R_SET。反的，若侦测到较高电阻值R _RESET/R_RESET，此流程继续进行，以便区分R _RESET存储状态和R_RESET存储状态。

利用确定第一界面区144和第二界面区146的哪一个正在进行控制，存储状态R _RESET可与R _RESET存储状态区分。如图6所示的流程，这是利用施加电压V_DETERMINE来实现，为此电阻值切换装置的行为将有所不同，其取决于第一界面区144和第二界面区146中的哪一个在进行控制。可以作为V_DETERMINE的电压电平的例子为如图5所示。在此，电压电平V_DETERMINE是如图4A至图4E所示的电压电平V3和V4之间的电压电平。再参考方块206可知道电阻值电平很高(例如，图4A至图4E中的R1)，可以理解电阻值切换装置122a的行为不同于跨越电阻值切换装置122a施加电压V_DETERMINE的情形，其取决于第一界面区144和第二界面区146哪一个正在进行控制。例如，根据图4A若第二界面区146在进行控制，电压V_DETERMINE的施加不会改变电阻值切换装置122a的电阻值，而偏离电阻值R1。另一方面，根据图4D，若第一界面区144在进行控制，电压V_DETERMINE的施加将改变电阻值切换装置122a的电阻值，使的从电阻值R1改变至电阻值R2。

因此，在方块206，电压V_DETERMINE被施加跨越电阻值切换装置122a，然后在方块208，测量电阻值切换装置122a的电阻。若较高电阻值R _RESET/R_RESET仍然被侦测到，可以断定第二界面区146在进行控制，这是因为电阻值没有受到V_DETERMINE的施加而改变。接着，此流程结束于方块210，并决定电阻值切换装置122a的存储状态是R_RESET存储状态。反的，若侦测到较低电阻值R _SET/R_SET，可以判断第一界面区144在进行控制，因为电阻值受到V_DETERMINE的施加而改变。请注意在这种情况下，V_DETERMINE的施加将控制从第一界面区144切换至第二界面区146。接着，此流程继续到方块212，其中切换控制被切换回第一界面区144，使得电阻值切换装置122a的存储状态不受目前读取流程影响。然后，此流程结束于方块214，并决定此电阻值切换装置122a的存储状态是R _RESET存储状态。

图7至图9绘示电阻值切换装置122a的替代实施例的电阻值切换特性。更具体地说，图7绘示电阻值切换装置122a的对称三状态实施例的切换特性；图8绘示电阻值切换装置122a的非对称双状态实施例的切换特性；以及图9绘示电阻值切换装置122a的非对称双状态/三状态实施例的切换特性。通过改变电极层134和电极层142的组成和/或氧化钨层136的组成可制造出这些和其它替代实施例。例如，其中的电极层134和电极层142由TiN形成，与R_RESET或R _RESET状态相关联的电阻可以增加或减少，视TiN的氮含量。同样，R_RESET或R _RESET状态相关联的电阻可以增加或减少，其取决于氧化钨层136的氧含量。

如图7所示的电阻值切换装置122a的对称三状态实施例的切换特性，其包括每一界面区144/146有三种电阻值(存储状态)。对于第一界面区144正在进行控制时的存储状态是R _SET、R _RESET1及R _RESET2。对于第二界面区146正在进行控制的存储状态是R_SET、R_RESET1及R_RESET2。状态R _SET及R_SET之间很难区分。但是，状态R _RESET1、R _RESET2、R_RESET1及R_RESET2能可靠地彼此区分。此外，每一种状态R _RESET1、R _RESET2、R_RESET1及R_RESET2可以可靠地与状态R _SET及R_SET区别。因此，根据目前实施例的电阻值切换装置122a可以设置成五种状态的存储装置，其具有状态(1)R _RESET1、(2)R _RESET2、(3)R_RESET1、(4)R_RESET2及(5)R _SET或R_SET。

图8所示的电阻值切换装置122a的非对称双状态实施例的切换特性，包括每一界面区144/146有三种电阻值(存储状态)，其中R_RESET电阻值可与R _RESET电阻值区分。对于第一界面区144正在进行控制的存储状态是R _SET及R _RESET。对于第二界面区1465正在进行控制的存储状态是R_SET及R_RESET。状态R _SET及R_SET之间很难区分。但是，状态R _RESET及R_RESET能可靠地彼此区分。此外，状态R _RESET及R_RESET中的每一个可以与状态R _SET及R_SET可靠地区分。因此，根据目前实施例的电阻值切换装置122a可以设置成三种状态的存储装置，其具有状态(1)R _RESET、(2)R_RESET及(3)R _SET或R_SET。

图10是根据图8的非对称实施例所绘示的读取电阻值切换装置122a的流程。首先，于方块300，电阻值切换装置122a已经编程成存储状态(1)R _RESET、(2)R_RESET及(3)R _SET或R_SET的其中一种。此流程的其余部分将允许读取电阻值切换装置122a，以确定哪一个存储状态被写入电阻值切换装置122a。在方块302，确定电阻值切换装置122a的电阻。如图8所示，不管第一界面区144和第二界面区146中的哪一个正在进行控制，电阻可以预期为第一电阻R _RESET、第二电阻R_RESET或第三电阻R _SET/R_SET的其中之一。若电阻值R _SET/R_SET被侦测出，此流程于方块304结束，并确定电阻值切换装置122a的存储状态为R _SET/R_SET。若电阻值R_RESET被侦测出，此流程于方块306结束，并确定电阻值切换装置122a的存储状态为R_RESET。若电阻值R _RESET被侦测出，此流程于方块308结束，并确定电阻值切换装置122a的存储状态为R _RESET。

再次参照图9，电阻值切换装置122a的非对称双状态/三状态实施例的切换特性图包括两个与第一界面区144相关联的电阻值(存储状态)以及三个与第二界面区146相关联的电阻值(存储状态)。对于第一界面区144正在进行控制时的存储状态为R _SET及R _RESET。对于第二界面区146正在进行控制时的存储状态为R_SET、R_RESET1及R_RESET2。状态R _SET和R_SET之间很难区分。但是，状态R _RESET、R_RESET1及R_RESET2能可靠地彼此区分。此外，可以可靠地从R _SET及R_SET状态区别状态R _RESET、R_RESET1及R_RESET2中的每一个。因此，根据本实施例的电阻值切换装置122a可以设置成作为四状态存储装置，其具有状态(1)R _RESET、(2)R_RESET1、(3)R_RESET2及(4)R _RSET或R_SET。

图11是根据电阻值切换装置122某些实施例所绘示的电阻值切换装置122b的示意图。电阻值切换装置122b包括一个可编程金属化存储单元(programmable metallization cell，PMC)。电阻值切换装置122b包括衬底402、金属层间介电(intermetal dielectric，IMD)层404、第一电极层406、导电插塞层(conductive plug layer)408、第一介电层410、第二介电层412，固态电解质层(solid electrolyte layer)414及第二电极层416。

衬底402可以是硅衬底(silicon substrate)，金属层间介电层404可以通过已知方法，例如化学气相沉积(chemical vapor deposition，CVD)法将氧化层或其它电绝缘层形成在衬底402上。

第一电极层406的材料可以是氮化钛(TiN)，其位于IMD层404上，可通过CVD或物理气相沉积(physical vapor deposition，PVD)法来形成的。或者，第一电极406的材料可包括掺杂多晶硅、铝、铜或氮化钽(TaN)。

导电插塞层408形成在第一电极406上。第一介电层410和第二介电层412位于导电插塞层408的侧面且形成在第一电极406上。介电层410和介电层412可以包含，例如，二氧化硅(SiO₂)、氮化硅(Si₃N₄)、或类似的绝缘材料。导电插塞层408可以包含钨。导电插塞层408、第一介电层410及第二介电层412所组成的结构的形成方法，可以先在第一电极406之上形成用来作为介电层410和412的连续介电层，其形成的方法例如是化学气相沉积法。接着，将一部分的连续介质层移除，例如透过光刻和蚀刻，从而在第一介电层410和第二介电层412之间形成间隙。接下来，可以在第一介电层410和第二介电层412之间的间隙中形成导电插塞层408。更具体地说，导电插塞层408的形成可以在第一介电层410和第二介电层412之间的间隙的中沉积导电插塞层408的材料。

固态电解质层(solid electrolyte layer)414可透过沉积方式形成在导电插塞层408上。固态电解质层414还可以延伸到介电层410和412上。固态电解质层414可包括过渡金属氧化物(transition metaloxide)或包含至少一个硫元素的材料。例如，固态电解质层414可以包含GeS/Ag或GeSe/Ag。

第二电极层416可在在固态电解质层414上。第二电极层416可以是可氧化电极。第二电极层416可以包含可氧化电极材料，如银、铜或锌。

图11所示的电阻值切换装置122b的实施例构成一个单一PMC结构。图12显示电阻值切换装置122b的单一PMC实施例在编程操作和读取操作的期间所产生的电压与电流图。确切的电压和电流电平可以从图12所示的内容加以改变。

一开始，电阻值切换装置122b可能没有编程，因此可能具有较高的电阻值。若在第二电极层416施加较高的电压并且在第一电极层406施加较低的电压，直到被施加一组阈值电压(V1或可编程电压)，没有电流可流过电阻值切换装置122b。在实施例中，该组阈值电压V1可以如约0.7伏特。当施加电压升高超过阈值电压V1，电流可能流动，直到达到工作电流IW和可被编程电路所束缚(例如，受限制)。在一个实施例中，电压也可降低到0伏特，由此电流降至0安培，从而完成了电阻值切换装置122b的编程。

若要侦测或读取存储单元状态时，感测电压(VS)可施加于电阻值切换装置122b。该测应电压VS可能低于阈值电压V1。在说明例子中，感测电压VS可以如约0.3伏特。当电阻值切换装置122b如上所述一般被编程(设定，SET)并且感测电压VS施加于电阻值切换装置122b时，工作电流IW可以流过电阻值切换装置122b。如电阻值切换装置122b不是被编程(重置，RESET)，当施加感测电压VS时，电阻值切换装置122b只有很少或根本没有电流流过。

在一实施例中，一较低的电压，如负电压(也称为重置阈值电压(reset threshold voltage))可施加于电阻值切换装置122b，以擦除或重置编程状态。在说明的例子中，重置阈值电压可以如约-0.3伏特。当于重置阈值电压施加于电阻值切换装置122b时，负电流可以流过电阻值切换装置122b。当负电压下降到低于重置阈值电压时，电流可能会停止流动(即减少至0安培)。在重置阈值电压已经施加于电阻值切换装置122b后，电阻值切换装置122b可如先前的编程操作一般，具有相同的高电阻，由此擦除或重置存储在电阻值切换装置122b的值。

图13是根据电阻值切换装置122的某些实施例所绘示的电阻值切换装置示意图。电阻值切换装置122c包括一个双PMC(dual-PMC)结构。电阻值切换装置122c包括衬底452、金属层间介电(IMD)层454，第一电极层456、导电插塞层458、第一介电层460、第二介电层462、第一固态电解质层464、第二电极层466、第二固态电解质层468及第三电极层470。

衬底452可以是硅衬底，金属层间介电层454可以通过已知方法，例如化学气相沉积(chemical vapor deposition，CVD)法将氧化层或其它电绝缘层形成在衬底452上。

第一电极层456的材料可以是氮化钛(TiN)，其位于在IMD层454上，可通过CVD或物理气相沉积(PVD)法来形成的。或者，第一电极层456的材料可包括掺杂多晶硅、铝、铜、或氮化钽(TaN)。

导电插塞层458形成于第一电极456上。第一介电层460和第二介电层462位于导电插塞层458的侧面且形成于第一电极456上。介电层460和462可以包含例如二氧化硅(SiO₂)、氮化硅(Si₃N₄)、或类似的绝缘材料。导电插塞层458可以包含钨。导电插塞层458、第一介电层460及第二介电层462所组成的结构的形成方法，可以先在第一电极456上形成作为介电层460和462的连续介电层，其形成的方法例如是化学气相沉积法。接着，将一部分的连续介质层移除，例如透过光刻和蚀刻，从而在第一介电层460和第二介电层462之间形成间隙。接下来，可以在第一介电层460和第二介电层462之间的间隙中沉积导电插塞层458。更具体地说，导电插塞层458的形成方法，可以在第一介电层460和第二介电层462之间的间隙沉积导电插塞层408的材料。

固态电解质层464可透过沉积方式形成在导电插塞层458上。固态电解质层464还可以延伸到介电层460和462上。固态电解质层464可包括过渡金属氧化物或包含至少一个硫元素的材料。例如，固态电解质层464可以包含GeS/Ag或GeSe/Ag。

第二电极层466可透过沉积方式形成在固态电解质层464上。第二电极层466可以是可氧化电极。第二电极层466可以包含可氧化电极材料，如银、铜或锌。

第二固态电解质层468可透过沉积方式形成在第二电极层466上。第二固态电解质层468可包括过渡金属氧化物或包含至少一个硫元素的材料。例如，第二固态电解质层468可以包含GeS/Ag或GeSe/Ag。

第三电极层470可透过沉积方式形成在第二固态电解质层468上。第三电极层470可以包含导电或半导电材料，例如是TiN。

图13所示的电阻值切换装置122c的实施例形成了一个双PMC(dual-PMC)结构，包括上部PMC结构472以及下部PMC结构474。每一个PMC结构472、474能够被编程为两个存储状态，分别对应至各自的电阻值。上部PMC结构472的存储状态包括标示为R_RESET和R_SET的存储状态，其分别对应于相对高和相对低的电阻值。下部PMC结构474的存储状态包括标示为R _RESET和R _SET的存储单元状态，其分别对应于相对高和相对低的电阻值。在一些实施例，与R_RESET相关联的电阻值可以大致上等于与R _RESET相关联的电阻值，而在另一些实施例中与RRESET和R _RESET相关联的各电阻值也可以不相同。同样，在一些实施例，与R_SET相关联的电阻值可大致上等于与R _SET相关联的电阻值，而在另一些实施例中与R_SET和R _SET相关联的各电阻值也可不相同。

图14至图16显示电阻值切换装置122c的对称、双PMC(dual-PMC)实施例的电阻值切换特性图。更具体地说，图14显示上部PMC结构472的电阻值切换特性，图15显示下部PMC结构474的电阻值切换特性，图16显示由上部PMC结构472和下部PMC结构474形成的双PMC结构的对称实施例的整体电阻值切换特性。

如图14所示，跨越整个上部PMC结构472的正电压V_S1会导致上部PMC结构472的电阻值切换到与存储状态R_RESET相关联的电阻值。跨越整个上部PMC结构472的负电压V_S2会导致上部PMC结构472的电阻值切换到与存储状态R_SET相关联的电阻值。

如图15所示，跨越整个下部PMC结构474的正电压V_S3会导致下部PMC结构474的电阻值切换到与存储状态R _SET相关联的电阻值。跨越整个下部PMC结构474的负电压V_S4会导致下部PMC结构472的电阻值切换到与存储状态R _RESET相关联的电阻值。

图14和图15所示的上部PMC结构472和下部PMC结构474的对称实施例的组合，导致了存储装置能够有如图16所示的四种存储状态A至D。存储状态A至D中的每一种是与上部PMC结构472和下部PMC结构474的存储状态的电阻值的各自总和相关联。当上部PMC结构472的电阻值具有与存储状态R_SET相关联的电阻值以及下部PMC结构474的电阻值具有与存储状态R _RESET相关联的电阻值时，发生存储状态A，使得存储状态A的双PMC结构的整体电阻为R_SET+R _RESET。当上部PMC结构472的电阻值具有与存储状态R_RESET相关联的电阻值以及下部PMC结构474的电阻值具有与存储状态R _SET相关联的电阻值时，发生存储状态D，使得存储状态D的双PMC结构的整体电阻为R _SET+R_RESET。当上部PMC结构472的电阻值具有与存储状态R_RESET相关联的电阻值以及下部PMC结构474的电阻值具有与存储状态R _RESET相关联的电阻值时，存储状态B和C两者均发生，使得存储状态B和C的双PMC结构的整体电阻值为R_RESET+R _RESET。因此，存储单元状态B和C是很难区分，所以电阻值切换装置122c的双PMC结构可以以具有存储状态的A、B(或C)和D的三状态存储装置来实现。

接着参考图17描述根据实施例的三态、对称与双PMC存储装置，读取电阻值切换装置122c的流程，图17显示读取流程的流程图。

首先，在方块500，电阻值切换装置122c已经被编程成存储状态A、B/C、或D的其中之一。此流程的其余部分将允许读取电阻值切换装置122c，以决定哪一个存储状态写入电阻值切换装置122c中。在方块502，决定电阻值切换装置122c的电阻值。在目前的对称实施例，相应于与R_SET相关联的电阻值大致上等于与R _SET相关联的电阻值，与R_RESET相关联的电阻值大致等于与R _RESET相关联的电阻值。因此，电阻值切换装置122c的电阻值可以预期是一个较高的电阻值R＝R _RESET+R_RESET或是一个较低的电阻值R＝(R_RESET+R _SET)或(R_SET+R _RESET)。若较高的电阻值R＝R _RESET+R_RESET被侦检，则该流程结束于方块504，并确定电阻值切换装置122c的存储状态是存储状态B/C(R _RESET+R_RESET)。否则，若侦测到较低电阻值，此流程将继续，以便区分存储状态A(R_SET+R _RESET)和D(R_RESET+R _SET)。

接着在方块506中，施加电压V_DETERMINE于整个电阻值切换装置122c，然后在方块508中测量电阻值切换装置122c的电阻值。在此实施例，V_DETERMINE的电压为可选择的，使得若存储状态为存储状态A时，将会导致上部PMC结构472从R_SET切换至R_RESET，但若存储状态为存储状态D时，则不会产生任何改变。因此，V_DETERMINE的电压是介于V_S1和V_S3之间。另外，V_DETERMINE的电压可以从V_S2和V_S4两者间选择时，这使得若存储状态是存储单元状态D时，将会导致下部PMC结构472从R_SET切换至R_RESET，但若存储状态为存储状态A时，则不会造成任何改变。

假如在方块508侦测出较低电阻值等于R_RESET+R _SET(也等于R_SET+R _RESET)，因为电阻值没有因为V_DETERMINE的施加而改变，故可确定存储状态是存储状态D。因此，该流程于方块510结束，并确定电阻值切换装置122c的存储状态是存储状态D。反的，若较高的电阻值R _RESET+R_RESET于方块508被侦测出，因为电阻值通过V_DETERMINE的施加而改变，故可以确定存储状态是存储状态A。请注意，在这种情况下，V_DETERMINE的施加将上部PMC结构472的电阻值从R_SET切换至R_RESET。接着，此流程继续至方块512，其中上部PMC结构472的电阻值切换回至R_SET(例如，利用V_S2的施加)，使得电阻值切换装置122c的存储状态不会受到目前读取流程的扰乱。然后，此流程于方块514结束，并决定电阻值切换装置122c的存储状态为存储状态A。

图18至图20等图显示一种电阻值切换装置122c的非对称、双PMC的实施例。更具体地说，图18显示上部PMC结构472的电阻值切换特性，图15显示下部PMC结构474的电阻值切换特性，图16显示由上部PMC结构472和下部PMC结构474形成的双PMC结构的非对称实施例的整体电阻值切换特性。

如图18所示，跨越整个上部PMC结构472的正电压V_S1会导致上部PMC结构472的电阻值切换到与存储状态R_RESET相关联的电阻值。跨越整个上部PMC结构472的负电压V_S2会导致上部PMC结构472的电阻值切换到与存储状态R_SET相关联的电阻值。

如图19所示，跨越整个下部PMC结构474的正电压V_S3会导致下部PMC结构474的电阻值切换到与存储状态R _SET相关联的电阻值。跨越整个下部PMC结构474的负电压V_S4会导致下部PMC结构472的电阻值切换到与存储状态R _RESET相关联的电阻值。

如，图18和图19所示的上部PMC结构472和下部PMC结构474的非对称实施例的组合，导致了存储装置能够有图20所示的四种存储状态A至D。存储状态A至D中的每一种是与上部PMC结构472和下部PMC结构474的存储状态的电阻值的各自总和相关联。当上部PMC结构472的电阻值具有与存储状态R_SET相关联的电阻值以及下部PMC结构474的电阻值具有与存储状态R _RESET相关联的电阻值时，发生存储状态A，使得存储状态A的双PMC结构的整体电阻值为R_SET+R _RESET。当上部PMC结构472的电阻值具有与存储状态R_RESET相关联的电阻值以及下部PMC结构474的电阻值具有与存储单元状态R _SET相关联的电阻值时，发生存储状态D，使得存储状态D的双PMC结构的整体电阻值为R _SET+R_RESET。当上部PMC结构472的电阻值具有与存储状态R_RESET相关联的电阻值以及下部PMC结构474的电阻值具有与存储状态R _RESET相关联的电阻值时，存储单元状态B和C两者均发生，使得存储状态B和C的双PMC结构的整体电阻值为R_RESET+R _RESET。因此，存储状态B和C是很难区分，所以电阻值切换装置122c的双PMC结构可以以具有存储状态的A、B(或C)和D的三状态存储装置来实现。

图21显示一种读取电阻值切换装置122c的替代方法，是根据如图18至图20所示具有不对称电阻性切换特性的不对称实施例。首先，于方块600，电阻值切换装置122c已经被编程为存储单元状态A、B/C、或D的其中一种。此流程的其余部分将允许读取电阻值切换装置122c，以确定存储状态A、B/C、或D的其中一种被写入电阻值切换装置122c。在方块602确定电阻值切换装置122c的电阻。如图20，电阻值可以预期为与存储状态A(R_SET+R _RESET)、B/C(R_RESET+R _RESET)、或D(R _SET+R_RESET)的其中之一相关联的电阻值。若电阻值R_RESET+R _RESET被侦测出，此流程于方块604，并确定电阻值切换装置122c的存储状态是存储状态B/C。若电阻值R _SET+R_RESET被侦测出，此流程于方块606结束，并确定电阻值切换装置122c的存储状态是存储状态D。若电阻值R_SET+R _RESET被侦测出，此流程于方块608结束，并确定电阻值切换装置122c的存储状态是存储状态A。

除了图1和图2所示的电阻值切换装置122的上述实施例122a、122b和122c，可理解的是电阻值切换装置122还可以有许多其它实施例。图22绘示更为一般化的实施例的框图，通常称为电阻值切换装置122d。电阻值切换装置122d包括一上部存储结构652和一下部存储结构654，其中存储结构652和654中的每一个包括各自的半导体电阻值切换存储装置。例如，上部存储结构652可包括PMC、电阻性随机存取存储器(Resistive Random Access Memory，RRAM)，磁阻性随机存取存储器(Magnetoresistive Random Access Memory，MRAM)或铁电随机存取存储器(Ferroelectric Random AccessMemory，FRAM)。同样，下部存储结构654可包括PMC、RRAM、MRAM，或FRAM。另外，上部存储结构652和下部存储结构654可以包括任何电子存储装置，能够切换两种电阻值(相当于两种存储状态)。

上部存储结构652的存储状态包括标示为R_RESET和R_SET的存储状态，分别对应于相对高和相对低的电阻值。正的重置电压(+V_RESET)可以切换上部存储结构652的电阻值至电阻值R_RESET，而负的设定电压(-V_SET)可以切换上部存储结构652的电阻值至电阻值R_SET。下部存储结构654的存储状态包括标示为R _RESET和R _SET的存储状态，分别对应于相对高和相对低的电阻值。负的重置电压(-V _RESET)可以切换上部存储结构652的电阻值至电阻值R _RESET，而正的设定电压(+V _SET)可以切换上部存储结构652的电阻值至电阻值R _SET。对于电阻值切换装置122d有两个想要的条件组。第一条件组满足以下两个条件(1a)及(1b)：

(1a)+V_RESET＞+V _SET

(1b)|-V_SET|＞|-V _RESET|

第二条件组满足以下两个条件(2a)及(1b)：

(2a)+V_RESET＜+V _SET

(2b)|-V_SET|＜|-VR _ESET|

参考图23至图26，描述了满足第一条件组的电阻值切换装置122d的实施例。参考图27至图30，描述了满足第二条件组的电阻值切换装置122d的实施例。

图23至图25绘示了满足条件(1a)和(1b)的第一组的电阻值切换装置122d实施例的电阻值切换特性的图式。更具体地说，图23显示上部存储结构652的电阻值切换特性，图24显示下部存储结构654的电阻值切换特性，以及图25显示根据目前实施例电阻值切换装置122d的整体电阻值切换特性。

如图23，跨越上部存储结构652的正电压+V_RESET会导致上部存储结构652的电阻值切换到与存储状态R_RESET相关联的电阻值。跨越上部存储结构652的负电压-V_SET会导致上部存储结构652的电阻值切换到与存储状态R_SET相关联的电阻值。

如图24所示，跨越下部存储结构654的正电压+V _SET会导致下部存储结构654的电阻值切换到与存储状态R _SET相关联的电阻值。跨越下部存储结构654的负电压-V _RESET会导致下部存储结构654的电阻值切换到与存储状态R _RESET相关联的电阻值。

图23和图24所示的上部存储结构652和下部存储结构654的组合，导致存储装置具有如图25所示的四种存储状态。存储状态A至D中的每一个均与上部存储结构652和下部存储结构654的存储状态的电阻值的各自总和相关联。当上部存储结构652的电阻值具有与存储状态R_SET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _RESET相关联的电阻值时，发生存储状态A，使得存储状态A的电阻值切换装置122d的整体电阻是R_SET+R _RESET。当上部存储结构652的电阻值具有与存储状态R_RESET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _RESET相关联的电阻值时，发生存储状态B，使得存储状态B的电阻值切换装置122d的整体电阻值是R _RESET+R_RESET。当上部存储结构652的电阻值具有与存储状态R_SET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _SET相关联的电阻值时，发生存储状态C，使得存储状态C的电阻值切换装置122d的整体电阻值是R _SET+R_SET。当上部存储结构652的电阻值具有与存储状态R_RESET相关联的电阻值以及下部存储结构654的电阻值具有与存储单元状态R _SET相关联的电阻值时，发生存储状态D，使得存储状态D的电阻值切换装置122d的整体电阻是R _SET+R_RESET。因此，电阻值切换装置122d可以实现为具有存储状态A、B、C和D四种状态的存储装置。

参考图26，其根据满足第一组条件(1a)和(1b)的一种四状态存储装置实施例，描述读取电阻值切换装置122d的流程。

首先，于方块700，电阻值切换装置122d已经被编程为存储状态A、B、C、或D的其中一种。此流程的其余部分将允许读取电阻值切换装置122d，以决定存储状态A至D的其中一种被写入电阻值切换装置122d。在方块702，决定电阻值切换装置122d的电阻值。电阻值切换装置122d的电阻值可以预期为分别与存储状态A至D相关联的四种电阻值的其中之一。若电阻值R＝R_SET+R _SET被侦测出，此流程结束于方块704，并确定电阻值切换装置122d的存储状态是存储状态C(R_SET+R _SET)。若电阻值R＝R_RESET+R _RESET被侦测出，此流程结束于方块705，并确定电阻值切换装置122d的存储状态是存储状态B(R_RESET+_RESET)。在目前实施例，与R_SET相关联的电阻值大致上等于与R _SET相关联的电阻值，并且与R_RESET相关联的电阻值大致上等于与R _RESET相关联的电阻值。因此，于方块702第三种可能性是电阻值为R＝R_RESET+R _SET＝R_SET+R _RESET。若这第三种可能性发生，此流程将继续，以便区分存储状态A(R_SET+R _RESET)和D(R_RESET+R _SET)。

接着在方块706中，电压V_DETERMINE施加于整个电阻值切换装置122d，然后在方块708中测量电阻值切换装置122d的电阻值。在此实施例，V_DETERMINE的电压被选择，以使若存储状态为存储状态A时将会导致下部存储结构654从R _RESET切换至R _SET，但若存储状态为存储状态D时不会产生任何改变。因此，V_DETERMINE的电压是介于+V _SET和+V _RESET之间。

在方块708中，再次确定电阻值切换装置122d的电阻值。若在方块708侦测到的电阻值为R＝R_RESET+R _SET，因为电阻值没有通过V_DETERMINE的施加而改变，故可确定存储状态是存储状态D，因此，此流程结束在方块710，并确定电阻值切换装置122d的存储状态的是存储状态D。反的，，若在方块708侦测到的电阻为R＝R_RESET+R _SET，因为电阻值通过V_DETERMINE的施加而改变了，故可以确定存储状态为存储状态A。请注意在这种情况下，V_DETERMINE的施加将下部存储结构654的电阻值从R _RESET切换至R _SET。因此，此流程继续方块712，其中下部存储结构654的电阻值切换至R _RESET(例如，透过-V _RESET的施加)，使电阻值切换装置122d的存储状态是不会受目前读取流程扰乱。然后，此方法于方块714结束，确定电阻值切换装置122d的存储状态是存储状态A。

图27至图29绘示电阻值切换装置122d实施例的电阻值切换特性图，其满足条件(2a)和(2b)的第二组。更具体地说，图27显示上部存储结构652的电阻值切换特性，图28显示下部存储结构654的电阻值切换特性，图29显示根据本实施例的电阻值切换装置122d的整体电阻值切换特性。

如图27，跨越上部存储结构652的正电压+V_RESET会导致上部存储结构652的电阻值切换到与存储状态R_RESET相关联的电阻值。跨越上部存储结构652的负电压-V_SET会导致上部存储结构652的电阻值切换到与存储状态R_SET相关联的电阻值。

如图28，跨越下部存储结构654的正电压+V _SET会导致下部存储结构654的电阻值切换到与存储单元状态R _SET相关联的电阻值。跨越下部存储结构654的负电压-V _RESET会导致下部存储结构654的电阻值切换到与存储单元状态R _RESET相关联的电阻值。

图27和图28所示的上部存储结构652和下部存储结构654的组合，导致存储装置具有图29所示的四种存储状态。存储状态A至D中的每一个均是与上部存储结构652和下部存储结构654的存储状态的电阻的各自总和相关联。当上部存储结构652的电阻值具有与存储状态R_SET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _RESET相关联的电阻值时，发生存储状态A，使得存储状态A的电阻值切换装置122d的整体电阻值是R_SET+R _RESET。当上部存储结构652的电阻值具有与存储状态R_SET相关联的电阻值以及下部存储结构654的电阻值具有与存储单元状态R _SET相关联的电阻值时，发生存储单元状态B，使得存储状态B的电阻值切换装置122d的整体电阻值是R _SET+R_SET。当上部存储结构652的电阻值具有与存储状态R_REET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _REET相关联的电阻值时，发生存储单元状态C，使得存储状态C的电阻值切换装置122d的整体电阻值是R _RESET+R_RESET。当上部存储结构652的电阻值具有与存储状态R_RESET相关联的电阻值以及下部存储结构654的电阻值具有与存储状态R _SET相关联的电阻值时，发生存储状态D，使得存储状态D的电阻值切换装置122d的整体电阻是R _SET+R_RESET。因此，电阻值切换装置122d可以实现为具有存储状态A、B、C和D的四种状态存储装置。

参考图30，其绘示读取流程的流程图，结合图式与实施例描述读取电阻值切换装置122d的方法，该实施例为满足条件(2a)和(2b)的第二组的四状态的存储装置的实施例。

首先，于方块800，电阻值切换装置122d已经被编程为存储状态A、B、C、或D的其中一种。此流程的其余部分将允许读取电阻值切换装置122d，以决定存储状态A至D的其中一种被写入电阻值切换装置122d。

于方块802，决定电阻值切换装置122d的电阻值。电阻值切换装置122d的电阻值可预期为与存储状态A至D分别对应的的四种电阻值之一。若电阻值R＝R_SET+R _SET被检出，此流程结束于方块804，并决定电阻值切换装置122d的存储状态是存储状态B(R_SET+R _SET)。若电阻值R＝R_RESET+R _RESET被侦检出，此流程结束于方块805，并决定电阻值切换装置122d的存储状态是存储状态C(R_RESET+R _RESET)。

在目前实施例，与R_SET相关的电阻值大致上等于与R _SET相关的电阻值，并且与R_RESET相关的电阻值大致上等于与R _RESET相关的电阻值。因此，于方块802第三种可能性是电阻值为R＝R_RESET+R _SET＝R_SET+R _RESET。若这第三种可能性发生，则此流程将继续，以便区分存储状态A(R_SET+R _RESET)和存储状态D(R_RESET+R _SET)。

接着在方块806中，施加电压V_DETERMINE于整个电阻值切换装置122d，然后在方块808中测量电阻值切换装置122d的电阻值。在此实施例，V_DETERMINE的电压是被选择的，使得若存储状态为存储状态A时将会导致上部存储结构652从R_SET切换至R_RESET，但若存储状态为存储状态D时则不会产生任何改变。因此，V_DETERMINE的电压是介于+V_RESET和+V_SET两者之间。

在方块808中，再次决定电阻值切换装置122d的电阻。若在方块808侦测到的电阻值为R＝R_RESET+R _SET，可决定存储状态是存储状态D，因为电阻值并没有因为V_DETERMINE的施加而改变。因此，此流程在方块810结束并确定电阻值切换装置122d的存储状态的是存储状态D。反的，若在方块808侦测到的电阻值为R＝R_RESET+R _RESET，可以决定存储状态为存储状态A，其乃因为电阻值通过V_DETERMINE的施加而改变。注意在这种情况下，V_DETERMINE的施加将上部存储结构652的电阻值从R_SET切换至R_RESET。因此，此流程继续方块812，其中上部存储结构654的电阻值切换回到R_SET(例如，透过-V_SET的施加)，使电阻值切换装置122d的存储状态是不会受目前读取流程扰乱。然后，此流程于方块814结束，确定电阻值切换装置122d的存储状态是存储状态A。

图31绘示将存储单元编程的流程的流程图。此编程流程开始于方块900，例如包括使用一个写入使能讯号。在方块902，判断目前写入是否为擦除存储单元。若是，此流程继续方块904，而擦除存储在晶体管120的资料。例如，若该晶体管120是一个浮栅晶体管，透过FN电子穿隧而擦除晶体管120。例如，在此种实施例中，晶体管120可设置具有范围在-7伏特至-8伏特的擦除栅极电压Vg，使得在施加擦除栅极电压Vg期间，RHS位可以利用施加4.5伏特的漏极电压和0伏特的源极电压来进行擦除；LHS位可以利用施加0伏特的漏极电压和4.5伏特的源极电压来进行擦除。

在方块906，晶体管120被编程，在方块908电阻值切换装置122被编程。然后该编程操作在方块910结束。

晶体管120和电阻值切换装置122设置成晶体管120的编程电压不会干扰电阻值切换装置122的存储状态，反的亦然。此外，当电阻值切换装置122被编程时，将晶体管120起动的栅极电压Vg被选定为小于将该晶体管120编程时的栅极电压，但大于晶体管120的阈值电压。这使得晶体管20被启动，而得以对电阻值切换装置122进行编程，而不会影响晶体管120的编程状态。

一个特定的非限制的例子包括晶体管120，其具有范围在7伏特至12伏特(500ns)的编程(PROGRAM)栅极电压，能够储存第一位和第二位(RHS位和LHS位)。RHS位可以使用Vd＝3.5伏特和Vs＝Vb＝0伏特来进行编程；在LHS位可以使用Vd＝Vb＝0伏特及Vs＝3.5伏特来进行编程。在这个例子中，擦除(ERASE)栅极电压的范围在-7伏特和-8伏特。RHS位可以使用Vd＝4.5伏特和Vs＝Vb＝0伏特来进行擦除；LHS位可以使用Vd＝Vb＝0伏特和Vs＝4.5伏特来擦除。电阻值切换装置122包括RRAM，其中设定(SET)电压为+/-2伏，而重置(RESET)电压为+/-3伏特。当施加给晶体管120的栅极电压小于编程栅极电压但大于晶体管120的阈值电压Vt时，电压被施加至电阻值切换装置122。这仅仅是提供了明确用途的一个例子，还可以有许多的其它实施方式。

图32绘示读取存储单元112的流程的流程图。读取流程开始于方块900，例如包括使用读取使能讯号(Read Enable signal)。于方块952，读取来自晶体管120及电阻值切换装置的数据，然后该流程于方块954结束。在方块952的读取操作视所使用的晶体管类型和电阻值切换装置类型而有所改变。例如，读取操作可以包括本文所述方法中电阻值切换装置122的各种实施例。栅极电压Vg将被设定为一个预定的读取栅极电压(predetermined READ gate voltage)，则漏极电压Vd和源极电压Vs便被设定。透过电阻值切换装置122的电阻也被测量。

在上述特定例子中，RHS位可以利用施加Vd＝1.6伏特和Vs＝Vb＝0伏特而读取(并且电阻值切换装置122的电阻值R也被测量)；LHS位可以利用施加Vd＝Vb＝0伏特和Vs＝1.6伏特而读取(并且电阻值切换装置122的电阻R也被测量)。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims

1.一种存储装置，包括一存储单元阵列，其中至少一存储单元包括：

晶体管，其具有第一端、第二端和栅极端，所述晶体管的阈值电压在与各存储状态相关联的多个不同阈值电压之间切换；以及

电阻值切换装置，其与所述晶体管的所述第一端和所述第二端中的一端串联，所述电阻值切换装置在与各存储状态相关联的多个不同电阻值之间切换，

所述电阻值切换装置包括第一界面区和第二界面区，所述第一界面区和所述第二界面区各自具有不同的电阻值切换特性，所述第一界面区和所述第二界面区中的至少一个包括至少一部分介质层。

2.如权利要求1所述的存储装置，其中所述介质层包括氧化钨层。

3.如权利要求1所述的存储装置，其中所述第一界面区的电阻值切换特性与所述第二界面区的电阻值切换特性是对称的。

4.如权利要求1所述的存储装置，其中所述第一界面区的电阻值切换特性与所述第二界面区的电阻值切换特性是非对称的。

5.如权利要求1所述的存储装置，其中所述电阻值切换装置包括第一可编程金属化存储单元。

6.如权利要求5所述的存储装置，其中所述电阻值切换装置包括第二可编程金属化存储单元。

7.如权利要求6所述的存储装置，其中所述第一可编程金属化存储单元包括以第一存储层作为第一固体电解质层，以及所述第二可编程金属化存储单元包括以第二存储层作为第二固体电解质层。

8.如权利要求7所述的存储装置，其中所述电阻值切换装置的介质层包括配置在所述第一固体电解质层和所述第二固体电解质层之间的可氧化电极层。

9.如权利要求6所述的存储装置，其中所述第一可编程金属化存储单元和所述第二可编程金属化存储单元各有不同的电阻值切换特性。

10.如权利要求9所述的存储装置，其中所述第一可编程金属化存储单元的电阻值切换特性与所述第二可编程金属化存储单元的电阻值切换特性是对称的。

11.如权利要求9所述的存储装置，其中所述第一可编程金属化存储单元的电阻值切换特性与所述第二可编程金属化存储单元的电阻值切换特性是非对称的。

12.如权利要求1所述的存储装置，其中所述电阻值切换装置包括第一存储结构和第二存储结构。

13.如权利要求12所述的存储装置，其中所述第一存储结构包括电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)其中一种。

14.如权利要求1所述的存储装置，其中所述晶体管包括浮栅。

15.一种存储装置，包括：

第一控制线；

第二控制线；

存储单元，其与所述第一控制线和所述第二控制线通讯，所述存储单元包括：

晶体管，具有第一端、第二端和栅极端，所述晶体管的阈值电压在与存储状态相关联的多个不同的阈值电压之间切换；以及

电阻值切换装置，其与所述晶体管的所述第一端和所述第二端中的一端串联，所述电阻值切换装置在与存储状态相关联的多个不同电阻值之间切换，所述电阻值切换装置包括第一界面区和第二界面区，所述第一界面区和所述第二界面区各自具有不同的电阻值切换特性，所述第一界面区和所述第二界面区中的至少一个包括至少一部分介质层。

16.如权利要求15所述的存储装置，其中所述栅极端连接至所述第二控制线。

17.如权利要求15所述的存储装置，其中所述第一控制线和所述第二控制线被控制，以存储数据于所述晶体管和存储数据于所述电阻值切换装置。

18.如权利要求15所述的存储装置，其中所述第一控制线和所述第二控制线被控制，以读取所述晶体管的数据和读取所述电阻值切换装置的数据。

19.如权利要求18所述的存储装置，其中所述介质层包括氧化钨层。

20.20如权利要求15所述的存储装置，其中所述电阻值切换装置包括第一可编程金属化存储单元。

21.如权利要求20所述的存储装置，其中所述电阻值切换装置包括第二可编程金属化存储单元。

22.如权利要求21所述的存储装置，其中所述第一可编程金属化存储单元包括以第一存储层作为第一固体电解质层，以及所述第二可编程金属化存储单元包括以第二存储层作为第二固体电解质层。

23.如权利要求22所述的存储装置，其中所述电阻值切换装置的介质层包括配置在所述第一固体电解质层和所述第二固体电解质层之间的可氧化电极层。

24.如权利要求15所述的存储装置，其中所述电阻值切换装置包括第一存储结构和第二存储结构。

25.如权利要求24所述的存储装置，其中所述第一存储结构包括电阻性随机存取存储器、磁阻性随机存取存储器和铁电随机存取存储器其中一种。

26.如权利要求15所述的存储装置，其中所述晶体管包括浮栅。

27.一种半导体存储装置的读取存储单元的方法，所述方法包括：

检测所述存储单元的晶体管的阈值电压，所述晶体管的阈值电压在与各存储状态相关联的多个不同阈值电压之间切换；以及

检测所述存储单元的电阻值切换装置的电阻值，所述电阻值切换装置与所述晶体管串联，所述电阻值切换装置在与各存储状态相关联的多个电阻值之间切换，所述电阻值切换装置包括第一界面区和第二界面区，所述第一界面区和所述第二界面区各自具有不同的电阻值切换特性，所述第一界面区和所述第二界面区中的至少一个包括至少一部分介质层。

28.如权利要求27所述的方法，其中检测所述晶体管的所述阈值电压步骤包括在所述晶体管的栅极端施加第一电压并且在所述存储单元施加第二电压，当所述第一电压超过所述晶体管的目前编程的阈值电压时，使得电流流过所述电阻值切换装置。

29.如权利要求27所述的方法，其中检测所述电阻值切换装置的所述电阻值的步骤包括允许电流流过所述晶体管。