JP2006510220A - メモリ及びアクセス装置 - Google Patents

メモリ及びアクセス装置 Download PDF

Info

Publication number
JP2006510220A
JP2006510220A JP2004560268A JP2004560268A JP2006510220A JP 2006510220 A JP2006510220 A JP 2006510220A JP 2004560268 A JP2004560268 A JP 2004560268A JP 2004560268 A JP2004560268 A JP 2004560268A JP 2006510220 A JP2006510220 A JP 2006510220A
Authority
JP
Japan
Prior art keywords
memory
memory element
access device
chalcogenide material
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004560268A
Other languages
English (en)
Other versions
JP4869600B2 (ja
Inventor
ディー パーキンソン,ワォード
エイ ラウリー,タイラー
Original Assignee
オヴォニクス,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オヴォニクス,インコーポレイテッド filed Critical オヴォニクス,インコーポレイテッド
Publication of JP2006510220A publication Critical patent/JP2006510220A/ja
Application granted granted Critical
Publication of JP4869600B2 publication Critical patent/JP4869600B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/71Three dimensional array
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/74Array wherein each memory cell has more than one access device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/76Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本発明の実施の形態によれば、メモリ100が提供される。メモリ100は、メモリ素子130及び該メモリ素子130に結合される第一のアクセス装置120を含んでいる場合がある。第一のアクセス装置120は、第一のカルコゲナイド材料940を有している。メモリ100は、第一のアクセス装置120に結合される第二のアクセス装置125を更に含んでいる場合がある。

Description

本発明は、メモリ及びアクセス装置に関する。
相変化型のメモリ装置は、電子的なメモリアプリケーション向けに、相変化型の材料、すなわち一般的に非晶性の状態と一般的に結晶性の状態との間で電気的に切替えされる材料を使用する。あるタイプのメモリエレメントは、1つのアプリケーションでは、一般的に非晶性の構造状態と一般的に結晶性のローカルオーダとの間で電気的に切り替えられるか、完全に非晶性の状態と完全の結晶性の状態との間の全体のスペクトルにわたり異なる検出可能なローカルオーダの間で電気的に切り替えられる場合がある相変化型の材料を利用する。相変化材料の状態は、抵抗値を表す結晶性、半結晶性、非晶性又は半非晶性の状態のいずれかにセットされたとき、その値が材料の相すなわち物理的な状態を表すので、その値は別のプログラミングイベントにより変化されるまで保持される点で不揮発性である。
トランジスタ又はダイオードは、相変化材料に接続され、プログラミング又はリード動作の間に相変化型の材料にアクセスするための選択装置としての役割を果たす場合がある。トランジスタ又はダイオードは、シリコン単結晶基板の表面内部又は表面上に典型的に形成される。トランジスタは、メモリチップの比較的大きな部分を取り、したがって、メモリのセルサイズを増加する場合があり、したがって、メモリのキャパシティ及びメモリチップのコスト/ビットに悪影響を及ぼす可能性がある。
選択装置120は、メモリエレメント130のプログラミングすなわち読取りの間にメモリエレメント130にアクセスするために使用される場合がある。選択装置120は、メモリセル間に印加される電位の量に依存して、「オフ」又は「オン」のいずれかであるスイッチとして動作する場合がある。オフ状態は、実質的に電気的に非導通状態であり、オン状態は、実質的に導通状態にある場合がある。たとえば、選択装置120が閾値電圧を有する場合があり、選択装置120の閾値電圧よりも低い電位が選択装置120間に印加された場合、選択装置120は「オフ」のままであり、すなわち電流がメモリセルを流れないように比較的高い抵抗状態にある。代替的に、選択装置120の閾値電圧よりも大きな電位が選択装置120間に印加された場合、選択装置120は「オン」、すなわち電流がメモリセルを流れるように比較的低い抵抗状態で動作する。言い換えれば、たとえば閾値電圧である予め決定された電位よりも低い電位が選択装置120間に印加された場合、選択装置120は、実質的に電気的に非導通状態にある場合がある。予め決定された電位よりも高い電位が選択装置120間に印加された場合、選択装置120は実質的に導通状態にある場合がある。選択装置120は、アクセス装置(access device)、アイソレーション装置、又はスイッチと呼ばれることもある。
1実施の形態では、選択装置120は、たとえば、カルコゲナイド(chalcogenide)又はオーボニック(ovonic)材料のようなスイッチング材料を有する場合があり、オーボニックスレッショールドスイッチ、又は単にオーボニックスイッチと呼ばれる場合がある。選択装置120のスイッチング材料は、2つの電極間に位置される実質的に非晶性状態にある材料である場合がある。選択装置120のスイッチング材料は、予め決定された電流又は電位の印加により、高い抵抗(たとえば、10メガオームよりも大きい)の「オフ」状態と比較的低い抵抗(たとえば、約10オーム)の「オン」状態との間で反復的かつ可逆的に切替えられる2つの電極間で位置される実質的に非晶性状態にある材料である場合がある。この実施の形態では、選択装置120は、非晶性状態にある相変化型メモリエレメントに類似した電流−電圧(I−V)特性を有する場合がある2つのターミナル装置である場合がある。しかし、相変化型メモリエレメントとは異なり、選択装置120のスイッチング材料は、相変化しない場合がある。すなわち、選択装置120のスイッチング材料は、プログラマブルな材料ではなく、結果として、選択装置120は、情報を記憶可能なメモリ装置ではない場合がある。たとえば、選択装置120のスイッチング材料は、永続的に非晶性のままである場合があり、I−V特性は、動作寿命を通して同じままである場合がある。
図1は、メモリ100の実施の形態を例示する概念図である。この実施の形態では、メモリセル111〜119は、選択装置120、選択装置125及びメモリエレメント130をそれぞれ含んでいる。この実施の形態では、低い閾値のメモリエレメントの使用を可能にするため、全体の突然のはねかえり(スナップバック)が低減される場合がある。たとえば、オーボニックスイッチのペアについて全体のVTHが約2ボルトである場合、それぞれのスイッチのここのVTHは、スイッチング材料の厚さの適切な選択により約1ボルトである場合がある。それぞれのVHがたとえば0.8ボルトである場合、単一の装置が使用される場合に約1.2ボルトから0.4ボルトにまでスナップバックが低減される場合がある。かかるスイッチ装置のスタックされた一連のセットにより、読出しの間にビットを乱す傾向が低減される場合がある。かかるスタックは、メモリエレメントと直列にある、1つのスイッチ、2つのスイッチ、又は2を超えるスイッチから構成される場合があり、信頼性の高いメモリ選択及び動作を助けるために行ラインと列ラインとの間に全てが位置されている。
例示されるように、メモリエレメント130、並びに選択装置120及び125は、直列構成で接続される。1実施の形態では、選択装置120及び125は、オーボニックスイッチである場合があり、メモリエレメント130は、オーボニックメモリである場合がある。
図2を参照して、本発明の別の実施の形態に従って、メモリ100のメモリセル(たとえば115)の実施の形態が例示されている。メモセル115は、基板240、該基板240に重なる絶縁材料260、及び絶縁材料260に重なる導電性材料270を有している場合がある。導電性材料270は、アドレスライン(たとえば、行ライン152)である場合がある。先の導電性材料270、電極340は、絶縁材料280の一部の間に形成される場合がある。電極340の上には、垂直メモリセル構造を形成するため、メモリ材料350、電極材料360、スイッチング材料920、電極材料930、スイッチング材料940、電極材料950、及び導電性材料980からなる連続的な層が堆積される場合がある。導電性材料980は、アドレスライン(たとえば、列ライン142)である場合がある。
図2に例示される実施の形態では、選択装置125及び120は、直列に結合される、薄膜垂直構造すなわち垂直スタックを形成するため、メモリエレメント130の上に形成されている。代替的な実施の形態では、メモリエレメント130は、選択装置120及び125の上に形成されるか、又はメモリエレメント130が、直列に結合される、薄膜垂直構造を形成するため、選択装置120及び125の間に形成される場合がある。図2に例示される実施の形態では、選択装置120及び125、並びにメモリエレメント130は、薄膜材料を使用して形成され、垂直スタックは、薄膜垂直スタックと呼ばれる場合がある。
図2に例示される実施の形態では、メモリ材料350、並びに電極340及び350は、メモリエレメント130を形成する場合がある。メモリ材料350は、オーボニック材料又はカルコゲナイド材料であり、オーボニックメモリと呼ばれる場合がある。スイッチング材料920及び電極360は、選択装置125を形成する場合がある。スイッチング材料920は、本明細書で開示されるスイッチング材料220を形成するために使用される類似の材料及び類似の製造技術を使用して形成される場合がある。スイッチング材料940、並びに電極930及び950は、選択装置120を形成する場合がある。スイッチング材料940は、本明細書で開示されるスイッチング材料220を形成するために使用される類似の材料及び類似の製造技術を使用して形成される場合がある。代替的な実施の形態では、スイッチング材料920及び940は、同じ材料又は異なる材料から構成される場合がある。たとえば、1実施の形態では、スイッチング材料920は、カルコゲナイド材料から構成され、スイッチング材料940は、別の異なるカルコゲナイド材料から構成される場合がある。
1実施の形態では、選択装置120及び125は、オーボニックスイッチであり、メモリエレメント130は、オーボニックメモリであり、メモリセル115は、オーボニックメモリセルと呼ばれる場合がある。先に説明されたように、図4には、選択装置120のI−V特性の例が示されている。選択装置125は、図4に例示される装置に類似のI−V特性を有する場合がある。
図3を参照して、この実施の形態ではメモリエレメント130並びに選択装置120及び125を含む場合があるメモリセル115のI−V特性の例が示されている。メモリセル115のホールド電圧は、VHとラベル付けされており、選択装置120及び125並びにメモリエレメント13のホールド電圧から生じる場合がある。メモリセル115の閾値電圧は、メモリセル130並びに選択装置120及び125の結合された閾値電圧に等しい場合がある。
本明細書での説明された理解される場合があるように、選択装置又はオーボニックスイッチの閾値電圧は、オーボニックスイッチのスイッチング材料の厚さ又は合金の組成により決定され、オーボニックスイッチのホールド電圧は、オーボニックスイッチのスイッチング材料に接触する電極の組成により決定される場合がある。したがって、1実施の形態では、スナップバック電圧、すなわちオーボニックスイッチの閾値とホールド電圧との間の電圧差は、スイッチング材料の厚さを低減すること、及び特定のタイプの電極を使用することで低減される場合がある。
たとえば、図2に例示される選択装置120を参照して、電極930及び950がカーボンレイヤである場合、及びスイッチング材料940の厚さが200Åである場合、選択装置120のホールド電圧は約1ボルトであり、選択装置120の閾値電圧は約1.2ボルトである場合がある。この例では、スナップバック電圧は約0.2ボルトであり、この電圧は、選択装置120のホールド電圧と閾値電圧との間の差である。
図2に例示された実施の形態では、メモリセル115は、より高いスイッチング及びホールド電圧が望まれるときに、メモリセルのホールド電圧と閾値電圧との間の電圧差を低減するため、オーボニックメモリに直列に結合される2つのオーボニックスイッチを含んでいる場合がある。言い換えれば、1つのオーボニックスイッチを使用するよりはむしろ、メモリセルの「スナップバック」を低減するため、すなわちより高いスイッチング及びホールド電圧が望まれるときに、オーボニックメモリセルの閾値とホールド電圧との間の電圧差を低減するため、2つのオーボニックスイッチがオーボニックメモリに直列に結合される場合がある。
1実施の形態では、電極360,930及び950はカーボンであり、スイッチング材料920の厚さは約200Åであって、スイッチング材料940の厚さは約200Åである場合がある。この実施の形態では、選択装置120の閾値電圧は約1.2ボルトであり、選択装置120のホールド電圧は約1ボルトである。選択装置125の閾値電圧は約1.2ボルトであり、選択装置125のホールド電圧は約1ボルトである場合がある。リセット/セットメモリエレメント130の閾値電圧が約0.8/0.0ボルトである場合、メモリセル115の閾値電圧は、リセット状態及びセット状態のそれぞれでメモリセル115について約3.2/2.4ボルトである場合があり、この電圧は、メモリエレメント130並びに選択装置120及び125の結合された閾値電圧である。すなわち、約3.2ボルトよりも高い電位がメモリセル115間に印加され、選択装置120及び125を「オンにし」、メモリセル115を通して電流を通す場合がある。約3.2ボルトよりも大きな電圧は、列ライン142に約3.2ボルトよりも大きな電位差を印加し、行ライン152に約ゼロボルトを印加することで、メモリセル115間に印加される場合がある。
この例では、たとえばメモリセル115である選択されたメモリセルをプログラムするため、約1.8ボルトの電圧が、たとえばライン141,143,151及び153といった、選択されていない列及び選択されていない行ラインに印加される場合がある。約3.2ボルトよりも大きな電圧は、たとえばライン142である選択された列ラインに印加され、ゼロボルトは、たとえば行ライン152である選択された行ラインに印加される場合がある。この例では、選択された装置120及び125が「オン」になった後、スナップバックのため、セルのメモリ状態及び列により供給される電流に依存して、メモリセル115間の電圧降下は、約3.2ボルトから約2.0〜2.8ボルトに低減される場合がある。その後、選択されていないメモリセルが乱されないように、約1.8ボルトでバイアスされた選択されていない行ラインの約2.4ボルト内に選択された列ラインがあることを保証する間、メモリセル115を流れる電流を強制することで、情報がメモリエレメント130に記憶される場合がある。すなわち、列は、プログラミングの間に約4.2ボルトよりも高くなるのを許可されない。
図3は、この例をグラフで説明するために使用され、ここでは、フルメモリセル(全て3つのコンポーネントが採用される)について、VHは、リセット状態及びセット状態のそれぞれについて3.2/2.4ボルトであり、VHは2.8ボルトである。メモリセル115を流れる電流は、メモリセルがリセット状態又はセット状態にあるかに依存して、たとえば約3.2又は2.4ボルトの閾値電圧VTHを超えるまで、ゼロアンペア付近である。次いで、メモリセル115間の電圧は、電流が増加するとき、(リセットビットについて)降下するか、(セットビットについて)たとえば2.8ボルトであるホールド電圧VHに上昇する。
選択されたメモリセルに記憶された情報の値を読み取るため、この例では、約2.8ボルトの電圧がメモリセル115間に印加される場合がある。メモリエレメント130が低抵抗の結晶性の「セット」状態(たとえば、約10,000オームよりも低い)にあるか、又はメモリエレメント130が高抵抗の非晶性の「リセット」状態(たとえば、約10,000オームよりも高い)にあるかを判定するため、メモリエレメント130の抵抗が感知される場合がある。
別の実施の形態では、選択されたメモリセルに記憶された情報の値を読み取るため、2.8ボルトを選択された列に印加し、ゼロボルトを選択された行に印加し、1.4ボルトを全ての他の選択されていない行及び列に印加することで、約2.8ボルトの電圧がメモリセル115間に印加される場合がある。メモリエレメント130が低抵抗の結晶性の「セット」状態にあるか、又はメモリエレメント130が高抵抗の非晶性の「リセット」状態にあるかを判定するため、選択された列から選択された行までの抵抗が感知される場合がある。この実施の形態では、直列の選択装置は、リセット状態のケースについて「オンされておらず」、したがって、選択された列と選択された行との間で高い抵抗が提供される。
先の例は、本発明の限定ではないことを理解されたい。スイッチング材料920及び940の厚さ、及び電極360,930及び950の組成を変えることで、他のホールド電圧及び閾値電圧が達成される場合もある。メモリセルのスナップバックを低減する1つの利点は、メモリセルを流れる容量性の変位電流が低減される場合があり、これにより、読み取りの間に、1ビットを異なる状態に乱れる傾向を低減することができる。
他の実施の形態では、図2に例示されるメモリセル115は、異なって構成される場合があり、更なるレイヤ及び構造を含んでいる場合がある。たとえば、アイソレーション構造、バリア層、周辺回路(たとえば、アドレス指定回路等)を形成することが望まれる場合がある。メモリセルは、代わりに、異なる状態にプログラムされたときに異なるインピーダンスを生じる、異なる電流又は極性によりプログラムされる異なる相をもつ強誘電体又は強磁性体材料であるである場合がある。代替的に、メモリセルは、小型のアクセス装置からの利益を得る他の材料又は装置である場合がある。なお、これらのエレメントが存在しないことは本発明の範囲を限定するものではないことを理解されたい。
本発明の所定の特徴が本明細書に例示及び記載されたが、多くの変更、置き換え、変化、及び等価構成が当業者で生じるであろう。したがって、特許請求の範囲は、本発明の真の精神に含まれる全てのかかる変更及び変化をカバーすることが意図される。
本発明の別の実施の形態に係るメモリを例示する概念図である。 本発明の実施の形態に係る図17に例示されるメモリの一部の断面図である。 メモリセルの電流−電圧特性を例示する図である。 選択装置の電流−電圧特性を例示する図である。

Claims (25)

  1. メモリエレメントと、
    該メモリエレメントに結合され、第一のカルコゲナイド材料を含む第一のアクセス装置と、
    該第一のアクセス装置に結合され、第二のカルコゲナイド材料を含む第二のアクセス装置と、
    を備えることを特徴とする装置。
  2. 基板上の垂直構造を更に備え、該垂直構造は、互いに直列に結合される該第一のアクセス装置、該第二のアクセス装置及びメモリエレメントを含む、
    請求項1記載の装置。
  3. 該第一のアクセス装置、該第二のアクセス装置及び該メモリエレメントは、薄膜材料を使用して形成される、
    請求項1記載の装置。
  4. 該第二のアクセス装置は、該第一のアクセス装置上にあり、該第一のアクセス装置は、該メモリエレメント上にある、
    請求項1記載の装置。
  5. 該第一の選択装置は、実質的に非晶性の状態にあるスイッチング材料を含み、予め決定された電圧又は電流の印加により、高い抵抗の状態と比較的低い抵抗の状態との間で反復的かつ可逆的に切替えられるために適合される、
    請求項1記載の装置。
  6. 該メモリエレメントは、実質的に結晶性の状態と実質的に非晶性の状態との間で該相変化型の材料の相を変更するために電流を該相変化型材料に印加することで、少なくとも2つのメモリ状態にプログラム可能な相変化型の材料を備え、実質的に非晶性の状態にある該相変化型材料の抵抗は、実質的に結晶性の状態にある該相変化型材料の抵抗よりも大きい、
    請求項1記載の装置。
  7. 該メモリエレメントは、基板上のメモリ材料を含み、該第一のカルコゲナイド材料は該メモリ材料上にあり、該第二のカルコゲナイド材料は該第一のカルコゲナイド材料上にある、
    請求項1記載の装置。
  8. 該メモリ材料と該第一のカルコゲナイド材料との間の第一の電極と、
    該第一のカルコゲナイド材料と該第二のカルコゲナイド材料との間の第二の電極と、
    を更に備える請求項7記載の装置。
  9. 該第一の電極及び該第二の電極は、カーボンからなる薄膜である、
    請求項8記載の装置。
  10. 該第一のカルコゲナイド材料、該第二のカルコゲナイド材料及びメモリ材料は、テラリアムをそれぞれ含む、
    請求項7記載の装置。
  11. 該第一のカルコゲナイド材料は、シリコン、テラリアム、ヒ素、ゲルマニウム、及びこれらの組み合わせから構成されるグループから選択された材料である、
    請求項7記載の装置。
  12. 該メモリ材料は、テラリアム、アンチモン、ゲルマニウム合金である、
    請求項7記載の装置。
  13. 第一のオーボニックスイッチと、
    該第一のオーボニックスイッチに結合される第二のオーボニックスイッチと、
    該第二のオーボニックスイッチに結合されるメモリエレメントと、
    を備えることを特徴とする装置。
  14. 該メモリエレメント、該第一のオーボニックスイッチ及び該第二のオーボニックスイッチは、薄膜材料を使用して形成される、
    請求項13記載の装置。
  15. 基板上の垂直構造を更に備え、該垂直構造は、互いに直列に結合される該第一のオーボニックスイッチ、該第二のオーボニックスイッチ及び該メモリエレメントを含む、
    請求項13記載の装置。
  16. 基板上のメモリ材料と、
    該メモリ材料上の第一の電極と、
    該第一の電極上の第一のカルコゲナイド材料と、
    該第一のカルコゲナイド材料上の第二の電極と、
    該第二の電極上の第二のカルコゲナイド材料と、
    を備えることを特徴とする装置。
  17. 該メモリ材料、該第一の電極、該第一のカルコゲナイド材料、該第二の電極、及び第二のカルコゲナイド材料は、該基板上の垂直構造の一部を形成する、
    請求項16記載の装置。
  18. 該メモリ材料、該第一の電極、該第一のカルコゲナイド材料、該第二の電極及び該第二のカルコゲナイド材料は、それぞれ薄膜材料である、
    請求項16記載の装置。
  19. ホールド電圧を有するメモリセルであって、メモリエレメントと、該メモリセルの該ホールド電圧を増加するために該メモリエレメントに結合される少なくとも2つの直列に結合されるアクセス装置とを有するメモリセルを備える、
    ことを特徴とする装置。
  20. 該メモリエレメントは、相変化型の材料を含み、
    該少なくとも2つの直列に結合されるアクセス装置のうちの第一のアクセス装置は、第一のカルコゲナイド材料を含み、該少なくとも2つの直列に結合されるアクセス装置のうちの第二のアクセス装置は、第二のカルコゲナイド材料を含む、
    請求項19記載の装置。
  21. 該第一のカルコゲナイド材料は、該第二のカルコゲナイド材料とは異なる、
    請求項20記載の装置。
  22. 該少なくとも2つの直列に結合されるアクセス装置のうちの第一のアクセス装置、該少なくとも2つの直列に結合されるアクセス装置のうちの第二のアクセス装置、及び該メモリエレメントは、薄膜材料を使用して形成される、
    請求項19記載の装置。
  23. プロセッサと、
    該プロセッサに結合されるワイヤレスインタフェースと、
    該プロセッサに結合されるメモリとを備え、
    該メモリは、メモリエレメントと、該メモリエレメントに結合され、第一のカルコゲナイド材料を有する第一のアクセス装置と、該第一のアクセス装置に結合され、第二のカルコゲナイド材料を有する第二のアクセス装置とを含む、
    ことを特徴とするシステム。
  24. 該メモリエレメントは、基板上のメモリ材料を備え、該第一のカルコゲナイド材料は該メモリ材料上にあり、該第二のカルコゲナイド材料は該第一のカルコゲナイド材料上にある、
    請求項23記載のシステム。
  25. 該メモリは、基板上の垂直構造を更に備え、該垂直構造は、互いに直列に結合される該第一のアクセス装置、該第二のアクセス装置及び該メモリエレメントを有する、
    請求項23記載のシステム。
JP2004560268A 2002-12-13 2003-05-22 メモリ及びアクセス装置 Expired - Fee Related JP4869600B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/319,769 US6795338B2 (en) 2002-12-13 2002-12-13 Memory having access devices using phase change material such as chalcogenide
US10/319,769 2002-12-13
PCT/US2003/016481 WO2004055828A2 (en) 2002-12-13 2003-05-22 Memory and access devices

Publications (2)

Publication Number Publication Date
JP2006510220A true JP2006510220A (ja) 2006-03-23
JP4869600B2 JP4869600B2 (ja) 2012-02-08

Family

ID=32506704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004560268A Expired - Fee Related JP4869600B2 (ja) 2002-12-13 2003-05-22 メモリ及びアクセス装置

Country Status (8)

Country Link
US (1) US6795338B2 (ja)
JP (1) JP4869600B2 (ja)
KR (1) KR100669313B1 (ja)
CN (1) CN100552812C (ja)
AU (1) AU2003241617A1 (ja)
MY (1) MY133250A (ja)
TW (1) TWI237315B (ja)
WO (1) WO2004055828A2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193071A (ja) * 2007-02-01 2008-08-21 Ind Technol Res Inst 相変化メモリ
JP2009283498A (ja) * 2008-05-19 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8605493B2 (en) 2008-12-31 2013-12-10 Higgs Opl. Capital Llc Phase change memory
USRE45035E1 (en) 2008-12-30 2014-07-22 Higgs Opl. Capital Llc Verification circuits and methods for phase change memory array
USRE45189E1 (en) 2007-11-08 2014-10-14 Higgs Opl. Capital Llc Writing system and method for phase change memory
WO2016003865A1 (en) * 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
KR20170098673A (ko) * 2016-02-22 2017-08-30 삼성전자주식회사 메모리 소자
JP2017535940A (ja) * 2014-09-23 2017-11-30 マイクロン テクノロジー, インク. 金属カルコゲナイドを含むデバイス
KR20220099495A (ko) * 2021-01-06 2022-07-13 포항공과대학교 산학협력단 칼코게나이드 박막의 형성방법, 상기 칼코게나이드 박막을 포함하는 반도체 소자

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935951B2 (en) * 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
JP4254293B2 (ja) * 2003-03-25 2009-04-15 株式会社日立製作所 記憶装置
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
US7236394B2 (en) * 2003-06-18 2007-06-26 Macronix International Co., Ltd. Transistor-free random access memory
US7399655B2 (en) * 2003-08-04 2008-07-15 Ovonyx, Inc. Damascene conductive line for contacting an underlying memory element
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
US7308067B2 (en) * 2003-08-04 2007-12-11 Intel Corporation Read bias scheme for phase change memories
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US6992369B2 (en) * 2003-10-08 2006-01-31 Ovonyx, Inc. Programmable resistance memory element with threshold switching material
US7005665B2 (en) * 2004-03-18 2006-02-28 International Business Machines Corporation Phase change memory cell on silicon-on insulator substrate
US6944041B1 (en) * 2004-03-26 2005-09-13 Bae Systems Information And Electronic Systems Integration, Inc. Circuit for accessing a chalcogenide memory array
CN100468740C (zh) 2004-04-02 2009-03-11 株式会社半导体能源研究所 半导体器件及其驱动方法
US7038231B2 (en) * 2004-04-30 2006-05-02 International Business Machines Corporation Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
US7323707B2 (en) * 2004-06-30 2008-01-29 Intel Corporation Initializing phase change memories
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
JP4367281B2 (ja) * 2004-08-03 2009-11-18 ソニー株式会社 演算回路
US20060056227A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D One time programmable phase change memory
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
TWI260764B (en) * 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
CN100386882C (zh) * 2004-12-20 2008-05-07 旺宏电子股份有限公司 非易失性存储器及其操作方法
EP1677371A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Dual resistance heater for phase change devices and manufacturing method thereof
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US20060169968A1 (en) * 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
KR100707182B1 (ko) * 2005-02-18 2007-04-13 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
WO2006095278A1 (en) * 2005-03-07 2006-09-14 Nxp B.V. Driving of a memory matrix of resistance hysteresis elements
EP1859450B1 (en) * 2005-03-09 2010-07-14 Nxp B.V. Control of a memory matrix with resistance hysteresis elements
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8116159B2 (en) * 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7453715B2 (en) * 2005-03-30 2008-11-18 Ovonyx, Inc. Reading a phase change memory
US7233177B2 (en) 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
EP1710324B1 (en) * 2005-04-08 2008-12-03 STMicroelectronics S.r.l. PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device
US8653495B2 (en) * 2005-04-11 2014-02-18 Micron Technology, Inc. Heating phase change material
US7787280B2 (en) * 2005-04-12 2010-08-31 Panasonic Corporation Electric element, memory device, and semiconductor integrated circuit
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
US9911743B2 (en) 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US9196615B2 (en) * 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US8217490B2 (en) * 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8013363B2 (en) * 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US20060289848A1 (en) * 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
KR100665227B1 (ko) * 2005-10-18 2007-01-09 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US8188454B2 (en) * 2005-10-28 2012-05-29 Ovonyx, Inc. Forming a phase change memory with an ovonic threshold switch
US20070171705A1 (en) * 2005-12-15 2007-07-26 Parkinson Ward D Writing phase change memories
US7692272B2 (en) * 2006-01-19 2010-04-06 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
US7391664B2 (en) * 2006-04-27 2008-06-24 Ovonyx, Inc. Page mode access for non-volatile memory arrays
KR100871880B1 (ko) * 2006-05-30 2008-12-03 삼성전자주식회사 상 변화 메모리 장치의 메모리 셀 내의 상 변화 물질의일부를 리셋하기 위한 리셋 전류를 감소시키는 방법 및 상변화 메모리 장치
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
JP2008085204A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置及びその製造方法
US7684225B2 (en) * 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
WO2008088599A2 (en) 2006-10-19 2008-07-24 Boise State University Forced ion migration for chalcogenide phase change memory device
KR100772116B1 (ko) * 2006-10-31 2007-11-01 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
KR101296288B1 (ko) * 2006-12-29 2013-08-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
JP2008217937A (ja) * 2007-03-06 2008-09-18 Toshiba Corp 強誘電体記憶装置及びその制御方法
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
KR100872883B1 (ko) * 2007-03-22 2008-12-10 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US7626860B2 (en) * 2007-03-23 2009-12-01 International Business Machines Corporation Optimized phase change write method
US7745231B2 (en) 2007-04-17 2010-06-29 Micron Technology, Inc. Resistive memory cell fabrication methods and devices
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
US7848138B2 (en) * 2007-06-01 2010-12-07 Intel Corporation Biasing a phase change memory device
US7687309B2 (en) * 2007-06-28 2010-03-30 International Business Machines Corporation CMOS-process-compatible programmable via device
US7772582B2 (en) 2007-07-11 2010-08-10 International Business Machines Corporation Four-terminal reconfigurable devices
US7881092B2 (en) * 2007-07-24 2011-02-01 Rising Silicon, Inc. Increased switching cycle resistive memory element
US8679977B2 (en) 2007-07-25 2014-03-25 Micron Technology, Inc. Method and apparatus providing multi-planed array memory device
US7995371B2 (en) * 2007-07-26 2011-08-09 Unity Semiconductor Corporation Threshold device for a memory array
US7969770B2 (en) * 2007-08-03 2011-06-28 International Business Machines Corporation Programmable via devices in back end of line level
US7659534B2 (en) * 2007-08-03 2010-02-09 International Business Machines Corporation Programmable via devices with air gap isolation
US7678605B2 (en) * 2007-08-30 2010-03-16 Dupont Air Products Nanomaterials Llc Method for chemical mechanical planarization of chalcogenide materials
US7915071B2 (en) * 2007-08-30 2011-03-29 Dupont Air Products Nanomaterials, Llc Method for chemical mechanical planarization of chalcogenide materials
US9000408B2 (en) * 2007-10-12 2015-04-07 Ovonyx, Inc. Memory device with low reset current
US8098517B2 (en) * 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
US7791933B2 (en) * 2007-12-21 2010-09-07 International Business Machines Corporation Optimized phase change write method
US8674792B2 (en) * 2008-02-07 2014-03-18 Toyota Motor Engineering & Manufacturing North America, Inc. Tunable metamaterials
US20090256133A1 (en) * 2008-04-09 2009-10-15 Kau Derchang Multiple layer resistive memory
US20090257275A1 (en) * 2008-04-09 2009-10-15 Karpov Ilya V Seasoning phase change memories
US8053753B2 (en) * 2008-06-06 2011-11-08 Ovonyx, Inc. Thin film logic circuitry
US8284596B2 (en) * 2008-06-09 2012-10-09 Qimonda Ag Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US9263126B1 (en) 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
US7715228B2 (en) * 2008-08-25 2010-05-11 Nve Corporation Cross-point magnetoresistive memory
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) * 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8154006B2 (en) * 2008-12-29 2012-04-10 Micron Technology, Inc. Controlling the circuitry and memory array relative height in a phase change memory feol process flow
US7939815B2 (en) * 2008-12-30 2011-05-10 Stmicroelectronics S.R.L. Forming a carbon passivated ovonic threshold switch
US8148707B2 (en) * 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
US8144506B2 (en) 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US7936585B2 (en) * 2009-07-13 2011-05-03 Seagate Technology Llc Non-volatile memory cell with non-ohmic selection layer
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
TWI416661B (zh) * 2009-12-29 2013-11-21 Ind Tech Res Inst 空隙製造方法、電阻式記憶元件及其製造方法
US8367460B2 (en) * 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
US20120002461A1 (en) * 2010-07-02 2012-01-05 Karpov Elijah I Non-volatile memory with ovonic threshold switch and resistive memory element
JP2012069664A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 抵抗変化型メモリ
US8649212B2 (en) 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
JP6169376B2 (ja) * 2012-03-28 2017-07-26 株式会社半導体エネルギー研究所 電池管理ユニット、保護回路、蓄電装置
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9245926B2 (en) * 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
US8675423B2 (en) 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US8890105B2 (en) * 2012-08-29 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile memory
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US9153777B2 (en) 2013-06-03 2015-10-06 Micron Technology, Inc. Thermally optimized phase change memory cells and methods of fabricating the same
US9343317B2 (en) * 2013-07-01 2016-05-17 Micron Technology, Inc. Methods of forming silicon-containing dielectric materials and semiconductor device structures
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) * 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US9793323B1 (en) 2016-07-11 2017-10-17 Macronix International Co., Ltd. Phase change memory with high endurance
KR102532201B1 (ko) 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
KR102544160B1 (ko) * 2016-09-19 2023-06-16 에스케이하이닉스 주식회사 전압 제어 장치
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10090067B1 (en) 2017-05-30 2018-10-02 Seagate Technology Llc Data storage device with rewritable in-place memory
US11449431B2 (en) 2017-05-30 2022-09-20 Seagate Technology Llc Data storage device with rewritable in-place memory
US10147501B1 (en) 2017-05-30 2018-12-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
US10068663B1 (en) 2017-05-30 2018-09-04 Seagate Technology Llc Data storage device with rewriteable in-place memory
KR102595902B1 (ko) 2018-08-23 2023-10-30 삼성전자주식회사 저항성 메모리 소자
US10998024B2 (en) * 2019-07-31 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for enhancing tunnel magnetoresistance in memory device
US11139025B2 (en) 2020-01-22 2021-10-05 International Business Machines Corporation Multi-level cell threshold voltage operation of one-selector-one-resistor structure included in a crossbar array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924371A (ja) * 1972-06-27 1974-03-04
JPH03109526A (ja) * 1989-06-20 1991-05-09 Japan Synthetic Rubber Co Ltd 液晶表示装置用アクティブマトリックス基板
JPH04127569A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd 半導体装置およびその製造方法
JPH0521740A (ja) * 1991-01-18 1993-01-29 Energy Conversion Devices Inc 電気的消去可能型相転移メモリ
US6157566A (en) * 1997-08-20 2000-12-05 Micron Technology, Inc. Reduced leakage DRAM storage unit
JP2001127263A (ja) * 1999-10-27 2001-05-11 Sony Corp 不揮発性メモリおよびその駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629863A (en) * 1968-11-04 1971-12-21 Energy Conversion Devices Inc Film deposited circuits and devices therefor
GB1372414A (en) * 1971-11-26 1974-10-30 Marconi Co Ltd Semiconductor memory device arrangements
US3872492A (en) * 1972-07-26 1975-03-18 Energy Conversion Devices Inc Radiation hardened field effect transistor
DD251225A1 (de) * 1986-07-18 1987-11-04 Karl Marx Stadt Tech Hochschul Entkoppelte anordnung amorpher speicherelemente
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5818749A (en) * 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
KR100270147B1 (ko) * 1996-03-01 2000-10-16 니시무로 타이죠 액정표시장치
US5923582A (en) * 1997-06-03 1999-07-13 Cypress Semiconductor Corp. SRAM with ROM functionality
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6707749B2 (en) * 2002-08-14 2004-03-16 Intel Corporation Enabling an interim density for top boot flash memories

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924371A (ja) * 1972-06-27 1974-03-04
JPH03109526A (ja) * 1989-06-20 1991-05-09 Japan Synthetic Rubber Co Ltd 液晶表示装置用アクティブマトリックス基板
JPH04127569A (ja) * 1990-09-19 1992-04-28 Hitachi Ltd 半導体装置およびその製造方法
JPH0521740A (ja) * 1991-01-18 1993-01-29 Energy Conversion Devices Inc 電気的消去可能型相転移メモリ
US6157566A (en) * 1997-08-20 2000-12-05 Micron Technology, Inc. Reduced leakage DRAM storage unit
JP2001127263A (ja) * 1999-10-27 2001-05-11 Sony Corp 不揮発性メモリおよびその駆動方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193071A (ja) * 2007-02-01 2008-08-21 Ind Technol Res Inst 相変化メモリ
USRE45189E1 (en) 2007-11-08 2014-10-14 Higgs Opl. Capital Llc Writing system and method for phase change memory
US8426838B2 (en) 2008-01-25 2013-04-23 Higgs Opl. Capital Llc Phase-change memory
US9087985B2 (en) 2008-01-25 2015-07-21 Higgs Opl.Capital Llc Phase-change memory
US8716099B2 (en) 2008-01-25 2014-05-06 Higgs Opl. Capital Llc Phase-change memory
JP2009283498A (ja) * 2008-05-19 2009-12-03 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8604457B2 (en) 2008-11-12 2013-12-10 Higgs Opl. Capital Llc Phase-change memory element
US8884260B2 (en) 2008-11-12 2014-11-11 Higgs Opl. Capital Llc Phase change memory element
US9735352B2 (en) 2008-11-12 2017-08-15 Gula Consulting Limited Liability Company Phase change memory element
US9245924B2 (en) 2008-11-12 2016-01-26 Higgs Opl. Capital Llc Phase change memory element
US10573807B2 (en) 2008-11-12 2020-02-25 Gula Consulting Limited Liability Company Phase change memory element
USRE45035E1 (en) 2008-12-30 2014-07-22 Higgs Opl. Capital Llc Verification circuits and methods for phase change memory array
US8605493B2 (en) 2008-12-31 2013-12-10 Higgs Opl. Capital Llc Phase change memory
WO2016003865A1 (en) * 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
JP2017535940A (ja) * 2014-09-23 2017-11-30 マイクロン テクノロジー, インク. 金属カルコゲナイドを含むデバイス
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
KR20170098673A (ko) * 2016-02-22 2017-08-30 삼성전자주식회사 메모리 소자
KR102507303B1 (ko) * 2016-02-22 2023-03-08 삼성전자주식회사 메모리 소자
KR20220099495A (ko) * 2021-01-06 2022-07-13 포항공과대학교 산학협력단 칼코게나이드 박막의 형성방법, 상기 칼코게나이드 박막을 포함하는 반도체 소자
KR102699481B1 (ko) 2021-01-06 2024-08-30 포항공과대학교 산학협력단 칼코게나이드 박막의 형성방법, 상기 칼코게나이드 박막을 포함하는 반도체 소자

Also Published As

Publication number Publication date
JP4869600B2 (ja) 2012-02-08
WO2004055828A3 (en) 2004-11-04
US20040114413A1 (en) 2004-06-17
CN100552812C (zh) 2009-10-21
TWI237315B (en) 2005-08-01
KR20050085533A (ko) 2005-08-29
WO2004055828A2 (en) 2004-07-01
US6795338B2 (en) 2004-09-21
AU2003241617A1 (en) 2004-07-09
TW200410327A (en) 2004-06-16
CN1714406A (zh) 2005-12-28
MY133250A (en) 2007-10-31
KR100669313B1 (ko) 2007-01-16

Similar Documents

Publication Publication Date Title
JP4869600B2 (ja) メモリ及びアクセス装置
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
JP5469239B2 (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ
KR101652826B1 (ko) 반도체 소자 및 그 구동 방법
US7251152B2 (en) Memory circuit having memory cells which have a resistance memory element
US7738279B2 (en) Integrated circuit and method of operating an integrated circuit
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
JP5722874B2 (ja) 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ
JP5712143B2 (ja) 誘電体メモリ素子を有するメモリセル
TWI424553B (zh) 用於二極體存取之交叉點電阻性記憶體陣列的電路,偏壓方案以及製造方法
US7924639B2 (en) Nonvolatile memory device using resistance material
US8085577B2 (en) Nonvolatile semiconductor memory device and method of data write/data erase therein
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
US20060098473A1 (en) Semiconductor memory element and semiconductor memory device
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
CN102263122B (zh) 非易失性存储装置
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
EP1726017A1 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
US20170372779A1 (en) Ots for nvm array select lines
US9147657B2 (en) Memory cell repair
JP2013254539A (ja) 半導体記憶装置
US20230360711A1 (en) One-time programmable (otp) memory and method of operating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4869600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees