JP5712143B2 - 誘電体メモリ素子を有するメモリセル - Google Patents

誘電体メモリ素子を有するメモリセル Download PDF

Info

Publication number
JP5712143B2
JP5712143B2 JP2011545527A JP2011545527A JP5712143B2 JP 5712143 B2 JP5712143 B2 JP 5712143B2 JP 2011545527 A JP2011545527 A JP 2011545527A JP 2011545527 A JP2011545527 A JP 2011545527A JP 5712143 B2 JP5712143 B2 JP 5712143B2
Authority
JP
Japan
Prior art keywords
electrode
memory cell
dielectric
memory
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011545527A
Other languages
English (en)
Other versions
JP2012515437A (ja
Inventor
リゥ，ジュン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012515437A publication Critical patent/JP2012515437A/ja
Application granted granted Critical
Publication of JP5712143B2 publication Critical patent/JP5712143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

［関連出願］
本出願は、２００９年１月１２日に出願された米国特許出願第１２／３５２，４０２号の優先権を主張し、それは、参照することによって、本明細書に組み込まれる。
コンピュータおよび他の電気製品は、通常、データおよび他の情報を記憶する多くのメモリセルを備えるメモリデバイスを有する。いくつかの従来のメモリデバイスは、メモリセルの記憶ノード上の電荷の量に基づき、情報を記憶する場合がある。記憶ノード上の電荷の異なる値は、メモリセル内に記憶された情報の異なる値（例えば、「０」および「１」の２進値）を示す場合がある。記憶ノードは、通常、ケイ素等の半導体材料を含む。いくつかの用途では、上述のメモリデバイスは、サイズおよび製造プロセスの課題等の要因のため、適用不可能である場合がある。
本発明の一実施形態に従う、メモリセルを備えるメモリアレイを有するメモリデバイスのブロック図である。 本発明の一実施形態に従う、メモリ素子とアクセスコンポーネントとを備えるメモリセルを含む、メモリアレイを有するメモリデバイスの部分的ブロック図である。 本発明の一実施形態に従う、導電路を備えるメモリセルの断面である。 本発明の一実施形態に従う、誘電体と中間コンポーネントとを有するメモリ素子を備える、メモリセルの断面である。 図３および図４のメモリセルのアクセスコンポーネントの電流対電圧（Ｉ−Ｖ）特性のグラフを説明する、例示的実施形態である。 図３および図４のメモリセルのアクセスコンポーネントの電流対電圧（Ｉ−Ｖ）特性のグラフを説明する、例示的実施形態である。 本発明の一実施形態に従う、メモリデバイスの種々のメモリ動作中に、メモリデバイスのメモリセルに印加される、種々の電圧の一例である。 本発明の一実施形態に従う、メモリデバイスの種々のメモリ動作中に、別のメモリデバイスのメモリセルに印加される、種々の電圧の別の例である。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。 本発明の一実施形態に従う、メモリデバイスを形成する種々のプロセスを示す。
図１は、本発明の一実施形態に従う、メモリセル１１０を備えるメモリアレイ１０２を有する、メモリデバイス１００のブロック図を示す。メモリセル１１０は、線１２３（例えば、Ｖｘ０からＶｘＭの信号を有するワード線）および線１２４（例えば、Ｖｙ０からＶｙＮの信号を有するビット線）に沿って、列または行に配置される場合がある。メモリデバイス１００は、線１２３および線１２４を使用して、メモリセル１１０内の情報を伝達する場合がある。メモリセル１１０は、メモリセル１１０の１つのグループが、他のメモリセル１１０の１つまたは複数のグループの上に積み重ねられる場合があるように、物理的に複数のデバイスレベルに位置する場合がある。行デコーダ１３２および列デコーダ１３４は、線１２５（例えば、アドレス線）上のアドレス信号Ａ０からＡＸを解読して、どのメモリセル１１０がアクセスされるかを決定することができる。行デコーダ１３２および列デコーダ１３４の行レベルデコーダ１３６および列レベルデコーダ１３８はそれぞれ、アクセスされるメモリセル１１０が位置する、デバイス１００の複数のデバイスレベルのうちのどれかを決定することができる。
センス増幅回路１４０は、メモリセル１１０から読み込まれた情報の値を決定するように動作され、線１２３または線１２４に信号の形態の情報を提供する場合がある。センス増幅回路１４０はまた、線１２３または線１２４上の信号を使用して、メモリセル１１０に書き込まれる情報の値を決定することができる。メモリデバイス１００は、メモリアレイ１０２と線（例えば、データ線）１２６との間で情報を伝達するための回路１５０を含む場合がある。線１２６上の信号ＤＱＯからＤＱＮは、メモリセル１１０から読み込まれた、またはメモリセルに書き込まれた情報を表す場合がある。メモリデバイス１００の外部の他のデバイス（例えば、メモリコントローラまたはプロセッサ）は、線１２５、１２６、および１２７を通ってメモリデバイス１００と通信する場合がある。
メモリデバイス１００は、メモリセル１１０から情報を読み込む（読み出す）ための読み込み動作（読み出し動作）、およびメモリセル１１０内に情報を書き込む（例えば、プログラムする）ための書き込み動作（しばしば、プログラミング動作と称される）等のメモリ動作を実行してもよい。メモリ制御ユニット１１８は、線１２７上の制御信号に基づき、メモリ動作を制御してもよい。線１２７上の制御信号の例としては、どの動作（例えば、書き込みまたは読み込み動作）をメモリデバイス１００が実行する場合があるかを示すための、１つまたは複数のクロック信号および他の信号が挙げられる。メモリデバイス１００の外部の他のデバイス（例えば、プロセッサまたはメモリコントローラ）は、線１２７上の制御信号の値を制御する場合がある。線上の信号の組み合わせの具体的な値は、メモリデバイス１００に、対応するメモリ動作（例えば、書き込みまたは読み込み動作）を実施させる場合がある、コマンド（例えば、書き込みまたは読み込みデマンド）を生成する場合がある。
メモリデバイス１００は、線１４１および１４２のそれぞれの上で、電源電圧信号ＶｃｃおよびＶｓｓを含む電源電圧を受信してもよい。電源電圧信号Ｖｓｓは、接地電位（例えば、約ゼロボルトの値を有する）で動作してもよい。電源電圧信号Ｖｃｃは、バッテリまたは交流・直流（ＡＣ−ＤＣ）変換回路等の外部電源からメモリデバイス１００に供給された外部電圧を含んでもよい。
メモリデバイス１００の回路１５０は、選択回路１５２および入力／出力（Ｉ／Ｏ）回路１１６を含んでもよい。選択回路１５２は、メモリセル１１０から読み込まれた、またはメモリセル１１０の中に書き込まれた情報を表す場合がある、線１２４および１２８上の信号を選択するように、信号ＳＥＬ０からＳＥＬｎに反応する場合がある。列デコーダ１３４は、線１２５上のＡ０からＡＸアドレス信号に基づき、ＳＥＬ０からＳＥＬｎ信号を選択的に起動してもよい。選択回路１５２は、読み込みおよび書き込み動作中に、線１２４および１２８上の信号を選択して、メモリアレイ１０２とＩ／Ｏ回路１１６との間の通信を提供することができる。
メモリデバイス１００は、非揮発性メモリデバイスを含んでもよく、メモリセル１１０は、電力（例えば、ＶｃｃもしくはＶｓｓ、または両方）がメモリデバイス１００から切断される時に、メモリセル１１０がその上に記憶された情報を保持することができるように、非揮発性メモリセルを含んでもよい。当業者は、メモリデバイス１００が本明細書に説明する実施形態に焦点を置くことに役立つように、図１に図示しない他の特徴を含んでもよいことを理解するであろう。
デバイス１００は、メモリセル１１０に対し選択的に読み込む（読み出す）、または書き込んでもよい。選択したメモリセル１１０に書き込むために、メモリデバイス１００は、選択したメモリセルに書き込み電流を、または選択したメモリセルの両端に電圧を印加して、選択したメモリセルの抵抗を変更することができる。メモリセル内に記憶された情報の値は、そのメモリセルの抵抗の値に基づく場合がある。選択したメモリセル１１０から読み込む（読み出す）ために、メモリデバイス１００は、選択したメモリセルに読み込み電流（読み出し電流）を、または選択したメモリセルの両端に電圧を印加し、次いで、その中に記憶された情報の対応する値を決定するための、選択したメモリセルから測定された読み込み電流または電圧に基づき、その抵抗を決定することができる。
メモリデバイス１００は、図２から図１６を参照して下記に説明する、メモリデバイスおよびメモリセルのうちの少なくとも１つを含む場合がある。
図２は、本発明の一実施形態に従う、メモリセル２１１、２１２、２１３、２１４、２１５、２１６、２１７、２１８、および２１９を含むメモリアレイ２０２を有する、メモリデバイス２００の部分的ブロック図を示す。メモリアレイ２０２は、図１のメモリアレイ１０２に対応してもよい。図２では、メモリセル２１１から２１９はそれぞれ、信号Ｖｘ１、Ｖｘ２、Ｖｘ３を有するデータ／センス線２３０、２３１、および２３２（例えば、ビット線）、およびそれぞれ、信号Ｖｙ１、Ｖｙ２、およびＶｙ３を有するアクセス線２４０、２４１、および２４２（例えば、ワード線）に連結させることができる。メモリセル２１１から２１９のそれぞれは、線２３０、２３１、および２３２のうちの１つと、線２４０、２４１、および２４２のうちの１つとの間に直列に連結される、メモリ素子２２２およびアクセスコンポーネント２４４を含んでもよい。
メモリデバイス２００は、異なる抵抗を有するメモリセル２１１から２１９のそれぞれをプログラムすることができる。メモリセル内に記憶された情報の値は、そのメモリセルの抵抗値に基づく。各メモリセル内の抵抗値は、メモリセルを通る導電路の存在または不在（または破壊）によって左右される。
各メモリ素子２２２は、電極を含んでもよく、その電極のうちの１つは、線２３０、２３１、および２３２のうちの１つに連結されてもよく、他の電極は、線２４０、２４１、および２４２のうちの１つに連結されてもよい。図３および図４は、図２のメモリセル２１１から２１９に使用することができる、メモリセルの異なる例を示す。図２では、書き込み動作中に、選択したメモリセル内に記憶される情報の値によって、メモリデバイス２００は、線２３０、２３１、および２３２、ならびに線２４０、２４１、および２４２上に種々の電圧を印加して、選択したメモリセルのメモリ素子２２２内に導電路を形成するか、または既存の導電路を破壊することができる。図６および図７は、種々のメモリ動作中に、メモリセル２１１から２１９等のメモリセルに印加される、種々の電圧の例を示す。
図２では、読み込みまたは書き込み動作中に、メモリデバイス２００は、メモリデバイス２００が選択したメモリセルにアクセス（例えば、読み込むまたは書き込む）することができるように、信号Ｖｘ１、Ｖｘ２、Ｖｘ３、Ｖｙ１、Ｖｙ２、およびＶｙ３に適切な電圧値を使用して、読み込みまたは書き込まれるように選択されているメモリセル（選択されたメモリセル）のアクセスコンポーネント２４４を作動する場合がある。メモリデバイス２００は、選択されていないメモリセル（未選択のメモリセル）のそれぞれのアクセスコンポーネント２４４を停止する場合がある。
例えば、書き込み動作では、メモリデバイス２００は、メモリセル２１５を選択して、その中に情報を書き込んでもよい。この例では、メモリデバイス２００は、メモリセル２１５の両端に、電圧差（例えば、書き込み電圧）を印加して、メモリセル２１５のアクセスコンポーネント２４４を作動し、メモリセル２１５のメモリ素子２２２内に導電路を形成する。メモリデバイス２００はまた、メモリセル２１５内に導電路を作成するために使用された電圧差と逆の極性を有する電圧差を印加して、メモリセル２１５のメモリ素子２２２内の既存の導電路を破壊してもよい。
別の例では、読み込み動作では、メモリデバイス２００は、メモリセル２１５を選択して、その中に記憶された情報を読み込む場合がある。この例では、メモリデバイス２００は、メモリセル２１５の両端に、別の電圧差（例えば、読み込み電圧）を印加して、メモリセル２１５のアクセスコンポーネント２４４を作動させてもよい。次いで、メモリデバイス２００は、その中に記憶された情報の対応する値を決定するために、メモリセル２１５からの測定された読み込み電流または電圧に基づき、メモリセル２１５の抵抗（例えば、線２３１と２４１との間のメモリセル２１５の抵抗）を決定することができる。
本明細書中の書き込みおよび読み込みの両方の例では、メモリデバイス２００は、未選択のメモリセルのそれぞれのメモリ素子２２２がアクセスされていないままであり得るように、未選択のメモリセル（メモリセル２１０、２１１、２１２、２１３、２１６、２１７、２１８、および２１９）のそれぞれのアクセスコンポーネント２４４を停止する場合がある。
選択したメモリセルを書き込むために使用する電圧差（例えば、書き込み電圧）および選択したメモリセルを読み込むために使用する電圧差（例えば、読み込み電圧）は、選択したメモリセルが読み込まれた後に、選択したメモリセル内に記憶された情報の値が変化しないままであるように、異なる値を有してもよい。例えば、選択したメモリセルを書き込むために使用する書き込み電圧差が２ボルトの値を有する場合に、次いで、選択したメモリセルを読み込むために使用する読み込み電圧差は、読み込まれた電圧差が選択したメモリセルを書き込むためには（例えば、選択したメモリセル内に導電路を形成するためには）不十分であるが、選択したメモリセルを読み込むために、選択したメモリのアクセスコンポーネントを作動するために十分であるように、２ボルト未満の値を有するであろう。読み込み電圧差が書き込み電圧差未満になる理由は、選択したメモリセルが、選択したメモリセルが読み込まれる前に、書き込まれていない場合に、選択したメモリセル内に記憶された情報の値が、選択したメモリセルが読み込まれた後も、変化しないままであることを可能にすることである。
上記の例では、メモリセル２１５が選択したメモリセルであると仮定するため、メモリセル２１５の両端の間の電圧差（例えば、電圧降下）が、メモリセル２１５のアクセスコンポーネント２４４を作動するために十分な値を有することができるように、メモリデバイス２００は、線２３１および２４１（メモリセル２１５に連結した対応する線）上の信号Ｖｘ２およびＶｙ２に適切な電圧値を使用してもよい。作動した時に、メモリセル２１５のアクセスコンポーネント２４４は、メモリデバイス２００が、メモリセル２１５からの情報を読み込むか、またはメモリセル２１５の中に情報を書き込んでもよいように、メモリセル２１５のメモリ素子２２２を通る電流の導電（例えば、読み込みまたは書き込み電流）を可能にしてもよい。未選択のメモリセルでは、メモリデバイス２００は、未選択のメモリセルを通る電流の導電を防止するために、信号Ｖｘ１、Ｖｘ３、Ｖｙ１、およびＶｙ３に適切な電圧値を使用して、未選択のメモリセルのそれぞれのアクセスコンポーネント２４４をオフにしたままにする（または停止する）場合がある。
メモリセル２１１から２１９は、図３または図４のメモリセルと同様、またはそれを同一のメモリセルを含んでもよい。
図３は、本発明の一実施形態に従う、導電路３９９を備える、メモリセル３１０の断面を示す。メモリセル３１０は、電極３０１および３０２と、メモリ素子３３３と、アクセスコンポーネント３４４とを含んでもよい。図３の線３２３上の信号Ｖｘは、図２の信号Ｖｘ１、Ｖｘ２、およびＶｘ３のうちの１つに対応する場合がある。図３の線３２４上の信号Ｖｙは、図２の信号Ｖｙ１、Ｖｙ２、およびＶｙ３のうちの１つに対応する場合がある。図３に示すように、メモリ素子３３３は、電極３０１と電極３０２との間に誘電体３３１を含んでもよい。
明確にするために、本明細書に説明する図面は、いくつかの特徴のいくつかの断面線（平行な斜線）を省略している場合がある。例えば、図３は、誘電体３３１の一部分の断面線を省略する。
図３では、メモリセル３１０内に記憶された情報の値は、誘電体３３１内の導電路３９９等の導電路の存在または不在に左右される場合がある。例えば、導電路３９９を用いて、図３に示すように、メモリセル３１０は、第１の値（例えば、論理「１」または２進「１」）を記憶してもよい。導電路３９９が破壊（例えば、切断）される時、メモリセル３１０は、第１の値とは異なる第２の値（例えば、論理「０」または二進「０」）を記憶する場合がある。
書き込み動作中に、メモリデバイス（メモリセル３１０が存在する場所）は、線３２３から線３２４の方向（例えば、第１の方向）の電圧差が、正電圧値であるように、電圧値を用いて、信号ＶｘおよびＶｙを印加する場合がある。例えば、信号Ｖｘは、Ｖボルトの値を有する場合があり、そのとき、Ｖは、実数値を表し、信号Ｖｙは、ゼロボルトの値を有するかもしれない。電圧差は、誘電体３３１の材料内に絶縁破壊路（例えば、チャネル）を作成する場合がある。電極３０１の材料の一部分は、誘電体３３１内の絶縁破壊路内に移動（例えば、拡散またはドリフト）して、導電路３９９を作成する場合がある。例えば、電極３０１の材料のイオン３８８（例えば、正荷電イオン）は、絶縁破壊路内に移動して、導電路３９９を作成する場合がある。導電路３９９が、電極３０１からのイオンによって作成される場合があるため、導電路３９９は、イオン導電路を含む場合がある。
導電路３９９を破壊するために、メモリデバイスは、線３２３から線３２４への方向の電圧差が負の値であるように、電圧値を用いて、信号ＶｘおよびＶｙを印加してもよく、それは、線３２４から線３２３への方向（例えば、第２の方向）の電圧差が正の電圧値であることを意味する。例えば、導電路３９９を破壊するために、信号Ｖｘは、ゼロボルトの値を有してもよく、信号Ｖｙは、Ｖボルトの値を有する場合がある。負の電圧差は、負の電場を作成し、導電路３９９内の電極３０１の材料をメモリ素子３３３から電極３０１に戻す場合がある。結果として、導電路３９９は、破壊するか、または不連続になる場合がある。
図３に示すように、全体のメモリ素子３３３は、誘電体３３１のみを含んでもよい。したがって、導電路３９９等の導電路がメモリ素子３３３内に形成される前に、メモリ素子３３３の材料は、誘電体３３１の材料のみを含んでもよい。誘電体３３１のための材料の例としては、とりわけ、ＡｌｘＯｙ、ＭｇＯ、ＡｌＮ、ＳｉＮ、ＣａＯｘ、ＮｉＯｘ、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＮｉＭｎＯｘ、ＭｇＦ２、ＳｉＣ、ＳｉＯｘＮｙ、ＨｆＯｘ、Ｎｂ２Ｏ５、ＷＯｘ、ＴｉＯｘ、ＺｒＯｘ、およびＣｕｘＯが挙げられる。これらの組成では、「ｘ」および「ｙ」は、材料組成内の対応するコンポーネント成分の相対量を表す。この全説明の中の材料組成のうちのいくつかは、コンポーネント成分のみを列挙する。しかしながら、これらの材料組成のそれぞれの中の各コンポーネント成分の相対量は、特定の値に制限されない。
図３のメモリセル３１０では、電極３０１は、早い拡散率を有する導電性材料を含む。電極３０１のための材料の例としては、Ａｇ、Ｃｕ、およびＡｕが挙げられる。
メモリ素子３３３および電極３０１のための上記の例示的材料では、ＳｉＮがＡｇ（またはＣｕもしくはＡｕ）に影響されないため、ＳｉＮは、誘電体３３１のための材料として、他の材料よりも選択される場合があり、それによって、Ａｇ（またはＣｕもしくはＡｕ）が絶縁破壊路の内部に存在した後に、Ａｇ（またはＣｕもしくはＡｕ）は、絶縁破壊路を囲繞する他の領域内に容易に拡散しない。さらに、ＳｉＮは、それが電極３０１と電極３０２との間に良好な電気絶縁を提供するため、選択される場合がある。
電極３０１のための上記の例示的材料では、ＣｕまたはＡｕイオンより早い拡散率を有するため、Ａｇは、ＣｕまたはＡｕよりも選択される場合がある。さらに、良好な導電性フィラメント、または図３の導電路３９９等の導電路を提供するため、Ａｇは選択される場合がある。
図３は、単一コンポーネントとして電極３０２を示す。しかしながら、電極３０２は、金属、および耐熱金属窒化物、炭化物、またはホウ化物等の付加的な材料等の複数のコンポーネントを含んでもよい。電極３０２の材料の例としては、ＴｉＮ、ＺｒＮ、ＨｆＮ、ＶＮ、ＮｂＮ、ＴａＮ、ＴｉＣ、ＺｒＣ、ＨｆＣ、ＶＣ、ＮｂＣ、ＴａＣ、ＴｉＢ２、ＺｒＢ２、ＨｆＢ２、ＶＢ２、ＮｂＢ２、ＴａＢ２、Ｃｒ３Ｃ２、Ｍｏ２Ｃ、ＷＣ、ＣｒＢ２、Ｍｏ２Ｂ５、Ｗ２Ｂ５等の耐熱金属窒化物、炭化物、およびホウ化物、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴｉＷ、ＴａＳｉＮ、ＴｉＣＮ、ＳｉＣ、Ｂ４Ｃ、ＷＳｉｘ、ＭｏＳｉ２等の化合物、ＮｉＣｒ等の金属合金、ならびにドープ珪素、炭素、白金、ニオブ、タングステン、モリブデン等の元素材料が挙げられる。
図３では、上述のとおり、メモリセル３１０は、読み込みまたは書き込み動作中に、メモリ素子３３３へのアクセスを可能にする（または防止する）ように、アクセスコンポーネント３４４を作動する（またはオフにしたままにする）場合がある。アクセスコンポーネント３４４は、オン状態またはオフ状態を有する場合がある。アクセスコンポーネント３４４は、オフ状態では、電流の導電を防止するために、より高い抵抗を有し、オン状態では、電流の導電を可能にするために、より低い抵抗を有する。アクセスコンポーネント３４４は、信号ＶｘおよびＶｙの電圧値に基づき、オフ状態（例えば、より高い抵抗）とオン状態（例えば、より低い抵抗）との間を切り替える場合がある。例えば、信号ＶｘとＶｙとの間の電圧値差（例えば、電圧電位）は、メモリセル３１０が読み込まれる、または書き込まれるように選択される時に、線３２３に対して正値に設定して、アクセスコンポーネン３４４をオン状態に切り替える場合がある。信号ＶｘとＶｙとの間の電圧値差は、メモリセル３１０が読み込まれる、または書き込まれるように選択されない時に、線３２３に対して、負値に設定されてもよい。図５Ａおよび図５Ｂは、図３のメモリセル３１０のアクセスコンポーネント３４４の電流対電圧（Ｉ−Ｖ）特性のグラフを説明する、例示的実施形態である。
図３では、アクセスコンポーネント３４４は、カルコゲニド材料を含んでもよい。コンポーネント３４４のための材料の例としては、Ａｓ−Ｔｅ−Ｉ、ＴｉＡｓＳｅ２、ＴｉＡｓＴｅ２、Ｓｉ−Ｔｅ−Ａｓ−Ｇｅ、Ｓｉ−Ｔｅ−Ａｓ−Ｇｅ−Ｐ、Ａｌ−Ａｌ−Ａｓ−Ｔｅ、Ａｌ−Ｇｅ−Ａｓ−Ｔｅ、Ｔｅ３９Ａｓ３６Ｓｉ１７Ｇｅ７Ｐ、Ａｓ４０Ｔｅ（６０−ｘ）Ｉｎｘ（５＜ｘ＜１６．５）、Ａｓ３５Ｔｅ（６５−ｘ）Ｉｎｘ（１２．５＜ｘ＜２１．５）、Ａｓ３０Ｔｅ（７０−Ｘ）（１２．５＜ｘ＜２１．５）、Ｇｅ２０Ｔｅ（８０−Ｘ）Ｐｂｘ（２＜ｘ＜８）が挙げられる。代替的には、アクセスコンポーネント３４４は、双極性整流を提供することができる、金属・絶縁体・金属（ＭＩＭ）ダイオードを含んでもよい。この説明では、ＭＩＭダイオード内の絶縁体は、単一の絶縁体材料、または複数の異なる絶縁体材料を含むことができる。例えば、アクセスコンポーネント３４４は、ＴａＳｉＮ／ＳｉＯ２／ＺｒＯ２／Ｐｔスタック、ＴａＳｉＮ／Ｔａ２Ｏ５／ＺｒＯ２／Ｐｔスタック、ＴａＳｉ／ＺｒＯｘ／ＴｉＮスタック、ＴａＳｉＮ／ＺｒＯｘ／ＴｉＮスタック、およびＴａＳｉ／ＳｉＯ２／ＺｒＯ２／Ｐｔスタック等のＭＩＭダイオードを含んでもよい。
メモリセル３１０は、情報の１つの値を永久的に記憶するように、ワンタイムプログラマブルメモリとして構成されてもよい。代替的には、１つの時に１つの値で、かつ別の時に別の値で情報を記憶するように、メモリセル３１０は、マルチプルタイムプログラマブルメモリ（例えば、フラッシュメモリ）として使用されてもよいように、構成されてもよい。
図４は、本発明の一実施形態に従う、誘電体３３１と中間コンポーネント４３２とを有するメモリ素子４３３を備える、メモリセル４１０の断面を示す。メモリセル４１０は、図４のメモリ素子４３３内の中間コンポーネント４３２の追加を除き、図３のメモリセル３１０の特徴と同様の特徴を含んでもよい。明確にするために、メモリセル３１０（図３）および４１０（図４）の両方における同様の特徴には同一の参照番号が提供される。
図４はまた、誘電体３３１内に１つの導電性部分、および中間コンポーネント４３２内に別の導電性部分を含む、導電路４９９を示す。導電路４９９は、導電路３９９の方法と同様の方法で、電極３０１の材料の一部分から形成される。例えば、メモリデバイス（メモリセル４１０が存在する場所）は、線３２３から線３２４の方向の電圧差が正値であるような電圧値を用いた、信号ＶｘおよびＶｙを印加することができる。電圧差は、誘電体３３１の材料内に絶縁破壊路を作成することができる。電極３０１の材料（例えが、イオン）の一部分は、絶縁破壊路内に移動して、１つの導電性部分導電路４９９を作成することができる。電圧差はまた、電極３０１の材料の一部分を中間コンポーネント４３２内に移動させ、別の導電性部分導電路４９９を形成する。
メモリセル４１０がマルチプルタイムプログラマブルメモリとして使用される時に、導電路４９９の誘電体３３１内の導電性部分は、破壊される（例えば、消去動作において消去される）ことが可能でなければならない。したがって、誘電体３３１に隣接するコンポーネント（例えば、アクセスコンポーネント、または誘電体３３１とアクセスコンポーネントとの間の材料）は、電極３０１の材料（例えば、Ａｇイオン）が導電路４９９を通って流動することを不可能にし、かつ導電路４９９にイオンを提供しない、ブロッキングコンポーネントでなければならない。負の電場下で、導電路４９９を形成する電極３０１の材料は、誘電体３３１から強制的に押し出され、導電路４９９を破壊することができる。
メモリセル４１０がワンタイムプログラマブルメモリとして使用される時に、導電路４９９は、誘電体３３１内に常置され、中間コンポーネント４３２の少なくとも一部分は、電極３０１の材料（例えば、Ａｇイオン）で充填され、永久的導電路を提供する。したがって、メモリセル４１０がワンタイムプログラマブルメモリとして使用される時に、それは、図４に示すように、誘電体３３１内の導電路４９９の導電性部分を通ってマイグレートし、相当量の中間コンポーネント４３２内の電極３０１の材料を提供するように、中間コンポーネント４３２を追加することに有利である場合がある。中間コンポーネント４３２内の電極３０１の材料の存在は、導電路４９９にイオンを提供し、導電路４９９内のイオンが損失されることを防止する場合がある。
中間コンポーネント４３２は、カルコゲニド材料を含んでもよい。カルコゲニド材料の例としては、Ｇｅ−Ｓｅ、Ｇｅ−Ｓ、Ｓｎ−Ｓｅ、Ｓｎ−Ｓ、Ａｓ−Ｓｅ、Ａｓ−Ｓ、Ｐｂ−Ｓｅ、Ｐｂ−Ｓ、Ｈｇ−Ｓｅ、Ｈｇ−Ｓ、ＡｄＳＩＣ類、ＫＡｇ４Ｉ５、ＲｂＡｇ４Ｉ５、セレン化銀（例えば、Ａｇ−Ｓｅ）、硫化銀（Ａｇ−Ｓ）、セレン化スズ（Ｓｎ−Ｓｅ）、Ｓｎ−Ｓ、Ｃｕ−Ｓｅ、およびＣｕ−Ｓが挙げられる。
中間コンポーネント４３２のための上記の例示的材料では、Ｇｅ−ＳｅまたはＡｇ−Ｓｅは、Ａｇ−Ｓｅが良好な超イオン導電体であり、Ａｇイオンがこの材料の中で早く移動することができるため、他の材料よりも選択される場合がある。
図５Ａおよび図５Ｂは、図３および図４のアクセスコンポーネント３４４のＩ−Ｖ特性のグラフを説明する、例示的実施形態である。図５Ａに示すように、アクセスコンポーネント３４４は、両方の電圧極性で切り替えることが可能であり（電流がそこを通って流れることができる）、したがって、そのアクセスコンポーネント３４４が、双極性切り替えコンポーネントまたは双極性整流コンポーネントと称される場合がある。アクセスコンポーネント３４４は、アクセスコンポーネントの両端の第１の方向の電圧差がアクセスコンポーネント３４４の第１の閾値電圧Ｖｔ１を超える場合、オン状態（例えば、より低い抵抗）を有する場合がある。第１の方向は、図３または図４において、線３２３から線３２４の方向に対応してもよい。図５Ａでは、アクセスコンポーネント３４４がオン状態になった後に、最小保持電流Ｉｈ１または一定保持電流Ｖｈ１がアクセスコンポーネント３４４の両端間で維持される場合、オン状態のままであってもよい。アクセスコンポーネント３４４は、電流が保持電流Ｉｈ１を下回る、またはアクセスコンポーネントの両端間の電圧差が保持電流Ｖｈ１を下回る場合、オフ状態に切り替わる場合がある。
上述のように、アクセスコンポーネント３４４は、両方の電圧極性で切り替えることが可能である。図５Ａに示すように、アクセスコンポーネント３４４はまた、第１の方向に対するアクセスコンポーネントの両端の電圧差が第２の閾値電圧Ｖｔ２未満である場合に、オン状態を有し得る。言い換えると、アクセスコンポーネント３４４はまた、第２の方向に対するアクセスコンポーネントの両端の電圧差が電圧ＶＴ（式中、ＶＴ＝−Ｖｔ２（図５Ａに示すように、Ｖｔ２がゼロ未満、すなわち負の値であるため、ＶＴは、正値である））を超える（それよりも大きい）場合に、オン状態を有する場合がある。第２の方向は、線３２４から線３２３の方向に対応してもよい（図３または図４）。図５Ａでは、アクセスコンポーネント３４４は、最小保持電流Ｉｈ２または一定保持電流Ｖｈ２が、第２の方向に対して、アクセスコンポーネント３４４にわたって維持される場合に、オン状態のままであってもよい。閾値電圧Ｖｔ１およびＶｔ２は、異なる絶対値を有してもよい。保持電流ＩｈｌおよびＩｈ２もまた、異なる絶対値を有してもよい。同様に、保持電流Ｖｈ１およびＶｈ２もまた、異なる絶対値を有してもよい。図３および図４のアクセスコンポーネント３４４はまた、図５Ｂに示す、Ｉ−Ｖ特性を有し得る。
アクセスコンポーネント３４４は、材料がアクセスコンポーネント３４４のオン状態とオフ状態の両方において、同一相のままであってもよいように、図３を参照して上記に説明する材料を有する場合がある。したがって、アクセスコンポーネント３４４は、オン状態またはオフ状態において、その材料の中で結晶化または融解が生じないように、本質的に、電子的に切り替わる。
図６は、本発明の一実施形態に従う、メモリデバイス６００の種々のメモリ動作中に、メモリセル２１１から２１９に印加される種々の電圧の一例を示す。メモリデバイス６００は、図２のメモリデバイス２００のコンポーネントと同様、またはそれと同一のコンポーネントを含む。したがって、メモリデバイス２００および６００の両方における同様のコンポーネントには同一の参照番号が与えられる。
メモリデバイス６００は、線２３０、２３１、および２３２（例えば、ビット線）上のそれぞれの信号Ｖｘ１、Ｖｘ２、およびＶｘ３、ならびに、線２４０、２４１、および２４２（例えば、ワード線）上のそれぞれの信号Ｖｙ１、Ｖｙ２、およびＶｙ３を使用して、メモリセル２１１から２１９を選択してもよい。読み込みまたは書き込み動作中に、メモリデバイス６００は、信号Ｖｘ１、Ｖｘ２、およびＶｘ３ならびにＶｙＩ、Ｖｙ２、およびＶｙ３の適切な電圧値を使用して、読み込まれる、または書き込まれる選択したメモリセルのアクセスコンポーネントをターンオンし、選択していないメモリセルのアクセスコンポーネントをターンオフさせることができる。
図６は、０ボルト、（１／３）Ｖボルト、および（２／３）Ｖボルトの例示的電圧値を示す。図６では（および、図７でも）、Ｖは、単位の「ボルト」または「ボルト（複数）」を意味しない。むしろ、Ｖは、正の実数値（例えば、１、２、３、またはその他）を表す。したがって、（１／３）Ｖボルトは、Ｖの値がそれぞれ、３、６、または９である場合に、１、２、または３ボルトを意味する。図６の例は、メモリセルのそれぞれのアクセスコンポーネント２４４がオフ状態にあること、メモリデバイス６００がメモリセル２１５にアクセスして、メモリセル２１５を読み込む、または書き込むように選択することを仮定する。図６に示すように、メモリデバイス６００は、信号Ｖｘ１， Ｖｘ２、Ｖｘ３、Ｖｙ１、Ｖｙ２、およびＶｙ３に、０ボルト、（１／３）Ｖボルト、および（２／３）Ｖボルトの電圧値を選択的に使用してもよく、したがって、メモリデバイス６００は、メモリセル２１５のアクセスコンポーネント２４４をターンオンし、（次いで、メモリ素子２２２を通る読み込みまたは書き込み電流を印加する）、他のメモリセルのそれぞれのアクセスコンポーネント２４４をオフ状態に維持する。
図６に示す電圧値を用いると、選択したメモリセル２１５のアクセスコンポーネント２４４の両端の、線２３１から線２４１までの電圧差は、Ｖボルト（Ｖ−０＝Ｖ）であり、各未選択のメモリセル（セル２１５を除く、セル２１１から２１９）のアクセスコンポーネント２４４の両端の電圧差は、（１／３）Ｖボルトまたは−（１／３）Ｖボルト（負の１／３Ｖボルト）のいずれかである。２つの対応する線（例えば、対応するビット線から対応するワード線まで）の間の電圧差が（１／３）Ｖボルトを上回る時に、各アクセスコンポーネント２４４がターンオンする（例えば、電流を導電する）だけである場合、未選択のアクセスコンポーネント２４４のすべてがターンオフされ（導電しない）、選択したアクセスコンポーネント２４４のみがターンオンするであろう。
上記の例では、Ｖは、メモリセル２１５が書き込まれるように選択される場合に、電圧差Ｖ−０（Ｖマイナスゼロ）が、選択したメモリセル２１５を書き込む（例えば、その中に導電路を作成する）ために十分であるような値を有するであろう。メモリセル２１５が読み込まれるように選択される場合、Ｖは、電圧差Ｖ−０が、それを読み込むために、メモリセル２１５のアクセスコンポーネントをターンオンするために十分であるが、メモリセル２１５を書き込むために不十分であり、それによって、メモリセル２１５内に記憶された情報の値が、それが読み込まれた後に変化しないままであることができる値を有するであろう。
上述のように、反対の極性を有する電圧が、選択したメモリセル内の情報の値を変更する（例えば、消去する）ために、選択したメモリセルに印加されてもよい。図６では、例えば、導電路がメモリセル２１５内に形成された後に、選択したメモリセル２１５内の情報の値を変更するために、線２３１および２４１上の電圧は、切り替えられるであろう。例えば、（１／３）Ｖが、（２／３）Ｖに変更され、（２／３）Ｖが、（１／３）Ｖに変更されながら、０ボルトが線２３１に印加され、Ｖボルトが線２４１に印加されるであろう。したがって、選択したセル２１５の両端間の電圧差は、線２４１から線２３１の方向で正のＶボルト、または線２３１から線２４１の方向で負のＶボルトであろう。この負の電圧値は、導電路（例えば、図３の導電路３９９、または図４の４９９）を妨害し、それを破壊し、それによって、選択したメモリセル２１５内に記憶された情報の値を変更するであろう。
図６では、０ボルト、（１／３）Ｖボルト、および（２／３）Ｖボルトの電圧値は、例の説明を簡単にする目的のみに使用される。メモリデバイス６００は、各メモリセル内のメモリ素子２２２からアクセスコンポーネント２４４の方向の電圧差が、選択したメモリセルのアクセスコンポーネント２４４をターンオンし、未選択のメモリセルのアクセスコンポーネント２４４をターンオフするために適切な値であるように、他の電圧値を使用する場合がある。
図７は、本発明の一実施形態に従う、メモリデバイス７００の種々のメモリ動作中に、メモリセル２１１から２１９に印加される種々の電圧の別の例を示す。メモリデバイス７００は、図２のメモリデバイス２００のコンポーネントと同様、またはそれと同一のコンポーネントを含む。したがって、メモリデバイス２００および７００の両方の同様のコンポーネントは同一の参照番号を与えられる。
図７は、０ボルト、（１／２）Ｖボルト、および−（１／２）Ｖボルトの例示的電圧値を示す。図６と同様に、以下の例は、メモリセルのそれぞれのアクセスコンポーネント２４４がオフ状態にあること、メモリデバイス７００がメモリセル２１５にアクセスして、メモリセル２１５を読み取る、または書き込むように選択することを仮定する。図７に示す電圧値を用いると、線２３１から線２４１への選択したメモリセル２１５のアクセスコンポーネント２４４の両端の電圧差は、Ｖボルト（（１／２）Ｖ−（−（１／２）Ｖ）＝Ｖ）であり、未選択のメモリセル（セル２１５を除く、セル２１１から２１９）のそれぞれのアクセスコンポーネント２４４の両端の電圧差は、（１／２）Ｖボルト、または０ボルトのいずれかである。２つの対応する線（例えば、対応するビット線から対応するワード線）の間の電圧差が、（１／２）Ｖボルトを上回る時に、各アクセスコンポーネント２４４がターンオンするだけである場合、未選択のアクセスコンポーネント２４４のすべてがターンオフされ、選択したアクセスコンポーネント２４４のみがターンオンするであろう。
上記の例では、Ｖは、メモリセル２１５が書き込まれるように選択される場合に、電圧差（１／２）Ｖ−（−（１／２）Ｖ）が、選択したメモリセル２１５を書き込む（例えば、その中に導電路を作成する）ために十分であるような値を有するであろう。メモリセル２１５が読み込まれるように選択される場合、Ｖは、電圧差（１／２）Ｖ−（−（１／２）Ｖ）が、それを読み込むために、メモリセル２１５のアクセスコンポーネントをターンオンするために十分であるが、メモリセル２１５を書き込むために不十分であり、それによって、メモリセル２１５内に記憶された情報の値が、それが読み込まれた後に変化しないままであることができるような値を有するであろう。
図７では、メモリセル２１５内に導電路が形成された後に、選択したメモリセル２１５内の情報の値を変更するために、−（１／２）Ｖボルトが線２３１に印加され、（１／２）Ｖボルトが線２４１に印加され、一方、線２３０、２３２、２４０、および２４２のそれぞれの上の電圧は、０ボルトで同一のままである場合があるであろう。したがって、選択したセル２１５の両端間の電圧差は、線２４１から線２３１の方向で正のＶボルト、または線２３１から線２４１の方向で負のＶボルトであろう。この負の電圧値は、導電路（例えば、図３の導電路３９９、または図４の４９９）を妨害し、それを破壊し、それによって、選択したメモリセル２１５内に記憶された情報の値を変更するであろう。
図８から図１６は、本発明の一実施形態に従う、メモリデバイス８００を形成する種々のプロセスを示す。図８は、複数のコンポーネント８５４、８０２、８０３、８４４、および８３２が基板８５０上に形成された後のメモリデバイス８００の断面を示す。図９は、Ｘ方向線、およびＸ方向線に垂直なＹ方向線を有する、メモリデバイス８００の上面図を示す。図８のメモリデバイス８００の断面は、図９のＸ方向に沿って取られている。図１０は、図９のＹ方向に沿って切り取られたメモリデバイス８００の別の断面を示す。明確にするために、図８から図１６は、図８および図１０のコンポーネント８３２の断面線を省略する等、いくつかのフィーチャのいくつかの断面線（平行な斜線）を省略する。
コンポーネント８０２、８０３、８４４、および８３２を形成することは、コンポーネント８０２、８０３、８４４、および８３２のための複数の材料を、コンポーネント８５４の材料（例えば、ＳｉＯ２）および基板８５０の上に堆積させることと、複数の材料をパターン化（例えば、エッチング）して、ストリップ８５２を形成することと、それらを互いに絶縁するために、付加的な絶縁材料（例えば、ＳｉＯ２）を、ストリップ８５２の間に堆積させ、図８、図９、および図１０に示す構造を有するメモリデバイス８００を取得することとを含んでもよい。複数の材料をパターン化して、ストリップ８５２を形成することは、同一のパターン化プロセスで実施されてもよい。例えば、ストリップ８５２を形成するためのパターン化プロセスは、材料コンポーネント８５４、８０２、８０３、８４４および８３２の上をＹ方向（図１５）に沿って伸びる開口部を有する、パターン化されたマスクまたはフォトレジストを定置し、次いで、開口部を通る材料をエッチングして、ストリップ８５２を形成することを含んでもよい。
本明細書に使用するとき、２つまたは複数の材料（またはコンポーネント）に対して使用される「〜上（ｏｎ）」、一方が他方の「上」という用語は、材料間に少なくとも何らかの接触を意味する一方、「〜の上（ｏｖｅｒ）」は、材料（またはコンポーネント）が近接状態にあり、接触が可能であるが必ずしも必要ではないように、１つまたは複数の付加的な介在材料（またはコンポーネント）を有する可能性があることを意味する。「〜上（ｏｎ）」または「〜の上（ｏｖｅｒ）」のいずれも、そのように記載しない限り、本明細書に使用するとき、いかなる方向性をも意味しない。
図８では、コンポーネント８０２および８０３はともに、図３および図４の電極３０２等のメモリセルの電極を形成することができる。したがって、コンポーネント８０２および８０３の材料は、図３および図４の電極３０２の材料を含んでもよい。例えば、コンポーネント８０２の材料は、金属を含んでもよく、コンポーネント８０３の材料は、ＴｉＮを含んでもよい。
図８のコンポーネント８４４は、図３および図４のアクセスコンポーネント３４４等のメモリセルのアクセスコンポーネントを形成することができる。したがって、コンポーネント８４４の材料は、図３および図４のアクセスコンポーネント３４４の材料を含んでもよい。
図８のコンポーネント８３２は、図４の中間コンポーネント４３２等のメモリセルの中間コンポーネントを形成することができる。したがって、図８のコンポーネント８３２の材料は、図４の中間コンポーネント４３２の材料を含んでもよい。例えば、コンポーネント８３２の材料は、Ｇｅ−ＳｅまたはＡｇ−Ｓｅを含んでもよい。
図１１は、付加的なコンポーネント１１３１および１１０１が、コンポーネント８５４、８０２、８０３、８４４、および８３２の上に形成された後のメモリデバイス８００の断面を示す。図１２は、コンポーネント１１３１と、コンポーネント１１３１の下のコンポーネント１１０１とを含む、メモリデバイス８００の上面図を示す。図１１のメモリデバイス８００の断面は、図１２のＸ方向に沿って取られている。図１３は、図１２のＹ方向に沿って取られたメモリデバイス８００の別の断面を示す。明確にするために、図１１から図１６は、図１１および図１３のコンポーネント１１３１の断面線を省略する等、いくつかの特徴のいくつかの断面線を省略する。コンポーネント１１３１および１１０１を形成することは、異なる材料をコンポーネント８５４、８０２、８０３、８４４および８３２の材料の上に堆積することを含んでもよい。例えば、コンポーネント１１３１のための材料は、コンポーネント８５４、８０２、８０３、８４４、および８３２の材料の上に堆積されてもよい。次いで、コンポーネント１１０１の材料は、コンポーネント１１３１、８０２、８０３、８４４および８３２の材料の上に堆積されてもよい。
コンポーネント１１３１は、図３および図４の誘電体３３１等のメモリセルの誘電体を形成してもよい。したがって、コンポーネント１１３１の材料は、図３および図４の誘電体３３１の材料（例えば、ＳｉＮ）を含んでもよい。
コンポーネント１１０１は、図３および図４の電極３０１等のメモリセルの電極を形成する場合がある。したがって、電極１１３１の材料は、図３および図４の電極３０１の材料（例えば、Ａｇ）を含んでもよい。
図１４は、パターン化プロセスが、コンポーネント８５４、１１０１、１１３１、８３２、および８４４の材料に実施された後、コンポーネント８０３の材料で終了する、メモリデバイス８００の断面を示す。図１５は、Ｘ方向線およびＹ方向線を有する、メモリデバイス８００の上面図を示す。図１４のメモリデバイス８００の断面は、図１５のＸ方向に沿って取られている。図１６は、図１５のＹ方向に沿って取られたメモリデバイス８００の別の断面を示す。
図１４に示すように、多くの柱１４１０が、コンポーネント８５４、１１０１、１１３１、８３２、および８４４の材料がパターン化プロセスにおいてパターン化された後に形成されてもよい。材料をパターン化して、柱１４１０を形成することは、同一のパターン化プロセスにおいて実施されてもよい。例えば、パターン化プロセスは、コンポーネント８５４、１１０１、１１３１、８３２、および８４４の材料の上をＹ方向（図１５）に沿って伸びる開口部を有する、パターン化されたマスクまたはフォトレジストを形成し、次いで、開口部を通る材料をエッチングして、図１４の柱１４１０等の自己整合構造を形成することを含んでもよい。柱１４１０のそれぞれは、多くのメモリセル１５１０のうちの１つの一部分を形成する場合がある（図１５）。図１５に示すように、メモリデバイス８００は、データ／センス線１５３０、１５３１、１５３２（例えば、ビット線）を含む場合があり、それらのそれぞれは、Ｙ方向線内の同一の列内にメモリセル１５１０のコンポーネント１１０１の一部（例えば、電極）を含む。メモリデバイス８００は、アクセス線１５４０、１５４１、１５４２（例えば、ワード線）を含む場合があり、それらのそれぞれは、Ｘ方向線内の同一の行内にメモリセル１４１０のコンポーネント８０３の一部（例えば、電極の一部）を含む。
図１５のメモリセル１５１０は、図４のメモリセル４１０と同様、またはそれと同一であるコンポーネントを含んでもよい。例えば、図１４の各柱１４１０では、コンポーネント８０２および８０３は、メモリセル１５１０の１つの電極を形成する場合があり（図１５）、コンポーネント１１０１は、メモリセル１５１０の別の電極を形成する場合がある。コンポーネント１１３１は、誘電体メモリセル１５１０を形成する場合があり、コンポーネント８３２は、メモリセル１５１０の中間コンポーネントを形成する場合があり、コンポーネント８４４は、メモリセル１５１０のアクセスコンポーネントを形成する場合がある。
いくつかの代替的デバイスでは、図８から図１６のコンポーネント８３２（中間コンポーネント）は、誘電体１１０１が、コンポーネント８４４上に直接形成される場合があるように、省略される場合がある。これらの代替的デバイスでは、メモリセル１５１０（コンポーネント８３２を除く）は、図３のメモリセル３１０と同様、またはそれと同一のコンポーネントを含む場合がある。
本明細書に説明する１つまたは複数の実施形態は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に位置する誘電体とを備える、メモリセルを有する、装置および方法を含む。誘電体は、メモリセル内に記憶された情報の第１の値を表すために、メモリセルが第１の電極の材料の一部分から誘電体内に導電路を形成することを可能にするように構成される場合がある。誘電体はまた、メモリセル内に記憶された情報の第２の値を表すために、メモリセルが導電路を破壊することを可能にするように構成される場合もある。付加的な装置および方法を含む、他の実施形態を、図１から図１６を参照して上記に説明する。
メモリデバイス２００、６００、７００、および８００、ならびにメモリセル３１０、４１０、および１４１０等の装置の例図は、本明細書に説明する構造を活用する場合がある装置のすべての要素および特徴の完全な説明ではなく、種々の実施形態の構造の一般的な理解を提供することを意図する。
種々の実施形態の装置は、高速コンピュータに使用される電子回路、通信および信号処理回路、メモリモジュール、ポータブルメモリ記憶デバイス（例えば、サムデバイス）、シングルまたはマルチプロセッサモジュール、単一または複数の組み込みプロセッサ、マルチコアプロセッサ、データスイッチ、ならびに、多層のマルチチップモジュールを含むアプリケーション特有のモジュールを含む、またはそれに含まれる場合がある。そのような装置はさらに、サブコンポーネントとして、テレビ、携帯電話、パーソナルコンピュータ（例えば、ラップトップコンピュータ、デスクトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ等）、ワークステーション、ラジオ、ビデオプレーヤ、オーディオプレーヤ（例えば、ＭＰ３（モーション・ピクチャー・エキスパーツ・グループ、音響層３）プレーヤ）、車両、医療デバイス（例えば、心臓モニタ、血圧モニタ等）、セットトップボックス、およびその他等の種々の電子システム内に含まれる場合がある。
上記の説明および図面は、当業者が本発明の実施形態を実践することを可能にするために、本発明のいくつかの実施形態を説明する。他の実施形態は、構造的、論理的、電気的、プロセス的、および他の変化を組込む場合がある。図面では、同様の特徴または同様の数字は、いくつかの図面にわたって、実質的に同様の特徴を説明する。いくつかの実施形態の部分および特徴は、他の実施形態に含まれる、またはそれに置換される場合がある。多くの他の実施形態は、上記の説明を読み、理解すれば、当業者には明らかであろう。
読者が技術的開示の本質および要点を迅速に確認することを可能にする、要約書を要求する、連邦規則集第３７編第１．７２（ｂ）項に従うように、要約書を提供する。特許請求の範囲の範囲または意味を解釈する、または制限するために使用されないという理解のもと要約書を提出する。

Claims (24)

  1. メモリセルであって、
    第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に位置する中間コンポーネントと、
    前記第１の電極と前記中間コンポーネントとの間に位置する誘電体であって、前記メモリセルが、前記メモリセル内に記憶された情報の第１の値を表すために、前記第１の電極の材料の一部分から前記誘電体および前記中間コンポーネント内に導電路を形成することを可能にするように構成され、かつ、前記メモリセル内に記憶された情報の第２の値を表すために、前記メモリセルが前記導電路を破壊することを可能にするように構成される、誘電体と、
    を備える、メモリセル。
  2. 前記中間コンポーネントと前記第２の電極との間にアクセスコンポーネントをさらに備え、前記アクセスコンポーネントは、前記第１の電極と前記第２の電極との間の第１の方向の第１の電圧差が第１の電圧値を超える時にターンオンするように、かつ、前記第１の電極と前記第２の電極との間の第２の方向の第２の電圧差が第２の電圧値を超える時にターンオンするように構成される、請求項１に記載のメモリセル。
  3. 前記第１の電極は銀を含む、請求項１に記載のメモリセル。
  4. 前記誘電体は窒化ケイ素を含む、請求項２に記載のメモリセル。
  5. 前記第２の電極は窒化チタンを含む、請求項４に記載のメモリセル。
  6. 前記第２の電極は、前記窒化チタンが追加の導電性材料と前記アクセスコンポーネントとの間になるように、前記追加の導電性材料をさらに含む、請求項５に記載のメモリセル。
  7. 前記アクセスコンポーネントはカルコゲニド材料を含む、請求項２に記載のメモリセル。
  8. メモリセルであって、
    第１の電極と、
    第２の電極と、
    前記第１の電極と前記第２の電極との間に位置する中間コンポーネントと、前記第１の電極と前記中間コンポーネントとの間に位置する誘電体とを含む、メモリ素子であって、前記メモリ素子が、前記第１の電極の材料の一部分から前記誘電体および前記中間コンポーネント内に導電路を形成することを可能にするように構成される、メモリ素子と、
    前記メモリ素子と前記第２の電極との間に位置するアクセスコンポーネントと、
    を備える、メモリセル。
  9. 前記第１の電極は、銀、銅、および金のうちの１つを含み、前記中間コンポーネントは、セレン化ゲルマニウム（ＧｅＳｅ）およびセレン化銀（ＡｇＳｅ）のうちの１つを含み、前記誘電体は窒化ケイ素を含む、請求項８に記載のメモリセル。
  10. 前記アクセスコンポーネントはカルコゲニド材料を含む、請求項８に記載のメモリセル。
  11. 前記アクセスコンポーネントは、Ａｓ−Ｔｅ−Ｉ、ＴｉＡｓＳｅ２、ＴｉＡｓＴｅ２、Ｓｉ−Ｔｅ−Ａｓ−Ｇｅ、Ｓｉ−Ｔｅ−Ａｓ−Ｇｅ−Ｐ、Ａｌ−Ａｓ−Ｔｅ、Ａｌ−Ｇｅ−Ａｓ−Ｔｅ、Ｔｅ３９Ａｓ３６Ｓｉ１７Ｇｅ７Ｐ、Ａｓ４０Ｔｅ（６０−Ｘ）Ｉｎｘ（式中５＜ｘ＜１６．５）、Ａｓ３５Ｔｅ（６５−Ｘ）Ｉｎｘ（式中１２．５＜ｘ＜２１．５）、Ａｓ３０Ｔｅ（７０−Ｘ）（式中１２．５＜ｘ＜２１．５）、およびＧｅ２０Ｔｅ（８０−Ｘ）Ｐｂｘ（式中２＜ｘ＜８）のうちの１つを含む、請求項８に記載のメモリセル。
  12. 前記アクセスコンポーネントは金属・絶縁体・金属ダイオードを含む、請求項８に記載のメモリセル。
  13. 前記第２の電極は窒化チタンを含む、請求項１１に記載のメモリセル。
  14. 前記第２の電極は金属材料を含み、前記窒化チタンは、前記金属材料と前記中間コンポーネントとの間にある、請求項１３に記載のメモリセル。
  15. メモリセル内に記憶された情報の第１の値を表すために、前記メモリセルの第１の電極と第２の電極との間に、第１の方向の第１の電圧差を印加して、前記メモリセルの前記第１の電極と前記第２の電極との間の誘電体および中間コンポーネント内に導電路を形成することと、
    前記第１の値を第２の値に変更するために、前記第１の電極と前記第２の電極との間に、第２の方向の第２の電圧差を印加して、前記導電路を破壊することと、
    を含む、方法。
  16. 前記第１の電圧差は、前記第１の電極の材料の一部分が、前記誘電体および前記中間コンポーネント内に移動して、前記導電路を形成するように印加される、請求項１５に記載の方法。
  17. 前記第１の電圧差は、前記第１の電極の材料のイオンが前記誘電体および前記中間コンポーネント内に移動して、前記導電路を形成するように印加される、請求項１５に記載の方法。
  18. 前記第１の電圧差を印加することは、第１の電圧を前記第１の電極に配置することを含み、前記第２の電圧差を印加することは、第２の電圧を前記第１の電極に配置することを含み、前記第１および第２の電圧は、異なる値を有する、請求項１５に記載の方法。
  19. メモリセルの第１の電極を形成することと、
    前記メモリセルの第２の電極を形成することと、
    前記第１の電極と前記第２の電極との間の中間コンポーネントを形成し、かつ、前記第１の電極と前記中間コンポーネントとの間の誘電体を形成して、前記メモリセルが、前記メモリセル内に記憶された情報の第１の値を表すために、前記第１の電極の材料の一部分から前記誘電体および前記中間コンポーネント内に導電路を形成することを可能にし、かつ前記メモリセルが、前記メモリセル内に記憶された情報の第２の値を表すために、前記導電路を破壊することを可能にすることと、
    を含む、方法。
  20. 前記第１の電極を形成することは、導電性材料を前記誘電体の上に堆積させることを含み、前記導電性材料は、Ａｇ、Ｃｕ、およびＡｕのうちの１つを含む、請求項１９に記載の方法。
  21. 前記誘電体を形成することは、誘電材料を前記中間コンポーネントの上に堆積させることを含み、前記誘電材料は、ＡｌｘＯｙ、ＭｇＯ、ＡｌＮ、ＳｉＮ、ＣａＯｘ、ＮｉＯｘ、ＨｆＯ２、Ｔａ２Ｏ５、ＺｒＯ２、ＮｉＭｎＯｘ、ＭｇＦ２、ＳｉＣ、ＳｉＯｘＮｙ、ＨｆＯｘ、Ｎｂ２Ｏ５、ＷＯｘ、ＴｉＯｘ、ＺｒＯｘ、およびＣｕｘＯのうちの１つを含む、請求項２０に記載の方法。
  22. 材料を前記第２の電極の上に堆積させて、前記中間コンポーネントと前記第２の電極との間のアクセスコンポーネントを形成することをさらに含み、前記材料は、カルコゲニド材料を含む、請求項１９に記載の方法。
  23. 前記中間コンポーネントは、セレン化ゲルマニウム（ＧｅＳｅ）およびセレン化銀（ＡｇＳｅ）のうちの１つを含む、請求項２２に記載の方法。
  24. 前記第１の電極、前記誘電体、前記アクセスコンポーネント、および前記中間コンポーネントを形成することは、
    複数の材料を基板の上に形成することと、
    前記複数の材料を同一のパターン形成プロセスでパターン形成して、前記第１の電極、前記誘電体、前記中間コンポーネント、および前記アクセスコンポーネントを形成することと、
    を含む、請求項２２に記載の方法。
JP2011545527A 2009-01-12 2010-01-12 誘電体メモリ素子を有するメモリセル Active JP5712143B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,402 US8455855B2 (en) 2009-01-12 2009-01-12 Memory cell having dielectric memory element
US12/352,402 2009-01-12
PCT/US2010/020773 WO2010081151A2 (en) 2009-01-12 2010-01-12 Memory cell having dielectric memory element

Publications (2)

Publication Number Publication Date
JP2012515437A JP2012515437A (ja) 2012-07-05
JP5712143B2 true JP5712143B2 (ja) 2015-05-07

Family

ID=42317215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545527A Active JP5712143B2 (ja) 2009-01-12 2010-01-12 誘電体メモリ素子を有するメモリセル

Country Status (8)

Country Link
US (2) US8455855B2 (ja)
EP (1) EP2386115B1 (ja)
JP (1) JP5712143B2 (ja)
KR (1) KR101694561B1 (ja)
CN (1) CN102318057B (ja)
SG (1) SG172931A1 (ja)
TW (1) TWI499037B (ja)
WO (1) WO2010081151A2 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US20140158973A1 (en) * 2011-08-03 2014-06-12 Jianhua Yang Nitride-based memristors
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US20150129829A1 (en) * 2013-11-13 2015-05-14 Crossbar, Inc. One time programmable and multi-level, two-terminal memory cell
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US20170155045A1 (en) * 2015-11-30 2017-06-01 Marius Orlowski Method to Manufacture Highly Conductive Vias and PROM Memory Cells by Application of Electric Pulses
WO2017111894A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Fabrication and apparatus of a hybrid phase field effect transistor
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
CN108269916A (zh) * 2018-01-07 2018-07-10 周立伟 一种阻变存储器件及其制造方法
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory
US11348652B2 (en) * 2019-10-30 2022-05-31 Hefei Reliance Memory Limited Neural network inference accelerator based on one-time-programmable (OTP) memory arrays with one-way selectors

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU682287B2 (en) * 1995-05-10 1997-09-25 Morton International, Inc. Latent mercaptans as multi-functional additives for halogen-containing polymer compositions
CA2312841C (en) 1997-12-04 2007-05-22 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
EP1159743B1 (en) * 1999-02-11 2007-05-02 Arizona Board of Regents Programmable microelectronic devices and methods of forming and programming same
US7728322B2 (en) * 2000-02-11 2010-06-01 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US7606059B2 (en) * 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
JP4465969B2 (ja) * 2003-03-20 2010-05-26 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
TWI245288B (en) 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6992369B2 (en) * 2003-10-08 2006-01-31 Ovonyx, Inc. Programmable resistance memory element with threshold switching material
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
WO2006132813A1 (en) * 2004-07-19 2006-12-14 Micron Technology, Inc. Memory device with switching glass layer
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
DE102004056973A1 (de) * 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102005004434A1 (de) * 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
DE602006008933D1 (de) * 2005-06-07 2009-10-15 Micron Technology Inc Speicherbaustein mit umschaltglasschicht
US20070008865A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with polarity-dependent memory switching media
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
US20080023685A1 (en) * 2006-07-28 2008-01-31 Wolodymyr Czubatyj Memory device and method of making same
WO2008062734A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Nonvolatile storage element, nonvolatile storage element array and its fabrication process
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100123117A1 (en) * 2008-11-19 2010-05-20 Seagate Technology Llc Non volatile memory cells including a filament growth layer and methods of forming the same
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element

Also Published As

Publication number Publication date
US8455855B2 (en) 2013-06-04
CN102318057B (zh) 2014-09-10
EP2386115A4 (en) 2013-07-10
WO2010081151A2 (en) 2010-07-15
SG172931A1 (en) 2011-08-29
WO2010081151A3 (en) 2010-09-23
EP2386115B1 (en) 2015-02-25
JP2012515437A (ja) 2012-07-05
KR101694561B1 (ko) 2017-01-09
CN102318057A (zh) 2012-01-11
EP2386115A2 (en) 2011-11-16
US9721655B2 (en) 2017-08-01
TWI499037B (zh) 2015-09-01
KR20110099800A (ko) 2011-09-08
US20130265822A1 (en) 2013-10-10
TW201044564A (en) 2010-12-16
US20100176367A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP5712143B2 (ja) 誘電体メモリ素子を有するメモリセル
TWI464871B (zh) 具有電阻存取元件之非揮發性記憶體
KR102407740B1 (ko) 저항성 메모리 아키텍처 및 디바이스들
JP4869006B2 (ja) 半導体記憶装置の制御方法
US20180211703A1 (en) High-density 3d vertical reram with bidirectional threshold-type selector
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
US8063394B2 (en) Integrated circuit
JP4869600B2 (ja) メモリ及びアクセス装置
US8084761B2 (en) Structure for phase change memory and the method of forming same
US9362498B2 (en) Method of forming a memory and method of forming a memory array
KR100764343B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
JP2007501519A (ja) メモリ用相変化アクセス装置
JP4621817B1 (ja) 不揮発性記憶素子およびこれを備えた半導体記憶装置
US9805817B2 (en) Apparatuses and/or methods for operating a memory cell as an anti-fuse
JP2007103906A (ja) 相変化記憶素子及びその製造方法
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
JP2015521382A (ja) スイッチングデバイスの構造および方法
TW201729192A (zh) 儲存陣列
US9147657B2 (en) Memory cell repair
JP6753104B2 (ja) 相補型スイッチユニットのプログラム方法、および半導体装置
TW202407704A (zh) 一次性可編程記憶體及其操作方法及半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141225

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5712143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250