KR20110099800A - 유전체 메모리 소자를 가진 메모리 셀 - Google Patents

유전체 메모리 소자를 가진 메모리 셀 Download PDF

Info

Publication number
KR20110099800A
KR20110099800A KR1020117018704A KR20117018704A KR20110099800A KR 20110099800 A KR20110099800 A KR 20110099800A KR 1020117018704 A KR1020117018704 A KR 1020117018704A KR 20117018704 A KR20117018704 A KR 20117018704A KR 20110099800 A KR20110099800 A KR 20110099800A
Authority
KR
South Korea
Prior art keywords
electrode
memory cell
dielectric
memory
component
Prior art date
Application number
KR1020117018704A
Other languages
English (en)
Other versions
KR101694561B1 (ko
Inventor
준 리우
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20110099800A publication Critical patent/KR20110099800A/ko
Application granted granted Critical
Publication of KR101694561B1 publication Critical patent/KR101694561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Abstract

일부 실시예들은 제 1 전극, 제 2 전극, 및 제 1 전극과 제 2 전극 사이에 위치된 유전체를 가진 메모리 셀을 구비한 장치 및 방법들을 포함한다. 유전체는 메모리 셀에 저장된 정보의 제 1 값을 나타내게 메모리 셀이 제 1 전극의 물질의 일부로부터 유전체 내에 도전성 경로를 형성할 수 있게 구성될 수 있다. 또한, 유전체는 메모리 셀에 저장된 정보의 제 2 값을 나타내게 메모리 셀이 도전성 경로를 단절시킬 수 있게 구성될 수 있다.

Description

유전체 메모리 소자를 가진 메모리 셀{MEMORY CELL HAVING DIELECTRIC MEMORY ELEMENT}
관련 출원
이 특허출원은 참조로서 여기에 포함시키는 2009년 1월 12일에 출원된 미국출원번호 12/352,402로부터 우선권 혜택을 청구한다.
컴퓨터들 및 그외 전자제품들은 일반적으로 데이터 및 그외 정보를 저장하는 많은 메모리 셀들을 가진 메모리 장치를 구비한다. 일부 통상적인 메모리 장치들은 메모리 셀의 저장 노드 상에 전하량에 기초하여 정보를 저장할 수 있다. 저장 노드 상에 전하의 서로 다른 값들은 메모리 셀에 저장된 정보의 서로 다른 값들(예를 들어, 바이너리 값들 "0" 및 "1")을 나타낼 수 있다. 저장 노드는 일반적으로 실리콘과 같은 반도체 물질을 포함한다. 일부 응용들에서, 전술한 메모리 장치들은 크기 및 제조 공정 과제들과 같은 요인들 때문에 사용할 수가 없을 수도 있다.
도 1은 발명의 실시예에 따라 메모리 셀들을 가진 메모리 어레이를 구비한 메모리 장치의 블록도이다.
도 2는 발명의 실시예에 따라 메모리 소자들 및 액세스 성분들을 가진 메모리 셀들을 포함하는 메모리 어레이를 구비한 메모리 장치의 부분 블록도이다.
도 3은 발명의 실시예에 따라 도전성 경로를 가진 메모리 셀의 단면도이다.
도 4는 발명의 실시예에 따라 유전체 및 중간 성분을 가진 메모리 소자를 구비한 메모리 셀의 단면도이다.
도 5a 및 도 5b는 도 3 및 도 4의 메모리 셀의 액세스 성분의 전압에 대한 전류(I-V) 특성들의 그래프들을 예시한 실시예들이다.
도 6은 발명의 실시예에 따라 메모리 장치의 여러 메모리 동작들 동안에 메모리 장치의 메모리 셀들에 인가되는 여러 전압들의 예들을 도시한 것이다.
도 7은 발명의 실시예에 따라 메모리 장치의 여러 메모리 동작들 동안에 또 다른 메모리 장치의 메모리 셀들에 인가되는 여러 전압들의 예들을 도시한 것이다.
도 8 내지 도 16은 발명의 실시예에 따라 메모리 장치를 형성하는 여러 공정들을 도시한 것이다.
도 1은 발명의 실시예에 따라 메모리 셀들(110)을 가진 메모리 어레이(102)를 구비한 메모리 장치(100)의 블록도이다. 메모리 셀들(110)은 라인들(123)(예를 들어, 신호들(Vx0 ~ VxM을 갖는 워드라인들) 및 라인들(124)(예를 들어, 신호들(Vy0 ~ VyN을 갖는 비트라인들)을 따라 행(row)들 및 열(column)들로 배치될 수 있다. 메모리 장치(100)는 메모리 셀들(110) 내에서 정보를 전송하기 위해서 라인들(123) 및 라인들(124)을 사용할 수 있다. 메모리 셀들(110)은 일 그룹의 메모리 셀들(110)이 하나 이상의 그룹들의 다른 메모리 셀들(110) 상에 적층될 수 있게 복수의 장치 레벨들 상에 물리적으로 위치될 수 있다. 행 디코드(132) 및 열 디코드(134)는 어느 메모리 셀들(110)이 액세스될 것인지를 판정하기 위해서 라인들(125)(예를 들어, 어드레스 라인들) 상에 어드레스 신호들(A0 ~ AX)을 디코딩할 수 있다. 행 디코드(132) 및 열 디코드(134)의 행 레벨 디코더(136) 및 열 레벨 디코더(138)는 각각 액세스될 메모리 셀들(110)이 장치(100)의 복수의 장치 레벨들 중 어느 레벨 상에 위치하여 있는지를 판정할 수 있다.
감지 증폭기 회로(140)는 메모리 셀들(110)로부터 판독된 정보의 값을 판정하여 신호들의 형태로 정보를 라인들(123) 또는 라인들(124)에 제공하게 동작할 수 있다. 또한, 감지 증폭기 회로(140)는 메모리 셀들(110)에 기입될 정보의 값을 판정하기 위해서 라인들(123) 또는 라인들(124) 상의 신호들을 사용할 수 있다. 메모리 장치(100)는 메모리 어레이(102)와 라인들(예를 들어, 데이터 라인들)(126) 간에 정보를 전송하기 위해 회로(150)를 포함할 수 있다. 라인들(126) 상의 신호들(DQ0 ~ DQN)은 메모리 셀들(110)로부터 판독되거나 이에 기입되는 정보를 나타낼 수 있다. 메모리 장치(100) 외부의 그외의 장치들(예를 들어, 메모리 제어기 또는 프로세서)은 라인들(125, 126 및 127)을 통해 메모리 장치(100)와 통신할 수 있다.
메모리 장치(100)는 이를테면 메모리 셀들(110)로부터 정보를 판독하기 위한 판독 동작 및 정보를 메모리 셀들(110)에 기입(예를 들어, 프로그램)하기 위한 기입 동작(프로그래밍 동작이라고도 함)과 같은 메모리 동작들을 수행할 수 있다. 메모리 제어 유닛(118)은 라인들(127) 상의 제어 신호들에 기초하여 메모리 동작들을 제어할 수 있다. 라인들(127) 상의 제어 신호들의 예들은 하나 이상의 클럭 신호들, 및 메모리 장치(100)가 어떤 동작(예를 들어, 기입 또는 판독 동작)을 수행할 수 있는가를 나타내는 그외의 신호들을 포함한다. 메모리 장치(100) 외부의 다른 장치들(예를 들어, 프로세서 또는 메모리 제어기)이 라인들(127) 상의 제어 신호들의 값들을 제어할 수도 있다. 라인들 상의 신호들의 조합의 특정한 값들은 메모리 장치(100)가 대응하는 메모리 동작(예를 들어, 기입 또는 판독 동작)을 수행하게 할 수 있는 명령(예를 들어, 기입 또는 판독 명령)을 생성할 수 있다.
메모리 장치(100)는 각각 라인들(141 및 142) 상에서 서플라이 전압 신호들(Vcc 및 Vss)을 포함하는 서플라이 전압을 수신할 수 있다. 서플라이 전압 신호(Vss)는 접지 전위(예를 들어, 대략 제로 볼트의 값을 갖는)에서 동작할 수 있다. 서플라이 전압 신호(Vcc)는 배터리와 같은 외부 전원 혹은 교류-직류(AC-DC) 변환기 회로로부터 메모리 장치(100)에 공급되는 외부 전압을 포함할 수 있다.
메모리 장치(100)의 회로(150)는 선택 회로(152) 및 입력/출력(I/O) 회로(116)를 포함할 수 있다. 선택 회로(152)는 메모리 셀들(110)로부터 판독된 정보 또는 이에 기입되는 정보를 나타낼 수 있는 라인들(124 및 128) 상의 신호들을 선택하기 위해서 신호들(SEL0 ~ SELn)에 응답할 수 있다. 열 디코드(134)는 라인들(125) 상의 AO 내지 AX 어드레스 신호들에 기초하여 SEL0 내지 SELn 신호들을 선택적으로 활성화할 수 있다. 선택 회로(152)는 판독 동작 및 동작 동안에 메모리 어레이(102)와 I/O 회로(116) 간에 통신을 제공하기 위해서 라인들(124 및 128) 상의 신호들을 선택할 수 있다.
메모리 장치(100)는 비휘발성 메모리 장치를 포함할 수 있고, 메모리 셀들(110)은 파워(예를 들어, Vcc 또는 Vss, 혹은 둘 다)가 메모리 장치(100)로부터 단절되었을 때 메모리 셀들(110)이 이에 저장된 정보를 보존할 수 있게 비휘발성 메모리 셀들을 포함할 수 있다. 당업자는 여기에 기술된 실시예들에 집중할 수 있게 메모리 장치(100)가 도 1에는 도시되지 않은 다른 특징들을 포함할 수 있다는 것을 알 것이다.
장치(100)는 선택적으로 메모리 셀들(110)을 판독 또는 기입할 수 있다. 선택된 메모리 셀(110)을 기입하기 위해서, 메모리 장치(100)는 선택된 메모리 셀의 저항의 변경시키기 위해서 선택된 메모리 셀에 기입 전류를 인가하거나 이에 전압을 인가할 수 있다. 메모리 셀에 저장된 정보의 값은 이 메모리 셀의 저항의 값에 기초할 수 있다. 선택된 메모리 셀(110)을 판독하기 위해서, 메모리 장치(100)는 선택된 메모리 셀에 판독 전류를 인가하거나 이에 전압을 인가할 수 있고, 이어서 선택된 메모리 셀에 저장된 정보의 대응하는 값을 판정하기 위해서 이로부터 측정된 판독 전류 또는 전압에 기초하여 자신의 저항을 판정한다.
메모리 장치(100)는 도 2 내지 도 16을 참조로 이하 기술되는 메모리 장치들 및 메모리 셀들 중 적어도 하나를 포함할 수 있다.
도 2는 발명의 실시예에 따라 메모리 셀들(211, 212, 213, 214, 215, 216, 217, 218 및 219)을 포함하는 메모리 어레이(202)를 구비한 메모리 장치(200)의 부분 블록도이다. 메모리 어레이(202)는 도 1의 메모리 어레이(102)에 대응할 수 있다. 도 2에서, 메모리 셀들(211 ~ 219)은 각각 신호들(Vx1, Vx2, Vx3)을 갖는 데이터/감지 라인들(230, 231 및 232)(예를 들어, 비트라인들), 및 각각 신호들(Vy1, Vy2, Vy3)을 갖는 액세스 라인들(240, 241 및 242)(예를 들어, 워드라인들)에 결합될 수 있다. 메모리 셀들(211 ~ 219) 각각은 라인들(230, 231 및 232) 중 하나와 라인들(240, 241 및 242) 중 하나 사이에 직렬로 결합된 메모리 소자(222) 및 액세스 성분(244)을 포함할 수 있다.
메모리 장치(200)는 서로 다른 저항들을 가진 메모리 셀들(211 ~ 219) 각각을 프로그램할 수 있다. 메모리 셀에 저장된 정보의 값은 이 메모리 셀의 저항의 값에 기초한다. 각각의 메모리 셀에 저항값은 메모리 셀을 통과하는 도전성 경로의 존재 또는 부재(또는 파단)에 따른다.
각각의 메모리 소자(222)는 전극들 중 하나가 라인들(230, 231 및 232) 중 하나에 결합될 수 있고 다른 전극이 라인들(240, 241 및 242) 중 하나에 결합될 수 있는 전극들을 포함할 수 있다. 도 3 및 도 4는 도 2의 메모리 셀들(211 ~ 219)에 대해 사용될 수 있는 메모리 셀들의 서로 다른 예들을 도시한 것이다. 도 2에서, 기입 동작 동안에, 선택된 메모리 셀에 저장될 정보의 값에 따라서, 메모리 장치(200)는 선택된 메모리 셀의 메모리 소자(222)에 도전성 경로를 형성하거나 현존하는 도전성 경로를 단절시키기 위해서 라인들(230, 231 및 232) 및 라인들(240, 241 및 242) 상에 다양한 전압들을 인가할 수 있다. 도 6 및 도 7은 여러 메모리 동작들 동안에, 메모리 셀들(211 ~ 219)과 같은 메모리 셀들에 인가되는 여러 전압들 의 예들을 도시한 것이다.
도 2에서, 판독 또는 기입 동작 동안에, 메모리 장치(200)는 메모리 장치(200)가 선택된 메모리 셀에 액세스(예를 들어, 판독 또는 기입하기 위해)할 수 있게, 판독 또는 기입하기 위해 위해 선택되고 있는 메모리 셀의 액세스 성분(244)을 턴 온 시키기 위해 신호들(Vx1, Vx2, Vx3, Vy1, Vy2 및 Vy3)에 대해 적합한 전압값들을 사용할 수 있다. 메모리 장치(200)는 선택되고 있지 않은(비선택된 메모리 셀) 메모리 셀들 각각의 액세스 성분(244)을 턴 오프 시킬 수 있다.
예를 들어, 기입 동작에서, 메모리 장치(200)는 이에 정보를 기입하기 위해서 메모리 셀(215)을 선택할 수 있다. 이 예에서, 메모리 장치(200)는 메모리 셀(215)의 액세스 성분(244)을 턴 온 시키고 메모리 셀(215)의 메모리 소자(222) 내에 도전성 경로를 형성하기 위해서 메모리 셀(215) 양단에 전압차(예를 들어, 기입 전압)를 인가한다. 메모리 장치(200)는 메모리 셀(215)의 메모리 소자(222) 내에 현존하는 도전성 경로를 단절시키기 위해 메모리 셀(215) 내에 도전성 경로를 생성하기 위해 사용되었던 전압차와는 반대되는 극성의 전압차를 인가할 수도 있다.
또 다른 예에서, 판독 동작에서, 메모리 장치(200)는 이에 저장된 정보를 판독하기 위해 메모리 셀(215)을 선택할 수 있다. 이 예에서, 메모리 장치(200)는 메모리 셀(215)의 액세스 성분(244)을 턴 온 시키기 위해서 메모리 셀(215) 양단에 또 다른 전압차(예를 들어, 판독 전압)를 인가할 수 있다. 이어서, 메모리 장치(200)는 메모리 셀(215)에 저장된 정보의 대응하는 값을 판정하기 위해서 메모리 셀(215)로부터 측정된 판독 전류 또는 전압에 기초하여 메모리 셀(215)의 저항(예를 들어, 라인(231)과 라인(241) 사이의 메모리 셀(215)의 저항)을 판정할 수 있다.
여기에서 기입 및 판독 예들에서, 메모리 장치(200)는 비선택된 메모리 셀들 각각의 메모리 소자(222)가 액세스되지 않은 채로 있을 수 있게 비선택된 메모리 셀들(메모리 셀들(210, 211, 212, 213, 216, 217, 218 및 219)) 각각의 액세스 성분(244)을 턴 오프 할 수 있다.
선택된 메모리 셀을 기입하기 위해 사용되는 전압차(예를 들어, 기입 전압) 및 선택된 메모리 셀을 판독하기 위해 사용되는 전압차(예를 들어, 판독 전압)은 선택된 메모리 셀이 판독된 후에 선택된 메모리 셀에 저장된 정보의 값이 변경되지 않은 채로 있게, 서로 다른 값들을 가질 수 있다. 예를 들어, 선택된 메모리 셀을 기입하기 위해 사용되는 기입 전압차가 2 볼트의 값을 갖는다면, 선택된 메모리 셀을 판독하기 위해 사용되는 판독 전압차는 2 볼트 미만의 값을 가질 것이며, 따라서, 판독 전압차는 선택된 메모리 셀을 기입하기엔(예를 들어, 선택된 메모리 셀에 도전성 경로를 생성하기엔) 충분하지 않지만, 선택된 메모리 셀을 판독하기 위해 선택된 메모리 셀의 액세스 성분을 턴 온 시키기엔 충분하다. 판독 전압차가 기입 전압차 미만이 되게 하는 이유는 선택된 메모리 셀이 판독되기 전에 선택된 메모리 셀이 기입되지 않았다면 선택된 메모리 셀이 판독된 후에 선택된 메모리 셀에 저장된 정보의 값이 그대로 있게 하기 위한 것이다.
위의 예들에서, 메모리 셀(215)은 선택된 메모리 셀인 것으로 가정되기 때문에, 메모리 셀(215) 양단에 전압차(예를 들어, 전압 강하)가 메모리 셀(215)의 액세스 성분(244)을 턴 온 시키기에 충분한 값을 가질 수 있도록, 메모리 장치(200)는 라인들(231 및 241)(메모리 셀(215)에 결합된 대응하는 라인들) 상의 신호들(Vx2 및 Vy2)에 대한 적합한 전압 값들을 사용할 수 있다. 턴 온 되었을 때, 메모리 셀(215)의 액세스 성분(244)은 메모리 장치(200)가 메모리 셀(215)로부터 정보를 판독하거나 이에 정보를 기입할 수 있도록 메모리 셀(215)의 메모리 소자(222)를 통해 전류(예를 들어, 판독 또는 기입 전류)가 도통할 수 있게 한다. 비선택된 메모리 셀들에 대해서, 메모리 장치(200)는 비선택된 메모리 셀들을 통한 전류의 도통을 방지하기 위해서 비선택된 메모리 셀들 각각의 액세스 성분(244)을 오프로 유지(또는 턴 오프)하기 위해 신호들(Vx1, Vx3, Vy1 및 Vy3)에 대해 적합한 전압 값들을 사용할 수 있다.
메모리 셀들(211 ~ 219)은 도 3 또는 도 4의 메모리 셀과 유사하거나 동일한 메모리 셀을 포함할 수 있다.
도 3은 발명의 실시예에 따라 도전성 경로(399)를 가진 메모리 셀(310)의 단면도를 도시한 것이다. 메모리 셀(310)은 전극들(301 및 302), 메모리 소자(333), 및 액세스 성분(344)을 포함할 수 있다. 도 3의 라인(323) 상의 신호들(Vx)은 도 2의 신호들(Vx1, Vx2 및 Vx3) 중 하나에 대응할 수 있다. 도 3의 라인(324) 상의 신호들(Vy)은 도 2의 신호들(Vy1, Vy2 및 Vy3) 중 하나에 대응할 수 있다. 도 3에 도시된 바와 같이, 메모리 소자(333)는 전극(301)과 전극(302) 사이에 유전체(331)을 포함할 수 있다.
명확성을 위해서, 여기에 기술된 도면들은 어떤 특징들의 어떤 단면 라인들(평행한 대각선들)을 생략할 수 있다. 예를 들어, 도 3은 유전체(331)의 일부의 단면 라인들을 생략한다.
도 3에서, 메모리 셀(310)에 저장된 정보의 값은 유전체(331) 내의 도전성 경로(399)와 같은 도전성 경로의 존재 또는 부재에 따를 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 도전성 경로(399)에 있어서, 메모리 셀(310)은 제 1 값(예를 들어, 논리 1 또는 바이너리 1)을 저장할 수 있다. 도전성 경로(399)가 단절(예를 들어, 불연속)되었을 때, 메모리 셀(310)은 제 1 값과는 다른 제 2 값(예를 들어, 논리 0 또는 바이너리 0)을 저장할 수 있다.
기입 동작 동안, (메모리 셀(310)이 놓여져 있는) 메모리 장치는 라인(323)에서 라인(324)의 방향으로 전압차가 양의 전압 값이 되게 하는 전압 값들로 신호들(Vx, Vy)에 인가할 수 있다. 예를 들어, 신호(Vx)는 V 볼트의 값을 가질 수 있고, V는 실수를 나타내며, 신호 Vy는 제로 볼트의 값을 가질 수도 있다. 전압차는 유전체(331) 물질에 단절 경로(예를 들어, 채널)를 생성할 수 있다. 전극(301)의 물질의 일부는 유전체(331) 내의 단절 경로 안으로 이동하여(예를 들어, 확산 또는 드리프트) 도전성 경로(399)를 생성할 수 있다. 예를 들어, 전극(301) 물질의 이온들(388)(예를 들어, 양으로 하전된 이온들)은 단절 경로 안으로 이동하여 도전성 경로(399)를 생성할 수 있다. 도전성 경로(399)는 전극(301)으로부터의 이온들에 의해 생성될 수 있기 때문에, 도전성 경로(399)는 이온성 도전성 경로를 포함할 수 있다.
도전성 경로(399)를 단절시키기 위해서, 메모리 장치는 라인(323)에서 라인(324)으로의 방향으로 전압차가 음의 값이 되게 하는 전압 값들을 갖는 신호들(Vx 및 Vy)을 인가할 수 있고, 이것은 라인(324)에서 라인(323)로의 방향(예를 들어, 제 2 방향)으로 전압차가 양의 전압 값임을 의미한다. 예를 들어, 도전성 경로(399)를 단절시키기 위해서, 신호(Vx)는 제로 볼트의 값을 가질 수 있고, 신호(Vy)는 V볼트의 값을 가질 수 있다. 음의 전압차는 음의 전계를 생성하여 도전성 경로(399) 내의 전극(301)의 물질이 메모리 소자(333)에서 다시 전극(301)으로 이동하게 할 수 있다. 결국, 도전성 경로(399)는 단절 또는 불연속이 될 수 있다.
도 3에 도시된 바와 같이, 전체 메모리 소자(333)는 유전체(331)만을 포함할 수 있다. 이에 따라, 도전성 경로(399)와 같은 도전성 경로가 메모리 소자(333)에 형성되기 전에, 메모리 소자(333)의 물질은 유전체(331) 물질만을 포함할 수 있다. 유전체(331)용의 물질의 예들은 무엇보다도, AlxOy, MgO, AlN, SiN, CaOx, NiOx, HfO2, Ta2O5, ZrO2, NiMnOx, MgF2, SiC, SiOxNy, HfOx, Nb2O5, WOx, TiOx, ZrOx, 및 CuxO을 포함한다. 이들 조성들에서, "x" 및 "y"는 물질 조성에서 대응하는 성분 요소의 상대적 량을 나타낸다. 본원 전체에서 물질 조성들의 일부는 성분 요소만을 열거한다. 그러나, 이들 물질 조성들 각각에서 각각의 성분 요소의 상대적인 량은 특정한 값으로 제한되는 것은 아니다.
도 3의 메모리 셀(310)에서, 전극(301)은 빠른 확산성을 가진 도전성 물질을 포함한다. 전극(301)을 위한 물질의 예들은 Ag, Cu, 및 Au을 포함한다.
메모리 소자(333) 및 전극(301)을 위한 위에 예를 든 물질들에서, SiN은 Ag(또는 Cu 혹은 Au)에 불침투성이어서 Ag(또는 Cu 혹은 Au)이 단절 경로 내에 있게 된 후에, Ag(또는 Cu 혹은 Au)이 단절 경로 주위에 다른 영역들 내로 쉽게 확산하지 않게 되기 때문에 유전체(331)를 위한 물질로서 다른 물질보다는 SiN이 선택될 수 있다. 또한, SiN은 이것이 전극(301)과 전극(302) 간에 양호한 전기적 절연을 제공하기 때문에 선택될 수 있다.
전극(301)을 위한 위에 예를 든 물질들에서, Ag가 Cu 또는 Au 이온들보다 빠른 확산성을 갖기 때문에 Cu 또는 Au보다는 Ag가 선택될 수 있다. 또한, Ag는 도 3의 도전성 경로(399)와 같은 양호한 도전성 필라멘트 또는 도전성 경로를 제공하기 때문에 선택될 수 있다.
도 3은 단일 성분으로서 전극(302)을 도시한 것이다. 그러나, 전극(302)은 금속과, 내화 질화금속, 카바이드, 또는 붕소화물과 같은 추가의 물질과 같이 복수의 성분들을 포함할 수 있다. 전극(302)의 물질의 예들은, TiN, ZrN, HfN, VN, NbN, TaN, TiC, ZrC, HfC, VC, NbC, TaC,TiB2, ZrB2, HfB2, VB2, NbB2, TaB2, Cr3C2, Mo2C, WC, CrB2, Mo2B5, W2B5과 같은, 내화 질화금속, 카바이드들 및 붕소화물들; TiAlN, TiSiN, TiW, TaSiN, TiCN, SiC, B4C, WSix, MoSi2와 같은 화합물들; NiCr과 같은 금속합금들; 및 도핑된 실리콘, 탄소, 플래티늄, 니오븀, 텅스텐, 몰리브데늄과 같은 원소 물질들을 포함한다.
도 3에서, 위에 기술된 바와 같이, 메모리 셀(310)은 판독 또는 기입 동작동안에 메모리 소자(333)에 액세스를 허용(또는 방지)하기 위해서 액세스 성분(344)을 턴 온(또는 오프로 유지)시킬 수 있다. 액세스 성분(344)은 온-상태 및 오프-상태를 가질 수 있다. 액세스 성분(344)은 오프-상태에서는 전류가 도통되지 못하게 높은 저항을 가지며 온-상태에서는 전류가 도통할 수 있게 낮은 저항을 갖는다. 액세스 성분(344)은 신호들(Vx 및 Vy)의 전압 값들에 기초하여 오프-상태(예를 들어, 고 저항)과 온-상태(예를 들어, 저 저항) 간을 전환할 수 있다. 예를 들어, 신호들(Vx 및 Vy) 간에 전압 값들(예를 들어, 전압 전위들)의 차이는 메모리 셀(310)이 판독 또는 기입되기 위해 선택될 때 액세스 성분(344)을 온-상태로 전환하기 위해 라인(323)에 관하여 양의 값으로 설정될 수 있다. 신호들(Vx 및 Vy) 간에 전압 값들의 차이는 메모리 셀(310)이 판독 또는 기입을 위해 선택되지 않을 때 라인(323)에 관하여 음의 값으로 설정될 수 있다. 도 5a 및 도 5b는 도 3의 메모리 셀(310)의 액세스 성분(344)의 전압에 대한 전류(I-V) 특성들의 그래프들을 예시한 실시예들이다.
도 3에서, 액세스 성분(344)은 칼코게나이드(chalcogenide) 물질을 포함할 수 있다. 성분(344)을 위한 물질들의 예들은 As-Te-I, TiAsSe2, TiAsTe2, Si-Te-As-Ge, Si-Te-As-Ge-P, Al-As-Te, Al-Ge-As-Te, Te39As36Si17Ge7P, As40Te(60-x)Inx(5<x<16.5), As35Te(65-x), Inx(12.5<x<21.5), As30Te(70-x)(12.5<x<21.5), Ge20Te(8O-x)Pbx(2<x<8)을 포함한다. 대안적으로, 액세스 성분(344)은 양극성 정류를 제공할 수 있는 금속-절연체-금속(MIM) 다이오드들을 포함할 수 있다. 이 설명에서, MIM 다이오드에 절연체는 단일 절연 물질 혹은 복수의 서로 다른 절연 물질들을 포함할 수 있다. 예를 들어, 액세스 성분(344)은 TaSiN/SiO2/ZrO2/Pt 적층, TaSiN/Ta2O5/ZrO2/Pt 적층, TaSi/ZrOx/TiN 적층, TaSiN/ZrOx/TiN 적층, 및 TaSi/SiO2/ZrO2/Pt 적층과 같이 MIM 다이오드를 포함할 수 있다.
메모리 셀(310)은 정보의 한 값을 영구히 저장하기 위해서 1회 프로그램가능 메모리로서 구성될 수 있다. 대안적으로, 메모리 셀(310)은 1회에 하나의 값 및 또 다른 회에 또 다른 값을 가진 정보를 저장하기 위해서 복수-회 프로그램가능 메모리(예를 들어, 플래시 메모리)로서 사용될 수 있다.
도 4는 발명의 실시예에 따라 유전체(331) 및 중간 성분(432)을 갖는 메모리 소자(433)를 구비한 메모리 셀(410)의 단면도이다. 메모리 셀(410)은 도 4의 메모리 소자(433)에 중간 성분(432)이 추가된 것을 제외하고, 도 3의 메모리 셀(310)의 특징들과 유사한 특징들을 포함할 수 있다. 간단하게 하기 위해서, 메모리 셀(310)(도 3) 및 메모리 셀(410)(도 4) 둘 다에서 유사한 특징들은 동일 참조부호로 나타내었다.
또한, 도 4는 유전체(331) 내의 한 도전성 부분과 중간 성분(432) 내의 또 다른 도전성 부분을 포함하는 도전성 경로(499)를 도시한다. 도전성 경로(499)는 도전성 경로(399)와 유사한 방법들로 전극(301)의 물질의 부분으로부터 형성된다. 예를 들어, (메모리 셀(410)이 있는) 메모리 장치는 라인(323)에서 라인(324)으로의 방향으로 전압차가 양의 값을 갖게 하는 전압 값들을 갖는 신호들(Vx 및 Vy)을 인가할 수 있다. 전압차는 유전체(331)의 물질 내에 단절 경로를 생성할 수 있다. 전극(301)의 물질(예를 들어, 이온들)의 일부는 단절 경로 내로 이동하여 한 도전성 부분의 도전성 경로(499)를 생성할 수 있다. 또한, 전압차는 전극(301)의 물질의 일부를 중간 성분(432) 내로 이동시켜 또 다른 도전성 부분의 도전성 경로(499)를 형성하게 할 수 있다.
메모리 셀(410)이 복수-회 프로그램가능 메모리로서 사용될 때, 도전성 경로(499)의 유전체(331) 내의 도전성 부분은 단절(예를 들어, 소거 동작에서 소거)될 수 있어야 한다. 그러므로, 유전체(331) 옆에 성분(예를 들어, 액세스 성분 또는 유전체(331)와 액세스 성분 사이에 물질)은 전극(301)의 물질(예를 들어, Ag 이온들)이 흐르지 않게 하여 이온들을 도전성 경로(499)에 제공하지 않는 차단 성분이어야 한다. 음의 전계 하에서, 도전성 경로(499)를 형성하는 전극(301)의 물질은 유전체(331) 밖으로 내몰려 도전성 경로(499)을 단절시킬 수 있다.
메모리 셀(410)이 1회 프로그램가능 메모리로서 사용될 때, 도전성 경로(499)는 유전체(331)에서 영속적이며, 중간 성분(432)의 적어도 한 부분은 전극(301)의 물질(예를 들어, Ag 이온들)로 채워져 영속적 도전성 경로를 제공한다. 이에 따라, 메모리 셀(410)이 1회 프로그램가능 메모리로서 사용될 때, 도 4에 도시된 바와 같이, 전극(301)의 물질이 유전체(331) 내의 도전성 경로(499)의 도전성 부분을 통하여 이동하여 중간 성분(432) 내의 전극(301)의 물질의 상당량을 제공하도록 중간 성분(432)을 추가하는 것이 잇점이 있을 수 있다. 중간 성분(432) 내의 전극(301)의 물질의 존재는 이온들을 도전성 경로(499)에 제공하며 도전성 경로(499) 내의 이온들이 유실되는 것을 방지할 수 있다.
중간 성분(432)은 칼코게나이드 물질을 포함할 수 있다. 칼코게나이드 물질들의 예들은 Ge-Se, Ge-S, Sn-Se, Sn-S, As-Se, As-S, Pb-Se, Pb-S, Hg-Se, Hg-S, AdSICs, KAg4I5, RbAg4I5, 은 셀레나이드(예를 들어, Ag-Se), 은 설파이드(Ag-S), 주석 셀레나이드(Sn-Se), Sn-S, Cu-Se, 및 Cu-S를 포함한다.
중간 성분(432)을 위한 위의 물질들의 예에서, Ag-Se가 양호한 초이온 도체이고 Ag 이온들이 이 물질에서 빠르게 이동할 수 있기 때문에 다른 물질들보다 Ge-Se 또는 Ag-Se가 선택될 수 있다.
도 5a 및 도 5b는 도 3 및 도 4의 액세스 성분(344)의 I-V 특성들의 그래프들을 예시한 실시예들이다. 도 5a에 도시된 바와 같이, 액세스 성분(344)은 두 전압 극성들에서 전환(전류가 이를 통하게 하는)할 수 있어, 액세스 성분(344)을 양극성 전환 성분 또는 양극성 정류 성분이라 칭할 수 있다. 액세스 성분(344)은 제 1 방향으로 이에 걸린 전압차가 액세스 성분(344)의 제 1 임계 전압(Vtl)를 초과한다면 온-상태(예를 들어, 저 저항)를 가질 수 있다. 제 1 방향은 도 3 또는 도 4에서 라인(323)에서 라인(324)으로의 방향에 대응할 수 있다. 도 5a에서, 액세스 성분(344)이 온-상태에 있게 된 후에, 최소 유지 전류(Ih1) 또는 일정 유지 전압(Vh1)이 액세스 성분(344)에 유지된다면 온-상태로 유지될 수 있다. 액세스 성분(344)은 전류가 유지 전류(Ih1) 미만으로 떨어지거나 액세스 성분(344) 양단에 전압차가 유지 전압(Vh1) 미만으로 떨어진다면 오프-상태로 전환할 수 있다.
위에 언급된 바와 같이, 액세스 성분(344)은 두 전압 극성들에서 전환할 수 있다. 도 5a에 도시된 바와 같이, 액세스 성분(344)은 제 1 방향에 관하여 이에 걸린 전압차가 제 2 임계 전압(Vt2) 미만이면 온-상태를 가질 수 있다. 즉, 액세스 성분(344)은 제 1 방향에 관하여 이에 걸린 전압차가 전압(VT)를 초과한다면(이보다 크다면) 온-상태를 가질 수 있는데, VT = -Vt2이다(VT는, 도 5a에 도시된 바와 같이, Vt2이 제로 미만 또는 음의 값이기 때문에 양의 값이다). 제 2 방향은 라인(324)에서 라인(323)으로의 방향에 대응할 수 있다(도 3 또는 도 4). 도 5a에서, 액세스 성분(344)은 최소 유지 전류(Ih2) 또는 일정 유지 전압(Vh2)이 제 2 방향에 관하여 액세스 성분(344)에 걸쳐 유지된다면 온-상태에 있을 수 있다. 임계 전압들(Vtl 및 Vt2)은 서로 다른 절대값들을 가질 수 있다. 유지 전류들(Ihl 및 Ih2)은 서로 다른 절대값들을 가질 수 있다. 유사하게, 유지 전압들(Vh1 및 Vh2)은 서로 다른 절대값들을 가질 수 있다. 도 3 및 도 4의 액세스 성분(344)은 도 5b에 도시된 I-V 특징들을 가질 수 있다.
액세스 성분(344)은 도 3에 관련하여 위에 기술된 물질을 가질 수 있어, 이 물질은 액세스 성분(344)의 온-상태 및 오프-상태 둘 다에서 동일한 상(phase)에 있을 수 있다. 이에 따라, 액세스 성분(344)은 본질적으로 전자적으로 전환하므로, 어떠한 결정화 또는 용융도 이의 물질에서는 온-상태 또는 오프-상태에서 일어나지 않는다.
도 6은 발명의 실시예에 따라 메모리 장치(600)의 여러 메모리 동작들 동안 메모리 셀들(211 ~ 219)에 여러 전압들이 인가되는 예들을 도시한 것이다. 메모리 장치(600)는 도 2의 메모리 장치(200)와 유사한 또는 동일한 성분들을 포함한다. 이에 따라, 메모리 장치들(200 및 600) 둘 다에서 유사한 성분들에는 동일 참조부호를 사용하였다.
메모리 장치(600)는 각각 라인들(230, 231 및 232)(예를 들어, 비트라인들) 상의 신호들(Vx1, Vx2 및 Vx3) 및 각각 라인들(240, 241 및 242)(예를 들어, 워드라인들) 상의 신호들(Vy1, Vy2 및 Vy3)을 사용하여 메모리 셀들(211 ~ 219)을 선택할 수 있다. 판독 또는 기입 동작 동안에, 메모리 장치(600)는 판독 또는 기입될 선택된 메모리 셀의 액세스 성분을 턴 온 시키고 비선택된 메모리 셀들의 액세스 성분들을 턴 오프 시키기 위해 신호들(Vx1, Vx2 및 Vx3와, Vy1, Vy2 및 Vy3)의 적합한 전압 값들을 사용할 수 있다.
도 6은 0 볼트, (1/3)V 볼트, 및 (2/3)V 볼트의 전압 값들의 예를 도시한 것이다. 도 6(및 도 7)에서, V는 단위 "볼트" 또는 "볼트들"를 의미하지 않는다. 그보다는, V는 양의 실수(예를 들어, 1, 2, 3, 또는 그외)를 나타낸다. 이에 따라, (1/3)V 볼트는 V의 값이 각각 3, 6, 또는 9이라면 1, 2, 또는 3 볼트를 의미한다. 도 6의 예는 메모리 셀들 각각의 액세스 성분(244)이 오프-상태이고 메모리 장치(600)가 메모리 셀(215)을 판독 또는 기입하기 위해서 메모리 셀(215)을 액세스하기로 선택한 것으로 가정한다. 도 6에 도시된 바와 같이, 메모리 장치(600)는 메모리 장치(600)가 메모리 셀(215)의 액세스 성분(244)을 턴 온 시키고(이어서 메모리 소자(222)를 통해 판독 또는 기입 전류를 인가하고) 다른 메모리 셀들 각각의 액세스 성분(244)을 오프-상태로 유지하도록, 신호들(Vx1, Vx2, Vx3, Vy1, Vy2 및 Vy3)에 대해 0 볼트, (1/3)V 볼트, 및 (2/3)V 볼트의 전압값들을 선택적으로 사용할 수 있다.
도 6에 도시된 전압 값들에서, 선택된 메모리 셀(215)의 라인(231)에서 라인(241)으로 액세스 성분(244) 양단에 걸리는 전압차는 V볼트(V - 0 = V)이고, 각각의 비선택된 메모리 셀(셀(215)을 제외하고, 셀들(211 ~ 219))의 액세스 성분(244)에 걸린 전압차는 (1/3)V 볼트 또는 -(1/3)V 볼트(음의 1/3V 볼트)이다. 2개의 대응하는 라인들(예를 들어, 대응하는 비트라인에서 대응하는 워드라인으로) 간에 전압차가 (1/3)V 볼트보다 클 때 각각의 액세스 성분(244)만이 턴 온 한다면(예를 들어, 전류를 도통시킨다면), 모든 비선택된 액세스 성분들(244)은 턴 오프 할 것이며(도통하지 않을 것이며) 선택된 액세스 성분(244)만이 턴 온 할 것이다.
위의 예에서, V는 메모리 셀(215)이 기입되기로 선택된다면 전압차(V - 0)가 선택된 메모리 셀(215)을 기입하기에 충분하게 하는 값을 가질 것이다. 메모리 셀(215)이 판독되기로 선택된다면, V는 이를 판독하기 위해 메모리 셀(215)의 액세스 성분을 턴 온 시키기엔 충분하나, 메모리 셀(215)을 기입하기엔 충분하지 않으므로, 메모리 셀(215)에 저장된 정보의 값은 판독된 후엔 변경되지 않은 채로 있을 수 있다.
위에 기술된 바와 같이, 선택된 메모리 셀 내의 정보의 값을 변경하기 위해서(예를 들어, 소거) 반대되는 극성을 가진 전압이 선택된 메모리 셀에 인가될 수 있다. 도 6에서, 예를 들어, 도전성 경로가 메모리 셀(215) 내에 형성된 후에 선택된 메모리 셀(215) 내의 정보의 값을 변경하기 위해서, 라인들(231 및 241) 상의 전압들은 전환될 것이다. 예를 들어, 0 볼트는 라인(231)에 인가될 것이며, V볼트는 라인(241)에 인가될 것이며, (1/3)V는 (2/3)V로 변경되고 (2/3)V는 (1/3)V로 변경된다. 이에 따라, 선택된 셀(215) 양단의 전압차는 라인(241)에서 라인(231)으로의 방향으로 양의 V볼트가 되거나, 혹은 라인(231)에서 라인(241)으로의 방향으로 음의 V볼트가 될 것이다. 이 음의 전압 값은 도전성 경로(예를 들어, 도 3의 도전성 경로(399) 또는 도 4의 499)를 교란시키고 이를 단절되게 하여, 선택된 메모리 셀(215)에 저장된 정보의 값을 변경시킬 것이다.
도 6에서, 0볼트, (1/3)V 볼트, 및 (2/3)V 볼트의 전압 값들은 쉽게 예를 기술하기 위해서만 사용된다. 메모리 장치(600)는 각각의 메모리 셀에서 메모리 소자(222)에서 액세스 성분(244)으로의 방향으로 전압차가 선택된 메모리 셀의 액세스 성분(244)을 턴 온 시키고 비선택된 메모리 셀들의 액세스 성분(244)을 턴 오프 시키는데 적합한 값에 있게 다른 전압 값들을 사용할 수 있다.
도 7은 발명의 실시예에 따라 메모리 장치(700)의 여러 메모리 동작들 동안에 메모리 셀들(211 ~ 219)에 인가되는 여러 전압들의 또 다른 예를 도시한 것이다. 메모리 장치(700)는 도 2의 메모리 장치(200)와 유사하거나 동일한 성분들을 포함한다. 이에 따라, 메모리 장치(200) 및 메모리 장치(700) 둘 다에서 유사한 성분들은 동일 참조부호로 나타내었다.
도 7은 0볼트, (1/2)V 볼트, 및 -(1/2)V 볼트의 전압 값들의 예를 도시한 것이다. 도 6처럼, 다음의 예는 메모리 셀들의 각각의 액세스 성분(244)은 오프-상태에 있고 메모리 장치(700)는 메모리 셀(215)을 판독 또는 기입하기 위해 메모리 셀(215)을 액세스하기로 선택한 것으로 가정한다. 도 7에 도시된 전압 값들에서, 선택된 메모리 셀(215)의 라인(231)에서 라인(241)으로 액세스 성분(244) 양단에 걸리는 전압차는 V볼트((1/2)V - (-(1/2)V) = V)이고, 각각의 비선택된 메모리 셀(셀(215)을 제외하고, 셀들(211 ~ 219))의 액세스 성분(244)에 걸린 전압차는 (1/2)V 볼트 또는 0 볼트이다. 2개의 대응하는 라인들(예를 들어, 대응하는 비트라인에서 대응하는 워드라인으로) 간에 전압차가 (1/2)V 볼트보다 클 때 각각의 액세스 성분(244)만이 턴 온 한다면, 모든 비선택된 액세스 성분들(244)은 턴 오프 할 것이며 선택된 액세스 성분(244)만이 턴 온 할 것이다.
위의 예에서, V는 메모리 셀(215)이 기입되기로 선택된다면 전압차 ((1/2)V - (-(1/2)V) = V)가 선택된 메모리 셀(215)을 기입(예를 들어, 이에 도전성 경로를 생성)하기에 충분하게 하는 값을 가질 것이다. 메모리 셀(215)이 판독되기로 선택된다면, V는 이를 판독하기 위해 메모리 셀(215)의 액세스 성분을 턴 온 시키기엔 충분하나, 메모리 셀(215)을 기입하기엔 충분하지 않으므로, 메모리 셀(215)에 저장된 정보의 값은 판독된 후엔 변경되지 않은 채로 있을 수 있다.
도 7에서, 도전성 경로가 메모리 셀(215)에 형성된 후에 선택된 메모리 셀(215) 내의 정보의 값을 변경하기 위해서, -(1/2)V 볼트가 라인(231)에 인가될 것이며, (1/2)V 볼트가 라인(241)에 인가될 것이며, 라인들(230, 232, 240 및 242) 각각 상의 전압은 0 볼트로 동일한 채로 있게 된다. 이에 따라, 선택된 셀(215) 양단의 전압차는 라인(241)에서 라인(231)의 방향으로 양의 V 볼트가 되거나, 라인(231)에서 라인(241)의 방향으로 음의 V 볼트가 될 것이다. 이 음의 전압값은 도전성 경로(예를 들어, 도 3의 도전성 경로(399) 또는 도 4의 499)를 교란시키고 이를 단절되게 하여, 선택된 메모리 셀(215)에 저장된 정보의 값을 변경시킬 것이다.
도 8 내지 도 16은 발명의 실시예에 따라 메모리 장치(800)를 형성하는 여러 공정들을 도시한 것이다. 도 8은 복수의 성분들(854, 802, 803, 844 및 832)이 기판(850) 상에 형성된 후의 메모리 장치(800)의 단면도이다. 도 9는 X-방향 라인 및 X-방향 라인에 수직한 Y-방향 라인과 함께 메모리 장치(800)의 평면도를 도시한 것이다. 도 8의 메모리 장치(800)의 단면은 도 9에서 X-방향을 따라 취해진 것이다. 도 10은 도 9의 Y-방향을 따라 취해진 메모리 장치(800)의 또 다른 단면도이다. 명확성을 위해서, 도 8 내지 도 16은 도 8 및 도 10에서 성분(832)의 단면 라인들을 생략한 바와 같이, 일부 특징들의 일부 단면 라인들(평행한 대각선들)을 생략되어 있다.
성분들(802, 803, 844 및 832)을 형성하는 것은 성분(854)의 물질(예를 들어, SiO2) 및 기판(850) 상에 성분들(802, 803, 844 및 832)을 위한 복수의 물질들을 증착하는 단계, 스트립(strip)들(852)을 형성하기 위해 복수의 물질들을 패터닝하는 단계(예를 들어, 에칭), 및 스트립들(852)을 서로 간에 절연하여 도 8, 도 9 및 도 10에 도시된 바와 같은 구조들을 가진 메모리 장치(800)를 얻기 위해 스트립들(852) 사이에 추가의 절연물질(예를 들어, SiO2)을 증착하는 단계를 포함할 수 있다. 스트립들(852)을 형성하기 위해 복수의 물질들을 패터닝하는 단계는 동일 패터닝 공정에서 수행될 수 있다. 예를 들어, 스트립들(852)을 형성하기 위한 패터닝 공정은 성분들(854, 802, 803, 844 및 832)의 물질들 위에 Y-방향(도 15)을 따라 있는 개구들을 가진 패터닝된 마스크 또는 포토레지스트를 놓아두고, 개구들을 통해 물질들을 에칭하여 스트립들(852)을 형성하는 것을 포함할 수 있다.
여기에서 사용되는 바와 같이, 다른 물질 상에 한 물질로서, 2 이상의 물질들(혹은 성분들)에 관하여 사용되는 "~상에" 라는 용어는 물질들 간에 적어도 얼마간의 접촉을 의미하며, 반면, "~위에"는 물질들(또는 성분들)이 근접하여 있지만 아마도 접촉은 가능하나 요구되지 않게 하나 이상의 추가의 개재된 물질들(또는 성분들)을 갖고 근접한 것을 의미한다. "~상에"이든 "~ 위에"이든 어떤 방향성이 언급되지 않는 한 여기에서 사용되는 바와 같은 어떤 방향성을 내포하진 않는다.
도 8에서, 성분들(802 및 803)은 함께 도 3 및 도 4의 전극(302)과 같은 메모리 셀의 전극을 형성할 수 있다. 이에 따라, 성분들(802 및 803)의 물질은 도 3 및 도 4의 전극(302)의 물질들을 포함할 수 있다. 예를 들어, 성분(802)의 물질은 금속을 포함할 수 있고 성분(803)의 물질은 TiN을 포함할 수 있다.
도 8의 성분(844)은 도 3 및 도 4의 액세스 성분(344)과 같은 메모리 셀의 액세스 성분을 형성할 수 있다. 이에 따라, 성분(844)의 물질은 도 3 및 도 4의 액세스 성분(344)의 물질들을 포함할 수 있다.
도 8의 성분(832)은 도 4의 중간 성분(432)과 같은 메모리 셀의 중간 성분을 형성할 수 있다. 이에 따라, 도 8의 성분(832)의 물질은 도 4의 중간 성분(432)의 물질들을 포함할 수 있다. 예를 들어, 성분(832)의 물질은 Ge-Se 또는 Ag-Se를 포함할 수 있다.
도 11은 추가의 성분들(1131 및 1101)이 성분들(854, 802, 803, 844 및 832) 상에 형성된 후의 메모리 장치(800)의 단면도이다. 도 12는 성분(1131) 및 성분(1131) 아래의 성분(1101)을 포함하는 메모리 장치(800)의 평면도이다. 도 11의 메모리 장치(800)의 단면은 도 12에서 X-방향을 따라 취해진 것이다. 도 13은 도 12의 Y-방향을 따라 취해진 메모리 장치(800)의 또 다른 단면도이다. 명확성을 위해서, 도 11 내지 도 16은 도 11 및 도 13에서 성분(1131)의 단면 라인들을 생략한 바와 같이, 일부 특징들의 일부 단면 라인들이 생략되어 있다. 성분들(1131 및 1101)을 형성하는 것은 성분들(854, 802, 803, 844 및 832)의 물질들 상에 서로 다른 물질들을 증착하는 것을 포함할 수 있다. 예를 들어, 성분(1131)을 위한 물질은 성분들(854, 802, 803, 844 및 832)의 물질들 상에 증착될 수 있다. 이어서, 성분(1101)을 위한 물질은 성분들(1131, 802, 803, 844 및 832)의 물질들 상에 증착될 수 있다.
성분(1131)은 도 3 및 도 4의 유전체(331)와 같은 메모리 셀의 유전체를 형성할 수 있다. 이에 따라, 성분(1131)의 물질은 도 3 및 도 4의 유전체(331)(예를 들어, SiN)의 물질들을 포함할 수 있다.
성분(1101)은 도 3 및 도 4의 전극(301)과 같은 메모리 셀의 전극을 형성할 수 있다. 이에 따라, 전극(1131)의 물질은 도 3 및 도 4의 전극(301)(예를 들어, Ag)의 물질들을 포함할 수 있다.
도 14는 성분들(854, 1101, 1131, 832 및 844)의 물질들에 대해 패터닝 공정이 수행되고, 성분(803)의 물질에서 멈춘 후의 메모리 장치(800)의 단면도이다. 도 15는 X-방향 라인 및 Y-방향 라인과 함께 메모리 장치(800)의 평면도를 도시한 것이다. 도 14의 메모리 장치(800)의 단면들은 도 15에서 X-방향을 따라 취해진 것이다. 도 16은 도 15의 Y-방향을 따라 취해진 메모리 장치(800)의 또 다른 단면도이다.
도 14에 도시된 바와 같이, 성분들(854, 1101, 1131, 832 및 844)의 물질들이 패터닝 공정에서 패터닝된 후에 다수의 필라(pillar)들(1410)이 형성될 수 있다. 필라들(1410)을 형성하기 위해 물질들을 패터닝하는 것은 동일 패터닝 공정에서 수행될 수 있다. 예를 들어, 패터닝 공정은 성분들(854, 1101, 1131, 832 및 844)의 물질들 상에 Y-방향(도 15)을 따라 있는 개구들을 가진 패터닝된 마스크 또는 포토레지스트를 형성하는 단계와, 개구들을 통해 물질들을 에칭하여 도 14의 필라들(1410)과 같은 자기-정렬된 구조체들을 형성하는 단계를 포함할 수 있다. 필라들(1410) 각각은 다수의 메모리 셀들(1510)(도 15) 중 하나의 일부를 형성할 수도 있다. 도 15에 도시된 바와 같이, 메모리 장치(800)는 데이터/감지 라인들(1530, 1531, 1532)(예를 들어, 비트라인들)을 포함할 수 있고, 그 각각은 Y-방향 라인으로 동일 열에 메모리 셀들(1510)의 성분(1101)의 일부(예를 들어, 전극)를 포함한다. 메모리 장치(800)는 액세스 라인들(1540, 1541, 1542)(예를 들어, 워드라인들)을 포함할 수 있고, 그 각각은 X-방향 라인으로 동일 행에 메모리 셀들(1410)의 성분(803)의 일부(예를 들어, 전극의 일부)를 포함한다.
도 15의 메모리 셀(1510)은 도 4의 메모리 셀(410)과 유사하거나 동일한 성분들을 포함할 수 있다. 예를 들어, 도 14의 각각의 필라(1410)에서, 성분(802 및 803)은 메모리 셀(1510)(도 15)의 한 전극을 형성할 수 있고, 성분(1101)은 메모리 셀(1510)의 또 다른 전극을 형성할 수 있다. 성분(1131)은 유전체 메모리 셀(1510)을 형성할 수 있고, 성분(832)은 메모리 셀(1510)의 중간 성분을 형성할 수 있고, 성분(844)은 메모리 셀(1510)의 액세스 성분을 형성할 수 있다.
일부 대안적 장치들에서, 도 8 내지 도 16의 성분(832)(중간 성분)은 유전체(1101)가 성분(844) 상에 직접 형성될 수 있게, 생략될 수 있다. 이들 대안적 장치들에서, (성분(832)이 없는) 메모리 셀(1510)은 도 3의 메모리 셀(310)과 유사하거나 동일한 성분들을 포함할 수 있다.
여기에 기술된 하나 이상의 실시예들은 제 1 전극, 제 2 전극, 및 제 1 전극과 제 2 전극 사이에 위치된 유전체를 가진 메모리 셀을 구비한 장치 및 방법들을 포함한다. 유전체는 메모리 셀에 저장된 정보의 제 1 값을 나타내게 메모리 셀이 제 1 전극의 물질의 일부로부터 유전체 내에 도전성 경로를 형성할 수 있게 구성될 수 있다. 또한, 유전체는 메모리 셀에 저장된 정보의 제 2 값을 나타내게 메모리 셀이 도전성 경로를 단절시킬 수 있게 구성될 수 있다. 추가의 장치 방법들을 포함하는 다른 실시예들은 도 1 내지 도 16을 참조하여 위에 기술되었다.
메모리 장치들(200, 600, 700 및 800), 및 메모리 셀들(310, 410 및 1410)과 같은 장치의 예시는 여기에 기술된 구조들을 이용할 수도 있을 장치의 모든 소자들 및 특징들을 완전히 기술하는 것이 아니라 여러 실시예들의 구조에 대한 전반적인 이해를 제공하려는 것이다.
여러 실시예들의 장치는 고속 컴퓨터들, 통신 및 신호 처리 회로, 메모리 모듈들, 휴대 메모리 저장장치들(예를 들어, 썸 드라이브(thumb drive)들), 단일 또는 다중-프로세서 모듈들, 단일 또는 다중 내장형 프로세서들, 다중-코더 프로세서들, 데이터 스위치들, 및 복수층, 복수-칩 모듈들을 포함한 응용특정의 모듈들에서 사용되는 전자회로를 포함하거나 이에 포함될 수 있다. 이러한 장치는, 이를테면 텔레비전, 셀룰라 전화들, 개인용 컴퓨터들(예를 들어, 랩탑 컴퓨터들, 데스크탑 컴퓨터들, 휴대 컴퓨터들, 타블렛 컴퓨터들, 등), 워크스테이션들, 라디오들, 비디오 플레이어들, 오디오 플레이어들(예를 들어, MP3(Motion Picture Experts Group, Audio Layer 3) 플레이어들), 차량들, 의료 장치들(예를 들어, 심장 모니터, 혈압 모니터, 등), 셋탑박스들, 등등과 같은 다양한 전자 시스템들 내에 서브-성분들로서 더욱 포함될 수 있다.
전술한 설명 및 도면들은 당업자들이 발명의 실시예들을 실시할 수 있게 발명의 일부 실시예들을 예시한다. 다른 실시예들은 구조적, 논리적, 전기적, 공정, 및 그외 변경들을 포함할 수 있다. 도면들에서, 동일 구성요소들에 동일 참조부호를 사용한다. 일부 실시예들의 부분들 및 특징들은 다른 것들에 포함되거나 이들로 대체될 수 있다. 그외 다른 많은 실시예들은 전술한 설명을 읽고 이해했을 때 당업자들에게 명백하게 될 것이다.
당업자가 기술적 개시의 본질 및 요지를 신속히 확인할 수 있게 할 초록을 요구하는 37 C.F.R.§1.72(b)에 따라 초록이 제공된다. 초록이 청구항들의 범위 또는 의미를 해석하거나 한정하기 위해 사용되지 않을 것이라 것을 알고 이를 제출한다.

Claims (24)

  1. 메모리 셀에 있어서,
    제 1 전극;
    제 2 전극; 및
    상기 제 1 전극과 상기 제 2 전극 사이에 위치된 유전체로서, 상기 메모리 셀에 저장된 정보의 제 1 값을 나타내기 위하여 상기 메모리 셀이 상기 제 1 전극의 물질의 일부로부터 상기 유전체 내에 도전성 경로를 형성할 수 있게 구성되고, 상기 메모리 셀에 저장된 정보의 제 2 값을 나타내기 위하여 상기 메모리 셀이 상기 도전성 경로를 단절시킬 수 있게 구성된 상기 유전체를 포함하는, 메모리 셀.
  2. 청구항 1에 있어서,
    상기 유전체와 상기 제 2 전극 사이에 액세스 성분을 더 포함하고, 상기 액세스 성분은 상기 제 1 전극 및 제 2 전극에 걸쳐 제 1 방향으로의 제 1 전압차가 제 1 전압 값을 초과할 때 턴 온하고, 상기 제 1 전극 및 제 2 전극에 걸쳐 제 2 방향으로의 제 2 전압차가 제 2 전압 값을 초과할 때 턴 온 하게 구성된, 메모리 셀.
  3. 청구항 1에 있어서,
    상기 제 1 전극은 은을 포함하는, 메모리 셀.
  4. 청구항 2에 있어서,
    상기 유전체는 질화실리콘을 포함하는, 메모리 셀.
  5. 청구항 4에 있어서,
    상기 제 2 전극은 질화티타늄을 포함하는, 메모리 셀.
  6. 청구항 5에 있어서,
    상기 제 2 전극은 상기 질화티타늄이 추가의 도전성 물질과 상기 액세스 성분 사이에 있게 상기 추가의 도전성 물질을 더 포함하는, 메모리 셀.
  7. 청구항 1에 있어서,
    상기 유전체와 상기 제 2 전극 사이에 칼코게나이드 물질을 더 포함하는, 메모리 셀.
  8. 메모리 셀에 있어서,
    제 1 전극;
    제 2 전극;
    상기 제 1 전극과 상기 제 2 전극 사이에 위치된 중간 성분 및 상기 제 1 전극과 상기 중간 성분 사이에 위치된 유전체를 포함하는 메모리 소자로서, 상기 메모리 셀이 상기 제 1 전극의 물질의 일부로부터 상기 유전체 및 상기 중간 성분 내에 도전성 경로를 형성할 수 있게 구성된, 상기 메모리 소자; 및
    상기 메모리 소자와 상기 제 2 전극 사이에 위치된 액세스 성분을 포함하는, 메모리 셀.
  9. 청구항 8에 있어서,
    상기 제 1 전극은 은, 구리, 및 금 중 하나를 포함하고, 상기 중간 성분은 게르마늄 셀레나이드(GeSe) 및 은 셀레나이드(AgSe) 중 하나를 포함하고, 상기 유전체는 질화실리콘을 포함하는, 메모리 셀.
  10. 청구항 8에 있어서,
    상기 액세스 성분은 칼코게나이드 물질을 포함하는, 메모리 셀.
  11. 청구항 8에 있어서,
    상기 액세스 성분은 As-Te-I, TiAsSe2, TiAsTe2, Si-Te-As-Ge, Si-Te-As-Ge-P, Al-As-Te, Al-Ge-As-Te, Te39As36Si17Ge7P, As40Te(60-x)Inx, 5<x<16.5, As35Te(65-x)Inx, 12.5<x<21.5, As30Te(70-x), 12.5<x<21.5, 및 Ge20Te(80-x)Pbx, 2<x<8 중 하나를 포함하는, 메모리 셀.
  12. 청구항 8에 있어서,
    상기 액세스 성분은 금속-절연체-금속 다이오드를 포함하는, 메모리 셀.
  13. 청구항 11에 있어서,
    상기 제 2 전극은 질화티타늄을 포함하는, 메모리 셀.
  14. 청구항 13에 있어서,
    상기 제 2 전극은 금속 물질을 포함하고, 상기 질화티타늄은 상기 금속 물질과 상기 중간 성분 사이인, 메모리 셀.
  15. 메모리 셀에 저장된 정보의 제 1 값을 나타내기 위하여 상기 메모리 셀의 제 1 전극과 제 2 전극 사이의 유전체 내에 도전성 경로를 형성하기 위해 상기 메모리 셀의 상기 제 1 전극 및 상기 제 2 전극에 걸쳐 제 1 방향으로의 제 1 전압차를 인가하는 단계;
    상기 제 1 값을 제 2 값으로 변경하기 위하여 상기 도전성 경로를 단절시키기 위해 상기 제 1 전극 및 상기 제 2 전극에 걸쳐 제 2 방향으로의 제 2 전압차를 인가하는 단계를 포함하는, 방법.
  16. 청구항 15에 있어서,
    상기 제 1 전압차는 상기 제 1 전극의 물질의 일부가 상기 유전체 내로 이동하여 상기 도전성 경로를 형성하도록 인가되는, 방법.
  17. 청구항 15에 있어서,
    상기 제 1 전압차는 상기 제 1 전극의 물질의 이온들이 상기 유전체 내로 이동하여 상기 도전성 경로를 형성하도록 인가되는, 방법.
  18. 청구항 15에 있어서,
    상기 제 1 전압차를 인가하는 단계는 상기 제 1 전극 상에 제 1 전압을 가하는 단계를 포함하고, 상기 제 2 전압차를 인가하는 단계는 상기 제 1 전극 상에 제 2 전압을 가하는 단계를 포함하고, 상기 제 1 전압 및 상기 제 2 전압은 서로 다른 값들을 갖는, 방법.
  19. 메모리 셀의 제 1 전극을 형성하는 단계;
    상기 메모리 셀의 제 2 전극을 형성하는 단계; 및
    상기 메모리 셀에 저장된 정보의 제 1 값을 나타내기 위하여 상기 메모리 셀이 상기 제 1 전극의 물질의 일부로부터 유전체 내에 도전성 경로를 형성할 수 있게 하고, 상기 메모리 셀에 저장된 정보의 제 2 값을 나타내기 위하여 상기 메모리 셀이 상기 도전성 경로를 단절할 수 있게 하기 위해 상기 제 1 전극과 상기 제 2 전극 사이에 유전체를 형성하는 단계를 포함하는, 방법.
  20. 청구항 19에 있어서,
    상기 제 1 전극을 형성하는 단계는 상기 유전체 상에 도전성 물질을 증착하는 단계를 포함하고, 상기 도전성 물질은 Ag, Cu, 및 Au 중 하나를 포함하는, 방법.
  21. 청구항 20에 있어서,
    상기 유전체를 형성하는 단계는 상기 제 2 전극 상에 유전체 물질을 증착하는 단계를 포함하고, 상기 유전체 물질은 AlxOy, MgO, AlN, SiN, CaOx, NiOx, HfO2, Ta2O5, ZrO2, NiMnOx, MgF2, SiC, SiOxNy, HfOx, Nb2O5, WOx, TiOx, ZrOx, 및 CuxO 중 하나를 포함하는, 방법.
  22. 청구항 19에 있어서,
    상기 제 1 전극과 상기 제 2 전극 사이에 액세스 성분을 형성하는 단계를 더 포함하고, 상기 액세스 성분을 형성하는 단계는 상기 제 2 전극 상에 칼코게나이드 물질을 포함하는 물질을 증착하는 단계를 포함하는, 방법.
  23. 청구항 22에 있어서,
    게르마늄 셀레나이드(GeSe) 및 은 셀레나이드(AgSe) 중 하나를 포함하는 중간 성분을 상기 액세스 성분과 상기 유전체 사이에 형성하는 단계를 더 포함하는, 방법.
  24. 청구항 22에 있어서,
    상기 액세스 성분과 상기 유전체 사이에 중간 성분을 포함하는 단계를 더 포함하고,
    상기 제 1 전극, 상기 유전체, 상기 액세스 성분, 및 상기 중간 성분을 형성하는 단계는,
    기판 상에 복수의 물질들을 형성하는 단계; 및
    상기 제 1 전극, 상기 유전체, 상기 중간 성분, 및 상기 액세스 성분을 형성하기 위해 동일 패터닝 공정으로 상기 복수의 물질들을 패터닝하는 단계를 포함하는, 방법.
KR1020117018704A 2009-01-12 2010-01-12 유전체 메모리 소자를 가진 메모리 셀 KR101694561B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,402 US8455855B2 (en) 2009-01-12 2009-01-12 Memory cell having dielectric memory element
US12/352,402 2009-01-12
PCT/US2010/020773 WO2010081151A2 (en) 2009-01-12 2010-01-12 Memory cell having dielectric memory element

Publications (2)

Publication Number Publication Date
KR20110099800A true KR20110099800A (ko) 2011-09-08
KR101694561B1 KR101694561B1 (ko) 2017-01-09

Family

ID=42317215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018704A KR101694561B1 (ko) 2009-01-12 2010-01-12 유전체 메모리 소자를 가진 메모리 셀

Country Status (8)

Country Link
US (2) US8455855B2 (ko)
EP (1) EP2386115B1 (ko)
JP (1) JP5712143B2 (ko)
KR (1) KR101694561B1 (ko)
CN (1) CN102318057B (ko)
SG (1) SG172931A1 (ko)
TW (1) TWI499037B (ko)
WO (1) WO2010081151A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528572B1 (ko) * 2011-08-03 2015-06-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 질화물계 멤리스터

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
KR20120139082A (ko) * 2011-06-16 2012-12-27 삼성전자주식회사 멀티비트 메모리요소, 이를 포함하는 메모리소자 및 이들의 제조방법
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8558209B1 (en) * 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US20150129829A1 (en) * 2013-11-13 2015-05-14 Crossbar, Inc. One time programmable and multi-level, two-terminal memory cell
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US20170155045A1 (en) * 2015-11-30 2017-06-01 Marius Orlowski Method to Manufacture Highly Conductive Vias and PROM Memory Cells by Application of Electric Pulses
WO2017111894A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Fabrication and apparatus of a hybrid phase field effect transistor
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
CN108269916A (zh) * 2018-01-07 2018-07-10 周立伟 一种阻变存储器件及其制造方法
US10290348B1 (en) * 2018-02-12 2019-05-14 Sandisk Technologies Llc Write-once read-many amorphous chalcogenide-based memory
US11348652B2 (en) * 2019-10-30 2022-05-31 Hefei Reliance Memory Limited Neural network inference accelerator based on one-time-programmable (OTP) memory arrays with one-way selectors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110433A (ko) * 1999-02-11 2001-12-13 알란 엠. 포스칸져 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
KR20080018938A (ko) * 2005-06-07 2008-02-28 마이크론 테크놀로지, 인크 스위칭 글래스 층을 구비한 메모리 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU682287B2 (en) * 1995-05-10 1997-09-25 Morton International, Inc. Latent mercaptans as multi-functional additives for halogen-containing polymer compositions
EP1044452B1 (en) 1997-12-04 2003-03-19 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US7728322B2 (en) * 2000-02-11 2010-06-01 Axon Technologies Corporation Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7675766B2 (en) * 2000-02-11 2010-03-09 Axon Technologies Corporation Microelectric programmable device and methods of forming and programming the same
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
CN1759450B (zh) * 2003-03-18 2012-02-29 株式会社东芝 可编程阻抗存储器器件
JP4465969B2 (ja) * 2003-03-20 2010-05-26 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
TWI245288B (en) 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
US7050327B2 (en) * 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US7061004B2 (en) * 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6992369B2 (en) * 2003-10-08 2006-01-31 Ovonyx, Inc. Programmable resistance memory element with threshold switching material
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
WO2006132813A1 (en) * 2004-07-19 2006-12-14 Micron Technology, Inc. Memory device with switching glass layer
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material
DE102004056973A1 (de) * 2004-11-25 2006-06-01 Infineon Technologies Ag Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102005004434A1 (de) 2005-01-31 2006-08-10 Infineon Technologies Ag Verfahren und Vorrichtung zur Ansteuerung von Festkörper-Elektrolytzellen
US8314024B2 (en) * 2008-12-19 2012-11-20 Unity Semiconductor Corporation Device fabrication
US8098521B2 (en) * 2005-03-31 2012-01-17 Spansion Llc Method of providing an erase activation energy of a memory device
US20070008865A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with polarity-dependent memory switching media
JP2007157941A (ja) * 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP5007502B2 (ja) * 2006-01-13 2012-08-22 ソニー株式会社 記憶素子の製造方法
US20080023685A1 (en) * 2006-07-28 2008-01-31 Wolodymyr Czubatyj Memory device and method of making same
US8093578B2 (en) * 2006-11-20 2012-01-10 Panasonic Corporation Nonvolatile memory element, nonvolatile memory element array, and method for manufacturing nonvolatile memory element
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
US8022547B2 (en) * 2008-11-18 2011-09-20 Seagate Technology Llc Non-volatile memory cells including small volume electrical contact regions
US20100123117A1 (en) * 2008-11-19 2010-05-20 Seagate Technology Llc Non volatile memory cells including a filament growth layer and methods of forming the same
US8455855B2 (en) 2009-01-12 2013-06-04 Micron Technology, Inc. Memory cell having dielectric memory element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110433A (ko) * 1999-02-11 2001-12-13 알란 엠. 포스칸져 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
KR20080018938A (ko) * 2005-06-07 2008-02-28 마이크론 테크놀로지, 인크 스위칭 글래스 층을 구비한 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101528572B1 (ko) * 2011-08-03 2015-06-12 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 질화물계 멤리스터

Also Published As

Publication number Publication date
EP2386115B1 (en) 2015-02-25
EP2386115A2 (en) 2011-11-16
KR101694561B1 (ko) 2017-01-09
EP2386115A4 (en) 2013-07-10
JP2012515437A (ja) 2012-07-05
CN102318057A (zh) 2012-01-11
WO2010081151A3 (en) 2010-09-23
WO2010081151A2 (en) 2010-07-15
CN102318057B (zh) 2014-09-10
US9721655B2 (en) 2017-08-01
US20100176367A1 (en) 2010-07-15
US8455855B2 (en) 2013-06-04
JP5712143B2 (ja) 2015-05-07
US20130265822A1 (en) 2013-10-10
SG172931A1 (en) 2011-08-29
TWI499037B (zh) 2015-09-01
TW201044564A (en) 2010-12-16

Similar Documents

Publication Publication Date Title
EP2386115B1 (en) Memory cell having dielectric memory element
TWI464871B (zh) 具有電阻存取元件之非揮發性記憶體
US9208873B2 (en) Non-volatile storage system biasing conditions for standby and first read
JP4869006B2 (ja) 半導体記憶装置の制御方法
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
US9362498B2 (en) Method of forming a memory and method of forming a memory array
TWI424553B (zh) 用於二極體存取之交叉點電阻性記憶體陣列的電路，偏壓方案以及製造方法
KR20050085533A (ko) 메모리 및 액세스 디바이스
EP2965361A1 (en) 3d non-volatile memory having low-current cells and fabrication thereof
JP2006191033A (ja) ハイブリッドマルチビット不揮発性メモリ素子及びその動作方法
US20140211539A1 (en) Semiconductor memory device
JP6606177B2 (ja) 金属カルコゲナイドを含むデバイス
JP2006253679A (ja) Ｎｏｒ構造のハイブリッドマルチビットの不揮発性メモリ素子及びその動作方法
WO2016117225A1 (ja) メモリセルおよびメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 4