KR20010110433A - 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법 - Google Patents

프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법 Download PDF

Info

Publication number
KR20010110433A
KR20010110433A KR1020017010174A KR20017010174A KR20010110433A KR 20010110433 A KR20010110433 A KR 20010110433A KR 1020017010174 A KR1020017010174 A KR 1020017010174A KR 20017010174 A KR20017010174 A KR 20017010174A KR 20010110433 A KR20010110433 A KR 20010110433A
Authority
KR
South Korea
Prior art keywords
electrode
barrier
programmable device
ion conductor
electrodes
Prior art date
Application number
KR1020017010174A
Other languages
English (en)
Inventor
마이클 엔. 코지키
Original Assignee
알란 엠. 포스칸져
아리조나 보드 오브 리전트스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알란 엠. 포스칸져, 아리조나 보드 오브 리전트스 filed Critical 알란 엠. 포스칸져
Publication of KR20010110433A publication Critical patent/KR20010110433A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

프로그래머블 마이크로일렉트로닉 장치(300) 및 그 형성방법과 프로그래밍 방법이 개시된다. 프로그래머블 장치(300)는 일반적으로 이온도체(340)와 복수의 전극(320, 330)을 포함한다. 프로그래머블 장치(300)의 전기적 특성은 전극(320, 330)에 바이어스를 인가함으로써 변경될 수 있고, 따라서 이러한 프로그래머블 장치를 이용하여 정보를 저장할 수 있다.

Description

프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과 프로그래밍 방법{PROGRAMMABLE MICROELECTRONIC DEVICES AND METHODS OF FORMING AND PROGRAMMING SAME}
메모리장치는 흔히 2진 데이터의 형태로 정보를 저장하기 위한 전자시스템 및 컴퓨터에 사용된다. 이들 메모리장치는 다양한 종류의 특징이 있으며, 각각의 종류마다 그와 관련한 여러 장점과 단점을 갖는다.
예컨대, 퍼스널 컴퓨터에서 찾아볼 수 있는 랜덤 액세스 메모리(Random Access Memory, RAM)는 휘발성 반도체 메모리이다. 즉, 전원이 끊기거나 제거되면 저장된 데이터가 상실된다. 다이나믹 램(Dynamic Random Access Memory, DRAM)은 저장된 데이터를 유지하기 위해 매 수초마다 "리프레쉬 "(즉, 재충전)되어야만 한다는 점에서 특히 휘발성이다. 스태틱 램(Static RAM, SRAM)은 한 번의 기록후에는 전원이 유지되는 한 데이터를 유지한다. 그러나 일단 전원이 끊기면 데이터가 상실된다. 따라서 이들 휘발성 메모리 구성에서는 시스템에 대하여 전원이 오프되지 않는 한 정보가 유지된다. 일반적으로 이들 RAM 장치는 동작중에 비교적 많은 에너지를 소비하고 제조비용이 고가이다. 따라서 퍼스널 컴퓨터 등의 사용에 적합한 개선된 메모리장치가 바람직하다.
CD-ROM 및 DVD-ROM은 비휘발성 메모리의 예이다. DVD-ROM은 긴 오디오 비디오 정보 세그먼트를 포함할 수 있을 정도로 충분히 크지만 정보는 이 메모리로부터 판독될 수 있을 뿐 기록될 수 없다. 따라서 일단 DVD-ROM이 제조중에 프로그램되게 되면 새로운 정보로 다시 프로그램될 수 없다.
자기 저장장치(예컨대, 플로피 디스크, 하드디스크 및 자기 테이프) 등과 같은 다른 저장장치뿐 아니라 광디스크와 같은 다른 시스템은 비휘발성이고, 극히 높은 용량을 가지며, 여러 번 재기록될 수 있다. 불행하게도 이들 메모리장치는 물리적으로 대형이고, 충격/진동에 민감하며, 값비싼 기계적 구동부를 필요로 하고, 비교적 전력소모량이 많다. 이들 부정적인 특징 때문에 이들 메모리장치는 랩탑(lap-top) 컴퓨터, 팜탑(palm-top) 컴퓨터, 개인 휴대형 단말기(Personal Digital Assistant, PDA) 등의 저전력 휴대형 응용제품에 있어서 비이상적인 것으로 되었다.
적어도 부분적으로는 저장된 정보가 규칙적으로 변하는 소형 저전력 휴대형 컴퓨터 시스템의 급속한 성장에 기인하여 판독/기록 반도체 메모리가 더욱 더 바람직하고 광범위하게 되었다. 더욱이 이들 휴대형 시스템은 전원이 끊겼을 때 데이터 저장을 필요로 하기 때문에 그들 시스템에 사용하기 위해서는 비휘발성 저장장치가 바람직하다.
이러한 시스템에 사용하기에 적합한 프로그래머블 반도체 비휘발성 메모리장치의 한 종류로서 프로그래머블 판독전용(Programmable Read-Only Memory, PROM)장치가 있다. PROM의 일종으로서의 1회-기록 다수회-판독(Write-Once Read-Many, WORM)장치는 퓨저블 링크(fusible link)의 어레이를 이용한다. 일단 프로그램되면 WORM 장치는 재프로그램될 수 없다.
다른 PROM 장치의 형태로서 소거가능한 PROM(Erasable PROM, EPROM) 및 전기적으로 소거가능한 PROM(Electrically Erasable, EEPROM)이 있으며, 이들은 초기의 프로그래밍 후에 변경가능하다. EPROM 장치는 일반적으로 프로그래밍하기 전에 자외선에 노출시키는 소거단계를 필요로 한다. 따라서 이러한 장치들은 일반적으로 휴대형 전자장치에 사용하기에는 적합하지 못하다. EEPROM 장치는 일반적으로 프로그래밍하기에 용이하나 다른 결함을 가지고 있다. 특히 EEPROM 장치는 비교적 복잡하고 제조가 어려우며, 대형이다. 게다가 EEPROM 장치를 포함하는 회로는 장치를 프로그램하기 위해 필요한 고전압에 견뎌야 한다. 결국, 메모리 용량의 비트당 EEPROM 비용이 데이터 저장을 위한 다른 수단에 비해 매우 높다. EEPROM 장치의 다른 불리한 점은 접속된 전원을 갖지 않고도 데이터를 유지할 수 있기는 하지만 프로그램을 위해 비교적 많은 양의 전력을 필요로 한다는 점이다. 이러한 전력의 소비는 배터리에 의해 전력이 공급되는 소형의 휴대형 시스템에서 상당한 것일 수 있다.
상술한 종래의 데이터 저장장치와 관련한 다양한 문제점을 고려하면 제조에 비교적 간단하고 값싼 비휘발성 프로그래머블 장치가 바람직하다. 더욱이, 이러한 메모리 기술은 높은 저장밀도와 낮은 제조비용을 제공하면서 비교적 저전압에서 동작함으로써 새로운 세대의 휴대형 컴퓨터장치의 요구조건을 부합시켜야만 한다.
본 발명은 마이크로일렉트로닉 장치에 관한 것으로, 특히 집적회로의 사용에 적합한 프로그래머블 마이크로일렉트로닉 장치에 관한 것이다.
본 발명의 보다 완벽한 이해는 도면과 관련한 상세한 설명과 청구의 범위를 참조함으로써 유추할 수 있다. 전 도면을 통해 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 1 실시예에 따르는 기판의 표면에 형성된 프로그래머블 장치의 단면도.
도 2는 본 발명의 다른 실시예에 따르는 프로그래머블 장치의 단면도.
도 3은 본 발명의 또 다른 실시예에 따르는 프로그래머블 장치의 단면도.
도 4는 도 3에 도시된 장치의 온, 오프 상태에서의 전류 및 전압특성을 설명하는 전류-전압도.
도 5는 본 발명의 또 다른 실시예에 따르는 프로그래머블 장치의 단면도.
도 6은 본 발명의 전형적인 실시예에 따르는 메모리장치의 일부분을 도시한 개략도.
도 7은 본 발명의 다른 실시예에 따르는 메모리장치의 일부분을 도시한 개략도.
본 발명은 집적회로에 사용하기 위한 개선된 마이크로일렉트로닉 장치를 제공한다. 보다 구체적으로 본 발명은 메모리 및 다른 집적회로에 적합한 비휘발성의 프로그래머블 장치를 제공한다.
본 발명이 공지의 프로그래머블 장치의 다양한 결점을 설명하는 방법은 이하에서 보다 상세히 하기로 한다. 그러나 일반적으로 본 발명은 제조가 비교적 용이하면서도 값싸고 프로그램이 비교적 용이한 프로그래머블 장치를 제공한다.
본 발명의 전형적인 1 실시예에 따르는 프로그래머블 장치는 이온 도체와 적어도 2개의 전극을 포함한다. 이 프로그래머블 장치는 2개의 전극에 바이어스가 인가될 때 그의 하나 이상의 전기적 특성이 변하도록 구성된다. 이 실시예의 1특징에 따르면 프로그래머블 장치의 저항은 바이어스가 전극들 사이에 걸릴 때 변한다. 본 발명의 다른 특징에 따르면 프로그래머블 장치의 캐패시턴스 또는 다른 전기적 특성은 전극에 걸리는 바이어스의 인가시에 변한다. 하나 이상의 이들 전기적 변화는 적절하게 검출될 수 있다. 따라서 저장된 정보는 프로그래머블 장치를 포함하는 회로로부터 검색될 수 있다.
본 발명의 다른 전형적인 실시예에 따르면, 프로그래머블 장치는 이온도체, 적어도 2개의 전극, 및 적어도 하나의 전극의 일부분과 이온도체 사이에 배치된 배리어를 포함한다. 이 실시예의 1특징에 따르면 배리어 물질은 이온 도체와 적어도 하나의 전극 사이에서 이온이 확산되는 것을 감축시키도록 구성된다. 이 확산 배리어는 또한 프로그래머블 장치 내에 원하지 않는 전착물(electrodeposit)이 성장하는 것을 방지시켜준다. 다른 특징에 따르면 배리어 물질은 절연물질을 포함한다. 절연물질을 포함하면 장치의 저항을 필요한 최저 가능값까지 감축시키는데 필요한 전압을 증가시킨다. 절연 배리어를 포함하는 장치는 비휘발성 메모리(예컨대, EEPROM) 응용장치에 적합할 수 있다.
본 발명의 전형적인 다른 실시예에 따르면, 프로그래머블 마이크로일렉트로닉 장치는 기판에 제 1 전극을 형성하고, 제 1 전극 상부에 이온도체층을 증착하며, 이온도체층에 도전성 재료를 증착시킴으로써 기판의 표면에 형성된다. 이 실시예의 1특징에 따르면 이온도체와 여분의 도전성 물질을 포함하는 고체용액은 이온도체에 도전성 물질의 일부를 (예컨대, 열 또는 광용해에 의해) 용해시킴으로써 형성된다. 다른 특징에 따르면, 도전성 물질의 일부만이 용해되므로 도전성 물질의 일부는 이온도체의 표면상에 남게되어 이온도체의 표면상에 전극을 형성한다.
본 발명의 다른 실시예에 따르면, 프로그래머블 장치의 적어도 일부는 절연물질로 스루홀(through-hole) 또는 비아(via) 내측에 형성된다. 이 실시예의 1특징에 따르면 기판의 표면상에 제 1 전극이 형성되고, 절연물질이 전극부의 표면에 증착되며, 비아가 절연물질 내에 형성되고, 프로그래머블 장치의 일부분이 비아 내측에 형성된다. 이 실시예의 1특징에 따르면, 비아 내 프로그래머블 장치의 일부분은 절연물질 내에 비아가 형성된 후, 도전성 물질에 이온 도전성 물질을 증착하고, 이 이온 도전물질에 제 2 전극물질을 증착하며, 필요하면 잉여 전극, 이온 도체 및/또는 절연물질을 제거함으로써 형성된다.
본 발명의 다른 전형적인 실시예에 따르면 다비트의 정보가 단일 프로그래머블 장치에 저장된다.
본 발명의 또 다른 전형적인 실시예에 따르면 프로그래머블 장치의 용량은 그의 이온도체 내부의 이온의 이동에 의해 변경된다.
본 발명은 일반적으로 마이크로일렉트로닉 장치에 관한 것이다. 보다 구체적으로 본 발명은 다양한 집적회로 응용제품에 적합한 프로그래머블 장치에 관한 것이다.
도 1은 본 발명의 전형적인 실시예에 따라 기판(110)의 표면에 형성된 프로그래머블 마이크로일렉트로닉 장치(100)를 도시한 도면이다. 이 장치(100)는 전극(120, 130) 및 이온도체(140)를 포함한다.
일반적으로, 이 장치(100)는 이하에서 보다 상세히 설명되는 임계전압(VT)보다 큰 바이어스가 전극(120, 130)에 인가될 때 이 장치(100)의 전기적 특성이 변하도록 구성된다. 예컨대, 본 발명의 1 실시예에 따라 전압 V≥VT가 전극(120, 130)에 인가되면 이온도체 내의 도전성 이온이 이동하기 시작하여 보다 음극쪽의 전극(120, 130) 또는 그 부근에 전착물(예컨대, 전착물(160))을 형성한다. 전착물이 형성됨에 따라 전극(120, 130) 간의 저항이 감소하여 다른 전기적 특성이 또한 변경될 수 있다. 보다 상세히 후술되는 바와 같이, 어떠한 절연 배리어도 없으면 하나의 전극에서 다른 전극으로 전착물을 성장시켜 장치의 저항을 상당히 감축시키는데 필요한 임계전압은 필연적으로 시스템의 산화환원 전위, 통상적으로 수백 밀리볼트가 된다. 만약 동일한 전압이 역으로 인가되면 전착물이 이온도체 뒤로 용해되어 장치는 높은 저항상태로 복귀할 것이다. 보다 상세히 후술되는 바와 같이, 이 장치(100)는 정보를 저장하기 위해 사용될 수 있으므로 메모리회로에서 사용될 수 있다. 예컨대, 본 발명에 따르는 장치(100)나 다른 프로그래머블 장치는 DRAM,SRAM, PROM, EPROM, 또는 EEPROM 장치를 대체하는 메모리 장치에 적절하게 사용될 수 있다.
기판(110)은 적합한 물질을 포함한다. 예컨대, 기판(110)은 반도체, 도체, 반절연체, 또는 이러한 물질들의 임의 조합된 물질을 포함할 수 있다. 본 발명의 1실시예에 따르면 기판(110)은 절연물질(112) 및 반도체 기판에 형성된 마이크로일렉트로닉 장치를 포함하는 부분(114)을 포함한다. 층들(112, 114)은 예컨대 집적회로를 형성하기 위해 통상 사용되는 층들과 같은 부가적인 층들(도시생략)에 의해 분리될 수 있다.
전극(120, 130)은 임의의 적합한 도전성 물질로 형성될 수 있다. 예를들어, 전극(120, 130)은 폴리실리콘 물질이나 금속으로 형성될 수 있다. 본 발명의 전형적인 실시예에 따르면 전극(120, 130)은 금속으로 형성되며, 전극(120, 130)의 적어도 하나는 이온 도체물질(140)에 용해하는 은, 구리 또는 아연과 같은 금속으로 형성된다. 적어도 하나의 전극을 이온 도체(140)에서 용해하는 금속으로 형성함으로써 은 이온 도체(140)내에서 원하는 용해금속 농도를 유지시키기에 용이하고, 장치(100)의 사용 중에 이온도체(140) 내에 신속하고 안정된 전착물(160)을 형성하기에 용이하게 된다.
본 발명의 1 실시예에 따라 전극(120, 130)의 적어도 하나는 상호접속 금속으로 사용하기에 적합한 물질로 형성된다. 예컨대, 전극(130)은 반도체 집적회로 내에서 상호접속 장치의 일부를 형성할 수 있다. 이 실시예의 1특징에 따르면 전극(130)은 이온도체(140)를 포함하는 물질에 실질적으로 용해가능한 물질로 형성된다. 상호접속 물질 및 전극(130) 물질에 적합한 전형적인 물질로는 텅스텐, 니켈, 몰리브덴, 백금, 금속 실리사이드 등의 금속과 그의 화합물이 있다.
도 2에 도시된 바와 같이, 전극(220, 230) 및 이온도체(240)를 포함하는 다른 장치(200)는 배리어층(예컨대, 배리어(250))을 포함한다. 전극(220, 230) 중의 하나는 도체(240)에서 용해하는 물질로 형성될 것이다. 배리어(250)는 도체(240)와 전극(230) 사이에서 이온이 이동하는 것을 제한하는 물질을 포함한다. 본 발명의 전형적인 실시예에 따라, 배리어(250)는 티타늄 질화물, 티타늄 텅스텐, 및 그들의 조합물 등을 포함한다. 본 실시예의 1특징에 따라 배리어(250)는 전기적으로는 중성이다. 즉, 배리어는 장치(200)를 통해 전자의 도통은 허용하지만 그 자체가 장치(200)를 통해 이온의 도통을 허용하지는 않는다. 전기적으로 중성인 배리어는 장치(200)의 동작중에 원하지 않는 돌기의 성장을 억제할 수 있으므로 바이어스가 제 1 예에서 전착물을 성장시키기 위해 사용되었던 것과 반대로 인가되면 전착물(160)의 "제거"나 용해를 용이하게 할 수 있다.
이온도체(140)는 충분한 전압의 인가시 이온을 전도시키는 물질로 형성된다. 이온도체(140)에 대한 적합한 물질로는 유리와 반도체 물질이 포함된다. 이온 도체(140)에 대한 적합한 물질로는 유리와 반도체 물질이 포함된다. 본 발명의 전형적인 실시예에서 이온도체(140)는 카르코게니드 물질(chalcogenide material)로 형성된다.
이온도체(140)는 또한 용해된 도전성 물질을 적절하게 포함할 수 있다. 예컨대, 이온도체(140)는 용해 금속 및/또는 금속이온을 포함하는 고체용액을 포함할수 있다. 본 발명의 전형적인 실시예에 따라 도체(140)는 카르코게니드 유리에 용해된 금속 및/또는 금속이온을 포함한다. 본 발명에 따라 용해된 금속을 갖는 전형적인 카르코게니드 유리는 AsxS1-x-Ag, GexSe1-x-Ag, GexS1-x-Ag, AsxS1-x-Cu, GexSe1-x-Cu, GexS1-x-Cu의 고체와, 은, 구리, 아연 및 이들의 조합물을 포함하는 다른 카르코게니드 물질 등을 포함한다. 또한 도체(140)는 도체(140)를 통해 이온의 이동도에 영향을 미치는 망상조직의 변경자(network modifier)를 포함할 수 있다. 예를 들어, 이온의 이동도를 증가시켜 장치의 소거/기록속도를 증가시키기 위해 금속(예컨대, 은), 할로겐, 할로겐화물 또는 수소 등의 물질이 도체(140)에 첨가될 수 있다.
이온도체(140)로서 사용하기에 적합한 고체용액은 다양한 방식으로 형성될 수 있다. 예를들어, 고체용액은 금속 등의 도전성 물질의 층을 카르코게니드 유리 등의 이온 도전성 물질 위에 증착시키고 그 금속과 유리를 열 및/또는 광분해 공정에 노출시킴으로써 형성될 수 있다. 본 발명의 전형적인 실시예에 따르면 As2S3-Ag의 고체용액은 기판에 As2S3를 증착시키고, Ag 박막을 As2S3에 증착시키며, As2S3의 광갭보다 큰 에너지를 갖는 광, 예컨대, 대략 500나노미터 미만의 파장을 갖는 광에 노광시킴으로써 형성된다. 필요하다면 도체(140)의 증착중에 망상조직의 변경자가 도체(140)에 첨가되거나(예컨대, 변경자가 증착된 물질 내에 있거나 또는 도체(140)물질 증착물 중에 존재함) 또는 도체(140)물질이 증착된 후(예컨대, 망상조직의 변경자를 함유하는 대기중에 도체(140)를 노출시킴으로써) 망상조직의 변경자가 도체(140)에 첨가될 수 있다.
이 실시예의 1특징에 따르면 고체용액 이온도체(140)는 금속의 일부가 이온도체 물질 내에 용해되고 금속의 일부가 이온도체의 표면상에 남아 전극(예를들면, 전극(120))을 형성하도록 이온도체 물질상에 증착함으로써 형성된다. 본 발명의 다른 실시예에 따르면 용해된 금속을 함유하는 고체용액이 기판(110) 상에 직접 증착될 수 있다.
카르코게니드와 같은 이온 도전성 물질에 용해된 금속 등의 도전성 물질의 양은 용해를 위해 이용가능한 금속의 양과 용해공정 중에 인가되는 에너지의 양과 같은 수개의 요인에 좌우될 수 있다. 그러나 광용해를 이용하는 카르코게니드 물질의 용해를 위해 충분한 양의 금속과 에너지를 이용가능하게 되면, 용해공정은 금속 양이온이 최저 산화상태로 환원될 때 자기제한적으로 되어 실질적으로 중단될 것으로 생각된다. As2S3-Ag의 경우에는 이러한 현상이 약 44원자 백분율의 은농도를 갖는 Ag4As2S3= 2Ag2S + As2S에서 발생한다. 한편, 만약 금속이 열용해를 이용하여 카르코게니드 물질에 용해되면 고체용액 내의 보다 높은 금속의 백분율이 획득되어 공급될 수 있고, 충분한 양의 금속이 용해를 위해 이용가능하게 된다.
본 발명의 전형적인 실시예에 따르면, 장치(100)의 적어도 일부분이 절연물질(150)의 비아 내에 형성된다. 다른 이유중에서도 이러한 형성은 비교적 작은 장치(100), 예컨대 10나노미터 크기로 형성될 수 있도록 하기 때문에 절연물질(150)의 비아 내에 장치(100)의 일부를 형성하는 것이 바람직 할 수 있다. 또한 절연물질(150)은 다른 전기적 구성요소와 다양한 장치(100)를 용이하게 절연시킨다.
절연물질(15)은 장치(100)로부터 원하지 않는 전자 및/또는 이온이 확산되는 것을 방지하는 물질을 포함한다. 본 발명의 1실시예에 따르면, 금속(150)은 실리콘 질화물, 실리콘 산소질화물, 폴리이미드나 파릴렌 또는 이들의 조합물과 같은 폴리머 물질을 포함한다.
콘택(160)은 각각의 전극에 대하여 전기적 접촉을 용이하게 형성하기 위하여 하나 이상의 전극(120, 130)에 전기적으로 적절하게 접속된다. 콘택(160)은 임의의 도전성 물질로 형성되며, 바람직하게는 알루미늄, 알루미늄 합금, 텅스텐 또는 구리 등의 금속으로 형성된다.
본 발명에 따르는 프로그래머블 장치, 예컨대 장치(100)는 다양한 방식으로 형성될 수 있다. 본 발명의 실시예 따르면 장치(100)는 기판(110) 상에 전극(130)을 형성함으로써 형성된다. 전극(130)은 예컨대, 전극(130) 물질의 층을 증착하고, 그 전극물질을 패터닝하며, 그 물질을 전극(130)을 형성하도록 에칭하는 것과 같은 임의의 적합한 방법을 이용하여 형성될 수 있다. 절연층(150)은 절연물질을 전극(130)과 기판(110) 상에 증착하고 적절한 패터닝 및 에칭공정을 이용하여 절연물질에 비아를 형성함으로써 형성될 수 있다. 이온도체(140)와 전극(120)은 비아 내에 이온도체(140) 물질과 전극(120) 물질을 증착함으로써 절연층(150) 내에 형성될 수 있다. 이러한 이온도체와 전극물질의 증착은 선택적일 수 있다. 즉 실질적으로 비아 내부에만 증착된다. 이와 달리 증착공정은 비교적 비선택적일 수 있다. 하나 이상의 비선택 증착방법이 사용되면 절연층(150)의 표면상에 남아있는 어떠한 과도물질도 예컨대 화학기계적 연마 및/또는 에칭기술을 이용하여 제거될 수 있다.
도 3은 본 발명의 다른 실시예에 따르는 프로그래머블 장치(300)를 도시한 도면이다. 장치(100)와 유사하게 장치(300)는 기판(310)상에 형성되며 전극(320, 330)과 이온도체(340)를 포함한다. 또한 장치(300)는 전극(320, 330)중 적어도 하나와 이온도체(340) 사이에 배치되는 절연 배리어(350)를 포함한다. 절연 배리어(350)는 도전성에 저항하는 임의의 물질로 형성될 수 있다. 본 발명의 다양한 전형적인 실시예에 따르면 배리어(350)는 천연 텅스텐 산화물과 천연 니켈 산화물 등의 금속산화물로 형성된다. 이와 달리 다른 절연물질이 전극상에 증착될 수 있다. 무엇보다도 배리어(350)는 절연 배리어가 브레이크다운을 일으킬 정도로 충분히 높은 전압이 인가되지 않으면 장치(300)의 실효 임계전압에 영향을 미쳐 전착물(예컨대, 전착물(360))을 통해 전극(320, 330)사이의 전기적 단락을 방지할 수 있다. 예를들어 주어진 절연물질에 대해 장치(300)의 실효 임계전압은 일반적으로 배리어(350)의 두께가 증가함에 따라 증가하므로 장치(300)의 임계전압은 적어도 부분적으로는 배리어(350)의 두께를 제어함으로써 제어될 수 있다. 이러한 경우에, 배리어(350)는 충분히 얇게 되어(즉, 0 내지 약 3나노미터) 소정의 동작전압(예컨대, 약 0.2볼트 내지 약 4볼트)에서 배리어(350)를 통해 전자가 통과할 수 있게 된다.
동작시 충분한 전압이 프로그래머블 장치의 2이상의 전극(예컨대, 장치(300)의 전극(320, 330)) 사이에 인가되면, 전착물(360)이 음전극(캐소드)(예컨대, 전극(330))에서 양전극(애노드)(예컨대, 전극(320))을 향해 이온도체의 가장자리를 통과하거나 그것을 따라 형성되기 시작한다. 예컨대, 만약 전극(330)이 전원의 음의 단자에 연결되고 전극(320)이 전원의 양의 단자에 연결되어 충분한 바이어스가 전극(320, 330) 사이에 인가되면 전착(360), 예컨대 금속결정이 전극(330)에서 전극(320)을 향해 성장하기 시작한다.
전극(330)이 초기에 음의 전위에 연결되면, 산화환원 전위 이상의 전압이 인가될 때 전착물은 배리어(350)의 표면(330) 상에서 성장하기 시작한다. 배리어(350)를 브레이크다운 시키기에 충분한 전압이 전극(320, 330)에 인가되기 때문에 전극(320, 330) 사이에는 단락이 형성된다. 충분한 역바이어스가 전극(320, 330)에 인가되면, 전착물(360)은 도체(340)에서 용해하고, 배리어(350)는 대략 동일한 실효 임계전압이 배리어(350)를 브레이크다운시키도록 스스로 조정된다. 따라서 장치(300)가 절연배리어(350)를 포함하면 실효 임계 또는 기록 전압은 배리어(350)의 브레이크다운 특성(예컨대, 두께)에 의해 통제된다.
전착물(예컨대, 전착물(360)의 성장과 구성 및 전착물 성장의 반전현상은 일반적으로 장치(100~300) 등의 프로그래머블 장치의 전기적 특성에 영향을 미친다. 다음으로, 전착물의 성장과 구성은 무엇보다도 인가된 전압 바이어스, 전극(예컨대, 전극(320, 330))에 바이어스가 인가되는 시간 및 기하학적 구조에 좌우된다. 특히 비교적 낮은 전압에서 전착물의 성장은 비교적 느리고 장치의 음극 둘레에 집중되는 경향이 있으나, 보다 높은 전압에서는 전착물이 보다 빠른 속도로 성장하여 주어진 충전양에 대하여 음극과 양극 사이의 거리보다 크게 걸쳐지고 보다 협소하게 되는 경향이 있다.
일단 전착물(360)이 형성되기 시작하면, 전원이 장치(100)로부터 제거된 후에도 전착물(360)은 일반적으로 그 형태를 유지할 것이다. 따라서 전착물(260)의 성장과 관련된 전기적 특성(예컨대, 장치(300)의 캐패시턴스, 저항, 임계전압 등)의 변화는 시간에 비해 실질적으로 변화하지 않는다. 즉, 장치(100)의 전기적 특성의 변화는 비교적 비휘발성이다. 따라서 장치(100)는 통상적으로 PROM, EPROM, EEPROM, 플래시 장치 등을 이용하는 전자시스템의 메모리 장치에 적합하다.
본 발명의 다른 실시예에 따르면, 프로그래머블 장치는 데이터 저장 무결성을 향상시키도록 주기적으로 리프레쉬 될 수 있다. 이 경우에는 RAM(예컨대, DRAM) 메모리 장치에 이용될 수 있다.
기록동작
본 발명의 프로그래머블 장치를 이용하여 그의 전기적 특성을 하나 이상 조작함으로써 정보를 저장할 수 있다. 예를들어, 장치의 저항은 적합한 기록동작 중에 "0" 또는 오프 상태에서 "1" 또는 온 상태로 변경될 수 있다. 유사하게, 장치는 소거동작 중에는 "1"상태에서 "0"상태로 변경될 수 있다. 또한 보다 상세히 후술하는 바와 같이, 장치는 정보의 다비트가 단일 장치에 저장되도록 다중 프로그래머블 상태를 가질 수 있다.
도 4는 본 발명에 따르는 프로그래머블 장치(300)의 전류-전압 특성을 도시한다. 도 4에 도시된 구조에 있어서, 비아 직경 D는 약 4미크론, 도체(340)는 약 35나노미터 두께의 Ge3Se7-Ag(As8Ge3Se7)로 형성되며, 전극(330)은 중성이며 니켈로 형성되고, 전극(320)은 은으로 형성되며, 배리어(350)는 천연 니켈산화물이다. 도 4에 도시된 바와 같이, 오프상태로 장치(300)를 통과하는 전류(곡선 410)는 약 1볼트 이상의 바이어스 인가시 상승하기 시작하지만, 일단 기록단계가 실행되면(즉, 전착물이 형성되면), 도체(340)를 통한 저항은 도 4에서 곡선 420으로 나타낸 바와 같이 상당히 강하된다(예를들어, 약 200오옴까지). 상술한 바와 같이, 전극(330)이 전극(320)에 비해 보다 음극의 단부에 연결되면 전착물(260)이 전극(330)의 부근에 형성되기 시작하여 전극(320)을 향해 성장한다. 실효 임계전압(즉, 전극(320, 330)을 함께 연결하여 전착물(360)을 성장시키고 배리어(350)를 파괴하는데 필요한 전압)은 배리어(350) 때문에 비교적 높다. 특히 V≥VT인 전압이 전자가 배리어(350)를 통과하여 전착물을 형성하고 배리어를 브레이크다운시키며 도체(340)와 적어도 일부분의 배리어(350)를 도통하기에 충분한 장치(300)에 인가되어야만 한다.
도 1 및 도 2에 도시된 발명의 다른 실시예에 따르면 초기의 "기록" 임계전압은 예컨대, 전극(120, 130)들 중 어느 하나와 이온도체(140) 사이에 어떠한 절연 배리어도 형성되지 않으므로 비교적 낮다.
판독동작
장치의 상태(예컨대, 1 또는 0)는 전착물에 대한 임계전압(도 4에 도시된 구조에 있어서는 약 1.4볼트)보다 작은 크기의 순바이어스 또는 역바이어스를 인가함으로써, 또는 최소 프로그래밍 전류(이 전류는 온 저항값의 최고를 나타냄) 이하의 전류한계를 이용함으로써 그 상태를 상당히 방해하지 않고도 판독될 수 있다. 전류 한계(약 1밀리암페어까지) 판독동작은 도 4에 도시되어 있다. 이 경우에, 전압은 0에서 2볼트로 이동하고, 전류는 저저항(오믹/선형 전류-전압)의 "온" 상태를 나타내는 설정한계(0에서 0.2볼트로)까지 상승한다. 비방해 판독동작을 실행하는 다른방법은 비교적 짧은 기간동안 펄스를 인가하는 것이다. 이것은 상당한 패러데이 전류가 흐르지 않도록, 즉 거의 모든 전류가 장치를 분극/충전하여 전착과정에 들어가지 않도록 전기화학적 증착 임계전압보다 높은 전압을 가질 수 있다.
소거동작
프로그래머블 장치(예컨대, 장치(300))는 기록동작 중에 인가되는 바이어스를 반전시킴으로써 적절하게 소거될 수 있다. 여기에서 인가되는 바이어스의 크기는 역방향으로 전착 임계전압과 같거나 그보다 크다. 본 발명의 전형적인 실시예에 따르면, 초기접속의 강도에 종속하는 시간 주기동안 충분한 소거전압(V≥VT)이 장치(300)에 인가되나, 그 시간은 통상적으로 백만 오옴을 초과하는 저항 웰을 갖는 오프상태로 장치(300)를 복귀시키도록 약 1밀리초보다 작다. 장치(300)는 도체(340)와 전극(320) 사이에 장벽을 포함하지 않기 때문에 장치(300)를 소거하기 위한 임계전압은 장치(300)를 기록하기 위한 임계전압보다 훨씬 낮다. 그 이유는 기록동작과는 달리 소거동작은 배리어(350)를 관통하거나 배리어(350)를 브레이크다운시킬 필요가 없기 때문이다.
프로그래머블 장치(500)를 포함하고 전자부품으로부터 부가적인 절연을 제공하도록 구성된 집적회로(502)의 부분은 도 5에 도시되어 있다. 본 발명의 전형적인 실시예에 따라 장치(500)는 전극(520, 530), 이온도체(540), 콘택(560), 및 콘택(560)과 전극(520) 사이에 형성되는 쇼트키 또는 p-n 접합 다이오드 등의 비정질 실리콘 다이오드(570)를 포함한다. 프로그래머블 장치(500)의 로우 및 컬럼은 메모리 회로에 적합한 극히 큰 저장밀도를 제공하도록 고밀도로 구성될 수 있다.일반적으로 메모리장치의 최대 저장밀도는 컬럼 디코더 회로와 로우 디코더 회로의 크기와 복잡성에 의해 제한된다. 그러나 프로그래머블 장치 저장스택은 장치(500)가 어떠한 기판의 부분도 사용할 필요가 없기 때문에 로우/컬럼 디코드, 감지 증폭기, 및 데이터 관리회로(도시생략)에 제공되는 전체 반도체칩 영역을 갖는 집적회로를 적절하게 적층하여 조립할 수 있다. 이러한 방식으로 본 발명의 프로그래머블장치를 이용하여 평방 센티미터 당 많은 기가바이트의 저장밀도가 달성될 수 있다. 이러한 방식으로 이용된 프로그래머블장치는 필연적으로 현존하는 반도체 집적회로 기술에 용량성과 기능성을 부가하는 부가적인 기술이다.
도 6은 메모리회로의 비트라인(610)과 워드라인(620)의 교차점에 절연 p-n 접합부(570)를 갖는 장치(500)를 포함하는 메모리장치의 부분을 도시한 개략도이다. 도 7은 메모리장치의 비트라인(710)과 워드라인(720)의 교차점에 위치한 프로그래머블 장치의 콘택과 전극 사이에 배치된 트랜지스터(710)를 이용하는 다른 절연구조를 도시한다.
상술한 바와 같이, 본 발명의 또 다른 실시예에 따르면 기록동작 중에 형성되는 전착물의 양을 제어함으로써 다비트 데이터가 단일 프로그래머블 장치에 저장될 수 있다. 기록동작 중에 형성되는 전착물의 양은 기록동작 중에 장치에 공급되는 쿨롱 또는 전하의 수에 종속되며 전류제한 전원을 이용하여 제어될 수 있다. 이 경우에 프로그래머블 장치의 저항은 다음의 수학식 1에 의해 제어된다. 여기에서 Ron은 "온"상태 저항이고, VT는 전착을 위한 임계전압이고, ILIM은 기록동작 중에 흐르도록 허용되는 최대전류이다.
Ron = VT/ILIM
실질적으로, 각 셀에 저장되는 정보의 양에 대한 제한은 각 저항의 상태가 시간에 따라 어떻게 안정화되는냐에 따라 달라지다. 예컨대, 만약 장치가 약 3.5kΩ의 프로그램된 저항범위를 갖고, 각 상태에 대한 특정 시간에 걸쳐 이동되는 저항이 약 ±250Ω이면, 약 7개의 동일한 크기의 저항 대역(7상태)이 형성될 수 있어 3비트 데이터가 단일 장치내에 저장되게 된다. 그 한계에서, 특정 시간 한계내에서 저항의 이동이 거의 0이면 상태의 연속체로서, 즉 아날로그 형태로 정보가 저장될 수 있다.
본 발명의 또 다른 실시예에 따르면 프로그래머블 장치(예컨대, 장치(300))는 전착물의 성장에 반대되는 전하를 저장함으로써 정보를 저장한다. 이 실시예의 l 특징에 따르면 장치(300)의 용량은 양으로 충전된 이온이 전극(330)을 향해 이동하도록 전극(320, 330)에 바이어스를 인가(예컨대, 전극(330)에 대한 전극(320)에의 양의 전압)함으로써 변경된다. 만약 인가된 바이어스가 기록 임계전압(또는 스루배리어(350)를 파괴하는데 필요한 전압)보다 작으면 전극(320, 330) 사이에 쇼트가 형성되지 않을 것이다. 장치(300)의 캐패시턴스는 이온 이동의 결과에 따라 변한다. 인가된 바이어스가 제거되면 금속이온은 배리어(350)로부터 멀리 확산되는 경향이 있다. 그러나 도체(340)와 배리어(350) 사이의 계면은 일반적으로 불완전하고, 이온을 포획할 수 있는 결점을 포함한다. 따라서 이온의 적어도 일부분이 배리어(350)와 도체(340) 사이의 계면에 또는 거기에 근접하여 남게 된다. 만약 기록전압이 반전되면 이온은 계면으로부터 떨어져 적절하게 분산된다. 이 실시예에 따르는 프로그래머블장치의 보다 완전한 설명이 1999년 2월 11일자로 출원된 미국출원번호 제60/119,757호의 플래시 또는 DRAM의 전체 내용에 제공되어 있다.
본 발명에 따르는 프로그래머블 장치는 많은 응용제품에 사용되거나, EEPROM, FLASH, 또는 DRAM 등의 전통적인 기술에 이용될 수 있다. 현재의 메모리 기술에 대해 본 발명에 의해 제공되는 이점은 무엇보다도 보다 저렴한 제조비용과 다양한 응용에 용이하게 적용할 수 있는 유연한 제조기술의 사용에 있다. 본 발명의 프로그래머블장치는 일차적인 관심사가 비용에 있는 스마트 카드와 전자 제품 태그 등의 응용제품에 특히 이점이 있다. 또한 플라스틱 카드에 직접 메모리를 형성하는 능력은 이것이 일반적으로 반도체 메모리의 다른 형태로는 가능하지 않기 때문에 이들 응용에서 주로 이점이 있다.
또한 본 발명의 프로그래머블 장치에 따르면, 메모리 소자는 크기가 수 평방미크론보다 작게 축소될 수 있으며, 장치의 액티브 부분이 미크론 단위보다 작게 된다. 이로 인해 각 장치와 그와 연관된 상호접속부가 평방미크론보다 수십배를 차지할 수도 있는 종래의 반도체 기술에 비해 상당한 이점을 제공한다.
본 발명을 첨부도면을 참조하여 설명하였지만 본 발명이 도시된 특정형태로 제한되는 것은 아니다. 예를들면, 프로그래머블 장치는 프로그래머블 메모리장치와 관련하여 편리하게 상술한 바와 같이 설명하였으나, 본 발명은 그것에 제한되는 것은 아니다. 예컨대, 본 발명의 장치는 마이크로일렉트로닉 회로 내의 능동소자 또는 수동소자로서 적절하게 이용될 수도 있다. 첨부된 청구의 범위에 기재된 본 발명의 사상과 범위로부터 벗어남이 없이 여기에서 설명된 방법과 장치의 설계 및 배열에 다양한 다른 수정과 변경 및 향상을 기할 수 있다.

Claims (29)

  1. 제 1 도전성 물질을 함유하는 고체용액으로 형성된 이온도체;
    제 2 도전성 물질을 함유하는 제 1 전극: 및
    제 2 전극을 포함하고,
    상기 제 1 도전성 물질 및 제 2 도전성 물질은 동일한 물질로 구성되는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  2. 제 1 항에 있어서,
    상기 이온도체는 카르코게니드 물질(charcogenide material)의 고체용액과 금속으로 형성되는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  3. 제 2 항에 있어서,
    상기 금속은 은, 구리 및 아연으로 구성되는 군으로부터 선택되는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  4. 제 2 항에 있어서,
    상기 카르코게니드 물질은 AsxS1-x, GexS1-x및 GexSe1-x로 구성되는 군으로부터 선택되는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  5. 제 1 항에 있어서,
    상기 제 1 도전성 물질은 은인 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  6. 제 1 항에 있어서,
    상기 제 1 도전성 물질은 구리인 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  7. 제 1 항에 있어서,
    상기 전극들의 적어도 하나와 상기 이온도체 사이에 배치된 배리어를 추가로 구비하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  8. 제 7 항에 있어서,
    상기 배리어는 절연물질을 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  9. 제 7 항에 있어서,
    상기 배리어는 도전성 물질을 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  10. 제 1 항에 있어서,
    상기 마이크로일렉트로닉 프로그래머블 장치의 적어도 일부는 절연물질 비아 내에 형성되는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  11. 제 1 항에 있어서,
    다이오드를 추가로 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  12. 제 1 항에 있어서,
    트랜지스터를 추가로 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  13. 제 1 항에 있어서,
    전착물을 추가로 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  14. 제 1 항에 있어서,
    상기 이온도체는 망상조직의 변경자(network modifier)를 포함하는 것을 특징으로 하는 마이크로일렉트로닉 프로그래머블 장치.
  15. 제 1 전극을 형성하는 단계;
    절연물질을 증착하는 단계;
    상기 절연물질 내에 비아를 형성하는 단계;
    상기 비아에 이온도체 물질을 증착하는 단계; 및
    제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  16. 제 15 항에 있어서,
    상기 이온도체에 금속을 용해하는 단계를 추가로 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  17. 제 16 항에 있어서,
    상기 용해단계는 상기 제 2 전극의 일부분을 용해하는 단계를 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  18. 제 16 항에 있어서,
    상기 용해단계는 상기 이온도체 및 상기 제 2 전극물질을 광용해 공정에 노출시키는 단계를 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  19. 제 15 항에 있어서,
    배리어를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  20. 제 19 항에 있어서,
    상기 배리어 형성단계는 절연물질을 증착하는 단계를 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  21. 제 20 항에 있어서,
    배리어 형성단계는 도전성 물질을 증착하는 단계를 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  22. 제 15 항에 있어서,
    상기 제 1 및 제 2 전극중의 적어도 하나에 천연산화물을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프로그래머블 장치의 형성방법.
  23. 제 1 항의 프로그래머블 마이크로일렉트로닉 장치를 프로그래밍하는 방법에 있어서,
    상기 프로그래머블 장치의 전기적 특성이 변하도록 상기 제 1 및 제 2 전극에 충분한 전압 바이어스를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    상기 전압 바이어스 인가단계는 상기 프로그래머블 장치를 통해 저항의 변화를 야기시키는 것을 특징으로 하는 방법.
  25. 제 23 항에 있어서,
    전압 바이어스 인가단계는 상기 프로그래머블 장치의 캐패시턴스의 변화를 야기시키는 것을 특징으로 하는 방법.
  26. 제 23 항에 있어서,
    단일 장치내에 다비트 정보를 저장하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
  27. 제 26 항에 있어서,
    상기 정보저장 단계는 상기 제 1 및 제 2 전극에 전류제한 소스를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  28. 제 26 항에 있어서,
    상기 저장단계는 상기 다비트의 각각에 대응하는 충전량의 세트를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 프로그래머블 장치의 임계전압에 영향을 미치는 방법에 있어서,
    배리어의 두께를 조정하는 단계를 포함하고, 상기 배리어는 상기 프로그래머블 장치의 이온도체와 전극 사이에 배치되는 것을 특징으로 하는 방법.
KR1020017010174A 1999-02-11 2000-02-11 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법 KR20010110433A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11975799P 1999-02-11 1999-02-11
US60/119,757 1999-02-11
PCT/US2000/003571 WO2000048196A1 (en) 1999-02-11 2000-02-11 Programmable microelectronic devices and methods of forming and programming same

Publications (1)

Publication Number Publication Date
KR20010110433A true KR20010110433A (ko) 2001-12-13

Family

ID=22386195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010174A KR20010110433A (ko) 1999-02-11 2000-02-11 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법

Country Status (10)

Country Link
EP (1) EP1159743B1 (ko)
JP (1) JP2002536840A (ko)
KR (1) KR20010110433A (ko)
CN (1) CN1175423C (ko)
AT (1) ATE361530T1 (ko)
AU (1) AU763809B2 (ko)
CA (1) CA2362283A1 (ko)
DE (1) DE60034663D1 (ko)
HK (1) HK1039395B (ko)
WO (1) WO2000048196A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099800A (ko) * 2009-01-12 2011-09-08 마이크론 테크놀로지, 인크. 유전체 메모리 소자를 가진 메모리 셀

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030107105A1 (en) * 1999-08-31 2003-06-12 Kozicki Michael N. Programmable chip-to-substrate interconnect structure and device and method of forming same
JP3837993B2 (ja) 2000-03-21 2006-10-25 日本電気株式会社 電子素子およびそれを用いた記録方法
JP4119950B2 (ja) * 2000-09-01 2008-07-16 独立行政法人科学技術振興機構 コンダクタンスの制御が可能な電子素子
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
EP1662575B1 (en) * 2000-11-01 2007-10-17 Japan Science and Technology Agency A NOT circuit
US6653193B2 (en) 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) * 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
WO2002082452A2 (en) * 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
EP1390984B1 (en) 2001-05-07 2009-08-26 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
AU2002340795A1 (en) * 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
AU2002340793A1 (en) 2001-05-07 2002-11-18 Coatue Corporation Molecular memory device
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
KR100895901B1 (ko) 2001-05-07 2009-05-04 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 효과를 갖는 스위치 요소
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
WO2003017282A1 (fr) 2001-08-13 2003-02-27 Advanced Micro Devices, Inc. Cellule de memoire
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6646902B2 (en) 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
JP3593582B2 (ja) * 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
AU2002362662A1 (en) 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
AU2003214802A1 (en) * 2002-01-03 2003-07-24 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) * 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
CN100514695C (zh) * 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
US6751114B2 (en) 2002-03-28 2004-06-15 Micron Technology, Inc. Method for programming a memory cell
EP1501124B1 (en) * 2002-04-30 2011-06-08 Japan Science and Technology Agency Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
US7010644B2 (en) * 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
TWI245288B (en) 2003-03-20 2005-12-11 Sony Corp Semiconductor memory element and semiconductor memory device using the same
JP4613478B2 (ja) * 2003-05-15 2011-01-19 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
JP4465969B2 (ja) * 2003-03-20 2010-05-26 ソニー株式会社 半導体記憶素子及びこれを用いた半導体記憶装置
JP2004319587A (ja) * 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
JP2005026576A (ja) 2003-07-04 2005-01-27 Sony Corp 記憶装置
CN100407440C (zh) 2003-07-18 2008-07-30 日本电气株式会社 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件
US6914255B2 (en) * 2003-08-04 2005-07-05 Ovonyx, Inc. Phase change access device for memories
US7399655B2 (en) 2003-08-04 2008-07-15 Ovonyx, Inc. Damascene conductive line for contacting an underlying memory element
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
US7050319B2 (en) 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
JP2005183557A (ja) * 2003-12-18 2005-07-07 Canon Inc 半導体集積回路とその動作方法、該回路を備えたｉｃカード
JP4670252B2 (ja) * 2004-01-20 2011-04-13 ソニー株式会社 記憶装置
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
JP4834956B2 (ja) * 2004-02-16 2011-12-14 ソニー株式会社 記憶装置
DE102004010243A1 (de) * 2004-03-03 2005-05-19 Infineon Technologies Ag Statische Speicherzelle mit einem PMC-Widerstandsbauelement
JP2005252068A (ja) * 2004-03-05 2005-09-15 Sony Corp 記憶装置
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
JP4830275B2 (ja) 2004-07-22 2011-12-07 ソニー株式会社 記憶素子
DE102004040750B4 (de) 2004-08-23 2008-03-27 Qimonda Ag Speicherzellenanordnung mit Speicherzellen vom CBRAM-Typ und Verfahren zum Programmieren derselben
JP4529654B2 (ja) 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
FR2880177B1 (fr) * 2004-12-23 2007-05-18 Commissariat Energie Atomique Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
WO2006070693A1 (ja) 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子
JP5066917B2 (ja) * 2004-12-27 2012-11-07 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法及び製造方法、集積回路装置並びにメモリ素子
WO2006070773A1 (ja) 2004-12-28 2006-07-06 Nec Corporation スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
US7781891B2 (en) 2004-12-28 2010-08-24 Nec Corporation Switching element and reconfigurable logic integrated circuit
US7964867B2 (en) 2004-12-28 2011-06-21 Nec Corporation Switching element, switching element fabriction method, reconfigurable logic integrated circuit, and memory element
JP5211483B2 (ja) 2005-01-17 2013-06-12 日本電気株式会社 固体電解質スイッチング素子およびその製造方法ならびに集積回路
US7208372B2 (en) * 2005-01-19 2007-04-24 Sharp Laboratories Of America, Inc. Non-volatile memory resistor cell with nanotip electrode
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
JP4552752B2 (ja) * 2005-05-16 2010-09-29 ソニー株式会社 記憶素子の製造方法、記憶装置の製造方法
JP2006338784A (ja) 2005-06-02 2006-12-14 Sony Corp 記憶装置及び半導体装置
JP4475174B2 (ja) 2005-06-09 2010-06-09 ソニー株式会社 記憶装置
JP2007026492A (ja) 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4635759B2 (ja) * 2005-07-19 2011-02-23 ソニー株式会社 記憶素子及び記憶装置
JP2007080311A (ja) 2005-09-12 2007-03-29 Sony Corp 記憶装置及び半導体装置
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
JP5365829B2 (ja) * 2005-12-15 2013-12-11 日本電気株式会社 スイッチング素子およびその製造方法
JP5417709B2 (ja) * 2006-02-09 2014-02-19 日本電気株式会社 スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JPWO2007091326A1 (ja) 2006-02-09 2009-07-02 株式会社日立製作所 半導体装置およびその製造方法
WO2007102341A1 (ja) 2006-03-09 2007-09-13 Matsushita Electric Industrial Co., Ltd. 抵抗変化型素子、半導体装置、およびその製造方法
CN101454920B (zh) 2006-03-30 2010-12-22 日本电气株式会社 开关元件及开关元件的制造方法
US8242478B2 (en) 2006-06-26 2012-08-14 Nec Corporation Switching device, semiconductor device, programmable logic integrated circuit, and memory device
JP5023615B2 (ja) * 2006-08-24 2012-09-12 日本電気株式会社 スイッチング素子の駆動方法
JP4167298B2 (ja) 2006-11-20 2008-10-15 松下電器産業株式会社 不揮発性半導体記憶装置およびその製造方法
JP5266654B2 (ja) * 2007-03-27 2013-08-21 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
US20080314738A1 (en) * 2007-06-19 2008-12-25 International Business Machines Corporation Electrolytic Device Based on a Solution-Processed Electrolyte
JP5088036B2 (ja) 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP4539885B2 (ja) 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP2009043873A (ja) * 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
JP5458892B2 (ja) 2007-12-19 2014-04-02 日本電気株式会社 スイッチング素子およびその製造方法
JP4466738B2 (ja) 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
TW201011909A (en) 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
JP5397668B2 (ja) 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
WO2010079827A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 半導体装置及びその製造方法
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法
JP2011124511A (ja) * 2009-12-14 2011-06-23 Sony Corp 記憶素子および記憶装置
JP5732827B2 (ja) 2010-02-09 2015-06-10 ソニー株式会社 記憶素子および記憶装置、並びに記憶装置の動作方法
JP2012094759A (ja) * 2010-10-28 2012-05-17 Elpida Memory Inc 半導体装置
CN102714210B (zh) 2010-11-19 2015-08-12 松下电器产业株式会社 非易失性存储元件以及非易失性存储元件的制造方法
JP5728919B2 (ja) 2010-12-09 2015-06-03 ソニー株式会社 記憶素子および記憶装置
JP2012186316A (ja) 2011-03-04 2012-09-27 Sony Corp 記憶素子および記憶装置
JP5724651B2 (ja) 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
WO2013190988A1 (ja) 2012-06-22 2013-12-27 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP2014038675A (ja) 2012-08-15 2014-02-27 Sony Corp 記憶装置および駆動方法
EP2973234B1 (en) 2013-03-12 2018-10-24 Arizona Board of Regents, a Body Corporate of the State of Arizona acting for and on behalf of Arizona State University Dendritic structures and tags
JP6350525B2 (ja) 2013-06-27 2018-07-04 日本電気株式会社 スイッチング素子とその製造方法および半導体装置とその製造方法
US10810731B2 (en) 2014-11-07 2020-10-20 Arizona Board Of Regents On Behalf Of Arizona State University Information coding in dendritic structures and tags
US10710070B2 (en) 2015-11-24 2020-07-14 Arizona Board Of Regents On Behalf Of Arizona State University Low-voltage microfluidic valve device and system for regulating the flow of fluid
JP6860871B2 (ja) 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
US10797105B2 (en) 2016-07-01 2020-10-06 Nec Corporation Semiconductor device and method for producing semiconductor device
US10923534B2 (en) 2016-08-04 2021-02-16 Nec Corporation Rectifying element and switching element having the rectifying element
WO2018175973A1 (en) 2017-03-23 2018-09-27 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with copper-silicon oxide programmable metallization cells
JP6842614B2 (ja) 2017-04-11 2021-03-17 ナノブリッジ・セミコンダクター株式会社 スイッチ回路とこれを用いた半導体装置およびスイッチ方法
US10466969B2 (en) 2017-05-08 2019-11-05 Arizona Board Of Regents On Behalf Of Arizona State University Tunable true random number generator using programmable metallization cell(s)
WO2018232402A1 (en) 2017-06-16 2018-12-20 Arizona Board Of Regents On Behalf Of Arizona State University Polarized scanning of dendritic identifiers
WO2019210129A1 (en) 2018-04-26 2019-10-31 Kozicki Michael N Fabrication of dendritic structures and tags
US11244722B2 (en) 2019-09-20 2022-02-08 Arizona Board Of Regents On Behalf Of Arizona State University Programmable interposers for electrically connecting integrated circuits
US11935843B2 (en) 2019-12-09 2024-03-19 Arizona Board Of Regents On Behalf Of Arizona State University Physical unclonable functions with silicon-rich dielectric devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
JPH0770731B2 (ja) * 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
BE1007902A3 (nl) * 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
CA2312841C (en) * 1997-12-04 2007-05-22 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110099800A (ko) * 2009-01-12 2011-09-08 마이크론 테크놀로지, 인크. 유전체 메모리 소자를 가진 메모리 셀
US9721655B2 (en) 2009-01-12 2017-08-01 Micron Technology, Inc. Memory cell having dielectric memory element

Also Published As

Publication number Publication date
EP1159743B1 (en) 2007-05-02
ATE361530T1 (de) 2007-05-15
DE60034663D1 (de) 2007-06-14
CN1175423C (zh) 2004-11-10
WO2000048196A9 (en) 2001-11-01
EP1159743A4 (en) 2004-04-21
CA2362283A1 (en) 2000-08-17
CN1340197A (zh) 2002-03-13
HK1039395B (zh) 2007-12-14
WO2000048196A1 (en) 2000-08-17
AU763809B2 (en) 2003-07-31
EP1159743A1 (en) 2001-12-05
HK1039395A1 (en) 2002-04-19
AU3361300A (en) 2000-08-29
JP2002536840A (ja) 2002-10-29

Similar Documents

Publication Publication Date Title
US6940745B2 (en) Programmable microelectronic devices and methods of forming and programming same
KR20010110433A (ko) 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7101728B2 (en) Programmable structure including an oxide electrolyte and method of forming programmable structure
KR100371102B1 (ko) 프로그램형 표면하 군집 금속화 구조체 및 그 제조 방법
US6825489B2 (en) Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US6985378B2 (en) Programmable microelectronic device, structure, and system and method of forming the same
US8022384B2 (en) Optimized solid electrolyte for programmable metallization cell devices and structures
US20100092656A1 (en) Printable ionic structure and method of formation
WO2002082452A2 (en) Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application