JP5377142B2 - ターゲットの製造方法、メモリの製造方法 - Google Patents

ターゲットの製造方法、メモリの製造方法 Download PDF

Info

Publication number
JP5377142B2
JP5377142B2 JP2009175709A JP2009175709A JP5377142B2 JP 5377142 B2 JP5377142 B2 JP 5377142B2 JP 2009175709 A JP2009175709 A JP 2009175709A JP 2009175709 A JP2009175709 A JP 2009175709A JP 5377142 B2 JP5377142 B2 JP 5377142B2
Authority
JP
Japan
Prior art keywords
target
memory
layer
elements
alloy ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009175709A
Other languages
English (en)
Other versions
JP2011026679A (ja
Inventor
和博 大場
雄一 加守
均 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009175709A priority Critical patent/JP5377142B2/ja
Priority to TW099121921A priority patent/TWI507553B/zh
Priority to TW104117534A priority patent/TWI592505B/zh
Priority to KR1020100068403A priority patent/KR20110011545A/ko
Priority to US12/838,524 priority patent/US20110027597A1/en
Priority to CN2010102371582A priority patent/CN101985733B/zh
Publication of JP2011026679A publication Critical patent/JP2011026679A/ja
Application granted granted Critical
Publication of JP5377142B2 publication Critical patent/JP5377142B2/ja
Priority to US14/174,917 priority patent/US9419214B2/en
Priority to US15/193,907 priority patent/US10069066B2/en
Priority to KR1020170004011A priority patent/KR101800144B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F9/00—Making metallic powder or suspensions thereof
    • B22F9/02—Making metallic powder or suspensions thereof using physical processes
    • B22F9/04—Making metallic powder or suspensions thereof using physical processes starting from solid material, e.g. by crushing, grinding or milling
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/05—Mixtures of metal powder with non-metallic powder
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Description

本発明は、高融点金属元素及びカルコゲン元素を含むターゲットの製造方法に係わる。また、ターゲットを使用してイオン化層を形成したメモリ素子を有するメモリの製造方法に係わる。
コンピュータ等の情報機器においては、ランダム・アクセス・メモリとして、動作が高速で、高密度のＤＲＡＭが広く使用されている。
しかし、ＤＲＡＭは、電源を切ると情報が消えてしまう揮発性メモリであり、頻繁にリフレッシュ動作、即ち書き込んだ情報（データ）を読み出し、増幅し直して、再度書き込み直す動作を行う必要がある。
電源を切っても情報が消えない不揮発性のメモリとしては、例えば、フラッシュメモリ、ＦｅＲＡＭ（強誘電体メモリ）やＭＲＡＭ（磁気記憶素子）等が提案されている。
これらのメモリの場合、電源を供給しなくても書き込んだ情報を長時間保持し続けることが可能になる。
また、これらのメモリの場合、不揮発性とすることにより、リフレッシュ動作を不要にして、その分消費電力を低減することができると考えられる。
従って、上述した各種の不揮発性のメモリについて、広く研究や商品開発が行われている。
しかしながら、上述した各種の不揮発性のメモリは、それぞれ一長一短がある。
フラッシュメモリは、集積度が高いが、動作速度の点で不利である。
ＦｅＲＡＭは、高集積度化のための微細加工に限界があり、また作製プロセスにおいて問題がある。
ＭＲＡＭは、消費電力の問題がある。
そこで、特にメモリ素子の微細加工の限界に対して有利な、新しいタイプのメモリ素子が提案されている。
このメモリ素子は、２つの電極の間に、ある金属を含むイオン導電体を挟んだ構造である。２つの電極間に電圧を印加した場合に、電極中に含まれる金属がイオン導電体中にイオンとして拡散することによって、イオン導電体の抵抗値或いはキャパシタンス等の電気特性が変化する。
この特性を利用して、メモリデバイスを構成することが可能である。
具体的には、イオン導電体はカルコゲン元素（Ｓ，Ｓｅ，Ｔｅ）と金属との固溶体よりなり、さらに具体的には、ＡｓＳ，ＧｅＳ，ＧｅＳｅにＡｇ，Ｃｕ，Ｚｎが固溶された材料からなる（例えば、特許文献１参照）。
また、上述のイオン導電体の層（以下、イオン化層と呼ぶこととする）に、上述したカルコゲン元素の他に、ＺｒやＡｌ等の元素を含有させることが提案されている（例えば、特許文献２参照）。
特表２００２−５３６８４０号公報 特開２００９−４３７５８号公報
上述のメモリ素子のイオン化層は、複数のターゲットを用いて、コスパッタリングや、構成元素の１ｎｍ程度の厚みの層の周期積層でも、形成することができる。
しかし、イオン化層の組成の均一性を向上し、ウエハ毎のバラツキを低減するには、一つのターゲットを用いてイオン化層を形成するのが好ましい。
ところで、上述のメモリ素子のイオン化層を、Ｍ１元素−Ｍ２元素−カルコゲン元素という構成とすることが考えられる。この構成は、各元素を元素の融点の観点で分類しており、Ｍ１元素はＴｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ等の高融点金属であり、Ｍ２元素は例えばＣｕ，Ａｌ，Ｓｉ，Ｇｅ，Ｍｇ，Ｇａ等であり、カルコゲン元素はＳ，Ｓｅ，Ｔｅからなる。
これらの元素のうち、Ｍ１元素（高融点金属元素）の融点は、カルコゲン元素の沸点を超えていたり、カルコゲン元素の沸点に近かったりする場合が多い。そのため、成分元素を一度に溶解することが困難であり、溶解法でターゲットを作製することが困難である。
一方、粉末焼結法でターゲットを作製しようとする場合にも、Ｍ１元素粉末のうち例えばＴｉ，Ｚｒ，Ｈｆは発火性が高く、焼結工程中に発火する危険性があるため、これらの粉末原料を用いて焼結を行うことも困難である。
そして、大口径のターゲットを得る場合ほど、これらの問題が顕著となるため、大型のターゲットを得るのが困難であった。
上述した問題の解決のために、本発明においては、発火を生じることなく、高融点金属元素を含むターゲットを製造することができる、ターゲットの製造方法を提供するものである。また、このターゲットを使用して形成したメモリ素子を有するメモリの製造方法を提供するものである。
本発明のターゲットの製造方法は、カルコゲン元素を含むターゲットを製造する方法である。そして、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ、並びに、ランタノイド元素の元素群から選ばれる１種以上の高融点金属元素と、Ａｌ，Ｃｕから選ばれる１種以上の元素とを使用して、合金インゴットを作製する工程と、この合金インゴットを粉砕する工程とを含む。さらに、粉砕した合金インゴットと、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上のカルコゲン元素とを使用して、ターゲットを作製する工程とを含む。
本発明のメモリの製造方法は、前記本発明のターゲットの製造方法を適用して、この製造方法によって製造したターゲットを使用して、メモリ素子のイオン化層を形成する。
上述の本発明のターゲットの製造方法によれば、高融点金属元素と、Ａｌ，Ｃｕから選ばれる１種以上の元素とを使用して、合金インゴットを作製する工程と、この合金インゴットを粉砕する工程とを含む。これにより、粉末にしたときに発火しやすい高融点金属元素を使用しても、発火を生じないで、焼結用粉末原料等の粉末にすることが可能になる。また、合金インゴットの融点は高融点金属元素の融点よりも下がるので、カルコゲン元素の融点との差が小さくなる。
さらに、粉砕した合金インゴットと、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上のカルコゲン元素とを使用して、ターゲットを作製する工程により、焼結の際に発火を生じないで、高融点金属元素とカルコゲン元素とを含むターゲットを作製することができる。
上述の本発明のメモリの製造方法によれば、前記本発明のターゲットの製造方法を適用して、この製造方法によって製造したターゲットを使用して、メモリ素子のイオン化層を形成している。これにより、粉砕や焼結の際に発火を生じないで、高融点金属元素とカルコゲン元素とを含むターゲットを作製することができ、このターゲットを使用して、１つのターゲットのみで、高融点金属元素を含むイオン化層を形成することが可能になる。
本発明のターゲットの製造方法によれば、粉砕や焼結の際に発火を生じないで、高融点金属元素とカルコゲン元素とを含むターゲットを作製することができる。
そして、１００ｍｍφ以上の大型のターゲットでも、発火する危険性がなく製造することができるようになる。
従って、ウエハの大型化に対応するようにターゲットを大型化して、大口径のウエハ上に成膜を行うことが可能になる。
また、本発明のメモリの製造方法によれば、高融点金属元素を含む、メモリを構成するメモリ素子のイオン化層を、１つのターゲットのみで形成することが可能になる。
これにより、コスパッタのように複数のターゲットを用いる場合と比較して、メモリ素子のイオン化層を形成する成膜装置のカソード数を低減できるため、製造装置を簡略化することができ、スループットを大幅に向上できる。
さらには、コスパッタや周期積層でありがちな、ウエハ間の組成や膜厚のバラツキを低減することも可能となる。
本発明のメモリを構成するメモリ素子の一実施の形態の概略断面図である。 実施例１のメモリを構成するメモリ素子のＩ−Ｖ特性を示す図である。 実施例１のメモリを構成するメモリ素子のＲ−Ｖ特性を示す図である。 実施例１のメモリを構成するメモリ素子に繰り返し書き換え動作を行ったときのメモリ素子の抵抗値を示す図である。 実施例１と比較例２の各試料で、メモリ素子の初期の抵抗値（メジアン値）の変動を比較した図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．メモリ素子及びメモリの実施の形態
３．実験例
＜１．本発明の概要＞
まず、本発明の実施の形態及び実験例の説明に先立ち、本発明の概要を説明する。
本発明のターゲットは、高融点金属元素と、高融点金属元素以外の他の元素（金属元素）と、カルコゲン元素とを含むものである。
高融点金属元素は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ、並びに、ランタノイド元素（Ｌｎ）の元素群（Ｍ１元素群）から選ばれる１種以上の高融点金属元素とする。
高融点金属元素以外の他の元素（金属元素）は、Ａｌ，Ｇｅ，Ｚｎ，Ｃｏ，Ｃｕ，Ｎｉ，Ｆｅ，Ｓｉ，Ｍｇ，Ｇａ（Ｍ２元素群）から選ばれる１種以上の元素とする。
カルコゲン元素は、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上のカルコゲン元素とする。
上述した３種類の元素を含む本発明のターゲットは、従来にはないものであり、新規のターゲットを実現することができる。
これにより、上述した３種類の元素を含む層を、１つのターゲットを使用したスパッタリングで形成することができるので、複数のターゲットを使用したスパッタリングと比較して、安定した組成で層を形成することができる。
本発明のターゲットの製造方法は、カルコゲン元素を含むターゲットを製造する方法であり、以下に挙げる工程を行うものである。
（１）Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ、並びに、ランタノイド元素の元素群（Ｍ１元素群）から選ばれる１種以上の高融点金属元素と、この元素群以外の他の元素とを使用して、合金インゴットを作製する工程。
（２）合金インゴットを粉砕する工程。
（３）粉砕した合金インゴットと、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上のカルコゲン元素とを使用して、ターゲットを作製する工程。
本発明のターゲットの製造方法は、（１）の合金インゴットを作製する工程と、（２）の合金インゴットを粉砕する工程とを含むので、粉末にしたときに発火しやすい高融点金属元素を使用しても、発火を生じないで粉末にすることが可能になる。また、合金インゴットの融点は高融点金属元素の融点よりも下がるので、カルコゲン元素の融点との差が小さくなる。
さらに、（３）の粉砕した合金インゴットとカルコゲン元素とを使用して、ターゲットを作製する工程によって、焼結の際に発火を生じないで、高融点金属元素とカルコゲン元素とを含むターゲットを作製することができる。
そして、１００ｍｍφ以上の大型のターゲットでも、発火する危険性がなく製造することができるようになる。
従って、ウエハの大型化に対応するようにターゲットを大型化して、大口径のウエハ上に成膜を行うことが可能になる。
（１）の合金インゴットを作製する工程において、好ましくは、原料となる高融点金属元素として、粒度が１００μｍ以上の材料を使用する。これにより、発火の危険性をさらに低減することができる。
（１）の合金インゴットを作製する工程において、高融点金属元素の元素群以外の他の元素として、好ましくは、Ａｌ，Ｇｅ，Ｚｎ，Ｃｏ，Ｃｕ，Ｎｉ，Ｆｅ，Ｓｉ，Ｍｇ，Ｇａ（Ｍ２元素群）から選ばれる１種以上の元素を使用する。これにより、合金インゴットの融点を、高融点金属元素の融点よりも充分に下げることができ、カルコゲン元素の融点との差を低減することができるので、高融点金属元素とカルコゲン元素とを含むターゲットを作りやすくなる。
本発明のターゲットの製造方法において、さらに好ましくは、以下の各工程を行う。
（４）カルコゲン元素と１種以上のカルコゲン元素以外の他の元素とを合金化して、カルコゲン元素を含む第２の合金インゴットを作製する工程。
（５）第２の合金インゴットを粉砕する工程。
そして、（２）の工程で粉砕した合金インゴットと、（５）の工程で粉砕した第２の合金インゴットとを使用して、（３）のターゲットを作製する工程を行う。
また、（４）の第２の合金インゴットを作製する工程において、第２の合金インゴットの融点をカルコゲン元素の融点よりも高くすることが好ましい。このようにすると、第２の合金インゴットを作製する際の焼結が容易になる利点を有する。
また、（４）の第２の合金インゴットを作製する工程において、カルコゲン元素以外の他の元素として、Ａｌ，Ｇｅ，Ｚｎ，Ｃｏ，Ｃｕ，Ｎｉ，Ｆｅ，Ｓｉ，Ｍｇ，Ｇａ（Ｍ２元素群）から選ばれる１種以上の元素を使用することができる。このようにすると、最終的に、高融点金属元素とＭ２元素群の元素とカルコゲン元素とを含むターゲット、即ち、前述した本発明のターゲットを、作製することができる。
本発明のメモリは、複数個のメモリ素子によってメモリを構成する。そして、メモリ素子が、イオン化する元素を含有するイオン化層を含む。
さらに、メモリ素子のイオン化層が、前記本発明のターゲットを使用して形成された構成とする。
これにより、１つのターゲットのみで、高融点金属元素を含むイオン化層を形成することが可能になる。
本発明のメモリの製造方法は、複数個のメモリ素子によって構成されたメモリを製造する際に、前記本発明のターゲットの製造方法を適用して、この製造方法によって製造したターゲットを使用して、メモリ素子のイオン化層を形成する。
これにより、粉砕や焼結の際に発火を生じないで、高融点金属元素とカルコゲン元素とを含むターゲットを作製することができ、このターゲットを使用して、１つのターゲットのみで、高融点金属元素を含むイオン化層を形成することが可能になる。
そして、本発明のメモリ及びその製造方法によれば、イオン化層を１つのターゲットのみで形成することが可能になるので、コスパッタのように複数のターゲットを用いる場合と比較して、イオン化層を形成する成膜装置のカソード数を低減できる。
このため、製造装置を簡略化することができ、スループットを大幅に向上できる。
さらに、コスパッタや周期積層でありがちなウエハ間の組成や膜厚のバラツキを低減することも可能となる。
本発明のメモリは、本発明のターゲットを使用してイオン化層が形成されている。そのため、ターゲットと同様の元素、即ち、高融点金属元素（Ｍ１元素群の元素）と、高融点金属元素以外の他の金属元素（Ｍ２元素群の元素）と、カルコゲン元素とを含む、イオン化層が形成されている。
イオン化層を構成する上述の元素のうち、カルコゲン元素は、陰イオンとなるイオン伝導材料として作用する。
また、高融点金属元素（Ｍ１元素群の元素）の４Ａ族の遷移金属元素であるＴｉ，Ｚｒ，Ｈｆや、５Ａ族の遷移金属元素であるＶ，Ｎｂ，Ｔａは、イオン化して陽イオンとなって、電極上で還元されて金属状態の伝導パス（フィラメント）を形成する。Ｍ２元素群のＣｕ等も、同様に金属状態の伝導パス（フィラメント）を形成する。
イオン化層に下部電極及び上部電極を設けて、これらの電極を通じて、メモリ素子のイオン化層に電圧を印加することにより、イオン化層の抵抗値を変化させて、イオン化層の抵抗値の状態によってメモリ素子に情報を記録し保持させることができる。
メモリ素子に情報を記録する動作の概略は、以下に述べる通りである。
高抵抗状態のメモリ素子に正電圧を印加したときには、イオン化層の上述したイオン化する金属元素（ＴｉやＺｒ等）がイオン化して陽イオンとなる。そして、この陽イオンがイオン化層中をイオン伝導して、電極側で電子と結合して析出し、電極との界面に金属状態に還元された低抵抗の伝導パス（フィラメント）が形成される。これにより、メモリ素子のイオン化層の抵抗値が低くなり、初期状態の高抵抗状態から低抵抗状態に変化する。
一方、低抵抗状態のメモリ素子に負電圧を印加したときには、伝導パスの金属元素が酸化してイオン化し、イオン化層中に溶解又はイオン化層中のカルコゲン元素と結合して、伝導パスが消失する。これにより、メモリ素子のイオン化層の抵抗値が高くなり、低抵抗状態から高抵抗状態に変化する。
いずれの場合も、メモリ素子の抵抗値が変化した後で、メモリ素子に印加していた電圧を除去しても、メモリ素子の抵抗値の状態が保持されるので、記録された情報を保持させることができる。
＜２．メモリ素子及びメモリの実施の形態＞
続いて、本発明の具体的な実施の形態として、メモリを構成するメモリ素子及びメモリの実施の形態について説明する。
本発明の一実施の形態として、メモリを構成するメモリ素子の一実施の形態の概略断面図を、図１に示す。
このメモリ素子１０は、下部電極１１の上に、高抵抗層１２と、イオン化層１３と、上部電極１４とが、この順序で積層されている。下部電極１１は、例えば、図示しないＣＭＯＳ回路が形成されたシリコン基板の上に形成される。
下部電極１１及び上部電極１４には、半導体プロセスに用いられる配線材料、例えばＴｉＷ，Ｔｉ，Ｗ，Ｃｕ，Ａｌ，Ｍｏ，Ｔａ、シリサイド等を用いることができる。
また、Ｃｕ等の電界でイオン伝導が生じる可能性のある電極材料を用いる場合には、Ｃｕ電極上にＷ，ＷＮ，ＴｉＮ，ＴａＮ等のイオン伝導や熱拡散しにくい材料で被覆して用いてもよい。
高抵抗層１２には、酸化物や窒化物を使用する。例えば、高抵抗層１２に、希土類元素のうち、Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｙｂ，Ｙから選ばれる１種類以上の元素や、Ｓｉ，Ｃｕを含んだ酸化物を用いる。
この高抵抗層１２は、イオン化層１３よりも、充分に抵抗値の高い構成とする。
なお、高抵抗層１２は、メモリ素子１０に流れる電流が小さくなり過ぎないように、他の層と比較して薄く形成されている。
イオン化層１３は、イオン化する元素と、Ｔｅ，Ｓｅ，Ｓから選ばれる元素（カルコゲン元素）と、その他の元素とを含有する構成とすることができる。
本実施の形態では、このイオン化層１３を、高融点金属元素と、高融点金属元素以外の他の元素（金属元素）と、カルコゲン元素とを含む構成とする。
高融点金属元素は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ、並びに、ランタノイド元素（Ｌｎ）の元素群（Ｍ１元素群）から選ばれる１種以上の高融点金属元素とする。
高融点金属元素以外の他の元素（金属元素）は、Ａｌ，Ｇｅ，Ｚｎ，Ｃｏ，Ｃｕ，Ｎｉ，Ｆｅ，Ｓｉ，Ｍｇ，Ｇａ（Ｍ２元素群）から選ばれる１種以上の元素とする。
カルコゲン元素は、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上のカルコゲン元素とする。
これらの元素のうち、カルコゲン元素は、陰イオンとなるイオン伝導材料として作用する。
また、４Ａ族の遷移金属元素であるＴｉ，Ｚｒ，Ｈｆ、５Ａ族の遷移金属元素であるＶ，Ｎｂ，Ｔａ、並びに、Ｍ２元素群のＣｕ等は、イオン化して陽イオンとなって、電極上で還元されて金属状態の伝導パス（フィラメント）を形成する。
また、Ｍ２元素群のうちのＡｌ，Ｇｅ，Ｓｉ，Ｍｇ等は、メモリ素子が低抵抗状態から高抵抗状態に変わる際に、イオン化層１３と電極との界面で酸化されて、安定した酸化膜を形成する。
高抵抗層１２とイオン化層１３とをまとめて、情報を記録して記憶させるための「記憶層」と呼ぶことができる。
上述した構成のメモリ素子１０は、電圧パルス或いは電流パルスが印加されることにより、記憶層（高抵抗層１２及びイオン化層１３）のインピーダンス、もしくはイオン化層１３のインピーダンスが、変化する特性を有する。
また、本実施の形態では、メモリ素子１０のイオン化層１３を、高融点金属元素と、高融点金属元素以外の他の元素（金属元素）と、カルコゲン元素とを含むターゲット（即ち、前述した本発明のターゲット）を使用して形成する。これにより、１つのターゲットのみでイオン化層１３を形成することが可能になるので、コスパッタのように複数のターゲットを用いる場合と比較して、イオン化層１３を形成する成膜装置のカソード数を低減できる。このため、製造装置を簡略化することができ、スループットを大幅に向上できる。
さらに、コスパッタや周期積層でありがちな、ウエハ間の組成や膜厚のバラツキを低減することも可能となる。
本実施の形態のメモリ素子１０は、次のように動作させて、情報の記憶を行うことができる。
まず、上部電極１４に、例えば正電位（＋電位）を印加して、下部電極１１側が負になるように、メモリ素子１０に対して正電圧を印加する。これにより、イオン化層１３からイオン化する元素のイオンがイオン伝導し、下部電極１１側で電子と結合して析出し、高抵抗層１２の中に伝導パスが形成されることによって、高抵抗層１２の抵抗値が低くなる。高抵抗層１２以外の各層は、高抵抗層１２の抵抗値に比べて、元々抵抗値が低いので、高抵抗層１２の抵抗値を低くすることにより、メモリ素子１０全体の抵抗値も低くすることができる。
その後、正電圧を除去して、メモリ素子１０にかかる電圧をなくすと、抵抗値が低くなった状態で保持される。これにより、情報を記録することが可能になる。一度だけ記録が可能な記憶装置、いわゆる、ＰＲＯＭに用いる場合には、この記録過程のみで記録は完結する。
一方、消去が可能な記憶装置、いわゆる、ＲＡＭ或いはＥＥＰＲＯＭ等への応用には消去過程が必要である。
消去過程においては、上部電極１４に、例えば負電位（−電位）を印加して、下部電極１１側が正になるように、メモリ素子１０に対して負電圧を印加する。これにより、高抵抗層１２内に形成されていた伝導パスの元素が酸化してイオン化し、イオン化層１３に溶解もしくはイオン化層１３中のカルコゲン元素と結合して化合物を形成する。
すると、高抵抗層１２内から伝導パスが消滅、または減少して、高抵抗層１２の抵抗値が高くなる。高抵抗層１２以外の各層は元々抵抗値が低いので、高抵抗層１２の抵抗値を高くすることにより、メモリ素子１０全体の抵抗値も高くすることができる。
その後、負電圧を除去して、メモリ素子１０にかかる電圧をなくすと、抵抗値が高くなった状態で保持される。これにより、記録された情報を消去することが可能になる。
このような過程を繰り返すことにより、メモリ素子１０に情報の記録（書き込み）と記録された情報の消去を繰り返し行うことができる。
例えば、抵抗値の高い状態を「０」の情報に、抵抗値の低い状態を「１」の情報に、それぞれ対応させると、正電圧の印加による情報の記録過程で「０」から「１」に変え、負電圧の印加による情報の消去過程で「１」から「０」に変えることができる。
記録後の抵抗値は、メモリ素子１０のセルサイズ及び高抵抗層１２の材料組成よりも、記録時に印加される電圧パルス或いは電流パルスの幅や電流量等の記録条件に依存し、初期抵抗値が１００ｋΩ以上の場合には、およそ５０Ω〜５０ｋΩの範囲となる。
記録データを復調するためには、初期の抵抗値と記録後の抵抗値との比が、およそ、２倍以上であれば充分である。そのため、記録前の抵抗値が１００Ωで、記録後の抵抗値が５０Ω、或いは、記録前の抵抗値が１００ｋΩ、記録後の抵抗値が５０ｋΩといった状況であれば充分であり、高抵抗層１２の初期の抵抗値はそのような条件を満たすように設定される。
高抵抗層１２の抵抗値は、例えば、熱処理前の高抵抗層１２の酸化物に含まれる酸素の量や、酸化膜厚等により制御することが可能である。
上述したメモリ素子１０の構成によれば、下部電極１１と上部電極１４との間に、高抵抗層１２とイオン化層１３とが挟まれた構成としている。これにより、上部電極１４に正電圧（＋電位）を印加して、下部電極１１側が負になるようにした場合に、高抵抗層１２内に、イオン化した元素を多量に含む伝導パスが形成されて、高抵抗層１２の抵抗値が低くなり、メモリ素子１０全体の抵抗値が低くなる。そして、正電圧の印加を停止して、メモリ素子１０に電圧が印加されないようにすることで、抵抗値が低くなった状態が保持され、情報を記録することが可能になる。
また、上述した記録後の状態のメモリ素子１０に対して、上部電極１４に負電圧（−電位）を印加して、下部電極１１側が正になるようにすることにより、高抵抗層１２内に形成されていた伝導パスが消滅する。これにより、高抵抗層１２の抵抗値が高くなり、メモリ素子１０全体の抵抗値が高くなる。そして、負電圧の印加を停止して、メモリ素子１０に電圧が印加されないようにすることで、抵抗値が高くなった状態が保持され、記録されていた情報を消去することが可能になる。
上述した構成のメモリ素子１０を用いて、メモリ素子１０を多数、例えば列状やマトリクス状に配置することにより、メモリ（記憶装置）を構成することができる。
各メモリ素子１０に対して、その下部電極１１側に接続された配線と、その上部電極１４側に接続された配線とを設けて、例えばこれらの配線の交差点付近に各メモリ素子１０が配置されるようにすればよい。
そして、必要に応じて、メモリ素子１０にメモリ素子の選択用のＭＯＳトランジスタ、或いはダイオードを接続してメモリセルを構成する。さらに、配線を介して、センスアンプ、アドレスレコーダー、記録・消去・読み出し回路等に接続する。
本発明のメモリは、各種のメモリに適用することができる。
例えば、一度だけ書き込みが可能なＰＲＯＭ（プログラマブルＲＯＭ）、電気的に消去が可能なＥＥＰＲＯＭ（Electrically Erasable ＲＯＭ）、高速に記録・消去・再生が可能なＲＡＭ(ランダム・アクセス・メモリ)が挙げられる。
上述の実施の形態では、イオン化層１３に接して高抵抗層１２を設けていたが、本発明のメモリを構成するメモリ素子において、高抵抗層は必須ではなく、高抵抗層がない構成とすることも可能である。
上述の実施の形態のように、イオン化層１３に接して高抵抗層１２を設けた場合には、情報の保持特性をより安定化させることができる、という利点を有する。
＜３．実験例＞
次に、実際にターゲットを作製して、さらに、作製したターゲットを使用してメモリ素子から成るメモリを製造した。
そして、製造したメモリについて、そのメモリ素子の特性を調べた。
（実施例１）
まず、高融点金属元素群Ｍ１のＺｒの原料として１ｍｍ３の大きさのＺｒスクラップを用い、元素群Ｍ２の原料として１ｃｍ３の大きさのＡｌペレット、３ｃｍ２のＣｕ薄板を高周波溶解炉で溶解し、ＡｌＣｕＺｒ合金インゴットを作製した。
次に、この合金インゴットをアトライダーで粉砕して、粒度１０６μｍ以下の合金粉末を作製した。
次に、この合金粉末と、粒度７５μｍ以下のＴｅ粉末と、粒度３２〜１０６μｍのＧｅ粉末とを混合して、焼結させることにより、ＡｌＣｕＧｅＴｅＺｒターゲット母材を得た。
次に、このターゲット母材を、厚み５ｍｍ、直径３００ｍｍの円盤状に切削加工して、ターゲットとした。
そして、作製したターゲットを、スパッタリング装置のバッキングプレートに、Ｉｎロウにより接着した。
次に、Ｗ（タングステン）層から成る下部電極１１が形成されているＣＭＯＳ回路上に、高抵抗層１２としてＧｄ酸化膜２ｎｍを形成した。
続いて、先に作製したターゲットを使用して、イオン化層１３として、膜厚約６０ｎｍのＡｌＣｕＧｅＴｅＺｒ層を形成した。
さらに、その上に、上部電極１４としてＷ層５０ｎｍを形成して、図１に断面構造を示したメモリ素子１０を作製した。
このようにして、ウエハに多数のメモリ素子１０を有するメモリセルアレイを形成して、実施例１のメモリの試料とした。
この実施例１の試料のメモリを構成するメモリ素子の動作特性を調べた。具体的には、メモリ素子に供給する電圧を変化させて、電流やメモリ素子の抵抗の変化を調べた。
得られた結果として、メモリ素子のＩ−Ｖ特性を図２に示し、メモリ素子のＲ−Ｖ特性を図３に示す。
図２及び図３に示すように、このメモリ素子は、初期状態では１０ＭΩ程の高抵抗であるが、下部電極１１側をマイナスにバイアスすることにより低抵抗化する。次に、下部電極１１側をプラス側にバイアスすることによって、再び高抵抗状態へと戻り、良好なメモリ動作を示している。
さらに、書き込みパルスとして電圧Ｖｗ＝３Ｖ、電流約１００μＡ、パルス幅１０ｎｓの電圧パルスを印加し、消去パルスとして電圧Ｖｅ＝２Ｖ、電流約１００μＡ、パルス幅１０ｎｓの電圧パルスを印加し、１００万回の繰り返し書き換え動作を行った。そして、書き換え動作ごとに、メモリ素子の高抵抗状態の抵抗値及び低抵抗状態の抵抗値を測定した。測定結果として、繰り返し回数とメモリ素子の抵抗値との関係を、図４に示す。
図４より、繰り返し書き換えを行っても、高抵抗状態及び低抵抗状態の各抵抗値が大きく変化することがなく、良好な動作特性を示しており、良好なメモリ動作特性が得られている。
（比較例１）
比較例として、金属元素群Ｍ１のＺｒの原料として粒度１０６μｍ以下の粉末、元素群Ｍ２のＡｌ，Ｃｕ，Ｇｅの原料としてそれぞれＡｌは粒度５３〜１０６μｍの粉末、Ｃｕは粒度２５〜３５μｍの粉末、Ｇｅは粒度３２〜１０６μｍの粉末を用いた。さらに、カルコゲン元素群のＴｅの原料として粒度７５μｍ以下の粉末を用いて、焼結を行った。
ところが、大気中の酸素とＺｒ粉末とが反応して発火したため、ターゲット母材を作製することができなかった。
（実施例２）
金属元素群Ｍ１のＺｒの原料として１ｍｍ３の大きさのＺｒスクラップを用い、元素群Ｍ２のうちＡｌの粉末原料を混合して、高周波溶解炉で溶解して、ＡｌＺｒ合金インゴットを作製した。これを粉砕することにより、合金粉末を得た。
次に、Ｇｅ，Ｃｕ，Ｔｅ原料をそれぞれ高周波溶解炉で溶解して合金インゴットを作製した後に粉砕して、合金粉末を得た。
次に、これらの２種類の合金粉末を、所望の組成比となるように混合して、焼結させることにより、ＡｌＣｕＧｅＴｅＺｒターゲット母材を得た。
次に、このターゲット母材を、厚み５ｍｍ、直径３００ｍｍの円盤状に切削加工して、ターゲットとした。
その後は、実施例１と同様にして、ウエハに多数のメモリ素子１０を有するメモリセルアレイを形成して、実施例２のメモリの試料とした。
この実施例２の試料のメモリについて、実施例１と同様に特性評価を行ったところ、良好なメモリ特性を得ることができた。
（比較例２）
実施例１では、ＡｌＣｕＧｅＴｅＺｒ合金のターゲットを使用して、メモリ素子１０のイオン化層１２を成膜していた。
これに対して、Ａｌ，Ｚｒ，Ｃｕ，ＧｅＴｅの４種類のターゲットを同時放電するコスパッタリング法によって、メモリ素子１０のイオン化層１２を形成した。それ以外は実施例１と同様にして、ウエハに多数のメモリ素子１０を有するメモリセルアレイを形成して、比較例２のメモリの試料とした。
（初期抵抗値のばらつきの評価）
実施例１の合金ターゲットで成膜した場合と、比較例２のコスパッタで成膜した場合とで、各メモリの試料のメモリ素子１０の初期抵抗の測定を行って、そのばらつきの評価を行った。
具体的には、同じカセットに１１枚のウエハを入れて、成膜装置内で各ウエハのメモリ素子１０にイオン化層１２を成膜して、各ウエハにメモリセルアレイを形成した。そして、ウエハの中央部付近に形成した４ｋＢのメモリセルアレイのメモリ素子１０の初期の抵抗値を測定して、この抵抗値のメジアン値を求めた。
評価結果として、成膜回数、即ち、ウエハの枚数（１枚目〜１１枚目）による、メモリ素子の初期の抵抗値（メジアン値）の変動を、図５に示す。
図５より、比較例２のコスパッタで成膜した場合には、成膜回数が多くなるにつれて抵抗値が高くなっていくことがわかる。これに対して、実施例１の合金ターゲットを用いて成膜した場合には、成膜回数が増加しても抵抗値の変動が少ないことがわかる。
これは、コスパッタリング法で成膜を続けていると、ターゲットの表面に不要な元素が付着して、膜組成が変動してくためと考えられる。
一方で、１つの合金ターゲットを用いている場合においては、成膜する膜と同じ成分のターゲットを使用しているので、付着してもターゲットと同じ成分であり、不要な元素の付着の影響が少ない。
従って、合金ターゲットでメモリのイオン化層を成膜する方が、組成変動が少なく、より量産に向いているといえる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１０ メモリ素子、１１ 下部電極、１２ 高抵抗層、１３ イオン化層、１４ 上部電極

Claims (6)

  1. カルコゲン元素を含むターゲットを製造する方法であって、
    Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ、並びに、ランタノイド元素の元素群から選ばれる１種以上の高融点金属元素と、Ａｌ，Ｃｕから選ばれる１種以上の元素とを使用して、合金インゴットを作製する工程と、
    前記合金インゴットを粉砕する工程と、
    粉砕した前記合金インゴットと、Ｓ，Ｓｅ，Ｔｅから選ばれる１種以上の前記カルコゲン元素とを使用して、ターゲットを作製する工程とを含む
    ターゲットの製造方法。
  2. 前記合金インゴットを作製する工程において、原料となる前記高融点金属元素として、粒度が１００μｍ以上の材料を使用する、請求項１に記載のターゲットの製造方法。
  3. 前記カルコゲン元素と１種以上の前記カルコゲン元素以外の他の元素とを合金化して、前記カルコゲン元素を含む第２の合金インゴットを作製する工程と、前記第２の合金インゴットを粉砕する工程とをさらに含み、粉砕した前記合金インゴットと粉砕した前記第２の合金インゴットとを使用して、前記ターゲットを作製する工程を行う、請求項１又は請求項２に記載のターゲットの製造方法。
  4. 前記第２の合金インゴットの融点が前記カルコゲン元素の融点よりも高い、請求項３に記載のターゲットの製造方法。
  5. 前記カルコゲン元素以外の他の元素として、Ｇｅ，Ｃｕから選ばれる１種以上の元素を使用して、前記第２の合金インゴットを作製する、請求項３又は請求項４に記載のターゲットの製造方法。
  6. 複数個のメモリ素子によって構成されたメモリを製造する方法であって、
    請求項１〜請求項５のいずれか１項に記載のターゲットの製造方法により、ターゲットを作製する工程と、
    前記ターゲットを使用して、スパッタリングにより、イオン化する元素を含有する、前記メモリ素子のイオン化層を形成する工程とを含む、
    メモリの製造方法。
JP2009175709A 2009-07-28 2009-07-28 ターゲットの製造方法、メモリの製造方法 Active JP5377142B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2009175709A JP5377142B2 (ja) 2009-07-28 2009-07-28 ターゲットの製造方法、メモリの製造方法
TW099121921A TWI507553B (zh) 2009-07-28 2010-07-02 標靶，及其製造方法，記憶體，以及其製造方法
TW104117534A TWI592505B (zh) 2009-07-28 2010-07-02 標靶，及其製造方法，記憶體，以及其製造方法
KR1020100068403A KR20110011545A (ko) 2009-07-28 2010-07-15 타겟 및 그 제조 방법, 메모리 및 그 제조 방법
US12/838,524 US20110027597A1 (en) 2009-07-28 2010-07-19 Target, method for producing the same, memory, and method for producing the same
CN2010102371582A CN101985733B (zh) 2009-07-28 2010-07-21 靶及其制造方法、存储器及其制造方法
US14/174,917 US9419214B2 (en) 2009-07-28 2014-02-07 Target, method for producing the same, memory, and method for producing the same
US15/193,907 US10069066B2 (en) 2009-07-28 2016-06-27 Target, method for producing the same, memory, and method for producing the same
KR1020170004011A KR101800144B1 (ko) 2009-07-28 2017-01-11 타겟 및 그 제조 방법, 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175709A JP5377142B2 (ja) 2009-07-28 2009-07-28 ターゲットの製造方法、メモリの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013194087A Division JP5668819B2 (ja) 2013-09-19 2013-09-19 メモリの製造方法

Publications (2)

Publication Number Publication Date
JP2011026679A JP2011026679A (ja) 2011-02-10
JP5377142B2 true JP5377142B2 (ja) 2013-12-25

Family

ID=43527320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175709A Active JP5377142B2 (ja) 2009-07-28 2009-07-28 ターゲットの製造方法、メモリの製造方法

Country Status (5)

Country Link
US (3) US20110027597A1 (ja)
JP (1) JP5377142B2 (ja)
KR (2) KR20110011545A (ja)
CN (1) CN101985733B (ja)
TW (2) TWI592505B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426839B1 (en) 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法
WO2013035695A1 (ja) * 2011-09-08 2013-03-14 Jx日鉱日石金属株式会社 Ｃｕ－Ｔｅ合金系焼結体スパッタリングターゲット
US9099633B2 (en) 2012-03-26 2015-08-04 Adesto Technologies Corporation Solid electrolyte memory elements with electrode interface for improved performance
JP6059460B2 (ja) * 2012-07-20 2017-01-11 株式会社コベルコ科研 ターゲット組立体
US9412945B1 (en) 2013-03-14 2016-08-09 Adesto Technologies Corporation Storage elements, structures and methods having edgeless features for programmable layer(s)
JP6517184B2 (ja) 2013-03-15 2019-05-22 アデスト テクノロジー コーポレーション 半金属及び／又は半導体の電極を備える不揮発性メモリ
CN103337589B (zh) * 2013-06-27 2015-03-11 合肥工业大学 基于硫属亚铜化合物的准一维纳米阻变存储器与制备方法
CN105917021B (zh) * 2014-03-25 2018-04-17 捷客斯金属株式会社 Sb‑Te基合金烧结体溅射靶
WO2015146311A1 (ja) * 2014-03-28 2015-10-01 Jx日鉱日石金属株式会社 Ａｌ－Ｔｅ－Ｃｕ－Ｚｒ合金からなるスパッタリングターゲット及びその製造方法
KR102226901B1 (ko) * 2014-05-27 2021-03-11 성균관대학교산학협력단 전도성 박막 및 그 제조 방법
KR20170063746A (ko) * 2014-10-09 2017-06-08 제이엑스금속주식회사 Al-Te-Cu-Zr계 합금으로 이루어지는 스퍼터링 타깃 및 그 제조 방법
CN106637105B (zh) * 2016-12-27 2019-05-24 江西科泰新材料有限公司 硫系玻璃或相变储存材料锗砷硒碲靶材的生产工艺
CN109371371A (zh) * 2018-12-10 2019-02-22 有研工程技术研究院有限公司 一种硒砷锗多元合金溅射靶材的制备方法
CN110129759B (zh) * 2019-06-27 2020-12-25 江阴恩特莱特镀膜科技有限公司 一种用于Low-E玻璃的硅铝锆靶材及其制备方法
CN112719275B (zh) * 2021-04-06 2021-07-16 西安斯瑞先进铜合金科技有限公司 一种低温研磨制备钛硅金属粉末的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3132816B2 (ja) 1988-09-19 2001-02-05 三菱マテリアル株式会社 スパッタリング用合金ターゲットの製造方法
EP0666336B1 (en) 1993-07-27 2001-10-17 Kabushiki Kaisha Toshiba Method for producing a high melting point metallic silicide target
DE19612823C2 (de) * 1995-03-31 2001-03-01 Mitsubishi Chem Corp Optisches Aufzeichnungsverfahren
JP2002536840A (ja) 1999-02-11 2002-10-29 アリゾナ ボード オブ リージェンツ プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法
JP2001020065A (ja) 1999-07-07 2001-01-23 Hitachi Metals Ltd スパッタリング用ターゲット及びその製造方法ならびに高融点金属粉末材料
JP3988023B2 (ja) 2001-10-04 2007-10-10 ソニー株式会社 固体撮像素子の製造方法
CN100487838C (zh) * 2001-12-10 2009-05-13 昭和电工株式会社 铌合金、其烧结体以及用其制成的电容器
JP3850783B2 (ja) * 2002-10-08 2006-11-29 Ｔｄｋ株式会社 相変化材料ターゲットおよびその製造方法
JP4001823B2 (ja) 2003-02-04 2007-10-31 デプト株式会社 薄膜形成用スパッタリングターゲット材、薄膜、電極配線層、光学記録媒体、電子部品、電子光学部品及び電子機器
TW201506921A (zh) * 2003-07-24 2015-02-16 Panasonic Corp 資訊記錄媒體及其製造方法
US20070039817A1 (en) * 2003-08-21 2007-02-22 Daniels Brian J Copper-containing pvd targets and methods for their manufacture
JP4766441B2 (ja) * 2003-09-17 2011-09-07 三菱マテリアル株式会社 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット
WO2005083150A1 (ja) * 2004-02-27 2005-09-09 Nippon Mining & Metals Co., Ltd. スパッタリングターゲット並びに光情報記録媒体及びその製造方法
JP2005302264A (ja) 2004-03-18 2005-10-27 Ricoh Co Ltd 相変化型光情報記録媒体及び２層相変化型光情報記録媒体
JP2005290404A (ja) * 2004-03-31 2005-10-20 Mitsubishi Materials Corp 高強度スパッタリングターゲット
JP5088036B2 (ja) * 2007-08-06 2012-12-05 ソニー株式会社 記憶素子および記憶装置
JP4539885B2 (ja) 2007-08-06 2010-09-08 ソニー株式会社 記憶素子および記憶装置
JP2009043873A (ja) 2007-08-08 2009-02-26 Sony Corp 記憶素子および記憶装置
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5377142B2 (ja) 2009-07-28 2013-12-25 ソニー株式会社 ターゲットの製造方法、メモリの製造方法

Also Published As

Publication number Publication date
CN101985733B (zh) 2013-02-13
US20110027597A1 (en) 2011-02-03
TW201534743A (zh) 2015-09-16
KR20110011545A (ko) 2011-02-08
JP2011026679A (ja) 2011-02-10
US20140151624A1 (en) 2014-06-05
CN101985733A (zh) 2011-03-16
KR20170007513A (ko) 2017-01-18
US9419214B2 (en) 2016-08-16
US20160308125A1 (en) 2016-10-20
KR101800144B1 (ko) 2017-11-21
TWI507553B (zh) 2015-11-11
TWI592505B (zh) 2017-07-21
US10069066B2 (en) 2018-09-04
TW201120226A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5377142B2 (ja) ターゲットの製造方法、メモリの製造方法
JP4792714B2 (ja) 記憶素子及び記憶装置
US7675053B2 (en) Memory device comprising a memory layer and a metal chalcogenide ion-source layer
JP5088036B2 (ja) 記憶素子および記憶装置
KR101519696B1 (ko) 기억 소자 및 기억 장치
JP5708930B2 (ja) 記憶素子およびその製造方法ならびに記憶装置
TWI497491B (zh) 記憶體元件及記憶體裝置
WO2004084306A1 (ja) 記憶素子及びこれを用いた記憶装置
KR20110085885A (ko) 기억 소자 및 기억 장치
JP2012182172A (ja) 記憶素子および記憶装置
JP2007189087A (ja) 記憶素子及びその製造方法、記憶装置
JP4465969B2 (ja) 半導体記憶素子及びこれを用いた半導体記憶装置
JP5668819B2 (ja) メモリの製造方法
JP5434967B2 (ja) 記憶素子及び記憶装置
JP4548211B2 (ja) 記憶素子の製造方法、記憶装置の製造方法
JP5103932B2 (ja) 記憶素子及び記憶装置
JP4872526B2 (ja) 記憶装置
JP2007189086A (ja) 記憶素子及びその製造方法、記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250