KR101519696B1 - 기억 소자 및 기억 장치 - Google Patents
기억 소자 및 기억 장치 Download PDFInfo
- Publication number
- KR101519696B1 KR101519696B1 KR1020117004075A KR20117004075A KR101519696B1 KR 101519696 B1 KR101519696 B1 KR 101519696B1 KR 1020117004075 A KR1020117004075 A KR 1020117004075A KR 20117004075 A KR20117004075 A KR 20117004075A KR 101519696 B1 KR101519696 B1 KR 101519696B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion source
- layer
- source layer
- electrode
- resistance
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 57
- 230000015654 memory Effects 0.000 claims abstract description 89
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 30
- 229910052798 chalcogen Inorganic materials 0.000 claims abstract description 18
- 150000001787 chalcogens Chemical class 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 13
- 229910052711 selenium Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 17
- 230000007547 defect Effects 0.000 claims 1
- 239000010949 copper Substances 0.000 abstract description 86
- 229910052751 metal Inorganic materials 0.000 abstract description 26
- 229910052802 copper Inorganic materials 0.000 abstract description 21
- 230000014759 maintenance of location Effects 0.000 abstract description 15
- 230000003252 repetitive effect Effects 0.000 abstract description 11
- 239000011669 selenium Substances 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052717 sulfur Inorganic materials 0.000 abstract description 3
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 abstract description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 abstract description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- 239000011593 sulfur Substances 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 78
- 239000000203 mixture Substances 0.000 description 26
- 239000002184 metal Substances 0.000 description 21
- 230000001133 acceleration Effects 0.000 description 14
- 238000012360 testing method Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910052714 tellurium Inorganic materials 0.000 description 8
- 150000004770 chalcogenides Chemical class 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000010416 ion conductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000002459 sustained effect Effects 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005280 amorphization Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 229910002531 CuTe Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910005829 GeS Inorganic materials 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 229910052957 realgar Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
반복 동작 횟수를 증가시킬 수 있음과 함께, 기입ㆍ소거의 고속 동작 성능과 고속 동작시의 저항값 유지 특성과의 밸런스가 우수한 기억 소자 및 기억 장치를 제공한다. 기억층(5)은 이온 원층(3)을 갖는다. 이온 원층(3)은 S(황), Se(셀레늄) 및 Te(텔루륨)(칼코겐 원소) 등의 이온 전도 재료와 함께, 금속 원소로서 Zr(지르코늄), Cu(구리) 및 Al(알루미늄)을 함유한다. 이온 원층(3) 중의 Al의 함유량은 30 내지 50원자%이다. Zr의 함유량은 7.5 내지 25원자%인 것이 바람직하고, 또한 이온 원층에 포함되는 칼코겐 원소의 합계에 대한 Zr의 조성 비율(=Zr(원자%)/칼코겐 원소의 합계(원자%))은 0.2 내지 0.74의 범위인 것이 보다 바람직하다.
Description
본 발명은 이온 원층을 포함하는 기억층의 전기적 특성의 변화에 의해 2치 또는 2치 이상의 다치 정보를 기억 가능한 기억 소자 및 기억 장치에 관한 것이다.
종래, 전원을 꺼도 정보가 사라지지 않는 불휘발성의 메모리로서, 예를 들어 플래시 메모리, FeRAM(Ferroelectric Random Access Memory)(강유전체 메모리)이나 MRAM(Magnetoresistive Random Access Memory)(자기 기억 소자) 등이 제안되어 있다. 이들 메모리의 경우, 전원을 공급하지 않아도 기입한 정보를 장시간 계속해서 유지하는 것이 가능하게 된다. 그러나, 이들 메모리는 각각 일장일단이 있다. 즉, 플래시 메모리는 집적도가 높지만 동작 속도의 점에서 불리하다. FeRAM은 고집적도화를 위한 미세 가공에 한계가 있고, 또한 제작 프로세스에 있어서 문제가 있다. MRAM은 소비 전력의 문제가 있다.
따라서, 특히 메모리 소자의 미세 가공의 한계에 대하여 유리한, 새로운 타입의 기억 소자가 제안되어 있다. 이 기억 소자는 2개의 전극의 사이에, 어떤 금속을 포함하는 이온 도전체를 끼우는 구조로 한 것이다. 이 기억 소자에서는 2개의 전극 중 어느 한쪽에 이온 도전체 중에 포함되는 금속을 포함시키고 있다. 이에 의해, 2개의 전극간에 전압을 인가한 경우에, 전극 중에 포함되는 금속이 이온 도전체 중에 이온으로서 확산하여, 이온 도전체의 저항값 혹은 캐패시턴스 등의 전기 특성이 변화한다. 예를 들어, 특허문헌 1 및 비특허문헌 1에서는, 이 특성을 이용한 메모리 장치의 구성이 기재되어 있다. 특히, 특허문헌 1에 있어서는, 이온 도전체는 칼코게나이드와 금속의 고용체로 이루어지는 구성이 제안되어 있다. 구체적으로는 AsS, GeS, GeSe에 Ag, Cu, Zn이 고용된 재료로 이루어지고, 2개의 전극 중 어느 한쪽의 전극에는 Ag, Cu, Zn이 포함되어 있다.
닛께이 일렉트로닉스 2003.1.20호(제104쪽)
그러나, 상술한 구성의 기억 소자에서는, 이온 도전체의 저항값이 저저항인 기억 상태(예를 들어, 「1」), 혹은 고저항값의 소거 상태(예를 들어 「0」)에서 장시간에 걸쳐 방치한 경우나, 실온보다도 높은 온도 분위기에서 방치한 경우에는, 저항값이 변화하여 정보를 유지하지 못하게 된다고 하는 문제가 있다. 이와 같이 정보 유지 능력(저항값 유지 특성)이 낮으면, 불휘발성 메모리에 사용하는 소자 특성으로서는 불충분하다.
또한, 간단히 고저항 상태 「0」, 저저항 상태 「1」뿐만 아니라, 예를 들어 고저항 상태를 수백MΩ, 저저항 상태를 수kΩ로 하여, 그 중간적인 임의의 값의 저항값을 유지하는 것이 가능하게 되면, 메모리의 동작 마진이 넓어질 뿐만 아니라, 다치 기록이 가능하게 된다. 예를 들어, 4개의 저항 상태를 기억할 수 있으면 2비트/소자, 16의 저항값을 기억할 수 있으면 3비트/소자의 정보를 기억할 수 있고, 메모리의 용량을 각각 2배, 3배로 향상시킬 수 있다.
그러나, 종래의 기억 소자에서는, 예를 들어 변화할 수 있는 저항값 범위가 수kΩ 내지 수100MΩ인 경우, 저저항 상태에서 유지 가능한 저항값은 약 10kΩ 이하, 고저항 상태에서 유지 가능한 저항값은 약 1MΩ 이상이며, 고저항과 저저항 상태의 중간적인 저항값의 유지가 곤란하여, 다치 기억의 실현은 곤란하다고 하는 문제가 있었다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 제1 목적은 반복 동작 횟수를 증가시킬 수 있음과 함께, 기입ㆍ소거의 고속 동작 성능과 고속 동작시의 저항값 유지 특성과의 밸런스가 우수한 기억 소자 및 기억 장치를 제공하는 데에 있다.
본 발명의 제2 목적은 다치 기억을 가능하게 하여, 대용량화에 적합한 기억 소자 및 기억 장치를 제공하는 데에 있다.
본 발명의 기억 소자는, 제1 전극 및 제2 전극과, 제1 전극과 제2 전극의 사이에 형성됨과 함께 이온 원층을 갖는 기억층을 구비하고, 이온 원층은 Te, S 및 Se 중 적어도 1종의 칼코겐 원소와 함께, 적어도 Zr 및 Al을 포함하고, 이온 원층 중의 Al의 함유량을 30원자% 이상 50원자% 이하의 범위로 한 것이다.
본 발명의 기억 소자에서는, 이온 원층 중에 Zr과 함께 Cu를 포함하는 것이 바람직하고, 또한 이온 원층 중의 Zr의 함유량은 7.5원자% 이상 26원자% 이하의 범위인 것이 바람직하고, 또한 이온 원층에 포함되는 칼코겐 원소의 합계에 대한 Zr의 조성 비율(=Zr(원자%)/칼코겐 원소의 합계(원자%))은 0.2 이상 0.74 이하의 범위인 것이 바람직하다. 또한, 이온 원층에는 Ge를 포함하여도 되며, 그 경우의 이온 원층 중의 Ge의 함유량은 15원자% 이하로 한다. 이와 같은 구성에 의해, 구성 원소의 역할을 최대한 발휘시킬 수 있다.
본 발명의 기억 장치는, 제1 전극과 제2 전극의 사이에 이온 원층을 포함하는 기억층을 갖는 기억층의 전기적 특성의 변화에 의해 정보를 기억하는 복수 기억 소자와, 복수의 기억 소자에 대하여 선택적으로 전압 또는 전류의 펄스를 인가하는 펄스 인가 수단을 구비한 것이며, 기억 소자로서 상기 본 발명의 기억 소자를 사용한 것이다.
본 발명의 기억 소자 또는 기억 장치에서는, 초기 상태(고저항 상태)의 소자에 대하여 「정방향」(예를 들어 제1 전극측을 마이너스 전위, 제2 전극측을 플러스 전위)의 전압 또는 전류 펄스가 인가되면, 제1 전극측에 Zr을 포함하는 금속 원소의 도전 경로가 형성되어 저저항 상태가 된다. 이 저저항의 상태의 소자에 대하여 「부방향」(예를 들어 제1 전극측을 플러스 전위, 제2 전극측을 마이너스 전위)에 전압 펄스가 인가되면, 상기 금속의 도전 경로가 산화하여 이온 원층 중에 용해하거나, 혹은 또한 이온 원층 중에 존재하는 Zr 등의 첨가 원소가 애노드극 상에 산화막을 형성하여, 고저항의 상태로 변화한다.
여기에서는 도전 경로를 구성하는 Zr은, 이온 전도 재료(예를 들어 칼코게나이드)에 대하여 비교적 용해하기 어렵기 때문에, 한번 기입 상태, 즉 저저항 상태가 된 경우에는, 저저항 상태를 유지하기 쉬워진다. 한편, 소거시의 고저항 상태에 있어서도, Zr이 다시 이온 원층 중에 이온(양이온)으로서 용해되어 있는 경우에는, Zr은 적어도 Cu 등의 다른 원소보다도 이온 이동도가 낮으므로, 온도 상승이 있었다고 하여도, 또한 장기간 방치하였다고 하여도 움직이기 어렵고, 캐소드극 상에 있어서 금속 상태로 석출되는 일이 일어나기 어렵다. 혹은, Zr 산화물은 칼코게나이드 전해질 중에서 안정하여, 산화물이 열화하기 어려우므로, 실온보다도 고온 상태나 장시간에 걸쳐 유지한 경우에도 고저항 상태를 유지한다. 또한, Al은 애노드극 상에 있어서 산화 피막을 형성하기 때문에, 이에 의해 고저항 상태가 유지됨과 함께, 고저항막의 자기 재생의 관점에서 반복 동작 특성이 향상된다. 또한, Zr에 Cu를 조합함으로써, 비정질화가 촉진됨과 함께, 이온 원층의 미세 구조를 균일하게 유지하기 때문에, 저항값 유지 특성이 보다 향상된다.
본 발명의 기억 소자 또는 기억 장치에 따르면, 이온 원층에 칼코겐 원소와 함께, 적어도 Zr 및 Al을 포함하고, 그 Al의 함유량을 30 내지 50원자%로 하였으므로, 반복 동작 횟수가 증가함과 함께, 기입ㆍ소거의 고속 동작 성능과, 고속 동작시의 저항값 유지 특성과의 상반의 관계를 해소하여, 양쪽 성능의 밸런스가 우수한 기억 소자를 제공하는 것이 가능하게 된다. 또한, 저항값의 유지 특성이 향상되기 때문에, 예를 들어 저저항 상태로부터 고저항 상태로 변화시킬 때의 소거 전압을 조정함으로써, 고저항 상태와 저저항 상태의 사이의 중간적인 상태를 만들어 낼 수 있다. 따라서, 다치 기억이 가능하게 되어, 대용량화를 실현하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에 관한 기억 소자의 구성을 도시하는 단면도.
도 2는 도 1의 기억 소자를 사용한 메모리 셀 어레이의 개략 구성을 도시하는 단면도.
도 3은 동일하게 메모리 셀 어레이의 평면도.
도 4는 샘플 1, 14에서의 고속 동작시의 반복 특성을 나타내는 도면.
도 5는 샘플 1에서의 기입 상태 및 소거 상태의 저항값의 소거 전압 의존성을 나타내는 특성도.
도 6은 샘플 2 내지 5에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 7은 샘플 6 내지 9에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 8은 샘플 10 내지 12에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 9는 샘플 13 내지 15에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 10은 샘플 20 내지 22에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 11은 샘플 23 내지 25에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 12는 샘플 30 내지 32에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 13은 샘플 33 내지 35에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 14는 Cu, Zr 및 Te의 최적의 조성 영역을 나타내는 도면.
도 15는 샘플 40, 41, 4에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 16은 샘플 42, 43에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 17은 샘플 13, 1, 51, 52에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 2는 도 1의 기억 소자를 사용한 메모리 셀 어레이의 개략 구성을 도시하는 단면도.
도 3은 동일하게 메모리 셀 어레이의 평면도.
도 4는 샘플 1, 14에서의 고속 동작시의 반복 특성을 나타내는 도면.
도 5는 샘플 1에서의 기입 상태 및 소거 상태의 저항값의 소거 전압 의존성을 나타내는 특성도.
도 6은 샘플 2 내지 5에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 7은 샘플 6 내지 9에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 8은 샘플 10 내지 12에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 9는 샘플 13 내지 15에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 10은 샘플 20 내지 22에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 11은 샘플 23 내지 25에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 12는 샘플 30 내지 32에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 13은 샘플 33 내지 35에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 14는 Cu, Zr 및 Te의 최적의 조성 영역을 나타내는 도면.
도 15는 샘플 40, 41, 4에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 16은 샘플 42, 43에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
도 17은 샘플 13, 1, 51, 52에서의 유지 가속 시험 전후의 저항값 변화를 플롯한 산포도와 반복 특성을 나타내는 도면.
이하, 본 발명의 실시 형태에 대하여, 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태에 관한 기억 소자(10)의 단면 구성도이다. 이 기억 소자(10)는, 하부 전극(1)(제1 전극)과 상부 전극(4)(제2 전극)의 사이에 기억층(5)을 갖는 것이다. 여기서, 하부 전극(1)은, 예를 들어 후술(도 2)하는 바와 같이 CMOS(Complementary Metal Oxide Semiconductor) 회로가 형성된 실리콘 기판(11) 상에 설치되고, CMOS 회로 부분과의 접속부로 되어 있다.
하부 전극(1)에는, 반도체 프로세스에 사용되는 배선 재료, 예를 들어 W(텅스텐), WN(질화텅스텐), Cu(구리), Al(알루미늄), Mo(몰리브덴), Ta(탄탈) 및 실리사이드 등을 사용할 수 있다. 또한, Cu 등의 전계에서 이온 전도가 발생할 가능성이 있는 재료를 사용하는 경우에는, Cu 등의 전극 상을 W, WN, TiN(질화티타늄), TaN(질화탄탈) 등의 이온 전도나 열확산하기 어려운 재료로 피복하도록 하여도 된다.
기억층(5)은 고저항층(2) 및 이온 원층(3)에 의해 구성되어 있다. 이온 원층(3)은, 양이온화 가능한 금속 원소로서 Zr(지르코늄) 및 Cu(구리), 음이온화하는 이온 전도 재료로서 S(황), Se(셀레늄) 및 Te(텔루륨)로 이루어지는 칼코게나이드 원소 중 1종 혹은 2종 이상의 조합, 또한 소거시에 산화물을 형성하는 원소로서 Al(알루미늄) 및 Ge(게르마늄)를 함유하고 있다. 구체적으로는, 이온 원층(3)은, 예를 들어 ZrTeAl, ZrTeAlGe, CuZrTeAl, CuZrTeAlGe의 조성의 이온 원층 재료를 사용할 수 있다. 또한, 이 이외에도 다른 원소, 예를 들어 Si(규소)를 포함하여도 된다.
이온 원층(3) 중의 Al의 함유량은 30 내지 50원자%이다. 또한, 이온 원층(3) 중의 Zr의 함유량은 7.5 내지 26원자%인 것이 바람직하고, 또한 이온 원층(3)에 포함되는 칼코겐 원소의 합계에 대한 Zr의 조성 비율(=Zr(원자%)/칼코겐 원소의 합계(원자%))은 0.2 내지 0.74의 범위인 것이 바람직하다. 또한, 이온 원층(3) 중의 Ge의 함유량은 15원자% 이하인 것이 바람직하다. 이와 같이 구성함으로써 각 구성 원소의 역할을 최대한 발휘할 수 있다. 그 상세에 대해서는 후술한다.
고저항층(2)은, Zr 혹은 Zr과 Cu, Al-칼코게나이드로 이루어지는 이온 원층(3)과 접해 있어도 안정된 절연체 혹은 반도체이면 어떤 물질이라도 사용할 수 있지만, 바람직하게는 Gd(가돌리늄) 등의 희토류 원소, Al, Mg(마그네슘), Ta, Si(실리콘) 및 Cu 중 적어도 1종을 포함하는 산화물 혹은 질화물 등이 좋다. 또한, 고저항층(2)은 본 발명에서는 필수가 아니지만, 정보의 유지 특성을 안정화시키기 위해서는 고저항층(2)을 형성하는 것이 바람직하며, 그 경우에는 도 1에 도시한 바와 같이 하부 전극(1)측에 접하도록 형성한다.
상부 전극(4)에는 하부 전극(1)과 마찬가지로 공지의 반도체 배선 재료를 사용할 수 있다.
본 실시 형태의 기억 소자(10)에서는, 상기 하부 전극(1) 및 상부 전극(4)을 통하여 도시하지 않은 전원(펄스 인가 수단)으로부터 전압 펄스 혹은 전류 펄스를 인가하면, 기억층(5)의 전기적 특성, 예를 들어 저항값이 변화하는 것이며, 이에 의해 정보의 기입, 소거, 또한 판독이 행해진다. 이하, 그 동작을 구체적으로 설명한다.
우선, 상부 전극(4)이 예를 들어 플러스 전위, 하부 전극(1)측이 마이너스 전위가 되도록 하여 기억 소자(10)에 대하여 플러스 전압을 인가한다. 이에 의해 이온 원층(3)으로부터 Cu 및 Zr의 양이온이 이온 전도하여, 하부 전극(1)측에서 전자와 결합하여 석출되고, 그 결과, 하부 전극(1)과 기억층(5)의 계면에 금속 상태로 환원된 저저항의 Zr 및 Cu 도전 경로(필라멘트)가 형성된다. 혹은, 고저항층(2) 중에 도전 경로가 형성된다. 따라서, 기억층(5)의 저항값이 낮아져, 초기 상태의 고저항 상태로부터 저저항 상태로 변화한다.
그 후, 플러스 전압을 제거하여 기억 소자(10)에 걸리는 전압을 없애도, 저저항 상태가 유지된다. 이에 의해 정보가 기입되게 된다. 한번만 기입이 가능한 기억 장치, 소위, PROM(Programmable Read Only Memory)에 사용하는 경우에는, 상기한 기록 과정만으로 기록은 완결된다. 한편, 소거가 가능한 기억 장치, 즉 RAM(Random Access Memory) 혹은 EEPROM(Electronically Erasable and Programmable Read Only Memory) 등에의 응용에는 소거 과정이 필요한데, 소거 과정에 있어서는 상부 전극(4)이 예를 들어 마이너스 전위, 하부 전극(1)측이 플러스 전위가 되도록, 기억 소자(10)에 대하여 마이너스 전압을 인가한다. 이에 의해, 기억층(5) 내에 형성되어 있던 도전 경로의 Zr 및 Cu가 산화하여 이온화하고, 이온 원층(3)에 용해 혹은 Te 등과 결합하여 Cu2Te, CuTe 등의 화합물을 형성한다. 그러면, Zr 및 Cu에 의한 도전 경로가 소멸 또는 감소하여 저항값이 높아진다. 혹은, 또한 이온 원층(3) 중에 존재하는 Al이나 Ge 등의 첨가 원소가 애노드극 상에 산화막을 형성하여, 고저항의 상태로 변화한다.
그 후, 마이너스 전압을 제거하여 기억 소자(10)에 걸리는 전압을 없애도, 저항값이 높아진 상태로 유지된다. 이에 의해, 기입된 정보를 소거하는 것이 가능하게 된다. 이러한 과정을 반복함으로써, 기억 소자(10)에 정보의 기입과 기입된 정보의 소거를 반복하여 행할 수 있다.
그리고, 예를 들어 저항값이 높은 상태를 「0」의 정보에, 저항값이 낮은 상태를 「1」의 정보에 각각 대응시키면, 플러스 전압의 인가에 의한 정보의 기록 과정에서 「0」에서 「1」로 바꾸고, 마이너스 전압의 인가에 의한 정보의 소거 과정에서 「1」에서 「0」으로 바꿀 수 있다.
기록 데이터를 복조하기 위해서는, 초기의 저항값과 기록 후의 저항값의 비는 클수록 바람직하다. 단, 고저항층(2)의 저항값이 지나치게 큰 경우에는, 기입, 즉 저저항화하는 것이 곤란해지고, 기입 임계값 전압이 지나치게 커지기 때문에, 초기 저항값은 1GΩ 이하로 조정된다. 고저항층(2)의 저항값은, 예를 들어 고저항층(2)을 희토류 원소의 산화물로 형성하는 경우에는, 그 두께나 포함되는 산소의 양 등에 의해 제어하는 것이 가능하다. 또한, 고저항층(2)을 형성하지 않는 경우에는, 소거 전류 및 전압에 의해 제어할 수 있다.
상술한 바와 같이 본 실시 형태의 기억 소자(10)에서는, 기억층(5)을, 고저항층(2)과, 금속 원소로서 Zr, Cu, Al을 함유하는 이온 원층(3)에 의해 구성하도록 하였으므로, 상부 전극(4) 및 하부 전극(1)에 전압 또는 전류 펄스를 인가함으로써 정보를 기입하고, 또한 기입된 정보를 소거하는 것이 가능하게 된다.
여기서, 본 실시 형태에 있어서는, 상술한 Zr, Cu, Al을 함유하는 이온 원층(3)을 갖기 때문에, 종래의 기억 소자에 비하여 광범위한 저항값 유지 성능, 기입ㆍ소거의 고속 동작 성능이 향상됨과 함께 반복 횟수가 증가한다. 이하, 그 이유에 대하여 설명한다.
본 실시 형태에서는, 이온 원층(3) 중에 Zr, 혹은 Zr 및 Cu가 포함되어 있으므로, 이들 Zr, Cu가 이온화 원소로서 작용하고, Zr, 혹은 Zr 및 Cu가 혼재한 도전 경로가 형성된다. Zr은 기입 동작시에 캐소드 전극 상에서 환원됨과 함께, 기입 후의 저저항 상태에서는 금속 상태의 필라멘트를 형성한다고 생각된다. Zr이 환원된 금속 필라멘트는, S, Se 및 Te의 칼코겐 원소를 포함하는 이온 원층(3) 중에 있어서 비교적 용해하기 어렵기 때문에, 한번 기입 상태, 즉 저저항 상태가 된 경우에는, Cu 단독의 도전 경로의 경우보다도 저저항 상태를 유지하기 쉽다. Cu는 기입 동작에 의해 금속 필라멘트로서 형성된다. 단, 금속 상태의 Cu는 칼코겐 원소를 포함하는 이온 원층 중에 있어서 용해하기 쉽고, 기입 전압 펄스가 인가되어 있지 않은 상태(데이터 유지 상태)에서는, 다시 이온화하여 고저항 상태로 천이하게 된다. 그로 인해 충분한 데이터 유지 성능이 얻어지지 않는다. 한편, Zr과 적당량의 Cu를 조합하는 것은, 비정질화를 촉진함과 함께, 이온 원층(3)의 미세 구조를 균일하게 유지하기 때문에, 저항값의 유지 성능의 향상에 기여한다.
또한, 소거시의 고저항 상태의 유지에 관해서도, Zr을 포함하고 있는 경우, 예를 들어 Zr의 도전 경로가 형성되고, 다시 이온 원층(3) 중에 이온으로서 용해되어 있는 경우에는, Zr은 적어도 Cu보다도 이온 이동도가 낮으므로, 온도가 상승하여도, 혹은 장기간의 방치에서도 움직이기 어렵다. 그 때문에 캐소드극 상에서 금속 상태에서의 석출이 일어나기 어렵다. 혹은, Zr 산화물은 칼코게나이드 전해질중에서 안정하므로, 산화물이 열화하기 어렵고, 실온보다도 고온 상태나 장시간에 걸쳐 유지한 경우에도 고저항 상태를 유지한다.
또한, 이온 원층(3)에 포함되는 Al은, 소거 동작에 의해 애노드 전극이 낮은 전위로 바이어스된 경우, 고체 전해질적으로 움직이는 이온 원층(3)과 애노드극의 계면에 있어서 안정된 산화막을 형성함으로써 고저항 상태(소거 상태)를 안정화한다. 더불어, 고저항막의 자기 재생의 관점에서 반복 횟수의 증가에도 기여한다. 또한, Al 외에 마찬가지의 작용을 나타내는 Ge 등을 포함하여도 된다.
이와 같이 본 실시 형태에서는, 이온 원층(3)에 칼코겐 원소, Zr 혹은 Zr과 Cu와 함께 Al을 함유하도록 하였으므로, 상술한 바와 같이 광범위한 저항값을 유지할 수 있는 것이며, 예를 들어 저저항으로부터 고저항으로 변화시킬 때의 소거 전압을 조정하여 고저항 상태와 저저항 상태의 사이의 중간적인 상태를 만들어 내면, 그 상태를 안정되게 유지할 수 있다. 따라서, 2치뿐만 아니라 다치의 메모리를 실현하는 것이 가능하게 된다.
그런데, 이러한 전압을 인가하는 기입ㆍ소거 동작 특성과, 저항값의 유지 특성과, 반복 동작 횟수와 같은 메모리 동작 상의 중요한 여러 특성은, Zr, Cu 및 Al, 나아가 Ge의 첨가량에 따라 상이하다.
예를 들어, Zr은 그 함유량이 지나치게 많으면, 이온 원층(3)의 저항값이 지나치게 내려가 이온 원층(3)에 유효한 전압을 인가할 수 없거나, 혹은 칼코게나이드층 중에 Zr을 용해하는 것이 곤란해진다. 그로 인해, 특히 소거하기 어려워지고, Zr 첨가량에 따라서 소거의 임계값 전압이 상승해 가며, 또한 지나치게 많은 경우에는 기입, 즉 저저항화도 곤란해진다. 한편, Zr 첨가량이 지나치게 적으면, 전술한 바와 같은 광범위한 저항값의 유지 특성을 향상시키는 효과가 적어진다. 따라서, 이온 원층(3) 중의 Zr의 함유량은 7.5 이상인 것이 바람직하고, 더욱 바람직하게는 26원자% 이하이다.
또한, Cu는 적당량을 이온 원층(3)에 첨가한 경우, 비정질화를 촉진하기는 하지만, 지나치게 많으면 금속 상태의 Cu는 칼코겐 원소를 포함하는 이온 원층 중에서의 안정성이 충분하지 않기 때문에 기입 유지 특성이 악화되거나, 기입 동작의 고속성에 악영향이 보여진다. 한편, Zr과 Cu의 조합은 비정질을 형성하기 쉽고, 이온 원층(3)의 미세 구조를 균일하게 유지한다고 하는 효과를 갖는다. 이에 의해, 반복 동작에 의한 이온 원층(3) 중의 재료 성분의 불균일화를 방지하기 때문에, 반복 횟수가 증가함과 함께 유지 특성도 향상된다. 상술한 범위 내에서 충분히 Zr량을 함유하고 있는 경우에는, Cu의 도전 경로가 이온 원층 중에 재용해하였다고 하여도, 금속 Zr에 의한 도전 경로가 잔존하고 있다고 생각되기 때문에 기입 유지 특성에의 영향은 보여지지 않는다. 또한, 필시 괴리하여 이온화한 상태의 양이온과 음이온의 전하량의 당량 관계가 지켜져 있으면 되므로, Cu의 바람직한 첨가량은 이온의 전하의 당량비가,
{(Zr 최대 이온 가수×몰수 또는 원자%)+(Cu 이온 가수×몰수 또는 원자%)}/(칼코겐 원소의 이온 가수×몰수 또는 원자%)=0.5 내지 1.5
의 범위 내이면 된다고 생각된다.
단, 본 실시 형태의 기억 소자(10)에서는, 실질적으로는 Zr과 Te의 조성비에 특성이 크게 의존하고 있다. 그로 인해, Zr과 Te의 조성비는,
Zr 조성비(원자%)/Te 조성비(원자%)=0.2 내지 0.74
의 범위에 있는 것이 바람직하다. 이것에 대해서는 반드시 명백하지는 않지만, Zr에 비하여 Cu의 괴리도가 낮은 것, 이온 원층(3)의 저항값이 Zr과 Te의 조성비에 의해 결정되는 것으로부터, 상기의 범위에 있는 경우에만 적합한 저항값이 얻어지므로, 기억 소자(10)에 인가한 바이어스 전압이 고저항층(2)의 부분에 유효하게 인가되기 때문이라고 생각된다.
상기의 범위에서 어긋나는 경우, 예를 들어 당량비가 지나치게 큰 경우에는, 양이온과 음이온의 균형이 취해지지 않고, 존재하는 금속 원소 중, 이온화하지 않는 원소의 양이 증대한다. 그 때문에 소거 동작시에 기입 동작에서 발생한 도전 경로가 효율적으로 제거되기 어렵다고 생각된다. 마찬가지로, 당량비가 지나치게 작아 음이온 원소가 과잉으로 존재하는 경우에는, 기입 동작에서 발생한 금속 상태의 도전 경로가 금속 상태로 존재하기 어려워지기 때문에, 기입 상태의 유지 성능이 저하한다고 생각된다.
또한, Al의 함유량이 지나치게 많으면, Al 이온의 이동이 발생하기 쉬워져, Al 이온의 환원에 의해 기입 상태가 만들어지게 된다. Al은 칼코게나이드의 고체 전해질 중에서 금속 상태의 안정성이 낮으므로, 저저항의 기입 상태의 유지 성능이 저하한다. 한편, Al량이 지나치게 적으면, 소거 동작 그 자체나 고저항 영역의 유지 특성을 향상시키는 효과가 낮아져 반복 횟수가 감소한다. 따라서, Al의 함유량은 30원자% 이상인 것이 바람직하고, 더욱 바람직하게는 50원자% 이하이다.
Ge는 반드시 포함되어 있지 않아도 되지만, Ge 함유량이 지나치게 많은 경우에는 기입 유지 특성이 열화하기 때문에, Ge를 첨가하는 경우의 함유량은 15원자% 이하인 것이 바람직하다.
또한, 본 실시 형태에서는 기억층(5)의 고온 열처리시의 막 박리를 억제하는 등의 목적에서, 그 밖의 원소를 첨가할 수도 있다. 예를 들어, 실리콘(Si)은 유지 특성의 향상도 동시에 기대할 수 있는 첨가 원소이며, 이온 원층(3)에 Zr과 함께 첨가하는 것이 바람직하다. 단, Si 첨가량이 지나치게 적으면 막 박리 방지 효과를 기대할 수 없게 되고, 지나치게 많으면 양호한 메모리 동작 특성을 얻을 수 없으므로, 이온 원층(3) 중의 Si의 함유량은 10 내지 45원자% 정도의 범위 내인 것이 바람직하다. 이러한 형태로 기억 소자를 형성함으로써, 모든 저항 범위에서의 유지 특성을 크게 향상시킬 수 있고, 나아가 대폭적인 유지 특성의 향상에 의해 다치 기록도 가능하게 된다.
이하, 본 실시 형태의 기억 소자(10)의 제조 방법에 대하여 설명한다.
우선, 선택 트랜지스터 등의 CMOS 회로가 형성된 기판 상에, 예를 들어 W로 이루어지는 하부 전극(1)을 형성한다. 그 후, 필요하면 역 스퍼터링 등에 의해, 하부 전극(1)의 표면 상의 산화물 등을 제거한다. 이어서, Gd 산화막으로 이루어지는 고저항층(2)을 형성한다. 예를 들어, Gd 타깃을 사용하여, 금속 Gd막을 예를 들어 막 두께 1nm로 성막한 후에, 산소 플라즈마에 의해 산화한다. 이어서, 이온 원층(3), 예를 들어 CuZrTeAlGe막을 DC 마그네트론 스퍼터링에 의해 형성한다. 이어서, 상부 전극(4)으로서 예를 들어 W(텅스텐)막을 성막한다. 이와 같이 하여 적층막을 형성한다.
그 후, 이 적층막의 각 층 중, 고저항층(2), 이온 원층(3) 및 상부 전극(4)을 플라즈마 에칭 등에 의해 패터닝한다. 플라즈마 에칭 외에는 이온 밀링, RIE(Reactive Ion Etching; 반응성 이온 에칭) 등의 에칭 방법을 사용하여 패터닝을 행할 수도 있다. 이어서, 상부 전극(4)에 접속하도록 배선층을 형성하고, 모든 기억 소자(10)와 공통 전위를 얻기 위한 콘택트부를 접속한다. 이어서, 적층막에 대하여 열처리를 실시한다. 이와 같이 하여 기억 소자(10)를 제조할 수 있다.
이상과 같이, 본 실시 형태의 기억 소자(10)에서는, 이온 원층(3)에 칼코겐 원소 외에 금속 원소로서 Zr, Cu 및 Al, 나아가 Ge가 포함되어 있으므로, 데이터 유지 특성이 우수하다. 또한, 미세화해 간 경우, 트랜지스터의 전류 구동력이 작아진 경우에 있어서도, 정보의 유지가 가능하다. 따라서, 이 기억 소자(10)를 사용하여 기억 장치를 구성함으로써 고밀도화 및 소형화를 도모할 수 있다. 또한, 하부 전극(1), 고저항층(2), 이온 원층(3) 및 상부 전극(4)의 각 층 모두 스퍼터링이 가능한 재료로 구성하는 것이 가능하며, 제조 프로세스도 간소화된다. 즉, 각 층의 재료에 적응한 조성으로 이루어지는 타깃을 사용하여, 순차적으로 스퍼터링을 행하면 된다. 또한, 동일한 스퍼터링 장치 내에서 타깃을 교환함으로써, 연속하여 성막하는 것도 가능하다.
상기 기억 소자(10)를 다수, 예를 들어 열 형상이나 매트릭스 형상으로 배열 함으로써, 기억 장치(메모리)를 구성할 수 있다. 이때, 각 기억 소자(10)에, 필요에 따라, 소자 선택용의 MOS 트랜지스터, 혹은 다이오드를 접속하여 메모리 셀을 구성하고, 또한, 배선을 통하여 감지 증폭기, 어드레스 디코더, 기입ㆍ소거ㆍ판독 회로 등에 접속하면 된다.
도 2 및 도 3은 다수의 기억 소자(10)를 매트릭스 형상으로 배치한 기억 장치(메모리 셀 어레이(20))의 일례를 도시한 것이며, 도 2는 단면 구성, 도 3은 평면 구성을 각각 도시하고 있다. 이 메모리 셀 어레이(20)에서는 각 기억 소자(10)에 대하여, 그 하부 전극(1)측에 접속되는 배선과, 그 상부 전극(4)측에 접속되는 배선을 교차하도록 설치하고, 예를 들어 이들 배선의 교차점 부근에 각 기억 소자(10)가 배치되어 있다. 또한, 예를 들어 상부 전극(4)측에 접속된 배선이 어레이 전체에 공통되게 형성된다.
보다 구체적으로는, 각 기억 소자(10)는 고저항층(2), 이온 원층(3) 및 상부 전극(4)의 각 층을 공유하고 있다. 즉, 고저항층(2), 이온 원층(3) 및 상부 전극(4) 각각은 각 기억 소자(10)에 공통의 층(동일층)에 의해 구성되어 있다. 이 중 공통으로 형성된 상부 전극(4)이 플레이트 전극(PL)이 된다. 한편, 하부 전극(1)은 메모리 셀마다 개별적으로 형성되어 있고, 이에 의해 각 메모리 셀이 전기적으로 분리되어 있다. 이 메모리 셀마다의 하부 전극(1)에 의해, 각 하부 전극(1)에 대응한 위치에 각 메모리 셀의 기억 소자(10)가 규정된다. 하부 전극(1)은 각각 대응하는 셀 선택용의 MOS 트랜지스터(Tr)에 접속되어 있고, 각 기억 소자(10)는 이 MOS 트랜지스터(Tr)의 상방에 형성되어 있다. MOS 트랜지스터(Tr)는, 반도체 기판(11) 내의 소자 분리층(12)에 의해 분리된 영역에 형성된 소스/드레인 영역(13)과 게이트 전극(14)에 의해 구성되어 있다. 게이트 전극(14)의 벽면에는 사이드 월 절연층이 형성되어 있다. 게이트 전극(14)은, 기억 소자(10)의 한쪽의 어드레스 배선인 워드선(WL)을 겸하고 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(13)의 한쪽과, 기억 소자(10)의 하부 전극(1)이 플러그층(15), 금속 배선층(16) 및 플러그층(17)을 통하여 전기적으로 접속되어 있다. MOS 트랜지스터(Tr)의 소스/드레인 영역(13)의 다른 쪽은, 플러그층(15)을 통하여 금속 배선층(16)에 접속되어 있다. 금속 배선층(16)은, 기억 소자의 다른 쪽의 어드레스 배선인 비트선(BL)(도 3 참조)에 접속되어 있다. 또한, 도 3에 있어서는, MOS 트랜지스터(Tr)의 액티브 영역(18)을 쇄선으로 나타내고 있고, 콘택트부(21)는 기억 소자(10)의 하부 전극(1), 콘택트부(22)는 비트선(BL)에 각각 접속되어 있다.
이 메모리 셀 어레이(20)에서는, 워드선(WL)에 의해 MOS 트랜지스터(Tr)의 게이트를 온 상태로 하여, 비트선(BL)에 전압을 인가하면, MOS 트랜지스터(Tr)의 소스/드레인을 통하여, 선택된 메모리 셀의 하부 전극(1)에 전압이 인가된다. 여기서, 하부 전극(1)에 인가된 전압의 극성이, 상부 전극(4)(플레이트 전극(PL))의 전위에 비하여 마이너스 전위인 경우에는, 상술한 바와 같이 기억 소자(10)의 저항값이 저저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 정보가 기입된다. 이어서, 하부 전극(1)에, 상부 전극(4)(플레이트 전극(PL))의 전위에 비하여 플러스 전위의 전압을 인가하면, 기억 소자(10)의 저항값이 다시 고저항 상태로 천이한다. 이에 의해 선택된 메모리 셀에 기입된 정보가 소거된다. 기입된 정보의 판독을 행하기 위해서는, 예를 들어 MOS 트랜지스터(Tr)에 의해 메모리 셀을 선택하고, 그 셀에 대하여 소정의 전압 또는 전류를 인가한다. 이때의 기억 소자(10)의 저항 상태에 따라 상이한 전류 또는 전압을, 비트선(BL) 혹은 플레이트 전극(PL)의 끝에 접속된 감지 증폭기 등을 통하여 검출한다. 또한, 선택한 메모리 셀에 대하여 인가하는 전압 또는 전류는, 기억 소자(10)의 저항값의 상태가 천이하는 전압 등의 임계값보다도 작게 한다.
본 실시 형태의 기억 장치는, 상술한 바와 같이 각종 메모리 장치에 적용할 수 있다. 예를 들어, 한번만 기입이 가능한 PROM(Programmable Read Only Memory), 전기적으로 소거가 가능한 EEPROM(Erasable Programmable Read Only Memory), 혹은 고속으로 기입ㆍ소거ㆍ재생이 가능한, 소위 RAM 등, 어느 메모리 형태에서도 적용이 가능하다.
<실시예>
이하, 본 발명의 구체적인 실시예에 대하여 설명한다.
상술한 실시 형태의 기억 소자(10) 및 메모리 셀 어레이(20)의 이하와 같은 각종 샘플을 제작하고, 그 특성을 조사하였다.
(샘플 1)
우선, 도 2 및 도 3에 도시한 바와 같이, 반도체 기판(11)에 MOS 트랜지스터(Tr)를 형성하였다. 계속해서, 반도체 기판(11)의 표면을 덮도록 절연층을 형성하고, 이 절연층에 비아 홀을 형성하였다. 계속해서, CVD(Chemical Vapor Deposition)법에 의해 비아 홀의 내부를, W(텅스텐)로 이루어지는 전극재로 충전하고, 그 표면을 CMP(Chemical Mechanical Polishing)법에 의해 평탄화하였다. 그리고, 이들 공정을 반복함으로써, 플러그층(15), 금속 배선층(16), 플러그층(17) 및 하부 전극(1)을 형성하고, 또한 하부 전극(1)을 메모리 셀마다 패터닝하였다. 이 하부 전극(1)의 개구부의 크기는 직경 300nm로 하였다. 이어서, 하부 전극(1)의 상면의 산화물을 제거하기 위하여, RF 전원을 사용한 역 스퍼터링에 의해 1nm 정도 에칭하였다. 이때, 하부 전극(1)의 표면을 절연층과 실질적으로 동일한 높이가 되도록 평탄화하였다. 이어서, DC 마그네트론 스퍼터링에 의해 막 두께 1.0nm의 금속 Gd막을 형성하고, 또한 챔버압 1mTorr(0.133Pa), O2 분위기, 투입 전력 500W의 조건의 RF 플라즈마에 의해 Gd막을 10초간 산화하고, 이 Gd 산화물을 고저항층(2)으로 하였다.
이어서, 이온 원층(3)으로서 CuZrTeAlGe막을 45nm 퇴적하였다. 그 조성은 Cu 11%-Zr 11%-Te 29%-Al 42%-Ge 7%(원자%)로 하였다. 또한, 이온 원층(3) 상에 상부 전극(4)으로서 W막을 막 두께 20nm로 형성하였다. 그 후, 반도체 기판(11) 상에 전면적으로 형성된 고저항층(2), 이온 원층(3) 및 상부 전극(4)을 메모리 셀 어레이(20)의 부분(메모리부) 전체에 걸쳐 남도록 패터닝하고, 도 1에 도시한 기억 소자(10)를 형성함과 함께, 상부 전극(4)의 표면에 대하여 에칭을 행하여, 중간 전위(Vdd/2)를 제공하기 위한 외부 회로에 접속되는 콘택트 부분에 접속되도록 두께 200nm의 배선층(Al층)을 형성하였다. 계속해서, 진공 열처리로에 있어서, 2시간, 300℃의 열처리를 실시하였다. 이와 같이 하여 도 2 및 도 3에 도시한 메모리 셀 어레이(20)를 제작하여, 샘플 1로 하였다.
또한, 이온 원층(3)의 구성 이외에는 샘플 1과 마찬가지의 기억 소자(10)로 이루어지는 메모리 셀 어레이(20)를 제작하고, 이것들을 샘플 2 내지 52로 하였다.
(실험 1)
(샘플 2 내지 8)
이온 원층(3)으로서, 하기의 조성비를 갖는 ZrTeAl층(Cu/Zr=0)을 45nm 퇴적하였다. 또한, 이하의「%」는 「원자%」를 의미한다.
샘플 2 Zr 10%-Te 50%-Al 40%
샘플 3 Zr 13%-Te 46%-Al 41%
샘플 4 Zr 16%-Te 43%-Al 41%
샘플 5 Zr 20%-Te 41%-Al 39%
샘플 6 Zr 22%-Te 37%-Al 41%
샘플 7 Zr 26%-Te 35%-Al 39%
샘플 8 Zr 28%-Te 32%-Al 40%
(샘플 10 내지 15)
이온 원층(3)으로서, 하기의 조성비를 갖는 CuZrTeAl층(Cu/Zr=1)을 45nm 퇴적하였다.
샘플 10 Cu 5%-Zr 5%-Te 38%-Al 52%
샘플 11 Cu 7.5%-Zr 7.5%-Te 37%-Al 48%
샘플 12 Cu 9%-Zr 9%-Te 35%-Al 47%
샘플 13 Cu 13%-Zr 13%-Te 31%-Al 43%
샘플 14 Cu 14%-Zr 14%-Te 30%-Al 41%
샘플 15 Cu 18%-Zr 18%-Te 27%-Al 37%
(샘플 20 내지 25)
이온 원층(3)으로서, 하기의 조성비를 갖는 CuZrTeAl층(Cu/Zr=2)을 45nm 퇴적하였다.
샘플 20 Cu 12%-Zr 6%-Te 42%-Al 40%
샘플 21 Cu 14%-Zr 7%-Te 39%-Al 40%
샘플 22 Cu 16%-Zr 8%-Te 35%-Al 41%
샘플 23 Cu 18%-Zr 9%-Te 33%-Al 40%
샘플 24 Cu 21%-Zr 10%-Te 29%-Al 40%
샘플 25 Cu 24%-Zr 12%-Te 24%-Al 40%
(샘플 30 내지 35)
이온 원층(3)으로서, 하기의 조성비를 갖는 CuZrTeAl층(Cu/Zr=4)을 45nm 퇴적하였다.
샘플 30 Cu 17%-Zr 4%-Te 39%-Al 40%
샘플 31 Cu 20%-Zr 5%-Te 35%-Al 40%
샘플 32 Cu 24%-Zr 6%-Te 30%-Al 40%
샘플 33 Cu 26%-Zr 7%-Te 27%-Al 40%
샘플 34 Cu 32%-Zr 8%-Te 20%-Al 40%
샘플 35 Cu 36%-Zr 9%-Te 15%-Al 40%
(샘플 4, 40 내지 43)
이온 원층(3)으로서, 이온화하는 금속 원소로서 Zr을 사용하여, 하기의 조성비를 갖는 막을 45nm 퇴적하였다. Zr과 Te의 당량비를 일정(=1)하게 하고, Al의 조성비를 20, 31, 41, 50, 61%로 변화시켰다.
샘플 40 Zr 22%-Te 58%-Al 20%
샘플 41 Zr 20%-Te 50%-Al 30%
샘플 4 Zr 16%-Te 43%-Al 41%
샘플 42 Zr 14%-Te 36%-Al 50%
샘플 43 Zr 11%-Te 28%-Al 61%
(샘플 1, 13, 51, 52)
이온 원층(3)으로서, 하기의 조성비를 갖는 CuZrTeAlGe층을 45nm 퇴적하였다. Ge 조성비를 0, 7, 10, 15, 20%로 변화시켰다.
샘플 13 Cu 13%-Zr 13%-Te 31%-Al 43%
샘플 1 Cu 11%-Zr 11%-Te 29%-Al 42%-Ge 7%
샘플 51 Cu 8.5%-Zr 8.5%-Te 28%-Al 40%-Ge 15%
샘플 52 Cu 10%-Zr 10%-Te 20%-Al 40%-Ge 20%
이와 관련하여 샘플 1, 3 내지 7, 11 내지 14, 22 내지 25, 34, 35, 41 및 42는 실시예, 샘플 2, 8, 10, 15, 20, 21, 30 내지 33, 40, 43, 51 및 52는 비교예이다.
특성 평가
(실험 1)
샘플 1의 기억 소자(10)의 셀 어레이(20)에 대하여, 상부 전극(4)에 접속된 상부 배선을 Vdd/2의 중간 전위로 설정하고, 선택하는 메모리 셀의 게이트 전극 즉 워드선(WL)에 전압을 인가하여 온 상태로 하였다. 그리고, 트랜지스터(Tr)의 소스/드레인 영역(13) 중, 기억 소자(10)에 접속되어 있지 않은 쪽에 접속되어 있는 전극, 즉 비트선(BL)에, 예를 들어 원하는 펄스폭으로 3.0V를 인가하는 「기입 동작」을 행하고, 그 후에 저항값을 판독하였다. 이것을 메모리 셀 어레이 중의 10소자×2열로 합계 20소자에 대하여 행하였다. 계속해서, 게이트 전극에 3.0V를 인가하여 온 상태로 하여 상부 전극과 하부 전극에 전압을 「기입」과는 반대의 전압을 인가하고, 「소거 동작」을 행하여 소거 상태의 저항값을 판독하였다. 이 기입 및 소거 동작을 메모리 셀 어레이에 대하여 반복하여 행함으로써, 반복 동작 특성을 평가할 수 있다. 또한, 기입 및 소거 동작시의 펄스폭을 예를 들어 좁히면, 고속 동작 특성을 평가할 수 있다. 우선은, 샘플 1(실시예)과 샘플 15(비교예)에 대하여 기입 10ns/소거 10ns에서의 고속 펄스 조건에서 행해진 106회 반복 동작 특성의 결과를 도 4에 나타낸다.
이와 같이 본 발명의 실시예인 샘플 1(CuZrTeAlGe)은, 고속 펄스 조건이라도 106회 이상 반복 동작이 가능하고, 기입ㆍ소거 동작 특성 및 기입ㆍ소거 유지 특성의 밸런스가 우수하다.
또한, 샘플 1을 사용하여 1000회 반복한 후에 10소자×2열의 1열분을 기입 상태에서 정지하고, 그 후에 130℃의 오븐 중에 1시간 유지하여, 고온 가속 유지 시험을 행하였다. 그 후에 기입 상태 및 소거 상태의 저항값을 판독하여, 고온 가속 유지 시험 전후에서 저항값을 비교하여, 데이터 유지 특성을 평가하였다.
우선, 기입/소거의 펄스폭을 5ns/1ns, 10ns/10ns 및 100ns/100ns로 하고, 기입 전압 Vw를 3.0V, 기입 게이트 전압을 110μA 정도의 전류가 흐르도록 Vgw를 1.3V, 소거 게이트 전압을 3.0V로 하여 소거 전압 Ve를 0.7 내지 2.5V까지 변화시켜 각각의 조건에서 1000회 반복 후의 저항값을 조사하였다. 20소자×2열의 메모리 어레이를 사용하여, 1열분은 기입 상태에서 정지하고, 나머지 1열분은 소거 상태에서 정지하여, 기입 상태 및 소거 상태의 저항값을 측정하였다. 그 후, 130℃-1h의 고온 가속 유지 전후에서의 기입 상태 및 소거 상태의 저항값의 소거 전압 의존성을 조사하였다. 그 결과를 도 5에 나타낸다. 실선은 유지 전의 저항값, 점선은 유지 후의 저항값 각각을 나타내는 것이다.
일반적으로 고속 동작으로 될수록 안정 동작이 어려워지지만, 5ns 이하의 고속 펄스에서도 넓은 인가 전압 조건 범위에서 동작이 가능하고, 고속 동작 조건에서도 동작 가능한 것을 알 수 있다. 또한, 각각의 그래프 중에서 실선은 데이터 기입 직후의 판독 저항값이며, 파선은 130℃ 유지 가속 시험 후의 저항값이지만, 결과로부터 알 수 있는 바와 같이, 고속 조건에서 기입ㆍ소거를 행하여도 저항값을 유지하고 있다. 즉, 본 발명의 실시예인 샘플 1은, 고속 기입ㆍ소거와 그때의 데이터 유지 및 106회 이상의 반복 특성을 높은 차원에서 달성하고 있는 것을 알 수 있다.
(실험 2)
이어서, 필요하게 되는 메모리 특성을 높은 차원에서 밸런스 좋게 실현할 수 있는 조성 범위를 결정하기 위하여, 샘플 1의 조성으로부터 Ge를 제외한 ZrTeAl 또는 CuZrTeAl의 적합한 조성비를 구하는 실험으로서, Cu/Zr=0, 1, 2, 4에서의 양이온화 원소와 음이온화 원소의 비율 의존성의 실험을 행하였다. 그 결과를 이하에 나타낸다.
Cu/Zr=0에서의 샘플 2 내지 8의 결과를 도 6 및 도 7과 표 1에 나타낸다.
샘플 2 내지 8에 걸쳐, Zr/Te의 조성비를 0.2 내지 0.88까지 변화시키고 있지만, Zr량이 적은 경우에는 반복 특성 및 유지가 모두 양호하지 않고, Zr 조성이 증가함에 따라서 유지 특성이 향상된다. 한편, 반복 특성은 샘플 3 내지 7에서는 양호하지만, 샘플 8의 Zr/Te비가 0.88이 되면 반복이 곤란해진다. 따라서, Cu/Zr=0의 경우, 표 1에 나타낸 바와 같이 Zr/Te의 당량비는 0.28 이상 0.74 이하의 범위인 것이 양호한 특성을 얻는 측면에서 필요하다고 할 수 있다.
Cu/Zr=1에서의 샘플 10 내지 15의 결과를 도 8 및 도 9와 표 2에 나타낸다.
Cu/Zr=0과 마찬가지로 Zr/Te의 당량비가 0.2보다 작은 경우에는, 동작 특성은 양호하지 않다. 또한, Zr/Te의 당량비가 0.47보다 커지면 유지 특성은 여전히 양호하기는 하지만, 반복 특성이 저하되어 간다. 따라서, Cu/Zr=1의 경우에 있어서 밸런스가 잡힌 메모리 특성을 얻기 위해서는, Zr량은 7.5% 이상, Zr/Te의 당량비는 0.2 이상 0.47 이하의 사이에 있는 것이 필요하다.
Cu/Zr=2에서의 샘플 20 내지 25의 결과를 도 10 및 도 11과 표 3에 나타낸다.
Cu/Zr=2의 경우에서도 마찬가지로 Zr/Te의 당량비가 충분히 커지면, 유지 특성이 개선됨과 함께, 반복 특성도 향상되어 있으므로, Zr량은 8% 이상, Zr/Te의 당량비는 0.23 이상 필요하다고 할 수 있다.
Cu/Zr=4에서의 샘플 30 내지 35의 결과를 도 12 및 도 13과 표 4에 나타낸다.
Cu/Zr=4의 경우에서도 마찬가지로 Zr/Te의 당량비가 커짐에 따라서, 유지 특성의 개선과 함께, 반복 특성의 향상이 보여진다. 단, Zr/Te의 당량비가 0.20, 0.26인 샘플 32, 33은 양호한 유지 특성은 얻을 수 있지만, 충분한 반복 특성이 얻어진다고는 할 수 없다. 따라서, Cu/Zr=4의 경우에 있어서, 밸런스가 잡힌 메모리 특성을 얻기 위해서는 Zr은 8% 이상이 필요하다.
이상의 결과로부터 Cu/Zr=0, 1, 2, 4의 경우에서의 메모리 특성을 높은 차원에서 밸런스 좋게 실현할 수 있는 Zr/Te의 당량비는 0.2 내지 0.74의 범위 내라고 할 수 있다. 또한, 도 14는 이들 Cu/Zr의 당량비를 CuZr만의 분율인 Cu/(Cu+Zr)로 고쳐 횡축으로 하고, 종축에는 Zr/Te의 당량비의 상한과 하한을 플롯한 것이다. 이 도 14에는, 또한 Al량이 40%인 경우에, Zr량을 7.5% 이상 함유할 수 있는 Cu/(Cu+Zr)분율의 영역도 나타내고 있다. 보다 바람직한 조성 영역은, 이것들을 둘러싼 영역(사선 부분)이며, 이 영역이 최적의 Cu, Zr 및 Te의 관계를 나타내고 있다.
(실험 3)
이어서, 샘플 4 및 40 내지 43을 사용하여 Al 함유량의 의존성을 조사하기 위하여, 실험 2와 마찬가지의 평가를 행하였다. 그 결과를 도 15 및 도 16과 표 5에 나타낸다.
이들 결과로부터, Al량은 20%인 경우에서는 반복 특성이 불충분하지만, 증가해 감에 따라서 개선되는 것을 알 수 있다. 한편, 유지 특성은 Al량이 60%까지 증가하면 저하한다. 따라서, Al의 적당한 첨가량은 30 내지 50%라고 할 수 있다. 또한, 샘플 41, 4 및 42의 결과를 비교하면 작은 차이이기는 하지만, Al량이 41%인 샘플 4가 가장 밸런스가 우수하다. 이로부터 보다 바람직한 Al량은 30 내지 41%이다.
(실험 4)
이어서, 샘플 1, 13, 51 및 52를 사용하여 Ge 함유량의 의존성을 조사하기 위하여, 실험 2와 마찬가지의 평가를 행하였다. 그 결과를 도 17 및 표 6에 나타낸다.
이들 결과로부터 Ge를 적당량 첨가함으로써, 반복 특성이 향상되는 것을 알 수 있다. 단, Ge의 첨가량이 15%를 초과하면 유지 특성이 악화되기 때문에, Ge 첨가량은 15% 이하가 바람직하다.
이상과 같이 본 실시예에서는 Zr/Te의 조성비를 0.2 내지 0.74, Al의 첨가량을 30 내지 50원자%, Zr의 첨가량을 7.5 내지 26원자% 및 Ge의 첨가량을 15% 이하로 하였다. 이에 의해, 구성 원소의 역할을 최대한 발휘시켜, 반복 동작 횟수를 증가시킬 수 있음과 함께, 기입ㆍ소거의 고속 동작 성능과, 고속 동작시의 저항값 유지 특성과의 상반의 관계를 해소하여, 밸런스가 우수한 기억 소자(10)를 제공할 수 있다. 또한, 저항값의 유지 특성이 향상되기 때문에, 예를 들어 저저항 상태로부터 고저항 상태로 변화시킬 때의 소거 전압을 조정함으로써, 고저항 상태와 저저항 상태 사이의 중간적인 상태를 만들어 낼 수 있다. 따라서 다치 기억이 가능하게 되어, 대용량화를 실현할 수 있다.
이상, 실시 형태 및 실시예를 들어 본 발명을 설명하였지만, 본 발명은 상기 실시 형태 및 실시예에 한정되는 것이 아니며, 여러가지 변형하는 것이 가능하다. 예를 들어, 상기 조성 비율을 무너뜨리지 않는 범위라면, Zr 이외의 전이 금속 원소(Ti, Hf, V, Nb, Ta, Cr, Mo, W)를 첨가하여도 되고, Cu 이외에도 Ag, Ni, Zn 등을 첨가하여도 된다.
Claims (11)
- 기억 소자로서,
제1 전극 및 제2 전극과,
상기 제1 전극과 제2 전극의 사이에 형성됨과 함께 이온 원층을 갖는 기억층을 구비하고,
상기 이온 원층은 Te, S 및 Se 중 적어도 1종의 칼코겐 원소와 함께, 적어도 Zr 및 Al을 포함하고, 상기 이온 원층 중의 Al의 함유량이 30원자% 이상 50원자% 이하의 범위인, 기억 소자. - 제1항에 있어서,
상기 이온 원층은 Cu를 포함하는, 기억 소자. - 제1항 또는 제2항에 있어서,
상기 이온 원층 중의 Zr의 함유량은 7.5원자% 이상 26원자% 이하의 범위인, 기억 소자. - 제1항에 있어서,
상기 이온 원층에 포함되는 칼코겐 원소의 합계에 대한 Zr의 조성 비율(=Zr(원자%)/칼코겐 원소의 합계(원자%))은 0.2 이상 0.74 이하의 범위인, 기억 소자. - 제1항에 있어서,
상기 이온 원층은 Ge를 포함하고, 상기 이온 원층 중의 Ge의 함유량은 15원자% 이하인, 기억 소자. - 제1항에 있어서,
상기 기억층은 상기 이온 원층과 함께 상기 이온 원층보다 저항값이 높은 고저항층을 갖는, 기억 소자. - 제1항에 있어서,
상기 제1 전극 및 상기 제2 전극에의 전압 인가에 의해 상기 기억층 내에 적어도 상기 Zr을 포함하는 전류 경로가 형성되거나, 혹은 적어도 상기 Zr에 의한 다수의 결함이 형성됨으로써 저항값이 저하하는, 기억 소자. - 기억 장치로서,
제1 전극 및 제2 전극의 사이에 이온 원층을 포함하는 기억층을 갖는 복수의 기억 소자와, 상기 복수의 기억 소자에 대하여 선택적으로 전압 또는 전류의 펄스를 인가하기 위한 펄스 인가 수단을 구비하고,
상기 이온 원층은 Te, S 및 Se 중 적어도 1종의 칼코겐 원소와 함께, 적어도 Zr 및 Al을 포함하고, 상기 이온 원층 중의 Al의 함유량이 30원자% 이상 50원자% 이하의 범위인, 기억 장치. - 제8항에 있어서,
상기 복수의 기억 소자는 2치 이상의 다치 정보를 기억하는, 기억 장치. - 제8항에 있어서,
인접하는 복수의 기억 소자에 있어서, 상기 기억 소자를 구성하는 적어도 일부의 층이 동일 층에 의해 공통으로 형성되어 있는, 기억 장치. - 제8항에 있어서,
상기 복수의 기억 소자에서의 공통의 층은 고저항층, 이온 원층 및 제2 전극이며, 상기 제1 전극은 소자마다 개별적으로 형성되어 있는, 기억 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2008-224914 | 2008-09-02 | ||
| JP2008224914 | 2008-09-02 | ||
| PCT/JP2009/065055 WO2010026924A1 (ja) | 2008-09-02 | 2009-08-28 | 記憶素子および記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110068984A KR20110068984A (ko) | 2011-06-22 |
| KR101519696B1 true KR101519696B1 (ko) | 2015-05-12 |
Family
ID=41797092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117004075A KR101519696B1 (ko) | 2008-09-02 | 2009-08-28 | 기억 소자 및 기억 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8816313B2 (ko) |
| JP (1) | JP5434921B2 (ko) |
| KR (1) | KR101519696B1 (ko) |
| CN (1) | CN102132407B (ko) |
| TW (1) | TW201011909A (ko) |
| WO (1) | WO2010026924A1 (ko) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069607A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| JP2012084765A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | 不揮発性メモリ素子及びその製造方法 |
| JP2012186316A (ja) | 2011-03-04 | 2012-09-27 | Sony Corp | 記憶素子および記憶装置 |
| JP5606390B2 (ja) * | 2011-05-16 | 2014-10-15 | 株式会社東芝 | 不揮発性抵抗変化素子 |
| JP5724651B2 (ja) * | 2011-06-10 | 2015-05-27 | ソニー株式会社 | 記憶素子および記憶装置 |
| JP2013016530A (ja) | 2011-06-30 | 2013-01-24 | Sony Corp | 記憶素子およびその製造方法ならびに記憶装置 |
| WO2013035695A1 (ja) * | 2011-09-08 | 2013-03-14 | Jx日鉱日石金属株式会社 | Ｃｕ－Ｔｅ合金系焼結体スパッタリングターゲット |
| US9318699B2 (en) | 2012-01-18 | 2016-04-19 | Micron Technology, Inc. | Resistive memory cell structures and methods |
| US8691622B2 (en) | 2012-05-25 | 2014-04-08 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
| US8866122B1 (en) | 2012-06-14 | 2014-10-21 | Adesto Technologies Corporation | Resistive switching devices having a buffer layer and methods of formation thereof |
| US9252359B2 (en) | 2013-03-03 | 2016-02-02 | Adesto Technologies Corporation | Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof |
| US10519538B2 (en) | 2014-03-28 | 2019-12-31 | Jx Nippon Mining & Metals Corporation | Sputtering target comprising Al—Te—Cu—Zr alloy, and method for producing same |
| US10612128B2 (en) * | 2014-10-09 | 2020-04-07 | Jx Nippon Mining & Metals Corporation | Sputtering target comprising Al—Te—Cu—Zr-based alloy and method of manufacturing same |
| JP2021103749A (ja) * | 2019-12-25 | 2021-07-15 | キオクシア株式会社 | 抵抗変化素子 |
| US11462282B2 (en) * | 2020-04-01 | 2022-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure |
| KR102581503B1 (ko) * | 2022-10-31 | 2023-09-21 | 한국과학기술원 | 상변화 메모리 장치 및 이의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130344A (ja) | 2007-11-28 | 2009-06-11 | Sony Corp | 記憶素子および記憶装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000048196A1 (en) | 1999-02-11 | 2000-08-17 | Arizona Board Of Regents | Programmable microelectronic devices and methods of forming and programming same |
| US6209464B1 (en) | 1999-02-19 | 2001-04-03 | Stratis Corporation | Indexed pallet |
| JP4830275B2 (ja) * | 2004-07-22 | 2011-12-07 | ソニー株式会社 | 記憶素子 |
| US7423906B2 (en) * | 2006-03-14 | 2008-09-09 | Infineon Technologies Ag | Integrated circuit having a memory cell |
| EP1835509A1 (de) * | 2006-03-14 | 2007-09-19 | Qimonda AG | Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle |
| JP5088036B2 (ja) * | 2007-08-06 | 2012-12-05 | ソニー株式会社 | 記憶素子および記憶装置 |
| JP4466738B2 (ja) * | 2008-01-09 | 2010-05-26 | ソニー株式会社 | 記憶素子および記憶装置 |
| JP2012186316A (ja) * | 2011-03-04 | 2012-09-27 | Sony Corp | 記憶素子および記憶装置 |
-
2009
- 2009-08-26 TW TW098128681A patent/TW201011909A/zh unknown
- 2009-08-28 JP JP2010527770A patent/JP5434921B2/ja not_active Expired - Fee Related
- 2009-08-28 US US13/060,351 patent/US8816313B2/en active Active
- 2009-08-28 CN CN2009801329437A patent/CN102132407B/zh active Active
- 2009-08-28 WO PCT/JP2009/065055 patent/WO2010026924A1/ja active Application Filing
- 2009-08-28 KR KR1020117004075A patent/KR101519696B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130344A (ja) | 2007-11-28 | 2009-06-11 | Sony Corp | 記憶素子および記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010026924A1 (ja) | 2010-03-11 |
| JP5434921B2 (ja) | 2014-03-05 |
| TW201011909A (en) | 2010-03-16 |
| CN102132407B (zh) | 2013-07-24 |
| US20110155988A1 (en) | 2011-06-30 |
| KR20110068984A (ko) | 2011-06-22 |
| JPWO2010026924A1 (ja) | 2012-02-02 |
| US8816313B2 (en) | 2014-08-26 |
| TWI379413B (ko) | 2012-12-11 |
| CN102132407A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101519696B1 (ko) | 기억 소자 및 기억 장치 | |
| JP5088036B2 (ja) | 記憶素子および記憶装置 | |
| JP4539885B2 (ja) | 記憶素子および記憶装置 | |
| JP4396621B2 (ja) | 記憶素子及び記憶装置 | |
| KR101871497B1 (ko) | 기억 소자 및 기억 장치 | |
| TWI491023B (zh) | 記憶體元件，製造其之方法，及記憶體裝置 | |
| KR101913860B1 (ko) | 기억 소자 및 기억 장치 | |
| KR102040329B1 (ko) | 기억 소자 및 그 제조 방법 및 기억 장치 | |
| JP5728919B2 (ja) | 記憶素子および記憶装置 | |
| JP5630021B2 (ja) | 記憶素子および記憶装置 | |
| JP5724651B2 (ja) | 記憶素子および記憶装置 | |
| JP4872526B2 (ja) | 記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180427 Year of fee payment: 4 |