JP5606390B2 - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP5606390B2
JP5606390B2 JP2011109820A JP2011109820A JP5606390B2 JP 5606390 B2 JP5606390 B2 JP 5606390B2 JP 2011109820 A JP2011109820 A JP 2011109820A JP 2011109820 A JP2011109820 A JP 2011109820A JP 5606390 B2 JP5606390 B2 JP 5606390B2
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
resistance layer
nonvolatile
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011109820A
Other languages
English (en)
Other versions
JP2012243820A (ja
Inventor
尚 山内
章輔 藤井
玲華 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011109820A priority Critical patent/JP5606390B2/ja
Priority to US13/359,880 priority patent/US8610101B2/en
Publication of JP2012243820A publication Critical patent/JP2012243820A/ja
Application granted granted Critical
Publication of JP5606390B2 publication Critical patent/JP5606390B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明の実施形態は不揮発性抵抗変化素子に関する。
NAND型フラッシュメモリは、大容量データの記憶装置として普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められている。
一方、従来のフローティングゲート型フラッシュメモリとは異なる動作原理に基づく新たな記憶装置(以下単にメモリと称する)の実用化も期待されている。
例えば、ReRAM(Resistive Random Access Memory)に代表される二端子メモリは、低電圧動作、高速スイッチングおよび微細化が容易等の観点から、次世代メモリとして有望視されている。二端子メモリとしては、例えば、非晶質シリコン層(以下、アモルファスシリコン層もしくは略してa−Si層と称することもある)を可変抵抗層に用いたメモリが挙げられる。このような二端子メモリは、非晶質シリコン層に導電性フィラメントを生成および消滅させることで、可逆的に抵抗が変化する。このような二端子メモリを安定して動作させるには、非晶質シリコン層に生成された導電性フィラメントの安定性を向上させ、データ保持特性を向上させることが求められている。
Nano Letters 8 (2008) 392
本発明の一つの実施形態の目的は、抵抗を可逆的に変化させことを可能としつつ、データ保持特性を向上させることが可能な不揮発性抵抗変化素子を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第1電極と、第2電極と、可変抵抗層とを備える。第2電極は、Al元素が添加された1B族元素を有する。可変抵抗層は、前記第1電極と前記第2電極との間に配置され、シリコン元素を有する。前記第2電極に含まれるAl元素の組成比をX、前記可変抵抗層のシリコン密度をY(g/cm3)とすると、X≧1.0−Y/2.3かつY<2.3である。
図1は、第1実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図2は、図1の不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。 図3は、図1の不揮発性抵抗変化素子の導電性フィラメントの発生過程における電子および金属イオンの流れを示す断面図である。 図4は、図1の不揮発性抵抗変化素子の導電性フィラメントの消滅過程におけるホールおよび金属イオンの流れを示す断面図である。 図5は、図2(a)の可変抵抗層2の元素の状態を示す図である。 図6は、図2(d)の可変抵抗層2の元素の状態を示す図である。 図7は、図2(d)の可変抵抗層2にアルミイオンAlが無い時の導電性フィラメントFの本数と生成エネルギーとの関係を示す図である。 図8(a)は、図1の可変抵抗層2に2本のAgフィラメントが形成された時の安定位置の計算結果を示す図、図8(b)は、図1の可変抵抗層2に2本のAlフィラメント形成された時の安定位置の計算結果を示す図である。 図9は、第3実施形態に係る不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。 図10は、図9(e)の可変抵抗層2の元素の状態を示す図である。 図11は、図9の不揮発性抵抗変化素子のセットおよびリセット時の電流−電圧特性を示す図である。 図12(a)は、第5実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図12(b)は、図12(a)のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図13は、図12(a)のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図14は、図12(a)のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図15は、図12(a)のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。 図16は、第6実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図17は、図16の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
以下、実施形態に係る不揮発性抵抗変化素子について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1実施形態)
図1は、第1実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図1において、この不揮発性抵抗変化素子では、第1電極1上に可変抵抗層2が積層さ、可変抵抗層2上にはて第2電極3が積層されている。
ここで、可変抵抗層2はシリコン元素を有している。例えば、可変抵抗層2は非晶質シリコン層であってもよいし、多結晶シリコン層であってもよいし、単結晶シリコン層であってもよい。また、可変抵抗層2の膜厚T1は、典型的には1nm〜300nmである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、2nm〜50nmがより好ましい。
また、第1電極1は不純物ドープシリコンを用いることができる。例えば、第1電極1の抵抗率が0.005Ωcm以下となるように、シリコンに高濃度のBイオン、AsイオンまたはPイオンを注入することができる。第1電極1は、それ以外の導電性材料を用いるようにしてもよい。例えば、第1電極1として、Ti、Ni、Co、Fe、Cr、Cu、W、Hf、Ta、Pt、Ru、ZrまたはIrや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第1電極1として用いてもよい。また、第1電極1および第2電極3は同じ金属を含んでいてもよい。ただし、第1電極1は第2電極3よりもイオン化しにくい材料で構成することが好ましい。
また、第2電極3はAl元素が添加された1B族元素を有する金属元素を有する。この1B族元素としては、Cu、AgまたはAuを用いることができる。Al元素および1B族元素はシリサイド化しないため可変抵抗層2に繰り返し出入りすることができ、可変抵抗層2の抵抗を可逆的に変化させることができる。
そして、この不揮発性抵抗変化素子は、第2電極3から供給される1B族元素から構成される導電性フィラメントが可変抵抗層2に形成されることで高低抵抗状態から低抵抗状態に変化する。また、可変抵抗層2に形成された導電性フィラメントの1B族元素が第2電極3に回収され、可変抵抗層2に形成された導電性フィラメントが縮小させられることで低抵抗状態から高低抵抗状態に変化する。
ここで、可変抵抗層2では、第2電極3の1B族元素がイオン化されることで可変抵抗層2に侵入し、そのイオン化された1B族元素が電子と結合することで導電性フィラメントが形成される。また、可変抵抗層2に形成された導電性フィラメントにホールが供給され、その1B族元素がイオン化されることで導電性フィラメントが分解され、導電性フィラメントが縮小される。
この時、Al元素は1B族元素よりもイオン化するための活性化エネルギーが低いため、1B族元素が可変抵抗層2に侵入する前にAl元素は可変抵抗層2に侵入することができる。そして、Al元素が可変抵抗層2に侵入すると、Al元素がイオン化し、その周囲のシリコン元素が負に帯電する。この結果、導電性フィラメントを構成する1B族元素の電子がシリコン元素に逃げにくくすることができ、可変抵抗層2内で1B族元素がイオン化されるのを抑制することができる。このため、シリコン元素中の1B族元素が不安定である場合においても、可変抵抗層2に形成された導電性フィラメントの分解を抑制することができ、可変抵抗層2に生成された導電性フィラメントの安定性を向上させることが可能となることから、データ保持特性を向上させることができる。
なお、第2電極3に含まれるAl元素の組成比をX、可変抵抗層2のシリコン密度をY(g/cm)とすると、可変抵抗層2内で1B族元素がイオン化されるのを抑制するため、X≧1.0−Y/2.3であることが好ましい。ここで、2.3という値は、理想的な非晶質シリコン層のシリコン密度を表し、単結晶シリコン層および多結晶シリコン層の場合でもほぼ近い値を示す。また、理想的な非晶質シリコン層においては、1.0−Y/2.3という値は、可変抵抗層2における空隙率を表わす。
図2は、図1の不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。なお、以下の説明では、第2電極3の1B族元素が銀Agであるものとして説明する。
図2(a)において、導電性フィラメントFの発生過程では、第1電極1と第2電極3との間に電源D1を接続し、第2電極3が第1電極1よりも高電位になるように設定することで、第2電極3にセット電圧を印加する。
そして、第2電極3にセット電圧が印加されると、図2(b)に示すように、可変抵抗層2と第2電極3との界面で第2電極3のアルミニウムAlがイオン化され、アルミニウムイオンAlが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。Al元素はシリコン元素と結合しやすく、Al元素はアルミニウムイオンAlとして可変抵抗層2に存在するとともに、その周囲のシリコン元素が負に帯電する。
そして、図2(c)に示すように、可変抵抗層2と第2電極3との界面で第2電極3の銀Agがイオン化され、銀イオンAgが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。そして、可変抵抗層2において、銀イオンAgと電子eとが結合することにより、銀Agからなる導電性フィラメントFが第1電極1側から成長する。
そして、図2(d)に示すように、銀Agからなる導電性フィラメントFが可変抵抗層2に成長し、第1電極1と第2電極3とが導電性フィラメントFにて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
ここで、アルミニウムイオンAlの周囲のシリコン元素が負に帯電することにより、導電性フィラメントFを構成する銀Agの電子eがシリコン元素に逃げにくくすることができ、可変抵抗層2内で銀Agがイオン化されるのを抑制することができる。このため、シリコン元素中の銀Agが不安定である場合においても、可変抵抗層2に形成された導電性フィラメントFの分解を抑制することができ、可変抵抗層2に生成された導電性フィラメントFの安定性を向上させることが可能となることから、データ保持特性を向上させることができる。
一方、図2(e)に示すように、導電性フィラメントFの消滅過程では、第1電極1と第2電極3との間に電源D2を接続し、第1電極1が第2電極3よりも高電位になるように設定することで、第2電極3にリセット電圧を印加する。
そして、第2電極3にリセット電圧が印加されると、アルミニウムイオンAlが第2電極3に回収されるとともに、第1電極1を介してホールhが可変抵抗層2に供給されることで、可変抵抗層2内で導電性フィラメントFの銀Agがイオン化される。そして、銀イオンAgが第2電極3に回収され、可変抵抗層2内で導電性フィラメントFが切断されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
図3は、図1の不揮発性抵抗変化素子の導電性フィラメントの発生過程における電子および金属イオンの流れを示す断面図である。
図3(a)において、第2電極3にセット電圧が印加されると、第2電極3から第1電極1に向かう電界E1が可変抵抗層2にかかる。そして、可変抵抗層2と第2電極3との界面で第2電極3のアルミニウムAlがイオン化され、アルミニウムイオンAlが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。
そして、図3(b)に示すように、Si中ではAl原子はイオンとして存在するのがエネルギー的に安定であり、Al元素がアルミニウムイオンAlとして可変抵抗層2に存在するとともに、その周囲のシリコン元素が負に帯電する。
次に、図3(c)に示すように、可変抵抗層2と第2電極3との界面で第2電極3の銀Agがイオン化され、銀イオンAgが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。
そして、図3(d)に示すように、可変抵抗層2において、可変抵抗層2を介して供給された銀イオンAgと第1電極1を介して供給された電子eとが結合することにより、銀Agが可変抵抗層2に析出し、導電性フィラメントFが第1電極1側から成長する。
そして、図3(e)に示すように、導電性フィラメントFが可変抵抗層2に成長し、第1電極1と第2電極3とが導電性フィラメントFにて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
図4は、図1の不揮発性抵抗変化素子の導電性フィラメントの消滅過程におけるホールおよび金属イオンの流れを示す断面図である。
図4(a)において、第2電極3にリセット電圧が印加されると、第1電極1から第2電極3に向かう電界E2が可変抵抗層2にかかり、第1電極1を介してホールhが可変抵抗層2に供給される。
また、アルミニウムイオンAlが電界E2に従って可変抵抗層2内を進み、第2電極3に回収されることで、可変抵抗層2内のアルミニウムイオンAlが減少するとともに、第2電極3においてはアルミニウムイオンAlが電子eと結合し、アルミニウムAlに戻る。
そして、図4(b)に示すように、ホールhが可変抵抗層2に供給されると、可変抵抗層2内で導電性フィラメントFの銀Agがイオン化される。そして、銀イオンAgが電界E2に従って可変抵抗層2内を進み、第2電極3に回収されることで、可変抵抗層2内の導電性フィラメントFが縮小するとともに、第2電極3においては銀イオンAgが電子eと結合し、銀Agに戻る。
そして、図4(c)に示すように、可変抵抗層2内の導電性フィラメントFの縮小が進み、可変抵抗層2内で導電性フィラメントFが消滅されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
図5は、図2(a)の可変抵抗層2の元素の状態を示す図である。
図5において、アモルファスシリコン層では、シリコン元素11間に空隙部が存在し、シリコン元素11にはダングリングボンドが存在する。ここで、移動度を向上させるため、空隙部に生じるダングリングボンドに水素元素12を結合させることができる。
図6は、図2(d)の可変抵抗層2の元素の状態を示す図である。
図6において、Al元素は、シリコン元素11の近傍に析出し、アルミニウムイオン14およびシリコンイオン15が生成される。このため、導電性フィラメントFを構成するAg元素13の電子eがシリコン元素に逃げにくくすることができ、可変抵抗層2内でAg元素13がイオン化されるのを抑制することができる。
以下、図3および図4の物理モデルに基づいて定式化を行った結果を示す。
電気化学的には、電極反応は、以下のButler−Volmer方程式によって記述される。
J=2Jsinh(qΔη/(2kT))
ただし、Jは交換電流密度と呼ばれ、電極の反応速度に対応するパラメタータである。Δηは、電極反応が生じるための過電圧と呼ばれ、電極反応の活性化エネルギーに対応するパラメターである。Jは電極に流れる電流密度、kはボルツマン定数(=1.3807×10−23J/K)、Tは絶対温度(=300K)、qは電子の電荷(=1.6022×10−19C)である。
さらに、アモルファスシリコン内部に形成されている導電性フィラメントFの長さl(t)は、電極反応で移動した電荷の分だけ成長すると考えられるので、以下の式で与えられる。
dl(t)/dt≒1/(ρAg)FJ, 0<l(t)<l
ただし、lは電極間距離、ρAgはAg結晶の密度(=5.85×1022cm−3)である。Fは正規化実効電極反応断面積で、実効電極反応断面積をS、電極面積をSとすると、以下の式で与えられる。
=S/S
さらに、電極間で生じている電圧降下Δηは、導電性フィラメントF導電率(=最小金属導電率≒2.84×10Ω−1cm−1)を用いて以下の式で与えられる。
Δη=((l−l(t))/ρAg +l(t)/ρAg/F)J
ただし、ρAg はアモルファスシリコン中でのAgイオンの導電率である。
さらに、電極間に印加された電圧V(t)は、以下の式に示すように、過電圧Δη及び電圧降下Δηの和で与えられる。
V(t)=Δη+Δη
ここで、電極面積Sを50nm×50nm、電極間距離lを80nmとすると、非特許文献1の実験結果に対しては、正規化実効電極反応断面積F、Agイオンの導電率ρAg 、交換電流密度Jは、以下の値となった。
≒0.2
ρAg ≒9.4×10−7Ω−1cm−1
≒9.4×10−17A/cm
この結果、アモルファスシリコンを可変抵抗層2に用いた場合、電極面積の5分の1程度が、実効的に反応に関与していることが分かった。さらに、セット時に必要な過電圧Δηの値は3.2Vと計算され、この電圧を超えると、急激な電流の上昇が見られると結論づけられる。
また、不揮発性抵抗変化素子のセットおよびリセット時の電流−電圧特性において、アモルファスシリコン中でのAgイオンの抵抗が反映されるため、電圧を上げる場合と下げる場合で電流値に履歴を生じる。
このシミュレーション結果から、不揮発性抵抗変化素子の第2電極3の電極材料を最適化するには、以下の方法が考えられる。
第1に、不揮発性抵抗変化素子の駆動電圧を低減するためには、第2電極3と可変抵抗層2と界面における分解反応(M→M+e)を生じさせるための活性化エネルギーを低減させることが重要である。だたし、Mは金属元素である。
第2に、ON状態とOFF状態を切り替えるためのスイッチング速度を向上させるためには、可変抵抗層2におけるイオン拡散が速い金属を第2電極3に用いれば良いと考えられる。
第3に、データ保持特性向上には、可変抵抗層2に形成された導電性フィラメントFの表面における分解反応(M→M+e)の活性化エネルギーが大きい材料を選択すれば良いことになる。
ただし、このような電極材料を単独で第2電極3に用いると、逆にリセット電圧が上昇する。このため、上述した実施形態では、2種類以上の金属元素からなる電極材料を第2電極3に用い、その組成比を最適化した。さらに、メモリ動作においては、セット/リセット過程の後、初期の電極状態に戻す必要がある点を考慮し、金属同士が独立に振舞う共晶体を作る合金を用いた。
すなわち、Ag元素と同じ性質を持つ1B族元素と共晶体を作り、且つ、シリサイド化が起きない金属元素として、Al元素に注目した。電極材料を最適化するための手法としては、第一原理計算に基づくシミュレーションを行い、局所密度汎関数近似を超えたところでなおかつスピン分極も考慮したSP−GGA(Spin−Polarized Generalized Gradient Approximation)の手法を採用した。金属元素のシリコン層中での振舞いを検討するため、64個のシリコン元素を含む単位セルの格子間位置に、金属元素を一つ、もしくは、複数個(n個)配置した時の生成エネルギーを計算した。生成エネルギーEは、各セル構造の全エネルギーEを用いることにより、以下の式で定義することができる。
(nM)=[−E(n個の金属元素Mを含むシリコン元素が64個のセル構造)+E(シリコン元素が64個のセル構造)+nE(真空中の1個の金属元素M)]/n
また、導電性フィラメントを含むSi単位セルの生成エネルギーは、(110)方向に2.5Åの間隔で金属元素を配置した構造に関して計算を行うことにより求めることができる。得られた生成エネルギーより、メモリ応用上重要となる3つの変数((1)駆動電圧、(2)スイッチング速度、(3)データ保持特性)をそれぞれ、(1)E(M)−E(M)(イオン化の活性化エネルギー)、(2)電極間距離/Si中でのMの拡散係数、(3)E(M)−E(Mフィラメント)(Si中の凝集エネルギー)の値を用いて評価した。
図7は、図2(d)の可変抵抗層2にアルミイオンAlが無い時の導電性フィラメントFの本数と生成エネルギーとの関係を示す図である。
図7において、中性のAg元素、もしくはAgイオンを、それぞれ1個ずつ含むSi単セルの電子状態を計算した結果、どちらの場合も、Ag元素の電荷量に変化はなく、周りのシリコン元素との間に結合も作ってないことが見出された。よって、Ag元素がイオン化する時は、周りのシリコン元素から電子が抜けて正に帯電したシリコン元素との静電反発力により、イオン化が起こると考えられる。
1個のAg元素が入った場合が、フィラメント数0の場合の計算結果であり、このときは、生成エネルギーが負となる。すなわち、Si単位セル中に入った中性のAg元素は、エネルギー利得がないため、直ぐにイオン化が起こることを示す。
さらに、4個のAg元素が並んで入った場合が、フィラメント数1本の場合の計算結果であり、このときも、生成エネルギーは負であり、エネルギー的には不安定である。
さらに、4個のAg元素が並んだ構造が2列分以上ある場合が、フィラメント数が2本以上の場合の計算結果であり、このときは、Ag元素同士の結合が強くなり、生成エネルギーも正となる。ただし、Si中での凝集エネルギーは0.7eVと低く見積もられ、室温近くの温度でも、生成した導電性フィラメントが壊れる可能性がある。また、銀Agのイオン化プロセスの活性化エネルギーは6.4eVと計算される。
アルミニウムAlに関しても同様の計算を行った結果、銀Agと同様のイオン化プロセスが起こることが見出され、凝集エネルギーは1.2eV、イオン化プロセスの活性化エネルギーは5.8eVとなることが分かった。
この結果から、Al元素を電極材料として用いることにより、Ag元素を電極材料として用いた場合と比較して、セット電圧を低減させることが可能となるとともに、データ保持特性を向上させることができる。ただし、Al元素は、Ag元素と比較して5桁以上Si中での拡散係数が低く、スイッチング速度が著しく遅くなる。また、イオン化プロセスの活性化エネルギーが高いため、リセット電圧も高くなると考えられる。
このため、電極材料としてAl元素またはAg元素を単独でもちいるのではなく、Al元素が添加されたAl−Ag共晶体を電極材料として用いることにより、スイッチング速度の低下およびリセット電圧の上昇を抑制しつつ、データ保持特性を向上させることができる。さらには、Ag元素と同様の性質を示す1B族元素にAl元素を添加した場合においても、同様の効果を期待することができる。
図8(a)は、図1の可変抵抗層2に2本のAgフィラメントが形成された時の安定位置の計算結果を示す図、図8(b)は、図1の可変抵抗層2に2本のAlフィラメント形成された時の安定位置の計算結果を示す図である。
図8(a)において、Si単位セル中で形成されたAgフィラメントの最小金属間距離は、バルクのAg結晶の金属間距離(2.89Å)とほぼ等しい値であり、Ag元素13同士が凝集することによって導電性フィラメントが形成される。
一方、Si単位セル中で形成されたAlフィラメントの最小金属間距離(2.97Å)は、バルクのAl結晶の金属間距離(2.86Å)より長くなり、Al元素16の周りのシリコン元素に近づいて析出する。このため、Alフィラメントの抵抗はAgフィラメントと比較して高くなる。
以上の結果より、Ag元素13は、Si結晶中の空隙を好んで析出し、Ag元素13同士で凝集して導電性フィラメントを形成しやすいのに対して、Al元素15は、シリコン元素の近傍に析出してシリコン元素と結合しやすい。また、Si単位セル中におけるAl−Si間最小距離(2.48Å)は、Ag−Si間最小距離(2.59Å)より小さくなる。
(第2実施形態)
次に、第2実施形態に係る不揮発性抵抗変化素子の製造方法について説明する。なお、この第2実施形態では、図1の第1電極1としてp型Si、可変抵抗層2としてアモルファスシリコン、第2電極3として銀Agを用いた場合を例にとる。
例えば、加速電圧30keV、ドーズ量2×1015cm−2という条件でシリコン単結晶基板にBイオンを注入し、その後活性化アニールを施して形成したp型Si領域を第1電極1とする。
次に、例えば、プラズマ化学気相成長法(Plasma−Enhanced Chemical Vapor Deposition:PECVD)により、可変抵抗層2としてアモルファスシリコン層を堆積する。この時、原料ガスであるモノシラン分子(SiH)と水素の流量比を調節することによって、アモルファスシリコン層におけるダングリングボンド密度比を変えることが可能である。また、この時の水素流量を最適化することによって、空隙部分のダングリングボンド密度を最小化することが可能である。同時に、成膜時のチャンバ内の圧力を高くすることにより、この時に生成されるアモルファスシリコン層のSi密度を下げることができる。
なお、アモルファスシリコン層のSi密度は、XRR測定(X線反射率測定)により確認することができ、アモルファスシリコン層のSi密度を2.2g/cmに調整することが可能である。
次に、AlとAgの蒸発レートを調整することにより、所定の組成比をもつAl−Ag共晶体を可変抵抗層2上に蒸着し、可変抵抗層2上に第2電極3を形成する。第2電極3としてAl−Ag共晶体を作製する方法としては、コスパッタを用いることも可能である。この方法により、以下の(1)式を満たすように、Al元素の組成比を0.05に調整する。
X≧(1.0−Y/2.3) ・・・(1)
このAl−Ag共晶体の組成比は、ICP発光分光分析を用いることにより確認することができる。このように作製された不揮発性抵抗変化素子においては、可変抵抗層2に析出したAgフィラメントの分解反応が抑制されるため、データ保持特性を向上させることができる。
(第3実施形態)
図9は、第2実施形態に係る不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。なお、以下の説明では、第2電極3´の1B族元素が銀Agであるものとして説明する。
図9(a)において、この不揮発性抵抗変化素子では、図1の第2電極3の代わりに第2電極3´が設けられている。なお、図1の第2電極3では、セット時に可変抵抗層2内でAl元素が凝集しない程度にAl元素の組成比Xを設定し、図9(a)の第2電極3´では、セット時に可変抵抗層2内でAl元素が凝集するようにAl元素の組成比Xを設定することができる。
そして、図9(b)に示すように、導電性フィラメントF1の発生過程では、第1電極1と第2電極3´との間に電源D11を接続し、第2電極3´が第1電極1よりも高電位になるように設定することで、第2電極3´に第1セット電圧を印加する。
そして、第2電極3´に第1セット電圧が印加されると、可変抵抗層2と第2電極3´との界面で第2電極3のアルミニウムAlがイオン化され、アルミニウムイオンAlが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。そして、可変抵抗層2において、アルミニウムイオンAlと電子eとが結合することにより、アルミニウムAlからなる導電性フィラメントF1が第1電極1側から成長する。
そして、図9(c)に示すように、アルミニウムAlからなる導電性フィラメントF1が可変抵抗層2に成長し、第1電極1と第2電極3´とが導電性フィラメントF1にて短絡されることで、不揮発性抵抗変化素子が第1低抵抗状態にセットされる。
この時、Ag元素はAl元素よりもイオン化するための活性化エネルギーが高いため、銀Agからなる導電性フィラメントF2を可変抵抗層2に成長させることなく、アルミニウムAlからなる導電性フィラメントF1を可変抵抗層2に成長させることができる。なお、第1セット電圧は、Al元素をイオン化させることができるが、Ag元素をイオン化させることができないような値に設定することが好ましい。
次に、導電性フィラメントF2の発生過程では、図9(d)に示すように、第1電極1と第2電極3´との間に電源D12を接続し、第2電極3´が第1電極1よりも高電位になるように設定することで、第2電極3´に第2セット電圧を印加する。なお、第2セット電圧は、第1セット電圧より大きな値に設定することができ、Ag元素をイオン化させることができる値に設定する。
そして、第2電極3´に第2セット電圧が印加されると、可変抵抗層2と第2電極3´との界面で第2電極3´の銀Agがイオン化され、銀イオンAgが可変抵抗層2に侵入するとともに、電子eが第1電極1を介して可変抵抗層2に供給される。そして、可変抵抗層2において、銀イオンAgと電子eとが結合することにより、銀Agからなる導電性フィラメントF2が第1電極1側から成長する。
そして、図9(e)に示すように、銀Agからなる導電性フィラメントF2が可変抵抗層2に成長し、第1電極1と第2電極3´とが導電性フィラメントF2にて短絡されることで、不揮発性抵抗変化素子が第2低抵抗状態にセットされる。
ここで、導電性フィラメントF1はシリコン元素に近接して形成されやすく、導電性フィラメントF2はシリコン元素間に空隙部に形成されやすい。このため、アモルファスシリコン層において導電性フィラメントF1、F2が出されやすい場所が異なり、互いの導電性フィラメントF1、F2の形成の阻害を抑制することが可能となることから、導電性フィラメントF1、F2を可変抵抗層2に並列に配置することができる。このため、第2低抵抗状態の抵抗値を第1低抵抗状態の抵抗値よりも小さくすることができ、第1電極1と第2電極3´との間に印加される電圧に応じて可変抵抗層2の抵抗を段階的に変化させることが可能となることから、第1低抵抗状態の抵抗値および第2低抵抗状態の抵抗値のトレランスを確保しつつ、不揮発性抵抗変化素子の多値化を図ることができる。
例えば、導電性フィラメントF1の抵抗をR、導電性フィラメントF2の抵抗をRとした場合、図9(c)の第1電極1と第2電極3´との間の抵抗はR、図9(e)の第1電極1と第2電極3´との間の抵抗はR/(R+R)で表される。よって、可変抵抗層2の抵抗を段階的に変化させるためには、これらの抵抗変化分ΔR=R−R/(R+R)=R/(1+R/R)が十分大きくなる必要があるが、第一原理計算の結果よりR>Rであると考えられるので、十分な抵抗変化が期待される。さらに、一般的には、多値化を実現するためには、1桁以上の抵抗変化が要求されるので、抵抗Rが抵抗Rの10分の1以下となる必要があり、Al元素の組成比Xを0.1以下とすることが望ましい。さらに、空隙においてAg元素が析出しやすい点を考慮すると、Al元素の組成比の範囲は、以下の(2)式を満たすように設定することが好ましい。
X/Y≦0.1/2.3=0.043 ・・・(2)
一方、図9(f)に示すように、導電性フィラメントF1、F2の消滅過程では、第1電極1と第2電極3´との間に電源D13を接続し、第1電極1が第2電極3´よりも高電位になるように設定することで、第2電極3´にリセット電圧を印加する。
そして、第2電極3´にリセット電圧が印加されると、第1電極1を介してホールhが可変抵抗層2に供給されることで、可変抵抗層2内で導電性フィラメントF1のアルミニウムAlおよび導電性フィラメントF2の銀Agがイオン化される。そして、アルミニウムイオンAlおよび銀イオンAgが第2電極3´に回収され、可変抵抗層2内で導電性フィラメントF1、F2が切断されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
図10は、図9(e)の可変抵抗層2の元素の状態を示す図である。
図10において、Al元素16は、シリコン元素11の近傍に析出しやすく、Ag元素13は、シリコン元素間に空隙部に析出しやすい。このため、導電性フィラメントF1はシリコン元素に近接して形成されやすく、導電性フィラメントF2はシリコン元素間に空隙部に形成されやすくなり、互いの導電性フィラメントF1、F2の形成の阻害を抑制することが可能となる。
図11は、図9の不揮発性抵抗変化素子のセットおよびリセット時の電流−電圧特性を示す図である。
図11において、この時、Ag電極を用いた時のリセット時の電流−電圧特性はP1、Al電極を用いた時のリセット時の電流−電圧特性はP2となり、Ag元素をイオン化するための活性化エネルギーΔηAgは、Al元素をイオン化するための活性化エネルギーΔηAlより0.6V程度高くなる。
そして、第2電極3´に印加される電圧を正方向に増加させると、第1セット電圧Vset1に達した時に第1電極1と第2電極3´との間に流れる電流が急激に増大する。この時、Ag元素をイオン化するための活性化エネルギーΔηAgは、Al元素をイオン化するための活性化エネルギーΔηAlより0.6V程度高いため、Ag元素がイオン化されることなく、Al元素がイオン化される。このため、導電性フィラメントF2が形成させることなく、導電性フィラメントF1を形成させることができる。
さらに、第2電極3´に印加される電圧を正方向に増加させると、第1電極1と第2電極3´との間に流れる電流が緩やかに増大し、第2セット電圧Vset2に達した時に第1電極1と第2電極3´との間に流れる電流がさらに急激に増大する。この時、Ag元素がイオン化され、導電性フィラメントF2が形成される。
(第4実施形態)
次に、第4実施形態に係る不揮発性抵抗変化素子の製造方法について説明する。なお、この第4実施形態では、図9(a)の第1電極1としてp型Si、可変抵抗層2としてアモルファスシリコン、第2電極3´として銀Agを用いた場合を例にとる。
第2実施形態と同様にして第1電極1および可変抵抗層2を形成する。次に、AlとAgtの蒸発レートを調整することにより、所定の組成比をもつAl−Ag共晶体を可変抵抗層2上に蒸着し、可変抵抗層2上に第2電極3´を形成する。この時、(2)式を満たす様に、データ保持特性向上という観点からは、(1)式も同時に満たすことが望ましい。そのため、可変抵抗層2のシリコン密度Yの範囲は、以下の(3)式を満たすように調整することが好ましく、例えば、2.2g/cmとすることができる。
2.3>Y≧2.09 ・・・(3)
また、例えば、第2電極3´に含まれるAl元素の組成比Xを0.09に調整することができる。この時のAl元素の組成比Xを図1の第2電極3の組成比Xよりも大きい値とすることにより、可変抵抗層2内でAl元素を凝集させることができ、不揮発性抵抗変化素子の多値化が可能となる。
このように作製された不揮発性記憶素子においては、第2電極3´に印加された電圧に応じて、AlフィラメントおよびAgフィラメントを順次析出させることができ、電流電圧特性を階段状にすることができる。さらには、電流コンプライアンス制御法とは異なり、電圧による多値化が可能であるため、高容量化を図ることができる。さらには、可変抵抗層2内で析出したAgフィラメントの分解反応も抑制されるため、データ保持特性にも優れた多値メモリを実現することが可能となる。
(第5実施形態)
図12(a)は、第5実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図12(b)は、図12(a)のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図12(a)および図12(b)において、メモリセルアレイ30には、下部配線31が列方向に形成され、上部配線34が行方向に形成されている。そして、下部配線31と上部配線34との間のクロスポイント部分には、整流素子32を介して不揮発性抵抗変化素子33が配置されている。ここで、不揮発性抵抗変化素子33は、例えば、図1または図9(a)の不揮発性抵抗変化素子を用いることができる。また、図12(b)の例では、不揮発性抵抗変化素子33に整流素子32を設ける方法について説明したが、整流素子32は除去するようにしてもよい。
図13は、図12(a)のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図13において、メモリセルアレイ30の周辺には、行選択を行う制御部35および列選択を行う制御部36が設けられている。そして、選択セルの書き込みを行う場合、選択列の下部配線31にセット電圧Vsetを印加し、非選択列の下部配線31にセット電圧Vsetの1/2の電圧を印加する。また、選択行の上部配線34に0Vを印加し、非選択行の上部配線34にセット電圧Vsetの1/2の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Vsetが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Vsetの1/2の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Vsetの1/2の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、書き込みが禁止される。
図14は、図12(a)のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図14において、選択セルの読み出しを行う場合、選択列の下部配線31にリード電圧Vreadの1/2の電圧を印加し、非選択列の下部配線31に0Vを印加する。また、選択行の上部配線34にリード電圧Vreadの−1/2の電圧を印加し、非選択行の上部配線34に0Vを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Vreadが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Vreadの−1/2の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Vreadの1/2の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、読み出しが禁止される。
図15は、図12(a)のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図15において、選択セルの消去を行う場合、選択列の下部配線31にリセット電圧Vresetを印加し、非選択列の下部配線31にリセット電圧Vresetの1/2の電圧を印加する。また、選択行の上部配線34に0Vを印加し、非選択行の上部配線34にリセット電圧Vresetの1/2の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Vresetが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Vresetの1/2の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Vresetの1/2の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには0Vが印加され、消去が禁止される。
(第6実施形態)
図16は、第6実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図16において、半導体基板41上には、ゲート絶縁膜44を介してゲート電極45が形成され、ゲート電極45上にはワード線46が形成されている。そして、半導体基板41には、ゲート電極45下に形成されるチャネル領域を挟むようにして不純物拡散層42、43が形成されることで、トランジスタ51が形成されている。ここで、不純物拡散層43にはソース線47が接続されている。
また、半導体基板41上には、トランジスタ51に隣接するようにして不揮発性抵抗変化素子33が配置されている。なお、不揮発性抵抗変化素子33としては、例えば、図1と同様の構成を用いることができる。そして、不揮発性抵抗変化素子33の第2電極3は、接続導体48を介して不純物拡散層42に接続され、不揮発性抵抗変化素子33の第1電極1は、接続導体49を介してビット線50に接続されている。
そして、ワード線46を介してトランジスタ51をオンさせることにより、不揮発性抵抗変化素子33にアクセスすることができ、読み書き対象となる不揮発性抵抗変化素子33を選択することができる。
なお、図16の例では、不揮発性抵抗変化素子33として図1の構成を用いた場合について説明したが、図9(a)の構成を用いるようにしてもよい。
図17は、図16の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
図17において、図16の半導体基板41上には、ビット線BL1〜BL3がカラム方向に配線されるとともに、ワード線WL1〜WL3がロウ方向に配線されている。各ビット線BL1〜BL3と各ワード線WL1〜WL3のクロスポイント部分には、不揮発性抵抗変化素子33およびトランジスタ51が配置され、不揮発性抵抗変化素子33とトランジスタ51とは互いに直列に接続されている。
ここで、同一カラムの不揮発性抵抗変化素子33の一端は同一のビット線BL1〜BL3に接続され、同一ロウのトランジスタ51の一端は同一のソース線SL1〜SL3に接続されている。また、同一ロウのトランジスタ51のゲート電極45は同一のワード線WL1〜WL3に接続されている。
そして、ワード線WL1〜WL3を介してトランジスタ51をオンさせることにより、選択ロウの不揮発性抵抗変化素子33の第1電極1と第2電極3との間に電圧を印加させることができる。このため、選択ロウの不揮発性抵抗変化素子33の読み出し時に非選択ロウの不揮発性抵抗変化素子33に電流が流れるのを防止することができ、読み出し時間を短くすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 第1電極、2 可変抵抗層、3、3´ 第2電極、D1、D2 電源、F、F1、F2 導電性フィラメント、30 メモリセルアレイ、31 下部配線、32 整流素子、33 不揮発性抵抗変化素子、34 上部配線、35、36 制御部、BL1〜BL3、50 ビット線、WL1〜WL3 ワード線、41 半導体基板、42、43 不純物拡散層、44 ゲート絶縁膜、45 ゲート電極、46 ワード線、47 ソース線、48、49 接続導体、51 トランジスタ、SL1〜SL3 ソース線

Claims (4)

  1. 第1電極と、
    Al元素が添加された1B族元素を有する第2電極と、
    前記第1電極と前記第2電極との間に配置され、シリコン元素を有する可変抵抗層とを備え
    前記第2電極に含まれるAl元素の組成比をX、前記可変抵抗層のシリコン密度をY(g/cm )とすると、
    X≧1.0−Y/2.3かつY<2.3である不揮発性抵抗変化素子。
  2. 第1電極と、
    Al元素が添加された1B族元素を有する第2電極と、
    前記第1電極と前記第2電極との間に配置され、シリコン元素を有する可変抵抗層とを備え、
    前記第2電極に含まれるAl元素の組成比をX、前記可変抵抗層のシリコン密度をY(g/cm )とすると、
    X/Y≦0.043かつX>0であり、
    前記第1電極と前記第2電極との間に印加される電圧に応じて前記可変抵抗層の抵抗が段階的に変化する不揮発性抵抗変化素子。
  3. 前記1B族元素はAgである請求項1または2に記載の不揮発性抵抗変化素子。
  4. 前記第1の電極、前記可変抵抗層および前記第2の電極の積層構造は、ワード線とビット線との交点に配置されていることを特徴とする請求項1乃至3のいずれか1項に記載の不揮発性抵抗変化素子。
JP2011109820A 2011-05-16 2011-05-16 不揮発性抵抗変化素子 Active JP5606390B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011109820A JP5606390B2 (ja) 2011-05-16 2011-05-16 不揮発性抵抗変化素子
US13/359,880 US8610101B2 (en) 2011-05-16 2012-01-27 Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109820A JP5606390B2 (ja) 2011-05-16 2011-05-16 不揮発性抵抗変化素子

Publications (2)

Publication Number Publication Date
JP2012243820A JP2012243820A (ja) 2012-12-10
JP5606390B2 true JP5606390B2 (ja) 2014-10-15

Family

ID=47174263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109820A Active JP5606390B2 (ja) 2011-05-16 2011-05-16 不揮発性抵抗変化素子

Country Status (2)

Country Link
US (1) US8610101B2 (ja)
JP (1) JP5606390B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100285358A1 (en) 2009-05-07 2010-11-11 Amprius, Inc. Electrode Including Nanostructures for Rechargeable Cells
US11996550B2 (en) 2009-05-07 2024-05-28 Amprius Technologies, Inc. Template electrode structures for depositing active materials
US8450012B2 (en) 2009-05-27 2013-05-28 Amprius, Inc. Interconnected hollow nanostructures containing high capacity active materials for use in rechargeable batteries
JP5918150B2 (ja) 2010-03-03 2016-05-18 アンプリウス、インコーポレイテッド 活性材料を堆積させるためのテンプレート電極構造
JP6250538B2 (ja) 2011-07-01 2017-12-20 アンプリウス、インコーポレイテッド 電極および電極の製造方法
US8995170B2 (en) * 2012-03-29 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device
WO2013150791A1 (ja) * 2012-04-04 2013-10-10 パナソニック株式会社 迂回電流を抑制する双方向型電流素子を用いたクロスポイント型の抵抗変化型記憶装置の設計方法
JP2014179571A (ja) * 2013-03-15 2014-09-25 Toshiba Corp 抵抗変化型記憶装置
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
WO2015175509A1 (en) * 2014-05-12 2015-11-19 Amprius, Inc. Structurally controlled deposition of silicon onto nanowires
CN106410024A (zh) * 2015-08-03 2017-02-15 华邦电子股份有限公司 电阻式随机存取存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100885365B1 (ko) 2003-12-26 2009-02-26 파나소닉 주식회사 메모리회로
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置
TW201011909A (en) * 2008-09-02 2010-03-16 Sony Corp Storage element and storage device
WO2010041373A1 (ja) * 2008-10-06 2010-04-15 パナソニック株式会社 情報記録媒体とその製造方法、及びスパッタリングターゲット
JP5072997B2 (ja) * 2010-03-31 2012-11-14 株式会社東芝 情報記録装置及びその製造方法

Also Published As

Publication number Publication date
US20120292586A1 (en) 2012-11-22
US8610101B2 (en) 2013-12-17
JP2012243820A (ja) 2012-12-10

Similar Documents

Publication Publication Date Title
JP5606390B2 (ja) 不揮発性抵抗変化素子
JP5547111B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP6791845B2 (ja) スイッチ素子および記憶装置
US8187945B2 (en) Method for obtaining smooth, continuous silver film
TWI540687B (zh) 非揮發可變電阻元件
US9219229B2 (en) Resistance change device and memory cell array
JP2012089567A (ja) 不揮発性抵抗変化素子
JP2012174766A (ja) 不揮発性抵抗変化素子
JP5591676B2 (ja) 半導体記憶装置
US9865809B2 (en) Nonvolatile resistance change element
US10879312B2 (en) Memory device and memory unit
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
KR20150093149A (ko) 기억 소자 및 기억 장치
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2013069933A (ja) 不揮発性半導体記憶装置
JP2013135065A (ja) 抵抗変化型メモリ素子
JP2012182233A (ja) 不揮発性記憶装置
US8866117B2 (en) Semiconductor storage device including a diode and a variable resistance element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140826

R151 Written notification of patent or utility model registration

Ref document number: 5606390

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350