TWI540687B - 非揮發可變電阻元件 - Google Patents
非揮發可變電阻元件 Download PDFInfo
- Publication number
- TWI540687B TWI540687B TW101105256A TW101105256A TWI540687B TW I540687 B TWI540687 B TW I540687B TW 101105256 A TW101105256 A TW 101105256A TW 101105256 A TW101105256 A TW 101105256A TW I540687 B TWI540687 B TW I540687B
- Authority
- TW
- Taiwan
- Prior art keywords
- variable resistance
- electrode
- layer
- volatile
- resistance element
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 77
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 33
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 18
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical group [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910018626 Al(OH) Inorganic materials 0.000 claims description 2
- 229910019440 Mg(OH) Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 230000008901 benefit Effects 0.000 description 12
- 239000004332 silver Substances 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- -1 hafnium nitride Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8416—Electrodes adapted for supplying ionic species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
本案係根據並主張申請於2011年2月18日之日本專利申請第2011-32875號的申請案的優先權，該案的整個內容係併入於此作為參考。
於此所述之實施例大致關係於非揮發可變電阻元件。
近年來，為一ReRAM(電阻隨機存取記憶體)所代表之二維非揮發可變電阻元件的開發正主動進行著。在非揮發可變電阻元件中，低壓操作、高速切換及縮小係可能的。因此，非揮發可變電阻元件係被預期為下一代大容量儲存裝置，其替換例如浮閘型NAND快閃記憶體的現存產品。明確地說，非揮發可變電阻元件的例子包含非揮發可變電阻元件，其中非晶矽係被使用作為可變電阻層。
[非專利文獻1]奈米字母8(2008)392。
通常，依據一實施例，非揮發可變電阻元件包括第一電極、第二電極、可變電阻層、及介電層。該第二電極包含金屬元素。該可變電阻層被安排於該第一電極與該第二電極之間。在可變電阻層中之電阻變化係依據金屬元件移
入移出而可能可逆。介電層被插入於該第二電極及該可變電阻層之間並該金屬元件具有較可變電阻層為小的擴散係數。
非揮發可變電阻元件的例示實施例將詳細參考附圖詳細說明如下。本發明並不限於以下實施例。
圖1為依據第一實施例之非揮發可變電阻元件的示意架構的剖面圖。
在圖1中，在此非揮發可變電阻元件中，可變電阻層2係被積層在第一電極1上。第二電極4係經由介電層3被積層在該可變電阻層2上。
該可變電阻層2包含半導體元件。半導體元件可以由例如Si、Ge、SiGe、GaAs、InP、GaP、GaInAsP、GaN及SiC所選出。可變電阻層2可以為非晶半導體、可以多晶半導體、或可以為單結晶半導體。例如，可以使用多晶矽、非晶矽或單晶矽。可以添加N或O至該半導體元件。例如，半導體元件可以為SiN或SiO2。可變電阻層2的薄厚度典型為1奈米至300奈米。如果元件的微小化被列入考慮，則膜厚度可以想要地作成更小。然而，如果膜厚度太小，則不能成均勻膜。因此，膜厚度係想要地大於2奈米至50奈米。
當可變電阻層2的半導體元件為Si時，則摻雜質矽可以被使用為第一電極1。例如，高密度B、As、或P離
子可以注入矽，使得第一電極1的電阻率等於或小於0.005Ωcm。
第二電極4包含金屬元素。例如，可以使用Ag作為金屬元素。Ag以外的導電材料可以使用作為第一電極1及第二電極4。例如，可以使用Ag、Au、Ti、Ni、Co、Al、Fe、Cr、Cu、Hf、Pt、Ru、Zr、Bi或Ir、該金屬的氮化物或碳化物、硫族化合物(chalcogenide)材料等作為第一電極1及第二電極4。再者，包含多數金屬的合金材料或此等金屬間的半導體元件或半導體可以被使用作為第一電極1及第二電極4。第一電極1及第二電極4可以包含相同金屬。然而，第一電極1係被材料想要地形成，該材料係較第二電極4較不容易離子化。
介電層3在第二電極4中具有在可變電阻層2中為小的金屬元素的擴散係數。介電層3可以例如由氧化矽膜、氮化矽膜、氧氮化物及碳化物選出。介電層3的材料及膜厚度係被想要地設定，使得包含在第二電極4中之金屬元素的離子可以通過介電層3。換句話說，如果介電層3被均勻地出現在可變電阻層2及第二電極4之間，則介電層3的膜厚度係想要地小。介電層3的膜厚度可以設定為5奈米或更小。介電層3的介電常數可以想要地小於可變電阻層2的介電常數。
當由第二電極4所供給的金屬元素所形成的導電絲係被形成在可變電阻層2時，此非揮發可變電阻元件由高電阻狀態改變至低電阻狀態。當形成在可變電阻層2的導電
絲的金屬元素被收集在第二電極4及形成在可變電阻層2中之導電絲的金屬元素的尺寸縮小時，非揮發可變電阻元件由低電阻狀態改變至高電阻狀態。
在可變電阻層2中，電阻改變係依據包含在第二電極4中之金屬元素的供給及收集為可逆的。當非揮發可變電阻元素由高電阻狀態改變至低電阻狀態，第二電極4的金屬元素係被離子化進入可變電阻層2。離子化金屬元素組合電子，藉由在可變電阻層2中形成導電絲。當非揮發可變電阻元素由低電阻狀態改變至高電阻狀態時，電洞係經由第一電極1被供給至可變電阻層2，藉以導電絲的金屬元素被離子化。離子化金屬元素係被收集在第二電極4，藉以在可變電阻層2中之導電絲係被消除。
介電層3係被設在可變電阻層2與第二電極4之間。這可能抑制第二電極4的金屬元素擴散至可變電阻層2。因此，即使當在可變電阻層2中之導電絲被消除，仍有可能防止第二電極4的金屬元素滲出進入可變電阻層2並抑制在可變電阻層2中的絕緣特性劣化。因此，有可能實現在可變電阻層2中之膜厚度的減少，並降低該非揮發可變電阻元件的驅動電流。有可能微小化非揮發可變電阻元素並實現記憶體容量的增加。再者，有可能改良流入非揮發可變電阻元件的電流的ON/OFF比，改良可靠度。
吾人想要電流流入介電層3的較流入可變電阻層2容易。這是因為，如果介電層3具有較可變電阻層2較佳的絕緣特徵及較高電阻，則在可變電阻層2中之切換動作將
不會發生。藉由設定介電層3的膜厚度及介電常數小於可變電阻層2的膜厚度及介電常數，則有可能允許電流較更容易流入介電層3而較不容易流入可變電阻層2。
圖2A為示於圖1的非揮發可變電阻元素的低電阻狀態的剖面圖。圖2B示於圖1的非揮發可變電阻元素的高電阻狀態的剖面圖。
在圖2A中，於用於導電絲F1的產生程序中，第二電極4的電位係被設定高於第一電極1的電位，以供給設定電壓至第二電極4。
當設定電壓係被供給至第二電極4時，第二電極4的金屬元素被離子化。離子化的金屬元素透過介電層3進入可變電阻層2及電子經由第一電極1供給至可變電阻層2。在可變電阻層2中，離子化金屬元素與電子組合，藉以由包含在第二電極4中之金屬元素形成的導電絲F1成長進入可變電阻層2。
由第二電極4的金屬元素所形成的導電絲F1成長入可變電阻層2並且第一電極1及第二電極4係為導電絲F1所短路，藉以非揮發可變電阻元件係被設定於低電阻狀態。
另一方面，如於圖2B所示，用於導電絲F1的消除程序中，第二電極4的電位係被設定低於第一電極1的電位，以施加重置電壓至第二電極4。
當重置電壓被供給至第二電極4時，電洞被經由第一電極1被供給至可變電阻層2，藉以導電絲F1的金屬元
素5在可變電阻層2中被離子化。導電絲F1的金屬元素5係經由介電層3被收集在第二電極4中及導電絲F1係在可變電阻層2中被消除，藉以非揮發可變電阻元件被重置為高電阻狀態。
低電阻狀態及高電阻狀態的可逆控制可以依據電壓施加之極性加以執行。在此點，高電阻狀態可以相關於OFF狀態及低電阻狀態可以相關於ON狀態。當某電壓被施加時，流入非揮發可變電阻元件的電流值被讀取以區分ON狀態及OFF狀態。這使得其可能造成非揮發可變電阻元件操作為記憶體。因為高電阻狀態及低電阻狀態的轉移只有發生在電壓施加時，所以，有可能實現非揮發記憶體。
圖3為示於圖1的非揮發可變電阻元件的切換特徵。
在圖3中，當施加至非揮發可變電阻元件的第二電極4之電壓於正方向(P1)增加時，電流於設定電壓(接近4伏)處突然增加及非揮發可變電阻元件由高電阻狀態轉移為低電阻狀態。
在低電阻狀態中，在施加至第二電極4的電壓係小於設定電壓Vset一些範圍，電流大致成比例於該電壓流動(P2)。
另一方面，當施加至第二電極4的電壓係相對於低電阻狀態的非揮發可變電阻元件的負方向掃動時，電流於重置電壓Vreset(接近-2.5伏)處突然降低及非揮發可變電阻元件由低電阻狀態轉移至高電阻狀態(P3)。
在高電阻狀態中，在施加至第二電極4的電壓範圍大
於重置電壓Vreset一些範圍時，電流相對於電壓幾乎不流動(P4)。
當施加至第二電極4的電壓係更由此狀態掃動於正方向時(P1)，電流在設定電壓Vset處突然增加及非揮發可變電阻元件由高電阻狀態轉移至低電阻狀態。換句話說，非揮發可變電阻元件可於高電阻狀態與低電阻狀態間可逆地轉移並可以儲存一位元。
圖4為示於圖1的非揮發可變電阻元件的切換特徵，相較於不包含介電層的非揮發可變電阻元件的切換特徵。L1表示當出現有介電層3時取得的切換特徵。L2表示當沒有介電層3時，取得之切換特徵。
在圖4中，在未出現及出現有介電層3之間，當正電壓施加至第二電極4時，即所謂設定電壓Vset的差等於或小於1伏時，在由高電阻狀態轉移至低電阻狀態時發生電壓差。該電壓並未很大變動。
然而，於高電阻狀態時流動之電流，當介電層3出現時的OFF電流的大小相較於當介電層3未出現時的OFF電流的大小小於1位數。另一方面，於低電阻狀態時流動之電流的ON電流大小係大約相同於在介電層3未出現時的ON電流的大小。換句話說，可以看出，降低OFF電流的作用係藉由插入介電層3加以改良。
以下解釋依據第二實施例之非揮發可變電阻元件的製
造方法。在第二實施例的解釋例中，p-型Si、非晶矽、氧化矽膜、及銀(Ag)係分別被使用作為示於圖1中的第一電極1、可變電阻層2、介電層3及第二電極4。
例如，p-型Si區係藉由將B離子以30keV的加速電壓及2×1015cm-2劑量注入矽單晶基材形成，隨後，施加活化退火，以形成該矽單晶基材作為第一電極1。
隨後，非晶矽層係藉由化學氣相沈積(CVD)沈積作為可變電阻層2。在此實施例中，使用LP-CVD(低壓化學氣相沈積)。
在自然氧化物膜被非晶矽層表面的氟酸處理所移除時，執行SH處理(以硫酸：過氫氧化物溶液=2：1的混合液體所清洗)，以形成約2奈米的化學氧化物膜(SiOx)作為介電層3。
Ag層係被氣相沈積於介電層3之上作為第二電極4。這使得可以製造示於圖1的非揮發可變電阻元件成為可能。
圖5為依據第三實施例之非揮發可變電阻元件的示意架構剖面圖。
在圖5中，在此非揮發可變電阻元件中，可變電阻層12係積層於第一電極11上。第二電極14係透過氫氧化物層13積層於可變電阻層12之上。
第一電極11、可變電阻層12及第二電極14係相同於
圖1之第一電極1、可變電阻層2、及第二電極4。
氫氧化物層13包含第二電極14的金屬元素的氫氧化物。氫氧化物層13可以由例如AgOH、Mg(OH)2、Fe(OH)2、Zn(OH)2、Al(OH)3、及Cu(OH)2，依據第二電極14的金屬元素選出。
當由第二電極14所供給之金屬元素形成之導電絲形成在可變電阻層12中時，非揮發可變電阻元件由高電阻狀態改變至低電阻狀態。當由在可變電阻層12中形成的導電絲的金屬元素收集在第二電極14及形成在可變電阻層12中之導電絲在大小上減小時，非揮發可變電阻元件由低電阻狀態改變至高電阻狀態。
在可變電阻層12中，電阻改變係可能依據包含在第二電極14中之金屬元素的供給及收集而逆轉。在此點，第二電極14的金屬元素係被離子化以進入可變電阻層12中。該離子化金屬元素組合電子，藉以在可變電阻層12中形成導電絲。電洞經由第一電極11被供給至可變電阻層12，藉以，導電絲的金屬元素被離子化。離子化金屬元素係被收集在第二電極14中，藉以在可變電阻層12中之導電絲被消除。
氫氧化物層13係被設置在可變電阻層12與第二電極14之間。這使得其可能提昇在與氫氧化物層13的介面上之第二電極14之金屬元素的離子化。可能可以降低改變可變電阻層12之電阻所需之電壓，並且，降低工作電流。
圖6A為示於圖5中之非揮發可變電阻元件的低電阻狀態的剖面圖。圖6B為示於圖5之非揮發可變電阻元件的高電阻狀態的剖面圖。
在圖6A中，在導電絲F2的生產程序中，第二電極14的電位被設定為高於第一電極11的電位，以施加一設定電壓至第二電極14。
在氫氧化物層13的介面上，氫氧化物層13的OH原子團作動於第二電極14的金屬元素上，藉以第二電極14的金屬元素的離子化被提升。離子化金屬元素進入可變電阻層12及電子經由第一電極11被供給至可變電阻層12。在可變電阻層12中，離子化金屬元素與電子結合，藉以由第二電極14的金屬元素形成導電絲F2長入可變電阻層12中。
由第二電極14之金屬元素形成之導電絲F2長入可變電阻層12，並且，第一電極11及第二電極14係為導電絲F2所短路，藉以非揮發可變電阻元件被設定為低電阻狀態。
另一方面，如圖6B所示，在消除導電絲F2的程序中，第二電極14的電位被設定為低於第一電極11的電位，藉以施加重置電壓給第二電極14。
電洞被經由第一電極11供給至可變電阻層12，藉以導電絲F2的金屬元素15係在可變電阻層12中離子化。在此點，氫氧化物層13的OH原子團係為電場所移動至可變電阻層12並作用以導電絲F2的金屬元素15上，藉
以導電絲F2的金屬元素15的離子化被提升。導電絲F2的金屬元素15係被收集在第二電極14及導電絲F2在可變電阻層12中被消除，藉以非揮發可變電阻元件被重置為高電阻狀態。
圖7A及7B為示於圖5中之非揮發可變電阻元件的導電絲的產生程序的能帶圖。在圖7A及7B中所示的例子中，p-型Si、非晶矽、AgOH膜、及銀Ag係分別被使用為示於圖5之第一電極11、可變電阻層12、氫氧化物層13、及第二電極14。
在圖7A中，氫氧化物層13的OH原子團作動於第二電極14的銀Ag上，藉以如下所述反應發生，及第二電極14的銀Ag被氫化。
Ag+OH- → AgOH+e-
因為銀Ag的氫氧化物不穩定，所以發生以下反應，藉以銀Ag被離子化並供給至可變電阻層12。
AgOH Ag++OH-
如圖7B所示，電子e-係經由第一電極11被供給至可變電阻層12，及銀離子Ag+及電子e-組合，藉以由銀Ag形成的導電絲F2成長於可變電阻層12中。
以此方式，當電極屬的氫氧化物出現時，金屬離子係為氫氧化物的反應產生及電極金屬的離子化被提升。此反應對於銀Ag並不是常有反應並可能發生於其他金屬，例如銅Cu。
說明依據第四實施例之非揮發可變電阻元件的製造方法。在第四實施例中所解釋的例子中，p-型Si、非晶矽、AgOH膜、及銀Ag係分別被使用為示於圖5的第一電極11、可變電阻層12、氫氧化物層13及第二電極14。
例如，p-型Si區係藉由在30keV的加速電壓及2×1015cm-2的劑量注入B離子至矽單晶基材所形成，隨後對矽單晶基材施加活化退火，加以形成作為第一電極11。
隨後，非晶矽層係藉由例如化學氣相沈積(CVD)法沈積作為可變電阻層12。
在自然氧化物膜係為非晶矽層表面的氟酸移除後，執行SH處理，以終止非晶矽層表面的OH。
Ag層係被氣相沈積為第二電極14及在非晶矽層表面上之OH原子團及第二電極14的Ag反應，藉以氫氧化物層13係被插入於第二電極14與可變電阻層12之間。
在上述實施例的解釋例子中，電極及層係以第一電極11、可變電阻層12、氫氧化物層13及第二電極14的順序加以積層。然而，電極與層可以以第二電極14、氫氧化物層13、可變電阻層12及第一電極11的順序加以積層。於此時，當Ag層被使用作為第二電極14時，有可能藉由執行Ag層的SH處理而在Ag層的表面上形成AgOH。
然而，當Ag層的表面上之AgOH被置入於環境中時，其中AgOH為不穩定並立即分解，以允許AgOH容易形成，該SH處理可以在包含OH原子團的層被形成在Ag層
上之後執行。
例如，有可能在形成Ag層後，積層約1奈米或更少之非晶矽層、透過非晶矽層的SH處理終止非晶矽層表面上之OH，並在非晶矽層的表面上形成可變電阻層12。在此點，有可能藉由使在非晶矽層表面上的OH原子團及第二電極14的Ag反應，以在第二電極14與可變電阻層12之間插入氫氧化物層13。
圖8為依據第五實施例之非揮發可變電阻元件的示意架構剖面圖。
在圖8中，在此非揮發可變電阻元件中，可變電阻層22係被積層在第一電極21上。第二電極25係經由介電層23及氫氧化物層24被依序積層在可變電阻層22上。
第一電極21、可變電阻層22、介電層23及氫氧化物層24係與示於圖1的第一電極1、可變電阻層2、介電層3、及第二電極4相同。氫氧化物層24係與示於5的氫氧化物層13相同。
當由第二電極25供給之金屬元素形成之導電絲係被形成在可變電阻層22中時，非揮發可變電阻元件由高電阻狀態改變至低電阻狀態。當形成在可變電阻層22中之導電絲的金屬元素被收集在第二電極25中及形成在可變電阻層22中之導電絲的尺寸減少時，非揮發可變電阻元件由低電阻狀態改變至高電阻狀態。
在可變電阻層22中，電阻變化係可能依據包含在第二電極25中之金屬元素的供給與收集而逆轉。在此點，第二電極25的金屬元素被離子化，以進入可變電阻層22中。離子化金屬元素組合電子，藉以導電絲被形成在可變電阻層22中。電洞被經由第一電極21供給至可變電阻層22，藉以導電絲的金屬元素被離子化。離子化金屬元素係被收集在第二電極25中，藉以在可變電阻層22中之導電絲被消除。
介電層23與氫氧化物層24係被設在可變電阻層22與第二電極25之間。這使得有可能抑制第二電極25的金屬元素擴散並進入可變電阻層22並提升了在與氫氧化物層24之介面處的第二電極25的金屬元素的離子化。因此，有可能抑制在可變電阻層22之絕緣特性的劣化。再者，有可能改良流至非揮發可變電阻的電流ON/OFF比，並降低改變可變電阻層22的電阻所需之電壓與功函數。
圖9A為示於圖8的非揮發可變電阻元件的低電阻狀態的剖面圖。圖9B為示於圖8的非揮發可變電阻元件的高電阻狀態的剖面圖。
在圖9A中，在用於導電絲F3的生產程序中，第二電極25的電位係被設定高於第一電極21的電位，以施加設定電壓至第二電極25。
在氫氧化物層24的介面上，氫氧化物層24的OH原子團係作動於第二電極25的金屬元素，藉以第二電極25的金屬元素的離子化被提升。離子化金屬元素經由介電層
23進入可變電阻層22，及電子經由第一電極21被供給至可變電阻層22。在可變電阻層22中，離子化金屬元素及電子組合，藉以由第二電極25之金屬元素所形成之導電絲F3成長於可變電阻層22中。
由第二電極25之金屬元素形成之導電絲F3成長入可變電阻層22及第一電極21與第二電極25係為導電絲F3所短路，藉以非揮發可變電阻元件被設定於低電阻狀態。
另一方面，如圖9B所示，在用於導電絲F3的消除程序中，第二電極25的電位係被設定低於第一電極21的電位，以供給重置電壓給第二電極25。
電洞經由第一電極21被供給至可變電阻層22，藉以導電絲F3的金屬元素26被離子化於可變電阻層22中。在此點，氫氧化物層24之OH原子團被電場所移動至可變電阻層22並作用於導電絲F3的金屬元素26上，藉以導電絲F3的金屬元素26的離子化被提升。導電絲F3的金屬元素26經由介電層23被收集於第二電極25中，及導電絲F3係在可變電阻層22中被消除，藉以非揮發可變電阻元件被重置至高電阻狀態。
圖10A為一記憶體格陣列示意架構平面圖，其上應用有依據第六實施例之非揮發可變電阻元件。圖10B為示於圖10A之記憶體格陣列之交叉點部的示意架構剖面圖。
在圖10A及10B中，在一記憶體格陣列30中，下線
31係被形成於行方向及上線34係被形成於列方向。非揮發可變電阻元件33係經由整流元件32被排列於下線31與上線34間之交叉點部。可以使用示於圖1、5或8的非揮發可變電阻元件作為該非揮發可變電阻元件33。在圖10B所示之例子中，解釋在非揮發可變電阻元件33上設置整流元件32的方法。然而，整流元件32可以移除。
圖11為用以在解釋寫入示於圖10A之記憶體格陣列中之選擇格時電壓設定方法的平面圖。
在圖11中，在記憶體格陣列30旁，設有控制單元35，其執行列選擇，及控制單元36，其執行行選擇。當執行寫入選擇格時，設定電壓Vset被施加至選定行的下線31及設定電壓Vset的半電壓被施加至未選擇行的下線31。0伏被施加至選擇列的上線34及設定電壓Vset的半電壓係被施加至未選擇列之上線34。
結果，設定電壓Vset被施加至為選擇行及選擇列所指定的選擇格，並執行該選擇格的寫入。設定電壓Vset的半電壓係被施加至為未選擇行及選擇列所指定的半選擇格並禁止寫入該半選擇格。設定電壓Vset的半電壓係被施加至為選擇行及未選擇列所指定的半選擇格並禁止該半選擇格的寫入。0伏被施加至為未選擇行及未選擇列所指定的未選擇格並禁止在該未選擇格中之寫入。
圖12為用以解釋在由示於圖10A的記憶體格陣列之選擇格讀出時，解釋電壓設定方法的平面圖。
在圖12中，當執行選擇格的讀出時，一讀取電壓
Vread的半電壓被施加至選擇行的下線31及0伏被施加至未選擇行之下線31。讀取電壓Vread的負半電壓被施加至選擇列的上線34及0伏被施加至未選擇列的上線34。
結果，讀取電壓Vread係被施加至選擇行及選擇列所指定的選擇格，及由該選擇格執行讀出。另一方面，讀出電壓Vread的負半電壓係被施加至為未選擇行及選擇列所指定的半選擇格並禁止該半選擇格之讀出。讀取電壓Vread的半電壓係被施加至為選擇行及未選擇列所指定的半選擇格，及禁止由該半選擇格讀出。0伏係被施加至為未選擇行及未選擇列所指定的未選擇格，及禁止由該未選擇格讀出。
圖13為解釋一電壓設定法，以抹除示於圖10A中之記憶體格陣列中之選擇格時的平面圖。
在圖13中，當執行選擇格的抹除時，重置電壓Vreset係被施加至選擇行的下線31及重置電壓Vreset的半電壓係被施加至未選擇行的下線31。0伏被施加至選擇列的上線34及重置電壓Vreset的半電壓係被施加至未選擇列的上線34。
結果，重置電壓Vreset係被施加至為選擇行及選擇列所指定的選擇格，執行選擇格的抹除。另一方面，重置電壓Vreset的半電壓係被施加至為未選擇行及選擇列所指定的半選擇格，禁止該半選擇格的抹除。重置電壓Vreset的半電壓被施加至為選擇行及未選擇列所指定的半選擇格，則禁止該半選擇格的抹除。0伏被施加至未選擇行及未選
擇列所指定的未選擇格，則禁止該未選擇格的抹除。
圖14為依據第七實施例之非揮發可變電阻元件的示意架構的剖面圖。
在圖14中，閘極電極45係經由閘極絕緣膜44被形成在半導體基材41上。字元線46係被形成在閘極電極45上。在半導體基材41中，雜質擴散層42及43係被形成以保持通道區形成在閘極電極45之下，藉以形成電晶體51。源極線47係被連接至該雜質擴散層43。
在半導體基材41上，非揮發可變電阻元件33係被安排鄰近該電晶體51。例如，使用如圖1所示之相同架構作為非揮發可變電阻元件33。非揮發可變電阻元件33的第二電極4係經由連接導體48連接至雜質擴散層42。非揮發可變電阻元件33的第一電極11係經由連接導體49連接至位元線50。
電晶體51係經由字元線46導通，藉以非揮發可變電阻元件33可以存取及非揮發可變電阻元件33可以被選擇作為讀取及寫入目標。
在圖14所示之例子的解釋中，在圖1中所示之架構係被使用作為非揮發可變電阻元件33。然而，也可以使用示於圖5或圖8的架構。
圖15為一記憶體格陣列的示意架構平面圖，其中應用有示於圖14的非揮發可變電阻元件。
在圖15中，在示於圖14的半導體基材41上，位元線BL1至BL3係接線於行方向及字元線WL1至WL3係被接線於列方向。在位元線BL1至BL3與字元線WL1至WL3的交叉點部，安排有非揮發可變電阻元件33及電晶體51。非揮發可變電阻元件33及電晶體51係被彼此串聯連接。
相同行的非揮發可變電阻元件33的一端係連接至相同位元線BL1至BL3。相同列的電晶體51的一端係連接至相同源極線SL1至SL3。相同列的電晶體51的閘極電極45係連接至相同字元線WL1至WL3。
電晶體51經由字元線WL1至WL3導通，藉以一電壓可以被施加於選擇列的非揮發可變電阻元件3的第一電極1與第二電極4之間。因此，在由選擇列之非揮發可變電阻元件33讀出時，有可能防止電流流至未選擇列的非揮發可變電阻元件33並降低讀出時間。
圖16為依據第八實施例之非揮發可變電阻元件的示意架構剖面圖。
在圖16中，非揮發可變電阻元件33係被安排於下線61上。一單極可變電阻元件67係經由連接導體62安排在非揮發可變電阻元件33上。上線66係安排在單極可變電阻元件67之上。在單極可變電阻元件67中，可變電阻層64係被積層下電極63上及上電極65係被積層在可變電阻
層64上。例如，可以使用例如HfO2、ZrO2、NiO、V2O5、ZnO、TiO2、Nb2O5、WO3或CoO的過渡金屬氧化物作為可變電阻層64。在單極可變電阻元件67中，可變電阻層64的電阻可以藉由改變施加至可變電阻層64的脈衝應力的振幅及時間加以改變。
當順偏施加至單極可變電阻元件67時，設定電壓Vset係經由下線61施加至非揮發可變電阻元件33。這使得有可能在可變電阻層2中形成圖2A中所示之導電絲F1並降低非揮發可變電阻元件33的電阻。
另一方面，當逆偏被施加至單極可變電阻元件67時，重置電壓Vreset經由下線61被施加至非揮發可變電阻元件33。這使得由可變電阻層2中消除示於圖2A中之導電絲F1為並增加非揮發可變電阻元件33的電阻成為有可能。
非揮發可變電阻元件33係串聯連接至單極可變電阻元件67。這使得相較於當二極體被串聯連接該單極可變電阻元件67時取得之ON/OFF比有可能取得改良之ON/OFF比。
在解釋示於圖16的例子中，示於圖1中之架構係被使用作為非揮發可變電阻元件33。然而，也可以使用示於圖5或圖8的架構。
圖17係為一記憶體格陣列的示意架構平面圖，其中應用有示於圖16的非揮發可變電阻元件。
在圖17中，位元線BL1至BL3係被接線於行方向及
字元線WL1至WL3係被接線於列方向。在位元線BL1至BL3與字元線WL1至WL3的交叉點部中，排列有非揮發可變電阻元件33與單極可變電阻元件67。非揮發可變電阻元件33與單極可變電阻元件67係彼此串聯連接。
相同行的單極可變電阻元件67的一端係連接至相同位元線BL1至BL3。相同列的非揮發可變電阻元件33的一端係連接至相同字元線WL1至WL3。
依據此連接，當逆偏被施加至未選擇格時，可變電阻元件的電阻增加。因此，有可能降低由選擇格電流讀出時，由未選擇格流出的電流雜訊，改良了讀出操作的穩定性，及降低讀出時間。
雖然已經描述部份實施例，但這些已經描述之實施例只作為例子用，並不是用以限制本發明之範圍。確實，於此所述之新穎實施例可以以各種其他形式加以實施；再者，在於此所述之實例的形式中之各種省略、替代及變化可以在不脫離本發明之精神下加以完成。隨附之申請專利範圍與其等效係想要涵蓋仍在本發明範圍與精神內的各種形式與修改。
1‧‧‧第一電極
2‧‧‧可變電阻層
3‧‧‧介電層
4‧‧‧第二電極
5‧‧‧金屬元素
11‧‧‧第一電極
12‧‧‧可變電阻層
13‧‧‧氫氧化物層
14‧‧‧第二電極
15‧‧‧金屬元素
21‧‧‧第一電極
22‧‧‧可變電阻層
23‧‧‧介電層
24‧‧‧氫氧化物層
25‧‧‧第二電極
26‧‧‧金屬元素
30‧‧‧記憶體格陣列
31‧‧‧下線
32‧‧‧整流元件
33‧‧‧非揮發可變電阻元件
34‧‧‧上線
35‧‧‧控制單元
36‧‧‧控制單元
41‧‧‧半導體基材
42‧‧‧雜質擴散層
43‧‧‧雜質擴散層
44‧‧‧閘極絕緣層
45‧‧‧閘極電極
46‧‧‧字元線
47‧‧‧源極線
48‧‧‧連接導體
49‧‧‧連接導體
50‧‧‧位元線
51‧‧‧電晶體
F1-F3‧‧‧導電絲
WL1-WL3‧‧‧字元線
BL1-BL3‧‧‧位元線
61‧‧‧下線
62‧‧‧連接導體
63‧‧‧下電極
64‧‧‧可變電阻層
65‧‧‧上電極
66‧‧‧上線
67‧‧‧單極可變電阻元件
圖1為依據第一實施例之非揮發可變電阻元件的示意架構的剖面圖。
圖2A為示於圖1中之非揮發可變電阻元件的低電阻狀態的剖面圖，及圖2B為示於圖1中之非揮發可變電阻
元件的高電阻狀態的剖面圖。
圖3為示於圖1中之非揮發可變電阻元件的切換特徵圖。
圖4為相較於未包含介電層之非揮發可變電阻元件的切換特徵的示於圖1的非揮發可變電阻元件的切換特徵圖。
圖5為依據第三實施例之非揮發可變電阻元件的示意架構的示意圖。
圖6A為示於圖5的非揮發可變電阻元件的低電阻狀態剖面圖及圖6B為示於圖5的非發可變電阻元件的高電阻狀態的剖面圖。
圖7A及7B為示於圖5的非揮發可變電阻元件的導電絲的生產程序的能帶圖。
圖8為依據第五實施例之非揮發可變電阻的示意架構的剖面圖。
圖9A為示於圖8的非揮發可變電阻元件的低電阻狀態的剖面圖及圖9B為示於圖8的非揮發可變電阻元件的高電阻狀態的剖面圖。
圖10A為一記憶體格陣列的示意架構的平面圖，其上應用有依據第六實施例之非揮發可變電阻元件及圖10B為示於圖10A中之記憶體格陣列的交叉點部的示意剖面圖。
圖11為解釋在寫入於圖10A所示之記憶體格陣列中之選擇格時的電壓設定法的平面圖。
圖12為解釋在由示於圖10A之記憶體格陣列中讀出
選擇格時的電壓設定法的平面圖。
圖13為解釋在由示於圖10A之記憶體格陣列中抹除選擇格時的電壓設定法的平面圖。
圖14為依據第七實施例之非揮發可變電阻元件的示意架構的剖面圖。
圖15為一記憶體格陣列的示意架構平面圖，其上應用有圖14所示之非揮發可變電阻元件。
圖16為依據第八實施例之非揮發可變電阻元件的示意架構的剖面圖。
圖17為一記憶體格陣列的示意架構平面圖，其上應用有圖16所示之非揮發可變電阻元件。
1‧‧‧第一電極
2‧‧‧可變電阻層
3‧‧‧介電層
4‧‧‧第二電極
Claims (20)
- 一種用於記憶體裝置之非揮發可變電阻元件，包含：第一電極；包含金屬元素之第二電極；可變電阻層，安排在該第一電極與該第二電極之間，在該可變電阻層中之電阻係依據該金屬元素的移動進出而可逆地變化，及該可變電阻層具有半導體元件；及介電層，插入於該第二電極與該可變電阻層之間，該介電層的該金屬元素具有較該可變電阻層為小的擴散係數；其中該金屬元素經由構成該介電層的材料從該第二電極進入該可變電阻層。
- 如申請專利範圍第1項所述之非揮發可變電阻元件，其中該可變電阻層係多晶矽、非晶矽或單晶矽。
- 如申請專利範圍第1項所述之非揮發可變電阻元件，其中該介電層為氧化矽膜、氮化矽膜、氧氮化物膜、或碳化物膜。
- 如申請專利範圍第1項所述之非揮發可變電阻元件，其中該第一電極為摻有雜質之矽。
- 如申請專利範圍第1項所述之非揮發可變電阻元件，其中該金屬元素係由Ag、Ti、Ni、Co、Al、Cr、Cu、W、Hf、Ta、Au、Bi及Zr選出。
- 一種用於記憶體裝置之非揮發可變電阻元件，包 含：第一電極；包括金屬元素之第二電極；可變電阻層，安排在該第一電極與該第二電極之間，在該可變電阻層中之電阻係依據該金屬元素的移動進出而可逆地變化，及該可變電阻層具有半導體元件；及絕緣膜，插入於該第二電極與該可變電阻層之間並由包含氧化矽膜、氮化矽膜、氧氮化物膜、及碳化物膜之群組選出。
- 如申請專利範圍第6項所述之非揮發可變電阻元件，其中該可變電阻層係為多晶矽、非晶矽、或單晶矽。
- 如申請專利範圍第6項所述之非揮發可變電阻元件，其中該第一電極係為摻有雜質的矽。
- 如申請專利範圍第6項所述之非揮發可變電阻元件，其中該金屬元素係由Ag、Ti、Ni、Co、Al、Cr、Cu、W、Hf、Ta、Au、Bi及Zr所選出。
- 如申請專利範圍第6項所述之非揮發可變電阻元件，其中該第一電極、該可變電阻層、該介電層及該第二電極的積層結構係安排在字元線與位元線的交叉點。
- 如申請專利範圍第10項所述之非揮發可變電阻元件，更包含整流元件安排在該字元線與該位元線之間。
- 如申請專利範圍第6項所述之非揮發可變電阻元件，更包含電晶體，串聯連接至該積層結構。
- 如申請專利範圍第6項所述之非揮發可變電阻元 件，更包含單極可變電阻元件串聯連接至該積層結構。
- 一種用於記憶體裝置之非揮發可變電阻元件，包含：第一電極；包含金屬元素的第二電極；可變電阻層，安排在該第一電極與該第二電極之間，在該可變電阻層中之電阻係依據該金屬元素的移動進出而可逆地變化，及該可變電阻層具有半導體元件；及氫氧化物層，插入於該第二電極與該可變電阻層之間，該氫氧化物層具有該金屬元素的氫氧化物。
- 如申請專利範圍第14項所述之非揮發可變電阻元件，其中該可變電阻層係多晶矽、非晶矽、或單晶矽。
- 如申請專利範圍第14項所述之非揮發可變電阻元件，其中該氫氧化物層係由AgOH、Mg(OH)2、Fe(OH)2、Zn(OH)2、Al(OH)3及Cu(OH)2所選出。
- 如申請專利範圍第14項所述之非揮發可變電阻元件，其中該第一電極為摻雜有雜質的矽。
- 如申請專利範圍第14項所述之非揮發可變電阻元件，其中該金屬元素係由Ag、Ti、Ni、Co、Al、Cr、Cu、W、Hf、Ta、Au、Bi及Zr所選出。
- 如申請專利範圍第14項所述之非揮發可變電阻元件，其中該第一電極、該可變電阻層、該介電層、及該第二電極的積層結構係被安排在字元線與位元線之交叉點。
- 如申請專利範圍第19項所述之非揮發可變電阻元 件，更包含整流元件，安排在該字元線與該位元線之間。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011032875A JP5364739B2 (ja) | 2011-02-18 | 2011-02-18 | 不揮発性抵抗変化素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201248790A TW201248790A (en) | 2012-12-01 |
| TWI540687B true TWI540687B (zh) | 2016-07-01 |
Family
ID=46672155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101105256A TWI540687B (zh) | 2011-02-18 | 2012-02-17 | 非揮發可變電阻元件 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8835896B2 (zh) |
| JP (1) | JP5364739B2 (zh) |
| TW (1) | TWI540687B (zh) |
| WO (1) | WO2012111205A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120241710A1 (en) * | 2011-03-21 | 2012-09-27 | Nanyang Technological University | Fabrication of RRAM Cell Using CMOS Compatible Processes |
| JP5480233B2 (ja) * | 2011-12-20 | 2014-04-23 | 株式会社東芝 | 不揮発性記憶装置、及びその製造方法 |
| US9276041B2 (en) | 2012-03-19 | 2016-03-01 | Globalfoundries Singapore Pte Ltd | Three dimensional RRAM device, and methods of making same |
| US8927957B2 (en) * | 2012-08-09 | 2015-01-06 | Macronix International Co., Ltd. | Sidewall diode driving device and memory using same |
| JP2014075424A (ja) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | 不揮発性可変抵抗素子、制御装置および記憶装置 |
| TWI543337B (zh) | 2013-03-19 | 2016-07-21 | 東芝股份有限公司 | 電阻式隨機存取記憶裝置 |
| JP5937033B2 (ja) | 2013-03-22 | 2016-06-22 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 |
| US9099645B2 (en) | 2013-03-22 | 2015-08-04 | Kabushiki Kaisha Toshiba | Resistance random access memory device |
| US9202846B2 (en) | 2013-03-22 | 2015-12-01 | Kabushiki Kaisha Toshiba | Resistance random access memory device |
| JP2014216553A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社東芝 | 抵抗変化型記憶装置 |
| JP2015056653A (ja) * | 2013-09-13 | 2015-03-23 | 株式会社東芝 | 記憶装置 |
| TWI508341B (zh) | 2014-04-02 | 2015-11-11 | Winbond Electronics Corp | 電阻式隨機存取記憶體及其製造方法 |
| TWI488347B (zh) | 2014-04-08 | 2015-06-11 | Winbond Electronics Corp | 記憶體元件的形成方法 |
| US9425389B2 (en) * | 2014-12-08 | 2016-08-23 | Intermolecular, Inc. | Doped ternary nitride embedded resistors for resistive random access memory cells |
| US10693062B2 (en) * | 2015-12-08 | 2020-06-23 | Crossbar, Inc. | Regulating interface layer formation for two-terminal memory |
| JP2018152497A (ja) | 2017-03-14 | 2018-09-27 | 東芝メモリ株式会社 | 抵抗変化素子及び記憶装置 |
| JP7092968B2 (ja) * | 2018-09-22 | 2022-06-29 | 豊田合成株式会社 | 半導体装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| JP4608875B2 (ja) * | 2003-12-03 | 2011-01-12 | ソニー株式会社 | 記憶装置 |
| US20070008865A1 (en) * | 2005-07-08 | 2007-01-11 | Nanochip, Inc. | High density data storage devices with polarity-dependent memory switching media |
| JP2007165474A (ja) * | 2005-12-12 | 2007-06-28 | Sony Corp | 記憶素子及び記憶装置 |
| KR20070075812A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자 |
| JP2008021750A (ja) * | 2006-07-11 | 2008-01-31 | Matsushita Electric Ind Co Ltd | 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ |
| US10134985B2 (en) | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
| JP2009141225A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 |
| WO2009078251A1 (ja) * | 2007-12-19 | 2009-06-25 | Nec Corporation | スイッチング素子およびその製造方法 |
| JP5113584B2 (ja) * | 2008-03-28 | 2013-01-09 | 株式会社東芝 | 不揮発性記憶装置及びその製造方法 |
| US8097902B2 (en) * | 2008-07-10 | 2012-01-17 | Seagate Technology Llc | Programmable metallization memory cells via selective channel forming |
| JP5531296B2 (ja) * | 2008-09-02 | 2014-06-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2010287683A (ja) | 2009-06-10 | 2010-12-24 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| WO2011071009A1 (ja) * | 2009-12-08 | 2011-06-16 | 日本電気株式会社 | 電気化学反応を利用した抵抗変化素子及びその製造方法 |
| JP5565570B2 (ja) * | 2010-05-13 | 2014-08-06 | 日本電気株式会社 | スイッチング素子、スイッチング素子の製造方法および半導体装置 |
| US8884261B2 (en) * | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
| US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
| US8659929B2 (en) * | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
-
2011
- 2011-02-18 JP JP2011032875A patent/JP5364739B2/ja not_active Expired - Fee Related
- 2011-11-11 WO PCT/JP2011/076598 patent/WO2012111205A1/en active Application Filing
-
2012
- 2012-02-17 TW TW101105256A patent/TWI540687B/zh not_active IP Right Cessation
-
2013
- 2013-08-19 US US13/970,169 patent/US8835896B2/en not_active Expired - Fee Related
-
2014
- 2014-08-13 US US14/458,785 patent/US9391272B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9391272B2 (en) | 2016-07-12 |
| JP2012174754A (ja) | 2012-09-10 |
| US8835896B2 (en) | 2014-09-16 |
| US20140346434A1 (en) | 2014-11-27 |
| JP5364739B2 (ja) | 2013-12-11 |
| US20130328009A1 (en) | 2013-12-12 |
| TW201248790A (en) | 2012-12-01 |
| WO2012111205A1 (en) | 2012-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI540687B (zh) | 非揮發可變電阻元件 | |
| JP5547111B2 (ja) | 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 | |
| US8450709B2 (en) | Nonvolatile resistance change device | |
| US9105838B2 (en) | Nonvolatile variable resistive device | |
| US9437658B2 (en) | Fully isolated selector for memory device | |
| US8450715B2 (en) | Nonvolatile metal oxide memory element and nonvolatile memory device | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| US7777215B2 (en) | Resistive memory structure with buffer layer | |
| JP5439420B2 (ja) | 記憶装置 | |
| US8610101B2 (en) | Nonvolatile variable resistance element having a variable resistive layer disposed between first and second electrodes | |
| JP2008022007A (ja) | 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法 | |
| TWI555245B (zh) | 非揮發性阻值變化元件 | |
| CN114256416A (zh) | 电阻式随机存取存储器、其制造方法及其操作方法 | |
| US20140353566A1 (en) | ReRAM materials stack for low-operating-power and high-density applications | |
| CN102376354A (zh) | 存储元件和存储装置 | |
| TWI515888B (zh) | 非揮發性可變電阻元件及其製造方法 | |
| JP5755782B2 (ja) | 不揮発性抵抗変化素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |