CN102376354A - 存储元件和存储装置 - Google Patents

存储元件和存储装置 Download PDF

Info

Publication number
CN102376354A
CN102376354A CN2011101844193A CN201110184419A CN102376354A CN 102376354 A CN102376354 A CN 102376354A CN 2011101844193 A CN2011101844193 A CN 2011101844193A CN 201110184419 A CN201110184419 A CN 201110184419A CN 102376354 A CN102376354 A CN 102376354A
Authority
CN
China
Prior art keywords
layer
resistance
ion source
memory element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101844193A
Other languages
English (en)
Inventor
保田周一郎
清宏彰
河内山彰
紫牟田雅之
山田直美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102376354A publication Critical patent/CN102376354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Abstract

本发明公开了能够改善对由所施加的电压引起的电阻变化的可控性的存储元件和存储装置。所述存储元件包括依次设置的第一电极、存储层和第二电极。所述存储层包括设置在所述第一电极侧的电阻变化层以及设置在所述第二电极侧的离子源层，且所述离子源层的电阻值高于所述电阻变化层的电阻值。所述电阻变化层的电阻值响应于由施加到所述第一电极和所述第二电极上的电压引起的组分变化而变化。所述存储装置包括脉冲施加单元和多个存储元件，所述脉冲施加单元选择性地向所述多个存储元件施加电压脉冲或电流脉冲，各所述存储元件是本发明的上述存储元件。

Description

存储元件和存储装置
相关申请的交叉参考
本申请包含与2010年7月7日向日本专利局提交的日本优先权专利申请JP 2010-155046所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及存储元件，所述存储元件根据在存储层中观察到的电特性的变化来存储信息，所述存储层包括离子源层和电阻变化层。本发明还涉及存储装置。
背景技术
目前普遍采用NOR型或NAND型闪存作为用于数据存储的半导体非易失性存储器。然而，考虑到写入和擦除时需要高电平电压并且被注入至浮动栅极的电子的数量有限，这样的半导体非易失性存储器已经被指出在微细加工方面存在局限性。
为了克服在微细加工方面的这种局限性，目前提出的下一代非易失性存储器是诸如电阻式随机存取存储器(Resistance Random AccessMemory，ReRAM)或相变式随机存取存储器(Phase-Change RandomAccess Memory，PRAM)等电阻变化型存储器(例如，见日本专利申请公开公报特开第2006-196537号以及Waser等人在2009年AdvancedMaterials，21，第2932页的报道)。这些存储器分别具有这样的简单结构：该结构包括设在两个电极之间的电阻变化层。在日本专利申请公开公报特开第2009-43757号的存储器中，替代上述电阻变化层的是，在第一电极与第二电极之间设置有离子源层和氧化物膜(存储用薄膜)。关于上述这些电阻变化型存储器，可以理解的是：原子或离子由于热量或电场而发生移动，由此形成了传导路径从而使电阻值发生变化。
这样的电阻变化型存储器包括两种类型，即：丝极型(filament type)和非丝极型(non-filament type)。对于丝极型存储器，阳离子根据热量或电场而发生移动，并且例如形成低电阻的传导路径(丝极)；对于非丝极型存储器，阴离子发生移动。在非丝极型存储器中，由电流或电压引起的电阻变化是缓和的，从而易于控制电阻值。然而，由于面积依赖性，即，低电阻区域的电阻根据单元尺寸而变化，因此在微细加工方面依然存在着局限性。另一方面，丝极型存储器由于形成了传导路径所以对单元尺寸没有依赖性。该传导路径是由通过阳离子的扩散和还原而在电极与电阻变化层之间的界面上析出的金属元素形成的。因此，期望将丝极型存储器用作在微细加工方面没有局限性的存储器。
本发明关注的是，这样的丝极型存储器在一定程度的电压下显示出急剧的电阻变化。因此，导致了如下的缺点：对由所施加的电压引起的电阻变化的可控性差，并且难以实现稳定操作。
发明内容
因此，本发明的目的是期望提供能够改善对由所施加的电压引起的电阻变化的可控性的存储元件和存储装置。
本发明实施方案的存储元件包括依次设置的第一电极、存储层和第二电极。所述存储层包括设置在所述第一电极侧的电阻变化层以及设置在所述第二电极侧的离子源层。所述离子源层的电阻值高于所述电阻变化层的电阻值。所述电阻变化层的电阻值响应于由施加到所述第一电极和所述第二电极上的电压引起的组分变化而变化。
本发明实施方案的存储装置包括脉冲施加单元和多个存储元件，各个所述存储元件均包括依次设置的第一电极、存储层和第二电极，所述脉冲施加单元选择性地向所述多个存储元件施加电压脉冲或电流脉冲。在所述存储装置中，各所述存储元件是本发明上述实施方案的存储元件。
对于本发明上述实施方案的存储元件(存储装置)而言，当向初始状态(高电阻状态)下的所述存储元件施加“正向”(例如，所述第一电极侧为负电位，而所述第二电极侧为正电位)电压脉冲或电流脉冲时，包含在所述离子源层中的金属元素被离子化并在所述电阻变化层中扩散，随后在所述第一电极处与电子结合而被析出，或者留在所述电阻变化层中并形成杂质能级。结果，在所述存储层内形成了含有金属元素的低电阻部(传导路径)，从而降低了所述电阻变化层的电阻(记录状态)。当在这种低电阻状态下向所述存储元件施加“负向”(例如，所述第一电极侧为正电位，而所述第二电极侧为负电位)电压脉冲时，已析出在所述第一电极上的所述金属元素被离子化，随后溶解到所述离子源层中。因此，由所述金属元素形成的所述传导路径消失，并且所述电阻变化层的电阻上升(初始状态或擦除状态)。
这里，通过增大所述离子源层的电阻值使得所述离子源层的电阻值高于所述电阻变化层的电阻值，当如上所述施加电压脉冲或电流脉冲时，可以对传导路径的形成速度进行控制。因此，这就使得所述电阻变化层的电阻值的变化是缓和的。
对于本发明实施方案的存储元件或存储装置而言，所述离子源层的电阻值高于所述电阻变化层的电阻值。这有利于在通过所述第一电极和所述第二电极施加预定大小的电压脉冲或电流脉冲时对低电阻部(传导路径)的形成速度进行控制，从而降低电阻变化的速度。因此，能够改善对由所施加的电压引起的所述电阻变化层中的电阻变化的可控性。
应当理解的是，上述总体说明和下面的详细说明都是示例性的，并且旨在对本发明要求保护的技术方案提供进一步的说明。
附图说明
随附的附图提供了对本发明的进一步理解，并且这些附图并入本说明书中并构成本说明书的一部分。附图图示了各实施方案，并与说明书一起用来解释本发明的技术原理。
图1是示出了本发明实施方案的存储元件的结构的截面图。
图2是示出了使用图1的存储元件的存储单元阵列的结构的截面图。
图3是图2的存储单元阵列的平面图。
图4是示出了本发明变形方案中的存储元件的结构的截面图。
图5是示出了实施例1的层组分的TEM(透射电子显微镜)图像。
图6A至图6C分别示出了实施例的电流-电压特性。
图7A至图7B分别示出了实施例和相关技术的比较例中的电流-电压特性。
图8是示出了CuZr的含量与电阻值之间关系的特性图。
图9示出了在相关技术的示例中的电流-电压特性。
具体实施方式
下面，将参照附图按照如下顺序说明本发明的实施方案。
一、实施方案
1.存储元件(存储元件的存储层由离子源层和电阻变化层构成)
2.存储装置
二、变形方案
(存储元件的存储层包括电阻变化层与第一电极之间的氧化物层)
三、实施例
一、实施方案
存储元件
图1是示出了本发明实施方案的存储元件1的结构的截面图。该存储元件1被配置成包括依次设置的下部电极10(第一电极)、存储层20和上部电极30(第二电极)。
下部电极10被设置在例如稍后所述(图2)的已形成有互补型金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)电路的硅基板41上，从而作为与该CMOS电路部分的连接部。该下部电极10是由例如钨(W)、氮化钨(WN)、铜(Cu)、铝(Al)、钼(Mo)、钽(Ta)和硅化物(silicide)等用于半导体工艺中的布线材料制成的。当下部电极10是由例如Cu等在电场中可能会发生离子传导的材料制成时，可以在由Cu或其它这类材料制成的下部电极10的表面上覆盖例如W、WN、氮化钛(TiN)和氮化钽(TaN)等几乎不会实现离子传导或热扩散的材料。当稍后说明的离子源层21含有Al时，优选使用比Al更难离子化的如下材料：含有铬(Cr)、W、钴(Co)、硅(Si)、金(Au)、钯(Pd)、Mo、铱(Ir)和钛(Ti)等中的至少一种的金属膜，或者它们的氧化物膜或氮化物膜。
存储层20包括离子源层21和电阻变化层22。离子源层21含有将会转变成向电阻变化层22扩散的可移动离子(阳离子和阴离子)的元素。可被阳离子化的元素包括诸如Cu、Al、锗(Ge)和锌(Zn)等金属元素中的一种或两种以上。作为可被阴离子化的离子传导材料，包括例如含有氧(O)或碲(Te)、硫(S)和硒(Se)等的硫族元素中的至少一种以上。离子源层21布置在上部电极30侧，并且在本示例中，离子源层21与上部电极30接触。上述金属元素和上述硫族元素结合在一起，从而形成了金属硫族化物层。该金属硫族化物层主要具有非晶结构，并且起到了离子供给源的作用。在本实施方案的存储元件1中，离子源层21的电阻值高于初始状态或擦除状态下的电阻变化层22的电阻值。
作为可被阳离子化的金属元素，由于在写入操作的过程中该金属元素在阴极电极上被还原并形成金属状态的传导路径(丝极)，因而优选任何的在化学上稳定的元素，即，在含有上述硫族元素的离子源层21内以金属状态存在的元素。这样的金属元素除了上述的那些金属元素之外，还包括例如Ti、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、Ta、Cr、Mo和W等位于元素周期表中的4A族、5A族和6A族的过渡金属。可以使用这些元素之中的一种或两种以上。另外，例如可使用银(Ag)和Si作为离子源层21的添加元素。这里，离子源层21优选含有大量的诸如Te、Ge或Si等硫族元素，从而使该离子源层21的电阻值高于稍后说明的电阻变化层22的电阻值。
另外，使用更容易与稍后说明的电阻变化层22中所包含的Te起反应的任何金属元素(M)，离子源层21可以是Te/离子源层(含有金属元素M)的层叠结构。如果是这种结构，则在成膜之后进行热处理，所获得的结构被稳定成MTe/离子源层21。更容易与Te起反应的材料以Al、镁(Mg)等为例子。
这样的离子源层21的具体材料包括ZrTeAl、TiTeAl、CrTeAl、WTeAl和TaTeAl等。这样的具体材料还可以包括：通过将Cu加入ZrTeAl中而得到的CuZrTeAl、将Ge加入CuZrTeAl中而得到的CuZrTeAlGe、以及将另一种添加元素加入CuZrTeAlGe中而得到的CuZrTeAlSiGe。另一选择是含有Mg作为Al的替代物的ZrTeMg。对于离子化金属元素，即使选择使用的不是Zr而是Ti或Ta等过渡金属元素，仍可以使用任意的相同的添加元素，例如TaTeAlGe。另外，对于离子传导材料，当然不限于Te，也可以使用硫(S)、硒(Se)或碘(I)，即具体为ZrSAl、ZrSeAl、ZaIAl和CuGeTeAl等。另外，Al不是必须含有的，也可以使用CuGeTeZr等。
应当注意的是，例如，出于为了防止在对存储层20进行高温热处理的过程中发生膜脱落的目的，可以向离子源层21加入任何其他元素。硅(Si)是一种示例性添加元素，利用该添加元素还可以改善保持特性，并且优选将硅与Zr一起加入离子源层21中。这里，如果Si的添加量不足，则无法产生足够的防止膜脱落的效果；但如果Si的添加量太大，则无法获得足够满意的存储操作特性。考虑到上述情况，离子源层21中的Si含量优选在大约10～45原子％的范围内。
电阻变化层22布置在下部电极10侧，并且在本示例中，该电阻变化层22与下部电极10接触。该电阻变化层22用作阻碍电传导的壁垒。另外，电阻变化层22的电阻值比离子源层21的电阻值低，并且当在下部电极10与上部电极30之间施加预定大小的电压时，电阻变化层22的电阻值发生变化。在本实施方案中，该电阻变化层22由主要含有作为阴离子组分的Te的化合物制成。这样的化合物包括AlTe、MgTe和ZnTe等。对于这种含有Te的化合物的组分，优选的是，在例如AlTe中Al的含量优选为在20～60原子％的范围内，其原因稍后说明。另外，电阻变化层22优选具有1MΩ(兆欧)以上的初始电阻值。考虑到这个因素，处于低电阻状态下的电阻值优选为几百kΩ(千欧)以下。为了高速地读取任何经过微细加工而得到的电阻变化型存储器的电阻状态，低电阻状态下的电阻值优选尽可能低。然而，由于在20～50μA以及2V的条件下进行写入时的电阻值为40～100kΩ，所以假定存储器的初始电阻值高于这个值。考虑到一位(one-digit)的电阻分离宽度，上述电阻值被认为是恰当的。这里需要注意的是，电阻变化层22不仅可以由上述含有Te的材料制成，也可以由诸如GaOx和AlOx等任何以前使用的氧化物制成。
上部电极30可以由与下部电极10相同的材料(即，已知的用于半导体布线的材料)制成，并且优选使用即使通过后退火处理也不会与离子源层21起反应的稳定材料制成。
在本实施方案的存储元件1中，当电源电路(脉冲施加单元；未图示)通过下部电极10和上部电极30施加电压脉冲或电流脉冲时，存储层20显示出电特性的变化(例如，电阻值的变化)，由此进行信息写入、信息擦除和信息读取。下面，将具体说明这一操作。
首先，例如向存储元件1施加正电压以使得上部电极30为正电位而下部电极10侧为负电位。响应于此，离子源层21中所包含的金属元素被离子化并扩散至电阻变化层22中，然后在下部电极10侧与电子相结合从而被析出。结果，在下部电极10与存储层20之间的界面上形成了传导路径(丝极)。该传导路径是由被还原成金属状态的低电阻金属元素构成的。或者，被离子化的金属元素留在电阻变化层22中并形成杂质能级。这样就在电阻变化层22中形成了传导路径从而降低了存储层20的电阻值，也就是说，存储层20呈现为降低至比初始状态下(高电阻状态下)的电阻值更低(低电阻状态下)的电阻值。
然后，即使通过去除上述正电压而去除存储元件1上的电压，也能保持上述低电阻状态。这就意味着进行了信息写入。在使用仅可写入一次的存储装置(即所谓的可编程只读存储器(Programmable Read OnlyMemory，PROM))的情况下，存储元件1仅通过上述记录过程就完成了记录。另一方面，对于在可擦除存储装置即随机存取存储器(RandomAccess Memory，RAM)或电可擦除可编程只读存储器(ElectricallyErasable and Programmable Read Only Memory，EEPROM)等的应用中，擦除过程是必需的。在擦除过程中，例如向存储元件1施加负电压以使得上部电极30处于负电位而下部电极10侧处于正电位。因此，在形成于存储层20内部的传导路径中，金属元素被离子化，随后溶解至离子源层21中或者与Te等结合从而形成例如Cu2Te或CuTe等化合物。于是，由金属元素形成的传导路径消失或减少，因而使得电阻值呈现为升高。
随后，即使通过去除上述负电压而去除存储元件1上的电压，也能保持高的电阻值。这就使得能够擦除所写入的信息。通过重复这样的过程，能够对存储元件1重复进行信息的写入以及对所写入的信息的擦除。
例如，如果使高电阻值的状态与信息“0”相对应，使低电阻值的状态与信息“1”相对应，那么在通过施加正电压而记录信息的过程中能够将信息“0”变为信息“1”，并且在通过施加负电压而擦除信息的过程中能够将信息“1”变为信息“0”。需要注意的是，在本示例中，尽管使存储元件的电阻降低的操作对应的是写入操作而使存储元件电阻升高的操作对应的是擦除操作，但也可以将上述关系反过来。
为了解调所记录的数据，更加优选的是，初始电阻值与记录后的电阻值之比变大。然而，如果电阻变化层22的电阻值太大，就难以写入，也就是说，难以降低电阻。这样，因为写入时的阈值电压变得过大，所以将初始电阻值调整为等于或小于1GΩ。电阻变化层22的电阻值例如能够通过电阻变化层22的厚度或该电阻变化层22中的阴离子含量来予以控制。
在本实施方案中，电阻变化层22是由主要成分为Te的化合物制成的。因此，当电阻变化层22的电阻降低时，从离子源层21扩散进来的金属元素在电阻变化层22内被稳定化，从而变得易于保持所得到的低电阻状态。此外，由于Te与金属元素的结合力弱于具有高电负性的氧化物及作为共价化合物的硅化合物与金属元素的结合力，并且通过施加擦除电压易于使已经在电阻变化层22内部扩散的金属元素向离子源层21移动，因而改善了擦除特性。需要注意的是，对于硫族化物化合物的电负性，因为硫族元素的绝对值按碲＜硒＜硫＜氧的顺序而升高，所以当电阻变化层22中的氧含量较小以及当使用具有低电负性的硫族化物化合物时，可提高上述改善效果。
另外，在本实施方案中，如上所述，离子源层21优选含有Ze、Al、Ge等。下面将会说明原因。
当离子源层21含有Zr时，Zr与上述诸如铜(Cu)等金属元素一起起到离子化元素的作用，由此产生的传导路径是Zr和上述诸如Cu等金属元素的混合物。这里可以认为：在写入操作时Zr在阴极电极上被还原，并且在写入以后在低电阻状态下以金属形式形成丝极。由于Zr被还原而得到的金属丝极相对较难溶解到含有诸如S、Se和Te等硫族元素的离子源层21中。因此，一旦处于写入状态(即，处于低电阻状态)，相比于仅含有上述诸如Cu等金属元素的传导路径的情况而言更易于保持所获得的低电阻状态。例如，通过写入操作使Cu形成为金属丝极。然而，金属状态的Cu易于溶解在含有硫族元素的离子源层21中，并且在没有施加用于写入的电压脉冲的状态下(即，在数据保持状态下)该Cu再次被离子化且上述状态转变为高电阻状态。因此，无法获得满意的数据保持性能。另一方面，由于Zr与适量Cu的组合促进了非晶化，并且均匀地保持了离子源层21的微细结构，从而有助于电阻值保持特性的改善。
此外，为了在擦除操作时对高电阻状态进行保持，当离子源层21中含有Zr时，例如，将要形成的传导路径包含Zr，并且在Zr被再次溶解为离子源层21中的离子的情况下，由于Zr的离子迁移率至少比Cu的离子迁移率低，这样即便温度升高或即便长时间按原样放置着，Zr离子也不会移动。因此，在阴极电极上难以析出呈金属状态的Zr，并且即使维持在高于室温的温度下或即使长时间按原样放置着的情况下，也能保持高电阻状态。
另外，在离子源层21中含有Al时，如果由于擦除操作而将上部电极偏置成负电位，则通过在表现得类似于固体电解质的离子源层21与阳极电极之间的界面上形成稳定的氧化物膜，以使高电阻状态(擦除状态)稳定化。从电阻变化层的自身再生的角度看，这还有助于增加重复次数。这里，Al当然不是唯一的选择，也可以使用能够发挥相同作用的Ge等。
因此，在离子源层21含有Zr、Al和Ge等时，相比于现有的存储元件，得到的存储元件具有改善的宽范围电阻值保持特性、改善的高速写入及擦除操作特性、以及增多的重复次数。另外，例如，如果在从低电阻向高电阻的变化过程中，通过调节擦除电压来形成位于高电阻状态与低电阻状态之间的任何中间电阻状态，则所得到的中间状态能够被很稳定地保持。于是，所得到的存储器不仅能够实现二值存储还能够实现多值存储。这里，当电阻从高电阻向低电阻变化时，通过改变写入电流来调节被析出的原子的数量，由此也能产生这种中间状态。
存储器的操作的各种重要特性(即，通过施加电压来进行写入及擦除操作的特性、电阻值保持特性以及操作的重复次数等)根据Zr、Cu、Al和Ge的添加量而变化。
例如，如果Zr的含量太高，则所得到的离子源层21的电阻值就会过度下降，从而无法向离子源层21有效地施加电压或导致难以将Zr溶解至硫族化物层中。这尤其会使擦除变得困难，并且擦除时的阈值电压随着Zr的该添加量而升高。如果Zr的含量太高，还会导致难以写入，也就是说难以降低电阻。另一方面，如果Zr的添加量太小，会减弱上述的宽范围电阻值保持特性的改善效果。基于上述考虑，离子源层21中的Zr含量优选为7.5原子％以上，且更加优选为26原子％以下。
另外，尽管向离子源层21中添加适量的Cu的确促进了非晶化，然而如果Cu的含量过多，则由于金属状态的Cu在含有硫族元素的离子源层21中的稳定性不足，因而会使写入保持特性劣化或者会对写入操作的速度产生不利影响。但是，Zr与Cu的组合产生了如下效果：容易使离子源层21处于非晶状态，并且能均匀地保持离子源层21的微细结构。这就防止了由于重复操作而导致离子源层21中的材料组分变得不均匀，从而增加了重复次数并且改善了保持特性。当在上述范围内离子源层中的Zr是足量的情况下，即使由Cu形成的传导路径再次溶解于离子源层21中，也可认为由金属锆(Zr)形成的传导路径依然留存，因此不会对写入保持特性产生影响。另外，对于Cu的优选添加量，只要由于分解和离子化而产生的阳离子与阴离子处于电荷量的当量关系就可以了，假设这两种离子的电荷的当量比处于下面的范围内。
{(Zr离子的最大化合价×摩尔数或原子％)+(Cu离子的化合价×摩尔数或原子％)}/(硫族元素离子的化合价×摩尔数或原子％)＝0.5～1.5
这里要注意的是，实际上，存储元件1的特性依赖于Zr与Te的组分比。因此，Zr与Te的组分比优选在下面的范围内。
Zr的组分比(原子％)/Te的组分比(原子％)＝0.2～0.74
对此，虽然不一定明显，但由于Cu的离解度低于Zr的离解度，并且由于离子源层21的电阻值是由Zr与Te的组分比确定的，因此只要Zr与Te的组分比在上述范围内，所述电阻值就是合适的。因此，可以认为施加于存储元件1的偏置电压被有效地施加至电阻变化层22这个部分。
当组分比的值不在上述范围内时，例如，在当量比太大时，就失去了阳离子与阴离子间的平衡，并且因此现存的金属元素之中的未离子化元素的量增加。这样，在擦除操作的过程中可能难以有效地除去写入操作所产生的传导路径。同样地，在由于当量比太小使得阴离子元素过多地存在的情况下，写入操作所产生的呈金属状态的传导路径难以以金属状态保持。因此，可以认为写入状态的保持特性被劣化了。
当Al的含量太多时，Al离子变得容易移动，从而通过Al离子的还原而生成写入状态。由于在硫族化物的固体电解质中处于金属状态的Al的稳定性不足，因而低电阻写入状态保持特性会劣化。另一方面，当Al的含量过小时，则会使擦除操作自身或者高电阻区域保持特性的改善效果变差，从而使重复次数减少。基于上述考虑，离子源层21中的Al含量优选为30原子％以上，并且更加优选为50原子％以下。
这里，Ge不是必须含有的，但当加入Ge时，考虑到如果Ge含量太多会使写入保持特性劣化，因此Ge含量优选为15原子％以下。
下面，说明本实施方案中存储元件1的制造方法。
首先，在形成有例如选择晶体管等CMOS电路的基板上形成由TiN等制成的下部电极10。然后，如果需要的话，通过例如逆溅射法(reversesputtering)从下部电极10的表面除去氧化物等。接着，在溅射装置中通过更换靶材来依次形成包括电阻变化层22和离子源层21的直至上部电极30的各层。这里的靶材分别具有适用于相应层的材料的组分。电极的直径为50～300nmφ。利用由组分元素构成的靶材来同时形成合金膜。
在直至上部电极30的各层形成以后，形成连接至上部电极30的布线层(未图示)，并且接触部连接至该布线层以获得全部存储元件1的共用电位。随后，对上述层叠起来的膜进行后退火处理。据此，完成了图1中的存储元件1。
在这样的存储元件1中，如上所述，施加电压使得上部电极30处于正电位而下部电极10处于负电位，从而在下部电极10与电阻变化层22之间的界面上形成传导路径。这就降低了电阻变化层22的电阻值从而进行写入。接着，向上部电极30和下部电极10的每一者施加与用于写入时所施加的电压的极性相反的电压。响应于此，形成在电阻变化层22内部的传导路径中的金属元素再次被离子化，并且随后溶解到离子源层21中。这就使电阻变化层22的电阻值升高从而进行擦除。
图9示出了相关技术中的存储元件的电流-电压特性，该存储元件中，在施加操作电压时电阻变化层22的电阻值高于离子源层21的电阻值。在这样的存储元件中，下部电极是由W制成的，电阻变化层是由GdOx制成的，离子源层是由基于CuTe的材料制成的，并且上部电极是由Zr制成的。这种存储元件是丝极型存储元件，通过阳离子(在本示例中是Cu)朝着下部电极侧的移动来形成传导路径。对于这样的存储元件的电阻变化，在一定大小的电压(在该示例中为+1V和-0.5V)处电流显示出急剧地增大或减小，即，电阻的增大或减小。对于这样的存储元件而言，难以通过施加电压来控制电阻变化层的电阻，因此在实现稳定的操作方面存在缺点。
另一方面，本实施方案中的存储元件1由于离子源层21的电阻值高于电阻变化层22的电阻值因而显示出了如上所述的像非丝极型一样缓和的电阻变化。也就是说，防止了电阻变化层22的电阻值发生急剧的变化，并且如稍后将要说明的实施例(例如，参照图7)中所示，由所施加的电压引起的电阻值的变化变得缓和。
由于上述的电阻值之差异而导致的传导形式的变化可以通过对电化学反应中的反应控制和扩散控制进行讨论来解释。首先，反应控制是指这样的状态：该状态中，电化学反应的速率比通过扩散来提供反应物质的供给速率慢，并且整体的反应速率几乎与电化学反应速率相等。扩散控制是指这样的状态：该状态中，电化学反应的速率比通过扩散来提供反应物质的供给速率快，并且整体的反应速率是由扩散控制决定的。丝极型的存储元件被认为显示出扩散控制的电阻变化，而非丝极型的存储元件被认为显示出反应控制的电阻变化。
在包括位于下部电极与上部电极之间的电阻变化存储层的存储元件中，发生电化学反应的区域位于下部电极附近。在存储元件是相关技术中的丝极型存储元件(该存储元件中，离子源层的电阻值低于电阻变化层的电阻值)的情况下，电压主要集中在电阻高的电阻变化层上。当电压主要集中到下部电极附近的区域时，该电压几乎完全用于进行电化学反应。这样就会使用于把离子导体扩散到固体电解质中的电压不足，从而造成了扩散控制。对于这样的扩散控制而言，当可移动离子靠近下部电极附近的区域时就立刻发生电化学反应。这就导致了离子的析出或者嵌入反应(intercalation reaction)从而使离子进入电阻变化层。这样，反应主要发生在最容易发生反应的部位，即下部电极处。因此，难以控制反应速率，从而观察到如图9中所示的那种瞬时电阻变化。
另一方面，对于本实施方案中的存储元件1(该存储元件中，离子源层21的电阻值高于电阻变化层22的电阻值)来说，与丝极型存储元件同样地，发生化学反应的区域位于下部电极的附近。然而，由于离子源层21的电阻高于电阻变化层22的电阻，因而电压并不是主要集中在下部电极10附近的区域。于是，电压几乎完全施加在离子源层21上，这有利于可移动离子向下部电极10侧的移动。然而由于施加至电阻变化层22的电压低，并且由于下部电极10附近的电化学反应进行缓慢，所以电化学反应在整个下部电极10中进行。这样，存储元件1显示出了类似于非丝极型存储元件一样缓和的电阻变化。
如上所述，对于本实施方案中的存储元件1，由于让离子源层21的电阻值增大至高于电阻变化层22的电阻值，所以能够降低电阻变化层22中的电阻变化速率。也就是说，这可以改善对电阻变化层22中由所施加的电压引起的电阻变化的可控性。这也能够实现多值存储。这里，被称为丝极型和非丝极型的现象通过各层的电阻值比率的控制是连续可控的。也就是说，丝极的直径也因此变得可控。在本实施方案中，尽管例举了其中可移动离子是阳离子的存储元件1，但显然不限于此，并且存储元件1也适用于使用阴离子的ReRAM。
另外，由于离子源层21含有Zr、Al和Ge等，因而存储元件1的数据保持特性很优良。即使由于微细加工而使晶体管的电流驱动力减小，信息保持也能够得以实现。因此，通过使用这样的存储元件1，所获得的存储装置密度高并且尺寸小。
存储装置
可以通过例如以行的形式或以矩阵的形式布置多个上述存储元件1来构造出存储装置(存储器)。在此情况下，视需要，通过将各存储元件1连接至用于元件选择的MOS晶体管或连接至二级管来构造出存储单元。随后可将所得到的存储单元每一者通过布线连接至读出放大器(senseamplifier)、地址解码器、写入电路、擦除电路及读取电路等。
图2和图3分别示出了包括以矩阵形式布置的多个存储元件1的示例性存储装置(存储单元阵列)。图2示出了存储单元阵列的截面结构，而图3示出了存储单元阵列的结构的平面图。在该存储单元阵列中，对于各个存储元件1，与其下部电极10侧相连接的布线以及与其上部电极30侧相连接的布线设置得相互交叉，并且存储元件1被布置在各个交叉点处。
所有存储元件1都共用这些层(即，电阻变化层22、离子源层21和上部电极30)。也就是说，这些层(即，电阻变化层22、离子源层21和上部电极30)每一者被全部存储元件1所共用(每一者都是被全部存储元件1使用的一个特定层)。上部电极30是任意相邻单元所共用的平板电极PL。
另一方面，下部电极10是对应于各存储单元而单独设置的，因而在相邻单元间存储单元是相互电分离的。这样，各存储单元中的存储元件1分别被限定为处于与该存储单元中的下部电极10对应的位置处。下部电极10分别连接至用于单元选择的相应MOS晶体管Tr，并且各个存储元件1被布置在相应MOS晶体管Tr的上方。
MOS晶体管Tr由源极/漏极区域43和栅极电极44构成，该源极/漏极区域43和栅极电极44形成在基板41中的被元件隔离层42隔开的区域中。在栅极电极44的壁面上形成有侧壁绝缘层。栅极电极44也兼用作字线(word line)WL，该字线WL是存储元件1的两种地址线中的一种。MOS晶体管Tr的源极/漏极区域43中的一者通过柱塞层45、金属布线层46和柱塞层47电连接至存储元件1的下部电极10。MOS晶体管Tr的源极/漏极区域43中的另一者通过柱塞层45连接至金属布线层46。金属布线层46连接至位线(bit line)BL(参见图3)，该位线BL是存储元件1的两种地址线中的另一种地址线。值得注意的是，在图3中，MOS晶体管Tr的有源区域48是由长短交替的虚线表示的。在有源区域48中，接触部51与存储元件1的下部电极10相连接，而接触部52与位线BL相连接。
在这样的存储单元阵列中，通过字线WL使MOS晶体管Tr的栅极处于接通状态并向位线BL施加电压时，该电压通过MOS晶体管Tr的源极/漏极而被施加到所选的存储单元的下部电极10上。在本示例中，对于施加到下部电极10上的电压，当该电压的极性相对于上部电极30(平板电极PL)的电位而言为负电位时，如上所述那样存储元件1的电阻值转变为低电阻状态，从而使信息被写入所选的存储单元中。接着，当这次施加至下部电极10上的电压的电位相对于上部电极30(平板电极PL)的电位而言为正电位时，存储元件1的电阻值再次转变为高电阻状态，从而使写入到所选的存储单元中的信息被擦除。为了读取所写入的信息，例如，通过MOS晶体管Tr来选择存储单元，并且向该所选的存储单元施加预定大小的电压或电流。通过连接至位线BL的端部或平板电极PL的端部的读出放大器等来检测此时根据存储元件1的电阻状态而变化的上述电流或电压。这里，将施加至所选的存储单元的上述电压或电流设为小于使存储元件1呈现出电阻值变化的电压等的阈值。
本实施方案的存储装置可适用于各种类型的上述存储装置。例如，该存储装置能够适用于如下的任何类型的存储器：例如仅可写入一次的PROM、电可擦除的EEPROM或者能够进行高速写入、擦除和复制的所谓的RAM等。
二、变形方案
下面，说明上述实施方案的变形方案中的存储元件2。图4是示出了存储元件2的结构的截面图。应当注意的是，在下面的对存储元件2的说明中，对于任何与上述实施方案中的组成部分相同的组成部分用相同的附图标记表示，并且不再进行说明。该存储元件2被配置成包括依次设置的下部电极10(第一电极)、存储层60和上部电极30(第二电极)。
存储层60包括离子源层61、电阻变化层62和氧化物层63。离子源层61的组分与上述离子源层21的组分相同。氧化物层63例如是通过等离子体氧化对下部电极10进行氧化而形成的。
在本变形方案的存储元件2中，氧化物层63设置在电阻变化层62与下部电极10之间。这除了具有上述实施方案中所得到的效果之外，还有利于得到保护下部电极以免阳极氧化的效果。
三、实施例
下面将说明本发明的具体实施例。
实施例1～实施例4以及比较例1
以与上述实施方案相同的方式分别制造出图1的存储元件1和和图4的存储元件2。首先，形成由TiN制成的下部电极10，然后对该下部电极10进行等离子体氧化。接着，利用溅射装置在所形成的下部电极10上形成存储层20(或存储层60)和上部电极30。该电极的直径设定为50～300nmφ。使用由组分元素构成的靶材同时形成由合金制成的膜。然后，对上部电极30的表面进行蚀刻，从而形成厚度为200nm的布线层(Al层)来与接触部相连接，所述接触部被形成得用于与外部电路连接以便提供中间电位(Vdd/2)。在这样形成膜之后，作为后退火处理，在真空热处理炉中在200℃的温度下对所得到的结构进行两个小时的热处理。于是，图2和图3所示的存储单元阵列分别是按照实施例1至实施例4以及比较例1制造出来且在组分和膜厚度上有所不同。在下面的实施例1至实施例4以及比较例1中，施加有大约-2V至+2V的电压，并测量在不同大小的电压下的电阻值的变化。图6A至图6C以及图7A和图7B分别示出了电流-电压特性以及电阻-电压特性。应当注意的是，图7A和图7B没有示出电阻-电压特性。在下面的实施例1至实施例4以及比较例1中，离子源层21和离子源层61以及电阻变化层22和电阻变化层62分别具有在制造时所使用的组分。对于离子源层21和离子源层61的实际组分以及电阻变化层22和电阻变化层62的实际组分，由于在制造过程中进行了热处理，因而例如Cu、Zr或Al等可移动离子分别从离子源层21和离子源层61中扩散到电阻变化层22和电阻变化层62中。图5示出了在热处理之后作为示例的实施例1中各层的组分。这里，尽管对TiN进行的等离子体氧化不会导致电极材料Ti和Te的反应，但实际上，仅形成了低电阻的ZrOx或TiOx并且不会对特性产生影响。
在实施例1至实施例4以及比较例1中，“下部电极/氧化物层/电阻变化层/离子源层/上部电极”的组分和膜厚度如下：
(实施例1)：
TiN/TiOx/Te(3.5nm)/Cu18Zr19Te51Ge12原子％(45nm)/W
(实施例2)：
TiN/TiOx/Te(3.5nm)/Cu20Te30Ge7Al43原子％(45nm)/W
(实施例3)：
TiN/-/Te(2nm)/Cu3.5Zr3.5Ge8Te35Al50原子％(45nm)/W
(实施例4)：
TiN/TiOx/Te(3.5nm)/Cu2Zr2Te37Ge8Al51原子％(45nm)/W
(比较例1)：
TiN/TiOx/Te(3.5nm)/Cu3.5Zr3.5Ge8Te35Al50原子％(45nm)/W
相比于图7B中所示相关技术中的存储元件的电流-电压特性，在图6A至图6C以及图7A中，电阻变化是没有阈值电压情况下的缓和变化。也就是说，在离子源层21的电阻值和离子源层61的电阻值分别高于电阻变化层22的电阻值和电阻变化层62的电阻值的情况下，得到的存储元件1和存储元件2在对由所施加的电压引起的电阻值变化的可控性方面有所改善。在比较例1(图7B)中，与相关技术的示例一样地，在大约+1V和-1V的电压处观察到电流的急剧增大(电阻的急剧减小)和电流的急剧减小(电阻的急剧增大)。这被认为是因为：由于相比于实施例3而言Te膜的厚度增加了，所以导致了电阻的增大即电阻变化层22的电阻值的增大。这也可以从实施例4中得知，实施例4示出了与其他实施例类似的缓和的电阻变化。在实施例4中，在离子源层21中低电阻Cu和Zr之比相对于比较例1有所下降(合计从7％下降至4％)。考虑到上述原因，为了改善对由所施加的电压引起的电阻变化的可控性，重要的因素不是离子源层21和离子源层61的材料，而是离子源层21和离子源层61分别与电阻变化层22和电阻变化层62之间的电阻比。
图8示出了当离子源层21和离子源层61中Cu及Zr的含量(原子％)变化时，在离子源层21和离子源层61中观察到的电阻变化。离子源层21和离子源层61是在上面的实施例1至实施例4中使用的包含Cu、Zr、Te、Ge和Al的离子源层。从图8中可知，当CuZr的含量下降时，离子源层21和离子源层61各自的电阻值增大。结合实施例4的组分和比较例1的组分，图8说明了：通过增大离子源层21的电阻值和离子源层61的电阻值，即通过增大电阻变化层22和电阻变化层62分别与离子源层21和离子源层61之间的电阻值差，可以改善对由所施加的电压引起的电阻变化的可控性。
这样，可以知道：通过使离子源层21和离子源层61的电阻值增大至分别大于电阻变化层22和电阻变化层62的电阻值，能够改善对由所施加的电压引起的电阻变化的可控性。这里，对于最理想的结构，离子源层21和离子源层61都可以具体由例如Zr等过渡金属制成。这被认为是优选的，因为这样可以使各离子源层中的硫族化物膜稳定化。这里，虽然Al也起到了可移动离子的作用，但由于Al4Te6的形成使Al的熔点变得高于Te的熔点，所以Al也可以用作结构体。另外，在上述实施方案等中，使用Te作为用于形成阴离子的硫族化物材料，但也可以使用S或Se来替代。然而在这种情况下，比离子源层21和离子源层61中的阳离子更不易于移动的硫族化物材料是优选的。
另外，对于电阻变化层22和电阻变化层62中由所施加的电压引起的电阻变化的可控性而言，如上所述，重要的因素是基于反应控制和扩散控制的控制。基本上，反应的速率响应于高电平电压的施加而呈指数增大，但扩散的速率不是呈指数增大而是更像呈线性增大。因此，为了改善可控性，优选使用尽可能低的电压，并且慢操作是优选的。
虽然已经对本发明进行了详细说明，但上述说明的各方面都是示例性的而不是限制性的。应当理解的是，可以做出许多其他的变形和改变。
例如，在上述实施方案和变形方案中，具体说明了存储元件1和存储元件2的结构以及存储单元阵列的结构。然而，不是必须要设置全部的层，或者也可以设置有任何其他层。
另外，例如，上述各实施方案和变形方案中所述的各层的材料、成膜方法、成膜条件等当然不受限制，也可以采用任何其他材料或任何其他成膜方法。例如，可以向离子源层21和离子源层61添加例如Ti、Hf、V、Nb、Ta、Cr、Mo或W等任何其他的过渡金属元素，只要不破坏上述组分比即可。此外，除了Cu、Ag和锌(Zn)以外，还可以添加镍(Ni)等。
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。

Claims (7)

1.一种存储元件，其包括依次设置的第一电极、存储层和第二电极，其中，所述存储层包括：
电阻变化层，所述电阻变化层设置在所述第一电极侧；以及
离子源层，所述离子源层设置在所述第二电极侧，且所述离子源层的电阻值高于所述电阻变化层的电阻值，
并且，所述电阻变化层的电阻值响应于由施加到所述第一电极和所述第二电极上的电压引起的组分变化而变化。
2.根据权利要求1所述的存储元件，其中，所述存储层包括位于所述电阻变化层与所述第一电极之间的氧化物层。
3.根据权利要求1或2所述的存储元件，其中，所述电阻变化层含有碲。
4.根据权利要求1或2所述的存储元件，其中，所述离子源层含有金属元素铜、铝、锗和锌中的至少一种，并且含有氧、碲、硫和硒中的至少一种。
5.根据权利要求1或2所述的存储元件，其中，所述离子源层含有金属元素铜、铝、锗和锌中的至少一种，还含有锆、钛和钨中的至少一种，并且含有氧、碲、硫和硒中的至少一种。
6.根据权利要求1或2所述的存储元件，其中，所述电阻变化层的电阻值的变化是因为由施加到所述第一电极和所述第二电极上的电压引起的在所述电阻变化层中形成了含有金属元素的低电阻部而发生的。
7.一种存储装置，其包括：
多个存储元件；以及
脉冲施加单元，所述脉冲施加单元选择性地向所述多个存储元件施加电压脉冲或电流脉冲，
其中，各个所述存储元件是根据权利要求1至6任一项所述的存储元件。
CN2011101844193A 2010-07-07 2011-06-29 存储元件和存储装置 Pending CN102376354A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-155046 2010-07-07
JP2010155046A JP2012019042A (ja) 2010-07-07 2010-07-07 記憶素子および記憶装置

Publications (1)

Publication Number Publication Date
CN102376354A true CN102376354A (zh) 2012-03-14

Family

ID=45438455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101844193A Pending CN102376354A (zh) 2010-07-07 2011-06-29 存储元件和存储装置

Country Status (4)

Country Link
US (2) US8546782B2 (zh)
JP (1) JP2012019042A (zh)
CN (1) CN102376354A (zh)
TW (1) TWI492230B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661535B (zh) * 2014-01-17 2019-06-01 日商索尼半導體解決方案公司 切換裝置及儲存單元

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
KR20140035558A (ko) 2012-09-14 2014-03-24 삼성전자주식회사 가변 저항 메모리 장치 및 그 동작 방법
JP5839201B2 (ja) * 2013-03-06 2016-01-06 ソニー株式会社 半導体装置および情報読出方法
US20140264224A1 (en) * 2013-03-14 2014-09-18 Intermolecular, Inc. Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles
US20180033960A1 (en) * 2013-03-15 2018-02-01 Adesto Technologies Corporation Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors
US9893280B2 (en) * 2015-02-06 2018-02-13 Toshiba Memory Corporation Memory device
US20160318113A1 (en) * 2015-04-30 2016-11-03 Lincoln Global, Inc. Welding and cutting system with variable output power limits
CN107732010B (zh) * 2017-09-29 2020-07-10 华中科技大学 一种选通管器件及其制备方法
JP2021048258A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 抵抗変化素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430320A (en) * 1993-10-30 1995-07-04 Samsung Electronics Co., Ltd. Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
US20060126423A1 (en) * 2004-12-14 2006-06-15 Sony Corporation Memory element and memory device
CN101047230A (zh) * 2006-03-30 2007-10-03 国际商业机器公司 相变存储器单元结构、相变存储器单元及其形成方法
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626253B2 (ja) * 2004-10-08 2011-02-02 ソニー株式会社 記憶装置
JP4815804B2 (ja) * 2005-01-11 2011-11-16 ソニー株式会社 記憶素子及び記憶装置
JP2007026492A (ja) * 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP2007165474A (ja) * 2005-12-12 2007-06-28 Sony Corp 記憶素子及び記憶装置
JP4742971B2 (ja) * 2006-04-26 2011-08-10 ソニー株式会社 記憶素子及び記憶装置
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
US7838861B2 (en) * 2007-09-17 2010-11-23 Qimonda Ag Integrated circuits; methods for manufacturing an integrated circuit and memory module
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
KR20090090602A (ko) * 2008-02-21 2009-08-26 삼성전자주식회사 워드 라인 저항을 감소시킬 수 있는 상 변화 메모리 장치
JP5397668B2 (ja) * 2008-09-02 2014-01-22 ソニー株式会社 記憶素子および記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430320A (en) * 1993-10-30 1995-07-04 Samsung Electronics Co., Ltd. Thin film transistor having a lightly doped drain and an offset structure for suppressing the leakage current
US20060126423A1 (en) * 2004-12-14 2006-06-15 Sony Corporation Memory element and memory device
CN101047230A (zh) * 2006-03-30 2007-10-03 国际商业机器公司 相变存储器单元结构、相变存储器单元及其形成方法
CN101765914A (zh) * 2007-08-06 2010-06-30 索尼公司 存储元件和存储装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661535B (zh) * 2014-01-17 2019-06-01 日商索尼半導體解決方案公司 切換裝置及儲存單元

Also Published As

Publication number Publication date
TWI492230B (zh) 2015-07-11
US9263670B2 (en) 2016-02-16
JP2012019042A (ja) 2012-01-26
US20120008370A1 (en) 2012-01-12
TW201212027A (en) 2012-03-16
US8546782B2 (en) 2013-10-01
US20140021434A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
US9356232B2 (en) Method of making memory element with ion source layer comprised of two or more unit IO source layers
CN102376354A (zh) 存储元件和存储装置
CN102544364B (zh) 存储元件和存储装置
KR102040329B1 (ko) 기억 소자 및 그 제조 방법 및 기억 장치
JP2012199336A (ja) 記憶素子および記憶装置
JP5630021B2 (ja) 記憶素子および記憶装置
CN102569335B (zh) 存储元件、存储元件制造方法和存储装置
KR101913860B1 (ko) 기억 소자 및 기억 장치
JP5724651B2 (ja) 記憶素子および記憶装置
CN101765914A (zh) 存储元件和存储装置
JP2011124511A (ja) 記憶素子および記憶装置
JP2012182172A (ja) 記憶素子および記憶装置
CN102403457B (zh) 存储元件和存储装置
CN102403458A (zh) 存储元件和存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314