KR20140035558A - 가변 저항 메모리 장치 및 그 동작 방법 - Google Patents
가변 저항 메모리 장치 및 그 동작 방법 Download PDFInfo
- Publication number
- KR20140035558A KR20140035558A KR1020120101870A KR20120101870A KR20140035558A KR 20140035558 A KR20140035558 A KR 20140035558A KR 1020120101870 A KR1020120101870 A KR 1020120101870A KR 20120101870 A KR20120101870 A KR 20120101870A KR 20140035558 A KR20140035558 A KR 20140035558A
- Authority
- KR
- South Korea
- Prior art keywords
- variable resistance
- conductive line
- oxide
- film
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000015556 catabolic process Effects 0.000 claims abstract description 37
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 20
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 20
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 claims description 20
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 11
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 11
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 claims description 5
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 229910052760 oxygen Inorganic materials 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GWAOOGWHPITOEY-UHFFFAOYSA-N 1,5,2,4-dioxadithiane 2,2,4,4-tetraoxide Chemical compound O=S1(=O)CS(=O)(=O)OCO1 GWAOOGWHPITOEY-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 가변 저항 메모리 장치 및 이의 동작 방법을 제공한다. 이 장치에서는, 두 전극 사이에 가변 저항막과 절연막이 개재되며, 상기 절연막이 자율 준수 전류 제한(Self-compliance current limit) 기능을 할 수 있다. 이 동작 방법에서, 포밍 전압을 상기 가변 저항막의 항복 전압과 상기 절연막의 항복 전압 사이의 값으로 설정함으로써, 상기 가변 저항 메모리 장치를 안정적으로 그리고 재현성있게 동작시킬 수 있다.
Description
본 발명은 가변저항 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치의 고성능화 및 저전력화 추세에 맞추어, FRAM(Ferroelectric Random Access Memory), MRAM(magnetic Random Access Memory) 및 PRAM(phase-change Random Access Memory)과 같은 차세대 반도체 메모리 장치들이 개발되고 있다. 이러한 차세대 반도체 메모리 장치들을 구성하는 물질들은 전류 또는 전압에 따라, 그 저항값이 달라지며, 전류 또는 전압 공급이 중단되더라도 저항값을 그대로 유지하는 특성이 있다.
반도체 장치의 고집적화로 인해, 이러한 가변 저항 메모리 장치들도 고집적화가 요구되고 있다.
본 발명이 해결하려는 과제는 안정적으로 동작될 수 있는 가변 저항 메모리 장치를 제공하는데 있다.
본 발명이 해결하려는 다른 과제는 안정적으로 동작할 수 있는 가변 저항 메모리 장치의 동작 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 가변 저항 메모리 장치는, 서로 교차하는 제 1 도전 라인과 제 2 도전 라인; 상기 제 1 도전 라인과 상기 제 2 도전 라인이 교차하는 지점에서 상기 제 1 도전 라인과 상기 제 2 도전 라인 사이에 직렬로 배치되는 복수개의 저항체들을 포함한다.
상기 저항체들 중에 상기 제 1 도전 라인에 인접하는 저항체는 전이금속 산화물을 포함할 수 있다. 상기 제 2 도전 라인에 인접하는 저항체는 알루미늄산화막(AlOx),알루미늄산화질화막(AlOxNy),실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택되는 적어도 하나일 수 있다.
상기 제 2 도전 라인에 인접하는 저항체의 등가 산화막 두께(Equivalent Oxide Thickness)는 5nm 이하일 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 가변 저항 메모리 장치의 동작 방법은, 서로 대향되는 제 1 전극 및 제 2 전극; 상기 제 1 전극과 상기 제 2 전극 사이에 개재되는 가변 저항막; 및 상기 가변 저항막과 상기 제 2 전극 사이에 개재되며 상기 가변저항막과 다른 유전상수를 가지는 적어도 하나의 절연막을 포함하는 가변 저항 메모리 장치의 동작 방법에 있어서, 상기 가변 저항 메모리 장치를 프로그램하는 단계에서 상기 제 1 전극 또는 상기 제 2 전극에 인가되는 포밍(Forming) 전압은 상기 가변 저항막의 항복 전압(Breakdown voltage)과 상기 절연막의 항복 전압 사이에 해당한다.
상기 가변 저항 메모리 장치를 프로그램하는 단계에서 상기 가변 저항막에 전기적 경로를 형성하되 상기 절연막에는 전기적 경로가 형성되지 않을 수 있다.
일 예에 있어서, 상기 제 1 전극은 연장되어 제 1 도전 라인을 구성하고, 상기 제 2 전극은 연장되어 제 2 도전 라인을 구성하고, 상기 가변 저항막과 상기 절연막은 상기 제 1 도전라인과 상기 제 2 도전라인이 교차되는 지점에 배치될 수 있으며, 상기 가변 저항 메모리 장치를 프로그램하는 단계에서, 상기 제 1 도전 라인에 상기 포밍 전압을 인가하고, 상기 제 2 도전 라인에 0V를 인가할 수 있다.
상기 가변 저항 메모리 장치를 소거하는 단계에서, 상기 제 1 도전 라인에 0V를 인가하고, 상기 제 2 도전 라인에 상기 포밍 전압을 인가할 수 있다.
다른 예에 있어서, 상기 절연막은 복수개이며, 상기 포밍 전압은 상기 절연막들 중에 상기 제 2 전극에 가장 인접한 절연막의 항복 전압과 상기 가변 저항막에 인접한 절연막의 항복 전압 사이에 해당할 수 있다.
본 발명의 일 예에 따른 가변 저항 메모리 장치에서는 두 전극 사이에 가변 저항막과 절연막이 개재되며, 상기 절연막이 자율 준수 전류 제한(Self-compliance current limit) 기능을 하여 자체적으로 정류(Self-rectifying) 특성을 가지는 가변 저항 메모리 장치의 구현이 가능하다. 또한, 포밍 전압을 상기 가변 저항막의 항복 전압과 상기 절연막의 항복 전압 사이의 값으로 설정함으로써, 상기 가변 저항 메모리 장치를 안정적으로 그리고 재현성있게 동작시킬 수 있다.
도 1은 본 발명의 개념에 따른 가변 저항 메모리 장치의 회로도이다.
도 2는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 일 부분의 단면도이다.
도 3은 본 발명의 일 예에 따른 가변 저항 메모리 장치의 사시도이다.
도 4 및 도 5는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 전압에 따른 전류를 나타내는 그래프들이다.
도 6 내지 8은 본 발명의 다른 예들에 따른 가변 저항 메모리 장치들의 단면도들이다.
도 9 및 도 10은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
도 2는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 일 부분의 단면도이다.
도 3은 본 발명의 일 예에 따른 가변 저항 메모리 장치의 사시도이다.
도 4 및 도 5는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 전압에 따른 전류를 나타내는 그래프들이다.
도 6 내지 8은 본 발명의 다른 예들에 따른 가변 저항 메모리 장치들의 단면도들이다.
도 9 및 도 10은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 개념에 따른 가변 저항 메모리 장치의 회로도이다.
도 1을 참조하면, 본 실시예들에 따른 가변 저항 메모리 장치에서는 다수의 워드라인들(WL)과 비트라인들(BL)이 서로 교차하도록 배치된다. 상기 워드라인들(WL)과 상기 비트라인들(BL)이 교차하는 지점에는 각각 메모리 셀(MC)이 배치된다. 상기 메모리 셀(MC)은 복수개의 저항체들(R1~Rn)을 포함한다. 상기 저항체들(R1~Rn)은 상기 워드라인(WL)과 상기 비트라인(BL) 사이에서 직렬로 연결된다. 상기 저항체들(R1~Rn) 중 적어도 하나는 가변 저항체일 수 있으며, 전이 금속 산화막을 포함할 수 있다.
도 2는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 사시도이다. 도 3은 도 2의 가변 저항 메모리 장치의 일부분의 단면도이다.
도 1 내지 도 3을 참조하면, 기판(미도시) 상에 복수개의 제 1 도전 라인들(10)이 서로 평행하게 일 방향으로 연장된다. 상기 제 1 도전 라인들(10) 상에 서로 평행한 복수개의 제 2 도전 라인들(12)이 일 방향에 교차하는 방향으로 가로지른다. 상기 제 1 도전 라인들(10)은 예를 들면 도 1의 워드라인(WL)에 대응될 수 있고, 상기 제 2 도전 라인들(12)은 예를 들면 비트라인(BL)에 대응될 수 있다. 상기 도전 라인들(10, 12)은 티타늄질화막, 텅스텐, 백금, 납, 로듐, 루테늄, 이리듐 중 선택되는 적어도 하나의 막으로 형성될 수 있다. 상기 제 1 도전 라인들(10)과 상기 제 2 도전 라인들(12)이 교차되는 지점에 가변저항막(20)과 절연막(30)이 개재되어 메모리 셀(MC)을 구성할 수 있다.
상기 가변 저항막(20)은 제 1 저항체(R1)에 해당할 수 있고, 상기 절연막(30)은 제 2 저항체(R2)에 해당할 수 있다. 즉, 도 2 및 3의 가변 저항 메모리 장치는 도 1에서 메모리 셀(MC)이 두개의 저항체들을 포함하는 구조에 대응될 수 있다. 도 3은 상기 제 1 도전 라인들(10)과 상기 제 2 도전 라인들(12)이 교차되는 지점의 일 부분의 단면도를 나타낸다. 상기 가변 저항막(20)은 전이 금속 산화막을 포함할 수 있다. 상기 가변 저항막(20)은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti) 및 텅스텐(W) 중에 선택되는 적어도 하나의 금속의 산화물을 포함할 수 있다. 그러나 상기 가변 저항막(20)에서 전이금속과 산소의 원소비는 화학양론적(stoichiometry) 비를 만족시키지 못할 수 있다. 특히 산소의 함량은 화학양론적 함량보다 예를 들면 10~20% 정도 부족할 수 있다.
상기 절연막(30)은 상기 가변 저항막(20)과 다른 유전 상수를 가질 수 있다. 예를 들면 상기 절연막(30)은 알루미늄산화막(AlOx),알루미늄산화질화막(AlOxNy),실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택되는 적어도 하나일 수 있다. 상기 절연막(30)을 구성하는 원소들의 비는 상기 가변 저항막(20) 보다는 화학양론적 비에 가까울 수 있다. 상기 절연막(30)의 등가 산화막 두께(Equivalent Oxide Thickness)는 바람직하게는 5nm 이하일 수 있다.
상기 절연막(30)은 단일막이거나 또는 유전상수가 서로 다른 복수층의 절연막들로 구성될 수 있다.
상기 가변 저항 메모리 장치의 동작 과정을 설명하기로 한다. 먼저, 상기 가변 저항 메모리 장치를 프로그램하는 단계는 선택된 제 1 도전 라인(10)에 상기 가변 저항막(20) 내에 필라멘트와 같은 전기적 경로를 형성할 수 있는 포밍 전압(Forming voltage)을 인가하고, 선택된 제 2 도전 라인(12)에는 0V를 인가할 수 있다. 비선택된 도전 라인들(10, 12)에는 모두 0V를 인가할 수 있다. 이로써 선택된 메모리 셀(MC) 내의 상기 가변 저항막(20) 내에 필라멘트와 같은 전기적 경로를 형성할 수 있다.
상기 포밍 전압은 상기 제 2 도전 라인(12)에 인접한 상기 절연막(30)의 항복 전압과 상기 가변 저항막(20)의 항복 전압 사이에 해당할 수 있다. 만약 상기 절연막(30)이 유전 상수가 서로 다른 복수층의 절연막들로 구성된다면, 상기 포밍 전압은 상기 절연막들 중에 제 2 도전 라인(12)에 가장 인접한 절연막의 항복 전압과 상기 가변 저항막(20)에 인접한 상기 절연막의 항복 전압 사이에 해당할 수 있다. 이에 대한 구체적인 설명은 아래에서 다시 설명된다.
상기 가변 저항 메모리 장치를 소거하는 단계는 선택된 제 1 도전 라인(10)에 예를 들면 0V를 인가하고 선택된 제 2 도전 라인(12)에는 상기 포밍 전압을 인가한다. 그리고 비선택된 도전 라인들(10, 12)에는 모두 0V를 인가할 수 있다. 이로써 선택된 메모리 셀(MC) 내의 상기 가변 저항막(20) 내에 형성되었던 필라멘트와 같은 전기적 경로를 없앨 수 있다.
상기 가변 저항 메모리 장치를 읽을 때 전압은 상기 포밍 전압의 약 1/2에 해당할 수 있다.
도 4 및 도 5는 본 발명의 일 예에 따른 가변 저항 메모리 장치의 전압에 따른 전류를 나타내는 그래프들이다.
먼저, 도 2 및 3의 구조를 가지는 가변 저항 메모리 장치를 제조하였다. 이때 제 1 도전 라인(10)과 상기 제 2 도전 라인(12)은 티타늄 질화막으로 형성하였고, 상기 가변 저항막(20)은 약 1.5nm 두께의 지르코늄산화막으로 형성하였다. 상기 절연막(30)은 알루미늄 산화막으로 형성하였다. 상기 절연막(30)의 등가 산화막 두께는 약 2nm 이었다. 그리고 특정 메모리 셀에 연결된 제 1 도전 라인(10)과 제 2 도전 라인(12)에 전압을 인가하면서 전류를 측정하였다. 도 4를 참조하면, 가로축은 상기 제 1 도전 라인(10)에 인가된 전압과 상기 제 2 도전 라인(12)에 인가된 전압의 차이를 나타낸다. 상기 제 2 도전 라인(12)에 인가된 전압이 0V일 경우, 가로축은 상기 제 1 도전 라인(10)에만 인가한 전압에 해당할 수 있다. 세로축은 메모리 셀(MC)을 구성하는 상기 가변 저항막(20)과 상기 절연막(30)을 통해 흐르는 전류를 나타낸다.
도 4를 참조하면, 전압이 증가됨에 따라 전류가 점차적으로 증가하다가 약 2.5V 지점(제 1 항복전압(VBV1))에서 전류가 급격히 증가한다. 전압을 계속 증가시키면 또다시 전류가 완만히 증가하다가 약 4V 지점(제 2 항복 전압(VBV2))에서 전류가 급격히 증가한다. 이후로 전압을 계속 증가시키더라도 전류의 변화는 거의 없다. 상기 제 1 항복 전압(VBV1)은 상기 가변 저항막(20)의 항복 전압에 해당될 수 있다. 즉, 상기 제 1 항복 전압(VBV1)에서 상기 가변 저항막(20) 내에 필라멘트와 같은 전기적 경로가 형성될 수 있다. 상기 제 2 항복 전압(VBV2)은 상기 절연막(30)의 항복 전압일 수 있다. 상기 제 1 항복 전압(VBV1)과 상기 제 2 항복 전압(VBV2)은 상기 가변 저항막(20)과 상기 절연막(30)의 물질의 종류, 조성, 두께, 유전상수 및 전기 저항에 따라 달라질 수 있다.
이와 같이, 상기 절연막(30)이 상기 제 2 도전 라인(12)과 상기 가변 저항막(20) 사이에 개재됨으로써 두개의 항복 전압이 나타날 수 있다.
도 5를 참조하면, 그래프 1은 도 4의 그래프와 동일하며, 전압을 계속 증가시킬 때의 전류 특성을 나타낸다. 위에서 설명한 바와 같이 그래프 1에서는 상기 제 1 항복 전압(VBV1)과 상기 제 2 항복 전압(VBV2)이 나타난다. 그래프 2는 가변 저항 메모리 장치를 프로그램하는 프로그램 전압 또는 포밍 전압(Forming voltage, Vforming1)을 상기 제 1 항복 전압(VBV1)과 상기 제 2 항복 전압(VBV2) 사이의 전압으로, 예를 들면 약 3.1V로 설정하였을 때의 전압에 따른 전류 특성을 나타낸다. 그래프 2에서 이와 같이 포밍 전압을 설정할 경우 가변 저항 메모리 장치가 안정적으로 낮은 전류 레벨에서 동작될 수 있음을 알 수 있다. 한편 그래프 3은 포밍 전압(Vforming2)을 상기 제 2 항복 전압(VBV2)과 동일하게 설정할 경우 전압에 따른 전류 특성을 나타낸다. 그래프 3에서 알 수 있듯이 가변 저항 메모리 장치가 비가역적으로 동작하여, 안정적이지 않고 실패(fail)되었음을 알 수 있다. 이는 포밍 전압(Vforming2)을 상기 제 2 항복 전압(VBV2)으로 높게 설정하여, 상기 절연막(30)이 영구적으로 손상되었기 때문인 것으로 추측될 수 있다. 따라서, 포밍 전압(Vforming1))을 상기 가변 저항막(20)의 제 1 항복 전압(VBV1)과 상기 절연막(30)의 제 2 항복 전압(VBV2) 사이의 값으로 설정함으로써, 상기 절연막(30)이 자율 준수 전류 제한(Self-compliance current limit) 기능을 하여 자체적으로 정류(Self-rectifying) 특성을 가지는 가변 저항 메모리 장치의 구현이 가능하다. 이로써, 상기 가변 저항 메모리 장치를 안정적으로 그리고 재현성있게 동작시킬 수 있다.
도 6 내지 8은 본 발명의 다른 예들에 따른 가변 저항 메모리 장치들의 단면도들이다.
도 6을 참조하면, 본 예에 따른 가변 저항 메모리 장치에서는 상기 가변 저항막(20)과 상기 절연막(30) 사이에 산소 교환막(22)이 개재될 수 있다. 상기 산소 교환막(22)은 상기 가변 저항막(20)과 접한다. 상기 산소 교환막(22)은 상기 가변 저항막(20)과 산소를 교환하는 막이다. 상기 가변 저항 메모리 장치가 프로그램 될 때에, 상기 가변 저항막(20) 내에 포함된 산소가 일부 상기 산소 교환막(22)으로 이동하여 상기 가변 저항막(20)의 전기 저항이 저저항 상태로 될 수 있다. 또는 상기 가변 저항 메모리 장치가 소거될 때에, 상기 산소 교환막(22)에 포함된 산소가 상기 가변 저항막(20)으로 이동하여 상기 가변 저항막(20)의 전기 저항이 고저항 상태로 될 수 있다. 상기 산소 교환막(22)은 상기가변 저항막(20)과 동일한 전이금속을 포함하는 산화물로 형성될 수 있다. 예를 들면, 상기 산소 교환막(22)은 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 니켈(Ni), 구리(Cu), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti) 및 텅스텐(W) 중에 선택되는 적어도 하나의 금속의 산화물을 포함할 수 있다. 그러나 상기 산소 교환막(22)은 상기 가변 저항막(20) 보다는 산소의 함량이 많을 수 있으나, 역시 전이금속과 산소의 원소비가 화학양론적 비를 만족시키지 못할 수 있다.
도 7을 참조하면, 본 예에 따른 가변 저항 메모리 장치에서는 상기 절연막(30)과 상기 제 2 도전 라인(12) 사이에 추가 절연막(32)이 추가로 개재될 수 있다. 상기 추가 절연막(32)은 상기 가변 저항막(20)과 상기 절연막(30) 모두와 다른 유전상수를 가질 수 있다. 상기 추가 절연막(32)은 알루미늄산화막(AlOx),알루미늄산화질화막(AlOxNy),실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택되는 적어도 하나일 수 있다. 상기 추가 절연막(32)의 등가 산화막 두께(Equivalent Oxide Thickness)는 바람직하게는 5nm 이하일 수 있다. 상기 제 1 도전 라인(10)과 상기 제 2 도전 라인(12) 사이에 개재된 상기 가변 저항막(20), 상기 절연막(30) 및 상기 추가 절연막(32)에 의해 상기 가변 저항 메모리 장치는 3개의 항복 전압을 가질 수 있다. 이때 포밍 전압은 상기 제 2 도전 라인(12)에 가까운 상기 추가 절연막(32)의 항복 전압 보다는 작아야 한다.
도 8을 참조하면, 추가 절연막(32)은 상기 가변 저항막(20)과 상기 제 1 도전 라인(10) 사이에 개재될 수 있다. 이때의 포밍 전압은 상기 제 2 도전 라인(12)에 가까운 상기 절연막(30)의 항복 전압 보다는 작아야 한다.
도 9 및 도 10은 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치들을 도식적으로 설명하기 위한 도면들이다.
도 9를 참조하면, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(1300)는 PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 유무선 전자 기기 또는 이들 중의 적어도 둘을 포함하는 복합 전자 장치 중의 하나일 수 있다. 전자 장치(1300)는 버스(1350)를 통해서 서로 결합한 제어기(1310), 키패드, 키보드, 화면(display) 같은 입출력 장치(1320), 메모리(1330), 무선 인터페이스(1340)를 포함할 수 있다. 제어기(1310)는 예를 들면 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 메모리(1330)는 예를 들면 제어기(1310)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 메모리(1330)는 사용자 데이터를 저장하는 데 사용될 수 있으며, 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다. 전자 장치(1300)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(1340)를 사용할 수 있다. 예를 들어 무선 인터페이스(1340)는 안테나, 무선 트랜시버 등을 포함할 수 있다. 전자 장치(1300)는 CDMA, GSM, NADC, E-TDMA, WCDMA, CDMA2000, Wi-Fi, Muni Wi-Fi, Bluetooth, DECT, Wireless USB, Flash-OFDM, IEEE 802.20, GPRS, iBurst, WiBro, WiMAX, WiMAX-Advanced, UMTS-TDD, HSPA, EVDO, LTE-Advanced, MMDS 등과 같은 통신 시스템의 통신 인터페이스 프로토콜을 구현하는데 이용될 수 있다.
도 10을 참조하면, 본 발명의 실시예들에 따른 반도체 장치들은 메모리 시스템(memory system)을 구현하기 위해 사용될 수 있다. 메모리 시스템(1400)은 대용량의 데이터를 저장하기 위한 메모리 소자(1410) 및 메모리 컨트롤러(1420)를 포함할 수 있다. 메모리 컨트롤러(1420)는 호스트(1430)의 읽기/쓰기 요청에 응답하여 메모리 소자(1410)로부터 저장된 데이터를 독출 또는 기입하도록 메모리 소자(1410)를 제어한다. 메모리 컨트롤러(1420)는 호스트(1430), 가령 모바일 기기 또는 컴퓨터 시스템으로부터 제공되는 어드레스를 메모리 소자(1410)의 물리적인 어드레스로 맵핑하기 위한 어드레스 맵핑 테이블(Address mapping table)을 구성할 수 있다. 메모리 소자(1410)는 상술한 본 발명의 실시예들에 따른 반도체 장치를 포함할 수 있다.
상술된 실시예들에서 개시된 반도체 장치들은 다양한 형태들의 반도체 패키지(semiconductor package)로 구현될 수 있다. 예를 들면, 본 발명의 실시예들에 따른 반도체 장치들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등의 방식으로 패키징될 수 있다.
본 발명의 실시예들에 따른 반도체 장치가 실장된 패키지는 상기 반도체 장치를 제어하는 컨트롤러 및/또는 논리 소자 등을 더 포함할 수도 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10, 12: 도전 라인
20: 가변 저항막
30, 32: 절연막
20: 가변 저항막
30, 32: 절연막
Claims (10)
- 서로 대향되는 제 1 전극 및 제 2 전극;
상기 제 1 전극과 상기 제 2 전극 사이에 개재되는 가변 저항막; 및
상기 가변 저항막과 상기 제 2 전극 사이에 개재되며 상기 가변저항막과 다른 유전상수를 가지는 적어도 하나의 절연막을 포함하는 가변 저항 메모리 장치의 동작 방법에 있어서,
상기 가변 저항 메모리 장치를 프로그램하는 단계에서 상기 제 1 전극 또는 상기 제 2 전극에 인가되는 포밍(Forming) 전압은 상기 가변 저항막의 항복 전압(Breakdown voltage)과 상기 절연막의 항복 전압 사이에 해당하는 가변 저항 메모리 장치의 동작 방법. - 제 1 항에 있어서,
상기 절연막은 알루미늄산화막(AlOx),알루미늄산화질화막(AlOxNy),실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택되는 적어도 하나인 가변 저항 메모리 장치의 동작 방법. - 제 1 항에 있어서,
상기 절연막의 등가 산화막 두께(Equivalent Oxide Thickness)는 5nm 이하인 가변 저항 메모리 장치의 동작 방법. - 제 1 항에 있어서,
상기 가변 저항 메모리 장치를 프로그램하는 단계에서 상기 가변 저항막에 전기적 경로를 형성하되 상기 절연막에는 전기적 경로가 형성되지 않는 가변 저항 메모리 장치의 동작 방법. - 제 1 항에 있어서,
상기 제 1 전극은 연장되어 제 1 도전 라인을 구성하고,
상기 제 2 전극은 연장되어 제 2 도전 라인을 구성하고,
상기 가변 저항막과 상기 절연막은 상기 제 1 도전라인과 상기 제 2 도전라인이 교차되는 지점에 배치되며,
상기 가변 저항 메모리 장치를 프로그램하는 단계에서,
상기 제 1 도전 라인에 상기 포밍 전압을 인가하고,
상기 제 2 도전 라인에 0V를 인가하는 가변 저항 메모리 장치의 동작 방법. - 제 5 항에 있어서,
상기 가변 저항 메모리 장치를 소거하는 단계에서,
상기 제 1 도전 라인에 0V를 인가하고,
상기 제 2 도전 라인에 상기 포밍 전압을 인가하는 가변 저항 메모리 장치의 동작 방법. - 제 1 항에 있어서,
상기 절연막은 복수개이며,
상기 포밍 전압은 상기 절연막들 중에 상기 제 2 전극에 가장 인접한 절연막의 항복 전압과 상기 가변 저항막에 인접한 절연막의 항복 전압 사이에 해당하는 가변 저항 메모리 장치의 동작 방법. - 서로 교차하는 제 1 도전 라인과 제 2 도전 라인;
상기 제 1 도전 라인과 상기 제 2 도전 라인이 교차하는 지점에서 상기 제 1 도전 라인과 상기 제 2 도전 라인 사이에 직렬로 배치되는 복수개의 저항체들을 포함하는 가변 저항 메모리 장치. - 제 8 항에 있어서,
상기 저항체들 중에 상기 제 1 도전 라인에 인접하는 저항체는 전이금속 산화물을 포함하며,
상기 제 2 도전 라인에 인접하는 저항체는 알루미늄산화막(AlOx),알루미늄산화질화막(AlOxNy),실리콘산화막(SiOx), 실리콘질화막(SiNx), 실리콘산화질화막(SiOxNy), 하프늄산화막(HfOx), 지르코늄산화막(ZrOx), 티타늄산화막(TiOx), 란탄산화막(LaOx), 스트론튬산화막(SrOx), 알루미늄이 도핑된 티타늄산화막(Al-doped TiOx), 하프늄실리콘산화막(HfSiOx), 및 하프늄실리콘산화질화막(HfSiOxNy)을 포함하는 그룹에서 선택되는 적어도 하나인 가변 저항 메모리 장치. - 제 8 항에 있어서,
상기 제 2 도전 라인에 인접하는 저항체의 등가 산화막 두께(Equivalent Oxide Thickness)는 5nm 이하인 가변 저항 메모리 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120101870A KR20140035558A (ko) | 2012-09-14 | 2012-09-14 | 가변 저항 메모리 장치 및 그 동작 방법 |
| US14/021,412 US9378811B2 (en) | 2012-09-14 | 2013-09-09 | Methods of operating variable resistance memory devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120101870A KR20140035558A (ko) | 2012-09-14 | 2012-09-14 | 가변 저항 메모리 장치 및 그 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140035558A true KR20140035558A (ko) | 2014-03-24 |
Family
ID=50274314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120101870A KR20140035558A (ko) | 2012-09-14 | 2012-09-14 | 가변 저항 메모리 장치 및 그 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9378811B2 (ko) |
| KR (1) | KR20140035558A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200061468A (ko) * | 2018-11-23 | 2020-06-03 | 한국화학연구원 | 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치 |
| KR20200095639A (ko) * | 2019-01-31 | 2020-08-11 | 한국화학연구원 | 소거 동작을 제거한 저항 스위칭 메모리 |
| KR20200097837A (ko) * | 2019-02-08 | 2020-08-20 | 한국화학연구원 | 멀티 비트 연산을 위해 최적화된 저항 스위칭 장치의 제조 방법 |
| KR20200100232A (ko) * | 2019-02-15 | 2020-08-26 | 한국화학연구원 | 에너지 고 효율이 가능한 ReRAM의 제조 방법 |
| US10770139B2 (en) | 2017-05-25 | 2020-09-08 | Korea Research Institute Of Chemical Technology | Variable resistance memory device and operating method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11404636B2 (en) * | 2020-04-24 | 2022-08-02 | Applied Materials, Inc | Crested barrier device and synaptic element |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504779B2 (en) | 2001-05-14 | 2003-01-07 | Hewlett-Packard Company | Resistive cross point memory with on-chip sense amplifier calibration method and apparatus |
| US7365355B2 (en) * | 2004-11-08 | 2008-04-29 | Ovonyx, Inc. | Programmable matrix array with phase-change material |
| KR100669854B1 (ko) * | 2005-07-05 | 2007-01-16 | 삼성전자주식회사 | 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법 |
| US7515454B2 (en) * | 2006-08-02 | 2009-04-07 | Infineon Technologies Ag | CBRAM cell and CBRAM array, and method of operating thereof |
| KR100913395B1 (ko) | 2006-12-04 | 2009-08-21 | 한국전자통신연구원 | 메모리 소자 및 그 제조방법 |
| JP2008182154A (ja) | 2007-01-26 | 2008-08-07 | Nippon Telegr & Teleph Corp <Ntt> | メモリ装置 |
| US7382647B1 (en) | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| CN101542730B (zh) * | 2007-06-05 | 2011-04-06 | 松下电器产业株式会社 | 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置 |
| JP5088036B2 (ja) | 2007-08-06 | 2012-12-05 | ソニー株式会社 | 記憶素子および記憶装置 |
| JP2009141225A (ja) | 2007-12-07 | 2009-06-25 | Sharp Corp | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 |
| US8062918B2 (en) | 2008-05-01 | 2011-11-22 | Intermolecular, Inc. | Surface treatment to improve resistive-switching characteristics |
| KR100983175B1 (ko) | 2008-07-03 | 2010-09-20 | 광주과학기술원 | 산화물막과 고체 전해질막을 구비하는 저항 변화 메모리소자, 및 이의 동작방법 |
| JP5343440B2 (ja) | 2008-08-01 | 2013-11-13 | 富士通セミコンダクター株式会社 | 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ |
| US20100140578A1 (en) * | 2008-12-05 | 2010-06-10 | Seagate Technology Llc | Non volatile memory cells including a composite solid electrolyte layer |
| KR20100101394A (ko) | 2009-03-09 | 2010-09-17 | 삼성전자주식회사 | 산화물 다이오드와 그 제조방법 및 산화물 다이오드를 포함하는 전자소자 |
| JP5422237B2 (ja) | 2009-03-23 | 2014-02-19 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
| US8350661B2 (en) | 2009-05-26 | 2013-01-08 | Ovonyx, Inc. | Breakdown layer via lateral diffusion |
| JP2011009344A (ja) | 2009-06-24 | 2011-01-13 | Sharp Corp | 不揮発性可変抵抗素子のフォーミング方法 |
| JP5471134B2 (ja) | 2009-08-05 | 2014-04-16 | ソニー株式会社 | 半導体記憶装置及の製造方法 |
| KR20110072920A (ko) | 2009-12-23 | 2011-06-29 | 삼성전자주식회사 | 저항성 메모리 소자 |
| KR101136886B1 (ko) | 2010-01-08 | 2012-04-20 | 광주과학기술원 | 비휘발성 저항 변화 메모리 소자의 제조방법 |
| JP2011171393A (ja) | 2010-02-16 | 2011-09-01 | Toshiba Corp | 不揮発性記憶装置 |
| KR101123736B1 (ko) | 2010-04-12 | 2012-03-16 | 고려대학교 산학협력단 | 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법 |
| KR20110132125A (ko) * | 2010-06-01 | 2011-12-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법 |
| US8351241B2 (en) * | 2010-06-24 | 2013-01-08 | The Regents Of The University Of Michigan | Rectification element and method for resistive switching for non volatile memory device |
| JP2012019042A (ja) | 2010-07-07 | 2012-01-26 | Sony Corp | 記憶素子および記憶装置 |
| US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
| KR20120010050A (ko) | 2010-07-23 | 2012-02-02 | 삼성전자주식회사 | 비휘발성 메모리요소 및 이를 포함하는 메모리소자 |
| US8618526B2 (en) * | 2010-08-17 | 2013-12-31 | Panasonic Corporation | Nonvolatile memory device and manufacturing method thereof |
| US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
| JP2012089567A (ja) * | 2010-10-15 | 2012-05-10 | Toshiba Corp | 不揮発性抵抗変化素子 |
-
2012
- 2012-09-14 KR KR1020120101870A patent/KR20140035558A/ko not_active Application Discontinuation
-
2013
- 2013-09-09 US US14/021,412 patent/US9378811B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10770139B2 (en) | 2017-05-25 | 2020-09-08 | Korea Research Institute Of Chemical Technology | Variable resistance memory device and operating method thereof |
| KR20200061468A (ko) * | 2018-11-23 | 2020-06-03 | 한국화학연구원 | 저 전력 및 고 신뢰성 멀티 비트 동작이 가능한 저항 스위칭 장치 |
| KR20200095639A (ko) * | 2019-01-31 | 2020-08-11 | 한국화학연구원 | 소거 동작을 제거한 저항 스위칭 메모리 |
| KR20200097837A (ko) * | 2019-02-08 | 2020-08-20 | 한국화학연구원 | 멀티 비트 연산을 위해 최적화된 저항 스위칭 장치의 제조 방법 |
| KR20200100232A (ko) * | 2019-02-15 | 2020-08-26 | 한국화학연구원 | 에너지 고 효율이 가능한 ReRAM의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9378811B2 (en) | 2016-06-28 |
| US20140078812A1 (en) | 2014-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10608178B2 (en) | Memory cell structures | |
| KR102014375B1 (ko) | 반도체 장치 및 이를 포함하는 전자 장치 | |
| CN102648522B (zh) | 非易失性存储元件及其制造方法、以及非易失性存储装置 | |
| US8772750B2 (en) | Non-volatile memory elements and memory devices including the same | |
| US8048755B2 (en) | Resistive memory and methods of processing resistive memory | |
| JP6628108B2 (ja) | 障壁層を組み込んだ１ｓ１ｒメモリセル | |
| US8767439B2 (en) | Resistance change nonvolatile memory device, semiconductor device, and method of operating resistance change nonvolatile memory device | |
| KR20140035558A (ko) | 가변 저항 메모리 장치 및 그 동작 방법 | |
| JP6014753B2 (ja) | スイッチングデバイスの構造および方法 | |
| EP2560171A2 (en) | Nonvolatile resistive memory elements and memory devices including the same | |
| KR101735187B1 (ko) | 가변 저항체, 이를 이용한 비휘발성 메모리 소자 및 이들의 제조 방법 | |
| US20140097397A1 (en) | Resistive memory device and memory apparatus and data processing system having the same | |
| KR20110138927A (ko) | 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법 | |
| JP2011040483A (ja) | 抵抗変化メモリ | |
| KR20150065966A (ko) | 가변 저항 메모리 소자 및 그 형성 방법 | |
| CN101796640A (zh) | 非易失性存储元件、非易失性存储装置、以及其制造方法 | |
| CN103682093A (zh) | 电阻式存储单元、电阻式存储阵列及其形成方法 | |
| US20170117325A1 (en) | Electronic device and method for fabricating the same | |
| CN102184744A (zh) | 具有场增强排列的存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |