JP5471134B2 - 半導体記憶装置及の製造方法 - Google Patents
半導体記憶装置及の製造方法 Download PDFInfo
- Publication number
- JP5471134B2 JP5471134B2 JP2009182036A JP2009182036A JP5471134B2 JP 5471134 B2 JP5471134 B2 JP 5471134B2 JP 2009182036 A JP2009182036 A JP 2009182036A JP 2009182036 A JP2009182036 A JP 2009182036A JP 5471134 B2 JP5471134 B2 JP 5471134B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- ion source
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 94
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 238000000034 method Methods 0.000 claims description 45
- 230000008859 change Effects 0.000 claims description 32
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 16
- 229910052709 silver Inorganic materials 0.000 claims description 13
- 229910052725 zinc Inorganic materials 0.000 claims description 13
- 238000003860 storage Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229910052711 selenium Inorganic materials 0.000 claims description 8
- 229910052798 chalcogen Inorganic materials 0.000 claims description 6
- 150000001787 chalcogens Chemical class 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 5
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 4
- 241000238366 Cephalopoda Species 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 82
- 239000010408 film Substances 0.000 description 66
- 239000011777 magnesium Substances 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 15
- 229910052749 magnesium Inorganic materials 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 229910052742 iron Inorganic materials 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 230000001629 suppression Effects 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 229910052688 Gadolinium Inorganic materials 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000001552 radio frequency sputter deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 229910002531 CuTe Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
不揮発性半導体記憶装置の1つである抵抗変化型の半導体記憶装置が非特許文献1に記載されている。また、同様の構成の抵抗変化型の半導体記憶装置について特許文献1にも開示されている。
半導体基板110は不図示の素子分離絶縁膜で活性領域が区分されており、不図示の領域においてMOS(Metal-Oxide-Semiconductor)トランジスタが形成されている。
図面上においては、半導体基板110上に第1絶縁膜111が形成されており、基板などに接続する領域が開口されており、例えばWなどからなるプラグ状の第1電極112が埋め込まれている。第1電極112は上記のMOSトランジスタのソースドレイン領域に接続するように形成されており、下層配線としての機能を有する。
第1電極112の上層に抵抗変化型の記憶層113が形成されており、記憶層113の上層にイオン源層114が形成されている。
例えば、イオン源層114上に第3絶縁膜115が形成されており、イオン源層114に達する開口部が形成され、第2電極116が埋め込まれている。
また、記憶層113は、タンタル酸化物、ニオブ酸化物、アルミニウム酸化物、ハフニウム酸化物、ジルコニウム酸化物のいずれか、あるいはそれらの混合材料からなる。
例えば物理蒸着あるいは化学蒸着などにより、第1電極112の上層に抵抗変化型の記憶層113を形成し、記憶層113の上層にイオン源層114を形成する。
例えば、イオン源層114上に第3絶縁膜115を形成し、イオン源層114に達する開口部を形成し、開口部内に第2電極116を形成する。
上記のメモリセルは、基板に形成された第1電極と、第1電極の上層に形成されたイオン源層と、イオン源層の上層に形成された第2電極とを有し、第1電極とイオン源層の界面において、第1電極の表面あるいはイオン源層の表面が酸化されて抵抗変化型の記憶層が形成されて構成されている。
基板に第1電極を形成し、第1電極の上層にイオン源層を形成し、イオン源層の上層に第2電極を形成する。ここで、基板に第1電極を形成する工程からイオン源層の上層に第2電極を形成する工程までの間に、第1電極とイオン源層の界面において、第1電極の表面あるいはイオン源層の表面を酸化して抵抗変化型の記憶層を形成する工程を含む。
1.第1実施形態(第1電極の表面を酸化して記憶層を形成する方法)
2.第2実施形態(第1電極の表面を酸化して記憶層を形成する方法)
3.第3実施形態(イオン源層の表面を酸化して記憶層を形成する方法)
[半導体記憶装置の記憶素子の構成]
本実施形態に係る半導体記憶装置は、抵抗変化型のメモリセルがアレイ状に並べられて構成されている。
以下、各メモリセルを構成する記憶素子について説明する。
例えば、半導体基板10は不図示の素子分離絶縁膜で活性領域が区分されており、不図示の活性領域においてMOS(Metal-Oxide-Semiconductor)トランジスタなどの電子素子が形成されている。
図面上においては、例えば、半導体基板10上に第1絶縁膜11が形成されており、基板に接続する領域が開口されており、例えばWプラグなどからなる下層配線12が埋め込まれている。上記の下層配線12は、上記のMOSトランジスタのソースドレイン領域に接続するように形成されている。
また、例えば、下層配線12の上層に酸化シリコンあるいは窒化シリコンなどからなり、50〜300nm程度の膜厚の第2絶縁膜13が形成されており、下層配線12に接続する部分を開口するように、第2絶縁膜13に開口部13aが形成されている。
第1電極15は、例えば、Ni,Fe,Ti,TiN,Ta,TaN,W,WN,Hf,Al,Mg,Gdから選択された導電体からなる。あるいは、Ni,Fe,Ti,TiN,Ta,TaN,W,WNなどからなる導電層と、Hf,Al,Mg,Gdなどからなる導電層などの積層導電層から構成されていてもよい。
上記の記憶層16は第1電極15の表面が酸化された膜であり、即ち、第1電極15を構成する元素の酸化物からなる。例えば、第1電極15がTaあるいはAlを含む場合、タンタル酸化物あるいはアルミニウム酸化物もしくはそれらの混合材料からなる。
例えば、記憶層16としては、Al、Mgあるいは希土類元素を含むことが好ましい。
イオン源層17は、例えば、Cu,Ag,Znから選ばれるいずれかの元素と、Te,S,Seから選ばれるいずれかの元素とが含まれる。
例えば、イオン源層17が、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素を含むことが好ましい。また、イオン源層が、Cu,AgおよびZnのうちの少なくとも一種類を含むことが好ましい。
第1電極15の表面が酸化されて形成された膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
次に、半導体記憶装置の記憶素子の製造方法について説明する。
例えば、半導体基板10に不図示の素子分離絶縁膜を形成して活性領域を区分し、不図示の活性領域においてMOSトランジスタなどの電子素子を形成する。
次に、図2(a)に示すように半導体基板10上に第1絶縁膜11を形成し、第1絶縁膜11に対して半導体基板10に達する開口部を形成する。
次に、例えばRFスパッタリング法などにより開口部内を埋め込んでWなどの導電体を堆積させ、開口部の外部の導電体を除去して、Wプラグなどからなる下層配線12を形成する。
上記の下層配線12は、例えば、上記のMOSトランジスタのソースドレイン領域に接続するように形成する。
レジストマスクのパターニングには、例えば、KrF露光機、ArF露光機あるいは液浸ArF露光機などを用いることができる。
上記のドライエッチング処理としては、例えば、CxFy(x=1〜6,y=1〜8)、O2もしくは希ガスをエッチングガスとして使用する。また、エッチング装置しては、例えばマグネトロン方式のエッチング装置を使用する。
第1電極15は、例えば、Ni,Fe,Ti,TiN,Ta,TaN,W,WN,Hf,Al,Mg,Gdから選択された導電体から形成する。あるいは、Ni,Fe,Ti,TiN,Ta,TaN,W,WNなどからなる導電層と、Hf,Al,Mg,Gdなどからなる導電層などの積層導電層から形成してもよい。
例えば、熱酸化の場合は、酸素を含有する雰囲気下において、ウェハ加熱温度を100〜350℃の範囲でアニール処理して行う。このアニール処理は、ファーネスアニールおよびRTA(Rapid Thermal Annealing)処理のいずれであっても構わない。
上記の酸化処理により、電極材として単一の金属を用いた場合はその酸化膜が、二種類以上の金属を用いた場合は、より酸化されやすい金属の酸化物が、第1電極15の表面に形成される。
例えば、Mg,Al,Tiなどは、相対的にCi,Ni,Feなどより酸化されやすい元素であり、第1電極15がMg,AlあるいはTiを含む場合には、第1電極15の表面に酸化マグネシウム、酸化アルミニウムあるいは酸化チタンが形成される。
また、第1電極15に含まれる元素によっては、複数の金属元素を含む酸化物として形成される場合もある。
例えば、記憶層16としては、Al、Mgあるいは希土類元素を含む膜を形成することが好ましい。
例えば、イオン源層17として、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素を含むことが好ましい。また、イオン源層が、Cu,AgおよびZnのうちの少なくとも一種類を含む膜を形成することが好ましい。
次に、例えば、イオン源層17上に第3絶縁膜18を形成し、イオン源層17に達する開口部を形成し、開口部内を埋め込んで第2電極19を形成する。
以上のようにして、図1に示す構成の半導体記憶装置の記憶素子を製造することができる。
第1電極15の表面を酸化して形成した膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の製造方法による記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
図6は、本実施形態に係る半導体記憶装置の全体構成例を示す概略的な図である。
図6(a)に示す半導体記憶装置は、例えば、制御部CT、行デコード部RD、データ入出力部IO、ビット線制御部BC、メモリセルアレイMAを有する。また、メモリセルアレイMAは、アレイ状に並べられた複数個のメモリセルMCを含む。
データの読み出し時には、各ビット線に出力されるメモリセルからの信号を内部の差動増幅回路によって増幅し、選択されたビット線対に接続されるメモリセルからの当該増幅信号をデータラインに出力する。
また、データの書き込み時には、データラインからの信号を内部の書き込み用増幅回路によって増幅し、選択されたビット線に接続されるメモリセルへ当該増幅信号を出力する。
このマトリクスの各行に含まれるメモリセルには、各行に対応するワード線が接続され、マトリクスの各列に含まれるメモリセルには、各列に対応するビット線が接続されている。
ワード線Wにゲートが接続されたトランジスタTrの一方のソースドレインに抵抗変化型の記憶素子RMが接続されている。例えば、トランジスタは半導体基板に形成されたMOSトランジスタなどで構成され、記憶素子RMは上述の構成となっている。
トランジスタの他方のソースドレインがビット線Bに接続され、記憶素子RMに信号線Sが接続されている。
第2電極及び第1電極への電圧印加によって記憶層内に1種類以上の金属元素を含む電流パスが形成される、あるいは記憶層内に多数の欠陥が形成されることにより、抵抗値が低下する。この抵抗値の変化により、各メモリセルに「0」「1」などの情報に対応する抵抗値を保持させて情報を記憶させるものである。
このような構成としたときには、Teが他のカルコゲン元素と比較して導電性が高く、またCuも導電性が高いため、イオン源層の抵抗値が低くなり、記憶層との抵抗値の差が大きくなる。このため、情報の記録・消去による記憶素子の抵抗変化は、主として抵抗値の高い記憶層の抵抗変化によることになる。
これにより、仮にCuTeが含むイオン源層が温度上昇により抵抗値が変化した場合においても、記憶素子の抵抗値の変化にほとんど影響を及ぼすことがなくなることから、メモリ動作に大きな影響を与えない。
従って、製造時や使用時、高温環境下の保存時において、記憶素子の特性が劣化することをさらに抑制することができる。
酸化の方法としては、例えば、第1電極として単一もしくは複数の金属元素を含む材料を使用し、その後、表面酸化を行うことで、記憶層と第1電極をシームレスに連続的に形成する。この場合、記憶層は、第1電極に含まれる元素から自己形成的に形成されるため、第1電極の表面ラフネスおよび周辺絶縁膜との段差に拘らず、均一な薄膜とすることが可能である。
[半導体記憶装置の記憶素子の構成]
本実施形態に係る半導体記憶装置は、第1実施形態と同様に、抵抗変化型のメモリセルがアレイ状に並べられて構成されている。
図7は本実施形態に係る半導体記憶装置の記憶素子の模式断面図である。
第2絶縁膜13の開口部13a内において、内壁を被覆するように第1電極15が形成されており、その内側の領域における開口部13a内に酸化シリコンまたは窒化シリコンなどからなる埋め込み絶縁膜20が形成されている。これを除き、実質的に第1実施形態と同様の構成である。
第1実施形態と同様に、第1電極15の表面に抵抗変化型の記憶層16が形成されている。記憶層16は第1電極15の表面が酸化された膜であり、即ち、第1電極15を構成する元素の酸化物からなる。
第1電極15の表面が酸化されて形成された膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
次に、半導体記憶装置の記憶素子の製造方法について説明する。
第1実施形態の図3(b)に示す工程までは、第1実施形態と同様に行う。
次に、図8(a)に示すように、例えばRFスパッタリング法などにより、開口部13aの内壁を被覆し、開口部13aを埋め込まない膜厚で堆積させ、第1電極15を形成する。
第1電極15は、例えば、Ni,Fe,Ti,TiN,Ta,TaN,W,WN,Hf,Al,Mg,Gdから選択された導電体から形成する。あるいは、Ni,Fe,Ti,TiN,Ta,TaN,W,WNなどからなる導電層と、Hf,Al,Mg,Gdなどからなる導電層などの積層導電層から形成してもよい。
以降の工程は第1実施形態と同様に行うことで、図7に示す構成の半導体記憶装置の記憶素子を製造することができる。
第1電極15の表面を酸化して形成した膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の製造方法による記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
[半導体記憶装置の記憶素子の構成]
本実施形態に係る半導体記憶装置は、第1実施形態と同様に、抵抗変化型のメモリセルがアレイ状に並べられて構成されている。
図10は本実施形態に係る半導体記憶装置の記憶素子の模式断面図である。
実質的に第1実施形態と同様の構成であるが、記憶層16は、第1電極15とイオン源層17の界面においてイオン源層17の表面が酸化されて形成された膜であることが異なる。
イオン源層17の表面が酸化されて形成された膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
次に、半導体記憶装置の記憶素子の製造方法について説明する。
図11(a)に示すように、第1実施形態の図3(b)に示す工程までは、第1実施形態と同様に行う。
次に、図11(b)に示すように、例えばRFスパッタリング法などにより、開口部13a内に導電体を埋め込んで堆積させて第1電極15を形成し、例えばCMP法などにより、開口部13aの外部の第1電極15を構成する導電体を除去する。これにより、開口部13aに埋め込まれたプラグ形状の第1電極15とする。
第1電極15は、例えば、Ni,Fe,Ti,TiN,Ta,TaN,W,WN,Hf,Al,Mg,Gdから選択された導電体からなる。あるいは、Ni,Fe,Ti,TiN,Ta,TaN,W,WNなどからなる導電層と、Hf,Al,Mg,Gdなどからなる導電層などの積層導電層から構成されていてもよい。
次に、図12(a)に示すように、例えば第1電極15の表面を酸化して、第1電極15の表面に酸化物層21を形成する。酸化物層21の膜厚は、例えば1〜10nm程度である。
酸化の方法としては、熱酸化、プラズマ酸化、自然酸化など、いずれであっても構わない。例えば、熱酸化の場合は、酸素を含有する雰囲気下において、ウェハ加熱温度を100〜350℃の範囲でアニール処理して行う。このアニール処理は、ファーネスアニールおよびRTA処理のいずれであっても構わない。
例えば、イオン源層17として、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素を含むことが好ましい。また、イオン源層が、Cu,AgおよびZnのうちの少なくとも一種類を含む膜を形成することが好ましい。
第1電極15がWあるいはWNなどからなる場合、イオン源層17を酸化されやすいMgあるいはAlなどを含む材料で形成する。
例えば、イオン源層17として、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素を含むことが好ましく、また、イオン源層が、Cu,AgおよびZnのうちの少なくとも一種類を含む膜を形成することが好ましい。具体的には、イオン源層17としてCuZrTe−Alを好ましく用いることができる。
アニール処理は、減圧もしくはN2雰囲気において、200〜450℃の範囲で行い、ファーネスアニールおよびRTA処理のいずれであっても構わない。
以上のようにして、図10に示す構成の半導体記憶装置の記憶素子を製造することができる。
イオン源層17の表面を酸化して形成した膜であるので、記憶層16の高い段差被覆性と均一な膜厚を確保しながら、記憶層16の薄膜化を実現できる。
このようにして、本実施形態の半導体記憶装置の製造方法による記憶素子は、記憶層の薄膜化と素子間のバラツキ抑制を両立させることが可能である。
第3実施形態に従って、以下のように記憶素子を作成した。
シリコンからなる半導体基板10に第1絶縁膜11及び下層配線12を形成し、さらに酸化シリコンから成る第2絶縁膜13を堆積し、第1絶縁膜直径0.3μmの円形パターンの開口部13aを形成した。開口部にWを埋め込んで厚さ20nmの第1電極15を形成した。
次に、第2絶縁膜13および第1電極15に対してプラズマ酸化処理を実施し、第1電極15の表面に酸化物層21を形成した。条件は、O2圧力1Paとし、電力を150Wとした。
次に、表面に酸化物層21が形成された第1電極15上にイオン源層17として、Cu10Te40Al40Zr10を20nmの膜厚で形成した。
さらに第3絶縁膜18を形成し、第2電極19としてW膜を200nmの膜厚で形成した。
その後、第1電極15上に堆積したイオン源層17および第2電極19の各層をパターニングし、5x10−4Pa以下の真空中で熱処理を施し、酸化物層21から酸素をイオン源層17の表面へ移動させ、図10に示した構造で高抵抗の記憶層16を形成した。
これは、熱処理条件及び酸化時間により、形成される高抵抗の記憶層の厚さが変化していることを表すものである。
・素子抵抗を始めとする半導体記憶装置の電気特性の素子間バラツキを抑制できる。
・書き込み電圧、読み出し電圧、繰り返し耐性等のメモリ特性の素子間バラツキを抑制できる。
・記憶層の均質化による、繰り返し耐性を改善できる。
・記憶層の薄膜化による、動作電圧を低圧化し、消費電力を低減できる。
・記憶層形成の工程簡略化による、製造コストの低下を達成できる。
例えば、上記の実施形態では、記憶層の構成元素として、Alを代表例として取り上げたが、Mgや希土類元素を含んだイオン源層を用いてもよい。
また、上記の実施形態では、イオン源層と第2電極とをそれぞれ異なる材料により別々に形成したが、電極にイオン源となる元素(Cu,AgおよびZn)を含有させて、電極層とイオン源層を兼用させてもよい。
また、金属元素の酸化ポテンシャルによるイオン源層からの酸素の移動を扱ったが、酸化以外を駆動力とする元素の移動を利用することで、本発明の示す構造を形成することも可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
Claims (5)
- 基板に第1電極を形成する工程と、
前記第1電極の上層にイオン源層を形成する工程と、
前記イオン源層の上層に第2電極を形成する工程と
を有し、
基板に第1電極を形成する工程から前記イオン源層の上層に第2電極を形成する工程までの間に、前記第1電極と前記イオン源層の界面において、前記第1電極の表面あるいは前記イオン源層の表面を酸化して抵抗変化型の記憶層を形成する工程を含む
抵抗変化型のメモリセルがアレイ状に並べられて構成されている半導体記憶装置の製造方法。 - 前記記憶層を形成する工程において、前記第1電極の表面を酸化し、前記第1電極に含まれる金属の酸化物により前記記憶層を形成する
請求項1に記載の半導体記憶装置の製造方法。 - 前記記憶層を形成する工程において、Al、Mgあるいは希土類元素を含む記憶層を形成する
請求項1または2に記載の半導体記憶装置の製造方法。 - 前記イオン源層を形成する工程において、Te,SおよびSeのうちの少なくとも一種類のカルコゲン元素を含むイオン源層を形成する
請求項1〜3のいずれかに記載の半導体記憶装置の製造方法。 - 前記イオン源層を形成する工程において、Cu,AgおよびZnのうちの少なくとも一種類を含むイオン源層を形成する
請求項1〜4のいずれいかに記載の半導体記憶装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182036A JP5471134B2 (ja) | 2009-08-05 | 2009-08-05 | 半導体記憶装置及の製造方法 |
US12/819,874 US20110031466A1 (en) | 2009-08-05 | 2010-06-21 | Semiconductor memory device and a method of manufacturing the same |
TW099120521A TW201117207A (en) | 2009-08-05 | 2010-06-23 | Semiconductor memory device and a method of manufacturing the same |
TW103115875A TW201432680A (zh) | 2009-08-05 | 2010-06-23 | 半導體記憶體裝置及其製造方法 |
KR1020100073502A KR20110014518A (ko) | 2009-08-05 | 2010-07-29 | 반도체 메모리 장치 및 그 제조 방법 |
CN201010241644.1A CN101997083B (zh) | 2009-08-05 | 2010-07-29 | 半导体存储装置及其制造方法 |
US13/902,350 US8685786B2 (en) | 2009-08-05 | 2013-05-24 | Method of manufacturing a semiconductor memory device having a resistance change memory layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182036A JP5471134B2 (ja) | 2009-08-05 | 2009-08-05 | 半導体記憶装置及の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035278A JP2011035278A (ja) | 2011-02-17 |
JP5471134B2 true JP5471134B2 (ja) | 2014-04-16 |
Family
ID=43534135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009182036A Active JP5471134B2 (ja) | 2009-08-05 | 2009-08-05 | 半導体記憶装置及の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20110031466A1 (ja) |
JP (1) | JP5471134B2 (ja) |
KR (1) | KR20110014518A (ja) |
CN (1) | CN101997083B (ja) |
TW (2) | TW201117207A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8426839B1 (en) | 2009-04-24 | 2013-04-23 | Adesto Technologies Corporation | Conducting bridge random access memory (CBRAM) device structures |
JP5724651B2 (ja) * | 2011-06-10 | 2015-05-27 | ソニー株式会社 | 記憶素子および記憶装置 |
US9099633B2 (en) | 2012-03-26 | 2015-08-04 | Adesto Technologies Corporation | Solid electrolyte memory elements with electrode interface for improved performance |
US9496491B2 (en) * | 2012-05-21 | 2016-11-15 | Micron Technology, Inc. | Methods of forming a metal chalcogenide material and related methods of forming a memory cell |
US8691622B2 (en) | 2012-05-25 | 2014-04-08 | Micron Technology, Inc. | Memory cells and methods of forming memory cells |
KR20140035558A (ko) | 2012-09-14 | 2014-03-24 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 동작 방법 |
US9412945B1 (en) | 2013-03-14 | 2016-08-09 | Adesto Technologies Corporation | Storage elements, structures and methods having edgeless features for programmable layer(s) |
US9711719B2 (en) | 2013-03-15 | 2017-07-18 | Adesto Technologies Corporation | Nonvolatile memory elements having conductive structures with semimetals and/or semiconductors |
US9530823B2 (en) | 2013-09-12 | 2016-12-27 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US9893280B2 (en) * | 2015-02-06 | 2018-02-13 | Toshiba Memory Corporation | Memory device |
US10665780B2 (en) | 2016-03-18 | 2020-05-26 | Institute of Microelectronics, Chinese Academy of Sciences | Selection device for use in bipolar resistive memory and manufacturing method therefor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4848633B2 (ja) * | 2004-12-14 | 2011-12-28 | ソニー株式会社 | 記憶素子及び記憶装置 |
JP5007502B2 (ja) * | 2006-01-13 | 2012-08-22 | ソニー株式会社 | 記憶素子の製造方法 |
JP4973666B2 (ja) * | 2006-11-30 | 2012-07-11 | 富士通株式会社 | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 |
JP4539885B2 (ja) * | 2007-08-06 | 2010-09-08 | ソニー株式会社 | 記憶素子および記憶装置 |
CN101118922B (zh) * | 2007-08-30 | 2010-12-15 | 复旦大学 | 以上电极作为保护层的CuxO电阻存储器及其制造方法 |
JP5423940B2 (ja) * | 2007-11-20 | 2014-02-19 | ソニー株式会社 | 記憶素子の製造方法および記憶装置の製造方法 |
-
2009
- 2009-08-05 JP JP2009182036A patent/JP5471134B2/ja active Active
-
2010
- 2010-06-21 US US12/819,874 patent/US20110031466A1/en not_active Abandoned
- 2010-06-23 TW TW099120521A patent/TW201117207A/zh unknown
- 2010-06-23 TW TW103115875A patent/TW201432680A/zh unknown
- 2010-07-29 CN CN201010241644.1A patent/CN101997083B/zh not_active Expired - Fee Related
- 2010-07-29 KR KR1020100073502A patent/KR20110014518A/ko not_active Application Discontinuation
-
2013
- 2013-05-24 US US13/902,350 patent/US8685786B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201432680A (zh) | 2014-08-16 |
US20130256626A1 (en) | 2013-10-03 |
CN101997083A (zh) | 2011-03-30 |
JP2011035278A (ja) | 2011-02-17 |
CN101997083B (zh) | 2014-11-26 |
US20110031466A1 (en) | 2011-02-10 |
TW201117207A (en) | 2011-05-16 |
US8685786B2 (en) | 2014-04-01 |
KR20110014518A (ko) | 2011-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5471134B2 (ja) | 半導体記憶装置及の製造方法 | |
KR101496281B1 (ko) | 기억 소자 및 기억 장치 | |
US8084760B2 (en) | Ring-shaped electrode and manufacturing method for same | |
JP5732827B2 (ja) | 記憶素子および記憶装置、並びに記憶装置の動作方法 | |
JP3896576B2 (ja) | 不揮発性メモリおよびその製造方法 | |
JP5032797B2 (ja) | 相変化記憶素子及びその製造方法 | |
TW200905873A (en) | 4F2 self align fin bottom electrode fet drive phase change memory | |
JP2006173267A (ja) | 記憶素子及び記憶装置 | |
TW200834912A (en) | Memory cell device with coplanar electrode surface and method | |
JP2009043873A (ja) | 記憶素子および記憶装置 | |
JP2011124511A (ja) | 記憶素子および記憶装置 | |
JP5007502B2 (ja) | 記憶素子の製造方法 | |
CN101419940A (zh) | 制造存储单元组合的方法与存储单元组合 | |
JP2004342843A (ja) | 半導体記憶素子及びこれを用いた半導体記憶装置 | |
JP2009130344A (ja) | 記憶素子および記憶装置 | |
JP4552752B2 (ja) | 記憶素子の製造方法、記憶装置の製造方法 | |
JP4648940B2 (ja) | 可変抵抗素子の製造方法 | |
JP2010040728A (ja) | 半導体装置及びその製造方法 | |
JP2008042033A (ja) | 記憶素子及び記憶装置 | |
JP5357532B2 (ja) | 可変抵抗素子及びその製造方法 | |
KR100809437B1 (ko) | 상부 전극층과 상변화층 사이에 차폐층을 갖는 상변화메모리 소자 및 그 제조 방법 | |
JP2021527948A (ja) | メモリセルのための電極の製造 | |
WO2010084774A1 (ja) | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 | |
JP5423940B2 (ja) | 記憶素子の製造方法および記憶装置の製造方法 | |
KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5471134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |