WO2010084774A1 - 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 - Google Patents

不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 Download PDF

Info

Publication number
WO2010084774A1
WO2010084774A1 PCT/JP2010/000396 JP2010000396W WO2010084774A1 WO 2010084774 A1 WO2010084774 A1 WO 2010084774A1 JP 2010000396 W JP2010000396 W JP 2010000396W WO 2010084774 A1 WO2010084774 A1 WO 2010084774A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
oxide layer
memory cell
nonvolatile memory
layer
Prior art date
Application number
PCT/JP2010/000396
Other languages
English (en)
French (fr)
Inventor
笠井秀明
中西寛
岸浩史
Original Assignee
国立大学法人大阪大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人大阪大学 filed Critical 国立大学法人大阪大学
Publication of WO2010084774A1 publication Critical patent/WO2010084774A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Definitions

  • the present invention relates to a nonvolatile memory cell using a transition metal oxide and a variable resistance nonvolatile memory device.
  • DRAM dynamic random access memory
  • flash memory non-volatile memory
  • the ReRAM is a nonvolatile memory in which information can be written in a nonvolatile manner and non-destructive reading of information can be performed by variably setting the resistance value of the oxide layer of the memory cell by applying a voltage pulse.
  • ReRAM has attracted attention as a non-volatile memory that has high integration and high speed and can reduce power consumption.
  • most ReRAMs that have been developed have a structure in which an oxide layer made of a thin film oxide is sandwiched between electrodes.
  • Examples of the oxide in the oxide layer include Pr 0.7 Ca 0.3 MnO 3 (hereinafter also referred to as “PCMO”), Cr-doped, SrZrO 3 , SeTiO 3 (hereinafter also referred to as “STO”), NiO, and the like. Is used (see Patent Document 1 and Patent Document 2).
  • oxides currently used for ReRAM have various problems. Specifically, PCMO, Cr-doped (Ba, Sr) TiO 3 , Cr-doped SrZrO 3 , and STO are multi-element oxides and have a complicated crystal structure. Therefore, there are problems that it is difficult to control the crystallinity and it is difficult to produce a homogeneous crystal with good reproducibility. Furthermore, there is a problem that the compatibility with the CMOS process of silicon used for the semiconductor substrate is poor and it is not suitable for mass production.
  • NiO is a binary oxide and has a NaCl-type crystal structure. Such NiO has a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage, but the response speed is low. Therefore, there is a problem that it is not suitable for practical use in a high-speed ReRAM.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a nonvolatile memory cell including an oxide layer having a large resistance ratio between a resistance before applying a voltage and a resistance after applying a voltage. There is to do.
  • the present inventors changed the number of electrons and referred to CMD (Computational Material Design) (Introduction to Computer Material Design (Hideaki Kasai et al., Osaka University Press, published on October 20, 2005))
  • CMD Computer Material Design
  • a nonvolatile semiconductor device having an oxide layer having a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage The inventors have uniquely found that a memory cell can be realized, and have completed the present invention. That is, the present invention includes the following inventions. However, this invention should just contain at least following (1) or (9).
  • a nonvolatile memory cell whose resistance is changed by applying a voltage when the first electrode is used as an anode and a voltage is applied between the first electrode and the second electrode.
  • oxygen atoms in the vicinity of the first electrode in the oxide layer move in the direction toward the first electrode, and due to the movement of the oxygen atom, the size of the energy gap of the oxide layer is increased. Or a change in density of states in the vicinity of Fermi energy.
  • a new electron energy level is generated in the vicinity of Fermi energy as a change in density of states in the vicinity of Fermi energy by the movement of the oxygen atom.
  • the first electrode is a metal selected from the group consisting of Ta, W, and Hf, or an alloy containing the metal.
  • the oxide layer is one selected from the group consisting of CoO, NiO, CuO, FeO, MnO, CrO, VO, TiO, TaO, and HfO, or a plurality of oxides selected from the group
  • the nonvolatile memory cell according to any one of (1) to (5) above, which is a combination of
  • a variable resistance nonvolatile memory device comprising the nonvolatile memory cell according to (1) to (7) described above, which is electrically connected to a switching element.
  • a method for designing a non-volatile memory cell comprising a first electrode, a second electrode, and an oxide layer disposed between the first electrode and the second electrode, the first electrode and At least one of the density of states and the band structure with respect to different number of occupied electrons is obtained by first principle calculation based on density functional theory for atoms in a predetermined region including an interface between at least one of the second electrodes and the oxide layer. And a step of calculating one of them and a step of detecting the state of the band gap or the state density in the vicinity of Fermi energy using at least one of the state density and the band structure. Design method for a conductive memory cell.
  • a non-volatile memory cell includes a first electrode, a second electrode, and an oxide layer disposed between the first electrode and the second electrode, and the first electrode and the second electrode.
  • a nonvolatile memory cell whose resistance is changed by applying a voltage or current between the first electrode and the second electrode when the voltage is applied between the first electrode and the second electrode.
  • oxygen atoms in the vicinity of the first electrode in the oxide layer move in a direction toward the first electrode, and the movement of the oxygen atoms causes the oxide to move.
  • the size of the energy gap of the layer changes, or the density of states changes near the Fermi energy.
  • variable resistance type memory cell in which the resistance value greatly changes depending on on / off of voltage or current.
  • the state where the number of occupied electrons is reduced on the anode side is maintained, so that the resistance value inside the oxide layer is maintained. Remains small, and a nonvolatile memory cell can be realized.
  • FIG. 6 is an energy band diagram when the number of occupied electrons is not reduced in a nonvolatile memory cell using Ta as an electrode layer.
  • FIG. 4 is an energy band diagram when the number of occupied electrons is reduced in a nonvolatile memory cell using Ta as an electrode layer.
  • FIG. 6 is an energy band diagram when the number of occupied electrons is not reduced in a nonvolatile memory cell using Pt as an electrode layer.
  • (C) is when the amount of decrease in the number of occupied electrons is 2, and (d) is when the amount of decrease in the number of occupied electrons is 3.
  • (a) is the amount of decrease of the number of occupation electrons when the amount of decrease of the number of occupation electrons is 0.
  • (C) is when the amount of decrease in the number of occupied electrons is 2, and (d) is when the amount of decrease in the number of occupied electrons is 3.
  • (C) is when the amount of decrease in the number of occupied electrons is 2, and (d) is when the amount of decrease in the number of occupied electrons is 3.
  • (a) is the amount of decrease of the number of occupation electrons when (a) is the amount of decrease of the number of occupation electrons.
  • (C) is when the amount of decrease in the number of occupied electrons is 2, and (d) is when the amount of decrease in the number of occupied electrons is 3.
  • FIG. 1 is a cross-sectional view of a nonvolatile memory cell according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view of a nonvolatile memory cell according to another embodiment of the present invention.
  • 1 is a circuit diagram partially showing connection of nonvolatile memory cells in a variable resistance nonvolatile memory device according to an embodiment of the present invention;
  • FIG. 1 is a cross-sectional view showing a structure of a variable resistance nonvolatile memory device according to an embodiment of the present invention.
  • FIG. 6 is a cross-sectional view showing the structure of a variable resistance nonvolatile memory device according to another embodiment of the present invention. It is a figure which shows the difference in the movement distance of the oxygen atom by electrode material, and the reduction width of a band gap.
  • ReRAM uses the fact that the resistance changes by turning on / off the voltage, but details of the principle of this resistance change have not been elucidated so far.
  • the single cell structure of ReRAM is a structure in which a transition metal oxide layer showing an electrical property like an insulator or a semiconductor is sandwiched between metal electrodes.
  • the inventors of the present invention have performed the simulation focusing on the behavior of the interface between the transition metal oxide layer and the metal electrode when a voltage is applied in such a structure, so that an optimum transition metal oxide layer that is likely to cause a resistance change is obtained. And succeeded in finding a combination of electrode layers.
  • the density of states and bands for different occupied electron numbers for atoms in a predetermined region including the interface between the transition metal oxide layer and the metal electrode are used. At least one of the structures was calculated, and the size of the band gap or the density of states near the Fermi energy was detected.
  • the number of electrons changes by application of voltage or current.
  • the conventional first-principles calculation if the number of atoms is large due to its precision, a long time is required until the calculation converges. Therefore, conventionally, calculation considering the change in the number of electrons in the entire nonvolatile memory cell has not been realized.
  • the inventors pay attention to the interface between the transition metal oxide layer and the metal electrode, and change the band gap due to the number of occupied electrons or the state in the vicinity of Fermi energy for atoms in a predetermined region including the interface.
  • the change in density for the first time we succeeded in finding the optimum combination of transition metal oxide layer and electrode layer, which found the cause of the change in resistance by turning on / off the voltage, and the resistance change is likely to occur. . Details will be described below.
  • Transition metal oxide layer (CoO) silica of behavior of anode of electrode layer (Ta, Pt)
  • Ta, Pt electrode layer
  • the density of states in the high potential electrode was calculated by the first principle calculation using the CMD proposed by the present inventors. First, calculation was performed using Ta and Pt as the material of the electrode layer.
  • the first-principles calculation is a calculation method based on the density functional theory showing that “the energy of the ground state of the interacting multi-electron system is determined by the density distribution of electrons” (P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964), W. Kohn and LJ Sham, Phys.
  • the CoO structure is NaCl type, and the calculation is performed in a state where the first layer of the four layers of CoO is relaxed.
  • the vacuum layer is 21.67 mm.
  • the xy plane is a plane parallel to the oxide layer and the electrode layer
  • the z-axis is an axis perpendicular to the oxide layer and the electrode layer. The same applies to the other drawings.
  • the number of CoO layers is four, as will be described later, the number of CoO layers is not limited to four in a nonvolatile memory cell.
  • a plurality of CoO layers constituting the oxide layer are referred to as a first layer, a second layer, a third layer, and a fourth layer in order from the electrode layer.
  • a high-potential electrode of a transition metal oxide layer (for example, the anode side when two electrodes are used as an anode and a cathode) has a positive charge when a voltage or current is applied. That is, the number of occupied electrons is decreasing. Therefore, the behavior on the high potential electrode side can be confirmed by confirming the change in the density of states when the number of occupied electrons is decreased from the entire CoO oxide layer and Ta or Pt electrode layer. Therefore, the simulation was performed by changing the number of electrons occupied in the unit cell of the transition metal oxide.
  • FIG. 3 is a diagram showing the atomic arrangement of the electrode layer.
  • the distance between the electrode layer and the oxide layer is the same distance between Co—O in the oxide layer, and the structure of the first layer of CoO (layer adjacent to the electrode layer) and the electrode layer is relaxed
  • the electronic state was calculated about the structure when these arrangement
  • FIG. 4 is a diagram showing a result of energy comparison by atomic arrangement of the electrode layer.
  • ⁇ e + -0> is a steady state in which the number of occupied electrons is not changed (that is, equal to a state in which no voltage is applied between the electrode layers), and ⁇ e-1> is per unit cell of the oxide layer. This is the state when the number of electrons occupied is reduced by 1 from the steady state, and ⁇ e-2> is the state when the number of electrons occupied per unit cell of the oxide layer is reduced by 2 from the steady state.
  • (a) shows the results when Ta is used as the electrode layer
  • (b) shows the results when Pt is used as the electrode layer.
  • the transition of the interatomic distance between the atoms in the electrode layer and the atoms in the oxide layer when the number of electrons occupied in the unit cell was changed was simulated. That is, by the first principle calculation based on the density functional, the atomic arrangement in which the electronic energy state of the element composed of the oxide layer and the electrode layer takes the most stable value was calculated, and the interatomic distance in the atomic arrangement was obtained. .
  • FIG. 5 is a diagram showing the transition of the interatomic distance accompanying the change in the number of occupied electrons when Ta is used as the electrode layer. As shown in FIG. 5, the decrease in the number of occupied electrons does not change the distance between Ta—O atoms at the interface between the electrode layer and the oxide layer, but it is adjacent to the Ta along the z-axis direction. It was confirmed that the distance between the oxygen (O) atom and the Co atom adjacent to the oxygen atom along the z-axis direction was increased.
  • the distance between the oxygen atoms in the first layer and the Co atoms in the second layer is 2.11 cm when the number of occupied electrons is not changed, whereas the distance per unit cell of the oxide layer is It was confirmed that when the number of electrons was reduced by 3, it moved to the high potential electrode side by 2.39 mm and 0.28 mm. Further, not only oxygen atoms in the first layer (that is, oxygen atoms adjacent to the high potential electrode) but also oxygen atoms in the vicinity of the high potential electrode, for example, oxygen atoms in the second layer move to the high potential electrode side. was confirmed.
  • FIG. 6 is a diagram showing the transition of the interatomic distance accompanying the change in the number of occupied electrons when Pt is used as the electrode layer.
  • Pt atoms are greatly separated from the oxide layer at the interface between the electrode layer and the oxide layer, and the first layer ((electrode layer and It was confirmed that Co atoms located in the adjacent layer) were also dragged by Pt atoms and moved away from the second layer of the oxide layer, provided that oxygen atoms located in the first layer of the oxide layer were used.
  • the distance between the oxygen atom in the first layer and the Co atom in the second layer is 1.93 mm when the number of occupied electrons is not changed, whereas When the number of occupied electrons per unit lattice of the oxide layer was reduced by 3, it was confirmed that only 1.95% and 0.02% moved.
  • Ta when the number of occupied electrons is reduced, when Ta is used as the electrode layer, Ta moves away from the oxide layer together with the oxygen atoms in the first layer, whereas Pt is used as the electrode layer.
  • Pt When used, it was confirmed that Pt and Co atoms in the first layer move away from the oxide layer.
  • Such movement is caused by the fact that Ta atoms are located above the oxygen atoms in the first layer of the oxide layer and have a relatively strong bond with the oxygen atoms, whereas Pt atoms are the first in the oxide layer. It is located above the vacancy (Hollow) of the layer and is due to the relatively weak bond with the oxygen atoms of the first layer of the oxide layer.
  • 7 and 8 are energy band diagrams of an element composed of a CoO oxide layer and an electrode layer when Ta is used as the electrode layer.
  • the horizontal axis indicates the positions of nine points when one period of the unit cell is divided into nine, and the vertical axis indicates energy. In the vertical axis, 0 is Fermi energy.
  • FIG. 7 is a band diagram in a steady state where the number of occupied electrons is not reduced
  • FIG. 8 is a band diagram when the number of occupied electrons is reduced by 2 from the steady state in the oxide unit cell.
  • the band indicated by the black circle is below the Fermi level in FIG. 7, but is larger than the Fermi level in FIG. This means that when the number of occupied electrons is reduced from the entire element, electrons are removed from the black circle band.
  • FIG. 9 is an electron density distribution spatially showing a portion where the electrons have been lost.
  • the part indicated by the symbol a shows the electron density distribution (0.03 n / ⁇ 3 ) of the part from which electrons have been lost.
  • FIG. 9 it was confirmed that Co electrons located in the first CoO layer adjacent to the electrode layer escaped.
  • FIGS. 10 and 11 are energy band diagrams in an element composed of a CoO oxide layer and an electrode layer when Pt is used as the electrode layer.
  • the vertical axis indicates energy, and the horizontal axis indicates K space.
  • FIG. 10 shows the steady state in which the number of occupied electrons is not reduced
  • FIG. 11 shows the state in which the number of occupied electrons is reduced by 2 from the steady state in the oxide unit cell. 10 and 11 also mean that electrons are removed from the band indicated by the black circle.
  • FIG. 12 is an electron density distribution that spatially shows a portion where the electrons are missing.
  • the part indicated by the symbol a is the electron density distribution (0.03n / ⁇ 3 ) of the part from which electrons have been lost.
  • FIG. 12 when Pt was used as the electrode layer, it was confirmed that electrons escaped not only from the first layer adjacent to the electrode layer but also from Co atoms located in the second layer.
  • FIG. 13 is a diagram showing the density of states (DOS) in the first layer and the second layer of the electrode layer and oxide layer (CoO) when the amount of decrease in the number of occupied electrons is 0 (that is, in the steady state). is there.
  • DOS density of states
  • the electrode layer and the first layer of CoO are metallic, whereas the second layer of CoO has a band gap near Fermi energy (Ef) and is insulating.
  • Ef Fermi energy
  • FIG. 14 shows changes in the state density of the second layer of CoO when Ta is used as the electrode layer.
  • A is when the decrease in the number of occupied electrons is 0,
  • (b) is when the decrease in the number of occupied electrons is 1,
  • (c) is when the decrease in the number of occupied electrons is 2,
  • (d) Is when the decrease in the number of occupied electrons is 3.
  • the band gap near the Fermi energy becomes smaller as the number of occupied electrons is reduced.
  • a smaller band gap means a more metallic change.
  • the CoO oxide layer changes from an insulator to a metal as the number of occupied electrons decreases. Therefore, in the nonvolatile memory cell in which the CoO oxide layer is sandwiched between the Ta electrode layers, the resistance value is reduced inside the oxide layer on the anode side when a voltage is applied between the electrodes. Understood.
  • FIG. 15 shows changes in the state density of the second layer of CoO when Pt is used as the electrode layer.
  • FIG. 16 shows a change in the state density of the third layer of CoO when Pt is used as the electrode layer.
  • (A) is when the decrease in the number of occupied electrons is 0,
  • (b) is when the decrease in the number of occupied electrons is 1
  • (c) is when the decrease in the number of occupied electrons is 2
  • FIGS. 16A and 16D the band gap was only reduced by 0.01 eV, and there was almost no change. This means that there is no change in the resistance value of the oxide layer made of CoO due to a decrease in the number of occupied electrons.
  • the electrode material W, Ti, Cu, Au, and Hf were selected, and a simulation similar to the above (1) was performed.
  • FIG. 17 shows the result of energy comparison by atomic arrangement of the electrode layer.
  • FIG. 17 shows a result in a steady state where the number of occupied electrons in the unit cell of the oxide layer is not reduced, and the energy value when it is most stable is zero.
  • W, Cu, and Hf it can be confirmed that the arrangement located on the oxygen atoms of the CoO oxide layer is most stable along the z-axis, similarly to Ta. It was.
  • Pt it was confirmed that the arrangement of Ti on the vacant defects (Hollow) of the CoO oxide layer was most stable along the z-axis. Further, it was confirmed that Au is most stable in the arrangement located on the Co atom of the CoO oxide layer along the z-axis.
  • FIGS. 18, 19, 20, 21, and 22 show the density of states when W, Ti, Cu, Au, and Hf are used as the electrode layers, respectively.
  • (a) is when the amount of decrease in the number of occupied electrons is 0,
  • (b) is when the amount of decrease in the number of occupied electrons is 1,
  • (c) is when the amount of decrease in the number of occupied electrons is 2.
  • (D) is when the decrease in the number of occupied electrons is 3.
  • the band gap is reduced by reducing the number of occupied electrons as in the case of Ta and changes from an insulator to a metal. It was confirmed.
  • the amount of decrease in the number of occupied electrons when the band gap is minimized differs depending on the material of the electrode layer. For example, when Hf is used as the electrode layer, the number of occupied electrons in the unit cell is decreased by 3 from the steady state when the number of occupied electrons in the unit cell is decreased by 1 or 2 from the steady state.
  • the band gap is smaller than sometimes.
  • the amount of decrease in the number of occupied electrons in the unit cell can be controlled by the voltage applied between the electrode layers in the nonvolatile memory cell in which the CoO oxide layer is sandwiched between the electrode layers. Therefore, by selecting an appropriate value as the voltage applied between the electrode layers, the change in the band gap can be maximized, that is, the change in the resistance value of the oxide layer can be maximized.
  • the distance between the oxygen atom in the first layer and the Co atom in the second layer is 2.20 ⁇ .
  • the length becomes 2.41cm. That is, oxygen atoms in the first layer move by 0.21 cm in the direction toward the high potential electrode.
  • FIGS. 22A and 22B it was confirmed that the band gap was reduced by 0.81 eV when the number of occupied electrons in the unit cell was reduced by 1 from the steady state.
  • Cu atoms are arranged on CoO oxygen atoms in the same manner as Ta. Therefore, as with Ta, as the number of occupied electrons decreases, the Cu atoms move away from the oxide layer together with the first oxygen atoms of the oxide layer, resulting in a change in the density of states inside the oxide layer.
  • the band gap was expected to be small, in reality there was almost no change in the band gap. This is presumably because the degree of influence of CoO on oxygen atoms and the degree of influence on the density of states inside the oxide layer differ depending on the type of atoms in the electrode layer, even if they are arranged on oxygen atoms.
  • the electrode layer of Au when the number of occupied electrons in the unit cell is reduced by 2 from the steady state, the distance between the oxygen atom in the first layer and the Co atom in the second layer is 2.13 ⁇ to 2 Longer to 15cm. That is, the oxygen atoms in the first layer move only by 0.01% in the direction toward the high potential electrode. Then, as shown in FIGS. 21A and 21C, it was confirmed that when the number of occupied electrons in the unit cell was reduced by 2 from the steady state, the band gap was reduced only by 0.08 eV. . When a Ti electrode layer was used, detailed evaluation of the band gap was difficult.
  • FIG. 28 is a table summarizing the results of the movement distance of the oxygen atoms in the first layer in the direction of the high potential electrode and the band gap reduction width, depending on the electrode material. As shown in FIG. 28, it was confirmed that when Ta, W, and Hf electrode layers were used, the moving distance of oxygen atoms was large, and the band gap was reduced.
  • the movement distance of oxygen atoms is preferably 0.15 mm or more, and the band gap change width is 0. It is preferable that it is .50 eV or more.
  • One foot is 1 ⁇ 10 ⁇ 10 m.
  • Ta, W, and Hf are materials that are practical in semiconductor processes and advantageous in mass productivity.
  • an alloy containing any of Ta, W, and Hf may be used as the electrode layer.
  • the simulation using CoO as the oxide layer has been described, but the material of the oxide layer is not limited to this.
  • NiO, CuO, FeO, MnO, CrO, VO, TiO, TaO, and HfO may be used.
  • a combination of a plurality of oxides selected from CoO, NiO, CuO, FeO, MnO, CrO, VO, TiO, TaO, and HfO may be used.
  • Nonvolatile Memory Cell According to the Present Invention> ⁇ 1.
  • CMD Computer Material Design
  • the present inventors performed first-principles calculations using CMD (Computational Material Design) in which the number of electrons is variable, and the density of states of electrons By using the calculation result, the mechanism of ReRAM could be clarified.
  • CMD Computer Material Design
  • the present inventors have completed the present invention.
  • a nonvolatile memory cell according to an embodiment of the present invention and a variable resistance nonvolatile memory device using the nonvolatile memory cell will be described in detail.
  • the nonvolatile memory cell 1 includes an electrode 10 (first electrode), an electrode 20 (second electrode), and an oxide layer 30, as shown in FIG.
  • the oxide layer 30 is in contact with both the electrode 10 and the electrode 20 and has a structure sandwiched between both electrodes (the electrode 10 and the electrode 20).
  • At least one of the electrode 10 and the electrode 20 is an electrode made of one kind (single metal) selected from the group consisting of Ta, W, and Hf.
  • the Ta, W, or Hf electrode can be used as a high potential electrode.
  • the Ta, W, or Hf electrode can be used as a high potential electrode.
  • an inexpensive material such as Cu may be used for the other electrode.
  • the voltage can be applied regardless of which of the electrodes 10 and 20 is used as the high potential electrode.
  • oxygen in the oxide layer 30 can be shifted, and the resistance value between the electrodes 10 and 20 can be greatly changed.
  • the electrode 10 and the electrode 20 may have a single layer structure or a multilayer structure including a barrier metal used in a fine semiconductor device. Further, the electrode 10 and the electrode 20 are preferably the same, but may not be the same.
  • the film thicknesses of the electrode 10 and the electrode 20 are not particularly limited, but in general, it is preferably 10 nm to 500 nm.
  • the electrode 10 may be formed on a substrate.
  • a silicon substrate, a polysilicon substrate, an SOI (Silicon-on-Insulator) substrate, a SiC (Silicon-carbide) substrate, a glass substrate, a plastic substrate, or the like can be used as this substrate.
  • SOI Silicon-on-Insulator
  • SiC Sicon-carbide
  • the substrate is not an essential component.
  • the oxide layer 30 includes any one of the group consisting of CoO, NiO, CuO, FeO, MnO, CrO, VO, TiO, TaO, and HfO, or a combination of a plurality of oxides selected from the group. It is an oxide used as a material. As described above, in this oxide, a transition from an insulator to a metal is induced by an applied voltage or current. That is, the oxide constituting the oxide layer 30 has a large energy gap.
  • the term “insulatory” is used interchangeably with an insulator or a dielectric, and means that electricity hardly flows.
  • the term “metal” used herein has the same meaning as the term “metallic”.
  • the number of oxide layers constituting the oxide layer 30 is not particularly limited. Furthermore, in the nonvolatile memory cell 1 according to the present embodiment, the thickness of the oxide layer 30 is not particularly limited. In general, the thickness is preferably 1 nm to 50 nm.
  • the method for manufacturing the nonvolatile memory cell 1 including the oxide layer 30 is not particularly limited, and can be manufactured using a conventionally known thin film process and microfabrication process.
  • the electrode 10 having a planarized surface is formed by metal sputtering using W, Ta, or the like, or a copper wiring process by a damascene method.
  • An oxide layer 30 is formed and laminated on the planarized electrode 10 by atomic layer deposition (ALD), MOCVD (Metal-Organic-Chemical Vapor-Deposition), or the like.
  • the electrode 20 is formed on the oxide layer 30 by metal sputtering using W, Ta, or the like, or a copper wiring process using copper plating by a damascene method.
  • the nonvolatile memory cell 1 including the oxide layer 30 can be manufactured.
  • W, Ta, or the like may be used as the barrier metal.
  • the change in the density of states in the vicinity of the Fermi energy is, for example, that a finite electronic state is generated in the vicinity of the Fermi energy. That is, a new electron energy level is generated in the vicinity of Fermi energy.
  • a new electron energy level is generated in the vicinity of Fermi energy.
  • the oxide layer 30 is non-volatile.
  • the nonvolatile memory cell 1 has high-speed response and exhibits a high resistance change rate. Having both such a high-speed response and a high resistance change rate can be suitably used for applications such as a variable resistance nonvolatile memory device described later. Furthermore, the non-volatile memory cell 1 can be manufactured using current semiconductor processes. Therefore, the compatibility with the semiconductor process is good, the manufacturing is easy, the manufacturing can be performed at low cost, and it can be used for various functional devices.
  • the nonvolatile memory cell 1 When the nonvolatile memory cell 1 is manufactured using a semiconductor process, the nonvolatile memory cell 1 shields the end surfaces of the electrode 10, the oxide layer 30, and the electrode 20 as shown in FIG. It is preferable to provide an insulating shielding film 40 for blocking.
  • the material of the shielding film 40 is preferably a nitride such as SiN.
  • hydrogen treatment is often performed. During the hydrogen treatment, hydrogen may reduce the oxide layer 30 and oxygen may escape from the oxide layer 30. In particular, hydrogen easily enters the interface between the electrode and the oxide layer 30, and if the oxygen in the oxide layer 30 is deprived by the reduction action of hydrogen at this interface, the phenomenon of resistance change due to atomic transition as described above occurs. Disappear. However, since the shielding film 40 is provided at least on the end face as shown in FIG. 24, hydrogen does not reach the oxide layer 30. Therefore, oxygen in the oxide layer 30 can be prevented from being released. As a result, deterioration of the characteristics of the nonvolatile memory cell 1 can be prevented.
  • the material for example, W
  • a film made of a material that hardly allows hydrogen to pass through and covering the upper surface of the electrode 20 may be formed. Thereby, intrusion of hydrogen from the upper surface of the electrode 20 can be prevented.
  • the current or voltage applied to change the resistance of the oxide layer 30 is not particularly limited, and the resistance value of the oxide layer 30 can be changed. Any current or voltage may be used. However, a low voltage and a low current are preferable for matching with the CMOS LSI process. Furthermore, the speed of writing and reading information is not particularly limited, but it is preferable that writing and reading can be performed in 1 ⁇ sec or less, and it is more preferable that writing and reading can be performed in 100 nanoseconds or less. In particular, the nonvolatile memory cell 1 can be substituted for a DRAM by adopting a configuration in which writing and reading can be performed in 100 nanoseconds or less.
  • the nonvolatile memory cell according to the present invention Since the nonvolatile memory cell according to the present invention has the above-described structure and is controlled only by the state of electrons, the nonvolatile memory cell is excellent in operation stability and reproducibility for repeated writing / erasing. Therefore, the nonvolatile memory cell according to the present invention can be applied to a resistance variable nonvolatile memory device. That is, the present invention includes a device using the nonvolatile memory cell according to the present invention, such as a variable resistance nonvolatile memory device, and various devices such as a system LSI including the variable resistance nonvolatile memory device. Is also included.
  • a variable resistance nonvolatile memory device will be described as a usage form of the nonvolatile memory cell according to the present invention.
  • variable resistance nonvolatile memory device is obtained by integrating the above-described nonvolatile memory cells according to the present invention.
  • a configuration in which a set of electrically connected nonvolatile memory cells and switching elements are arranged in an array on a substrate can be given.
  • the nonvolatile memory cell according to the present invention is electrically connected to a switching element using a MOS FET, and the resistance variable type is highly integrated.
  • the non-volatile memory device will be described more specifically.
  • the variable resistance nonvolatile memory device 3 includes a substrate on which a plurality of transistors 4 (switching elements) are provided, a plurality of electrodes 10 and 20 provided on the substrate, and a plurality of electrodes 10. And an oxide layer 30 disposed between the electrode 20 and the electrode 20. That is, the variable resistance nonvolatile memory device 3 has a structure in which a plurality of transistors 4 and a plurality of nonvolatile memory cells 1 are provided on a substrate.
  • the plurality of electrodes 10 or 20 is configured to be electrically connected to the plurality of transistors 4. That is, as shown in FIG. 25, each nonvolatile memory cell 1 is electrically connected to each transistor 4. Each of the plurality of transistors 4 is connected to a word line 41. On the other hand, the plurality of nonvolatile memory cells 1 are each connected to the bit line 42.
  • the resistance is changed by applying a current or a voltage between the electrode 10 and the electrode 20. Therefore, for example, by selecting B n of the plurality of bit lines 42 and W n of the plurality of word lines 41, writing (B n , W n ) into the nonvolatile memory cell 1 or Reading can be performed by changing a predetermined applied voltage.
  • the transistor 4 is not particularly limited, and any transistor can be used.
  • a MOS transistor can be suitably used.
  • the electrode 10 For the electrode 10, the electrode 20, and the oxide layer 30, ⁇ 2. Since this is the same as that described in the nonvolatile memory cell according to the present invention, the description thereof is omitted here.
  • variable resistance nonvolatile memory device 3 can be manufactured by forming the nonvolatile memory cell 1 on a switching element using a MOS FET.
  • a method of manufacturing the variable resistance nonvolatile memory device 3 according to the present embodiment will be described with reference to FIG.
  • an insulating layer 44 is formed on a substrate 2 in which a plurality of transistors 4 (switching elements) including MOS gates 51, MOS sources 52, and MOS drains 43 are provided in an array.
  • transistors 4 switching elements
  • a contact hole is formed on the MOS drain 53, the contact hole is filled with a buried metal 50, and is planarized by a CMP process.
  • the flattened electrode 10 is formed on the buried metal 50 by metal sputtering, a copper wiring process by a damascene method, or the like.
  • an oxide layer 30 is formed and laminated on the planarized electrode 10 by atomic layer deposition (ALD), MOCVD (Metal Organic Chemical Vapor Deposition), or the like.
  • the planarized electrode 20 is formed on the oxide layer 30 by metal sputtering, a copper wiring process using a damascene method, or the like.
  • An insulating layer 45 is formed on the insulating layer 44.
  • processing of a desired fine shape is performed.
  • the processing method is not particularly limited, and a conventionally known method used in a semiconductor process, a magnetic device manufacturing process such as a GMR, TMR magnetic head, or magnetic memory (MRAM) can be used.
  • a fine pattern is formed by a photolithography technique using a stepper or the like, and is etched by an etching method such as RIE (Reactive Ion Etching).
  • variable resistance nonvolatile memory device 3 can be manufactured.
  • the extraction electrode of the MOS source 52 is not shown, but the extraction electrode may be formed using a conventional technique.
  • the material of the embedded metal 50 is preferably the same as the material of the electrode 10. That is, when the electrode 10 is made of Ta, W, or Hf, the buried metal 50 is also made of the same material as the electrode 10. Thereby, the embedded metal 50 and the electrode 10 can be formed continuously.
  • the material of the electrode 10 is Ta, W, or Hf
  • the material of the electrode 20 is a metal used for wiring connected to the electrode 20 (for example, a material having excellent mass productivity such as Cu). It may be used.
  • the shielding film 40 When forming the shielding film 40 as shown in FIG. 24, after forming the electrode 10, the oxide layer 30 and the electrode 20 in a predetermined shape, a nitride layer such as SiN is formed. Thereafter, unnecessary nitride layers other than the end face of the electrode 10, the oxide layer 30, and the electrode 20 are removed, whereby the shielding film 40 can be formed as shown in FIG.
  • variable resistance nonvolatile memory device includes the nonvolatile memory cell according to the present invention as described in the above embodiment, information writing, reading, and erasing can be performed at high speed. Can do. Therefore, the variable resistance nonvolatile memory device according to the present invention can be suitably used as a nonvolatile memory mounted on a mobile device such as a digital still camera or a mobile phone.
  • a nonvolatile memory cell having high-speed response and a high resistance change rate can be realized. Therefore, the present invention not only can be used for various storage devices typified by nonvolatile memories and variable resistance nonvolatile memories used for information communication terminals, but also requires random access functions such as sensors and image displays. It can also be used for general electronic devices. Moreover, it can be used not only for it but for every use which switches by application of an electric current or a voltage. Furthermore, applicable industrial fields are applicable not only to the electronics / mechanical industry but also to a wide range of industries such as the medical industry, the chemical industry, and the bio industry.
  • Nonvolatile memory cell 3
  • Resistance variable type non-volatile memory device 4
  • Transistor 10 Electrode (1st electrode) 20 electrodes (second electrode) 30 oxide layer 40 shielding film 50 buried metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

　不揮発性メモリセル（１）は、電極（１０）と、電極（２０）と、電極（１０）と電極（２０）との間に配置された酸化物層（３０）とを備え、電極間に電圧あるいは電流を印加することで抵抗が変化する。そして、電極（１０）を陽極として電極間に電圧あるいは電流を印加したとき、電極（１０）と酸化物層（３０）との界面において、電極（１０）は、酸化物層（３０）における電極（１０）近傍の酸素原子とともに、酸化物層（３０）から離れる方向に移動し、電極（１０）および酸素原子の上記移動によって、酸化物層（３０）のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じる。これにより、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを実現することができる。

Description

不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
　本発明は、遷移金属酸化物を用いた不揮発性メモリセルおよび抵抗可変型不揮発性メモリ装置に関するものである。
　現在、主流に用いられているメモリとしては、ＤＲＡＭやフラッシュメモリが挙げられる。上記ＤＲＡＭは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。
　近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルスチールカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの１つとして、抵抗可変型不揮発性メモリ（Resistive Random Access Memory、以下「ＲｅＲＡＭ」ともいう）が注目されている。
　ＲｅＲＡＭは、電圧パルスの印加によってメモリセルの酸化物層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ＲｅＲＡＭは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているＲｅＲＡＭのほとんどは、薄膜の酸化物からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（以下、「ＰＣＭＯ」ともいう）、Ｃｒドープ、ＳｒＺｒＯ３、ＳｅＴｉＯ３（以下、「ＳＴＯ」ともいう）、ＮｉＯなどが用いられている（特許文献１および特許文献２を参照）。
米国特許第６２０４１３９号（２００１年３月２０日登録） 日本国公開特許公報「特表２００２－５３７６２７号公報（２００２年１１月５日公表）」 日本国公開特許公報「特開２００８－０７８５０９（２００８年４月３日公開）」 日本国公開特許公報「特開２００８－１６６５９１（２００８年７月１７日公開）」
　しかしながら、現在、ＲｅＲＡＭに用いられている酸化物には、様々な問題がある。具体的には、ＰＣＭＯ、Ｃｒをドープした（Ｂａ，Ｓｒ）ＴｉＯ３、ＣｒをドープしたＳｒＺｒＯ３、およびＳＴＯは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのＣＭＯＳプロセスとの整合性が悪く、量産には不向きであるという問題がある。
　また、ＮｉＯは、２元系酸化物であり、ＮａＣｌ型結晶構造を有する。このようなＮｉＯは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のＲｅＲＡＭにおいて実用化するには不向きであるという問題がある。
　そのため、現在、ＲｅＲＡＭの開発においては、ＲｅＲＡＭに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、加えて、ＲｅＲＡＭのＯＮ／ＯＦＦ時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。
　本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを提供することにある。
　本発明者らは、上記課題に鑑み、電子数を変化させてＣＭＤ（Computational Material Design）（計算機マテリアルデザイン入門（笠井秀明他編、大阪大学出版会、２００５年１０月２０日発行）を参照）を用いて第１原理計算を実行してＲｅＲＡＭのメカニズムを解明し、さらに鋭意検討した結果、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。ただし、本発明は、少なくとも下記の（１）または（９）を含んでいればよい。
　（１）第１電極と、第２電極と、該第１電極と第２電極との間に配置された酸化物層とを備え、上記第１電極と第２電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、上記第１電極を陽極として上記第１電極と第２電極との間に電圧を印加したとき、上記第１電極と上記酸化物層との界面において、上記酸化物層における第１電極に近傍の酸素原子が、上記第１電極側の方向に移動し、上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じることを特徴とする不揮発性メモリセル。
　（２）上記酸化物層における第１電極近傍の酸素原子の移動する距離は、０．１５Å以上であることを特徴とする上記（１）に記載の不揮発性メモリセル。
　（３）上記酸素原子の移動によって、上記酸化物層のエネルギーギャップの大きさが０．５ｅＶ以上変化することを特徴とする上記（１）または（２）に記載の不揮発性メモリセル。
　（４）上記酸素原子の移動によって、上記フェルミエネルギー近傍における状態密度の変化として、フェルミエネルギー近傍に新たな電子エネルギー準位が生じることを特徴とする上記（１）から（３）の何れかに記載の不揮発性メモリセル。
　（５）上記第１電極は、Ｔａ、Ｗ、Ｈｆからなる群より選択される金属、または、当該金属を含有する合金であることを特徴とする上記（１）から（４）の何れかに記載の不揮発性メモリセル。
　（６）上記酸化物層は、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯからなる群の中の何れか、あるいは、当該群より選択された複数の酸化物の組合せであることを特徴とする上記（１）から（５）の何れかに記載の不揮発性メモリセル。
　（７）上記第１電極および第２電極と上記酸化物層との少なくとも端面を遮蔽する遮蔽膜が形成されていることを特徴とする上記（１）から（６）の何れか１項に記載の不揮発性メモリセル。
　（８）上記（１）から（７）に記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
　（９）第１電極と、第２電極と、該第１電極と第２電極との間に配置された酸化物層とを備える不揮発性メモリセルの設計方法であって、上記第１電極および第２電極の少なくとも一方と上記酸化物層との界面を含む所定領域内の原子について、密度汎関数理論に基づく第１原理計算により、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算する工程と、上記状態密度およびバンド構造のうちの少なくとも一方を用いて、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
　本発明に係る不揮発性メモリセルは、第１電極と、第２電極と、該第１電極と第２電極との間に配置された酸化物層とを備え、上記第１電極と第２電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、上記第１電極を陽極として上記第１電極と第２電極との間に電圧を印加したとき、上記第１電極と上記酸化物層との界面において、上記酸化物層における第１電極に近傍の酸素原子が、上記第１電極に向かう方向に移動し、上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じるものである。これにより、電圧または電流のオン／オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。また、電圧印加を停止した後であっても、酸化物層内での電子の移動がないため、陽極側では占有電子数が減少した状態が維持されるため、酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
本発明に係る不揮発性メモリセルの構造を模式的に示す図である。 計算モデルとして用いたＣｏＯの構造を示す図である。 ＣｏＯ層との界面における電極層の原子配置を示す図である。 電極層の原子配置によるエネルギー比較を示す図であり、（ａ）は電極層としてＴａを用いたときの結果であり、（ｂ）は電極層としてＰｔを用いたときの結果である。 電極層としてＴａを用いた不揮発性メモリセルにおいて占有電子数を減少させたときの原子間距離の変化を示す図である。 電極層としてＰｔを用いた不揮発性メモリセルにおいて占有電子数を減少させたときの原子間距離の変化を示す図である。 電極層としてＴａを用いた不揮発性メモリセルにおいて占有電子数を減少させないときのエネルギーバンド図である。 電極層としてＴａを用いた不揮発性メモリセルにおいて占有電子数を減少させたときのエネルギーバンド図である。 電極層としてＴａを用いた不揮発性メモリセルにおいて占有電子数を減少させたときの電子密度分布を示す図である。 電極層としてＰｔを用いた不揮発性メモリセルにおいて占有電子数を減少させないときのエネルギーバンド図である。 電極層としてＰｔを用いた不揮発性メモリセルにおいて占有電子数を減少させたときのエネルギーバンド図である。 電極層としてＰｔを用いた不揮発性メモリセルにおいて占有電子数を減少させたときの電子密度分布を示す図である。 Ｔａ電極、ＣｏＯの第１層および第２層の状態密度を示す図である。 電極層としてＴａを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層としてＰｔを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層としてＰｔを用いた不揮発性メモリセルにおけるＣｏＯ第３層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層の材料による配置構造の違いを示す図である。 電極層としてＷを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層としてＴｉを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層としてＣｕを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 電極層としてＡｕを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のときである。 電極層としてＨｆを用いた不揮発性メモリセルにおけるＣｏＯ第２層の状態密度を示す図であり、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。 本発明の一実施形態に係る不揮発性メモリセルの断面図である。 本発明の別の実施形態に係る不揮発性メモリセルの断面図である。 本発明の一実施形態に係る抵抗可変型不揮発性メモリ装置において、不揮発性メモリセルの接続を部分的に示す回路図である。 本発明の一実施形態に係る抵抗可変型不揮発性メモリ装置の構造を示す断面図である。 本発明の別の実施形態に係る抵抗可変型不揮発性メモリ装置の構造を示す断面図である。 電極材料による酸素原子の移動距離およびバンドギャップの縮小幅の違いを示す図である。
　本発明の一実施形態について以下説明する。ここでは、まず、本発明者らが独自に見い出した知見について説明し、その後、本発明に係る不揮発性メモリセルについて説明することとする。
　＜１．本発明者らが新たに見出した知見＞
　以下、本発明に係る不揮発性メモリセルを完成させるに至るまでの背景として、本発明者らが独自に見出した知見について詳細に説明する。
　ＲｅＲＡＭでは、電圧のオン／オフにより抵抗が変化することを利用しているが、この抵抗変化の原理の詳細についてはこれまで解明されていない。
　ＲｅＲＡＭの単一セル構造は、絶縁体または半導体的な電気特性を示す遷移金属酸化物層を金属電極で挟んだ構造である。本発明者らは、このような構造における電圧印加時の遷移金属酸化物層と金属電極との界面の挙動に着目したシミュレーションを行うことにより、抵抗変化の生じ易い、最適な遷移金属酸化物層と電極層との組合せを見出すことに成功した。
　具体的には、密度汎関数理論に基づいた第１原理計算を用いて、遷移金属酸化物層と金属電極との界面を含む所定領域内の原子について、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算し、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出した。
　不揮発性メモリセルでは、電圧あるいは電流の印加により電子数が変化することとなる。しかしながら、従来の第１原理計算では、その精密さのために、原子数が多いと、計算の収束に至るまでの時間を多く費やすこととなる。そのため、従来、不揮発性メモリセル全体における電子数の変化を考慮した計算は実現できていなかった。
　しかしながら、本発明者らは、遷移金属酸化物層と金属電極との界面に着目し、当該界面を含む所定領域内の原子について、占有電子数によるバンドギャップの変化、あるいは、フェルミエネルギー近傍の状態密度の変化を初めて検証することで、電圧のオン／オフにより抵抗が変化する原因を突き止め、抵抗変化の生じ易い、最適な遷移金属酸化物層と電極層との組合せを見出すことに初めて成功した。以下、詳細について説明する。
　（１）遷移金属酸化物層（ＣｏＯ）－電極層（Ｔａ、Ｐｔ）の陽極における挙動シミュレーション
　図１で示されるように、電極層ではさまれたＣｏＯからなる酸化物層を備える不揮発性メモリセルの高電位電極における状態密度を、本発明者らが提唱したＣＭＤを用いて第１原理計算により計算した。電極層の材料として、まずは、ＴａとＰｔとを用いて計算を行った。なお、第１原理計算とは、「相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決められる」ことを示した密度汎関数理論を基にした計算手法である（P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964),W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、または、藤原毅夫著「固体電子構造」朝倉書店発行第３章を参照）。第１原理計算によれば、物質の電子構造を経験的なパラメータなしに定量的に議論できるようになり、実際、多くの実証により、実験に匹敵する有効性が示されている。本シミュレーションでは、第１原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。また、図１では、酸化物層の層数を３、各電極層の層数を１として示しているが、本発明において、酸化物層および電極層の層数はこれに限定されるものではない。
　このシミュレーションでは、図２に示すように、ＣｏＯの構造として、ＮａＣｌ型であり、４層からなるＣｏＯのうち、１層目が構造緩和した状態で計算している。また、真空層を２１．６７Åとしている。ここで、ｘｙ平面を酸化物層および電極層に平行な面とし、ｚ軸を酸化物層および電極層に垂直な軸としている。他の図においても同様である。
　なお、ＣｏＯの層数を４としているが、後述するように、不揮発性メモリセルにおいてＣｏＯの層数は４に限定されるものではない。また、本明細書において、酸化物層を構成するＣｏＯの複数の層を、電極層から近い順に、第１層、第２層、第３層、第４層とする。
　また、ＲｅＲＡＭにおいて、遷移金属酸化物層の高電位電極（例えば、二つの電極を陽極、陰極とした場合には陽極側）では、電圧あるいは電流を印加時においてよりプラス側の電荷を有しており、すなわち、占有電子数が減少している。そのため、ＣｏＯの酸化物層およびＴａまたはＰｔの電極層の全体から占有電子数を減少させたときの状態密度の変化を確認することにより、高電位電極側での挙動を確認することができる。そこで、遷移金属酸化物の単位格子内の電子占有数を変化させてシミュレートした。
　まずは、電極層の原子配置を変えて電子状態を計算し、安定な原子配置を確認することとした。図３は、電極層の原子配置を示す図である。ここで、電極層と酸化物層との距離を、酸化物層内のＣｏ－Ｏ間と同じ距離とし、ＣｏＯの一層目（電極層と隣接する層）および電極層が構造緩和しているものとする。また、電極層の原子が取り得る配置としては、ｚ軸に沿って、Ｃｏ原子の上、酸素（Ｏ）原子の上、空欠陥（Hollow）の上の３つがある。そこで、これらの配置を変えたときの構造について電子状態を計算し、エネルギー比較を行った。
　図４は、電極層の原子配置によるエネルギー比較結果を示す図である。図４において、＜e+-0＞は電子占有数を変化させない定常状態（つまり電極層間に電圧が印加されていない状態に等しい）であり、＜e-1＞は酸化物層の単位格子当りの電子占有数を定常状態から１だけ減らしたときの状態であり、＜e-2＞は酸化物層の単位格子当りの電子占有数を定常状態から２だけ減らしたときの状態である。また、図４において、（ａ）は電極層としてＴａを用いたときの結果であり、（ｂ）は電極層としてＰｔを用いたときの結果である。
　図４の（ａ）に示されるように、電極層としてＴａを用いた場合、占有電子数の変化に拘わらず、Ｔａ原子が酸素原子の上に配置する状態が最も安定していることが確認できた。一方、図４の（ｂ）に示されるように、電極層としてＰｔを用いた場合には、占有電子数の変化に拘わらず、Ｐｔ原子が空欠陥（Hollow）の上に配置する状態が最も安定していることが確認できた。
　次に、単位格子内の電子占有数を変えたときの電極層の原子と酸化物層の原子との原子間距離の遷移についてシミュレートした。すなわち、密度汎関数に基づく第１原理計算により、酸化物層および電極層からなる素子の電子エネルギー状態が最も安定的な数値をとる原子配置を計算し、当該原子配置における原子間距離を求めた。
　図５は、電極層としてＴａを用いたときの占有電子数の変化に伴う原子間距離の遷移を示す図である。図５に示されるように、占有電子数が減少することにより、電極層と酸化物層との界面において、Ｔａ－Ｏ原子間距離は変化しないが、ｚ軸方向に沿って当該Ｔａと隣接している酸素（Ｏ）原子と、当該酸素原子とｚ軸方向に沿って隣接しているＣｏ原子との間の距離が長くなることが確認できた。具体的には、第１層の酸素原子と第２層のＣｏ原子との間の距離が、占有電子数を変化させないときには２．１１Åであるのに対し、酸化物層の単位格子当りの占有電子数を３だけ減らしたときには２．３９Åと０．２８Åだけ高電位電極側に移動することが確認された。また、第１層の酸素原子（つまり、高電位電極に隣接する酸素原子）だけでなく、高電位電極の近傍の酸素原子、例えば、第２層の酸素原子も高電位電極側に移動することが確認された。
　一方、図６は、電極層としてＰｔを用いたときの占有電子数の変化に伴う原子間距離の遷移を示す図である。図６に示されるように、占有電子数が減少することにより、電極層と酸化物層との界面において、Ｐｔ原子が酸化物層から大きく離れ、酸化物層の第１層（（電極層と隣接する層）に位置するＣｏ原子もＰｔ原子に引きずられて、酸化物層の第２層から離れる方向に移動することが確認できた。ただし、酸化物層の第１層に位置する酸素原子の移動はほとんど見られなかった。具体的には、第１層の酸素原子と第２層のＣｏ原子との間の距離が、占有電子数を変化させないときには１．９３Åであるのに対し、酸化物層の単位格子当りの占有電子数を３だけ減らしたときには１．９５Åと０．０２Åだけしか移動しないことが確認された。
　以上のように、占有電子数を減少させたとき、電極層としてＴａを用いたときには、Ｔａが第１層の酸素原子とともに酸化物層から離れる方向に移動するのに対し、電極層としてＰｔを用いたときには、Ｐｔおよび第１層のＣｏ原子が酸化物層から離れる方向に移動することが確認できた。このような移動は、Ｔａ原子は、酸化物層の第１層の酸素原子の上に位置し、当該酸素原子との結合が比較的強いのに対し、Ｐｔ原子は、酸化物層の第１層の空欠陥（Hollow）の上に位置し、酸化物層の第１層の酸素原子との結合が比較的弱いことに起因している。
　次に、電子が抜けた箇所を空間的に確認することとした。図７および図８は、電極層としてＴａを用いたときの、ＣｏＯの酸化物層と電極層とからなる素子におけるエネルギーバンド図である。なお、図７および図８において、横軸は、単位格子の一周期を９分割したときの９点の位置を示しており、縦軸はエネルギーを示す。なお、縦軸において０はフェルミエネルギーである。図７は、占有電子数を減らしていない定常状態のときのバンド図であり、図８は、酸化物の単位格子において占有電子数を定常状態から２だけ減らしたときのバンド図である。黒丸で示したバンドは、図７ではフェルミ準位以下であるが、図８ではフェルミ準位より大きくなっている。このことは、素子全体から占有電子数を減少させたときに、この黒丸のバンドから電子が抜けたことを意味している。
　図９は、この電子が抜けた部分を空間的に示す電子密度分布である。図９において、符号ａで示す部分が電子が抜けた部分の電子密度分布（０．０３ｎ／Å３）を示している。図９に示されるように、電極層に隣接するＣｏＯの第１層に位置するＣｏの電子が抜けることが確認できた。
　同様に、図１０および図１１は、電極層としてＰｔを用いたときの、ＣｏＯの酸化物層と電極層とからなる素子におけるエネルギーバンド図である。なお、縦軸はエネルギー、横軸はＫ空間を示している。図１０は、占有電子数を減らしていない定常状態のときであり、図１１は、酸化物の単位格子において占有電子数を定常状態から２だけ減らしたときの図である。図１０および図１１においても、黒丸で示したバンドから電子が抜けることを意味する。そして、図１２は、この電子が抜けた部分を空間的に示す電子密度分布である。図１２において、符号ａで示す部分が電子が抜けた部分の電子密度分布（０．０３ｎ／Å３）である。図１２に示されるように、電極層としてＰｔを用いた場合には、電極層に隣接する第１層に限らず第２層に位置するＣｏ原子からも電子が抜けることが確認できた。
　なお、電極層の材料に拘わらず、ＣｏＯの酸化物層では、スピン分極が生じておらず、アップスピンおよびダウンスピンのどちらのエネルギーバンドも同じ結果であることが確認できている。
　続いて、上記のように占有電子数の減少による原子の移動の結果、電子状態がどのように変化するのかについてシミュレートした。
　図１３は、占有電子数の減少量が０のとき（つまり定常状態のとき）の、電極層、酸化物層（ＣｏＯ）の第１層および第２層における状態密度（ＤＯＳ）を示す図である。図示されるように、電極層およびＣｏＯの第１層は金属的であるのに対し、ＣｏＯの第２層では、フェルミエネルギー（Ｅｆ）付近にバンドギャップが存在し、絶縁体的である。このように、ＣｏＯの第２層が絶縁体的であるため、定常状態において、ＣｏＯの酸化物層を電極層で挟んだ不揮発性メモリセルにおいて電極間の抵抗は高くなる。
　次に、酸化物層の単位格子内の占有電子数を減少させ、図５に示すような原子変移が生じたときの状態密度を求めた。図１４は、電極層としてＴａを用いたときの、ＣｏＯの第２層の状態密度の変化である。なお、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。図示されるように、占有電子数を減らすに従って、フェルミエネルギー付近のバンドギャップが小さくなっていることがわかる。バンドギャップが小さくなるということは、より金属的に変化していることを意味している。すなわち、占有電子数の減少によって、ＣｏＯである酸化物層が絶縁体的から金属的に変化することが確認された。このことから、ＣｏＯの酸化物層をＴａの電極層で挟んだ不揮発性メモリセルにおいて、電極間に電圧を印加させたときの陽極側では、酸化物層の内部において抵抗値が小さくなることが理解される。
　図５で示されるように、占有電子数を３だけ減少させたとき、第１層の酸素原子は、高電位電極側に０．２８Åだけ移動している。そして、占有電子数を３だけ減らすことにより、図１４の（ａ）（ｄ）で示されるように、バンドギャップが０．７２ｅＶだけ小さくなることが確認された。
　一方、図１５は、電極層としてＰｔを用いたときの、ＣｏＯの第２層の状態密度の変化である。さらに、図１６は、電極層としてＰｔを用いたときの、ＣｏＯの第３層の状態密度の変化である。なお、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。図示されるように、占有電子数を減らしたとしても、ＣｏＯの内部の状態密度にほとんど変化がないことが確認された。すなわち、占有電子数を３だけ減らすしたとしても、図１６の（ａ）（ｄ）で示されるように、バンドギャップは０．０１ｅＶだけ小さくなっただけであり、ほとんど変化がなかった。このことは、占有電子数の減少によって、ＣｏＯである酸化物層の抵抗値に変化がないことを意味している。
　以上のシミュレーションの結果から、以下の知見を得ることができた。
つまり、ＣｏＯの酸化物層とＴａの電極層とからなる素子において、酸化物層の単位格子内の占有電子数を定常状態から減少させると、Ｔａの電極層ではＴａ原子が、当該電極層の近傍の酸素原子（つまり、酸化物層の第１層や第２層の酸素原子）とともに酸化物層から離れるように原子変移が生じる。つまり、酸化物層における高電位電極の近傍の酸素原子が、高電位電極側の方向に移動する。その結果、ＣｏＯの酸化物層の内部において、状態密度が変化し、フェルミエネルギー付近のバンドギャップが小さくなり、抵抗値が変化する。
　よって、ＣｏＯの酸化物層をＴａの電極層で挟んだ不揮発性メモリセルでは、電極層間に電圧を印加したとき、陽極側の酸化物層の内部の抵抗値が小さくなる。その結果、電圧のオン／オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。
　また、電圧印加を停止した後であっても、酸化物層内での電子の移動がないため、陽極側では占有電子数が減少した状態が維持される。すなわち、陽極側では電圧印加が停止された後も、占有電子数の減少による原子変移が維持される。その結果、陽極側の酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
　一方、Ｐｔの電極層ではＰｔ原子のみが酸化物層から離れるように原子変移が生じる。この場合、酸化物層の酸素原子がほとんど変移しない。その結果、ＣｏＯの酸化物層の内部における状態密度の変化がほとんどなく、抵抗値の変化も小さい。その結果、電圧のオン／オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができない。
　（２）他の電極材料に関する検証
　上記のように、ＣｏＯの酸化物層を電極層で挟んだ構造の場合、電極層としてＴａを用いたときには、電圧印加のオン／オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現することができ、電極層としてＰｔを用いたときには、このような不揮発性メモリセルを実現できないことが確認された。このように、ＣｏＯの酸化物層に適した電極材料が存在する。そこで、ＣｏＯの酸化物層に適した電極材料を選定するためのシミュレーションを行った。
　電極材料として、Ｗ，Ｔｉ、Ｃｕ、Ａｕ、Ｈｆを選択し、上記（１）と同様のシミュレーションを行った。
　図１７は、電極層の原子配置によるエネルギー比較の結果である。なお、図１７は、酸化物層の単位格子内の占有電子数を減少させない定常状態のときの結果であり、最も安定しているときのエネルギー値を０としている。図１７に示されるように、Ｗ，Ｃｕ、Ｈｆでは、Ｔａと同様に、ｚ軸に沿って、ＣｏＯの酸化物層の酸素原子の上に位置する配置が最も安定していることが確認できた。一方、Ｔｉは、Ｐｔと同様に、ｚ軸に沿って、ＣｏＯの酸化物層の空欠陥（Hollow）の上に位置する配置が最も安定していることが確認できた。さらに、Ａｕは、ｚ軸に沿って、ＣｏＯの酸化物層のＣｏ原子の上に位置する配置が最も安定していることが確認できた。
　次に、電極層の原子を図１７で示されるような最も安定した配置とし、酸化物層（ＣｏＯ）の単位格子内の占有電子数を減少させたときの、酸化物層の第２層の状態密度を計算した。図１８、図１９、図２０、図２１、図２２は、それぞれ、電極層としてＷ、Ｔｉ、Ｃｕ、Ａｕ、Ｈｆを用いたときの状態密度を示している。また、各図において、（ａ）は占有電子数の減少量が０のとき、（ｂ）は占有電子数の減少量が１のとき、（ｃ）は占有電子数の減少量が２のとき、（ｄ）は占有電子数の減少量が３のときである。
　図１８および図２２に示されるように、電極層としてＷ、Ｈｆを用いたときには、Ｔａと同様に、占有電子数を減少させることでバンドギャップが小さくなり、絶縁体的から金属的に変化することが確認された。
　Ｗ、Ｈｆ原子ともにＣｏＯの酸素原子の上に配置するため、Ｔａと同様に、占有電子数が減少することにより、Ｗ、Ｈｆ原子が酸化物層の第１の酸素原子とともに、酸化物層から離れる方向に変移する。つまり、酸化物層における高電位電極近傍の酸素原子が高電位電極側の方向に移動する。その結果、酸化物層の内部において状態密度が変化し、バンドギャップが小さくなるものと推定される。
　このことから、ＣｏＯの酸化物層をＷまたはＨｆの電極層で挟んだ不揮発性メモリセルでは、電極層間に電圧を印加したとき、陽極側の酸化物層の内部の抵抗値が小さくなる。その結果、電圧のオン／オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。また、陽極側では電圧印加が停止された後も、占有電子数の減少による原子変移が維持されるため、陽極側の酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
　なお、バンドギャップが最小となるときの占有電子数の減少量は、電極層の材料によって異なる。例えば、電極層としてＨｆを用いた場合、単位格子内の占有電子数を定常状態から１または２だけ減少させたときの方が、単位格子内の占有電子数を定常状態から３だけ減少させたときよりも、バンドギャップが小さい。単位格子内の占有電子数の減少量は、ＣｏＯの酸化物層を電極層で挟んだ不揮発性メモリセルでは電極層間に印加する電圧により制御可能である。よって、電極層間に印加する電圧として適切な値を選択することにより、バンドギャップの変化を最大にする、つまり、酸化物層の抵抗値の変化を最大にすることができる。
　例えば、Ｗの電極層を用いる場合、単位格子内の占有電子数を定常状態から２だけ減らしたときに、第１層の酸素原子と第２層のＣｏ原子との距離は、２．１４Åから２．４２Åに長くなる。つまり、第１層の酸素原子は、高電位電極側の方向に０．２８Åだけ移動する。そして、図１８の（ａ）（ｃ）に示されるように、単位格子内の占有電子数を定常状態から２だけ減らしたときに、バンドギャップが０．７８ｅＶ小さくなることが確認できた。
　また、Ｈｆの電極層を用いる場合、単位格子内の占有電子数を定常状態から１だけ減らしたときに、第１層の酸素原子と第２層のＣｏ原子との距離は、２．２０Åから２．４１Åに長くなる。つまり、第１層の酸素原子は、高電位電極側の方向に０．２１Åだけ移動する。そして、図２２の（ａ）（ｂ）に示されるように、単位格子内の占有電子数を定常状態から１だけ減らしたときに、バンドギャップが０．８１ｅＶ小さくなることが確認できた。
　図２０に示されるように、電極層としてＣｕを用いたときには、占有電子数を減少させてもバンドギャップの変化がほとんどないことが確認された。
　図１７で示されるように、Ｃｕ原子は、Ｔａと同様に、ＣｏＯの酸素原子の上に配置する。そのため、Ｔａと同様に、占有電子数が減少することによりＣｕ原子が酸化物層の第１の酸素原子とともに酸化物層から離れる方向に変移する結果、酸化物層の内部において状態密度が変化し、バンドギャップが小さくなることが予想されたが、実際には、バンドギャップの変化がほとんどない。これは、酸素原子の上に配置したとしても、電極層の原子の種類によって、ＣｏＯの酸素原子に対する影響度、ならびに、酸化物層の内部の状態密度への影響度が異なるためと思われる。
　なお、Ｃｕの電極層を用いた場合、単位格子内の占有電子数を定常状態から３だけ減らしたときに、第１層の酸素原子と第２層のＣｏ原子との距離は、２．１４Åから２．２２Åに長くなる。つまり、第１層の酸素原子は、高電位電極側の方向に０．０８Åだけしか移動しない。そして、図２０の（ａ）（ｄ）に示されるように、単位格子内の占有電子数を定常状態から３だけ減らしたときに、バンドギャップが０．３４ｅＶだけしか縮小しないことが確認された。
　図１９および図２１に示されるように、電極層としてＴｉ、Ａｕを用いたときには、Ｐｔと同様に、占有電子数を減少させてもバンドギャップの変化がないことが確認された。
　これは、Ｔｉ、Ａｕ原子は、Ｐｔと同様に、ＣｏＯの酸化物層の空欠陥（Hollow）の上に配置するため、酸化物層の酸素原子がほとんど変移しないためと推定される。
　Ａｕの電極層を用いた場合、単位格子内の占有電子数を定常状態から２だけ減らしたときに、第１層の酸素原子と第２層のＣｏ原子との距離は、２．１３Åから２．１５Åに長くなる。つまり、第１層の酸素原子は、高電位電極側の方向に０．０１Åだけしか移動しない。そして、図２１の（ａ）（ｃ）に示されるように、単位格子内の占有電子数を定常状態から２だけ減らしたときに、バンドギャップが０．０８ｅＶだけしか縮小しないことが確認された。なお、Ｔｉの電極層を用いた場合、バンドギャップの詳細な評価が困難であった。
　図２８は、電極材料による、第１層の酸素原子の高電位電極側の方向への移動距離と、バンドギャップの縮小幅との結果をまとめた図である。図２８に示されるように、Ｔａ、Ｗ、Ｈｆの電極層を用いた場合、酸素原子の移動距離が大きく、バンドギャップの減少幅が大きいことが確認された。電圧のオン／オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現するためには、酸素原子の移動距離が０．１５Å以上であることが好ましく、バンドギャップの変化幅が０．５０ｅＶ以上であることが好ましい。なお、１Åは１×１０－１０ｍである。
　以上のような知見から、ＣｏＯの酸化物層を、Ｔａ、Ｗ、Ｈｆの何れかの電極層で挟んだ構造にすることで、電圧のオン／オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現できることが確認できた。
　なお、Ｔａ，Ｗ，Ｈｆは、半導体プロセスにおいて実用的であり量産性に有利な材料である。
　また、Ｔａ，Ｗ，Ｈｆの何れかを含有する合金を電極層として用いてもよい。
　さらに、上記の説明では、酸化物層としてＣｏＯを用いたシミュレーションについてのべたが、酸化物層の材料はこれに限定されるものではない。例えば、ＮｉＯ、ＣｕＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ，ＴａＯ、ＨｆＯであってもよい。あるいは、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ，ＴａＯ、およびＨｆＯから選択された複数の酸化物の組合せであってもよい。
　＜２．本発明にかかる不揮発性メモリセル＞
　＜１．本発明者らが新たに見出した知見＞で記載したように、本発明者らは、電子数を可変とするＣＭＤ（Computational Material Design）を用いた第１原理計算を実行し、電子の状態密度の計算結果を用いることにより、ＲｅＲＡＭのメカニズムを解明することができた。これにより、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出した。本発明者らは、上記知見に基づき鋭意検討した結果、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明する。
　本実施形態にかかる不揮発性メモリセル１は、図２３に示すように、電極１０（第１電極）、電極２０（第２電極）、および酸化物層３０を備えている。上記酸化物層３０は、上記電極１０と電極２０との両方に接しており、両電極（電極１０および電極２０）に挟まれた構造をしている。
　上記電極１０および電極２０の少なくとも一方は、上述したように、Ｔａ、Ｗ、およびＨｆからなる群より選ばれた１種（単体金属）からなる電極である。
　電極１０および電極２０の一方のみをＴａ、Ｗ、およびＨｆからなる群より選ばれた１種（単体金属）で構成する場合、Ｔａ、Ｗ、またはＨｆの電極を高電位電極として使用することで、当該電極と酸化物層３０との界面において、電圧または電流の印加により、酸化物層３０の酸素を変移させ、電極１０・２０間の抵抗値を大きく変化させることができる。また、この場合、他方の電極については、Ｃｕなどの安価な材料を用いてもよい。また、電極１０および電極２０の両方をＴａ、Ｗ、およびＨｆからなる群より選ばれた１種とする場合には、両方の電極１０・２０のどちらを高電位電極として使用する場合でも、電圧または電流の印加により、酸化物層３０の酸素を変移させ、電極１０・２０間の抵抗値を大きく変化させることができる。
　また、上記電極１０および電極２０は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。さらに、上記電極１０と電極２０とは、同一であることが好ましいが、同一でなくてもよい。
　また、上記電極１０および電極２０の膜厚は、特に限定されるものではないが、一般的には、１０ｎｍ～５００ｎｍとすることが好ましい。
　図２３には図示していないが、電極１０は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、ＳＯＩ（Silicon on Insulator）基板、ＳｉＣ（Silicon carbide）基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のＬＳＩ技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。
　酸化物層３０は、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ，ＴａＯ、およびＨｆＯからなる群の中の何れか、あるいは、当該群から選択された複数の酸化物の組合せを材料とする酸化物である。この酸化物は、上述したように、印加される電圧または電流によって、絶縁体的から金属的への転移が誘起されるものである。つまり、酸化物層３０を構成する酸化物は、大きなエネルギーギャップを有するものである。なお、本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう金属とは、上記「金属的」なる用語と同義で用いられるものである。
　また、酸化物層３０を構成する酸化物の層数は特に限定されるものではない。さらに、本実施形態にかかる不揮発性メモリセル１では、上記酸化物層３０の層厚は、特に限定されるものではない。一般的には、１ｎｍ～５０ｎｍとすることが好ましい。
　酸化物層３０を備える不揮発性メモリセル１を製造する方法は、特に限定されるものではなく、従来公知の薄膜プロセスおよび微細加工プロセスを用いて製造することができる。例えば、まず、ＷやＴａなどを用いた金属スパッタ、またはダマシン法による銅配線プロセス等により、表面が平坦化された電極１０を形成する。平坦化された電極１０上に、酸化物層３０を、アトミックレイヤーデポジション（ＡＬＤ）やＭＯＣＶＤ（Metal Organic ChemicalVapor Deposition）等により形成し、積層させる。そして、酸化物層３０上に、ＷやＴａなどを用いた金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。上記工程を経ることにより、酸化物層３０を備える不揮発性メモリセル１を製造することができる。なお、銅配線プロセスを用いる場合は、バリアメタルとしてＷやＴａなどを用いればよい。
　上記構成によれば、電極１０および電極２０の間に電圧を印加したときに、陽極となる電極１０または電極２０と酸化物層３０との界面において、電極を構成する原子が、酸化物層３０の酸素原子とともに、酸化物層３０から離れる方向に変移する。その結果、バンドギャップが小さくなり、酸化物層３０が絶縁体的から金属的に変化する。あるいは、フェルミーエネルギー近傍の状態密度が変化し、酸化物層３０が絶縁体的から金属的に変化する。すなわち、電圧を印加したときに、酸化物層３０は、大きな抵抗変化率を示す。
　ここで、フェルミエネルギー近傍の状態密度の変化とは、例えば、フェルミエネルギー近傍に有限の電子状態が生じることである。すなわち、フェルミエネルギー近傍に新たな電子エネルギー準位が生成されることである。ここで、常温下で使用される不揮発性メモリセルにおいて電圧印加により抵抗値が変化するためには、フェルミエネルギーから、常温かつ電圧印加の状態における電子の外部環境から吸収可能なエネルギーの範囲内に新たな電子エネルギー準位が生成される。
　また、電圧あるいは電流の印加を停止しても、高電位電極側での原子変移が維持されるため、抵抗値も維持される。そのため、酸化物層３０は、不揮発性を示す。
　このように、不揮発性メモリセル１は、高速応答性を有し、かつ、高抵抗変化率を示す。このような高速応答性と高抵抗変化率との両方を有することは、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル１は、現在の半導体プロセスを用いて製造できる。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。
　なお、不揮発性メモリセル１を半導体プロセスを用いて製造する場合には、不揮発性メモリセル１は、図２４のように、電極１０、酸化物層３０および電極２０の端面を遮蔽し、水素を遮断するための絶縁性の遮蔽膜４０を設けることが好ましい。遮蔽膜４０の材料として、ＳｉＮなどの窒化物が好ましい。
　半導体プロセスでは、水素処理を行われることが多い。水素処理の際に水素が酸化物層３０を還元して、酸化物層３０から酸素が抜けてしまう虞がある。特に電極と酸化物層３０との界面は水素が入りやすく、この界面において水素の還元作用により酸化物層３０の酸素が奪われてしまうと、上述したような原子変移による抵抗変化の現象が生じなくなる。しかしながら、図２４のように少なくとも端面において遮蔽膜４０が設けられているため、水素が酸化物層３０まで到達されない。そのため、酸化物層３０の酸素が抜けることを防止することができる。その結果、不揮発性メモリセル１の特性劣化を防止することができる。なお、電極２０の材料としては、水素を通しにくい材料（例えばＷ）が好ましい。もしくは、水素を通し難い材料からなり、電極２０の上面を覆う膜を形成してもよい。これにより、電極２０の上面からの水素の侵入を防止することができる。
　また、不揮発性メモリセル１において、酸化物層３０の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、酸化物層３０の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、ＣＭＯＳ　ＬＳＩプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、１μ秒間以下で書き込み、読み出し可能であることが好ましく、１００ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、１００ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル１をＤＲＡＭに代用することが可能となる。
　＜３．本発明にかかる抵抗可変型不揮発性メモリ装置＞
　本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムＬＳＩのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
　本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをＭＯＳ　ＦＥＴを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置についてより具体的に説明する。
　本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、複数のトランジスタ４（スイッチング素子）が設けられた基板と、該基板上に設けられた複数の電極１０および電極２０と、複数の電極１０と電極２０との間に配置された酸化物層３０とを備えている。つまり、抵抗可変型不揮発性メモリ装置３は、基板上に、複数のトランジスタ４と、複数の不揮発性メモリセル１とが設けられた構造を有する。
　上記複数の電極１０または電極２０は、複数のトランジスタ４と電気的に接続されて構成されている。つまり、図２５に示すように、各不揮発性メモリセル１は、各トランジスタ４と電気的に接続されている。また、複数のトランジスタ４は、それぞれワード線４１と接続されている。一方、複数の不揮発性メモリセル１は、それぞれビット線４２に接続されている。
　上記構成によれば、電極１０と電極２０との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線４２のうちのＢｎと、複数のワード線４１のうちのＷｎとを選択することによって、（Ｂｎ，Ｗｎ）の不揮発性メモリセル１への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。
　上記トランジスタ４は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、ＭＯＳトランジスタを好適に用いることができる。
　なお、電極１０、電極２０、並びに酸化物層３０については、＜２．本発明にかかる不揮発性メモリセル＞で説明したものと同一であるので、ここでは説明を省略する。
　本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、ＭＯＳ　ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を形成することにより製造することができる。ここで、本実施形態に係る抵抗可変型不揮発性メモリ装置３の製造方法の一例について、図２６を参照しながら説明する。
　図２６に示されるように、ＭＯＳゲート５１、ＭＯＳソース５２およびＭＯＳドレイン４３を備えるトランジスタ４（スイッチング素子）が、複数、アレイ状に設けられた基板２上に、絶縁層４４を形成する。絶縁層４４には、ＭＯＳドレイン５３の上にコンタクトホールが形成され、当該コンタクトホールに埋め込み金属５０が充填され、ＣＭＰプロセスにより平坦化される。その後、金属スパッタ、またはダマシン法による銅配線プロセス等により平坦化された電極１０を埋め込み金属５０上に形成させる。そして、平坦化された電極１０上に、酸化物層３０を、アトミックレイヤーデポジション（Atomic Layer Deposition；ＡＬＤ）やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等により形成し、積層させる。そして、酸化物層３０上に、金属スパッタ、またはダマシン法による銅配線プロセス等により平坦化された電極２０を形成させる。なお、絶縁層４４の上には絶縁層４５が形成される。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ－ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。この際、電極２０の接続する配線（図示しない）が形成される。上記工程を経ることにより、抵抗可変型不揮発性メモリ装置３を製造することができる。なお、図２６では、ＭＯＳソース５２の引き出し電極は図示していないが、従来の技術を用いて当該引き出し電極を形成すればよい。
　なお、埋め込み金属５０の材料を電極１０の材料と同じものにすることが好ましい。つまり、電極１０の材料をＴａ，Ｗ，Ｈｆの何れかにする場合、埋め込み金属５０も電極１０と同じ材料にする。これにより、埋め込み金属５０と電極１０とを連続して形成することができる。
　また、電極１０の材料をＴａ，Ｗ，Ｈｆの何れかにする場合、電極２０の材料を、電極２０と接続する配線に使用される金属（例えば、Ｃｕなどの量産性に優れたもの）を用いてもよい。
　なお、図２４に示すような遮蔽膜４０を形成する場合には、電極１０、酸化物層３０および電極２０を所定形状に形成した後、ＳｉＮなどの窒化物層を形成する。その後、電極１０、酸化物層３０および電極２０の端面以外の不要な窒化物層を取り除くことで、図２７に示されるように、遮蔽膜４０を形成することができる。
　本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。また、したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。
　なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。
　以上のように、本発明では、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。
　　１　　　不揮発性メモリセル
　　３　　　抵抗可変型不揮発性メモリ装置
　　４　　　トランジスタ
　１０　　　電極（第１電極）
　２０　　　電極（第２電極）
　３０　　　酸化物層
　４０　　　遮蔽膜
　５０　　　埋め込み金属
 
 

Claims (9)

  1. 　第１電極と、第２電極と、該第１電極と第２電極との間に配置された酸化物層とを備え、上記第１電極と第２電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、
    　上記第１電極を高電位電極として上記第１電極と第２電極との間に電圧あるいは電流を印加したとき、上記第１電極と上記酸化物層との界面において、上記酸化物層における第１電極に近傍の酸素原子が、上記第１電極側の方向に移動し、
    　上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じることを特徴とする不揮発性メモリセル。
  2. 　上記酸化物層における第１電極近傍の酸素原子の移動する距離は、０．１５Å以上であることを特徴とする請求項１に記載の不揮発性メモリセル。
  3. 　上記酸素原子の移動によって、上記酸化物層のエネルギーギャップの大きさが０．５ｅＶ以上変化することを特徴とする請求項１または２に記載の不揮発性メモリセル。
  4. 　上記酸素原子の移動によって、上記フェルミエネルギー近傍における状態密度の変化として、フェルミエネルギー近傍に新たな電子エネルギー準位が生じることを特徴とする請求項１から３の何れか１項に記載の不揮発性メモリセル。
  5. 　上記第１電極は、Ｔａ、Ｗ、Ｈｆからなる群より選択される金属、または、当該金属を含有する合金であることを特徴とする請求項１から４の何れか１項に記載の不揮発性メモリセル。
  6. 　上記酸化物層は、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯからなる群の中の何れか、あるいは、当該群より選択された複数の酸化物の組合せであることを特徴とする請求項１から５の何れか１項に記載の不揮発性メモリセル。
  7. 　上記第１電極および第２電極と上記酸化物層との少なくとも端面を遮蔽する遮蔽膜が形成されていることを特徴とする請求項１から６の何れか１項に記載の不揮発性メモリセル。
  8. 　請求項１から７の何れか１項に記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
  9. 　第１電極と、第２電極と、該第１電極と第２電極との間に配置された酸化物層とを備える不揮発性メモリセルの設計方法であって、
    　上記第１電極および第２電極の少なくとも一方と上記酸化物層との界面を含む所定領域内の原子について、密度汎関数理論に基づく第１原理計算により、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算する工程と、
    　上記状態密度およびバンド構造のうちの少なくとも一方を用いて、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
PCT/JP2010/000396 2009-01-26 2010-01-25 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 WO2010084774A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009014530A JP2012084557A (ja) 2009-01-26 2009-01-26 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
JP2009-014530 2009-01-26

Publications (1)

Publication Number Publication Date
WO2010084774A1 true WO2010084774A1 (ja) 2010-07-29

Family

ID=42355829

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000396 WO2010084774A1 (ja) 2009-01-26 2010-01-25 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法

Country Status (2)

Country Link
JP (1) JP2012084557A (ja)
WO (1) WO2010084774A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149759A (ja) * 2012-01-18 2013-08-01 Osaka Univ 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。
US9054305B2 (en) 2013-03-18 2015-06-09 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279042A (ja) * 2005-03-28 2006-10-12 Samsung Electronics Co Ltd 抵抗メモリセル、その形成方法及びこれを利用した抵抗メモリ配列
JP2007288008A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP2008078509A (ja) * 2006-09-22 2008-04-03 Osaka Univ 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279042A (ja) * 2005-03-28 2006-10-12 Samsung Electronics Co Ltd 抵抗メモリセル、その形成方法及びこれを利用した抵抗メモリ配列
JP2007288008A (ja) * 2006-04-19 2007-11-01 Matsushita Electric Ind Co Ltd 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP2008078509A (ja) * 2006-09-22 2008-04-03 Osaka Univ 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置
JP2008306157A (ja) * 2007-05-10 2008-12-18 Sharp Corp 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KOJI KISHI ET AL.: "Mitsudohankansu Riron ni Motozuku ReRAM Zairyo no Hyoka", DAI 69 KAI EXTENDED ABSTRACTS; THE JAPAN SOCIETY OF APPLIED PHYSICS, vol. 2, 2 September 2008 (2008-09-02), pages 532 *
SEONG-GEON PARK ET AL.: "First-principles study of resistance switching in rutile Ti02 with oxygen vacancy", 9TH ANNUAL NON-VOLATILE MEMORY TECHNOLOGY SYMPOSIUM, 11 November 2008 (2008-11-11), pages 1 - 5, XP031382178 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149759A (ja) * 2012-01-18 2013-08-01 Osaka Univ 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。
US9054305B2 (en) 2013-03-18 2015-06-09 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2012084557A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
US10424727B2 (en) Spin transfer torque cell for magnetic random access memory
KR100855855B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP4763858B2 (ja) 半導体メモリの製造方法
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
JP2017112358A (ja) 下部固定ｓｏｔ−ｍｒａｍビット構造及び製造の方法
JP5119436B2 (ja) 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
JP2007103945A (ja) 磁気抵抗効果を利用した相変化メモリ素子とその動作及び製造方法
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
US20100109085A1 (en) Memory device design
JP2006210882A (ja) 抵抗体を利用した不揮発性メモリ素子及びその製造方法
JP5223084B2 (ja) 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置
US9153780B2 (en) Semiconductor device and method of fabricating the same
KR20170012791A (ko) 전자 장치의 제조 방법
WO2010084774A1 (ja) 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法
US20120091428A1 (en) Manufacturing method of memory apparatus, memory device and memory apparatus
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
TWI807838B (zh) 記憶體元件
US20150069548A1 (en) Magnetoresistive element
JP2023043636A (ja) 記憶装置
CN116209339A (zh) 半导体器件及其制造方法
TWI357635B (en) Resistor random access memory cell with reduced ac

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10733381

Country of ref document: EP

Kind code of ref document: A1

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10733381

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP