JP2012084557A - 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 - Google Patents
不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 Download PDFInfo
- Publication number
- JP2012084557A JP2012084557A JP2009014530A JP2009014530A JP2012084557A JP 2012084557 A JP2012084557 A JP 2012084557A JP 2009014530 A JP2009014530 A JP 2009014530A JP 2009014530 A JP2009014530 A JP 2009014530A JP 2012084557 A JP2012084557 A JP 2012084557A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide layer
- nonvolatile memory
- memory cell
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims description 30
- 238000013461 design Methods 0.000 title claims description 6
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 26
- 230000008859 change Effects 0.000 claims description 38
- 125000004429 atom Chemical group 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 238000004364 calculation method Methods 0.000 claims description 19
- 229910052715 tantalum Inorganic materials 0.000 claims description 16
- 229910052735 hafnium Inorganic materials 0.000 claims description 14
- 238000003775 Density Functional Theory Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 279
- 230000007423 decrease Effects 0.000 description 57
- 239000000463 material Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 16
- 239000010949 copper Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 229910000314 transition metal oxide Inorganic materials 0.000 description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical group [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- -1 or the like Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910020647 Co-O Inorganic materials 0.000 description 1
- 229910020704 Co—O Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを提供を実現する。
【解決手段】本発明の不揮発性メモリセル1は、電極10と、電極20と、電極10と電極20との間に配置された酸化物層30とを備え、電極間に電圧あるいは電流を印加することで抵抗が変化する。そして、電極10を陽極として電極間に電圧あるいは電流を印加したとき、電極10と酸化物層30との界面において、電極10は、酸化物層30における電極10に隣接する酸素原子とともに、酸化物層30から離れる方向に移動し、電極10および酸素原子の上記移動によって、酸化物層30のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じる。
【選択図】図23
【解決手段】本発明の不揮発性メモリセル1は、電極10と、電極20と、電極10と電極20との間に配置された酸化物層30とを備え、電極間に電圧あるいは電流を印加することで抵抗が変化する。そして、電極10を陽極として電極間に電圧あるいは電流を印加したとき、電極10と酸化物層30との界面において、電極10は、酸化物層30における電極10に隣接する酸素原子とともに、酸化物層30から離れる方向に移動し、電極10および酸素原子の上記移動によって、酸化物層30のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じる。
【選択図】図23
Description
本発明は、遷移金属酸化物を用いた不揮発性メモリセルおよび抵抗可変型不揮発性メモリ装置に関するものである。
現在、主流に用いられているメモリとしては、DRAMやフラッシュメモリが挙げられる。上記DRAMは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。
近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルスチールカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの1つとして、抵抗可変型不揮発性メモリ(Resistive Random Access Memory、以下「ReRAM」ともいう)が注目されている。
ReRAMは、電圧パルスの印加によってメモリセルの酸化物層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ReRAMは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているReRAMのほとんどは、薄膜の酸化物からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Pr0.7Ca0.3MnO3(以下、「PCMO」ともいう)、Crドープ、SrZrO3、SeTiO3(以下、「STO」ともいう)、NiOなどが用いられている(特許文献1および特許文献2を参照)。
しかしながら、現在、ReRAMに用いられている酸化物には、様々な問題がある。具体的には、PCMO、Crをドープした(Ba,Sr)TiO3、CrをドープしたSrZrO3、およびSTOは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのCMOSプロセスとの整合性が悪く、量産には不向きであるという問題がある。
また、NiOは、2元系酸化物であり、NaCl型結晶構造を有する。このようなNiOは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のReRAMにおいて実用化するには不向きであるという問題がある。
そのため、現在、ReRAMの開発においては、ReRAMに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、加えて、ReRAMのON/OFF時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。
本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを提供することにある。
本発明者らは、上記課題に鑑み、電子数を変化させてCMD(Computational Material Design)(計算機マテリアルデザイン入門(笠井秀明他編、大阪大学出版会、2005年10月20日発行)を参照)を用いて第1原理計算を実行してReRAMのメカニズムを解明し、さらに鋭意検討した結果、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きい酸化物層を備える不揮発性メモリセルを実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。
(1)第1電極と、第2電極と、該第1電極と第2電極との間に配置された酸化物層とを備え、上記第1電極と第2電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、上記第1電極を陽極として上記第1電極と第2電極との間に電圧を印加したとき、上記第1電極と上記酸化物層との界面において、上記第1電極は、上記酸化物層における第1電極に隣接する酸素原子とともに、上記酸化物層から離れる方向に移動し、上記第1電極および上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じることを特徴とする不揮発性メモリセル。
(2)上記第1電極は、Ta、W、Hfからなる群より選択される金属であることを特徴とする上記(1)に記載の不揮発性メモリセル。
(3)上記酸化物層は、CoO、NiO、CuO、FeO、MnO、CrO、VO、TiO、TaO、およびHfOからなる群の中の何れか、あるいは、当該群より選択された複数の酸化物の組合せであることを特徴とする上記(1)または(2)に記載の不揮発性メモリセル。
(4)上記第1電極および第2電極と上記酸化物層との少なくとも端面を遮蔽する遮蔽膜が形成されていることを特徴とする上記(1)から(3)の何れか1項に記載の不揮発性メモリセル。
(5)上記(1)から(4)に記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
(6)第1電極と、第2電極と、該第1電極と第2電極との間に配置された酸化物層とを備える不揮発性メモリセルの設計方法であって、上記第1電極および第2電極の少なくとも一方と上記酸化物層との界面を含む所定領域内の原子について、密度汎関数理論に基づく第1原理計算により、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算する工程と、上記状態密度およびバンド構造のうちの少なくとも一方を用いて、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
本発明に係る不揮発性メモリセルは、第1電極と、第2電極と、該第1電極と第2電極との間に配置された酸化物層とを備え、上記第1電極と第2電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、上記第1電極を陽極として上記第1電極と第2電極との間に電圧を印加したとき、上記第1電極と上記酸化物層との界面において、上記第1電極は、上記酸化物層における第1電極に隣接する酸素原子とともに、上記酸化物層から離れる方向に移動し、上記第1電極および上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じるものである。これにより、電圧または電流のオン/オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。また、電圧印加を停止した後であっても、酸化物層内での電子の移動がないため、陽極側では占有電子数が減少した状態が維持されるため、酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
本発明の一実施形態について以下説明する。ここでは、まず、本発明者らが独自に見い出した知見について説明し、その後、本発明に係る不揮発性メモリセルについて説明することとする。
<1.本発明者らが新たに見出した知見>
以下、本発明に係る不揮発性メモリセルを完成させるに至るまでの背景として、本発明者らが独自に見出した知見について詳細に説明する。
以下、本発明に係る不揮発性メモリセルを完成させるに至るまでの背景として、本発明者らが独自に見出した知見について詳細に説明する。
ReRAMでは、電圧のオン/オフにより抵抗が変化することを利用しているが、この抵抗変化の原理の詳細についてはこれまで解明されていない。
ReRAMの単一セル構造は、絶縁体または半導体的な電気特性を示す遷移金属酸化物層を金属電極で挟んだ構造である。本発明者らは、このような構造における電圧印加時の遷移金属酸化物層と金属電極との界面の挙動に着目したシミュレーションを行うことにより、抵抗変化の生じ易い、最適な遷移金属酸化物層と電極層との組合せを見出すことに成功した。
具体的には、密度汎関数理論に基づいた第1原理計算を用いて、遷移金属酸化物層と金属電極との界面を含む所定領域内の原子について、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算し、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出した。
不揮発性メモリセルでは、電圧あるいは電流の印加により電子数が変化することとなる。しかしながら、従来の第1原理計算では、その精密さのために、原子数が多いと、計算の収束に至るまでの時間を多く費やすこととなる。そのため、従来、不揮発性メモリセル全体における電子数の変化を考慮した計算は実現できていなかった。
しかしながら、本発明者らは、遷移金属酸化物層と金属電極との界面に着目し、当該界面を含む所定領域内の原子について、占有電子数によるバンドギャップの変化、あるいは、フェルミエネルギー近傍の状態密度の変化を初めて検証することで、電圧のオン/オフにより抵抗が変化する原因を突き止め、抵抗変化の生じ易い、最適な遷移金属酸化物層と電極層との組合せを見出すことに初めて成功した。以下、詳細について説明する。
(1)遷移金属酸化物層(CoO)−電極層(Ta、Pt)の陽極における挙動シミュレーション
図1で示されるように、電極層ではさまれたCoOからなる酸化物層を備える不揮発性メモリセルの高電位電極における状態密度を、本発明者らが提唱したCMDを用いて第1原理計算により計算した。電極層の材料として、まずは、TaとPtとを用いて計算を行った。なお、第1原理計算とは、「相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決められる」ことを示した密度汎関数理論を基にした計算手法である(P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964),W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、または、藤原毅夫著「固体電子構造」朝倉書店発行第3章を参照)。第1原理計算によれば、物質の電子構造を経験的なパラメータなしに定量的に議論できるようになり、実際、多くの実証により、実験に匹敵する有効性が示されている。本シミュレーションでは、第1原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。また、図1では、酸化物層の層数を3、各電極層の層数を1として示しているが、本発明において、酸化物層および電極層の層数はこれに限定されるものではない。
図1で示されるように、電極層ではさまれたCoOからなる酸化物層を備える不揮発性メモリセルの高電位電極における状態密度を、本発明者らが提唱したCMDを用いて第1原理計算により計算した。電極層の材料として、まずは、TaとPtとを用いて計算を行った。なお、第1原理計算とは、「相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決められる」ことを示した密度汎関数理論を基にした計算手法である(P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964),W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、または、藤原毅夫著「固体電子構造」朝倉書店発行第3章を参照)。第1原理計算によれば、物質の電子構造を経験的なパラメータなしに定量的に議論できるようになり、実際、多くの実証により、実験に匹敵する有効性が示されている。本シミュレーションでは、第1原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。また、図1では、酸化物層の層数を3、各電極層の層数を1として示しているが、本発明において、酸化物層および電極層の層数はこれに限定されるものではない。
このシミュレーションでは、図2に示すように、CoOの構造として、NaCl型であり、4層からなるCoOのうち、1層目が構造緩和した状態で計算している。また、真空層を21.67Åとしている。ここで、xy平面を酸化物層および電極層に平行な面とし、z軸を酸化物層および電極層に垂直な軸としている。他の図においても同様である。
なお、CoOの層数を4としているが、後述するように、不揮発性メモリセルにおいてCoOの層数は4に限定されるものではない。また、本明細書において、酸化物層を構成するCoOの複数の層を、電極層から近い順に、第1層、第2層、第3層、第4層とする。
また、ReRAMにおいて、遷移金属酸化物層の高電位電極(例えば、二つの電極を陽極、陰極とした場合には陽極側)では、電圧あるいは電流を印加時においてよりプラス側の電荷を有しており、すなわち、占有電子数が減少している。そのため、CoOの酸化物層およびTaまたはPtの電極層の全体から占有電子数を減少させたときの状態密度の変化を確認することにより、高電位電極側での挙動を確認することができる。そこで、遷移金属酸化物の単位格子内の電子占有数を変化させてシミュレートした。
まずは、電極層の原子配置を変えて電子状態を計算し、安定な原子配置を確認することとした。図3は、電極層の原子配置を示す図である。ここで、電極層と酸化物層との距離を、酸化物層内のCo−O間と同じ距離とし、CoOの一層目(電極層と隣接する層)および電極層が構造緩和しているものとする。また、電極層の原子が取り得る配置としては、z軸に沿って、Co原子の上、酸素(O)原子の上、空欠陥(Hollow)の上の3つがある。そこで、これらの配置を変えたときの構造について電子状態を計算し、エネルギー比較を行った。
図4は、電極層の原子配置によるエネルギー比較結果を示す図である。図4において、<e+-0>は電子占有数を変化させない定常状態(つまり電極層間に電圧が印加されていない状態に等しい)であり、<e-1>は酸化物層の単位格子当りの電子占有数を定常状態から1だけ減らしたときの状態であり、<e-2>は酸化物層の単位格子当りの電子占有数を定常状態から2だけ減らしたときの状態である。また、図4において、(a)は電極層としてTaを用いたときの結果であり、(b)は電極層としてPtを用いたときの結果である。
図4の(a)に示されるように、電極層としてTaを用いた場合、占有電子数の変化に拘わらず、Ta原子が酸素原子の上に配置する状態が最も安定していることが確認できた。一方、図4の(b)に示されるように、電極層としてPtを用いた場合には、占有電子数の変化に拘わらず、Pt原子が空欠陥(Hollow)の上に配置する状態が最も安定していることが確認できた。
次に、単位格子内の電子占有数を変えたときの電極層の原子と酸化物層の原子との原子間距離の遷移についてシミュレートした。すなわち、密度汎関数に基づく第1原理計算により、酸化物層および電極層からなる素子の電子エネルギー状態が最も安定的な数値をとる原子配置を計算し、当該原子配置における原子間距離を求めた。
図5は、電極層としてTaを用いたときの占有電子数の変化に伴う原子間距離の遷移を示す図である。図5に示されるように、占有電子数が減少することにより、電極層と酸化物層との界面において、Ta−O原子間距離は変化しないが、z軸方向に沿って当該Taと隣接している酸素(O)原子と、当該酸素原子とz軸方向に沿って隣接しているCo原子との間の距離が長くなることが確認できた。
一方、図6は、電極層としてPtを用いたときの占有電子数の変化に伴う原子間距離の遷移を示す図である。図6に示されるように、占有電子数が減少することにより、電極層と酸化物層との界面において、Pt原子が酸化物層から大きく離れ、酸化物層の第1層((電極層と隣接する層)に位置するCo原子もPt原子に引きずられて、酸化物層の第2層から離れる方向に移動することが確認できた。ただし、酸化物層の第1層に位置する酸素原子の移動はほとんど見られなかった。
以上のように、占有電子数を減少させたとき、電極層としてTaを用いたときには、Taが第1層の酸素原子とともに酸化物層から離れる方向に移動するのに対し、電極層としてPtを用いたときには、Ptおよび第1層のCo原子が酸化物層から離れる方向に移動することが確認できた。このような移動は、Ta原子は、酸化物層の第1層の酸素原子の上に位置し、当該酸素原子との結合が比較的強いのに対し、Pt原子は、酸化物層の第1層の空欠陥(Hollow)の上に位置し、酸化物層の第1層の酸素原子との結合が比較的弱いことに起因している。
次に、電子が抜けた箇所を空間的に確認することとした。図7および図8は、電極層としてTaを用いたときの、CoOの酸化物層と電極層とからなる素子におけるエネルギーバンド図である。なお、図7および図8において、横軸は、単位格子の一周期を9分割したときの9点の位置を示しており、縦軸はエネルギーを示す。なお、縦軸において0はフェルミエネルギーである。図7は、占有電子数を減らしていない定常状態のときのバンド図であり、図8は、酸化物の単位格子において占有電子数を定常状態から2だけ減らしたときのバンド図である。黒丸で示したバンドは、図7ではフェルミ準位以下であるが、図8ではフェルミ準位より大きくなっている。このことは、素子全体から占有電子数を減少させたときに、この黒丸のバンドから電子が抜けたことを意味している。
図9は、この電子が抜けた部分を空間的に示す電子密度分布である。図9において、符号aで示す部分が電子が抜けた部分の電子密度分布(0.03n/Å3)を示している。図9に示されるように、電極層に隣接するCoOの第1層に位置するCoの電子が抜けることが確認できた。
同様に、図10および図11は、電極層としてPtを用いたときの、CoOの酸化物層と電極層とからなる素子におけるエネルギーバンド図である。なお、縦軸はエネルギー、横軸はK空間を示している。図10は、占有電子数を減らしていない定常状態のときであり、図11は、酸化物の単位格子において占有電子数を定常状態から2だけ減らしたときの図である。図10および図11においても、黒丸で示したバンドから電子が抜けることを意味する。そして、図12は、この電子が抜けた部分を空間的に示す電子密度分布である。図12において、符号aで示す部分が電子が抜けた部分の電子密度分布(0.03n/Å3)である。図12に示されるように、電極層としてPtを用いた場合には、電極層に隣接する第1層に限らず第2層に位置するCo原子からも電子が抜けることが確認できた。
なお、電極層の材料に拘わらず、CoOの酸化物層では、スピン分極が生じておらず、アップスピンおよびダウンスピンのどちらのエネルギーバンドも同じ結果であることが確認できている。
続いて、上記のように占有電子数の減少による原子の移動の結果、電子状態がどのように変化するのかについてシミュレートした。
図13は、占有電子数の減少量が0のとき(つまり定常状態のとき)の、電極層、酸化物層(CoO)の第1層および第2層における状態密度(DOS)を示す図である。図示されるように、電極層およびCoOの第1層は金属的であるのに対し、CoOの第2層では、フェルミエネルギー(Ef)付近にバンドギャップが存在し、絶縁体的である。このように、CoOの第2層が絶縁体的であるため、定常状態において、CoOの酸化物層を電極層で挟んだ不揮発性メモリセルにおいて電極間の抵抗は高くなる。
次に、酸化物層の単位格子内の占有電子数を減少させ、図5に示すような原子変移が生じたときの状態密度を求めた。図14は、電極層としてTaを用いたときの、CoOの第2層の状態密度の変化である。なお、(a)は占有電子数の減少量が0のとき、(b)は占有電子数の減少量が1のとき、(c)は占有電子数の減少量が2のとき、(d)は占有電子数の減少量が3のときである。図示されるように、占有電子数を減らすに従って、フェルミエネルギー付近のバンドギャップが小さくなっていることがわかる。バンドギャップが小さくなるということは、より金属的に変化していることを意味している。すなわち、占有電子数の減少によって、CoOである酸化物層が絶縁体的から金属的に変化することが確認された。このことから、CoOの酸化物層をTaの電極層で挟んだ不揮発性メモリセルにおいて、電極間に電圧を印加させたときの陽極側では、酸化物層の内部において抵抗値が小さくなることが理解される。
一方、図15は、電極層としてPtを用いたときの、CoOの第2層の状態密度の変化である。さらに、図16は、電極層としてPtを用いたときの、CoOの第3層の状態密度の変化である。なお、(a)は占有電子数の減少量が0のとき、(b)は占有電子数の減少量が1のとき、(c)は占有電子数の減少量が2のとき、(d)は占有電子数の減少量が3のときである。図示されるように、占有電子数を減らしたとしても、CoOの内部の状態密度にほとんど変化がないことが確認された。このことは、占有電子数の減少によって、CoOである酸化物層の抵抗値に変化がないことを意味している。
以上のシミュレーションの結果から、以下の知見を得ることができた。
つまり、CoOの酸化物層とTaの電極層とからなる素子において、酸化物層の単位格子内の占有電子数を定常状態から減少させると、Taの電極層ではTa原子が酸化物層の第1層の酸素原子とともに酸化物層から離れるように原子変移が生じる。その結果、CoOの酸化物層の内部において、状態密度が変化し、フェルミエネルギー付近のバンドギャップが小さくなり、抵抗値が変化する。
つまり、CoOの酸化物層とTaの電極層とからなる素子において、酸化物層の単位格子内の占有電子数を定常状態から減少させると、Taの電極層ではTa原子が酸化物層の第1層の酸素原子とともに酸化物層から離れるように原子変移が生じる。その結果、CoOの酸化物層の内部において、状態密度が変化し、フェルミエネルギー付近のバンドギャップが小さくなり、抵抗値が変化する。
よって、CoOの酸化物層をTaの電極層で挟んだ不揮発性メモリセルでは、電極層間に電圧を印加したとき、陽極側の酸化物層の内部の抵抗値が小さくなる。その結果、電圧のオン/オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。
また、電圧印加を停止した後であっても、酸化物層内での電子の移動がないため、陽極側では占有電子数が減少した状態が維持される。すなわち、陽極側では電圧印加が停止された後も、占有電子数の減少による原子変移が維持される。その結果、陽極側の酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
一方、Ptの電極層ではPt原子のみが酸化物層から離れるように原子変移が生じる。この場合、酸化物層の酸素原子がほとんど変移しない。その結果、CoOの酸化物層の内部における状態密度の変化がほとんどなく、抵抗値の変化も小さい。その結果、電圧のオン/オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができない。
(2)他の電極材料に関する検証
上記のように、CoOの酸化物層を電極層で挟んだ構造の場合、電極層としてTaを用いたときには、電圧印加のオン/オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現することができ、電極層としてPtを用いたときには、このような不揮発性メモリセルを実現できないことが確認された。このように、CoOの酸化物層に適した電極材料が存在する。そこで、CoOの酸化物層に適した電極材料を選定するためのシミュレーションを行った。
上記のように、CoOの酸化物層を電極層で挟んだ構造の場合、電極層としてTaを用いたときには、電圧印加のオン/オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現することができ、電極層としてPtを用いたときには、このような不揮発性メモリセルを実現できないことが確認された。このように、CoOの酸化物層に適した電極材料が存在する。そこで、CoOの酸化物層に適した電極材料を選定するためのシミュレーションを行った。
電極材料として、W,Ti、Cu、Au、Hfを選択し、上記(1)と同様のシミュレーションを行った。
図17は、電極層の原子配置によるエネルギー比較の結果である。なお、図17は、酸化物層の単位格子内の占有電子数を減少させない定常状態のときの結果であり、最も安定しているときのエネルギー値を0としている。図17に示されるように、W,Cu、Hfでは、Taと同様に、z軸に沿って、CoOの酸化物層の酸素原子の上に位置する配置が最も安定していることが確認できた。一方、Tiは、Ptと同様に、z軸に沿って、CoOの酸化物層の空欠陥(Hollow)の上に位置する配置が最も安定していることが確認できた。さらに、Auは、z軸に沿って、CoOの酸化物層のCo原子の上に位置する配置が最も安定していることが確認できた。
次に、電極層の原子を図17で示されるような最も安定した配置とし、酸化物層(CoO)の単位格子内の占有電子数を減少させたときの、酸化物層の第2層の状態密度を計算した。図18、図19、図20、図21、図22は、それぞれ、電極層としてW、Ti、Cu、Au、Hfを用いたときの状態密度を示している。また、各図において、(a)は占有電子数の減少量が0のとき、(b)は占有電子数の減少量が1のとき、(c)は占有電子数の減少量が2のとき、(d)は占有電子数の減少量が3のときである。
図18および図22に示されるように、電極層としてW、Hfを用いたときには、Taと同様に、占有電子数を減少させることでバンドギャップが小さくなり、絶縁体的から金属的に変化することが確認された。
W、Hf原子ともにCoOの酸素原子の上に配置するため、Taと同様に、占有電子数が減少することにより、W、Hf原子が酸化物層の第1の酸素原子とともに、酸化物層から離れる方向に変移する。その結果、酸化物層の内部において状態密度が変化し、バンドギャップが小さくなるものと推定される。
このことから、CoOの酸化物層をWまたはHfの電極層で挟んだ不揮発性メモリセルでは、電極層間に電圧を印加したとき、陽極側の酸化物層の内部の抵抗値が小さくなる。その結果、電圧のオン/オフにより抵抗値が大きく変化する抵抗可変型のメモリセルを実現することができる。また、陽極側では電圧印加が停止された後も、占有電子数の減少による原子変移が維持されるため、陽極側の酸化物層の内部の抵抗値が小さいままとなり、不揮発性メモリセルを実現することができる。
なお、バンドギャップが最小となるときの占有電子数の減少量は、電極層の材料によって異なる。例えば、電極層としてHfを用いた場合、単位格子内の占有電子数を定常状態から1または2だけ減少させたときの方が、単位格子内の占有電子数を定常状態から3だけ減少させたときよりも、バンドギャップが小さい。単位格子内の占有電子数の減少量は、CoOの酸化物層を電極層で挟んだ不揮発性メモリセルでは電極層間に印加する電圧により制御可能である。よって、電極層間に印加する電圧として適切な値を選択することにより、バンドギャップの変化を最大にする、つまり、酸化物層の抵抗値の変化を最大にすることができる。
図20に示されるように、電極層としてCuを用いたときには、占有電子数を減少させてもバンドギャップの変化がほとんどないことが確認された。
図17で示されるように、Cu原子は、Taと同様に、CoOの酸素原子の上に配置する。そのため、Taと同様に、占有電子数が減少することによりCu原子が酸化物層の第1の酸素原子とともに酸化物層から離れる方向に変移する結果、酸化物層の内部において状態密度が変化し、バンドギャップが小さくなることが予想されたが、実際には、バンドギャップの変化がほとんどない。これは、酸素原子の上に配置したとしても、電極層の原子の種類によって、CoOの酸素原子に対する影響度、ならびに、酸化物層の内部の状態密度への影響度が異なるためと思われる。
図19および図21に示されるように、電極層としてTi、Auを用いたときには、Ptと同様に、占有電子数を減少させてもバンドギャップの変化がないことが確認された。
これは、Ti、Au原子は、Ptと同様に、CoOの酸化物層の空欠陥(Hollow)の上に配置するため、酸化物層の酸素原子がほとんど変移しないためと推定される。
以上のような知見から、CoOの酸化物層を、Ta、W、Hfの何れかの電極層で挟んだ構造にすることで、電圧のオン/オフにより抵抗値が大きく変化する抵抗可変型の不揮発性メモリセルを実現できることが確認できた。
なお、Ta,W,Hfは、半導体プロセスにおいて実用的であり量産性に有利な材料である。
また、上記の説明では、酸化物層としてCoOを用いたシミュレーションについてのべたが、酸化物層の材料はこれに限定されるものではない。例えば、NiO、CuO、FeO、MnO、CrO、VO、TiO,TaO、HfOであってもよい。あるいは、CoO、NiO、CuO、FeO、MnO、CrO、VO、TiO,TaO、およびHfOから選択された複数の酸化物の組合せであってもよい。
<2.本発明にかかる不揮発性メモリセル>
<1.本発明者らが新たに見出した知見>で記載したように、本発明者らは、電子数を可変とするCMD(Computational Material Design)を用いた第1原理計算を実行し、電子の状態密度の計算結果を用いることにより、ReRAMのメカニズムを解明することができた。これにより、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出した。本発明者らは、上記知見に基づき鋭意検討した結果、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明する。
<1.本発明者らが新たに見出した知見>で記載したように、本発明者らは、電子数を可変とするCMD(Computational Material Design)を用いた第1原理計算を実行し、電子の状態密度の計算結果を用いることにより、ReRAMのメカニズムを解明することができた。これにより、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出した。本発明者らは、上記知見に基づき鋭意検討した結果、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明する。
本実施形態にかかる不揮発性メモリセル1は、図23に示すように、電極10(第1電極)、電極20(第2電極)、および酸化物層30を備えている。上記酸化物層30は、上記電極10と電極20との両方に接しており、両電極(電極10および電極20)に挟まれた構造をしている。
上記電極10および電極20の少なくとも一方は、上述したように、Ta、W、およびHfからなる群より選ばれた1種(単体金属)からなる電極である。
電極10および電極20の一方のみをTa、W、およびHfからなる群より選ばれた1種(単体金属)で構成する場合、Ta、W、またはHfの電極を高電位電極として使用することで、当該電極と酸化物層30との界面において、電圧または電流の印加により、酸化物層30の酸素を変移させ、電極10・20間の抵抗値を大きく変化させることができる。また、この場合、他方の電極については、Cuなどの安価な材料を用いてもよい。また、電極10および電極20の両方をTa、W、およびHfからなる群より選ばれた1種とする場合には、両方の電極10・20のどちらを高電位電極として使用する場合でも、電圧または電流の印加により、酸化物層30の酸素を変移させ、電極10・20間の抵抗値を大きく変化させることができる。
また、上記電極10および電極20は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。さらに、上記電極10と電極20とは、同一であることが好ましいが、同一でなくてもよい。
また、上記電極10および電極20の膜厚は、特に限定されるものではないが、一般的には、10nm〜500nmとすることが好ましい。
図23には図示していないが、電極10は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、SOI(Silicon on Insulator)基板、SiC(Silicon carbide)基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のLSI技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。
酸化物層30は、CoO、NiO、CuO、FeO、MnO、CrO、VO、TiO,TaO、およびHfOからなる群の中の何れか、あるいは、当該群から選択された複数の酸化物の組合せを材料とする酸化物である。この酸化物は、上述したように、印加される電圧または電流によって、絶縁体的から金属的への転移が誘起されるものである。つまり、酸化物層30を構成する酸化物は、大きなエネルギーギャップを有するものである。なお、本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう金属とは、上記「金属的」なる用語と同義で用いられるものである。
また、酸化物層30を構成する酸化物の層数は特に限定されるものではない。さらに、本実施形態にかかる不揮発性メモリセル1では、上記酸化物層30の層厚は、特に限定されるものではない。一般的には、1nm〜50nmとすることが好ましい。
酸化物層30を備える不揮発性メモリセル1を製造する方法は、特に限定されるものではなく、従来公知の薄膜プロセスおよび微細加工プロセスを用いて製造することができる。例えば、まず、WやTaなどを用いた金属スパッタ、またはダマシン法による銅配線プロセス等により、表面が平坦化された電極10を形成する。平坦化された電極10上に、酸化物層30を、アトミックレイヤーデポジション(ALD)やMOCVD(Metal Organic ChemicalVapor Deposition)等により形成し、積層させる。そして、酸化物層30上に、WやTaなどを用いた金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極20を形成させる。上記工程を経ることにより、酸化物層30を備える不揮発性メモリセル1を製造することができる。なお、銅配線プロセスを用いる場合は、バリアメタルとしてWやTaなどを用いればよい。
上記構成によれば、電極10および電極20の間に電圧を印加したときに、陽極となる電極10または電極20と酸化物層30との界面において、電極を構成する原子が、酸化物層30の酸素原子とともに、酸化物層30から離れる方向に変移する。その結果、バンドギャップが小さくなり、酸化物層30が絶縁体的から金属的に変化する。あるいは、フェルミーエネルギー近傍の状態密度が変化し、酸化物層30が絶縁体的から金属的に変化する。すなわち、電圧を印加したときに、酸化物層30は、大きな抵抗変化率を示す。
また、電圧あるいは電流の印加を停止しても、高電位電極側での原子変移が維持されるため、抵抗値も維持される。そのため、酸化物層30は、不揮発性を示す。
このように、不揮発性メモリセル1は、高速応答性を有し、かつ、高抵抗変化率を示す。このような高速応答性と高抵抗変化率との両方を有することは、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル1は、現在の半導体プロセスを用いて製造できる。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。
なお、不揮発性メモリセル1を半導体プロセスを用いて製造する場合には、不揮発性メモリセル1は、図24のように、電極10、酸化物層30および電極20の端面を遮蔽し、水素を遮断するための絶縁性の遮蔽膜40を設けることが好ましい。遮蔽膜40の材料として、SiNなどの窒化物が好ましい。
半導体プロセスでは、水素処理を行われることが多い。水素処理の際に水素が酸化物層30を還元して、酸化物層30から酸素が抜けてしまう虞がある。特に電極と酸化物層30との界面は水素が入りやすく、この界面において水素の還元作用により酸化物層30の酸素が奪われてしまうと、上述したような原子変移による抵抗変化の現象が生じなくなる。しかしながら、図24のように少なくとも端面において遮蔽膜40が設けられているため、水素が酸化物層30まで到達されない。そのため、酸化物層30の酸素が抜けることを防止することができる。その結果、不揮発性メモリセル1の特性劣化を防止することができる。なお、電極20の材料としては、水素を通しにくい材料(例えばW)が好ましい。もしくは、水素を通し難い材料からなり、電極20の上面を覆う膜を形成してもよい。これにより、電極20の上面からの水素の侵入を防止することができる。
また、不揮発性メモリセル1において、酸化物層30の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、酸化物層30の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、CMOS LSIプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、1μ秒間以下で書き込み、読み出し可能であることが好ましく、100ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、100ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル1をDRAMに代用することが可能となる。
<3.本発明にかかる抵抗可変型不揮発性メモリ装置>
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムLSIのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムLSIのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをMOS FETを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置についてより具体的に説明する。
本実施形態にかかる抵抗可変型不揮発性メモリ装置3は、複数のトランジスタ4(スイッチング素子)が設けられた基板と、該基板上に設けられた複数の電極10および電極20と、複数の電極10と電極20との間に配置された酸化物層30とを備えている。つまり、抵抗可変型不揮発性メモリ装置3は、基板上に、複数のトランジスタ4と、複数の不揮発性メモリセル1とが設けられた構造を有する。
上記複数の電極10または電極20は、複数のトランジスタ4と電気的に接続されて構成されている。つまり、図25に示すように、各不揮発性メモリセル1は、各トランジスタ4と電気的に接続されている。また、複数のトランジスタ4は、それぞれワード線50と接続されている。一方、複数の不揮発性メモリセル1は、それぞれビット線51に接続されている。
上記構成によれば、電極10と電極20との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線51のうちのBnと、複数のワード線50のうちのWnとを選択することによって、(Bn,Wn)の不揮発性メモリセル1への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。
上記トランジスタ4は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、MOSトランジスタを好適に用いることができる。
なお、電極10、電極20、並びに酸化物層30については、<2.本発明にかかる不揮発性メモリセル>で説明したものと同一であるので、ここでは説明を省略する。
本実施形態にかかる抵抗可変型不揮発性メモリ装置3は、MOS FETを用いたスイッチング素子上に、不揮発性メモリセル1を形成することにより製造することができる。ここで、本実施形態に係る抵抗可変型不揮発性メモリ装置3の製造方法の一例について、図26を参照しながら説明する。
図26に示されるように、MOSゲート51、MOSソース52およびMOSドレイン43を備えるトランジスタ4(スイッチング素子)が、複数、アレイ状に設けられた基板2上に、絶縁層44を形成する。絶縁層44には、MOSドレイン53の上にコンタクトホールが形成され、当該コンタクトホールに埋め込み金属50が充填され、CMPプロセスにより平坦化される。その後、金属スパッタ、またはダマシン法による銅配線プロセス等により平坦化された電極10を埋め込み金属50上に形成させる。そして、平坦化された電極10上に、酸化物層30を、アトミックレイヤーデポジション(Atomic Layer Deposition;ALD)やMOCVD(Metal Organic Chemical Vapor Deposition)等により形成し、積層させる。そして、酸化物層30上に、金属スパッタ、またはダマシン法による銅配線プロセス等により平坦化された電極20を形成させる。なお、絶縁層44の上には絶縁層45が形成される。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、GMRやTMR磁気ヘッドや磁気メモリ(MRAM)などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、RIE(Reactive Ion Etching)等のエッチング法によりエッチングする。この際、電極20の接続する配線(図示しない)が形成される。上記工程を経ることにより、抵抗可変型不揮発性メモリ装置3を製造することができる。なお、図26では、MOSソース52の引き出し電極は図示していないが、従来の技術を用いて当該引き出し電極を形成すればよい。
なお、埋め込み金属50の材料を電極10の材料と同じものにすることが好ましい。つまり、電極10の材料をTa,W,Hfの何れかにする場合、埋め込み金属50も電極10と同じ材料にする。これにより、埋め込み金属50と電極10とを連続して形成することができる。
また、電極10の材料をTa,W,Hfの何れかにする場合、電極20の材料を、電極20と接続する配線に使用される金属(例えば、Cuなどの量産性に優れたもの)を用いてもよい。
なお、図24に示すような遮蔽膜40を形成する場合には、電極10、酸化物層30および電極20を所定形状に形成した後、SiNなどの窒化物層を形成する。その後、電極10、酸化物層30および電極20の端面以外の不要な窒化物層を取り除くことで、図27に示されるように、遮蔽膜40を形成することができる。
本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。また、したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。
以上のように、本発明では、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。
1 不揮発性メモリセル
3 抵抗可変型不揮発性メモリ装置
4 トランジスタ
10 電極(第1電極)
20 電極(第2電極)
30 酸化物層
40 遮蔽膜
50 埋め込み金属
51 MOS
3 抵抗可変型不揮発性メモリ装置
4 トランジスタ
10 電極(第1電極)
20 電極(第2電極)
30 酸化物層
40 遮蔽膜
50 埋め込み金属
51 MOS
Claims (6)
- 第1電極と、第2電極と、該第1電極と第2電極との間に配置された酸化物層とを備え、上記第1電極と第2電極との間に電圧あるいは電流を印加することで抵抗が変化する不揮発性メモリセルであって、
上記第1電極を高電位電極として上記第1電極と第2電極との間に電圧あるいは電流を印加したとき、上記第1電極と上記酸化物層との界面において、上記第1電極は、上記酸化物層における第1電極に隣接する酸素原子とともに、上記酸化物層から離れる方向に移動し、
上記第1電極および上記酸素原子の上記移動によって、上記酸化物層のエネルギーギャップの大きさが変化する、あるいは、フェルミエネルギー近傍に状態密度の変化が生じることを特徴とする不揮発性メモリセル。 - 上記第1電極は、Ta、W、Hfからなる群より選択される金属であることを特徴とする請求項1に記載の不揮発性メモリセル。
- 上記酸化物層は、CoO、NiO、CuO、FeO、MnO、CrO、VO、TiO、TaO、およびHfOからなる群の中の何れか、あるいは、当該群より選択された複数の酸化物の組合せであることを特徴とする請求項1または2に記載の不揮発性メモリセル。
- 上記第1電極および第2電極と上記酸化物層との少なくとも端面を遮蔽する遮蔽膜が形成されていることを特徴とする請求項1から3の何れか1項に記載の不揮発性メモリセル。
- 請求項1から4の何れか1項に記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
- 第1電極と、第2電極と、該第1電極と第2電極との間に配置された酸化物層とを備える不揮発性メモリセルの設計方法であって、
上記第1電極および第2電極の少なくとも一方と上記酸化物層との界面を含む所定領域内の原子について、密度汎関数理論に基づく第1原理計算により、異なる占有電子数に対する、状態密度およびバンド構造のうちの少なくとも一方を計算する工程と、
上記状態密度およびバンド構造のうちの少なくとも一方を用いて、バンドギャップの大きさ、あるいは、フェルミエネルギー近傍の状態密度を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014530A JP2012084557A (ja) | 2009-01-26 | 2009-01-26 | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 |
PCT/JP2010/000396 WO2010084774A1 (ja) | 2009-01-26 | 2010-01-25 | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009014530A JP2012084557A (ja) | 2009-01-26 | 2009-01-26 | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012084557A true JP2012084557A (ja) | 2012-04-26 |
Family
ID=42355829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009014530A Pending JP2012084557A (ja) | 2009-01-26 | 2009-01-26 | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012084557A (ja) |
WO (1) | WO2010084774A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5871313B2 (ja) * | 2012-01-18 | 2016-03-01 | 国立大学法人大阪大学 | 不揮発性メモリセル、これを備える不揮発性メモリ装置および遷移金属酸化物の選定方法。 |
JP6201151B2 (ja) | 2013-03-18 | 2017-09-27 | パナソニックIpマネジメント株式会社 | 不揮発性記憶装置及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100697282B1 (ko) * | 2005-03-28 | 2007-03-20 | 삼성전자주식회사 | 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 |
JP4857014B2 (ja) * | 2006-04-19 | 2012-01-18 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリ |
JP5223084B2 (ja) * | 2006-09-22 | 2013-06-26 | 国立大学法人大阪大学 | 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置 |
JP4967176B2 (ja) * | 2007-05-10 | 2012-07-04 | シャープ株式会社 | 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置 |
-
2009
- 2009-01-26 JP JP2009014530A patent/JP2012084557A/ja active Pending
-
2010
- 2010-01-25 WO PCT/JP2010/000396 patent/WO2010084774A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2010084774A1 (ja) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100855855B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
JP5079927B2 (ja) | 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置 | |
JP5996324B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
US7820996B2 (en) | Nonvolatile memory device made of resistance material and method of fabricating the same | |
JP4763858B2 (ja) | 半導体メモリの製造方法 | |
US9041129B2 (en) | Semiconductor memory storage array device and method for fabricating the same | |
JP5119436B2 (ja) | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 | |
JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
KR20070043444A (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
JP2009267411A (ja) | 複数メモリ層を有するメモリセルを含む記憶装置 | |
US20100109085A1 (en) | Memory device design | |
JP2007103945A (ja) | 磁気抵抗効果を利用した相変化メモリ素子とその動作及び製造方法 | |
JP5223084B2 (ja) | 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置 | |
JP2014017379A (ja) | 不揮発性記憶装置 | |
CN110911547A (zh) | 磁存储装置及其制造方法 | |
CN108630810B (zh) | 1s1r存储器集成结构及其制备方法 | |
US20080237693A1 (en) | Storage of non-volatile memory device and method of forming the same | |
US9153780B2 (en) | Semiconductor device and method of fabricating the same | |
WO2010084774A1 (ja) | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 | |
US20120091428A1 (en) | Manufacturing method of memory apparatus, memory device and memory apparatus | |
US20220044718A1 (en) | Stt-sot hybrid magnetoresistive element and manufacture thereof | |
TWI807838B (zh) | 記憶體元件 | |
JP2017103453A (ja) | 集束電場を有する抵抗変化メモリセル | |
JP2009043850A (ja) | 可変抵抗素子及びその製造方法 | |
JP2023043636A (ja) | 記憶装置 |