JP5223084B2 - 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置 - Google Patents

Description

本発明は、不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリに関するものであって、特に、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置に関するものである。

現在、主流に用いられているメモリとしては、ＤＲＡＭやフラッシュメモリが挙げられる。上記ＤＲＡＭは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。

近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルスチールカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの１つとして、抵抗可変型不揮発性メモリ（Resistive Random Access Memory、以下「ＲｅＲＡＭ」ともいう）が注目されている。

ＲｅＲＡＭは、電圧パルスの印加によってメモリセルの抵抗層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ＲｅＲＡＭは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているＲｅＲＡＭのほとんどは、薄膜の酸化物からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Ｐｒ_０．７Ｃａ_０．３ＭｎＯ_３（以下、「ＰＣＭＯ」ともいう）、Ｃｒドープ、ＳｒＺｒＯ_３、ＳｅＴｉＯ_３（以下、「ＳＴＯ」ともいう）、ＮｉＯなどが用いられている（特許文献１および特許文献２を参照）。

また、近年、電界効果トランジスタに、カーボンナノチューブを用いる試みもなされている（非特許文献１を参照）。
米国特許第６２０４１３９号（２００１年３月２０日登録） 特表２００２−５３７６２７号公報（平成１４（２００２）年１１月５日公表） J. Appenzeller et al., Microelectronic Engineering 64 (2002) 391-397.

しかしながら、現在、ＲｅＲＡＭに用いられている酸化物には、様々な問題がある。具体的には、ＰＣＭＯ、Ｃｒをドープした（Ｂａ，Ｓｒ）ＴｉＯ_３、ＣｒをドープしたＳｒＺｒＯ_３、およびＳＴＯは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのＣＭＯＳプロセスとの整合性が悪く、量産には不向きであるという問題がある。

また、ＮｉＯは、２元系酸化物であり、ＮａＣｌ型結晶構造を有する。このようなＮｉＯは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のＲｅＲＡＭにおいて実用化するには不向きであるという問題がある。

さらに、カーボンナノチューブは、電界効果トランジスタとしての開発が行われているが、カーボンナノチューブの特性には、半導体としてのキラリティー制御が実現できていないため、再現性がなく、トランジスタ特性としてのバラツキが大きいため、実用化されるには至っていない。

そのため、現在、ＲｅＲＡＭの開発においては、ＲｅＲＡＭに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、加えて、ＲｅＲＡＭのＯＮ／ＯＦＦ時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。

本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きいことに加えて、高速応答性を示す、多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置を提供することにある。

本発明者らは、上記課題に鑑み、本発明者らが提唱しているＣＭＤ（Computational Material Design）（計算機マテリアルデザイン入門（笠井秀明他編、大阪大学出版会、２００５年１０月２０日発行）を参照）を用いて第１原理計算を実行してＲｅＲＡＭのメカニズムを解明し、さらに鋭意検討した結果、現在の半導体プロセスで用いられている物質で多層膜構造の薄膜の酸化物層を形成することにより、高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。

（１）第１電極と、第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第３物質層の電子相関は、上記第１物質層および第２物質層の電子相関よりも強く、上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。

（２）上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有することを特徴とする（１）に記載の不揮発性メモリセル。

（３）上記第１物質層および第２物質層はＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする（１）に記載の不揮発性メモリセル。

（４）上記第３物質層はＮｉＯまたはＣｕＯを含有することを特徴とする（１）に記載の不揮発性メモリセル。

（５）第１電極と、第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層は、第１物質層、第２物質層、および第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第１物質層および第２物質層は、導電性カーボンナノチューブからなり、上記第３物質層は遷移金属の酸化物を含有し、上記第１電極と第２電極との間に電流あるいは電圧を印加することで抵抗が変化することを特徴とする不揮発性メモリセル。

（６）上記第１電極と上記第３物質層との間、および上記第３物質層と上記第２電極との間のそれぞれにはビアホールまたはコンタクトホールが形成されており、該ビアホールまたはコンタクトホールの内部で導電性カーボンナノチューブを成長させることによって、上記第１物質層および第２物質層が形成されていることを特徴とする（５）に記載の不揮発性メモリセル。

（７）上記第３物質層はＮｉＯ、ＣｕＯ、およびＣｏＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする（５）または（６）に記載の不揮発性メモリセル。

（８）（１）〜（７）のいずれかに記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。

（９）第１電極上に、導電性カーボンナノチューブからなる第１物質層を形成させる第１工程と、上記第１物質層上に、遷移金属の酸化物を含有する第３物質層を形成させる第２工程と、上記第３物質層上に、導電性カーボンナノチューブからなる第２物質層を形成させる第３工程とを含み、上記第１工程は、上記第１電極上に絶縁膜層に設け、該絶縁膜層に第１のビアホールまたはコンタクトホールを形成させ、該第１のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層を形成させる工程であり、上記第３工程は、上記第３物質層上に絶縁膜層を設け、該絶縁膜層に第２のビアホールまたはコンタクトホールを形成させ、該第２のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第２物質層を形成させる工程であることを特徴とする不揮発性メモリセルの製造方法。

本発明にかかる不揮発性メモリセルは、電子相関が強い物質層を、該物質層よりも電子相関が弱い２つの物質層、または導電性カーボンナノチューブからなる２つの物質層の間に配置した多層構造の抵抗層を有しているため、抵抗層と電極との界面では、電子移動がスムーズに行われる。また、抵抗層の中心層は、電圧によって誘起される金属−絶縁体転移（モット転移）により、抵抗が大きく変化する。それゆえ、本発明にかかる不揮発性メモリセルは、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答できるという効果を奏する。

本発明の一実施形態について以下説明するが、ここでは、まず、本発明の基礎であり、本発明者らが独自に見出した知見について説明し、その後、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明することにする。

＜１．本発明の背景として、本発明者らが独自に見出した知見＞
以下、本発明にかかる不揮発性メモリセルを完成させるに至るまでの背景として、本発明者らが独自に見出した知見について、図１〜図４に基づいて詳細に説明する。

（Ｉ）単体からなる酸化物層における状態密度の第１原理シミュレーション
金属層で挟まれたＣｏＯまたはＮｉＯの単体３層からなる酸化物層（図１（ａ）を参照）における状態密度を、本発明者らが提唱したＣＭＤを用いた第１原理計算により、計算した。なお、第１原理計算とは、「相互作用する多電子系の基底状態のエネルギーは電子の密度分布により決められる」ことを示した密度汎関数理論を基にした計算手法である（P. Hohenberg and W. Kohn, Phys. Rev. 136, B864 (1964）、W. Kohn and L. J. Sham, Phys. Rev. 140, A1133 (1965)、または、藤原毅夫著「固体電子構造」朝倉書店発行第３章を参照）。また、本シミュレーションにおいて、銅電極における銅原子間の距離は、２．７７Åとした。銅電極の銅原子と、酸化物層のＣｏ原子との最短の原子間距離を２．７７Åとした（図３を参照）。

第１原理計算によれば、物質の電子構造を経験的なパラメータなしに定量的に議論できるようになり、実際、多くの実証により、実験に匹敵する有効性が示されている。第１原理計算の中でも現在もっとも精度の高い、一般密度勾配近似法を用いて計算した。

その結果、図２（ａ）に示すように、金属層で挟まれたＣｏＯ単体３層からなる酸化物層では、全てのエネルギー領域に状態が存在した。これは、金属層で挟まれたＣｏＯ単体３層からなる酸化物層は、金属的であり、電気伝導性を有することを示している。

一方、図２（ｂ）に示すように、金属層で挟まれたＮｉＯ単体３層からなる酸化物層には、状態がないエネルギー領域、すなわち、エネルギーギャップが存在した。これは、金属層で挟まれたＮｉＯ単体３層からなる酸化物層は、電圧の印加に対して絶縁体的であり、電気絶縁性を有することを示している。つまり、価電子を含むバンドに空き準位がある、すなわち、価電子を含むバンドにフェルミ準位があるため、電圧印加により電子が注入され、価電子帯が完全に電子によって満たされると、強い電子相関が作用して、電子が局在化した状態となり、電圧印加型の金属−絶縁体転移（モット転移）が起こることを明らかにした。なお、図２（ａ）および図２（ｂ）において、Ｅ_Ｆ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。

（ＩＩ）多層構造の抵抗層を有するメモリセルにおける状態密度のシミュレーション
先端の半導体プロセスで用いられる物質材料として、Ｃｕ、Ｎｉ、およびＣｏとそれら酸化物とを用いて、多層構造の抵抗層を有するメモリセルを作製した。具体的には、電極として、銅電極を用い、ＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層を２つの上記電極の間に配置したセルの構造（図１（ｂ）を参照）について、第１原理計算により、各原子の状態密度を計算した。また、上記素子の構造において、銅電極における銅原子間の距離は、２．７７Åとした。また、銅電極の銅原子と、酸化物層のＣｏ原子との最短の原子間距離を２．７７Åとした。さらに、酸化物層におけるＣｏ原子とＮｉ原子との最短の原子間距離を２．９５Åとした（図３を参照）。

その結果、図４に示すように、上記酸化物層におけるＣｏＯ層では、全てのエネルギー領域に状態が存在した。これは、上記酸化物層におけるＣｏＯ層は、金属的であり、電気伝導性を有することを示している。

一方、上記酸化物層におけるＮｉＯ層では、価電子帯が電子で満たされておらず、波動関数が広がった状態と、状態の存在しないエネルギー領域、すなわち、エネルギーギャップと、該エネルギーギャップを介して、価電子帯の上に導電帯とが存在した。これは、上記酸化物層におけるＮｉＯ層は、低電圧の印加に対しては金属的で導電性を示し、より高電圧の印加に対して絶縁体的であり、電圧印加型の金属−絶縁体転移（モット転移）を起こし、さらに高電圧の印加に対しては、再び金属的となり、導電性を有するようになることを示している。つまり、上記モット転移状態は、さらに印加電圧を高くすると、エネルギーギャップを介して価電子帯の上にある導電帯に電子が流れ、電子間相関が弱まり、壊すことができる。これにより、上記ＮｉＯ層は、再び金属的となり、導電状態となる。

このことは、図示していないが、酸化物層の原子の電子波動関数の第１原理計算により、低電圧の印加では波動関数は広がっているが、より高電圧を印加すると、波動関数が局在し、また、その原子がスピンをもち、さらに高電圧を印加すると、再び波動関数は広がることを計算的に実証したことからも明らかである。

このように、上記酸化物層は金属性のＣｏＯ層の間に絶縁性のＮｉＯ層が配置される構造を有するが、酸化物層全体として見ると、上記酸化物層は、０．６ｅＶの有効エネルギーギャップをもつ絶縁体であることが分かった。なお、図４において、Ｅ_Ｆ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。

つまり、上記セルの構造のように、酸化物層を多層構造にすることにより、電極と酸化物層との界面層（図４ではＣｏＯ）は金属的でありながら、酸化物層全体（図４ではＣｏＯ／ＮｉＯ／ＣｏＯ）としては、電気絶縁性を有することが明らかとなった。

このようなセルの構造によれば、酸化物層の中心層（図４ではＮｉＯ層）がエネルギーギャップを有する。したがって、Ｃｕ電極間に電圧を印加すると、上記酸化物層に電子が注入される。上記酸化物層の中心層はエネルギーギャップを有するため、電圧を印加し、価電子帯が全て電子で充填されると、電子の流れが止められ、電子が局在化した状態となり、金属−絶縁体転移（モット転移）が誘起される。よって、このモット転移による極めて大きな抵抗変化率が得られる。

また、電極と酸化物層との界面が金属層（図４ではＣｏＯ層）であるため、酸化物層と電極との間での電子移動がスムーズである。よって、高速応答性が得られる。

なお、図示していないが、ＦｅＯ／ＮｉＯ／ＦｅＯ、ＦｅＯ／ＣｕＯ／ＦｅＯ、およびＣｏＯ／ＣｕＯ／ＣｏＯについて、ＣＭＤを用いた第１原理計算を行い、第１物質層および第２物質層が金属的であり、第３物質層が所定のエネルギーギャップをもち、モット転移を示す状態密度を得た。また、このモット転移は、１０^３個程度の電子が存在するだけで、起こりうる。

したがって、上記素子の構造によれば、高抵抗変化率と高速応答性との両方を示す不揮発性メモリセルが実現できる。また、上記素子の構造は、現在の半導体プロセスで用いられている物質を用いて、高抵抗変化率と高速応答性との両方を示す不揮発性メモリセルが実現できるとの利点がある。さらに、上記第１物質層および第２物質層として、上記ＣｏＯ層等の代わりに、導電性カーボンナノチューブを用いると、電子の注入や移動がさらにしやすくなり、高速性や微細化でさらに有利である。また、上記の通り、１０^３個程度の電子が存在するだけで、モット転移が起こるので、不揮発性メモリセルのセル構造を縦方向および横方向のいずれの方向にも３次元的に微細化を図ることができる。

このように、本発明者らは、本発明者らが提唱したＣＭＤ（Computational Material Design）を用いて第１原理計算を実行し、多層構造の電子の状態密度の計算結果を用いることにより、ＲｅＲＡＭのメカニズムを解明することができた。これにより、現在の半導体プロセスで用いられている物質で多層膜構造の酸化物層を形成すれば、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出した。本発明者らは、上記知見に基づき鋭意検討した結果、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、図５〜図９に基づき、詳細に説明する。

＜２．本発明にかかる不揮発性メモリセル＞
本実施形態にかかる不揮発性メモリセル１は、図５に示すように、電極１０（第１電極）、電極２０（第２電極）、および抵抗層３０を備えている。上記抵抗層３０は、上記電極１０と電極２０との両方に接しており、両電極（電極１０および電極２０）に挟まれた構造をしている。

上記電極１０および電極２０は、種々の材料によって形成することができる。具体的には、金属電極を用いることができる。より具体的には、Ｗ、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔｉ、Ｔａ、Ａｕ、Ｃｒ、Ｎｉ、ＣｕおよびＡｌからなる群より選ばれた少なくとも１種（単体金属または合金）からなる電極であることが好ましく、特にＣｕからなる電極であることが好ましい。また、上記電極１０および電極２０は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。上記バリアメタルとしては、例えば、Ｔｉ／ＴｉＮや、Ｔａ／ＴａＮを挙げることができる。さらに、上記電極１０と電極２０とは、同一であることが好ましいが、同一でなくてもよい。

また、上記電極１０および電極２０の膜厚は、特に限定されるものではないが、一般的には、１０ｎｍ〜５００ｎｍとすることが好ましい。

図５には図示していないが、電極１０は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、ＳＯＩ（Silicon on Insulator）基板、ＳｉＣ（Silicon carbide）基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のＬＳＩ技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。

以下、上記抵抗層３０について、詳細に説明する。

従来の不揮発性メモリセルは、図１（ａ）に示すように、抵抗層３００として、単体の金属酸化物からなる酸化物層を備えている。このような構成では、上記金属酸化物として、電極と酸化物層との間の電子移動をスムーズに行うことを可能にし、さらに、電圧または電流を印加したときに、抵抗値の変化が大きい金属酸化物を用いる必要がある。そのため、例えば、ＮｉＯのように電圧または電流を印加したときの抵抗値の変化は大きいが、界面での電子移動がスムーズに行えない金属酸化物を用いては、高速の不揮発性メモリセルを製造することができなかった。

それに対して、本実施形態における抵抗層３０は、（ａ）電子相関が弱い第１物質層および第２物質層の間に、第１物質層および第２物質層よりも電子相関が強い第３物質層が配置された多層構造、（ｂ）電子相関が弱い第１物質層と、該第１物質層よりも電子相関が強い第３物質層とからなる２層構造、（ｃ）導電性カーボンナノチューブからなる第１物質層および第２物質層の間に、遷移金属の酸化物を含有する第３物質層が配置された多層構造、および（ｄ）導電性カーボンナノチューブからなる第１物質層と、遷移金属の酸化物を含有する第３物質層とからなる２層構造のいずれかの構造を有している。

ここで、上記抵抗層３０の上記（ａ）〜（ｄ）の構造および上記（ａ）〜（ｄ）の構造を有する抵抗層３０を備える不揮発性メモリセルの製造方法について、それぞれ説明する。なお、以下、上記（ａ）の構造を有する抵抗層３０、上記（ｂ）の構造を有する抵抗層３０、上記（ｃ）の構造を有する抵抗層３０、および上記（ｄ）の構造を有する抵抗層３０を、それぞれ抵抗層３０ａ、抵抗層３０ｂ、抵抗層３０ｃ、および抵抗層３０ｄとも称する。

（ａ）抵抗層３０ａ
抵抗層３０ａは、電子相関が弱い第１物質層および第２物質層と、該第１物質層および第２物質層よりも電子相関が強い第３物質層とを含む多層構造を有している。図１（ｂ）に示すように、上記第３物質層は、上記第１物質層と第２物質層との間に配置されている。また、上記第３物質層は、異なる電圧印加値により異なる電気伝導性を有する層である。なお、「異なる電圧印加値により異なる電気伝導性を有する層」とは、該層に印加された電圧値によって、電気伝導性が異なる層ことを意味する。例えば、ある電圧を印加した場合には導電性であるが、それとは異なる電圧、具体的にはそれよりも高い電圧を印加すると、絶縁性となり、電圧の印加を停止してもその状態、すなわち絶縁性の状態が保たれる。一方、絶縁性の状態にある時に、さらに強い電圧を印加すると、再び導電性の状態となり、電圧の印加を停止してもその状態、すなわち導電性の状態が保たれる。このような特性を有する層を、異なる電圧印加値により異なる電気伝導性を有する層という。

具体的には、上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有している。すなわち、上記抵抗層３０ａは、遷移金属の酸化物を含有する３つの酸化物が積層された構造、換言すれば、酸化物多層膜からなる。また、上記第１物質層および第２物質層に含有される遷移金属の酸化物は、単体で、金属的であり、電気伝導性を有するものである。なお、本明細書において、「金属的」なる用語は、導体と置き換え可能に用いられるものであって、電気伝導率が比較的大きいことを意味するものである。

上記第１物質層および第２物質層に含有される遷移金属の酸化物としては、具体的には、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、Ｔａ、およびＨｆの酸化物、例えば、ＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯを挙げることができるが、本発明は、これらの金属酸化物に限定されるものでない。また、これらは単独で用いてもよいし、複数を組み合わせて用いてもよい。なお、上記第１物質層および第２物質層に含有される遷移金属の酸化物は、同一であってもよいし、異なっていてもよい。すなわち、上記第１物質層および第２物質層は、同一の組成の層であってもよいし、異なる組成の層であってもよい。

一方、上記第３物質層に含有される遷移金属の酸化物は、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起されるものである。また、さらに印加電圧を高くすると、モット転移が壊され、再び、金属的となるものである。つまり、上記第３物質層に含有される遷移金属の酸化物は、大きなエネルギーギャップを有するものである。本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう金属とは、上記「金属的」なる用語と同義で用いられるものである。

上記第３物質層に含有される遷移金属の酸化物としては、具体的には、Ｎｉ、Ｃｕ、およびＣｏの酸化物、例えば、ＮｉＯ、ＣｕＯ、およびＣｏＯを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、これらは単独で用いてもよいし、複数を組み合わせて用いてもよい。

抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１を製造する方法は、特に限定されるものではなく、従来公知の薄膜プロセスおよび微細加工プロセスを用いて製造することができる。例えば、まず、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成された電極１０の表面をＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。平坦化された電極１０上に、抵抗層３０ａの第１物質層、抵抗層３０ａの第３物質層、および抵抗層３０ａの第２物質層を順に、アトミックレイヤーデポジション（ＡＬＤ）やＭＯＣＶＤ（Metal Organic ChemicalVapor Deposition）等により形成し、積層させる。そして、上記第２物質層上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。上記工程を経ることにより、抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１を製造することができる。

ここでは、上記抵抗層３０ａとして、３層構造からなるものについて説明したが、本発明はこれに限定されるものではない。例えば、電気伝導性を有する物質を含有し、電極１０と接する層、電気伝導性を有する物質を含有し、電極２０と接する層、およびそれらの層の間に異なる電圧印加値により異なる電気伝導性を有する物質を含有する層を備え、抵抗層３０ａ全体として電気絶縁性を有する構造であり、電流または電圧の印加により抵抗が変化するものであれば、４層以上の多層構造によって構成されてもよい。

（ｂ）抵抗層３０ｂ
抵抗層３０ｂは、第１物質層と、第３物質層とからなる２層構造を有しており、上記第１物質層の電子相関は、上記第３物質層の電子相関よりも弱い。また、上記第３物質層は、上記抵抗層３０ａの第３物質層と同様に、異なる電圧印加値により異なる電気伝導性を有し、上記抵抗層３０ａの第３物質層として例示したものを同様に用いることができる。さらに、抵抗層３０ｂの第１物質層は、上記抵抗層３０ａの第１物質層および第２物質層と同様のものを用いることができる。また、抵抗層３０ｂにおける第１物質層と第３物質層との位置関係は、上記抵抗層３０ａにおける第１物質層と第３物質層との位置関係および第２物質層と第３物質層との位置関係のいずれであってもよい。

また、抵抗層３０として上記抵抗層３０ｂを備える不揮発性メモリセル１は、上記抵抗層３０ａを備える不揮発性メモリセル１と同様の方法により製造することができる。すなわち、上記抵抗層３０ａを備える不揮発性メモリセル１の製造方法において、第１物質層および第２物質層のいずれか一方のみを形成すればよい。

（ｃ）抵抗層３０ｃ
上記抵抗層３０ｃは、図６に示すように、遷移金属の酸化物を含有する酸化物層３３（第３物質層）を、導電性カーボンナノチューブからなる層３１（第１物質層）および導電性カーボンナノチューブからなる層３２（第２物質層）で挟持した構造を有する。上記導電性カーボンナノチューブとしては、単層カーボンナノチューブおよび多層カーボンナノチューブのいずれを用いてもよい。すなわち、抵抗層３０として抵抗層３０ｃを備える不揮発性メモリセル１では、遷移金属の酸化物を含有する酸化物層３３と、電極１０および電極２０のそれぞれとが、導電性カーボンナノチューブで接続された構造である。導電性カーボンナノチューブは、金属的であり、バリスティック伝導性を示す。また、銅よりも大きい電気伝導性を有するという特性を有する。また、導電性カーボンナノチューブの先端は非常に細いため、印加電圧が低くても、その先端から電子が放出されやすい。それゆえ、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間での電子移動をスムーズに行うことができる。また、導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２と酸化物層３３との間の電子の注入および移動がスムーズに行えるため、抵抗層３０として、抵抗層３０ａや抵抗層３０ｂを備える場合よりも、より高速かつ低電圧で駆動できる。

遷移金属の酸化物を含有する酸化物層３３と電極１０または電極２０とを接続する導電性カーボンナノチューブの数、すなわち、導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２を構成する導電性カーボンナノチューブの数は特に限定されないが、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間での電子移動をスムーズにする観点から、複数の導電性カーボンナノチューブからなる束で接続することが好ましい。これにより、接続歩留まりを極めて大きく向上させることができる。

また、電極１０と導電性カーボンナノチューブからなる層３１および電極２０と導電性カーボンナノチューブからなる層３２との間に、ＦｅやＮｉ等の触媒金属の層が設けられていてもよい。このような触媒金属の層を設けることにより、上記電極１０または電極２０上に導電性カーボンナノチューブを安定かつ容易に成長させることができる。

また、抵抗層３０ｃの上記酸化物層３３に含有される遷移金属の酸化物には、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起され、さらに印加電圧を高くすると、モット転移が壊され、再び、金属的となるものが用いられる。具体的には、Ｎｉ、Ｃｕ、Ｃｏ、およびＦｅの酸化物、例えばＮｉＯ、ＣｕＯ、ＣｏＯ、およびＦｅＯを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、その電子状態において特徴的な構造をもつ金属酸化物、または金属窒化物を用いてもよい。これら金属酸化物または金属窒化物は、単独で用いてもよいし、複数を組み合わせて用いてもよい。

抵抗層３０として上記抵抗層３０ｃを備える不揮発性メモリセル１を製造する方法は、特に限定されるものではないが、例えば、プラズマＣＶＤ法等を用いて、電極１０および電極２０と、上記酸化物層３３とを導電性カーボンナノチューブ、好ましくは、導電性カーボンナノチューブの束で接続することによって製造することができる。

より具体的には、次の方法により製造することができる。図６に示すように、まず、上記電極１０上に絶縁膜層４６に設ける。該絶縁膜層４６にビアホール３４（第１のビアホール）を形成させる。該ビアホール３４の内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により該導電性カーボンナノチューブの先端を研磨し、平坦化させる。これにより、電極１０上に、導電性カーボンナノチューブからなる層３１（第１物質層）を形成できる。次に、該導電性カーボンナノチューブからなる層３１の上に、遷移金属の単一の酸化物を含有する酸化物層３３（第３物質層）を形成させる。さらに、上記酸化物層３３の上に、絶縁膜層４７を設ける。該絶縁膜層４７にビアホール３５（第２のビアホール）を形成させる。該ビアホール３５の内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端を研磨し、平坦化させる。これにより、上記酸化物層３３の上に、導電性カーボンナノチューブからなる層３２（第２物質層）を形成できる。さらに、上記導電性カーボンナノチューブからなる層３２上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成する。以上の工程を経ることにより、抵抗層３０として上記抵抗層３０ｃを備える不揮発性メモリセル１を製造することができる。

なお、図６では、該導電性カーボンナノチューブからなる層３１は、ビアホール３５内に形成されているが、図８に示すように、コンタクトホール３６内に形成させる構成としてもよい。コンタクトホール内やビアホール内に導電性カーボンナノチューブを用いたセルは非常に微細化設計ができるので、高集積化に非常に有利である。

（ｄ）抵抗層３０ｄ
上記抵抗層３０ｄは、図７に示すように、導電性カーボンナノチューブからなる層３１（第１物質層）と、遷移金属の酸化物を含有する酸化物層３３（第３物質層）とからなる２層構造を形成している。上記導電性カーボンナノチューブからなる層３１は、導電性カーボンナノチューブからなり、上記抵抗層３０ｃの導電性カーボンナノチューブからなる層３１および導電性カーボンナノチューブからなる層３２と同一のものを用いることができる。また、上記酸化物層３３は、上記抵抗層３０ｃの酸化物層３３と同一のものを用いることができる。また、図７において、導電性カーボンナノチューブからなる層３１は、酸化物層３３の下に位置しているが、上記導電性カーボンナノチューブからなる層３１は、酸化物層３３の上に位置していてもよい。

また、抵抗層３０として抵抗層３０ｄを備える不揮発性メモリセル１は、上記抵抗層３０ｃを備える不揮発性メモリセル１と同様の方法により、製造することができる。すなわち、図７に示すように、抵抗層３０ｃを備える不揮発性メモリセル１における導電性カーボンナノチューブからなる層３１のみを形成する構成とすればよい。なお、図７では、抵抗層３０ｃを備える不揮発性メモリセル１における導電性カーボンナノチューブからなる層３１のみを形成する構成が記載されているが、導電性カーボンナノチューブからなる層３２のみを形成する構成としてもよい。また、導電性カーボンナノチューブからなる層３１（第１物質層）は、図８に示すように、ビアホール３４内に形成せず、コンタクトホール３６（第１のコンタクトホール）内に形成させてもよい。

さらに、図６および図７では、電極１０の下に埋め込み金属４０が設けられているが、埋め込み金属４０は必須のものではなく、図８に示すように、埋め込み金属４０を備えない構成としてもよい。

本実施形態にかかる不揮発性メモリセル１では、上記抵抗層３０ａ〜３０ｄのいずれの形態の抵抗層３０を備えていてもよい。上記抵抗層３０が、上記抵抗層３０ａ〜３０ｄのいずれであっても、その層厚は、特に限定されるものではない。一般的には、１ｎｍ〜５０ｎｍとすることが好ましい。

上記構成によれば、電極との界面層、すなわち上記第１物質層および第２物質層と電極との界面層は、金属的でありながら、抵抗層３０全体としては電圧印加により絶縁体的な性質を示す。よって、抵抗層３０と電極１０および電極２０との間の電子移動がスムーズである。また、抵抗層３０の中心層、すなわち第３物質層はエネルギーギャップを有するため、電圧を印加したときに、大きな抵抗変化率を示す。

つまり、不揮発性メモリセル１において、電極１０と電極２０とに電流あるいは電圧を印加することにより、抵抗層３０と電極１０および電極２０との間の電子移動がスムーズに行われる。また、第３物質層は大きなエネルギーギャップを有するため、抵抗層３０の抵抗が大きく変化する。そして、大きく変化した抵抗値が保持されることで、不揮発性メモリセルとしての機能を実現することができる。このように、不揮発性メモリセル１は、高速応答性を有し、かつ、高抵抗変化率を示す。このような高速応答性と高抵抗変化率との両方を有することは、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル１では、現在の半導体プロセスで用いられている物質を用いて抵抗層が形成されている。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。

不揮発性メモリセル１において、抵抗層３０の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、抵抗層３０の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、ＣＭＯＳ ＬＳＩプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、１μ秒間以下で書き込み、読み出し可能であることが好ましく、１００ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、１００ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル１をＤＲＡＭに代用することが可能となる。

＜３．本発明にかかる抵抗可変型不揮発性メモリ装置＞
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムＬＳＩのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。

本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをＭＯＳ ＦＥＴを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置についてより具体的に説明する。

本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、複数のトランジスタ４（スイッチング素子）が設けられた基板と、該基板上に設けられた複数の電極１０および電極２０と、複数の電極１０と電極２０との間に配置された抵抗層３０とを備えている。つまり、抵抗可変型不揮発性メモリ装置３は、基板上に、複数のトランジスタ４と、複数の不揮発性メモリセル１とが設けられた構造を有する（図６〜図８を参照）。

上記複数の電極１０または電極２０は、複数のトランジスタ４と電気的に接続されて構成されている。つまり、図９に示すように、各不揮発性メモリセル１は、各トランジスタ４と電気的に接続されている。また、複数のトランジスタ４は、それぞれワード線５０と接続されている。一方、複数の不揮発性メモリセル１は、それぞれビット線５１に接続されている。

上記構成によれば、電極１０と電極２０との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線５１のうちのＢ_ｎと、複数のワード線５０のうちのＷ_ｎとを選択することによって、（Ｂ_ｎ，Ｗ_ｎ）の不揮発性メモリセル１への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。

上記トランジスタ４は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、ＭＯＳトランジスタを好適に用いることができる。

なお、電極１０、電極２０、並びに抵抗層３０については、＜２．本発明にかかる不揮発性メモリセル＞で説明したものと同一であるので、ここでは説明を省略する。

本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を形成することにより製造することができる。ここで、本実施形態にかかる抵抗可変型不揮発性メモリ装置３の製造方法について、上記抵抗層３０として抵抗層３０ａを備える場合と、抵抗層３０ｃを備える場合とに分けて具体的に説明する。なお、上記抵抗層３０として抵抗層３０ｂおよび抵抗層３０ｄを備える場合については、それぞれ、抵抗層３０ａおよび抵抗層３０ｃを備える場合と原理的に同一の方法で製造できるため、ここではその説明を省略する。

（Ｉ）抵抗層３０として抵抗層３０ａを備える場合
複数のトランジスタ４（スイッチング素子）がアレイ状に設けられた基板上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。次に、電極１０の表面をＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。そして、平坦化された電極１０上に、抵抗層３０の第１物質層、抵抗層３０の第３物質層、および抵抗層３０の第２物質層を順に、アトミックレイヤーデポジション（Atomic Layer Deposition；ＡＬＤ）やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等により形成し、積層させる。そして、上記第２物質層上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。上記工程を経ることにより、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、抵抗層３０として抵抗層３０ａを備える不揮発性メモリセル１が集積化された抵抗可変型不揮発性メモリ装置３を製造することができる。

なお、上記電極１０および電極２０として、Ｃｕ電極を用いる場合、上記抵抗層３０の第２物質層を積層した後、上記微細形状の加工を行い、上記電極２０を形成すればよい。

（ＩＩ）抵抗層３０として抵抗層３０ｃを備える場合
複数のトランジスタ４（スイッチング素子）がアレイ状に設けられた基板上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。上記電極１０上に絶縁膜層に設ける。該絶縁膜層にビアホールを形成させる。該ビアホールの内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端と上記絶縁膜層とを研磨し、平坦化させる。これにより、電極１０上に、導電性カーボンナノチューブからなる層（第１物質層）を形成できる。次に、該第１物質層の上に、遷移金属の単一の酸化物を含有する酸化物層（第３物質層）を形成させる。さらに、上記酸化物層の上に、絶縁膜層を設ける。該絶縁膜層にビアホールを形成させる。該ビアホールの内部で、プラズマＣＶＤ法等により導電性カーボンナノチューブを成長させる。次に、ＣＭＰ法により導電性カーボンナノチューブの先端と上記絶縁膜層とを研磨し、平坦化させる。これにより、上記酸化物層の上に、導電性カーボンナノチューブからなる層（第２物質層）を形成できる。さらに、上記第２物質層上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。上記工程を経ることにより、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、抵抗層３０として抵抗層３０ｃを備える不揮発性メモリセル１を集積化させた抵抗可変型不揮発性メモリ装置３を製造することができる（図６を参照）。

本実施形態にかかる抵抗可変型不揮発性メモリ装置３への書き込みおよび読み出しは、印加する電圧または電流の大きさを変更することにより行うことができる。例えば、電極１０に対して電極２０にプラスの電圧を印加することにより、書き込みを行い、電極１０に対して電極２０にマイナスの電圧を印加することにより、消去を行う構成とすることができる。また、読み出しについては、書き込みや消去の際の電圧よりも十分に小さい電圧、例えば、書き込みや消去の際の電圧の１／１００〜１／２の電圧を印加したときの電流の変化を検出することによって、行うことができる。上記電流の変化を検出する方法は、特に限定されるものではないが、例えば、各不揮発性メモリセル１と参照抵抗との差分を検出する方法などを用いることができる。なお、上記参照抵抗として、抵抗可変型不揮発性メモリを構成する不揮発性メモリセル１の１つを用いることができる。また、上記参照抵抗は、読み出しを行う不揮発性メモリセル１の近傍に位置する素子を選択することが好ましい。これにより、ウェハー内の抵抗特性のばらつきに対して、読み出し信号への影響を低減することができる。

本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。また、したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。

なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。

以上のように、本発明では、抵抗層が、電子相関が強い物質層を、該物質層よりも電子相関が弱い２つの物質層、または導電性カーボンナノチューブからなる２つの物質層によって挟持する構造を有しているため、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。

図１は、従来技術の不揮発性メモリセルの構造（ａ）、および本発明の一実施形態にかかる不揮発性メモリセルの構造（ｂ）を模式的に示す図である。 図２は、第１原理計算により計算した３層構造のＣｏＯ単体（ａ）および３層構造のＮｉＯ単体（ｂ）の状態密度を示す図である。 図３は、本発明の一実施形態にかかる不揮発性メモリセルの構造を模式的に示す図である。 図４は、第１原理計算により計算した、図３の不揮発性メモリセルの状態密度を示す図である。 図５は、本発明の一実施形態にかかる不揮発性メモリセルの断面図である。 図６は、本発明の別の実施形態にかかる不揮発性メモリセルの構造を模式的に示す図である。 図７は、本発明の別の実施形態にかかる不揮発性メモリセルの構造を模式的に示す図である。 図８は、本発明の別の実施形態にかかる不揮発性メモリセルの構造を模式的に示す図である。 図９は、本発明の一実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す図である。

符号の説明

１ 不揮発性メモリセル
２ 基板
３ 抵抗可変型不揮発性メモリ装置
４ トランジスタ
１０ 電極（第１電極）
２０ 電極（第２電極）
３０ 抵抗層
３０ａ 抵抗層
３０ｂ 抵抗層
３０ｃ 抵抗層
３０ｄ 抵抗層
３１ 導電性カーボンナノチューブからなる層（第１物質層）
３２ 導電性カーボンナノチューブ（第２物質層）
３３ 酸化物層（第３物質層）
３４ ビアホール（第１のビアホール）
３５ ビアホール（第２のビアホール）
３６ コンタクトホール（第１のコンタクトホール）
４０ 埋め込み金属
４１ ＭＯＳゲート
４２ ＭＯＳソース
４３ ＭＯＳドレイン
４４ 絶縁膜層
４５ 絶縁膜層
４６ 絶縁膜層
４７ 絶縁膜層
４８ 絶縁膜層
４９ 絶縁膜層

Claims (9)

1. 第１電極と第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層は電子相関の弱いエネルギーギャップを有する金属的な第１物質層および第２物質層と電子相関の強いエネルギーギャップを有する絶縁体的な第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第１電極と前記第２電極との間に電流あるいは電圧を印加することで、前記第３物質層が金属−絶縁体転移（モット転移）を起こすことを特徴とする不揮発性メモリセル。
2. 上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有することを特徴とする請求項１に記載の不揮発性メモリセル。
3. 上記第１物質層および第２物質層はＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする請求項１に記載の不揮発性メモリセル。
4. 上記第３物質層はＮｉＯまたはＣｕＯを含有することを特徴とする請求項１に記載の不揮発性メモリセル。
5. 第１電極と、第２電極と、該第１電極と第２電極との間に配置された抵抗層と、を備え、上記抵抗層電子相関の弱いエネルギーギャップを有する金属的な第１物質層および第２物質層と電子相関の強いエネルギーギャップを有する絶縁体的な第３物質層を含み、上記第３物質層は、上記第１物質層と第２物質層との間に配置されており、上記第１物質層および第２物質層は、導電性カーボンナノチューブからなり、上記第３物質層は遷移金属の酸化物を含有し、上記第１電極と第２電極との間に電流あるいは電圧を印加することで、前記第３物質層が金属−絶縁体転移（モット転移）を起こすことを特徴とする不揮発性メモリセル。
6. 上記第１電極と上記第３物質層との間、および上記第３物質層と上記第２電極との間のそれぞれにはビアホールまたはコンタクトホールが形成されており、該ビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層および第２物質層が形成されていることを特徴とする請求項５に記載の不揮発性メモリセル。
7. 上記第３物質層はＮｉＯ、ＣｕＯ、およびＣｏＯからなる群より選択される少なくとも１つの酸化物を含有することを特徴とする請求項５または６に記載の不揮発性メモリセル。
8. 請求項１〜７のいずれか１項に記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
9. 第１電極上に、導電性カーボンナノチューブからなる電子相関が弱くエネルギーギャップを有する金属的な第１物質層を形成させる第１工程と、上記第１物質層上に、遷移金属の酸化物を含有する電子相関が強くエネルギーギャップを有する絶縁体的な第３物質層を形成させる第２工程と、上記第３物質層上に、導電性カーボンナノチューブからなる電子相関が弱くエネルギーギャップを有する金属的な第２物質層を形成させる第３工程とを含み、上記第１工程は、上記第１電極上に絶縁膜層に設け、該絶縁膜層に第１のビアホールまたはコンタクトホールを形成させ、該第１のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第１物質層を形成させる工程であり、上記第３工程は、上記第３物質層上に絶縁膜層を設け、該絶縁膜層に第２のビアホールまたはコンタクトホールを形成させ、該第２のビアホールまたはコンタクトホールの内部で、導電性カーボンナノチューブを成長させることによって、上記第２物質層を形成させる工程であることを特徴とする不揮発性メモリセルの製造方法。

Images