CN104813471B - 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构 - Google Patents

用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构 Download PDF

Info

Publication number
CN104813471B
CN104813471B CN201380060858.0A CN201380060858A CN104813471B CN 104813471 B CN104813471 B CN 104813471B CN 201380060858 A CN201380060858 A CN 201380060858A CN 104813471 B CN104813471 B CN 104813471B
Authority
CN
China
Prior art keywords
memory
conductive oxide
layer
coram
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380060858.0A
Other languages
English (en)
Other versions
CN104813471A (zh
Inventor
E·V·卡尔波夫
B·S·多伊尔
U·沙阿
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104813471A publication Critical patent/CN104813471A/zh
Application granted granted Critical
Publication of CN104813471B publication Critical patent/CN104813471B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述了用于金属‑导电氧化物‑金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构。例如，存储器阵列包括衬底。多条水平字线设置在所述衬底上方的平面中。多条垂直位线设置在所述衬底上方并且被插入有所述多条水平字线，以在所述多条水平字线中的水平字线与所述多条垂直位线中的垂直位线之间提供多个交叉点。多个存储器元件设置在所述衬底上方的所述平面中，一个存储器元件设置在所述交叉点的对应的字线与位线之间的每个交叉点处。

Description

用于金属-导电氧化物-金属(MCOM)存储器元件的垂直交叉点 嵌入式存储器架构
技术领域
本发明的实施例在存储器器件的领域中，并且具体而言，在用于金属-导电氧化物-金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构的领域中。
背景技术
在过去的几十年里，集成电路中的特征的缩放已经是不断成长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够增大半导体芯片的有效不动产上的功能单元的密度。例如，缩小晶体管尺寸允许芯片上包含的存储器或逻辑设备的数量增加，实现具有更大的容量的产品的制造。然而，对于越来越大容量的驱动并不是没有问题。对每个器件的性能进行最优化的必要性变得越发显著。
嵌入式SRAM和DRAM存在非易失性和软错误率的问题，而嵌入式FLASH存储器在制造期间需要附加的掩膜层或处理步骤，需要高电压进行编程，并且存在耐用性和可靠性的问题。被称为RRAM/ReRAM的基于电阻变化的非易失性存储器通常在大于1V的电压下进行操作，通常需要高压(＞1V)形成步骤来形成细丝，并且通常具有限制读取性能的高电阻值。对于低电压非易失性嵌入式应用，小于1V并且与CMOS逻辑工艺兼容的操作电压是期望的或者是有利的。
因此，在非易失性器件的制造和操作领域中仍然需要显著的改进。
附图说明
图1A示出了第一常规的水平堆叠交叉点存储器阵列的角度三维视图；
图1B示出了第二常规的水平堆叠交叉点存储器阵列的角度三维视图；
图2A-2C示出了根据本发明的实施例的在制造具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的方法中的关键制造操作的角度三维视图；
图3示出了根据本发明的实施例的具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的角度三维视图；
图4A示出了常规的两存储器层水平堆叠的交叉点存储器阵列的角度三维视图；
图4B示出了根据本发明的实施例的具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的角度三维视图；
图5A-5K示出了根据本发明的实施例的在制造具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的方法中的各种制造操作的角度三维视图；
图6示出了根据本发明的实施例的垂直交叉点阵列的一部分，其显示了水平字线(WL)、垂直位线(BL)以及在水平字线(WL)和垂直位线(BL)的交叉点处的存储器/选择器器件的关键特征；
图7示出了根据本发明的实施例的表示基于阴离子的金属-导电氧化物-金属(MCOM)存储器元件的状态变化的操作示意图；
图8示出了根据本发明的实施例的通过改变导电氧化物层中的氧空位的浓度而感生的导电氧化物层中的电阻变化的示意性表示；
图9示出了根据本发明的实施例的表示基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件的状态变化的操作示意图；
图10示出了根据本发明的实施例的通过使用具有LixCoO2组分的材料的示例来改变导电氧化物层中的阳离子空位的浓度而感生的基于阳离子的导电氧化物层中的电阻变化的示意性表示；
图11示出了根据本发明的实施例的包括金属-导电氧化物-金属(MCOM)存储器元件的存储器位单元的示意图；
图12示出了根据本发明的实施例的电子系统的框图；以及
图13示出了根据本发明的一种实施方式的计算设备。
具体实施方式
描述了用于金属-导电氧化物-金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构。在以下描述中，阐述了大量的具体细节，例如具体存储器元件阵列和导电氧化物材料方案(regime)，以提供对本发明的实施例的深入理解。对本领域技术人员来说将显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其它实例中，为了不非必要地使本发明的实施例难以理解，没有详细描述诸如完整的集成电路设计布局之类的公知的特征。此外，应该理解的是，附图中所示的各种实施例是说明性的表示，并且未必是按比例绘制的。
一个或多个实施例涉及垂直交叉点嵌入式存储器架构。这种实施例可以具有用于交叉点存储器、嵌入式存储器、存储器、存储器阵列、电阻变化RAM、RRAM、基于选择器的存储器中的一个或多个的应用。本文所描述的一个或多个实施例涉及使用低电压嵌入式存储器的结构或方法。存储器基于导电氧化物和电极堆叠体。在一个或多个实施例中，阵列中的每个存储器元件的结构架构基于无结点布置，因为在存储器堆叠体的功能元件中未使用非导电层。更具体地，在实施例中，实施金属-导电氧化物-金属(MCOM)结构以制造例如基于电阻变化存储器(通常被称为RRAM)的架构，而不是基于金属-电介质(绝缘)氧化物-金属(MIM)的结构。后一种类型通常用于现有技术的RRAM器件。例如，常规的RRAM器件可以基于金属-HfOx-金属结构。
诸如自旋转移矩存储器(STTM)或相变存储器(PCM)的基于电阻变化的非易失性存储器元件可以作为嵌入式存储器阵列而被并入。由于存储器层可以堆叠在彼此的顶部，因此如果基于薄膜的选择器元件与存储器元件串联放置在位线与字线的每个交叉部分处，则可以显著增大这种阵列的密度(例如，单元大小减小至低于4F2)。然而，这种多层阵列通常与高成本相关联。
为了示出本文中的概念，图1A和图1B分别示出了常规的水平堆叠交叉点存储器阵列100A和100B的角度三维视图。阵列100A和100B基于需要2N次图案化操作的N层。在第一示例中，图1A的阵列100A包括一层存储器元件，并且其制造包含两次图案化操作。阵列100A包括水平字线102A、水平位线104A以及位于水平字线102A与水平位线104A之间的存储器元件106A。此外，选择器108A设置在水平字线102A和水平位线104A下方。在第二示例中，图1B的阵列100B包括两层存储器元件，并且其制造包含四次图案化操作。阵列100B包括水平字线102B、两层水平位线104B以及位于水平字线102B与水平位线104B之间的两层存储器元件106B。另外，选择器108B设置在水平字线102B和水平位线104B下方。
与图1A和图1B的阵列相比，根据本发明的一个或多个实施例，本文所描述的是制造垂直交叉点阵列的架构和过程。阵列可以基于薄膜选择器和电阻变化存储器。架构的垂直性质允许使用比现有技术的交叉点阵列更少的图案化步骤来制造多层阵列。例如，在一个实施例中，与2N次图案化操作相比使用了两次图案化操作，其中N为存储器层的数量。
作为总体概述，图2A-2C示出了根据本发明的实施例的在制造具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的方法中的关键制造操作的角度三维视图。参考图2A，材料堆叠体200包括第一金属层202、氧化物或氮化物绝缘体层204、以及第二金属层206。参考图2B，使用第一光刻和蚀刻操作来形成水平字线208。然后(未示出)，执行有源氧化物沉积、选择器层沉积和氧化物填充过程，如下面结合图5A-5K更详细描述的。参考图2C，执行第二光刻和蚀刻操作以形成过孔。利用金属填充过孔，以形成垂直位线210。要理解，可以重复上述操作以另外制造包括额外的存储器元件层的层。
作为通过以上制造方法得到的结构的示例，图3示出了根据本发明的实施例的具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的角度三维视图。参考图3，垂直CORAM交叉点阵列300由共同的(第二)光刻和蚀刻工艺来制造，以分别将用于水平字线的第一层304和第二层306的垂直位线302图案化。注意，第一图案化步骤用于将两个水平字线304和306图案化。还示出了存储器层308和开关层310。在一个实施例中，存储器层308为导电氧化物材料层，而开关层310为(例如)非导电氧化物材料或硫族化物层(例如，基于S2-、Se2-或Te2-等的层)的非导电或绝缘层。
在实施例中，相对于嵌入式存储器的制造，诸如图3的阵列300之类的垂直交叉点阵列的优势包括整体较低的位线电阻。由于位线较短，因此较低的位线电阻能够产生较低的所需操作电压。在一个实施例中，由于不需要将位线从每个存储器层布线到下层硅衬底，因此可以在垂直交叉点架构中获得较短的位线(并且因此获得较低电阻位线)。作为示例，图4A示出了常规的两存储器层水平堆叠交叉点存储器阵列的角度三维视图。参考图4A，阵列400A包括用于水平字线404和406的线路402。包括用于水平位线410的附加线路408。
相比之下，在实施例中，可以形成位线以直接接触下层硅衬底或层。作为示例，图4B示出了根据本发明的实施例的具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的角度三维视图。参考图4B，垂直交叉点阵列400B包括用于水平字线454、456的线路452。然而，用于垂直位线460的接触部458直接形成到下层衬底(衬底未示出)上。
对于制造诸如阵列300的垂直交叉点阵列的方法的更具体的视图，图5A-5K示出了根据本发明的实施例的在制造具有导电氧化物随机存取存储器(CORAM)类型存储器元件的垂直交叉点阵列的方法中的各种制造操作的角度三维视图。
参考图5A，材料堆叠体500包括第一金属层502、氧化物或氮化物绝缘体层504、以及第二金属层506。如图5A的截面图所示，抗蚀层和/或硬掩膜层508形成并图案化在堆叠体500上。然后可以执行蚀刻工艺以蚀刻堆叠体500的至少一部分，如图5B所示。参考图5B，在实施例中，可以使用ICP/ECR等离子体源和基于Cl2/Ar的化学物质来蚀刻金属层506。在一个这种实施例中，使用高功率执行金属蚀刻以确保垂直性，然后使用低功率执行金属蚀刻以对氧化物更有选择性(例如，对层504更有选择性)。在实施例中，可以使用CxFy或CxHyFz/Ar/O2化学物质来蚀刻氧化物或氮化物绝缘体层504，以对顶部和底部金属层502和504具有选择性。注意，尽管O2对于金属的选择性可能是理想的，但O2可以使抗蚀层508被腐蚀，并且因此可以在无氧或O2非常少的情况下执行蚀刻。在一个实施例中，可以使用与金属层506所使用的相同的蚀刻来蚀刻金属层502。替代地，在另一个实施例中，可以使用CF4/CI2化学物质的组合来蚀刻金属层，以便不对中间绝缘体层504建立过多的选择性。后一种方法可以用于防止紧邻氧化物上方和下方(例如，位置510处)的金属的不必要的底切。在具体实施例中，使用高功率等离子进行最终蚀刻。用于完成堆叠体500的蚀刻的化学物质可以取决于直接位于金属层502下方的材料(在图5C中示出)的性质。要理解，堆叠体500在图5B中被示出为仅部分被蚀刻，但在下一个处理操作之前最终完成该蚀刻。
参考图5C，在完成堆叠体500的蚀刻之后，下层衬底或材料层512被暴露。形成导电氧化物(存储器层)514，并且与所产生的结构共形地形成非导电选择器层516。在一个实施例中，可以通过经由对金属层502和506的部分的氧化所产生的消耗来形成导电氧化物层514，如图5C中所示。然而，在替代的实施例中，可以通过留下连续膜的非选择性沉积来形成导电氧化物层514，或者通过在金属层502和506的多个暴露的部分上而不是在绝缘体层504上选择性沉积金属氧化物材料来形成导电氧化物层514。在实施例中，非导电选择器层516由如上所述的硫族化物材料形成，或者由诸如非导电氧化物的其它绝缘材料形成。在具体实施例中，包括非导电选择器层516以最终使一个存储器单元与另一个存储器单元隔离。
参考图5D，蚀刻选择器层516，以留下仅保留在图5C的结构的侧壁上的材料。然后将金属层518沉积在图5D的结构上，如图5E所示。参考图5F，例如通过化学机械抛光来将金属层518平面化，以重新暴露图5D的结构的最上层。然后执行光刻工艺以在图5F的结构上方提供图案化的抗蚀剂或硬掩膜520，如图5G所示。在一个实施例中，与图5A的光刻图案化的方向正交地执行图5G的光刻图案化。参考图5H，使用图案化的抗蚀剂或硬掩膜520作为掩膜来蚀刻图5G的结构，以暴露下层衬底或材料层512的部分。在一个这种实施例中，对所暴露的绝缘层有选择地蚀刻金属层518例如，使用基于Cl2、HBr、Ar的等离子体来蚀刻金属层518。注意，由于蚀刻工艺是消减金属蚀刻工艺，因此必需小心地通过例如使用精细的过蚀刻工艺来去除侧壁的细脉(stringer)。
参考图5I，去除图案化的抗蚀剂或硬掩膜520以暴露图案化的金属层518。然后在图5I的结构上形成电介质层522，如图5J所示。参考图5K，例如通过化学机械抛光来将电介质层522平面化，以提供具有隔离的存储器元件的垂直交叉点阵列。图5K包括顶视图和穿过电介质层522截取的截面图(1)以及穿过金属层518截取的截面图(2)。为了帮助说明，图6示出了根据本发明的实施例的垂直交叉点阵列的一部分600，其显示了水平字线(WL)、垂直位线(BL)以及位于水平字线(WL)和垂直位线(BL)的交叉点处的存储器/选择器器件的关键特征。参考图6，因此在垂直位线和水平字线的每个x-部分处提供了选择器和存储器元件的有源层。
可以通过物理分析来检测本文中的实施例的特征。例如，扫描电子显微镜(SEM)可以用于确定位线是否垂直以及薄膜选择器和薄膜存储器元件是否都位于垂直位线和水平字线的截面处。透射电子显微镜(TEM)可以用于确定隔离的薄膜选择器和薄膜存储器元件是否位于垂直位线和水平字线的截面处。本文中相对于现有技术的电阻器件所描述的一个或多个实施例的不同之处的其中之一在于：存储器元件的堆叠体中的所有层由导电薄膜组成。作为结果，所产生的电阻存储器元件的器件结构与膜的至少其中之一为绝缘体和/或电介质膜的现有技术器件不同。对于常规器件中的这种膜，电阻率比金属或金属化合物的电阻率高出许多个数量级并且在低场下直到器件形成之前本质上是不可测量的。然而，在本文描述的实施例中，由于存储器元件中的所有层均为导体，因此该布置能够实现以下中的一个或多个：(1)低电压操作，例如，小于1伏的操作；(2)消除了对现有技术RRAM所需的通常被称为形成电压的一次高电压的需要；以及(3)可以在具有MCOM结构的存储器器件的操作中提供快速读取的低电阻(例如，由于所有部件均为导体)。
在一方面中，上述垂直交叉点阵列的个体存储器元件可以是基于阴离子的导电氧化物存储器元件。例如，图7示出了根据本发明的实施例的表示基于阴离子的金属-导电氧化物-金属(MCOM)存储器元件的状态变化的操作示意图。参考图7，存储器元件700包括电极/导电氧化物/电极材料堆叠体。存储器元件700可以从较不导电状态(1)开始，其中导电氧化物层处于较不导电状态704A。可以施加诸如正偏置(2)的持续时间的电脉冲，以提供处于较导电状态(3)的存储器元件700，其中导电氧化物层处于较导电状态704B。可以施加诸如负偏置(4)的持续时间的电脉冲，以再次提供具有较不导电状态(1)的存储器元件700。因此，电脉冲可以用于改变存储器元件700的电阻。
像这样，在实施例中，存储器元件包括夹在两个电极之间的基于阴离子的导电氧化物层。在一些实施例中，低场中的导电氧化物层的电阻率(读取器件时)处于金属化合物(例如，TiAlN)的导电膜的所发现的典型范围内。例如，在具体实施例中，当在低场下进行测量时，这种层的电阻率大约在0.1Ohm cm-10kOhm cm范围内。根据存储器元件的大小来调整膜的电阻率，以获得处于与快速读取兼容的范围内的最终电阻值。在一些实施例中，高场中的导电氧化物层的电阻率(写入器件时)处于金属(如Ti)的导电膜的所发现的典型范围内，因为该材料方案中的电传导具有高电子和离子电流分量。例如，在具体实施例中，在高场下，这种层的电阻率大约在10μOhm cm-1mOhm cm的范围内(针对堆叠体中使用的具体厚度测量)。可以通过如下方式调整导电氧化物层的成分：导电氧化物层的成分的小变化引起电阻的大变化。在一些实施例中，例如，当注入/提取的电荷在导电氧化物层中在更多与更少电阻相构造之间产生相变时，由于莫特转变而发生电阻变化。在其它实施例中，可以通过改变导电氧化物层中的氧空位的浓度来引起电阻变化。
作为一种方法的示例，图8示出了根据本发明的实施例的通过改变导电氧化物层的氧空位的浓度而引起的基于阴离子的导电氧化物层中的电阻变化的示意性表示。参考图8，存储器元件800被示出为沉积态(A)。存储器元件包括位于钯(Pd)电极802与钨(W)电极806之间的导电氧化物层804。氧原子和氧空位可以如(A)中所示的那样分布。参考图8的(B)，在施加正偏置时，可以使存储器元件800较导电。在该状态下，氧原子迁移至电极806，而空位保持遍布层804。参考图8的(C)，在施加负偏置时，可以使存储器元件较不导电。在该状态下，氧原子更均匀地分布在整个层804中。因此，在实施例中，修改导电氧化物层的有效成分(例如，氧原子相对于氧空位的位置)以改变存储器元件的电阻。在具体实施例中，将驱动这种成分变化的所施加的电场调整为大约在le6-le7V/cm的范围内的值。
如上面简要提及的，在实施例中，包括基于阴离子的导电氧化物层的存储器元件中的一个电极为基于贵金属的电极，而其它电极为过渡金属，一些低价氧化物对于过渡金属是导电的(例如，用作储氧囊)。即，当氧原子迁移至过渡金属氧化物时，形成的所产生的界面过渡金属氧化物保持导电。形成导电氧化物的适合的过渡金属的示例包括但不限于W、V、Cr或Ir。在其它实施例中，电极中的一个或两个由电致变色材料制造。在其它实施例中，电极中的一个或两个由第二不同导电氧化物材料制造。在实施例中，适合的导电氧化物的示例包括但不限于：ITO(In2O3-xSnO2-x)、In2O3-x、亚化学计量氧化钇掺杂的氧化锆(Y2O3- xZrO2-x)、或者La1-xSrxGa1-yMgyO3-x-0.5(x+y)。在另一个实施例中，导电氧化物层由具有两种或更多金属元素的材料组成(例如，与使用诸如在二元氧化物(例如HfOx或TaOx)中发现的一种金属的普通RRAM存储器相反)。在这种三元、四元等合金中，所使用的金属来自周期表的相邻列。适合的这种导电氧化物的具体示例包括但不限于：Y2O3-xZrO2-x中的Y和Zr、In2O3- xSnO2-x中的In和Sn、或La1-xSrxGa1-yMgyO3中的Sr和La。这种材料可以被视为被选择为具有异价取代的成分，以显著增加氧空位的数量。注意，在一些实施例中，这种电极的电阻在编程期间的变化可以有助于总电阻变化。
在实施例中，适合的贵金属的示例包括但不限于Pd或Pt。在具体实施例中，更复杂的、仍完全导电的堆叠体包括大约10nm的Pd的第一电极层、大约3nm的In2O3-x和/或SnO2-x的导电氧化物层、以及由大约20nm的钨/10nm的Pd/100nm的TiN/55nm的W组成的第二电极堆叠体。
在另一方面中，一个或多个实施例包括具有基于阳离子导电性的导电氧化物层的存储器堆叠体相较于基于氧化物的电阻变化存储器的制造，在后者中，通过氧空位产生来由阴离子导电性驱动编程。通过使存储器元件以基于阳离子的导电氧化物而非基于阴离子的导电氧化物为基础，可以实现较快的编程操作。性能的这种增加可以至少部分地基于对阳离子导电氧化物的离子导电性远远高于阴离子导电氧化物的离子导电性的观察，例如，硅酸锂(Li4SiO4，基于阳离子的氧化物)的离子导电性大于氧化锆(ZrO2或ZrOx，基于阴离子的氧化物)的离子导电性。
作为示例，图9示出了根据本发明的实施例的表示基于阳离子的金属-导电氧化物-金属(MCOM)存储器元件的状态变化的操作示意图。参考图9，存储器元件900可以从较导电状态(1)开始，其中基于阳离子的导电氧化物层处于较导电状态904A。可以施加诸如正偏置(2)的持续时间的电脉冲以提供处于较不导电状态(3)的存储器元件900，其中基于阳离子的导电氧化物层处于较不导电状态904B。可以施加诸如负偏置(4)的持续时间的电脉冲以再次提供具有较导电状态(1)的存储器元件900。因此，电脉冲可以用于改变存储器元件900的电阻。所施加的极性是为了在负偏置下将存储器层中的有源阳离子吸引到嵌入电极。
像这样，在实施例中，存储器元件包括夹在两个电极之间的基于阳离子的导电氧化物层。在一些实施例中，低场中的基于阳离子的导电氧化物层的电阻率(读取器件时)可以低至例如TiAlN的金属化合物的导电膜的所发现的典型值。例如，在具体实施例中，当在低场下进行测量时(针对堆叠体中所使用的具体厚度进行测量)，这种层的电阻率大约在0.1Ohm cm-10kOhm cm的范围内。根据存储器元件的大小来调整膜的电阻率，以获得处于与快速读取兼容的范围内的最终电阻值。
作为一种方法的示例，图10示出了根据本发明的实施例的通过改变导电氧化物层中的阳离子空位(例如锂阳离子空位)的浓度而引起的基于阳离子的导电氧化物层的电阻变化的示意性表示。
参考图10，存储器元件1000被示出为沉积态(A)。存储器元件包括位于底部电极1002与顶部电极1006之间的基于阳离子的导电氧化物层1004。在具体示例中，层1004为以下更详细描述的锂钴氧化物层，并且锂原子和锂空位如(A)中所示的那样分布。参考图10的(B)，在施加负偏置时，可以使存储器元件1000较导电。在该状态下，锂原子迁移至顶部电极1006，而氧空位保留在整个层1004中。参考图10的(C)，在向电极的其中其中之一施加正偏置时，可以使存储器元件较不导电。在该状态下，锂原子更均匀地分布在整个层1004中。因此，在实施例中，修改基于阳离子的导电氧化物层的有效成分(例如，锂原子(或阳离子)相对于氧空位的位置)，以改变存储器元件的电阻，在一些实施例中，这是由于化学计量诱发的莫特转变。在具体实施例中，在写入操作期间驱动这种成分改变的所施加的电场被调整为大约在le6-le7V/cm的范围内的值。
在实施例中，再次参考图10，基于阳离子的导电氧化物层1004由适合于层自身内的基于阳离子的迁移率的材料组成。在具体示例性实施例中，图10的部分(A)中的层1004由锂钴氧化物(LiCoO2)组成。然后，在部分(B)中，当施加负偏置并且锂原子(例如，作为阳离子)朝向电极1006迁移时，对应层变得缺乏锂(例如，Li<0.75CoO2)。相比之下，在部分(C)中，当施加正偏置并且锂原子(例如，作为阳离子)朝向远离电极1006处迁移时，对应层变得富锂(例如，Li>0.95CoO2)。在其它实施例中，具有阳离子导电性的其它适合的成分包括但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2(全部为基于锂原子或Li+迁移率)、钠β-氧化铝(为基于钠原子或Na+迁移率)或AgI、RbAg4I5、AgGeAsS3(全部为基于银原子或Ag+迁移率)。通常，这些示例提供基于阳离子迁移率或迁移的材料，阳离子迁移率或迁移通常比基于阴离子的迁移率或迁移快得多(例如，对于氧原子或O2-阴离子)。
在实施例中，再次参考图10，包括阳离子导电氧化物层的存储器元件中的一个电极(例如，底部电极1002)为基于贵金属的电极。在一个实施例中，适合的贵金属的示例包括但不限于钯(Pd)或铂(Pt)。在具体实施例中，存储器堆叠体包括由大约10纳米厚的Pd层组成的底部电极。要理解，针对电极1002和1006使用的术语“底部”和“顶部”仅需要是相对的，并且不一定相对于例如下层衬底是绝对的。
在实施例中，再次参考图10，包括阳离子导电氧化物层的存储器元件中的另一个电极(例如，顶部电极1006)为用于迁移阳离子的“嵌入主体”。从材料在存在或不存在迁移阳离子的情况下都是导电的意义上讲，顶部电极的材料是主体，并且在存在或不存在迁移阳离子的情况下大体上不变。在示例性实施例中，顶部电极由例如但不限于石墨或诸如二硫化物(例如，TaS2)之类的金属硫族化物的材料组成。这种材料是导电的并且吸收诸如Li+的阳离子。这与基于阴离子的导电氧化物的电极形成对比，基于阴离子的导电氧化物的电极可以包括具有对应的导电氧化物以容纳迁移氧原子或阴离子的金属。
再次参考与以上图7-10相关联的描述，包括导电金属氧化物层的导电层的堆叠体可以用于制造成存储器位单元。例如，图11示出了根据本发明的实施例的包括金属-导电氧化物-金属(MCOM)存储器元件1110的存储器位单元1100的示意图。
参考图11，MCOM存储器元件1110可以包括第一导电电极1112，并且导电金属氧化物层1114与第一导电电极1112相邻。第二导电电极1116与导电金属氧化物层1114相邻。第二导电电极1116可以电连接到位线1132。第一导电电极1112可以与晶体管1134耦合。晶体管1134可以采用本领域的技术人员将理解的方式来与字线1136和源线1138耦合。如本领域的技术人员将理解的，存储器位单元1100还可以包括附加读取和写入电路(未示出)、感测放大器(未示出)、位线参考(未示出)等，用于存储器位单元1100的操作。要理解，多个存储器位单元1100可以可操作地彼此连接以形成存储器阵列(例如，如在图3、4A和4B中所示并且结合这些图所描述的)，其中，存储器阵列可以并入非易失性存储器器件中。要理解，晶体管1134可以连接到第二导电电极1116或第一导电电极1112，虽然仅示出了后者。
图12示出了根据本发明的实施例的电子系统1200的框图。电子系统1200可以对应于例如便携式系统、计算机系统、处理控制系统或利用处理器和相关联的存储器的任何其它系统。电子系统1200可以包括微处理器1202(具有处理器1204和控制单元1206)、存储器器件1208、以及输入/输出设备1210(要理解，在各种实施例中电子系统1200可以具有多个处理器、控制单元、存储器器件单元和/或输入/输出设备)。在一个实施例中，电子系统1200具有限定了要由处理器804对数据执行的操作的一组指令、以及在处理器1204、存储器器件1208与输入/输出设备1210之间的其它事务。控制单元1206通过循环进行使指令被从存储器器件1208取回并且被执行的一组操作来协调处理器1204、存储器器件1208以及输入/输出设备1210的操作。存储器器件1208可以包括具有如本说明中所描述的导电氧化物和电极堆叠体的存储器元件。在实施例中，如图12所描绘的，存储器器件1208嵌入在微处理器1202中。
图13示出了根据本发明的一种实施方式的计算设备1300。计算设备1300容纳板1302。板1302可以包括很多部件，包括但不限于处理器1304和至少一个通信芯片1306。处理器1304物理和电耦合到板1302。在一些实施方式中，至少一个通信芯片1306也物理和电耦合到板1302。在其它实施方式中，通信芯片1306是处理器1304的部分。
取决于其应用，计算设备1300可以包括可以或可以不与板1302物理和电耦合的其它部件。这些其它部件包括但不限于：易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪速存储器、图形处理器、数字信号处理器、加密处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1306可以实现用于来往于计算设备1300的数据传输的无线通信。术语“无线”及其衍生词可以用于描述电路、设备、系统、方法、技术、通信信道等等，其可以通过使用调制的电磁辐射而经由非固态介质传送数据。术语并不暗示相关联的设备不包含任何线路，尽管在一些实施例中相关联的设备可能不包含任何线路。通信芯片1306可以实施多种无线标准或协议中的任何一种，所述多种无线标准或协议包括但不限于Wi-Fi(IEEE802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、及其衍生物、以及被指定为3G，4G，5G和更高代的任何其它无线协议。计算设备1300可以包括多个通信芯片1306。例如，第一通信芯片1306可以专用于较短范围的无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1306可以专用于较长范围的无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备1300的处理器1304包括封装在处理器1304内的集成电路管芯。在本发明的一些实施方式中，处理器的集成电路管芯包括一个或多个器件或与一个或多个器件电耦合，所述器件例如是根据本发明的实施方式的具有导电氧化物和电极堆叠体的低电压嵌入式存储器。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将这些电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的一部分。
通信芯片1306还包括封装在通信芯片1306内的集成电路管芯。根据本发明的另一种实施方式，通信芯片的集成电路管芯包括一个或多个器件或与一个或多个器件电耦合，所述器件例如是根据本发明的实施方式的具有导电氧化物和电极堆叠体的低电压嵌入式存储器。
在其它实施方式中，容纳在计算设备1300内的另一个部件可以包含集成电路管芯，该集成电路管芯包括一个或多个器件或与一个或多个器件电耦合，所述器件例如是根据本发明的实施方式的具有导电氧化物和电极堆叠体的低电压嵌入式存储器。
在各种实施方式中，计算设备1300可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录仪。在其它实施方式中，计算设备1300可以是处理数据的任何其它电子设备。
因此，本发明的一个或多个实施例总体上涉及微电子存储器的制造。微电子存储器可以是非易失性的，其中，存储器即使在未被供电时也可以保留所存储的信息。本发明的一个或多个实施例涉及具有用于非易失性微电子存储器器件的导电氧化物和电极堆叠体的存储器元件的制造。这种元件可以用于嵌入式非易失性存储器中，用于其非易失性或是作为嵌入式动态随机存取存储器(eDRAM)的替代。例如，这种元件可以用于或替代在给定技术节点内的有竞争力的单元尺寸下的1T-1X存储器(X＝电容器或电阻器)。
在实施例中，包括导电氧化物层的阵列存储器元件通过包括电容器流程的工艺流程来制造，对于该电容器流程，所有有源层被原位沉积以消除与污染相关的效应。可以在DC1V的电压下或在低于DC 1V的电压下执行存储器操作。在一个实施例中，所制造的器件不需要施加初始高电压DC摆动，该初始高电压DC摆动例如被认为是常规器件的首次点火。
因此，本发明的实施例包括用于金属-导电氧化物-金属(MCOM)存储器元件的垂直交叉点嵌入式存储器架构。
在实施例中，存储器阵列包括衬底。多条水平字线设置在衬底上方的平面中。多条垂直位线设置在衬底上方并且被插入多条水平字线以在多条水平字线中的水平字线与多条垂直位线中的垂直位线之间提供多个交叉点。多个存储器元件设置在衬底上方的平面中，一个存储器元件设置在交叉点的对应的字线与位线之间的每个交叉点处。
在一个实施例中，多个存储器元件中的每一个存储器元件为导电氧化物随机存取存储器(CORAM)元件。
在一个实施例中，CORAM元件包括基于阴离子的导电氧化物存储器层。
在一个实施例中，基于阴离子的导电氧化物存储器层由氧空位掺杂的低电阻氧化物层组成，低电阻氧化物层具有大约在1-10纳米的范围内的厚度。
在一个实施例中，基于阴离子的导电氧化物存储器层由例如但不限于ITO(In2O3- xSnO2-x)、In2O3-x、亚化学计量氧化钇掺杂的氧化锆(Y2O3-xZrO2-x)、或La1-xSrxGa1- yMgyO3-x-0.5(x+y)的材料组成。
在一个实施例中，当在大约0.1V的低场下进行测量时，基于阴离子的导电氧化物存储器层的电阻率大约在10mOhm cm-10kOhm的范围内。
在一个实施例中，基于阴离子的导电氧化物存储器层耦合到提供储氧囊的电极。
在一个实施例中，CORAM元件包括基于阳离子的导电氧化物存储器层。
在一个实施例中，基于阳离子的导电氧化物存储器层具有锂(Li+)迁移率并且是例如但不限于LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H或LiTiS2层的层。
在一个实施例中，基于阳离子的导电氧化物存储器层具有钠(Na+)迁移率并且是钠β-氧化铝的层。
在一个实施例中，基于阳离子的导电氧化物存储器层具有银(Ag+)迁移率并且是例如但不限于AgI、RbAg4I5或AgGeAsS3层的层。
在一个实施例中，当在大约0.1V的低场下进行测量时，基于阳离子的导电氧化物存储器层的电阻率大约在10mOhm cm-10kOhm的范围内。
在一个实施例中，基于阳离子的导电氧化物存储器层耦合到作为阳离子的嵌入主体的电极。
在一个实施例中，存储器阵列还包括设置在对应的位线与存储器元件之间的每个交叉点处的选择器层。
在一个实施例中，存储器阵列还包括用于阵列的多个开关晶体管，开关晶体管设置在衬底上方并且设置在多条水平字线、多条垂直位线以及多个存储器元件下方。
在一个实施例中，多条垂直位线在没有附加布线层的情况下耦合到下层衬底。
在一个实施例中，存储器阵列还包括设置在第二平面中的第二多条水平字线，第二平面位于第一平面上方并且与第一平面平行。多条垂直位线还被插入了第二多条水平字线，以在第二多条水平字线中的水平字线与多条垂直位线中的垂直位线之间提供第二多个交叉点。存储器阵列还包括设置在第二平面中的第二多个存储器元件，一个存储器元件设置在交叉点的对应的字线与位线之间的每个交叉点处。
在实施例中，导电氧化物随机存取存储器(CORAM)阵列包括位于衬底上方的水平平面中的多个交叉点，每个交叉点由对应的水平字线和垂直位线形成。CORAM阵列还包括多个CORAM元件，每个CORAM元件设置在对应的一个交叉点处。
在一个实施例中，多个CORAM元件中的每一个包括基于阴离子的导电氧化物存储器层。
在一个实施例中，多个CORAM元件中的每一个包括基于阳离子的导电氧化物存储器层。
在一个实施例中，CORAM阵列还包括位于第二水平平面中的第二多个交叉点，第二水平平面位于第一水平平面上方，每个交叉点由对应的水平字线和垂直位线形成。CORAM阵列还包括第二多个CORAM元件，每个CORAM元件设置在第二多个交叉点中的对应的一个交叉点处。相同的位线将第一多个CORAM元件中的一个CORAM元件与第二多个CORAM元件中的一个CORAM元件耦合。
在实施例中，制造存储器阵列的方法包括：执行第一单次光刻操作以形成两个或更多的多条水平字线，每个多条水平字线设置在衬底上方的不同平面中。方法还包括：执行第二单次光刻操作以形成多条垂直位线，每个位线与两个或更多的多条水平字线中的每一个中的对应的水平字线形成交叉点。方法还包括在每个交叉点处形成存储器元件。
在一个实施例中，在每个交叉点处形成存储器元件包括：形成导电氧化物随机存取存储器(CORAM)元件。
在一个实施例中，形成CORAM元件包括：形成基于阴离子的导电氧化物存储器层。
在一个实施例中，形成CORAM元件包括：形成基于阳离子的导电氧化物存储器层。

Claims (24)

1.一种存储器阵列，包括：
衬底；
多条水平字线，所述多条水平字线设置在所述衬底上方的平面中；
多条垂直位线，所述多条垂直位线设置在所述衬底上方并且被插入有所述多条水平字线，以在所述多条水平字线中的水平字线与所述多条垂直位线中的垂直位线之间提供多个交叉点；
多个存储器元件，所述多个存储器元件设置在所述衬底上方的所述平面中，一个存储器元件仅设置在所述交叉点的对应的字线与位线之间的每个交叉点处；以及
选择器层，所述选择器层与所述存储器元件串联放置，并且所述选择器层仅设置在对应的位线与存储器元件之间的每个交叉点处，所述选择器层包括非导电硫族化物层。
2.根据权利要求1所述的存储器阵列，其中，所述多个存储器元件中的每一个存储器元件为导电氧化物随机存取存储器(CORAM)元件。
3.根据权利要求2所述的存储器阵列，其中，所述导电氧化物随机存取存储器(CORAM)元件包括基于阴离子的导电氧化物存储器层。
4.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层包括氧空位掺杂的低电阻氧化物层，其具有在1-10纳米的范围内的厚度。
5.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层包括从由ITO(In2O3-xSnO2-x)、In2O3-x、亚化学计量氧化钇掺杂的氧化锆(Y2O3-xZrO2-x)、以及La1-xSrxGa1-yMgyO3-x-0.5(x+y)组成的组中选择的材料。
6.根据权利要求3所述的存储器阵列，其中，当在0.1V的低场下进行测量时，所述基于阴离子的导电氧化物存储器层的电阻率在10mOhmcm-10kOhm的范围内。
7.根据权利要求3所述的存储器阵列，其中，所述基于阴离子的导电氧化物存储器层耦合到提供储氧囊的电极。
8.根据权利要求2所述的存储器阵列，其中，所述导电氧化物随机存取存储器(CORAM)元件包括基于阳离子的导电氧化物存储器层。
9.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有锂(Li+)迁移率并且是从由LiCoO2、LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H和LiTiS2组成的组中选择的。
10.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有钠(Na+)迁移率并且是Naβ-氧化铝。
11.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层具有银(Ag+)迁移率并且是从由AgI、RbAg4I5和AgGeAsS3组成的组中选择的。
12.根据权利要求8所述的存储器阵列，其中，当在0.1V的低场下进行测量时，所述基于阳离子的导电氧化物存储器层的电阻率在10mOhmcm-10kOhm的范围内。
13.根据权利要求8所述的存储器阵列，其中，所述基于阳离子的导电氧化物存储器层耦合到作为阳离子的嵌入主体的电极。
14.根据权利要求1所述的存储器阵列，还包括：
用于所述阵列的多个开关晶体管，所述开关晶体管设置在所述衬底上方并且设置在所述多条水平字线、所述多条垂直位线以及所述多个存储器元件下方。
15.根据权利要求1所述的存储器阵列，其中，所述多条垂直位线在没有附加布线层的情况下耦合到下层衬底。
16.根据权利要求1所述的存储器阵列，还包括：
第二多条水平字线，所述第二多条水平字线设置在第二平面中，所述第二平面位于第一平面上方并且与所述第一平面平行，其中，所述多条垂直位线还被插入有所述第二多条水平字线，以在所述第二多条水平字线中的水平字线与所述多条垂直位线中的垂直位线之间提供第二多个交叉点；以及
第二多个存储器元件，所述第二多个存储器元件设置在所述第二平面中，一个存储器元件设置在所述交叉点的对应的字线与位线之间的每个交叉点处。
17.一种导电氧化物随机存取存储器(CORAM)阵列，包括：
位于衬底上方的水平平面中的多个交叉点，每个交叉点由对应的水平字线和垂直位线形成；以及
多个CORAM元件，每个CORAM元件仅设置在对应的一个交叉点处；以及
选择器层，所述选择器层与所述CORAM元件串联放置，并且所述选择器层仅设置在每个交叉点处，所述选择器层包括非导电硫族化物层。
18.根据权利要求17所述的导电氧化物随机存取存储器(CORAM)阵列，其中，所述多个CORAM元件中的每一个包括基于阴离子的导电氧化物存储器层。
19.根据权利要求17所述的导电氧化物随机存取存储器(CORAM)阵列，其中，所述多个CORAM元件中的每一个包括基于阳离子的导电氧化物存储器层。
20.根据权利要求17所述的导电氧化物随机存取存储器(CORAM)阵列，还包括：
位于第一水平平面上方的第二水平平面中的第二多个交叉点，每个交叉点由对应的水平字线和垂直位线形成；以及
第二多个CORAM元件，每个CORAM元件设置在所述第二多个交叉点中的对应的一个交叉点处，其中，相同的位线将第一多个CORAM元件中的一个CORAM元件与所述第二多个CORAM元件中的一个CORAM元件耦合。
21.一种制造存储器阵列的方法，所述方法包括：
执行第一单次光刻操作以形成两个或更多的多条水平字线，每个多条水平字线设置在衬底上方的不同平面中；
执行第二单次光刻操作以形成多条垂直位线，每个垂直位线与所述两个或更多的多条水平字线中的每一个中的对应的水平字线形成交叉点；以及
仅在每个交叉点处形成存储器元件；以及
仅在所述每个交叉点处与所述存储器元件共形地形成选择器层，所述选择器层包括非导电硫族化物层。
22.根据权利要求21所述的方法，其中，在每个交叉点处形成所述存储器元件包括：形成导电氧化物随机存取存储器(CORAM)元件。
23.根据权利要求22所述的方法，其中，形成所述导电氧化物随机存取存储器(CORAM)元件包括：形成基于阴离子的导电氧化物存储器层。
24.根据权利要求22所述的方法，其中，形成所述导电氧化物随机存取存储器(CORAM)元件包括：形成基于阳离子的导电氧化物存储器层。
CN201380060858.0A 2012-12-21 2013-11-08 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构 Active CN104813471B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/723,876 US20140175371A1 (en) 2012-12-21 2012-12-21 Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
US13/723,876 2012-12-21
PCT/US2013/069241 WO2014099175A1 (en) 2012-12-21 2013-11-08 Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements

Publications (2)

Publication Number Publication Date
CN104813471A CN104813471A (zh) 2015-07-29
CN104813471B true CN104813471B (zh) 2018-09-18

Family

ID=50973604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380060858.0A Active CN104813471B (zh) 2012-12-21 2013-11-08 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构

Country Status (7)

Country Link
US (1) US20140175371A1 (zh)
KR (1) KR102153464B1 (zh)
CN (1) CN104813471B (zh)
DE (1) DE112013005631B4 (zh)
GB (1) GB2522824B (zh)
TW (1) TWI524510B (zh)
WO (1) WO2014099175A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090461B2 (en) 2014-06-26 2018-10-02 Intel Corporation Oxide-based three-terminal resistive switching logic devices
KR102410289B1 (ko) 2014-12-18 2022-06-17 인텔 코포레이션 국소화된 필라멘트 채널을 포함하는 저항성 메모리 셀, 그것을 포함하는 디바이스, 및 그것의 제조 방법
KR102297852B1 (ko) 2014-12-24 2021-09-03 인텔 코포레이션 저항성 메모리 셀 및 그것의 전구체, 그 제조 방법과 그것을 포함하는 디바이스
US9735151B1 (en) 2016-03-24 2017-08-15 Western Digital Technologies, Inc. 3D cross-point memory device
KR20180057976A (ko) * 2016-11-23 2018-05-31 포항공과대학교 산학협력단 전이 금속 화합물 선택 소자를 포함하는 저항 변화형 메모리 소자
CN108155202B (zh) 2016-12-02 2020-12-08 联华电子股份有限公司 半导体结构及其制造方法
US10164179B2 (en) * 2017-01-13 2018-12-25 International Business Machines Corporation Memristive device based on alkali-doping of transitional metal oxides
CN110120525B (zh) * 2019-05-22 2022-06-28 哈尔滨工业大学 铝空气电池的银单原子/二氧化锰复合催化剂的制备方法
CN112054117A (zh) 2019-06-05 2020-12-08 联华电子股份有限公司 存储器元件的结构及其制造方法
KR20210050630A (ko) 2019-10-28 2021-05-10 삼성전자주식회사 반도체 메모리 소자
CN112106201B (zh) * 2020-08-13 2024-01-16 长江先进存储产业创新中心有限责任公司 用于以较低成本形成垂直3d x-point存储器的新颖集成方案
CN112384978B (zh) * 2020-10-12 2023-06-13 长江先进存储产业创新中心有限责任公司 采用cpu向3d xpoint芯片键合的新颖集成方案
US11737289B2 (en) 2020-12-09 2023-08-22 International Business Machines Corporation High density ReRAM integration with interconnect
US11615843B2 (en) 2020-12-17 2023-03-28 International Business Machines Corporation Controlling voltage resistance through metal-oxide device
FR3131438A1 (fr) * 2021-12-23 2023-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Ensemble comprenant au moins deux sélecteurs et deux mémoires résistives non-volatiles, matrice et procédé de fabrication associés
FR3131437A1 (fr) * 2021-12-23 2023-06-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Ensemble comprenant au moins deux mémoires résistives non-volatiles et deux sélecteurs, matrice et procédé de fabrication associés

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US7368350B2 (en) * 2005-12-20 2008-05-06 Infineon Technologies Ag Memory cell arrays and methods for producing memory cell arrays
JP5056847B2 (ja) * 2007-03-09 2012-10-24 富士通株式会社 不揮発性半導体記憶装置及びその読み出し方法
US7745265B2 (en) * 2007-03-27 2010-06-29 Sandisk 3D, Llc Method of making three dimensional NAND memory
KR101037649B1 (ko) * 2008-09-12 2011-05-27 서울대학교산학협력단 수직 적층된 다중 비트 라인들을 갖는 노아 플래시 메모리 어레이 및 그 제조방법
US8027215B2 (en) * 2008-12-19 2011-09-27 Unity Semiconductor Corporation Array operation using a schottky diode as a non-ohmic isolation device
US8351236B2 (en) 2009-04-08 2013-01-08 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture
JP5558090B2 (ja) * 2009-12-16 2014-07-23 株式会社東芝 抵抗変化型メモリセルアレイ
US8427859B2 (en) * 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8547720B2 (en) * 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
US10333064B2 (en) * 2011-04-13 2019-06-25 Micron Technology, Inc. Vertical memory cell for high-density memory
US8729523B2 (en) * 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture

Also Published As

Publication number Publication date
DE112013005631B4 (de) 2024-05-02
WO2014099175A1 (en) 2014-06-26
TWI524510B (zh) 2016-03-01
US20140175371A1 (en) 2014-06-26
KR20150097546A (ko) 2015-08-26
CN104813471A (zh) 2015-07-29
DE112013005631T5 (de) 2015-08-27
GB2522824B (en) 2017-11-08
KR102153464B1 (ko) 2020-09-08
GB201509997D0 (en) 2015-07-22
GB2522824A (en) 2015-08-05
TW201444058A (zh) 2014-11-16

Similar Documents

Publication Publication Date Title
CN104813471B (zh) 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构
TWI462357B (zh) 用於高密度記憶體之垂直記憶體單元
TWI647832B (zh) 具有增強電場的三維斜向雙端記憶體
CN105047682B (zh) 后端金属层中的集成电阻式存储器
JP5079927B2 (ja) 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
US8716780B2 (en) Three-dimensional memory array stacking structure
CN103000806B (zh) 电阻变化型非易失性存储器件及其操作方法、半导体器件
CN104756246B (zh) 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
KR20150133658A (ko) 저항성 메모리 아키텍처 및 디바이스들
KR101593509B1 (ko) 이종 접합 산화물을 기반으로 하는 멤리스티브 요소
US9583701B1 (en) Methods for fabricating resistive memory device switching material using ion implantation
JP2011146666A (ja) 不揮発性半導体記憶装置及びその製造方法
CN110137347A (zh) 存储器装置及用于形成存储组件的方法
JP2017521854A (ja) 酸化物系三端子抵抗スイッチングロジックデバイス
TW201719879A (zh) 自對準記憶體陣列
CN104518086B (zh) 半导体器件及其制造方法
CN109791791A (zh) 非易失性存储装置、以及驱动方法
TWI525798B (zh) 導電氧化物隨機存取記憶體單元及其製造方法
KR20100116826A (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
JP2009043850A (ja) 可変抵抗素子及びその製造方法
JP2006324425A (ja) 記憶素子の製造方法
TW202224162A (zh) 用於三維交叉點記憶體之柱狀選擇電晶體
KR20160110012A (ko) 저항성 메모리 아키텍처 및 디바이스들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant