CN108630810B - 1s1r存储器集成结构及其制备方法 - Google Patents
1s1r存储器集成结构及其制备方法 Download PDFInfo
- Publication number
- CN108630810B CN108630810B CN201810455161.8A CN201810455161A CN108630810B CN 108630810 B CN108630810 B CN 108630810B CN 201810455161 A CN201810455161 A CN 201810455161A CN 108630810 B CN108630810 B CN 108630810B
- Authority
- CN
- China
- Prior art keywords
- gate tube
- material layer
- groove
- integrated structure
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 115
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 230000008859 change Effects 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 24
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 22
- 229910052681 coesite Inorganic materials 0.000 claims description 15
- 229910052906 cristobalite Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052682 stishovite Inorganic materials 0.000 claims description 15
- 229910052905 tridymite Inorganic materials 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 12
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 12
- 238000004549 pulsed laser deposition Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910021645 metal ion Inorganic materials 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提出了一种1S1R存储器集成结构及其制备方法；其中，所述1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内。本公开1S1R存储器集成结构及制备方法，通过选通管集成位置的改变，使得选通管的器件面积远大于存储器的器件面积，显著降低了对选通管开态电流密度的要求。
Description
技术领域
本公开属于微电子制造及存储器技术领域，具体涉及一种1S1R存储器集成结构及其制备方法。
背景技术
存储器在半导体市场中占有重要的地位，一般可以分为挥发性存储器和非挥发性存储器。挥发性存储器是指存储器的信息必须在加电的时候才能保持，在不加电时存储的信息就会丢失；而不挥发性存储器的主要特点是在不加电的情况下也能够长期保持存储的信息。随着便携式电子设备的不断普及，非挥发性存储器在嵌入式应用中变得越来越重要。由于物联网、人工智能、智能车和虚拟现实等新兴市场的爆炸性膨胀，电子终端中存储和计算大数据需要高密度嵌入式存储器。阻变存储器或者相变存储器等两端器件因为其结构简单，易于集成，低功耗等特征，被认为是最有希望成为未来嵌入式应用的存储器。
阻变存储器和相变存储器同为一金属/介质层/金属(MIM)电容结构，通过电信号的作用，使器件在高电阻状态(High Resistance State，HRS)和低电阻状态(LowResistance State，LRS)之间可逆转换，实现存储功能。由于其结构简单，非常利于实现高密度的交叉阵列结构。单R结构的交叉阵列由于存在低阻态的电流泄漏路径，有读串扰问题，解决此问题方法是必须在R上面串联一个选通管，如晶体管(1T1R结构)或二极管(1D1R结构)。1T1R结构，由于晶体管需要占用衬底硅的面积，不能用于三维集成。而在传统的1S1R架构中，选通管(1S)和两端存储器(1R)的器件面积同样大(如图1所示)，对选通管的开态电流密度提出了非常高的要求，尤其是针对相变存储器的高操作电流，要求选通管的开态电流密度要大于1MA/cm2甚至10MA/cm2。大部分选通管难以满足其高开态电流密度的要求，成为限制两端存储器大规模集成的主要问题。
发明内容
(一)要解决的技术问题
本公开提供了一种1S1R存储器集成结构及其制备方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内。
在一些实施例中，所述字线金属为所述存储器下电极，所述选通管下电极同时为所述存储器上电极及互联线。
在一些实施例中，所述阻变材料层位于所述字线金属上或位于所述选通管上电极上。
在一些实施例中，所述选通管材料层的面积大于所述阻变材料层的面积。
在一些实施例中，所述字线、位线、互联线、阻变材料层及选通管材料层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成；
所述字线、位线及互联线的材质为W或Cu；
所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO2、HfO2、TiO2、SiO2、Ta2O5和Y2O3的其中一种或其组合；
所述选通管材料层的厚度介于5nm～60nm之间，材质为金属氧化物或离子电子混合导电(MIEC)材料；所述金属氧化物包括ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx及VO2的其中一种或其组合。
根据本公开的另一个方面，提供了一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属、阻变材料层及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；
在选通管上电极上依次形成互联线及位线金属。
根据本公开的再一个方面，提供了一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；
在选通管上电极上依次形成阻变材料层、互联线及位线金属。
在一些实施例中，所述字线金属为所述存储器下电极，所述选通管下电极同时为所述存储器上电极及互联线；形成的所述选通管材料层的面积大于所述阻变材料层的面积。
在一些实施例中，在刻蚀该绝缘层的步骤中，刻蚀该绝缘层至所述互联线的上表面，由此形成的所述凹槽结构的底面与所述互联线上表面齐平。
在一些实施例中，采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成所述字线、位线、互联线、阻变材料层及选通管材料层；
所述字线、位线、互联线材质为W或Cu；
所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO2、HfO2、TiO2、SiO2、Ta2O5和Y2O3的其中一种或其组合；
所述选通管材料层的厚度介于5nm～60nm之间，材质为金属氧化物或离子电子混合导电(MIEC)材料；所述金属氧化物包括ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx及VO2的其中一种或其组合；
所述绝缘层的材质为SiO2。
(三)有益效果
从上述技术方案可以看出，本公开1S1R存储器集成结构及其制备方法至少具有以下有益效果其中之一：
(1)本公开1S1R存储器集成结构及制备方法，通过选通管集成位置的改变，使得选通管的器件面积远大于存储器的器件面积，显著降低了对选通管开态电流密度的要求。
(2)本公开1S1R存储器集成结构及制备方法可以有效的抑制交叉阵列中的漏电流，且不增加集成结构的整体尺寸。
(3)本公开1S1R存储器集成结构及制备方法，相比于传统1S1R集成结构，有效的增加了选通管的器件面积，使得选通管可以提供更大的电流。
附图说明
图1为现有1S1R存储器集成结构示意图。
图2为依据本公开一实施例1S1R存储器集成结构示意图。
图3-7为依据本公开实施例1S1R存储器集成结构制备过程示意图。
图8为依据本公开又一实施例1S1R存储器集成结构示意图。
<符号说明>
101-互联线(选通管上电极)、M0-选通管下电极；201-选通管材料层、301-互联线、401-阻变材料层；102-互联线、202-选通管材料层、302-互联线(选通管下电极、存储器上电极)、402-阻变材料层、502-绝缘层、602-深槽、M1-字线金属(存储器下电极)、M2-选通管上电极、M3-位线金属；103-互联线、203-选通管材料层、303-互联线(选通管下电极)、403-阻变材料层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开提供了一种1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内。
另外，本公开还提供了一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属、阻变材料层及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；以及
在选通管上电极上依次形成互联线及位线金属。
此外，本公开还提供了另一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；以及
在选通管上电极上依次形成阻变材料层、互联线及位线金属。
具体的，所述字线、位线、互联线、阻变材料层及选通管材料层可采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成。
在所述1S1R存储器集成结构中，所述字线金属为所述存储器下电极，所述选通管下电极同时为所述存储器上电极及互联线。所述阻变材料层可位于所述字线金属上，也可位于所述选通管上电极上。所述选通管材料层的面积大于所述阻变材料层的面积。
在一实施例中，如图2所示，所述1S1R存储器集成结构自下而上依次包括：存储器字线金属M1(为存储器下电极)、阻变材料层402、选通管下电极302(同时作为阻变存储器上电极及互联线)、选通管材料层202、选通管上电极M2、互联线102以及位线金属M3。
其中，如图2所示，所述选通管材料层202呈凹槽形，所述选通管上电极M2填充在所述选通管材料层202的凹槽内，所述选通管上电极M2的顶面与所述选通管材料层202的凹槽的两侧顶面齐平。
所述选通管材料层的底面尺寸大于所述各金属电极、互联线的底面尺寸。通过选通管集成位置的改变，使得选通管的器件面积远大于存储器的器件面积，显著降低了对选通管开态电流密度的要求。
具体的，所述金属电极M1、M2、位线金属M3以及互联线302和102的材质可以为金属单质，例如W、Cu等，可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积或溅射方法制备而成。
所述阻变材料层402形成于所述下电极M1之上，可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积或溅射方法制备而成。所述阻变材料层的材质包括ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3等完全配比的金属氧化物中的一种或其组合，厚度介于5nm～60nm之间，优选的，厚度为36nm。
所述选通管材料层202形成于所述选通管下电极302之上，其材质为金属氧化物或离子电子混合导电(MIEC)的材料。具体的，所述选通管材料层202可以由ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx、VO2等金属氧化物中的一种或其组合形成，也可以由其他化合材料如离子电子混合导电(MIEC)的材料形成。所述选通管材料层可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积或溅射方法制备而成，厚度介于5nm～60nm之间，优选的，厚度为38nm。
请继续参照图2所示，在所述字线金属M1、阻变材料层402，选通管下电极302、选通管材料层202、选通管上电极M2、互联线102、以及位线金属M3的外侧壁上覆盖有绝缘层602，绝缘层的材质可以为SiO2。所述绝缘层也可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积或溅射方法制备而成。
在另一实施例中，如图2-7所示，所述1S1R存储器集成结构的制备方法包括：
步骤1：采用标准CMOS工艺形成下电极M1、阻变材料层402及互联线302，如图3所示。
具体的，所述下电极M1、阻变材料层402及互联线302可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积、溅射方法中的一种方法制备而成。所述阻变材料层402的材质可以为ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3等完全配比的金属氧化物中的一种，材料厚度为5nm至60nm。
步骤2：在互联线302上生长绝缘层502，如图4所示。
所述绝缘层的材质可以为SiO2。通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积、溅射方法中的一种生长绝缘层502。
步骤3：刻蚀所述绝缘层，在所述绝缘层上形成一深槽602，如图5所示。
具体的，在刻蚀所述绝缘层的步骤中，刻蚀所述绝缘层至所述互联线的上表面，由此形成的所述深槽602的底面与所述互联线上表面齐平。
步骤4：通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积、溅射方法中的一种制备选通管材料层202。然后通过磨平工艺得到如图6所示结构。
具体的，所述选通管材料层可以由ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx、VO2等金属氧化物中的一种形成，也可以由其他化合材料如离子电子混合导电(MIEC)的材料形成。
步骤5：在选通管材料层202上生长上电极M2，然后通过磨平工艺得到如图7所示结构。
步骤6：通过标准CMOS工艺手段实现互联线102及位线金属M3，得到所述1S1R存储器集成结构，如图2所示。
本实施例方法中，所述金属电极M1、M2、位线金属M3以及互联线303和103的材质可以为金属单质，例如W、Cu等，可通过电子束蒸发，化学气相沉积、脉冲激光沉积、原子层沉积或溅射方法制备而成。
在又一实施例中，如图8所示，所述1S1R存储器集成结构自下而上依次包括：存储器字线金属与下电极M1、选通管下电极303、选通管材料层203，选通管上电极M2，阻变材料层403、互联线103、位线金属M3。
与前一实施例1S1R存储器集成结构不同的是，本实施中阻变材料层形成于所述选通管上电极之上，前一实施例中阻变材料层形成于所述字线金属之上。关于本实施例1S1R存储器集成结构的其他组成与前述实施例相同，其相应的制备方法也与前述制备方法类似，此处不再赘述。
至此，已经结合附图对本公开实施例进行了详细描述。依据以上描述，本领域技术人员应当对本公开1S1R存储器集成结构及其制备方法有了清楚的认识。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
当然，根据实际需要，本公开方法还包含其他的步骤，由于同本公开的创新之处无关，此处不再赘述。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (9)
1.一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属、阻变材料层及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；
在选通管上电极上依次形成互联线及位线金属；
其中，所述选通管上电极的顶面与所述选通管材料层的凹槽的两侧顶面齐平；所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸；所述字线金属为存储器下电极，所述选通管下电极同时为存储器上电极及互联线；所述选通管材料层的厚度为38nm，材质为金属氧化物或离子电子混合导电(MIEC)材料。
2.一种1S1R存储器集成结构的制备方法，包括：
自下而上依次形成字线金属及选通管下电极；
在所述选通管下电极上形成绝缘层，刻蚀该绝缘层，形成凹槽结构；
在所述凹槽结构内形成凹槽形的选通管材料层；
在所述选通管材料层的凹槽内形成选通管上电极；
在选通管上电极上依次形成阻变材料层、互联线及位线金属；
其中，所述选通管上电极的顶面与所述选通管材料层的凹槽的两侧顶面齐平；所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸；所述位线金属为存储器上电极，所述选通管上电极同时为存储器下电极及互联线；所述选通管材料层的厚度为38nm，材质为金属氧化物或离子电子混合导电(MIEC)材料。
3.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，形成的所述选通管材料层的面积大于所述阻变材料层的面积。
4.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，在刻蚀该绝缘层的步骤中，刻蚀该绝缘层至所述选通管下电极的上表面，由此形成的所述凹槽结构的底面与所述互联线上表面齐平。
5.根据权利要求1或2所述的1S1R存储器集成结构的制备方法，其中，
采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成所述字线、位线、互联线、阻变材料层及选通管材料层；
所述字线、位线、互联线材质为W或Cu；
所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO2、HfO2、TiO2、SiO2、Ta2O5和Y2O3的其中一种或其组合；
所述金属氧化物包括ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx及VO2的其中一种或其组合；
所述绝缘层的材质为SiO2。
6.一种利用权利要求1～5中任一项所述的方法制备得到的1S1R存储器集成结构，包括：字线金属、阻变材料层、选通管下电极、选通管材料层、选通管上电极、互联线及位线金属；其中，所述选通管材料层呈凹槽形，所述选通管上电极形成于所述凹槽内，所述选通管材料层的底面尺寸大于所述字线金属、所述互联线及所述位线金属中每个的底面尺寸。
7.根据权利要求6所述的1S1R存储器集成结构，其中，所述阻变材料层位于所述字线金属上或位于所述选通管上电极上。
8.根据权利要求6所述的1S1R存储器集成结构，其中，所述选通管材料层的面积大于所述阻变材料层的面积。
9.根据权利要求6所述的1S1R存储器集成结构，其中，
所述字线、位线、互联线、阻变材料层及选通管材料层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或溅射工艺形成；
所述字线、位线及互联线的材质为W或Cu；
所述阻变材料层的厚度介于5nm～60nm之间，材质包括ZrO2、HfO2、TiO2、SiO2、Ta2O5和Y2O3的其中一种或其组合；
所述选通管材料层的厚度介于5nm～60nm之间，材质为金属氧化物或离子电子混合导电(MIEC)材料；所述金属氧化物包括ZrO2、HfO2、TiO2、SiO2、Ta2O5、Y2O3、NbOx及VO2的其中一种或其组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810455161.8A CN108630810B (zh) | 2018-05-14 | 2018-05-14 | 1s1r存储器集成结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810455161.8A CN108630810B (zh) | 2018-05-14 | 2018-05-14 | 1s1r存储器集成结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108630810A CN108630810A (zh) | 2018-10-09 |
| CN108630810B true CN108630810B (zh) | 2022-07-19 |
Family
ID=63693191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810455161.8A Active CN108630810B (zh) | 2018-05-14 | 2018-05-14 | 1s1r存储器集成结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108630810B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109119534B (zh) * | 2018-08-20 | 2019-05-31 | 华南理工大学 | 一种1s1r型相变存储单元结构及其制备方法 |
| JP2020155642A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 記憶装置 |
| CN110797457B (zh) * | 2019-10-22 | 2021-10-12 | 华东师范大学 | 一种多层存储结构透射电子显微镜原位电学测试单元制备方法 |
| CN113130741B (zh) * | 2021-02-26 | 2022-09-13 | 华中科技大学 | 一种具有高热阻绝热层的氧化钒选通管及其制备方法 |
| CN113437212B (zh) * | 2021-06-01 | 2023-07-18 | 长江先进存储产业创新中心有限责任公司 | 一种三维相变存储器及其制备方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967350B2 (en) * | 2002-04-02 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Memory structures |
| KR101046852B1 (ko) * | 2006-10-16 | 2011-07-06 | 파나소닉 주식회사 | 비휘발성 기억소자 및 그 제조방법 |
| CN101231970B (zh) * | 2008-01-17 | 2012-01-18 | 复旦大学 | 一种CuxO电阻存储器与二极管集成的制造方法 |
| CN101262005A (zh) * | 2008-04-11 | 2008-09-10 | 中国科学院上海微系统与信息技术研究所 | 使用肖特基二极管为选通管的相变存储单元及制备方法 |
| US7969011B2 (en) * | 2008-09-29 | 2011-06-28 | Sandisk 3D Llc | MIIM diodes having stacked structure |
| JP4531863B2 (ja) * | 2008-11-19 | 2010-08-25 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
| US20120161095A1 (en) * | 2009-08-28 | 2012-06-28 | Takumi Mikawa | Semiconductor memory device and method of manufacturing the same |
| CN101673755B (zh) * | 2009-09-23 | 2011-11-16 | 中国科学院上海微系统与信息技术研究所 | 使用复合结构二极管的相变存储器单元及制备方法 |
| CN102280465B (zh) * | 2010-06-13 | 2013-05-29 | 北京大学 | 阻变随机访问存储器件及制造方法 |
| CN102148329B (zh) * | 2011-01-24 | 2013-11-27 | 中国科学院上海微系统与信息技术研究所 | 一种电阻转换存储器结构及其制造方法 |
| JP6391009B2 (ja) * | 2014-03-17 | 2018-09-19 | パナソニックＩｐマネジメント株式会社 | 抵抗変化型不揮発性記憶素子の製造方法 |
| CN106030801B (zh) * | 2014-03-25 | 2020-09-15 | 英特尔公司 | 用于形成非平面电阻式存储器单元的技术 |
| CN104409627A (zh) * | 2014-10-30 | 2015-03-11 | 北京大学 | 一种小尺寸超薄阻变存储器及其制备方法 |
| CN104465989B (zh) * | 2014-12-26 | 2017-02-22 | 中国科学院微电子研究所 | 三端原子开关器件及其制备方法 |
| CN104485418A (zh) * | 2014-12-26 | 2015-04-01 | 中国科学院微电子研究所 | 一种自选通阻变存储器单元及其制备方法 |
| CN105405972B (zh) * | 2015-12-15 | 2019-06-25 | 上海新储集成电路有限公司 | 保留空气层的三维阻变存储器的制备方法 |
| US9768231B2 (en) * | 2016-02-12 | 2017-09-19 | Globalfoundries Singapore Pte. Ltd. | High density multi-time programmable resistive memory devices and method of forming thereof |
| CN105826468B (zh) * | 2016-04-29 | 2018-08-10 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
-
2018
- 2018-05-14 CN CN201810455161.8A patent/CN108630810B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108630810A (zh) | 2018-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108630810B (zh) | 1s1r存储器集成结构及其制备方法 | |
| US10283702B2 (en) | Methods for resistive random access memory (RRAM) | |
| US7811905B2 (en) | Nonvolatile memory device and fabrication method thereof | |
| US8716780B2 (en) | Three-dimensional memory array stacking structure | |
| TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
| CN112956041A (zh) | 可变低电阻线非易失性存储元件及其运转方法 | |
| TW200816452A (en) | Nonvolatile memory device and fabrication method thereof | |
| CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
| US20180309054A1 (en) | High retention resistive random access memory | |
| JP2014017379A (ja) | 不揮発性記憶装置 | |
| US20130051115A1 (en) | Integrated circuit with backside passive variable resistance memory and method for making the same | |
| CN108493336B (zh) | 自整流阻变存储器及其制备方法 | |
| CN111584711B (zh) | 一种rram器件及形成rram器件的方法 | |
| US20210104576A1 (en) | Electronic device and method of manufacturing the same | |
| US20130051117A1 (en) | Integrated circuit with vertically integrated passive variable resistance memory and method for making the same | |
| CN105514264B (zh) | 一种阻变存储器及其制备方法、电子装置 | |
| US8822973B2 (en) | Memory cells and methods of forming memory cells | |
| CN104347711B (zh) | 具有横向沟道的三维半导体器件及其制造方法 | |
| CN104518086A (zh) | 半导体器件及其制造方法 | |
| KR20180079137A (ko) | 저항성 메모리 소자 및 이의 제조 방법 | |
| US11205750B2 (en) | 1S1R memory integrated structure with larger selector surface area which can effectively suppress leakage current in the cross array without increasing the overall size of the integrated structure and method for fabricating the same | |
| CN112164749B (zh) | 双极性阻变存储器及其制备方法 | |
| CN103531710A (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
| CN114122254A (zh) | 具有多个输入端子的电阻式存储器元件 | |
| TWI508072B (zh) | 阻變式記憶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |