CN104465989B - 三端原子开关器件及其制备方法 - Google Patents
三端原子开关器件及其制备方法 Download PDFInfo
- Publication number
- CN104465989B CN104465989B CN201410828155.4A CN201410828155A CN104465989B CN 104465989 B CN104465989 B CN 104465989B CN 201410828155 A CN201410828155 A CN 201410828155A CN 104465989 B CN104465989 B CN 104465989B
- Authority
- CN
- China
- Prior art keywords
- channel layer
- source
- drain terminal
- control end
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种三端原子开关器件及其制备方法，属于微电子制造及存储器技术领域。该三端原子开关器件包括：包含有源端和漏端的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6沟道层；以及在该M8XY6沟道层表面形成的控制端，且该控制端充满该垂直沟槽，其中源端电阻和漏端电阻受控制端调控。本发明基于三端原子开关器件，依靠源漏问电阻随控制端电压的高度非线性变化特征实现高开关比特性，结构简单、易集成、密度高、成本低，可用于交叉阵列结构中的选通管，抑制由漏电流引起的串扰现象；本发明提出的三端原子开关器件同时适用于平面堆叠交叉阵列结构以及垂直交叉阵列结构，实现高密度的三维存储。
Description
技术领域
本发明涉及微电子技术领域，尤其是一种适用于无源交叉阵列集成选通管的三端原子开关器件及其制备方法。
背景技术
电阻型存储器，如阻变存储器、相变存储器和磁存储器，由于其在单元面积、三维集成、低功耗、高擦写速度和多值存储等方面的优异特性，受到了国内外的高度关注。
阻变存储器的阵列架构可以分为无源交叉阵列和有源阵列。在无源交叉阵列中，每个存储器单元由相互交叉的字线和位线构成的上下电极所确定，在平面结构中可以实现最小的存储单元面积——4F2，其中F为特征尺寸。无源交叉阵列由于不依赖于半导体工艺的前段工艺，可以进行多层堆叠，实现三维存储结构，每个存储器单元的有效单元面积仅为4F2/N，其中N为堆叠的层数。但无源交叉阵列架构阻变存储器的低阻态呈欧姆导电特性，在读取相邻交叉点的阻值时容易产生串扰效应，以图1所示的2×2交叉阵列为例，如果三个相邻的交叉节点(1，2)、(2，2)和(2，1)处于低阻状态，那么(1，1)点的实际电阻不论处于高阻态还是低阻态，其读出的电阻都为低阻。当存储阵列变大或多层阵列堆叠时，漏电现象将更加严重。
为解决串扰问题引起的误读现象，通常的解决方法为与电阻转变器件串联一个具有非线性电阻，如阈值转变器件，肖特基二极管等两端器件。
目前报道的两端非线性电阻的开关比普遍较低，漏电流较大，且阈值转变器件的转变电压需要与电阻型存储器的操作电压相匹配，增加了两端非线性电阻的设计难度。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种适用于电阻型存储器无源交叉阵列集成的选通管的三端原子开关器件及其制备方法，以提高选通器件的开关比，消除无源交叉阵列中的漏电流。
(二)技术方案
为达到上述目的，本发明提供了一种三端原子开关器件，包括：包含有源端301和漏端302的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6沟道层501；以及在该M8XY6沟道层501表面形成的控制端601，且该控制端601充满该垂直沟槽。
上述方案中，所述包含有源端301和漏端302的堆叠结构中，漏端302形成于源端301之上，且源端301与漏端302之间由第二绝缘介质层202进行隔离，漏端302之上还覆盖有第三绝缘介质层203，且源端301通过其下的第一绝缘介质层201与衬底隔离。
上述方案中，所述源端301和漏端302，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；所述源端301和漏端302采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
上述方案中，所述垂直沟槽依次贯穿漏端302之上覆盖的第三绝缘介质层203、漏端302、源端301与漏端302之间的第二绝缘介质层202，以及源端301，该垂直沟槽的底部形成于该源端301之下的第一绝缘介质层201中。
上述方案中，所述在该垂直沟槽内壁及底部形成的M8XY6沟道层501中，M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。
上述方案中，所述M8XY6沟道层501还采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。
上述方案中，所述M8XY6沟道层501采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
上述方案中，所述控制端601形成于内壁覆盖有M8XY6沟道层501的该垂直沟槽内，所述控制端601的上表面与漏端302之上覆盖的第三绝缘介质层203的上表面齐平。
上述方案中，所述控制端601，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；所述控制端601采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法形成。
上述方案中，该三端原子开关器件在M8XY6沟道层501与控制端601之间还包括一层或多层介质层，该介质层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法沉积而形成，厚度为0.5nm～50nm。
上述方案中，该介质层采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，或者采用有机材料TCNQ、PEDOT，P3HT，PCTBT等中的任一种。
为达到上述目的，本发明还提供了一种三端原子开关器件的制备方法，包括：形成包含有源端301和漏端302的堆叠结构；刻蚀该堆叠结构而形成垂直沟槽；在该垂直沟槽内壁及底部形成M8XY6沟道层501；以及在该M8XY6沟道层501表面形成控制端601，且该控制端601充满该垂直沟槽。
上述方案中，所述形成包含有源端301和漏端302的堆叠结构的步骤，是在衬底上先形成第一绝缘介质层201，然后在第一绝缘介质层201上形成源端301，接着在源端301上形成第二绝缘介质层202，然后再在第二绝缘介质层202上形成漏端302，最后在漏端302上形成第三绝缘介质层203，进而形成包含有源端301和漏端302的堆叠结构。
上述方案中，所述源端301和漏端302采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述第一至第三绝缘介质层采用化学气相沉积或溅射形成。
上述方案中，所述刻蚀该堆叠结构而形成垂直沟槽的步骤，是采用光刻及刻蚀的方法对该堆叠结构中第三绝缘介质层203、漏端302、第二绝缘介质层202及源端301进行贯穿刻蚀，刻蚀停止于该源端301之下的第一绝缘介质层201中。
上述方案中，所述光刻是常规光刻、电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与漏端分开刻蚀。
上述方案中，所述在该垂直沟槽内壁及底部形成M8XY6沟道层501的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
上述方案中，所述在该M8XY6沟道层501表面形成控制端601的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6沟道层的该垂直沟槽内形成控制端601。
上述方案中，所述在该M8XY6沟道层501表面形成控制端601的步骤，还包括：平坦化控制端601及M8XY6沟道层501，形成垂直交叉阵列结构的位线，进而形成三端原子开关器件。
上述方案中，所述平坦化是采用化学机械抛光的方法对控制端601及M8XY6沟道层501进行平坦化处理，将水平部分的控制端601及M8XY6沟道层501材料完全去除。
上述方案中，所述在该垂直沟槽内壁及底部形成M8XY6沟道层501的步骤与在该M8XY6沟道层501表面形成控制端601的步骤之间，还包括：采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法，在M8XY6沟道层501表面形成一层或多层介质层，该介质层厚度为0.5nm～50nm。
上述方案中，所述平坦化是采用化学机械抛光的方法对控制端601、介质层及M8XY6沟道层501进行平坦化处理，将水平部分的控制端601、介质层及M8XY6沟道层501材料完全去除。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明利用M8XY6沟道层中的金属离子浓度受控制端电压调控，从而使沟道层的电阻具有随栅压呈高度非线性变化的特征，用于电阻型存储器的无源交叉阵列中的选通管。
2、本发明中的M8XY6沟道层的电阻受控制端调控，电阻转变器件的操作电压由源漏端决定，从而使选通管的操作电压与电阻转变器件的操作电压可独立设计，降低了选通管的设计难度。
3、本发明中的M8XY6沟道层和控制端间可以包括一层或多层介质层。
综上所述，本发明提供了一种适用于无源交叉阵列集成选通管的三端原子开关结构及其制备方法。
附图说明
图1为无源交叉阵列结构中的读串扰现象示意图；
图2是依照本发明实施例的三端原子开关器件的结构示意图；
图3是依照本发明实施例的制备三端原子开关器件的方法流程图；
图4至图7是依照本发明实施例的制备三端原子开关器件的工艺流程图；
图8是依照本发明实施例的三端原子开关器件源漏端电阻与控制端电压关系的示意图。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，图中的表示是示意性的，但这不应该被认为是限制本发明的范围。
本发明基于三端原子开关器件，依靠源漏间电阻随控制端电压的高度非线性变化特征实现高开关比特性，结构简单、易集成、密度高、成本低，可用于交叉阵列结构中的选通管，抑制由漏电流引起的串扰现象；本发明提出的三端原子开关器件同时适用于平面堆叠交叉阵列结构以及垂直交叉阵列结构，实现高密度的三维存储。
如图2所示，图2是依照本发明实施例的三端原子开关器件的结构示意图。该三端原子开关器件包括：包含有源端301和漏端302的堆叠结构；刻蚀该堆叠结构而形成的垂直沟槽；在该垂直沟槽内壁及底部形成的M8XY6沟道层501；以及在该M8XY6沟道层501表面形成的控制端601，且该控制端601充满该垂直沟槽。其中，源端301的电阻和漏端302的电阻受控制端601调控。
其中，所述包含有源端301和漏端302的堆叠结构中，漏端302形成于源端301之上，且源端301与漏端302之间由第二绝缘介质层202进行隔离，漏端302之上还覆盖有第三绝缘介质层203，且源端301通过其下的第一绝缘介质层201与衬底隔离。
源端301和漏端302，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；所述源端301和漏端302采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
所述垂直沟槽依次贯穿漏端302之上覆盖的第三绝缘介质层203、漏端302、源端301与漏端302之间的第二绝缘介质层202，以及源端301，该垂直沟槽的底部形成于该源端301之下的第一绝缘介质层201中。
在该垂直沟槽内壁及底部形成的M8XY6沟道层501中，M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。M8XY6沟道层501还可以采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。M8XY6沟道层501可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
控制端601形成于内壁覆盖有M8XY6沟道层501的该垂直沟槽内，所述控制端601的上表面与漏端302之上覆盖的第三绝缘介质层203的上表面齐平。控制端601，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；所述控制端601采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法形成。
进一步地，作为本发明的一个较佳实施例，在M8XY6沟道层501与控制端601之间还可以进一步包括一层或多层介质层，该介质层可以采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，也可以采用有机材料TCNQ、PEDOT，P3HT，PCTBT等中的任一种；该介质层可以采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法沉积而形成，厚度为0.5nm～50nm。
基于图2所示的三端原子开关器件，本发明还提供了一种制备该三端原子开关器件的方法，如图3所示，该方法包括以下步骤：
步骤10：形成包含有源端301和漏端302的堆叠结构；
在本步骤中，是在衬底上先形成第一绝缘介质层201，然后在第一绝缘介质层201上形成源端301，接着在源端301上形成第二绝缘介质层202，然后再在第二绝缘介质层202上形成漏端302，最后在漏端302上形成第三绝缘介质层203，进而形成包含有源端301和漏端302的堆叠结构。源端301和漏端302采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述第一至第三绝缘介质层采用化学气相沉积或溅射形成。
步骤20：刻蚀该堆叠结构而形成垂直沟槽；
在本步骤中，是采用光刻及刻蚀的方法对该堆叠结构中第三绝缘介质层203、漏端302、第二绝缘介质层202及源端301进行贯穿刻蚀，刻蚀停止于该源端301之下的第一绝缘介质层201中。光刻是常规光刻、电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与漏端分开刻蚀。
步骤30：在该垂直沟槽内壁及底部形成M8XY6沟道层501；
在本步骤中，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
步骤40：在该M8XY6沟道层501表面形成控制端601，且该控制端601充满该垂直沟槽；
在本步骤中，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6沟道层的该垂直沟槽内形成控制端601。
进一步地，在该M8XY6沟道层501表面形成控制端601还包括：平坦化控制端601及M8XY6沟道层501，形成垂直交叉阵列结构的位线，进而形成三端原子开关器件。平坦化是采用化学机械抛光的方法对控制端601及M8XY6沟道层501进行平坦化处理，将水平部分的控制端601及M8XY6沟道层501材料完全去除。
进一步地，步骤30与步骤40之间还包括：采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法，在M8XY6沟道层501表面形成一层或多层介质层，该介质层厚度为0.5nm～50nm。其次，平坦化是采用化学机械抛光的方法对控制端601、介质层及M8XY6沟道层501进行平坦化处理，将水平部分的控制端601、介质层及M8XY6沟道层501材料完全去除。
作为较佳实施例，以下结合图4至图7，详细说明本发明中三端原子开关器件的制备工艺，该方法具体包括如下步骤：
步骤1：制作源端和漏端。
如图4所示，在Si衬底100上依次形成堆叠结构的源端301和漏端302，且在Si衬底100与源端301及源端301与漏端302之间由绝缘介质隔离；作为优选方案，Si衬底100与源端301之间采用第一绝缘介质层201隔离，源端301与漏端302之间采用第二绝缘介质层202隔离，漏端302之上覆盖有第三绝缘介质层203。
其中，源端301和漏端302可以采用化学电镀或者溅射的方法形成，作为优选方案，本实施例中源端301和漏端302采用的材料是金属W导电电极，采用溅射的方法形成，厚度为5nm～100nm。
第一至第三绝缘介质层201、202、203可以采用化学气相沉积或溅射形成，采用的材料可以为SiN、SiO、SiON或SiO2，或者为掺C、掺P或掺F的SiO2等，作为优选方案，本实施例中第一至第三绝缘介质层201、202、203采用SiO2，由化学气相沉积形成，厚度为10nm～100nm。
步骤2：刻蚀形成垂直沟槽。
如图5所示，通过光刻以及刻蚀的方法对第三绝缘介质层203、漏端302、第二绝缘介质层202、源端301和第一绝缘介质层201进行刻蚀，刻透源端301且不刻透第一绝缘介质层201，形成垂直沟槽401。该步骤中，光刻可以是常规光刻、电子束曝光、纳米压印等图形转移技术；刻蚀可以是干法刻蚀或者湿法刻蚀；由于涉及多层薄膜的刻蚀，可以采用单步刻蚀工艺，一次形成沟槽，也可以采用多步刻蚀工艺，将绝缘介质与漏端分开刻蚀。
步骤3：在沟槽401中形成M8XY6沟道层501。
如图6所示，作为较优实施例，M8XY6沟道层501采用的材料可以为Cu8GeS6或Ag8GeS6，可以采用单靶溅射或多靶共溅的方法沉积，厚度为5nm～200nm。
步骤4：在沟槽401中的M8XY6沟道层501之上形成控制端601。
如图7所示，作为较优实施例，控制端601采用的材料可以为Ti，TiN，Ta，TaN，Ru或Cu中的一种或几种的多层复合电极，可以采用溅射、原子化学气相沉积，或电镀的方法制备，厚度为10nm～1000nm。
步骤5：平坦化控制端601及M8XY6沟道层501。
采用化学机械抛光对控制端601及M8XY6沟道层501进行平坦化处理，将水平部分的控制端601材料完全去除，将水平部分的M8XY6沟道层501材料部分去除，完成位线的图形化，具体如图2所示。
至此，图2所示具有自选通功能的阻变存储器垂直交叉阵列结构制备完成。
进一步地，作为另外一个较佳实施例，在M8XY6沟道层501与控制端601之间还可以进一步包括一层或多层介质层，该介质层是在上述步骤3在沟槽401中形成M8XY6沟道层501之后，采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法沉积而形成，厚度为0.5nm～50nm。由此，上述步骤4在沟槽401中的M8XY6沟道层501之上形成控制端601将是在沟槽401中的介质层之上形成控制端601，此处就不再赘述。
优选地，该介质层可以采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，也可以采用有机材料TCNQ、PEDOT、P3HT或PCTBT中的任一种。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例，应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
图8为本发明的三端原子开关器件控制端电压-沟道电阻关系的示意图。如图8所示，所述三端原子开关器件的沟道电阻开始处于高阻状态，即‘关’态，当控制端电压达到0.7V时，所述沟道电阻迅速减小，此时器件变为‘开’态；当控制端电压逐渐减小至0.2V时，源漏电阻迅速增大，器件又变为‘关’态。该三端原子开关器件的开关比例可以达到105以上，能够有效地抑制交叉阵列结构中的读串扰，避免误读发生。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (20)
1.一种三端原子开关器件，其特征在于，包括：
包含有源端(301)和漏端(302)的堆叠结构；
刻蚀该堆叠结构而形成的垂直沟槽；
在该垂直沟槽内壁及底部形成的M8XY6沟道层(501)；以及
在该M8XY6沟道层(501)表面形成的控制端(601)，且该控制端(601)充满该垂直沟槽；
其中，所述在该垂直沟槽内壁及底部形成的M8XY6沟道层(501)中，M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。
2.根据权利要求1所述的三端原子开关器件，其特征在于，所述包含有源端(301)和漏端(302)的堆叠结构中，漏端(302)形成于源端(301)之上，且源端(301)与漏端(302)之间由第二绝缘介质层(202)进行隔离，漏端(302)之上还覆盖有第三绝缘介质层(203)，且源端(301)通过其下的第一绝缘介质层(201)与衬底隔离。
3.根据权利要求2所述的三端原子开关器件，其特征在于，
所述源端(301)和漏端(302)，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，以及金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；
所述源端(301)和漏端(302)采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
4.根据权利要求2所述的三端原子开关器件，其特征在于，所述垂直沟槽依次贯穿漏端(302)之上覆盖的第三绝缘介质层(203)、漏端(302)、源端(301)与漏端(302)之间的第二绝缘介质层(202)，以及源端(301)，该垂直沟槽的底部形成于该源端(301)之下的第一绝缘介质层(201)中。
5.根据权利要求1所述的三端原子开关器件，其特征在于，所述M8XY6沟道层(501)还采用掺杂的M8XY6材料，掺杂元素为N、P、Zn、Cu、Ag、Li、Ni、Zn、Ge、Si、Sn、C、N、Se、S、O、Te，Br、Cl，F或I中的一种或几种。
6.根据权利要求1所述的三端原子开关器件，其特征在于，所述M8XY6沟道层(501)采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，厚度为1nm～500nm。
7.根据权利要求1所述的三端原子开关器件，其特征在于，所述控制端(601)形成于内壁覆盖有M8XY6沟道层(501)的该垂直沟槽内，所述控制端(601)的上表面与漏端(302)之上覆盖的第三绝缘介质层(203)的上表面齐平。
8.根据权利要求1所述的三端原子开关器件，其特征在于，
所述控制端(601)，是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任一种导电材料，或者是采用金属材料W、Al、Cu、Au、Ag、Pt、Ru、Ti、Ta、Pb、Co、Mo、Ir或Ni，金属化合物TiN、TaN、IrO2、CuTe、Cu3Ge、ITO或IZO中任两种或两种以上导电材料的合金；
所述控制端(601)采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法形成。
9.根据权利要求1所述的三端原子开关器件，其特征在于，该三端原子开关器件在M8XY6沟道层(501)与控制端(601)之间还包括一层或多层介质层，该介质层采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法沉积而形成，厚度为0.5nm～50nm。
10.根据权利要求9所述的三端原子开关器件，其特征在于，该介质层采用无机材料CuS、AgS、AgGeSe、CuIxSy，ZrO2、HfO2、TiO2、SiO2、WOx、NiO、CuOx、ZnO、TaOx、CoO、Y2O3、Si、PCMO、SZO或STO中的任一种，或者采用有机材料TCNQ、PEDOT、P3HT或PCTBT中的任一种。
11.一种三端原子开关器件的制备方法，其特征在于，包括：
形成包含有源端(301)和漏端(302)的堆叠结构；
刻蚀该堆叠结构而形成垂直沟槽；
在该垂直沟槽内壁及底部形成M8XY6沟道层(501)；以及
在该M8XY6沟道层(501)表面形成控制端(601)，且该控制端(601)充满该垂直沟槽；
其中，在所述M8XY6沟道层(501)中，M为Cu、Ag、Li、Ni或Zn中的任一种，X为Ge、Si、Sn、C或N中的任一种，Y为Se、S、O或Te中的任一种。
12.根据权利要求11所述的制备方法，其特征在于，所述形成包含有源端(301)和漏端(302)的堆叠结构的步骤，是在衬底上先形成第一绝缘介质层(201)，然后在第一绝缘介质层(201)上形成源端(301)，接着在源端(301)上形成第二绝缘介质层(202)，然后再在第二绝缘介质层(202)上形成漏端(302)，最后在漏端(302)上形成第三绝缘介质层(203)，进而形成包含有源端(301)和漏端(302)的堆叠结构。
13.根据权利要求12所述的制备方法，其特征在于，所述源端(301)和漏端(302)采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成，所述第一至第三绝缘介质层采用化学气相沉积或溅射形成。
14.根据权利要求12所述的制备方法，其特征在于，所述刻蚀该堆叠结构而形成垂直沟槽的步骤，是采用光刻及刻蚀的方法对该堆叠结构中第三绝缘介质层(203)、漏端(302)、第二绝缘介质层(202)及源端(301)进行贯穿刻蚀，刻蚀停止于该源端(301)之下的第一绝缘介质层(201)中。
15.根据权利要求14所述的制备方法，其特征在于，所述光刻是常规光刻，该常规光刻是电子束曝光或纳米压印；所述刻蚀是干法刻蚀或者湿法刻蚀，采用单步刻蚀工艺，一次形成沟槽，或者采用多步刻蚀工艺，将绝缘介质层与漏端分开刻蚀。
16.根据权利要求11所述的制备方法，其特征在于，所述在该垂直沟槽内壁及底部形成M8XY6沟道层(501)的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法沉积而形成。
17.根据权利要求11所述的制备方法，其特征在于，所述在该M8XY6沟道层(501)表面形成控制端(601)的步骤，是采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积或磁控溅射方法中的一种方法，在内壁覆盖有M8XY6沟道层(501)的该垂直沟槽内形成控制端(601)。
18.根据权利要求17所述的制备方法，其特征在于，所述在该M8XY6沟道层(501)表面形成控制端(601)的步骤，还包括：
平坦化控制端(601)及M8XY6沟道层(501)，进而形成三端原子开关器件。
19.根据权利要求18所述的制备方法，其特征在于，所述平坦化是采用化学机械抛光的方法对控制端(601)及M8XY6沟道层(501)进行平坦化处理，将水平部分的控制端(601)及M8XY6沟道层(501)材料完全去除。
20.根据权利要求11所述的制备方法，其特征在于，所述在该垂直沟槽内壁及底部形成M8XY6沟道层(501)的步骤与在该M8XY6沟道层(501)表面形成控制端(601)的步骤之间，还包括：
采用电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、旋涂或磁控溅射方法，在M8XY6沟道层(501)表面形成一层或多层介质层，该介质层厚度为0.5nm～50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410828155.4A CN104465989B (zh) | 2014-12-26 | 2014-12-26 | 三端原子开关器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410828155.4A CN104465989B (zh) | 2014-12-26 | 2014-12-26 | 三端原子开关器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465989A CN104465989A (zh) | 2015-03-25 |
| CN104465989B true CN104465989B (zh) | 2017-02-22 |
Family
ID=52911704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410828155.4A Active CN104465989B (zh) | 2014-12-26 | 2014-12-26 | 三端原子开关器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465989B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016101247A1 (zh) * | 2014-12-26 | 2016-06-30 | 中国科学院微电子研究所 | 三端原子开关器件及其制备方法 |
| CN105826468B (zh) * | 2016-04-29 | 2018-08-10 | 中国科学院微电子研究所 | 一种自选通阻变存储器件及其制备方法 |
| CN108878644A (zh) * | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
| CN108630810B (zh) * | 2018-05-14 | 2022-07-19 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
| CN108987464B (zh) * | 2018-06-26 | 2021-01-12 | 浙江大学 | 一种非晶金属vi族化合物半导体薄膜与薄膜晶体管 |
| CN112216793B (zh) * | 2020-07-22 | 2023-01-20 | 中国科学院微电子研究所 | 一种选通管及其制备方法 |
| CN114024212B (zh) * | 2021-10-19 | 2023-12-05 | 东南大学 | 一种基于n-ZnO/PEDOT/HfO2/p-GaN的紫外激光二极管及制备方法 |
| CN114421943B (zh) * | 2022-01-25 | 2023-03-24 | 中国电子科技集团公司第五十八研究所 | 一种高可靠抗辐射原子开关型配置单元结构 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1293825A (zh) * | 1998-01-16 | 2001-05-02 | 薄膜电子有限公司 | 场效应晶体管 |
| US20020096703A1 (en) * | 1996-05-29 | 2002-07-25 | Madhukar B. Vora | Vertically integrated flash eeprom for greater density and lower cost |
| US20040038432A1 (en) * | 2002-04-10 | 2004-02-26 | Micron Technology, Inc. | Programmable conductor memory cell structure and method therefor |
| CN1144231C (zh) * | 1996-05-30 | 2004-03-31 | 爱克逊技术有限公司 | 可编程金属化元件结构及其制造方法 |
| US20040070007A1 (en) * | 2000-11-22 | 2004-04-15 | Zhibo Zhang | Vertical field effect transistors including conformal monocrystalline silicon layer on trench sidewall |
| US20070029538A1 (en) * | 2005-08-05 | 2007-02-08 | Infineon Technologies Ag | Method for fabricating an integrated device comprising a structure with a solid electrolyte |
| CN101123275A (zh) * | 2006-08-07 | 2008-02-13 | 三星电子株式会社 | 垂直双沟道晶体管及其制造方法 |
| US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| CN101894805A (zh) * | 2009-04-13 | 2010-11-24 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US20100317166A1 (en) * | 2009-06-12 | 2010-12-16 | Lee Ki-Hong | Method for fabricating vertical channel type nonvolatile memory device |
| US20110227023A1 (en) * | 2010-03-19 | 2011-09-22 | International Business Machines Corporation | Backend of line (beol) compatible high current density access device for high density arrays of electronic components |
| CN103137646A (zh) * | 2013-03-15 | 2013-06-05 | 中国科学院微电子研究所 | 用于双极型阻变存储器交叉阵列集成方式的选通器件单元 |
| CN103582947A (zh) * | 2011-05-31 | 2014-02-12 | 科洛斯巴股份有限公司 | 具有非线性元件的切换器件 |
| CN103733337A (zh) * | 2011-08-15 | 2014-04-16 | 国际商业机器公司 | 微电子器件 |
-
2014
- 2014-12-26 CN CN201410828155.4A patent/CN104465989B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020096703A1 (en) * | 1996-05-29 | 2002-07-25 | Madhukar B. Vora | Vertically integrated flash eeprom for greater density and lower cost |
| CN1144231C (zh) * | 1996-05-30 | 2004-03-31 | 爱克逊技术有限公司 | 可编程金属化元件结构及其制造方法 |
| CN1293825A (zh) * | 1998-01-16 | 2001-05-02 | 薄膜电子有限公司 | 场效应晶体管 |
| US20040070007A1 (en) * | 2000-11-22 | 2004-04-15 | Zhibo Zhang | Vertical field effect transistors including conformal monocrystalline silicon layer on trench sidewall |
| US20040038432A1 (en) * | 2002-04-10 | 2004-02-26 | Micron Technology, Inc. | Programmable conductor memory cell structure and method therefor |
| US20070029538A1 (en) * | 2005-08-05 | 2007-02-08 | Infineon Technologies Ag | Method for fabricating an integrated device comprising a structure with a solid electrolyte |
| CN101123275A (zh) * | 2006-08-07 | 2008-02-13 | 三星电子株式会社 | 垂直双沟道晶体管及其制造方法 |
| US7382647B1 (en) * | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| CN101840995A (zh) * | 2009-01-13 | 2010-09-22 | 三星电子株式会社 | 电阻型随机存取存储器及其制造方法 |
| CN101894805A (zh) * | 2009-04-13 | 2010-11-24 | 海力士半导体有限公司 | 非易失性存储器件及其制造方法 |
| US20100317166A1 (en) * | 2009-06-12 | 2010-12-16 | Lee Ki-Hong | Method for fabricating vertical channel type nonvolatile memory device |
| US20110227023A1 (en) * | 2010-03-19 | 2011-09-22 | International Business Machines Corporation | Backend of line (beol) compatible high current density access device for high density arrays of electronic components |
| CN103582947A (zh) * | 2011-05-31 | 2014-02-12 | 科洛斯巴股份有限公司 | 具有非线性元件的切换器件 |
| CN103733337A (zh) * | 2011-08-15 | 2014-04-16 | 国际商业机器公司 | 微电子器件 |
| CN103137646A (zh) * | 2013-03-15 | 2013-06-05 | 中国科学院微电子研究所 | 用于双极型阻变存储器交叉阵列集成方式的选通器件单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465989A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104465989B (zh) | 三端原子开关器件及其制备方法 | |
| CN105826468B (zh) | 一种自选通阻变存储器件及其制备方法 | |
| US8665631B2 (en) | Resistive random memory cell and memory | |
| Shin et al. | TiO2-based metal-insulator-metal selection device for bipolar resistive random access memory cross-point application | |
| KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| CN104124257B (zh) | 三维可变电阻存储器件及其制造方法 | |
| CN105990519B (zh) | 非挥发性阻变存储器件及其制备方法 | |
| CN107732010A (zh) | 一种选通管器件及其制备方法 | |
| KR102527408B1 (ko) | 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법 | |
| CN104485418A (zh) | 一种自选通阻变存储器单元及其制备方法 | |
| CN102157688B (zh) | 一种阻变存储器及其制备方法 | |
| CN105870321B (zh) | 一种非线性自整流阻变存储器及其制备方法 | |
| CN105990520A (zh) | 非挥发性阻变存储器件及其制备方法 | |
| CN103606625A (zh) | 高一致性低功耗阻变存储器及制备方法 | |
| US10608177B2 (en) | Self-gated RRAM cell and method for manufacturing the same | |
| KR101317755B1 (ko) | 문턱 스위칭 특성을 지니는 저항체를 포함하는 비휘발성메모리 소자, 이를 포함하는 메모리 어레이 및 그 제조방법 | |
| CN107017341B (zh) | 一种非对称环状微电极相变存储单元及器件 | |
| CN103633242A (zh) | 一种具有自整流特性的阻变存储器及其制备方法 | |
| US10720578B2 (en) | Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes | |
| CN103681727B (zh) | 双层结构电阻型存储器及其制备方法 | |
| CN103579499B (zh) | 具有整流特性的阻变存储器器件及其制作法 | |
| CN110931637B (zh) | 一种选通管的制备方法 | |
| KR20080034310A (ko) | 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법 | |
| CN102593349A (zh) | 一种SixNy基电阻型存储器及其制备方法和应用 | |
| CN105336852B (zh) | 带有自整流效应的rram存储单元结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |