CN104124257B - 三维可变电阻存储器件及其制造方法 - Google Patents

三维可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN104124257B
CN104124257B CN201310674314.5A CN201310674314A CN104124257B CN 104124257 B CN104124257 B CN 104124257B CN 201310674314 A CN201310674314 A CN 201310674314A CN 104124257 B CN104124257 B CN 104124257B
Authority
CN
China
Prior art keywords
layer
gate electrode
variable resistance
unit gate
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310674314.5A
Other languages
English (en)
Other versions
CN104124257A (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104124257A publication Critical patent/CN104124257A/zh
Application granted granted Critical
Publication of CN104124257B publication Critical patent/CN104124257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

一种可变电阻存储器件，包括：多个单元栅电极，以第一方向延伸，其中所述单元栅电极以第二方向层叠，第二方向实质垂直于第一方向。栅绝缘层，围绕所述多个单元栅电极的各单元栅电极，以及单元漏极区，形成于所述单元栅电极的各单元栅电极的两测上。沟道区，沿着所述单元栅电极的层叠以第二方向延伸，以及可变电阻层，接触沟道层。

Description

三维可变电阻存储器件及其制造方法
相关申请的交叉引用
本申请要求2013年4月25日提交的申请号为10-2013-0046090的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种可变电阻存储器件、一种制造可变电阻存储器件的方法、以及一种操作可变电阻存储器件的方法。
背景技术
近来，使用电阻材料的电阻式存储器件已被提议，且已经提议该电阻存储器件可以包括相变随机存取存储器(phase-change random access memories,PCRAMs)、电阻随机存取存储器(resistance random access memories,ReRAMs)或磁阻随机存取存储器(magentoresistive random access memories,MRAMs)。
电阻式存储器件可以包括开关器件和电阻器件，且可以根据电阻器件的状态来储存数据“0”或数据“1”。
甚至在电阻式存储器件中，首选要改善集成密度，并且在有限的区域中集成尽可能多的存储器单元。
近来，可变电阻存储器件亦配置为三维结构，但是急需稳定层叠多个具有较小临界尺寸(critical dimension,CD)的存储器单元的方法。
发明内容
一示例性可变电阻存储器件。该可变电阻存储器件可以包括：半导体衬底；公共源极区，形成于半导体层上；沟道层，实质垂直于半导体衬底的表面而形成，沟道层被选择性地连接至公共源极区；多个单元栅电极，沿着沟道层的侧而形成；栅绝缘层，围绕所述多个单元栅电极的各单元栅电极而形成；单元漏极区，位于所述多个单元栅电极的各单元栅电极之间；可变电阻层，沿着沟道层的另一侧而形成；以及位线，电连接至沟道层与可变电阻层。
制造可变电阻存储器件的一示例性方法。方法可以包括以下步骤：在半导体衬底上形成公共源极线；在公共源极区上形成选择开关；在所述选择开关之上，通过将多个具有第一刻蚀选择性的第一层间绝缘层与多个具有第二刻蚀选择性的第二层间绝缘层交替层叠来在半导体衬底上形成绝缘结构，所述第二刻蚀选择性不同于所述第一刻蚀选择性；在绝缘结构中形成通孔以暴露所述串选择开关；通过去除所述多个第一层间绝缘层的透过通孔而暴露的部分来形成空间部分；在各空间部分中形成单元漏极区；在各通孔中，沿着限定各通孔的表面形成沟道层；选择性地去除所述多个第二绝缘层来形成多个开口；在所述多个开口的各开口中形成栅绝缘层；在所述多个开口的各开口中形成单元栅电极，使得各单元栅电极被栅绝缘层围绕；在沟道层的表面上形成可变电阻层；于通孔中形成绝缘层；以及形成位线，以电连接至沟道层与可变电阻层。
一示例性可变电阻存储器件可以包括：以第一方向延伸的多个单元栅电极，其中所述多个单元栅电极以第二方向层叠，第二方向实质垂直于第一方向；栅绝缘层，围绕所述多个单元栅电极的各单元栅电极；单元漏极区，形成于所述多个单元栅电极的各单元栅电极的两侧；沟道层，沿着所述多个单元栅电极的层叠以第二方向延伸；以及可变电阻层，接触沟道层。
操作一示例性可变电阻存储器件的方法，该可变电阻存储器件可以包括：具有以第一方向延伸的多个单元栅电极的多个存储器单元，其中所述单元栅电极以实质垂直于第一方向的第二方向层叠；栅绝缘层围绕所述多个单元栅电极的各单元栅电极；单元漏极区形成于所述多个单元栅电极的各单元栅电极的两侧；沟道层沿着所述多个单元电极的层叠以第二方向延伸；以及接触沟道层的可变电阻层，其中可变电阻存储器件与选择开关接触，方法包括以下步骤：经由选择开关来选择所述多个存储器单元的存储器单元；使来自位线的电流通过选中的存储器单元的可变电阻器，来对所述选中的存储器单元执行操作；以及使电流通过所述沟道层的与未选中的存储器单元关联的部分。
上述与其他特征、方面和示例性实施将说明于以下的“具体实施方式”中。
附图说明
本说明书的主题的上述及其他方面、特征及其他优点，将配合所附附图而详细说明如下，进而更清楚地被了解，其中：
图1为说明一示例性可变电阻存储器件的电路图。
图2为说明一示例性可变电阻器的电路图。
图3为说明可变电阻存储器件的驱动方法的示意图。
图4至图10为依序地说明制造可变电阻存储器件的一示例性方法的横截面图。
图11为说明可变电阻存储器件一示例性开关器件的放大图。
图12和图13为说明示例性可变电阻存储器件的横截面图。
具体实施方式
在下文中，示例性实施将参考所附附图而被更详细说明。
此处所述的示例性实施参照是示例性实施的示意图(以及中间结构)的横截面图。因此，可以想到缘于例如制造技术和/或公差的示图形状差异。因此，示例性的实施不应被限制为此处所示的区域的特定形状，而可以是包括例如缘于制造的形状偏差。在附图中，为求清楚，长度和尺寸可以被夸大。在说明书中，附图标记直接对应于本发明的各种附图与各种实施中相同编号的部分。应轻易了解的是，本发明的“在…上”和“在…之上”的意义应以最广义的方式解释。例如“在…上”不仅指“直接在某物上”，也指其间具有一(或多个)中间特征或一(或多)层地在某物之上。而“在…之上”不仅指“直接在某物顶部”，也指其间具有一(或多个)中间特征或一(或多个)层地在某物顶部。
参见图1，一示例性可变电阻存储器件10包括串联连接的多个存储器单元mc1,mc2,mc3,mc4。
串联连接的所述存储器单元mc1,mc2,mc3,mc4可以被连接在位线BL与公共源极线CS之间。也就是说，多个存储器单元mc1,mc2,mc3,mc4可以通过依序地层叠所述存储器单元mc1,mc2,mc3,mc4在半导体衬底上而被实施(图未示)。在示例性的实施中，串联连接的一组层叠的存储器单元mc1,mc2,mc3,mc4可以被称为列串SS1和SS2。多个列串可以被连接至位线BL。
多个存储器单元mc1,mc2,mc3,mc4每个可以包括开关器件SW1,SW2,SW3,SW4和可变电阻器R1,R2,R3,R4。开关器件SW1,SW2,SW3,SW4和可变电阻器R1,R2,R3,R4可以彼此并联。
MOS晶体管、二极管、双极性晶体管或碰撞电离MOS(impact ionization MOS,IMOS)晶体管可以被用作所述开关器件SW1,SW2,SW3,SW4。所述可变电阻器R1,R2,R3,R4可以包括各种材料，例如若该可变电阻器为电阻随机存取存储器则为Pr1-xCaxMnO3(PCMO)层；若该可变电阻器为相变随机存取存储器则为硫族化合物层；若该可变电阻器为磁阻随机存取存储器则为磁层；若可变电阻器为自旋转移力矩磁阻随机存取存储器(spin-transfer torque magnetoresistive RAM,STTMRAM)则为磁化反转器件层；或若可变电阻器为聚合物随机存取存储器(polymer RAM,PoRAM)则为聚合物层。
列开关阵列15可以被连接在所述列串SS1和SS2与公共源极线CS之间。列开关阵列15可以包括多个串选择开关SSW1和SSW2。各串选择开关SSW1和SSW2可以被连接至相对应的列串SS1或SS2。响应于相对应的选择信号a1或a2，各串选择开关SSW1或SSW2选择性地连接相对应的列串SS1或SS2至公共源极线CS。
图2说明列开关阵列15、所述列串SS1和SS2以及位线BL的替代布局。
在下文中，将说明对该示例性可变电阻存储器件的驱动。举例来说，将说明自第一列串SS1的第三存储器单元mc3读取数据和将数据写入至第一列串SS1的第三存储器单元mc3的过程。
参见图3，高电压施加至第一串选择开关SSW1的栅极a1来选择第一列串SS1。
为了将数据写入至第三存储器单元mc3，第三存储器单元mc3的开关器件SW3被关断，且第一存储器单元mc1的第一开关器件SW1、第二存储器单元mc2的第二开关器件SW2以及第四存储器单元mc4的第四开关器件SW4被导通。
因此，第四存储器单元mc4中的第四开关器件SW4、第二存储器单元mc2中的第二开关器件SW2以及第一存储器单元mc1中的第一开关器件SW1被导通来形成电流路径，该电流路径形成于第四开关器件SW4、第二开关器件SW2以及第一开关器件SW1中。第三存储器单元mc3的第三开关器件SW3被关断，且电流路径形成于第三可变电阻器R3。
因此，自位线BL提供的写入电流Iw通过第四开关器件SW4、第三可变电阻器R3、第二开关器件SW2以及第一开关器件SW1而流动至公共源极线CS。因此，数据可以写入至第三存储器单元mc3。
可以与上述的写入操作实质相同的方式来进行第三存储器单元mc3的读取操作，除了读取电流Ir不是写入电流Iw自位线BL提供外。读取电流Ir通过相对应的电流路径而到达接地的公共源极线CS。写入于可变电阻器R3的数据可以通过使用读取电路(图未示)测量到达公共源极线CS的电流值而被检测。同时，读取电流Ir具有不会影响该可变电阻器R3的结晶状态的水平，并且其水平相比于写入电流Iw可以具有较低的值。
在下文中，制造一示例性可变电阻存储器件的一示例性方法将参照图4至图10而被说明。
参见图4，公共源极区105形成于半导体衬底100上。在图4中，X区域指可变电阻存储器件沿平行于稍后形成的位线的方向截取的部分，且Y区域指可变电阻存储器装垂直于所述位线的方向截取的部分。例如，公共源极区105可以由杂质区或导电层配置而成。公共源极区105的导电类型可以根据所述串选择开关SSW1和SSW2的导电类型而确定。例如，若所述串选择开关SSW1和SSW2为MOS晶体管，则公共源极区105可以为N型杂质区域或掺杂有N型杂质的多晶硅层。
具有一定厚度的导电层可以被形成在公共源极区105上，然后图案化以形成多个柱体110，所述多个柱体110将会形成串选择开关SSW1和SSW2的沟道。柱体110可以包括半导体层，例如多晶硅层。漏极区115可以使用具有与公共源极区105的杂质相同导电类型的杂质而形成在各柱体110的上部分中。
栅绝缘层120可以被形成在形成有柱体110的半导体衬底100上。栅极125可以被形成以围绕各柱体110。栅绝缘层120可以通过氧化包括所述柱体110的半导体衬底100、或者通过在包括所述柱体110的半导体衬底100上沉积氧化层而被形成。栅极125可以形成至对应于沟道形成区域(位于漏极区与公共源极区之间的区域)的高度(或厚度)。因此，具有垂直结构的串选择开关SSW1和SSW2被完成。
绝缘层130可以被形成来覆盖形成有串选择开关SSW1和SSW2的半导体衬底100。绝缘层130可以具有足以掩埋所述串选择开关SSW1和SSW2的厚度。绝缘层130可以被平坦化以暴露漏极区115。欧姆层135可以经由传统工艺被形成于暴露的漏极区115中。例如，欧姆层135可以为硅化物。
参见图5，第一层间绝缘层140a,140b,140c,140d,140e和第二层间绝缘层145a,145b,145c,145d交替形成在绝缘层130上以形成绝缘结构。举例来说，第一层间绝缘层140e可以位于绝缘结构的最上层。所述第一层间绝缘层140a,140b,140c,140d,140e的刻蚀选择性可以不同于所述第二层间绝缘层145a,145b,145c,145d的刻蚀选择性。
如图6所示，绝缘结构的一定部分certain portion被刻蚀来形成暴露欧姆层135的通孔150。例如，第一层间绝缘层140a,140b,140c,140d,140e的透过通孔150而暴露出的一定部分可以通过例如湿刻蚀方法而被去除。因此，已刻蚀的第一层间绝缘层140a,140b,140c,140d,140e比第二层间绝缘层145a,145b,145c,145d狭窄。
开关器件SW1,SW2,SW3,SW4的漏极区155形成于去除了所述第一层间绝缘层140a,140b,140c,140d,140e的空间中。因此，开关器件的漏极区透过通孔150的侧壁而暴露。
例如，漏极区155可以包括：半导体层，例如硅(Si)层、砷化镓(GaAs)层、或杂掺杂的多晶硅层；或者金属层，例如钨(W)、铜(Cu)、氮化钛(TiN)、氮化钽(TAN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钛硼氮化物(TiBN)、锆硅氮化物(ZrSiN)、钨硅氮化物(WSiN)、钨硼氮化物(WBN)、锆铝氮化物(ZrAlN)、钼硅氮化物(MoSiN)、钼铝氮化物(MoAlN)、钽氮化硅(TaSiN)、钽氮化铝(TaAlN)、钛(Ti)、钼(Mo)、钽(Ta)、硅化钛(TiSi)、硅化钽(TaSi)、钨钛(TiW)、钛氮氧化物(TiON)、钛氮氧化铝(TiAlON)、氮氧化钨(WON)、或氮氧化钽(TaON)。
参见图7，沟道层160沿着限定通孔150的表面而形成。沟道层160可以包括导电的半导体层，例如杂质掺杂的半导体层。沟道层160可以具有与漏极区155的导电类型相反的导电类型。第一掩埋绝缘层165形成于通孔150中覆盖沟道层160。同时，第一掩埋绝缘层165可以被设置成当第一分离孔和第二分离孔形成时，提供以防止失去沟道层160。
参见图8，用于节点分离的第一分离孔H1形成于通孔150之间的空间中，以分离相邻的节点。第一分离孔H1可以被形成位于第一串选择开关SSW1与第二串选择开关SSW2间的绝缘结构中。透过第一分离孔H1而暴露的第二层间绝缘层145a,145b,145c,145d被去除以形成第二分离孔H2。由于所述第一层间绝缘层140a,140b,140c,140d,140e具有与所述第二层间绝缘层145a,145b,145c,145d的刻蚀选择性不同的刻蚀选择性，所以只有所述第二层间绝缘层145a,145b,145c,145d可以被选择性地去除。因此，所述第一分离孔H1实质地垂直于半导体衬底100的表面，且所述第二分离孔H2实质地平行于半导体衬底100的表面。
参见图9，栅绝缘层170形成于限定各第二分离孔H2的表面上。栅电极175形成于各第二分离孔H2中。例如，栅绝缘层170可以包括氧化硅或氮化硅，或是金属氧化物或金属氮化物，金属氧化物或金属氮化物的金属可以为例如钽(Ta)、钛(Ti)、钛酸钡(BaTi)、锆化钡(BaZr)、锆(Zr)、铪(Hf)、镧(La)、铝(Al)或硅化锆(ZrSi)。栅电极175可以包括：半导体层，例如硅层、锗化硅层、杂质掺杂的砷化镓层；或者含金属的层，该含金属的层的金属可以为例如钨(W)、铜(Cu)、氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钼(MoN)、氮化铌(NbN)、钛硅氮化物(TiSiN)、铝钛氮化物(TiAlN)、钛硼氮化物(TiBN)、锆硅氮化物(ZrSiN)、钨硅氮化物(WSiN)、钨硼氮化物(WBN)、锆铝氮化物(ZrAlN)、钼硅氮化物(MoSiN)、钼铝氮化物(MoAlN)、钽氮化硅(TaSiN)、钽氮化铝(TaAlN)、钛(Ti)、钼(Mo)、钽(Ta)、硅化钛(TiSi)、硅化钽(TaSi)、钨钛(TiW)、钛氮氧化物(TiON)、钛氮氧化铝(TiAlON)、氮氧化钨(WON)、或氮氧化钽(TaON)。接着，第二掩埋绝缘层178可以被形成于第一分离孔H1中。第二掩埋绝缘层178可以包括具有与第一掩埋绝缘层165不同的刻蚀选择性的刻蚀选择性的层。
参见图10，掩埋在通孔150中的第一掩埋绝缘层165可以被选择性地去除来暴露沟道层160。可变电阻层180沉积在沟道层160的暴露的表面上。可变电阻层180可以包括各种材料，例如若可变电阻器为电阻随机存取存储器则为Pr1-xCaxMnO3(PCMO)层；若可变电阻器为相变随机存取存储器则为硫族化合物层；若可变电阻器为磁阻随机存取存储器则为磁层；若可变电阻器为自旋转移力矩磁阻随机存取存储器spin-transfer torquemagnetoresistive RAM,STTMRAM则为磁化反转器件层；或若可变电阻器为聚合物随机存取存储器(polymer RAM,PoRAM)则为聚合物层。同时，器件的电流特性可以根据可变电阻层180的厚度的控制而被控制。
第三掩埋绝缘层185可以覆盖可变电阻层180而形成于贯穿通孔150中。接着，位线190被形成为与沟道层160和可变电阻层180接触，因此，具有层叠结构的可变电阻存储器件被完成。
如图11所示，在电阻存储器单元中，漏极区155位于邻近栅电极175，且沟道层160和可变电阻层180位于邻近漏极区。因此，当电流自位线190提供时，电流根据开关器件SW1,SW2,SW3,SW4的导通/关断状态而选择性地沿着沟道层160或可变电阻层180流动。
因此，比起传统三维开关器件的有效沟道长度(参见图11的EC2)，示例性实施的开关器件SW1,SW2,SW3,SW4的有效沟道长度(参见图11的EC1)可以被实质地增加。因此，可以改善所述开关器件SW1,SW2,SW3,SW4的开关特性而不增加所述开关器件SW1,SW2,SW3,SW4的尺寸。
图12显示缺少所述第一分离孔H1(如图8所示)的替代的示例性实施。在此示例性实施中，相同的电压可以被提供至位于相同层的栅电极175。此结构可以通过选择性地去除第二层间绝缘层145a,145b,145c,145d而无需形成第一分离孔H1地被形成。
如图13所示，沟道层160a可以仅被形成在限定通孔参见图6的150的侧壁的面对各栅电极175的部分上。也就是说，由于漏极区155位于栅电极175的下方与栅电极175的上方，即使当沟道层160a位于栅电极175与通孔的交迭区域时，沟道层160a可以不影响器件的操作。
上述的示例性实施时说明性的而不是限制性的。各种的替代和等同是可能的。本发明不被此处所述的示例性的实施所限制。本发明不被半导体器件的任何特定类型所限制。此外，基于本发明的显而易见的增加、缩减或修改落入所附的权利要求的范畴中。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种可变电阻存储器件，包括：
半导体衬底；
公共源极区，其形成在所述半导体层上；
沟道层，其实质垂直于所述半导体衬底的表面而形成，所述沟道层被选择性地连接至所述公共源极区；
多个单元栅电极，所述多个单元栅电极沿着所述沟道层的一侧而形成；
栅绝缘层，其围绕所述多个单元栅电极的各单元栅电极而形成；
单元漏极区，其位于所述多个单元栅电极的各单元栅电极之间；
可变电阻层，其沿着所述沟道层的另一侧而形成；以及
位线，其电连接至所述沟道层与所述可变电阻层。
技术方案2.如技术方案1所述的可变电阻存储器件，还包括：
串选择开关，其位于所述半导体衬底与所述沟道层之间，所述串选择开关被配置以选择性地连接所述公共源极区与所述沟道层。
技术方案3.如技术方案2所述的可变电阻存储器件，其中所述串选择开关包括：
沟道柱体，其形成在所述公共源极区上；
漏极区，其形成在所述沟道柱体的上部分中；
栅电极，其围绕所述沟道柱体；以及
栅绝缘层，其位于所述沟道柱体与所述栅极之间。
技术方案4.如技术方案3所述的可变电阻存储器件，还包括形成在所述漏极区上的欧姆层。
技术方案5.如技术方案1所述的可变电阻存储器件，其中所述沟道层具有的导电类型与所述漏极区的导电类型相反。
技术方案6.如技术方案1所述的可变电阻存储器件，其中所述沟道层具有实质上圆柱形状，且所述可变电阻层形成在所述沟道层的表面上。
技术方案7.如技术方案1所述的可变电阻存储器件，其中所述多个单元栅电极与所述单元漏极区以平行所述半导体衬底的表面的方向延伸，且所述单元漏极区交迭于所述多个单元栅电极。
技术方案8.如技术方案1所述的可变电阻存储器件，其中所述可变电阻层包括Pr1-xCaxMnO3(PCMO)层、硫族化合物层、磁层、磁化反转器件层或聚合物层。
技术方案9.如技术方案1所述的可变电阻存储器件，其中所述沟道层仅设置在面对所述多个单元栅电极的各单元栅电极的区域。
技术方案10.一种制造可变电阻存储器件的方法，所述方法包括以下步骤：
在半导体衬底上形成公共源极区；
在所述公共源极区上形成选择开关；
在所述选择开关之上，通过将具有第一刻蚀选择性的多个第一层间绝缘层与具有第二刻蚀选择性的多个第二层间绝缘层交替层叠来在所述半导体衬底上形成绝缘结构，所述第二刻蚀选择性不同于所述第一刻蚀选择性；
在所述绝缘结构中形成通孔以暴露所述串选择开关；
通过去除所述多个第一层间绝缘层的透过所述通孔而暴露的部分来形成空间部分；
在各空间部分中形成单元漏极区；
在各通孔中，沿着限定各通孔的表面形成沟道层；
选择性地去除所述多个第二绝缘层来形成多个开口；
在所述多个开口的各开口中形成栅绝缘层；
在所述多个开口的各开口中形成单元栅电极，使得各单元栅电极被栅绝缘层围绕；
在所述沟道层的表面上形成可变电阻层；
在所述通孔中形成绝缘层；以及
形成位线，以电连接至所述沟道层与所述可变电阻层。
技术方案11.如技术方案10所述的方法，其中选择性地去除所述多个第二绝缘层来形成多个开口的步骤还包括：
在形成所述沟道层之后且在选择性地去除所述第二绝缘层之前，
在通孔之间，形成穿过所述多个第二层间绝缘层的分离孔；
经由所述分离孔，选择性地去除所述多个第二绝缘层来形成所述多个开口；以及
在所述栅绝缘层与单元栅电极被形成在各开口中之后，在所述分离孔中形成绝缘层。
技术方案12.一种可变电阻存储器件，包括：
以第一方向延伸的多个单元栅电极，其中所述多个单元栅电极以第二方向层叠，所述第二方向实质垂直于所述第一方向；
栅绝缘层，其围绕所述多个单元栅电极的各单元栅电极；
单元漏极区，其形成于所述多个单元栅电极的各单元栅电极的两侧；
沟道层，其沿着所述多个单元栅电极的层叠以第二方向延伸；以及
可变电阻层，其接触所述沟道层。
技术方案13.如技术方案12所述的可变电阻存储器件，其中，当所述单元栅电极中的任何一个未被选中时，电流流经所述沟道层的面对选中的单元栅电极的部分，且当所述单元栅电极中的任何一个未被选中时，电流流经可变电阻层的面对选中的单元栅电极的部分。
技术方案14.一种操作可变电阻存储器件的方法，所述可变电阻存储器件包括具有以第一方向延伸的多个单元栅电极的多个存储器单元，其中所述多个单元栅电极以实质垂直于所述第一方向的第二方向层叠；栅绝缘层围绕所述多个单元栅电极的各单元栅电极；单元漏极区形成于所述多个单元栅电极的各单元栅电极的两侧；沟道层沿着所述多个单元栅电极的层叠以第二方向延伸；以及接触所述沟道层的可变电阻层，其中所述可变电阻存储器件与选择开关接触，所述方法包括以下步骤：
经由所述选择开关来选择所述多个存储器单元中的存储器单元；
使来自位线的电流通过选中的存储器单元的可变电阻器，来对所述选中的存储器单元执行操作；以及
使电流通过所述沟道层的与未选中的存储器单元关联的部分。
技术方案15.如技术方案14所述的方法，其中所述选择开关的有效沟道包括：位于各单元栅电极与相对应的沟道层之间的第一交迭部分，以及位于各单元栅电极与所述单元漏极区之间的第二交迭部分。
技术方案16.如技术方案14所述的方法，其中所述沟道层以实质垂直于所述第一方向的第二方向延伸。
技术方案17.如技术方案14所述的方法，其中所述操作为读取操作或写入操作。
技术方案18.如技术方案17所述的方法，还包括：
于写入操作期间通过测量到达与所述位线关联的公共源极的电流值来检测写入的数据。
技术方案19.如技术方案14所述的方法，其中用以执行读取操作的电流具有不会影响所述可变电阻器的结晶状态的水平。

Claims (19)

1.一种可变电阻存储器件，包括：
半导体衬底；
公共源极区，其形成在所述半导体层上；
沟道层，其实质垂直于所述半导体衬底的表面而形成，所述沟道层被选择性地连接至所述公共源极区；
多个单元栅电极，所述多个单元栅电极沿着所述沟道层的一侧而形成；
栅绝缘层，其围绕所述多个单元栅电极的各单元栅电极而形成；
单元漏极区，其位于所述多个单元栅电极的各单元栅电极之间；
可变电阻层，其沿着所述沟道层的另一侧而形成；以及
位线，其电连接至所述沟道层与所述可变电阻层。
2.如权利要求1所述的可变电阻存储器件，还包括：
串选择开关，其位于所述半导体衬底与所述沟道层之间，所述串选择开关被配置以选择性地连接所述公共源极区与所述沟道层。
3.如权利要求2所述的可变电阻存储器件，其中所述串选择开关包括：
沟道柱体，其形成在所述公共源极区上；
漏极区，其形成在所述沟道柱体的上部分中；
栅电极，其围绕所述沟道柱体；以及
栅绝缘层，其位于所述沟道柱体与所述栅电极之间。
4.如权利要求3所述的可变电阻存储器件，还包括形成在所述漏极区上的欧姆层。
5.如权利要求1所述的可变电阻存储器件，其中所述沟道层具有的导电类型与所述漏极区的导电类型相反。
6.如权利要求1所述的可变电阻存储器件，其中所述沟道层具有实质上圆柱形状，且所述可变电阻层形成在所述沟道层的表面上。
7.如权利要求1所述的可变电阻存储器件，其中所述多个单元栅电极与所述单元漏极区以平行所述半导体衬底的表面的方向延伸，且所述单元漏极区交迭于所述多个单元栅电极。
8.如权利要求1所述的可变电阻存储器件，其中所述可变电阻层包括Pr1-xCaxMnO3(PCMO)层、硫族化合物层、磁层、磁化反转器件层或聚合物层。
9.如权利要求1所述的可变电阻存储器件，其中所述沟道层仅设置在面对所述多个单元栅电极的各单元栅电极的区域。
10.一种制造可变电阻存储器件的方法，所述方法包括以下步骤：
在半导体衬底上形成公共源极区；
在所述公共源极区上形成选择开关；
在所述选择开关之上，通过将具有第一刻蚀选择性的多个第一层间绝缘层与具有第二刻蚀选择性的多个第二层间绝缘层交替层叠来在所述半导体衬底上形成绝缘结构，所述第二刻蚀选择性不同于所述第一刻蚀选择性；
在所述绝缘结构中形成通孔以暴露所述选择开关；
通过去除所述多个第一层间绝缘层的透过所述通孔而暴露的部分来形成空间部分；
在各空间部分中形成单元漏极区；
在各通孔中，沿着限定各通孔的表面形成沟道层；
选择性地去除所述多个第二绝缘层来形成多个开口；
在所述多个开口的各开口中形成栅绝缘层；
在所述多个开口的各开口中形成单元栅电极，使得各单元栅电极被栅绝缘层围绕；
在所述沟道层的表面上形成可变电阻层；
在所述通孔中形成绝缘层；以及
形成位线，以电连接至所述沟道层与所述可变电阻层。
11.如权利要求10所述的方法，其中选择性地去除所述多个第二绝缘层来形成多个开口的步骤还包括：
在形成所述沟道层之后且在选择性地去除所述第二绝缘层之前，
在通孔之间，形成穿过所述多个第二层间绝缘层的分离孔；
经由所述分离孔，选择性地去除所述多个第二绝缘层来形成所述多个开口；以及
在所述栅绝缘层与单元栅电极被形成在各开口中之后，在所述分离孔中形成绝缘层。
12.一种可变电阻存储器件，包括：
以第一方向延伸的多个单元栅电极，其中所述多个单元栅电极以第二方向层叠，所述第二方向实质垂直于所述第一方向；
栅绝缘层，其围绕所述多个单元栅电极的各单元栅电极；
单元漏极区，其形成于所述多个单元栅电极的各单元栅电极的两侧；
沟道层，其沿着所述多个单元栅电极的层叠以第二方向延伸；以及
可变电阻层，其接触所述沟道层。
13.如权利要求12所述的可变电阻存储器件，其中，当所述单元栅电极中的任何一个未被选中时，电流流经所述沟道层的面对选中的单元栅电极的部分，且当所述单元栅电极中的任何一个未被选中时，电流流经可变电阻层的面对选中的单元栅电极的部分。
14.一种操作可变电阻存储器件的方法，所述可变电阻存储器件包括具有以第一方向延伸的多个单元栅电极的多个存储器单元，其中所述多个单元栅电极以实质垂直于所述第一方向的第二方向层叠；栅绝缘层围绕所述多个单元栅电极的各单元栅电极；单元漏极区形成于所述多个单元栅电极的各单元栅电极的两侧；沟道层沿着所述多个单元栅电极的层叠以第二方向延伸；以及接触所述沟道层的可变电阻层，其中所述可变电阻存储器件与选择开关接触，所述方法包括以下步骤：
经由所述选择开关来选择所述多个存储器单元中的存储器单元；
使来自位线的电流通过选中的存储器单元的可变电阻器，来对所述选中的存储器单元执行操作；以及
使电流通过所述沟道层的与未选中的存储器单元关联的部分。
15.如权利要求14所述的方法，其中所述选择开关的有效沟道包括：位于各单元栅电极与相对应的沟道层之间的第一交迭部分，以及位于各单元栅电极与所述单元漏极区之间的第二交迭部分。
16.如权利要求14所述的方法，其中所述沟道层以实质垂直于所述第一方向的第二方向延伸。
17.如权利要求14所述的方法，其中所述操作为读取操作或写入操作。
18.如权利要求17所述的方法，还包括：
于写入操作期间通过测量到达与所述位线关联的公共源极的电流值来检测写入的数据。
19.如权利要求14所述的方法，其中用以执行读取操作的电流具有不会影响所述可变电阻器的结晶状态的水平。
CN201310674314.5A 2013-04-25 2013-12-11 三维可变电阻存储器件及其制造方法 Active CN104124257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130046090A KR20140127577A (ko) 2013-04-25 2013-04-25 3차원 저항 가변 메모리 장치 및 그 제조방법
KR10-2013-0046090 2013-04-25

Publications (2)

Publication Number Publication Date
CN104124257A CN104124257A (zh) 2014-10-29
CN104124257B true CN104124257B (zh) 2018-07-13

Family

ID=51769613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310674314.5A Active CN104124257B (zh) 2013-04-25 2013-12-11 三维可变电阻存储器件及其制造方法

Country Status (4)

Country Link
US (4) US9184216B2 (zh)
KR (1) KR20140127577A (zh)
CN (1) CN104124257B (zh)
TW (1) TWI584507B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113024A (ko) * 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
US9368555B2 (en) * 2013-10-15 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor memory device
TWI555246B (zh) * 2014-11-25 2016-10-21 力晶科技股份有限公司 電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法
JP2016225614A (ja) 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置
KR102461150B1 (ko) 2015-09-18 2022-11-01 삼성전자주식회사 3차원 반도체 메모리 장치
CN105304638A (zh) * 2015-11-16 2016-02-03 上海新储集成电路有限公司 一种三维相变存储器结构及制造方法
KR102507303B1 (ko) * 2016-02-22 2023-03-08 삼성전자주식회사 메모리 소자
US9741764B1 (en) * 2016-02-22 2017-08-22 Samsung Electronics Co., Ltd. Memory device including ovonic threshold switch adjusting threshold voltage thereof
CN108133939B (zh) * 2016-12-01 2020-04-07 旺宏电子股份有限公司 三维半导体元件及其制造方法
KR102551799B1 (ko) 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
TWI713242B (zh) * 2017-01-23 2020-12-11 聯華電子股份有限公司 電阻式記憶體及其製作方法
CN110678974B (zh) 2017-06-02 2023-11-28 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
JP7195068B2 (ja) 2017-06-26 2022-12-23 株式会社半導体エネルギー研究所 半導体装置、電子機器
WO2019003042A1 (ja) 2017-06-27 2019-01-03 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2019008483A1 (ja) 2017-07-06 2019-01-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
FR3079656B1 (fr) * 2018-03-27 2020-11-27 Commissariat Energie Atomique Memoire resistive 3d
JP2020155610A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 半導体記憶装置
KR20210039522A (ko) 2019-10-01 2021-04-12 삼성전자주식회사 메모리 장치
US11744087B2 (en) 2020-01-03 2023-08-29 SK Hynix Inc. Three-dimensional resistive memory device
KR20210107304A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 수직형 가변 저항 메모리 장치 및 수직형 가변 저항 메모리 장치의 동작 방법
CN115516654A (zh) 2020-03-18 2022-12-23 美光科技公司 用于制造存储器装置的方法及经由所述方法所制造的存储器装置
US11374057B2 (en) * 2020-06-23 2022-06-28 Taiwan Semiconductor Manufacturing Company Limited Vertical metal oxide semiconductor channel selector transistor and methods of forming the same
KR20220031835A (ko) 2020-09-04 2022-03-14 삼성전자주식회사 메모리 소자 및 그 제조방법
KR20220059294A (ko) 2020-11-02 2022-05-10 에스케이하이닉스 주식회사 가변 저항층을 포함하는 반도체 장치
KR20220100278A (ko) 2021-01-08 2022-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치 제조방법
KR20220113199A (ko) 2021-02-05 2022-08-12 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 비휘발성 메모리 장치의 프로그램 방법
EP4288999A1 (en) 2021-02-08 2023-12-13 MacDermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation
TWI782575B (zh) * 2021-06-11 2022-11-01 華邦電子股份有限公司 記憶元件及其製造方法
US11785869B2 (en) 2021-06-11 2023-10-10 Winbond Electronics Corp. Memory device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544049A (zh) * 2010-12-22 2012-07-04 中国科学院微电子研究所 三维半导体存储器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4460552B2 (ja) * 2006-07-04 2010-05-12 シャープ株式会社 半導体記憶装置
JP2008146740A (ja) * 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
KR101094902B1 (ko) 2008-06-05 2011-12-15 주식회사 하이닉스반도체 멀티 비트 상변화 메모리 장치
KR101835114B1 (ko) * 2011-09-07 2018-03-06 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
KR20130112219A (ko) 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 적층형 메모리 장치
KR20140026894A (ko) * 2012-08-23 2014-03-06 에스케이하이닉스 주식회사 3차원 적층형 메모리 장치
US9076879B2 (en) * 2012-09-11 2015-07-07 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544049A (zh) * 2010-12-22 2012-07-04 中国科学院微电子研究所 三维半导体存储器件及其制备方法

Also Published As

Publication number Publication date
US20160028010A1 (en) 2016-01-28
TWI584507B (zh) 2017-05-21
CN104124257A (zh) 2014-10-29
KR20140127577A (ko) 2014-11-04
US9257176B1 (en) 2016-02-09
US20160028006A1 (en) 2016-01-28
US9263671B1 (en) 2016-02-16
US9257644B1 (en) 2016-02-09
US20160027505A1 (en) 2016-01-28
TW201442311A (zh) 2014-11-01
US9184216B2 (en) 2015-11-10
US20140321193A1 (en) 2014-10-30

Similar Documents

Publication Publication Date Title
CN104124257B (zh) 三维可变电阻存储器件及其制造方法
CN104103308B (zh) 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
USRE47506E1 (en) Variable resistance memory device
US10062841B2 (en) Memory device and method of manufacturing the same
US9620713B2 (en) Memory cells formed with sealing material
US9129830B2 (en) Three-dimensional semiconductor memory devices having double cross point array and methods of fabricating the same
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
US8134137B2 (en) Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US20060113614A1 (en) Nonvolatile memory device and method including resistor and transistor
US8716059B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
CN103872067A (zh) 可变电阻存储器件及其制造方法
CN110911547A (zh) 磁存储装置及其制造方法
US20230380192A1 (en) Semiconductor device and method for fabricating the same
US20240099157A1 (en) Variable resistance element and semiconductor device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant