CN103872067A - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN103872067A
CN103872067A CN201310221335.1A CN201310221335A CN103872067A CN 103872067 A CN103872067 A CN 103872067A CN 201310221335 A CN201310221335 A CN 201310221335A CN 103872067 A CN103872067 A CN 103872067A
Authority
CN
China
Prior art keywords
grid
semiconductor substrate
cylinder
variable resistance
shunt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310221335.1A
Other languages
English (en)
Other versions
CN103872067B (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103872067A publication Critical patent/CN103872067A/zh
Application granted granted Critical
Publication of CN103872067B publication Critical patent/CN103872067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储器件包括具有垂直晶体管的半导体衬底，所述垂直晶体管具有分路栅，所述分路栅增加了垂直晶体管的栅极的面积。

Description

可变电阻存储器件及其制造方法
相关申请的交叉引用
本申请要求2012年12月14日向韩国专利局提交的申请号为10-2012-0146380的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种可变电阻存储器件及其制造方法，且更具体而言，涉及一种利用晶体管作为存取器件的可变电阻存储器件及其制造方法。
背景技术
非易失性存储器件具有储存其中的数据即使在电源关断的情况下也不会被擦除的特性，因而非易失性存储器件广泛地被计算机、移动通信系统、存储卡等采用。
快闪存储器件典型地被广泛地用作非易失性存储器件。快闪存储器件典型地具有含有层叠栅结构的存储器单元。为了提高快闪存储器件的可靠性和编程效率，必须改善隧道氧化物层的膜质量并且必须增加单元的耦合比（coupling ratio）。
目前已经提出了下一代的存储器件，例如相变随机存取存储器（PCRAM）、电阻RAM（ReRAM）和磁阻RAM（MRAM）。
作为典型的下一代存储器件，PCRAM需要被配置成将电流选择性地提供给相变电阻层的存取器件。目前，晶体管和二极管主要被用作PCRAM中的存取器件。
然而，晶体管具有低阈值电压，但是晶体管占据比二极管更大的面积。尽管二极管占据比晶体管更小的面积，但是二极管具有比晶体管更大的阈值电压。此外，如果二极管被布置在字线之上，则由于根据二极管的布置位置的字线电阻差会引起字线跳跃（word line bouncing）。
发明内容
根据示例性实施例的一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件可以包括：半导体衬底；多个垂直晶体管，所述多个垂直晶体管以固定间隔被布置在半导体衬底上；可变电阻区，所述可变电阻区形成在多个垂直晶体管中的每个垂直晶体管上；以及分路栅，所述分路栅被设置在相邻的垂直晶体管之间的空间中，且被配置成与多个垂直晶体管中的每个垂直晶体管的栅极电连接。
根据示例性实施例的另一个方面，提供了一种制造可变电阻存储器件的方法。所述方法可以包括以下步骤：在半导体衬底上形成多个垂直晶体管，所述多个垂直晶体管中的每个垂直晶体管包括柱体和包围所述柱体下部的栅极；在栅极上柱体的侧壁上形成第一间隔件和第二间隔件；将绝缘层掩埋在垂直晶体管之间；去除设置在柱体的一侧上的第二间隔件、和绝缘层的上部来限定空间；以及将导电材料掩埋在所述空间中以形成分路栅。
根据示例性实施例的另一个方面，提供了一种半导体存储器件。所述半导体存储器件可以包括：栅极，所述每个栅极都包围沟道柱体；以及分路栅，所述分路栅被设置在沟道柱体之间，且被配置成与相邻的栅极中一个连接以延伸栅极的面积。
在以下标题为“具体实施方式”的部分中描述这些以及其他的特征、方面和实施例。
附图说明
从以下结合附图进行的详细描述中，本发明的主题的以上和其他的方面、特征以及其他优点将变得更容易理解，其中：
图1是说明根据一个示例性实施例的沟道柱体的布置的平面图；
图2A和2B、图3A和3B、图4A和4B、图5A和5B、图6A和6B、图7A和7B、图8A和8B是说明一种制造示例性可变电阻存储器件的方法的截面图；以及
图9和10是说明示例性可变电阻存储器件的截面图。
具体实施方式
在下文中，将参照附图来更详细地描述示例性实施例。
本文参照截面图来描述示例性实施例，截面图是示例性实施例（以及中间结构）的示意性图示。照此，可以预料到图示的形状变化是例如制造技术和/或公差的结果。因而，示例性实施例不应被解释为限于本文所说明的区域的特定形状，而是可以包括例如来自于制造的形状差异。在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。相同的附图标记在附图中表示相同的元件。还要理解的是：当提及一层在另一层或衬底“上”时，其可以直接在另一层或衬底上，或也可以存在中间层。
图1是说明根据一个示例性实施例的沟道柱体的布置的平面图。图2A和2B、图3A和3B、图4A和4B、图5A和5B、图6A和6B、图7A和7B、图8A和8B是说明一种制造可变电阻存储器件的方法的截面图。图2A、图3A、图4A、图5A、图6A、图7A和图8A是沿着图1的线a-a’（与字线平行的方向）截取的截面图，图2B、图3B、图4B、图5B、图6B、图7B和图8B是沿着图1的线b-b’（与位线平行的方向）截取的截面图。
参见图1、图2A和图2B，刻蚀半导体衬底100的一部分以形成柱体100a。柱体100a可以被设置成如图1所示的矩阵。每个柱体100a的上部区域变成漏极区，连接每个柱体100a的半导体衬底100变成存取器件的公共源极区，每个柱体100a在漏极区和公共源极区之间的部分变为存取器件的沟道区。可以通过单独的杂质注入工艺来形成并限定漏极区和公共源极区。
将第一绝缘层110沉积在柱体100a和半导体衬底100的表面上，然后可以在柱体100a之间的空间中形成第二绝缘层115。第二绝缘层115被各向异性过刻蚀，以仅保留在每个柱体100a之间的空间的下部中。保留在柱体100a之间的空间中的第二绝缘层115可以限定随后要形成的主栅的高度。此时，可以通过第二绝缘层115的各向异性刻蚀工艺来去除每个柱体100a的上表面上的第一绝缘层110和第二绝缘层115。
参见图3A和3B，可以在第一绝缘层110的侧面上形成第一间隔件120和第二间隔件125，所述第一绝缘层110形成在每个柱体100a的侧壁上。第一间隔件120和第二间隔件125以包括绝缘层，且可以顺序地或同时地形成。这里，第一间隔件120用作保护包围每个柱体100a的第一绝缘层110，而第二间隔件125可以是用作限定随后要形成的分路栅（shunt gate）的牺牲层。第一间隔件120和第二间隔件125可以由具有比形成第二绝缘层115的材料的刻蚀选择性更高的刻蚀选择性的材料形成。
参见图4A和4B，将由第一间隔件120和第二间隔件125暴露出的第二绝缘层115选择性去除。可以利用湿法刻蚀方法来选择性去除第二绝缘层115。通过去除第二绝缘层115，暴露出每个柱体100a的下部的侧壁、和半导体衬底100的表面。
接着，沿着每个柱体100a暴露出的侧壁和半导体衬底100暴露出的表面形成栅绝缘层130，并且在被栅绝缘层130包围的间隔件内形成栅电极材料。例如，栅电极材料可以包括金属，诸如选自钨（W）、铜（Cu）、氮化钛（TiN）、氮化钽（TaN）、氮化钨（WN）、氮化钼（MoN）、氮化铌（NbN）、氮化钛硅（TiSiN）、氮化钛铝（TiAlN）、氮化钛硼（TiBN）、氮化锆硅（ZrSiN）、氮化钨硅（WSiN）、氮化钨硼（WBN）、氮化锆铝（ZrAlN）、氮化钼硅（MoSiN）、氮化钼铝（MoAlN）、氮化钽硅（TaSiN）、氮化钽铝（TaAlN）、钛（Ti）、钼（Mo）、钽（Ta）、硅化钛（TiSi）、钛钨（TiW）、氧氮化钛（TiON）、氧氮化铝钛铝（TiAlON）、氧氮化钨（WON）或氧氮化钽（TaON）。可替选地，栅电极材料可以包括半导体，诸如掺杂的多晶硅或硅锗（SiGe）。
接着，利用第二间隔件125作为掩模来将栅电极材料和栅绝缘层130图案化，以限定主栅（或包围栅（surround gate））135。在图4A中，H1是当从字线方向观察时主栅135之间的空间。
参见图5A和5B，将第三绝缘层140掩埋在栅电极135之间的空间H1中。执行倾斜离子注入工艺（tilt ion implantation process）以将杂质离子注入到垂直于半导体衬底100而形成的第二间隔件125中。倾斜离子注入工艺利用诸如氩（Ar）离子和氢（H）离子的各种离子，并破坏第二间隔件125。此时，第三绝缘层140的上部区域也被倾斜离子注入工艺破坏。
参见图6A和6B，将被倾斜离子注入工艺破坏的第二间隔件125和第三绝缘层140选择性去除以限定分路栅形成区H2。如所周知，材料的刻蚀速率可以根据离子注入的破坏程度而变化。在示例性实施例中，破坏的第二间隔件125、和第三绝缘层140的破坏部分可以基于破坏的程度而被选择性去除，以限定分路栅形成区H2。分路栅形成区H2暴露出主栅135。附图标记140a表示剩余的第三绝缘层。
参见图7A和7B，将导电材料提供在分路栅形成区H2中，以形成与主栅接触的分路栅145。导电材料可以包括，例如：W、Cu、TiN、TaN、WN、MoN、NbN、TiSiN、TiAlN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoSiN、MoAlN、TaSiN、TaAlN、Ti、Mo、Ta、TiSi、TiW、TiON、TiAlON、WON或TaON。可替选地，导电材料可以包括半导体，诸如掺杂的多晶硅层或硅锗（SiGe）。分路栅145与主栅135电连接以延伸主栅135的面积，并且因而减小总的栅电阻。
参见图8A和8B，层间绝缘层150形成在形成有分路栅145的半导体衬底上，然后被刻蚀以暴露每个柱体100a。因此，限定了可变电阻区PCA。加热电极155通过现有的方法形成在可变电阻区PCA的下部中。耐热间隔件160形成在可变电阻区PCA的侧壁上。可变电阻层165形成在可变电阻区PCA中。此时，可变电阻层165可以包括：用作ReRAM的材料的PCMO层、用作PCRAM的材料的硫族化物层、用作MRAM的材料的磁性层、用作自旋转移力矩磁阻RAM（STTMRAM）的材料的反磁化器件层、或用作聚合物RAM（PoRAM）的材料的聚合物层。位线170形成在包括可变电阻层165的半导体衬底上。
根据示例性实施例，可变电阻存储器件利用具有包围柱体的包围栅结构的垂直晶体管作为存取器件，与相关技术领域中的晶体管相比，提供了低的阈值电压并减小了存取器件的面积。
此外，与包围栅连接的分路栅形成在柱体之间的空间中，使得栅极面积增加以减小栅电阻，并且字线电阻提高以减少字线跳跃。
在柱体、第一绝缘层110以及第一间隔件120插入在分路栅之间的情况下将分路栅设置成具有足够的绝缘层厚度。因此，也可以改善电容特性并进一步减小字线跳跃。
如图9所示，分路栅的第一部分145a-1和分路栅的第二部分145a-2可以被形成为在可变电阻区PCA之间延伸。分路栅的第一部分145a-1在每个柱体100a之间的空间中延伸，而分路栅的第二部分145a-2在可变电阻层165之间的空间中延伸。因而，分路栅的第二部分145a-2被完全设置在可变电阻层165之间。此外，在与衬底的表面平行的方向上，分路栅的第二部分145a-2比分路栅的第一部分145a-1更宽。根据示例性实施例，可以通过分路栅的第一部分145a-1和分路栅的第二部分145a-2来增加栅电极的面积。
如图10所示，分路栅的第一部分145a、分路栅的第二部分145b可以被形成为在可变电阻区PCA之间延伸。分路栅的第一部分145a在每个柱体100a之间的空间中延伸，而分路栅的第二部分145b在每个柱体100a之间以及在可变电阻层165之间的空间中延伸。此外，在与衬底的表面平行的方向上，分路栅的第二部分145b比分路栅的第一部分145a更宽。根据示例性实施例，可以通过分路栅的第一部分145a和分路栅的第二部分145b来增加栅电极的面积。
在如示例性实施例形成分路栅145之后，可以通过形成附加导电层，并将附加导电层图案化以与分路栅145电连接，来形成分路栅设置在可变电阻层165之间的部分，使得可以形成延伸的分路栅145a-1和145a-2以及145a和145b。这里，附图标记146是用于限定设置在可变电阻层165之间的分路栅的硬掩模，而附图标记170表示位线。
上述示例性实施例是说明性的，而不是限制性的。各种替换和等同是可以的。本发明不限于本文描述的实施例。本发明也不限于任何特定类型的半导体器件。考虑到本公开的内容，其它的添加、删减或修改也是显然的，并且意在落入所附权利要求的范围内。

Claims (14)

1.一种可变电阻存储器件，包括：
半导体衬底，所述半导体衬底具有长度和宽度；
多个垂直晶体管，所述多个垂直晶体管沿着与所述半导体衬底的长度和宽度垂直的方向从所述半导体衬底的表面延伸，所述多个垂直晶体管以固定间隔布置在所述半导体衬底上；
可变电阻区，所述可变电阻区形成在所述多个垂直晶体管中的每个垂直晶体管上；以及
分路栅，所述分路栅被设置在相邻垂直晶体管之间的空间中，且被配置成与所述多个垂直晶体管中的每个垂直晶体管的栅极电连接。
2.如权利要求1所述的可变电阻存储器件，其中，所述多个垂直晶体管中的每个垂直晶体管包括：
柱体，所述柱体沿着与所述半导体衬底的长度和宽度垂直的方向从所述半导体衬底的表面延伸；以及
包围栅，所述包围栅包围所述柱体的下部区域。
3.如权利要求2所述的可变电阻存储器件，其中，所述分路栅与相邻的包围栅连接。
4.如权利要求1所述的可变电阻存储器件，其中，所述分路栅沿着与所述半导体衬底的长度和宽度垂直的方向从所述半导体衬底的表面延伸，所述分路栅包括：
第一部分，所述第一部分与相邻的包围栅接触，以及
第二部分，所述第二部分与所述第一部分连接，其中，在与所述半导体衬底的表面平行的方向上所述第二部分比所述第一部分更宽。
5.如权利要求4所述的可变电阻存储器件，其中，所述第二部分在所述可变电阻区之间的空间中延伸。
6.如权利要求4所述的可变电阻存储器件，其中，绝缘间隔件被插入在所述第一部分和所述柱体之间。
7.一种制造可变电阻存储器件的方法，所述方法包括以下步骤：
形成多个垂直晶体管，所述多个垂直晶体管沿着与所述半导体衬底的长度和宽度垂直的方向，从所述半导体衬底的表面延伸，所述多个垂直晶体管中的每个垂直晶体管包括柱体和包围所述柱体下部的栅极；
在所述柱体的侧壁上形成第一间隔件和第二间隔件；
在所述多个垂直晶体管之间形成绝缘层；
通过去除所述第二间隔件、和所述绝缘层的上部来限定空间；以及
将导电材料提供在所述空间中以形成分路栅。
8.如权利要求7所述的方法，还包括以下步骤：
在所述分路栅之间的每个所述垂直晶体管上形成加热电极；以及
在所述加热电极上形成可变电阻层。
9.如权利要求7所述的方法，其中，限定空间的步骤还包括以下步骤：
破坏所述第二间隔件、和所述绝缘层的上部；以及
选择性地去除所述第二间隔件、和所述绝缘层的上部。
10.如权利要求9所述的方法，其中，所述第二间隔件、和所述绝缘层的上部通过倾斜离子注入工艺而被破坏。
11.如权利要求7所述的方法，还包括以下步骤：
将导电层沉积在所述半导体衬底和所述分路栅上；
将所述导电层图案化以在所述垂直晶体管之间的空间中形成与所述分路栅连接的分路栅延伸部；以及
在所述分路栅延伸部两侧处的每个垂直晶体管上形成加热电极和可变电阻层。
12.如权利要求11所述的方法，还包括以下步骤：
在所述分路栅上形成附加栅层；以及
在每个所述垂直晶体管上形成可变电阻结构。
13.如权利要求12所述的方法，其中，形成所述可变电阻结构的步骤包括以下步骤：
在每个所述垂直晶体管上形成加热电极；以及
在所述加热电极上形成可变电阻材料层。
14.一种半导体存储器件，包括：
栅极，所述栅极包围柱体；以及
分路栅，所述分路栅被设置在所述柱体之间，其中，每个分路栅与相应的栅极连接以延伸所述相应栅极的面积。
CN201310221335.1A 2012-12-14 2013-06-05 可变电阻存储器件及其制造方法 Active CN103872067B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0146380 2012-12-14
KR1020120146380A KR20140077499A (ko) 2012-12-14 2012-12-14 저항 변화 메모리 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN103872067A true CN103872067A (zh) 2014-06-18
CN103872067B CN103872067B (zh) 2018-06-15

Family

ID=50910435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310221335.1A Active CN103872067B (zh) 2012-12-14 2013-06-05 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (3) US8981448B2 (zh)
KR (1) KR20140077499A (zh)
CN (1) CN103872067B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261628A (zh) * 2014-07-09 2016-01-20 爱思开海力士有限公司 具有垂直沟道的半导体集成电路器件及其制造方法
CN107732007A (zh) * 2016-08-11 2018-02-23 三星电子株式会社 可变电阻存储器件及其制造方法
CN109216543A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件
WO2021124000A1 (en) * 2019-12-20 2021-06-24 International Business Machines Corporation Resistive random access memory cells integrated with vertical field effect transistor

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201504337QA (en) * 2013-04-19 2015-07-30 Unisantis Elect Singapore Pte Method for producing semiconductor device, and semiconductor device
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
WO2015075819A1 (ja) * 2013-11-22 2015-05-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び半導体装置の製造方法
JP6226765B2 (ja) * 2014-02-07 2017-11-08 株式会社東芝 半導体素子、半導体素子の製造方法、および半導体装置
CN105448989B (zh) * 2014-08-26 2018-12-25 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
TWI559586B (zh) * 2014-12-31 2016-11-21 力晶科技股份有限公司 電阻式隨機存取記憶體及其製造方法
EA036237B1 (ru) * 2015-05-18 2020-10-16 Байер Фарма Акциенгезельшафт Режим приема селективного модулятора рецептора прогестерона (sprm)
US10796833B2 (en) 2018-09-25 2020-10-06 International Business Machines Corporation Magnetic tunnel junction with low series resistance
US10957850B2 (en) * 2018-10-04 2021-03-23 International Business Machines Corporation Multi-layer encapsulation to enable endpoint-based process control for embedded memory fabrication
US10903424B2 (en) * 2019-05-07 2021-01-26 International Business Machines Corporation Resistive RAM cell structure for gradual set programming
US11588104B2 (en) 2021-06-14 2023-02-21 International Business Machines Corporation Resistive memory with vertical transport transistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027802A1 (en) * 1998-02-24 2002-03-07 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US20040061161A1 (en) * 2002-09-30 2004-04-01 International Business Machines Corporation Memory cell with vertical transistor and trench capacitor with reduced burried strap
US20090072291A1 (en) * 2007-09-18 2009-03-19 Elpida Memory, Inc. Semiconductor memory device
CN101425515A (zh) * 2007-11-02 2009-05-06 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
US20100327249A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having an improved word line resistance, and methods of making same
US20120243296A1 (en) * 2011-03-23 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4553041A (en) * 1983-08-22 1985-11-12 Motorola, Inc. Monolithic zero crossing triac driver
US5010386A (en) * 1989-12-26 1991-04-23 Texas Instruments Incorporated Insulator separated vertical CMOS
JPH06268173A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体記憶装置
US5965924A (en) * 1995-11-22 1999-10-12 Cypress Semiconductor Corp. Metal plug local interconnect
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
WO2002072803A2 (en) * 2001-03-09 2002-09-19 The Government Of The United States Of America, As Represented By The Secretary, Department Of Health And Human Services Subgenomic replicons of the flavivirus dengue
JP4064955B2 (ja) * 2004-09-30 2008-03-19 株式会社東芝 半導体装置及びその製造方法
JP2010225259A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
KR20130077374A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020027802A1 (en) * 1998-02-24 2002-03-07 Micron Technology, Inc. Circuits and methods for a static random access memory using vertical transistors
US20040061161A1 (en) * 2002-09-30 2004-04-01 International Business Machines Corporation Memory cell with vertical transistor and trench capacitor with reduced burried strap
US20090072291A1 (en) * 2007-09-18 2009-03-19 Elpida Memory, Inc. Semiconductor memory device
CN101425515A (zh) * 2007-11-02 2009-05-06 海力士半导体有限公司 具有垂直沟道晶体管的半导体器件及其制造方法
US20100327249A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Phase change memory device having an improved word line resistance, and methods of making same
US20120243296A1 (en) * 2011-03-23 2012-09-27 Kabushiki Kaisha Toshiba Semiconductor memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261628A (zh) * 2014-07-09 2016-01-20 爱思开海力士有限公司 具有垂直沟道的半导体集成电路器件及其制造方法
CN105261628B (zh) * 2014-07-09 2019-11-19 爱思开海力士有限公司 具有垂直沟道的半导体集成电路器件及其制造方法
CN107732007A (zh) * 2016-08-11 2018-02-23 三星电子株式会社 可变电阻存储器件及其制造方法
US10636968B2 (en) 2016-08-11 2020-04-28 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same
CN107732007B (zh) * 2016-08-11 2021-05-04 三星电子株式会社 可变电阻存储器件及其制造方法
CN109216543A (zh) * 2017-07-06 2019-01-15 三星电子株式会社 半导体器件
CN109216543B (zh) * 2017-07-06 2023-10-24 三星电子株式会社 半导体器件
WO2021124000A1 (en) * 2019-12-20 2021-06-24 International Business Machines Corporation Resistive random access memory cells integrated with vertical field effect transistor
US11145816B2 (en) 2019-12-20 2021-10-12 International Business Machines Corporation Resistive random access memory cells integrated with vertical field effect transistor
GB2607740A (en) * 2019-12-20 2022-12-14 Ibm Resistive random access memory cells integrated with vertical field effect transistor

Also Published As

Publication number Publication date
KR20140077499A (ko) 2014-06-24
CN103872067B (zh) 2018-06-15
US20140166971A1 (en) 2014-06-19
US9331124B2 (en) 2016-05-03
US8981448B2 (en) 2015-03-17
US20160204163A1 (en) 2016-07-14
US9620566B2 (en) 2017-04-11
US20150155335A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN103872067A (zh) 可变电阻存储器件及其制造方法
US9263671B1 (en) 3D variable resistance memory device and method of manufacturing the same
US9245588B2 (en) Stack type semiconductor memory device
US8853682B2 (en) Methods of self-aligned growth of chalcogenide memory access device
US8129709B2 (en) Nonvolatile memory device
CN103165662B (zh) 阻变存储器件及其制造方法
US8890110B2 (en) Vertical memory device and method of fabricating the same
JP2010087007A (ja) 相変化メモリ装置及びその製造方法
CN103872128A (zh) 垂直型半导体器件及其制造方法
US20080296554A1 (en) Phase change memory devices and fabrication methods thereof
US20230133638A1 (en) Semiconductor device and method for fabricating the same
US9960082B2 (en) Stack type semiconductor memory device
US20230134429A1 (en) Semiconductor device and method for fabricating the same
CN116033758A (zh) 半导体器件及其制造方法
TW202434036A (zh) 半導體裝置以及用於製造該半導體裝置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant