CN107732007B - 可变电阻存储器件及其制造方法 - Google Patents

可变电阻存储器件及其制造方法 Download PDF

Info

Publication number
CN107732007B
CN107732007B CN201710679593.2A CN201710679593A CN107732007B CN 107732007 B CN107732007 B CN 107732007B CN 201710679593 A CN201710679593 A CN 201710679593A CN 107732007 B CN107732007 B CN 107732007B
Authority
CN
China
Prior art keywords
electrode
variable resistance
pattern
memory device
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710679593.2A
Other languages
English (en)
Other versions
CN107732007A (zh
Inventor
堀井秀树
朴盛健
安东浩
李政武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107732007A publication Critical patent/CN107732007A/zh
Application granted granted Critical
Publication of CN107732007B publication Critical patent/CN107732007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种可变电阻存储器件及其制造方法，其中该可变电阻存储器件包括位于基板之上的第一导电线。每个第一导电线在第一方向上延伸并且第一导电线设置在第二方向上。每个第二导电线在第二方向上延伸并且第二导电线在第一方向上设置。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个存储单元上。第三电极位于选择图案之上。第三电极与每个第二导电线的下表面直接接触。

Description

可变电阻存储器件及其制造方法
技术领域
本发明构思的示范性实施方式涉及一种可变电阻存储器件，更具体地，涉及制造该可变电阻存储器件的方法。
背景技术
当制造具有交叉点阵列结构的可变电阻存储器件时，选择层和可变电阻层可以沿两个方向被蚀刻以分别形成选择图案和可变电阻图案。因此，选择图案可能由于该蚀刻工艺而被损坏。选择层和可变电阻层可以通过相同的蚀刻工艺被蚀刻，选择图案和可变电阻图案可能被损坏。
发明内容
本发明构思的示范性实施方式提供一种具有提高的质量和可靠性的可变电阻存储器件。
本发明构思的示范性实施方式提供一种制造具有提高的质量和可靠性的可变电阻存储器件的方法。
根据本发明构思的示范性实施方式中，一种可变电阻存储器件包括位于基板之上的第一导电线。每个第一导电线在第一方向上延伸且第一导电线设置在交叉第一方向的第二方向上，第一方向和第二方向基本上平行于基板的上表面。每个第二导电线在第二方向上延伸并且第二导电线设置在第一方向上。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在基本上垂直于基板的上表面上的第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个存储单元上。第三电极位于选择图案之上。第三电极与每个第二导电线的下表面直接接触。选择图案的上表面和第三电极的下表面可以具有彼此基本上相同的形状和宽度。
根据本发明构思的示范性实施方式，一种可变电阻存储器件包括位于基板之上的多个第一导电线。每个第一导电线在第一方向上延伸并且第一导电线设置在交叉第一方向的第二方向上，第一方向和第二方向基本上平行于基板的上表面。每个第二导电线在第二方向上延伸并且第二导电线在第一方向上设置。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在基本上垂直于基板的上表面的第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个第二导电线下面。选择图案在第二方向上延伸并与存储单元的上表面直接接触。
根据本发明构思的示范性实施方式，一种可变电阻存储器件包括位于基板之上的第一导电线。每个第一导电线在第一方向上延伸，第一导电线设置在交叉基板的第二方向上延伸，第一方向和第二方向基本上平行于基板的上表面。每个第二导电线在第二方向上延伸并且第二导电线设置在第一方向上。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在基本上垂直于基板的上表面的第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个第一导电线上。选择图案在第一方向上延伸并与第一导电线的上表面直接接触。
根据本发明构思的示范性实施方式，一种可变电阻存储器件包括位于基板之上的第一导电线。每个第一导电线在第一方向上延伸且第一导电线设置在交叉第一方向的第二方向上，第一方向和第二方向基本上平行于基板的上表面。每个第二导电线在第二方向上延伸并且第二导电线设置在第一方向上。第二导电线位于第一导电线之上。存储单元位于第一导电线和第二导电线之间。存储单元在基本上垂直于基板的上表面的第三方向上交叠第一导电线和第二导电线。存储单元包括第一电极、位于第一电极上的可变电阻图案以及位于可变电阻图案上的第二电极。选择图案位于每个存储单元上在每个第二导电线下面。第二电极的上表面和选择图案的下表面可以具有基本上彼此相同的形状和宽度。
根据本发明构思的示范性实施方式，一种制造可变电阻存储器件的方法包括在基板之上形成第一导电层结构。初始第一电极形成在第一导电层结构上以在第二方向上延伸。初始第一电极和第一导电层结构使用在交叉第二方向的第一方向上延伸的第一蚀刻掩模被蚀刻以分别形成第一电极和第一导电线。可变电阻图案形成在每个第一电极上。初始选择图案形成在每个可变电阻图案上。每个初始选择图案在第一方向上延伸。第二导电层形成在初始选择图案上。第二导电层和初始选择图案使用在第二方向上延伸的第二蚀刻掩模被蚀刻以分别形成第二导电线和选择图案。
根据本发明构思的示范实施方式，一种制造可变电阻存储器件的方法包括在基板之上形成第一导电层结构。初始第一电极形成在第一导电层结构上以在第二方向上延伸。初始第一电极和第一导电层结构使用在交叉第二方向的第一方向上延伸的第一蚀刻掩模被蚀刻以分别形成第一电极和第一导电线。可变电阻图案形成在每个第一电极上。选择层和第二导电层形成在每个可变电阻图案上。第二导电层和选择层使用在第二方向上延伸的第二蚀刻掩模被蚀刻以分别形成第二导电线和选择图案。
根据本发明构思的示范实施方式，一种制造可变电阻存储器件的方法包括在基板之上顺序地形成第一导电层结构和选择层。初始第一电极形成在选择层上。每个初始第一电极在基本上垂直于第一方向的第二方向上延伸。初始第一电极、选择层和第一导电层结构被蚀刻以分别形成第一电极、选择图案以及第一导电线。第一电极设置在第一方向和第二方向的每个上，选择图案和第一导电线的每个在第一方向上延伸。第一电极的上部分被去除。可变电阻图案形成在每个第一电极上。第二导电线形成在可变电阻图案上。每个第二导电线在第二方向上延伸。
在制造根据本发明构思的示范性实施方式的可变电阻存储器件的方法中，可变电阻图案不需要与上面的选择图案一起形成，而是可以通过独立的镶嵌工艺形成。因此，可变电阻图案可以具有较少的蚀刻损伤，并可以具有增强的可靠性。
选择图案不需要与具有不同蚀刻条件的可变电阻图案一起形成。另外，选择图案可以在一方向上延伸，因此可以通过单一蚀刻工艺形成。因此，选择图案可以具有较少的蚀刻损伤，并可以具有增强的可靠性。
附图说明
通过参照附图详细描述本发明构思的示范性实施方式，本发明构思的以上和其他的特征将变得更加明显，附图中：
图1至图35是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的平面图和截面图；
图36至图39是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图；
图40至图43是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图；
图44至图47是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图；
图48至图51是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图；以及
图52至图57是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图。
具体实施方式
同样的附图标记可以在整个说明书和附图中指代相同的元件。
图1至图35是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的平面图和截面图。图1、4、6、8、13、15、18、22、25、28和31是平面图，图2-3、5、7、9-12、14、16-17、19-21、23-24、26-27、29-30和32-35是截面图。图2、3、5、7、9、16、19、21、23、26、29、32和34是分别沿着对应平面图的线A-A'截取的截面图，图10、11、12、14、17、20、24、27、30、33和35是沿着对应平面图的线B-B'截取的截面图。
在下文，基本上平行于基板的上表面并彼此交叉的两个方向可以被分别定义为第一方向和第二方向，并且基本上垂直于基板的上表面的方向可以被定义为第三方向。在本发明构思的示范性实施方式中，第一方向和第二方向可以以直角彼此交叉从而基本上彼此垂直。
参照图1和图2，第一绝缘夹层110、第一阻挡层120和第一金属层130可以层叠(例如顺序地层叠)在基板100上。
基板100可以包括例如硅、锗或硅-锗的半导体元素材料或者例如GaP、GaAs或GaSb的III-V族半导体化合物。在本发明构思的示范性实施方式中，基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。
各种元件例如栅极结构、源极/漏极层、接触插塞或布线可以形成在基板100上，并可以被第一绝缘夹层110覆盖。第一绝缘夹层110可以包括绝缘材料，例如硅氧化物、硅氮化物或硅氮氧化物。
第一阻挡层120可以包括金属氮化物或金属硅氮化物，例如钛氮化物、钛硅氮化物、钨氮化物、钨硅氮化物、钽氮化物、钽硅氮化物、锆氮化物、锆硅氮化物、钨碳氮化物、钛硅碳氮化物、钛碳氮化物和/或钽氮化物。
第一导电层130可以包括金属，例如钨、铂、钯、铑、钌、铱、铜、铝、钛或钽，并可以被称作第一金属层。
第一阻挡层120和第一金属层130可以形成第一导电层结构140，并且在一些情况下，不需要形成第一阻挡层120。
第二绝缘夹层150可以形成在第一导电层结构140上。
第二绝缘夹层150可以包括在第二方向上延伸并暴露第一导电层结构140的上表面的第一开口160。在本发明构思的示范性实施方式中，多个第一开口160可以形成在第一方向上。第二绝缘夹层150可以包括氮化物例如硅氮化物或硅氮氧化物，或金属氧化物例如铝氧化物或钛氧化物。
参照图3，第一电极层170和第一间隔物层180可以顺序地形成在第一开口160的侧壁、第一导电层结构140的暴露的上表面以及第二绝缘夹层150的上表面上。
第一电极层170可以包括金属氮化物或金属硅氮化物，例如钛氮化物、钛硅氮化物、钨氮化物、钨硅氮化物、钽氮化物、钽硅氮化物、锆氮化物、锆硅氮化物、钨碳氮化物、钛硅碳氮化物、钛碳氮化物和/或钽氮化物。第一间隔物层180可以包括氧化物例如硅氧化物、或碳、或含碳的材料例如碳氮化物、钛碳氮化物、钛碳化物、钨碳化物、钨碳氮化物或钽碳氮化物。在本发明构思的示范性实施方式中，第一间隔物层180可以包括顺序层叠的多个层；然而，本发明构思的示范性实施方式不限于此。例如，第一间隔物层180可以包括单个层。
参照图4和图5，第一间隔物层180可以被各向异性地蚀刻以在第一电极层170的在第一开口160的侧壁上的部分上形成初始第一间隔物182。
在本发明构思的示范性实施方式中，初始第一间隔物层182可以形成在第一电极层170的在第一开口160的侧壁上的部分上以及在第一电极层170的在第一导电层结构140被第一开口160暴露的上表面上的部分上。
在本发明构思的示范性实施方式中，初始第一间隔物182可以形成在第一开口160的在第一方向上的相对侧壁的每个上，并且每个初始第一间隔物182可以在第二方向上延伸。
第一电极层170可以使用初始第一间隔物182作为蚀刻掩模被蚀刻以形成初始第一电极172。
初始第一间隔物182可以形成在第一开口160的侧壁上和第一开口160的底部的一部分上。因此，初始第一电极172可以形成在第一开口160的侧壁以及与初始第一间隔物182基本上相同地在第一开口160的底部的该部分上。因此，初始第一电极172可以具有沿第一方向截取的具有“L”形状的横截面。在本发明构思的示范性实施方式中，初始第一电极172可以形成在第一开口160的在第一方向上的相对侧壁的每个上，并且每个初始第一电极172可以在第二方向上延伸。作为示例，第一初始间隔物182可以共形地形成在“L”形的初始第一电极172上，因此第一初始间隔物182可以与第一开口160的底表面间隔开(例如，可以在第一开口160的底表面之上)。
参照图6和图7，第三绝缘夹层190可以形成在第一导电层结构140、初始第一电极172、初始第一间隔物182和第二绝缘夹层150上以基本上填充第一开口160。第三绝缘夹层190可以被平坦化，直到第二绝缘夹层150的上表面暴露。
第三绝缘夹层190可以包括氮化物，例如硅氮化物或硅氮氧化物。在本发明构思的示范性实施方式中，第三绝缘夹层190可以包括与第二绝缘夹层150的材料基本上相同的材料。
平坦化工艺可以包括化学机械抛光(CMP)工艺和/或回蚀工艺。在平坦化工艺期间，第二绝缘夹层150的上部分、初始第一电极172的上部分和初始第一间隔物182的上部份可以被去除，因此初始第一电极172和初始第一间隔物182的每个可以具有基本上平的上表面。
参照图8至图10，第一掩模层200和牺牲层210可以顺序地形成在第二绝缘夹层150和第三绝缘夹层190、初始第一电极172和初始第一间隔物182上。
在本发明构思的示范性实施方式中，牺牲层210可以具有在第一方向上延伸并暴露第一掩模层200的上表面的第二开口161，多个第二开口161可以形成在第二方向上。
第一掩模层200可以包括例如多晶硅，牺牲层210可以包括例如无定形碳层(ACL)、旋涂有机硬掩模(SOH)或硅氮化物；然而，本发明构思的示范性实施方式不限于此。
参照图11，第二掩模层可以形成在第二开口161的侧壁、第一掩模层200的暴露的上表面以及牺牲层210上，并可以被各向异性地蚀刻以在第二开口161的侧壁上形成第二掩模223。
第二掩模层可以包括氧化物，例如硅氧化物。在本发明构思的示范性实施方式中，第二掩模层可以通过原子层沉积(ALD)工艺形成。
牺牲层210可以被去除。在本发明构思的示范性实施方式中，牺牲层210可以通过湿蚀刻工艺或者干蚀刻工艺形成。
参照图12，第一掩模层200可以使用第二掩模223作为蚀刻掩模被蚀刻以形成第一掩模202。第二掩模223可以在蚀刻工艺中被部分地或基本上完全去除。
在本发明构思的示范性实施方式中，第一掩模202可以在第一方向上延伸，多个第一掩模202可以形成在第二方向上。
参照图13和图14，初始第一电极172、初始第一间隔物182、第二绝缘夹层150和第三绝缘夹层190、第一金属层130和第一阻挡层120可以使用第一掩模202作为蚀刻掩模被顺序地蚀刻，以分别形成第一电极174、第一间隔物184、第二绝缘夹层图案152和第三绝缘夹层图案192、第一金属图案132和第一阻挡图案122。
第一阻挡图案122和第一金属图案132可以形成第一导电线142。在本发明构思的示范性实施方式中，第一导电线142可以在第一方向上延伸，多个第一导电线142可以形成在第二方向上。在本发明构思的示范性实施方式中，第一导电线142可以用作可变电阻存储器件的字线。可选地，第一导电线142可以用作可变电阻存储器件的位线。
在本发明构思的示范性实施方式中，多个第一电极174可以形成在第一方向和第二方向的每个上，并且多个第一间隔物184可以形成在第一方向和第二方向的每个上。
参照图8至图14，第一导电线142可以通过双图案化技术(DPT)工艺形成，第一电极174可以形成在第一导电线142上。
参照图15至图17，在去除第一掩模202之后，第四绝缘夹层220可以形成在第一绝缘夹层110上以覆盖包括第一电极174、第一间隔物184、第二绝缘夹层图案152和第三绝缘夹层图案192、第一金属图案132和第一阻挡图案122的第一结构，并可以被平坦化直到暴露第一电极174和第一间隔物184的上表面。
第四绝缘夹层220可以包括氮化物，例如硅氮化物或硅氮氧化物。在本发明构思的示范性实施方式，第四绝缘夹层220可以包括与第二绝缘夹层图案152和第三绝缘夹层图案192的材料基本上相同的材料。因此，第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192可以是单个连续的层。
第一电极174的上部分和第一间隔物184的上部分可以被去除以形成第一凹陷225，第一可变电阻图案230可以被形成以填充第一凹陷225。
第一可变电阻图案230可以通过在第一电极174、第一间隔物184、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上形成第一可变电阻层以基本上填充第一凹陷225并且平坦化该第一可变电阻层直到第四绝缘夹层220的上表面被暴露而形成。
在本发明构思的示范性实施方式中，第一可变电阻层可以包括其电阻可根据其相变而改变的材料。在本发明构思的示范性实施方式中，第一可变电阻层可以包括包含锗、锑和/或碲的硫族化物材料。在本发明构思的示范性实施方式中，第一可变电阻层可以包括具有交替层叠的锗-碲层和锑-碲层的超晶格。在本发明构思的示范性实施方式中，第一可变电阻层可以包括包含铟-锑-碲的IST或包含铋-锑-碲的BST。第一可变电阻层还可以包括碳、氮、硼或氧。
在本发明构思的示范性实施方式中，第一可变电阻层可以包括基于钙钛矿的材料或过渡金属氧化物。基于钙钛矿的材料可以包括例如STO(SrTiO3)、BTO(BaTiO3)或PCMO(Pr1-XCaXMnO3)。过渡金属氧化物可以包括钛氧化物(TiOx)、锆氧化物(ZrOx)、铝氧化物(AlOx)、铪氧化物(HfOx)、钽氧化物(TaOx)、铌氧化物(NbOx)、钴氧化物(CoOx)、钨氧化物(WOx)、镧氧化物(LaOx)或锌氧化物(ZnOx)、或其组合。
第一可变电阻图案230可以形成在第一电极174的上表面和第一间隔物184的上表面上，因此多个第一可变电阻图案230可以形成在第一方向和第二方向的每个上。作为示例，第一间隔物184可以形成在第一电极174上，第一电极174的上表面和第一可变电阻图案184的上表面可以与第一可变电阻图案230的下表面直接接触。
参照图18至图20，第一可变电阻图案230的上部分可以被去除以形成第二凹陷227，第二电极240可以被形成以填充第二凹陷227。
第二电极240可以通过在第一可变电阻图案230、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上形成第二电极层以基本上填充第二凹陷227并且平坦化该第二电极层直到第四绝缘夹层220的上表面可以被暴露而形成。
第二电极层可以包括金属氮化物或金属硅氮化物，例如钛氮化物、钛硅氮化物、钨氮化物、钨硅氮化物、钽氮化物、钽硅氮化物、锆氮化物或锆硅氮化物。
第二电极240可以形成在第一可变电阻图案230的上表面上，多个第二电极240可以形成在第一方向和第二方向的每个上。在本发明构思的示范性实施方式中，第二电极240的下表面可以具有与第一可变电阻图案230的形状和面积基本上相同的形状和面积。
第一电极174、第一可变电阻图案230和第二电极240可以形成第一存储单元。
参照图21，第一选择层250、第一缓冲层260、第三电极层270和第二金属层280可以顺序地形成在第二电极240、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上。
在本发明构思的示范性实施方式中，第一选择层250可以包括双向阈值开关(OTS)材料，其可以在非晶态通过由于温度差异引起的电阻差异而用作开关元件。
OTS材料可以包括例如锗、硅、砷和/或碲，还可以包括硒、硫、碳、氮、铟或硼。
OTS材料可以包括例如AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSiIP、AsTeGeSi、As2Te3Ge、As2Se3Ge、As25(Te90Ge10)75、Te40As35Si18Ge6.75In0.25、Te28As34.5Ge15.5S22、Te39As36Si17Ge7P、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe或GexSe1-x。
可选地，第一选择层250可以包括顺序层叠的掺杂有n型杂质的多晶硅层和掺杂有p型杂质的多晶硅层，例如二极管。
第一缓冲层260可以包括碳或包含碳的金属。例如，第一缓冲层260可以包括碳、碳氮化物、钛碳氮化物和/或钽碳氮化物。
第三电极层270可以包括金属氮化物或金属硅氮化物。
第二金属层280可以包括金属，例如钨、铂、钯、铑、钌、铱、铜、铝、钛或钽。
第三电极层270可以被随后蚀刻，并可以用作电极。
第三电极270可以用作可减少或防止第二金属层280的金属成分移动到相邻层中的阻挡层。因此，第三电极层270和第二金属层280可以形成第二导电层结构。作为示例，第三电极层270不需要被形成，第二金属层可以形成第二导电层结构。
参照图22至图24，与参照图8至图14描述的DPT工艺基本上相同或相似的DPT工艺可以被进行以形成包括顺序层叠在第二电极240、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上的第一选择图案252、第一缓冲物262、第三电极272、第二金属图案282和第三掩模的第二结构。
在本发明构思的示范性实施方式中，第二金属层280、第三电极层270和第一缓冲层260可以使用第三掩模作为蚀刻掩模通过第一蚀刻气体被蚀刻，第一选择层250可以用第二蚀刻气体被蚀刻以形成第二结构。因此，当使用第一蚀刻气体进行蚀刻工艺时，第一缓冲层260可以在第一选择层250上，因此第一选择层250不会被损坏。第一选择层250可以使用第二蚀刻气体被蚀刻，因此可以形成第一选择图案252。在某些情况下，不需要形成第一缓冲层260。在一示例中，第一选择图案252的上表面和第三电极272的下表面可以具有彼此基本上相同的形状和宽度。
在本发明构思的示范性实施方式中，第二结构可以在第二方向上延伸，并且多个第二结构可以形成在第一方向上。因此，第一选择图案252、第一缓冲物262、第三电极272和第二金属图案282的每个可以在第二方向上延伸，多个第一选择图案252、多个第一缓冲物262、多个第三电极272和多个第二金属图案282可以形成在第一方向上。
顺序地层叠的第三电极272和第二金属图案282可以形成第二导电线。备选地，在省略第三电极272时，第二金属图案282可以被称作第二导电线。在本发明构思的示范性实施方式中，第一导电线142可以用作可变电阻存储器件的字线，第二导电线可以用作其位线。备选地，第一导电线142可以用作可变电阻存储器件的位线，第二导电线可以用作其字线。
第一选择图案252可以通过使用在第二方向上延伸的第三掩模292的单个蚀刻工艺来形成。因此，与通过多个蚀刻工艺形成相比，第一选择图案252可以损坏得少，因此第一选择图案252可以具有提高的可靠性。
第三掩模292可以包括绝缘材料，例如硅氮化物和/或硅氧化物。
参照图25至图27，第一覆盖层300可以形成在第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上以覆盖第二结构，第五绝缘夹层310可以形成在第一覆盖层300上以基本上填充第二结构之间的空间。
第一覆盖层300可以包括绝缘材料，例如硅氮化物或硅氧化物。第五绝缘夹层310可以包括氮化物，例如硅氮化物。在本发明构思的示范性实施方式中，第五绝缘夹层310可以包括与第一覆盖层300的材料基本上相同的材料。因此，第五绝缘夹层310和第一覆盖层300可以形成为单个连续的层。
可变电阻存储器件可以通过以上描述的工艺制造；然而，本发明的示范性实施方式不限于此。
第一可变电阻图案230不需要与上面的第一选择图案252一起形成，而是可以通过镶嵌工艺形成，在镶嵌工艺中，第一可变电阻图案230可以基本上填充通过去除下面的第一电极174的上部分和第一间隔物184的上部分而形成的第一凹陷225。因此，第一可变电阻图案230不会被第一可变电阻图案230和第一选择图案252的蚀刻工艺损伤，因此第一可变电阻图案230可以具有提高的可靠性。
第一选择图案252不必与第一可变电阻图案230同时形成。第一选择图案252可以在第二方向上延伸，因此可以通过单个蚀刻工艺形成。因此，第一选择图案252可以具有很少或没有蚀刻损伤。
根据本发明的示范性实施方式的制造可变电阻存储器件的方法可以包括第一存储单元，该第一存储单元可以形成在每个在第一方向上延伸的第一导电线142与每个在第二方向上延伸的第二导电线282之间，具体地，在第一导电线142和第二导电线282在第三方向上彼此交叠的区域处。
下面将更详细地描述制造包括处于多个水平处的存储单元的可变电阻存储器件的方法。作为示例，将描述包括分别在两个水平处的第一存储单元和第二存储单元的可变电阻存储器件；然而，本发明的示范性实施方式不限于此，并且处于两个以上的水平处的两个以上的存储单元可以被包括在可变电阻存储器件中。
参照图25至图27，第五绝缘夹层310可以被平坦化直到第二结构的第二金属图案282的上表面暴露，第一覆盖层300的上部分和第三掩模292可以被去除。
可以进行与上面参照图1至图7描述的工艺基本上相同或相似的工艺。
因此，初始第四电极372、初始第二间隔物382以及第六绝缘夹层350和第七绝缘夹层390可以形成在第二金属图案282、第一覆盖层300和第五绝缘夹层310上。
在本发明构思的示范性实施方式中，初始第四电极372和初始第二间隔件382的每个可以在第一方向上延伸，并且多个初始第四电极372和多个初始第二间隔物382可以形成在第二方向上。
参照图28到图30，可以进行与以上参照图8至图20描述的工艺基本上相同或类似的工艺。
因此，包括顺序地层叠的第四电极374、第二可变电阻图案430和第五电极440的第二存储单元可以形成在第一方向和第二方向的每个上。在本发明构思的示范性实施方式中，第四电极374可以具有沿第二方向截取的具有“L”形状的横截面，并且第二间隔物384可以形成在第四电极374上。第四电极374的上表面和第二间隔物384的上表面可以与第二可变电阻图案430的下表面直接接触。
设置在第二存储单元和第二间隔物384在第二方向上的侧壁上且基本上覆盖其的第六绝缘夹层图案352和第七绝缘夹层图案392可以形成在第二金属图案282、第一覆盖层300和第五绝缘夹层310上。设置在包括第二存储单元、第二间隔物384以及第六绝缘夹层图案352和第七绝缘夹层图案392的第三结构的在第一方向上的侧壁上并基本上覆盖所述侧壁的第八绝缘夹层420可以形成为在第二方向上延伸。
参照图31至图33，可以进行与以上参照图21至图24描述的工艺基本上相同或类似的工艺。
因此，包括顺序地层叠的第二选择图案452、第二缓冲物462、第六电极472、第三金属图案482和第四掩模492的第四结构可以形成在第五电极440、第八绝缘夹层420以及第六绝缘夹层图案352和第七绝缘夹层图案392上。
在本发明构思的示范性实施方式中，第四结构可以在第一方向上延伸，并且多个第四结构可以形成在第二方向上。因此，第二选择图案452、第二缓冲物462、第六电极472和第三金属图案482的每个可以在第一方向上延伸，并且多个第四结构可以形成在第二方向上。
在本发明构思的示范性实施方式中，第四结构可以与设置在第一方向上的第五电极440的上表面直接接触。
第六电极472和第三金属图案482可以形成第三导电线。可选地，第六电极472可以被省略，第三金属图案482可以被称作第三导电线。在本发明构思的示范性实施方式，第三导电线可以用作可变电阻存储器件的字线或位线。
第二选择图案452可以通过单个蚀刻工艺形成，其可以与用于形成下面的第二可变电阻图案450的蚀刻工艺独立地来进行。因此，第二选择图案452可以具有很少或没有蚀刻损伤，第二选择图案452可以具有提高的可靠性。
参照图34和图35，可以进行与参照图25至图27描述的工艺基本上相同或相似的工艺。
作为示例，第二覆盖层500可以形成在第八绝缘夹层420、第六和第七绝缘夹层图案352和392上以覆盖第四结构。第九绝缘夹层510可以形成为基本上填充第四结构之间的空间，因此可以形成可变电阻存储器件。
图36至图39是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图。图36至图38是分别沿着对应平面图的线A-A'截取的截面图，图39是沿着对应平面图的线B-B'截取的截面图。制造可变电阻存储器件的方法可以包括与参照图1至图35描述的工艺基本上相同或相似的工艺。相同的附图标记可以表示相同的元件，并将省略重复的描述。
参照图36，可以进行与参照图1至图3描述的工艺基本上相同或相似的工艺，并可以进行与参照图4和图5描述的工艺基本上相同或相似的工艺。
然而，在形成初始第一间隔物182之后，不需要进行使用初始第一间隔物182作为蚀刻掩模来蚀刻下面的第一电极层170的蚀刻工艺。
参照图37，可以进行与参照图6和图7描述的工艺基本上相同或相似的工艺。
因此，在初始第一间隔物182和第一电极层170上形成第三绝缘夹层190以基本上填充第一开口160之后，第三绝缘夹层190可以被平坦化直到第二绝缘夹层150的上表面被暴露。
在第二绝缘夹层150的上表面上的第一电极层170的上部分可以在蚀刻工艺中被除去，因此初始第一电极172可以形成在第一开口160的侧壁和底部上。
在本发明构思的示范性实施方式中，初始第一电极172可以在第二方向上延伸。初始第一电极172可以包括与第一导电层结构140的上表面直接接触的水平部分以及在第三方向上从水平部分延伸的垂直部分。作为示例，初始第一电极172不需要被划分为具有“L”形状的两个部分，而是可以具有单一层结构。
参照图38和图39，可以进行与参照图8至图35描述的工艺基本上相同或相似的工艺，因此可以形成可变电阻存储器件。
可变电阻存储器件的第一电极174不需要被划分为具有“L”形状的两个部分，而是可以形成多个第一电极174。另外，第四电极374不需要被划分为具有“L”形状的两个部分并且可以形成多个第四电极374。
图40至图43是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图。图40和图42是分别沿着对应平面图的线A-A'截取的截面图，图41和图43是沿着对应平面图的线B-B'截取的截面图。制造可变电阻存储器件的方法可以包括与参照图1至图35描述的工艺基本上相同或相似的工艺。因此，同样的附图标记可以指代同样的元件，并将省略重复的描述。
参照图40和图41，可以进行与参照图1至图17描述的工艺基本上相同或类似的工艺。
第二电极240可以形成在第一可变电阻图案230上。
作为示例，第二电极层可以形成在第一可变电阻图案230、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上，并可以被图案化以形成第二电极240。
在本发明构思的示范性实施方式中，多个第二电极240可以形成在第一方向和第二方向的每个上。第二电极240的下表面可以具有等于或大于第一可变电阻图案230的上表面的面积的面积。
在形成第二电极240之后，第十绝缘夹层245可以形成在第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上以覆盖第二电极240。第十绝缘夹层245可以被平坦化直到第二电极240的上表面可以被暴露。
可选地，在形成第十绝缘夹层245之后，第十绝缘夹层245可以被部分地蚀刻以形成暴露第一可变电阻图案230的上表面的第三开口，并且第二电极240可以形成为基本上填充第三开口。
参照图42和图43，可以进行与参照图18至图35描述的工艺基本上相同或相似的工艺，因此可以形成可变电阻存储器件。
可变电阻存储器件中的第二电极240的下表面或第五电极440的下表面不必具有与下面的第一可变电阻图案230的上表面的面积相等的面积。
第五电极440的侧壁可以基本上被第十一绝缘夹层445覆盖。
图44至图47是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的阶段的截面图。图44和图46是分别沿着对应平面图的线A-A'截取的截面图，图45和图47是沿着对应平面图的线B-B'截取的截面图。制造该可变电阻存储器件的方法可以包括与参照图40至图43描述的工艺基本上相同或相似的工艺。因此，同样的附图标记可以指代同样的元件，并将省略重复的描述。
参照图44和图45，可以进行与参照图1至图17描述的工艺基本上相同或相似的工艺。
第一选择图案254和第二电极240可以被形成。第二电极240可以与第一可变电阻图案230的上表面直接接触。
作为示例，第二电极层和第一选择层可以顺序地形成在第一可变电阻图案230、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上。第二电极层和第一选择层可以被图案化以分别形成第二电极240和第一选择图案254。
在本发明构思的示范性实施方式中，多个第二电极240和多个第一选择图案254可以形成在第一方向和第二方向的每个上。第二电极240的下表面可以具有等于或大于第一可变电阻图案230的上表面的面积的面积。
在形成第二电极240和第一选择图案254之后，第十绝缘夹层245可以形成在第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上以覆盖第二电极240和第一选择图案254。第十绝缘夹层245可以被平坦化直到第一选择图案254的上表面被暴露。
参照图46和图47，可以进行与参照图42和图43描述的工艺基本上相同或相似的工艺，因此可变电阻存储器件可以被形成。
作为示例，可以省略在第一选择图案254或第二选择图案454上的缓冲物。
参照图46到图47描述的可变电阻存储器件中的第一选择图案254或第二选择图案454不需要在第二方向上或在第一方向上延伸，而是多个第一选择图案254或多个第二选择图案454可以形成在第一方向和第二方向的每个上。可以省略在第一选择图案254和第二选择图案454的每个上的缓冲物。
图48至图51是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图。图48至图50是分别沿着对应平面图的线A-A'截取的截面图，图51是沿着对应平面图的线B-B'截取的截面图。制造可变电阻存储器件的方法可以包括与参照图1至图35描述的工艺基本上相同或相似的工艺。因此，相同的附图标记可以指代相同的元件，并将省略重复的描述。
参照图48，可以进行与参照图1和图2描述的工艺基本上相同或相似的工艺。
在基板100上顺序地形成第一绝缘夹层110、第一阻挡层120、第一金属层130、第三电极层270和第一选择层250之后，具有第一开口160的第二绝缘夹层150可以形成在第一选择层250上。
参照图49，可以进行与参照图3至21描述的工艺基本上相同或相似的工艺。
因此，第一选择层250、第三电极层270和第一导电层结构140可以被蚀刻以形成第一选择图案253、第三电极273和第一导电线142。
第二金属层280可以形成在第二电极240、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上。
参照图50和51，可以进行与参照图22至35描述的工艺基本上相同或相似的工艺，因此可以形成可变电阻存储器件。
参照图48至51描述的可变电阻存储器件中的第一选择图案253不需要在第二导电线282下面在第二方向上延伸。第一选择图案253可以在第一导电线142上在第一方向上延伸。第三电极273可以形成在第一导电线142与第一选择图案253之间。
第二选择图案453可以在第二导电线282上在第二方向上延伸。第六电极473可以形成在第二导电线282和第二选择图案453之间。
图52至图57是示出根据本发明构思的示范性实施方式的制造可变电阻存储器件的方法的截面图。图52、54和56是分别沿着对应平面图的线A-A'截取的截面图，图53、55和57是沿着对应平面图的线B-B'截取的截面图。制造可变电阻存储器件的方法可以包括与参照图1至35描述的工艺基本上相同或相似的工艺。因此，同样的附图标记可以指代同样的元件，并将省略重复的描述。
参照图52和53，可以进行与参照图1和图20描述的工艺基本上相同或类似的工艺。
第一选择层250和第三电极层270可以顺序地形成在第二电极240、第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上，并可以沿第一方向被蚀刻以形成在第一方向上延伸的初始第一选择图案256和初始第三电极276。
第十绝缘夹层245可以形成在第四绝缘夹层220以及第二绝缘夹层图案152和第三绝缘夹层图案192上以基本上覆盖第一初始选择图案256的侧壁和初始第三电极276的侧壁。
可选地，在形成第十绝缘夹层245之后，第十绝缘夹层245可以被部分地蚀刻以形成在第一方向上延伸并暴露第二电极240的上表面的第四开口，初始第一选择图案256和初始第三电极276可以被形成以填充第四开口。
参照图54和55，第二金属层280可以形成在初始第三电极276和第十绝缘夹层245上，DPT工艺(例如参照图8至图14描述的DPT工艺)可以被进行以在第二金属层280上形成第三掩模292。第二金属层280、初始第三电极276、初始第一选择图案256和第十绝缘夹层245可以使用第三掩模292作为蚀刻掩模被蚀刻。
因此，可以形成在第二方向上延伸的第二金属图案282以及设置在第一方向和第二方向的每个上的多个第三电极278和多个第一选择图案258。第一选择图案258不必在第二方向上延伸，然而，多个第一选择图案258可以在第一方向和第二方向的每个上彼此间隔开，因此相邻的存储单元之间的干扰可以被减小或消除。即使第一选择图案258通过执行蚀刻工艺两次或更多次而形成，第一选择图案258也不必在相同的蚀刻工艺中与第一可变电阻图案230一起被蚀刻，因此可以减少或消除对第一选择图案258的损坏的发生或第一选择图案258的可靠性的降低。
参照图56和57，可以进行与参照图25至27描述的工艺基本上相同或相似的工艺，因此可以形成可变电阻存储器件。
多个第二选择图案458和多个第六电极478可以形成在第一方向和第二方向的每个上。
参照图52至57，第一选择图案258和第二选择图案458的每个可以不在一方向上延伸，而是可以形成多个第一选择图案258和多个第二选择图案458。参照图36至39描述的可变电阻存储器件和参照图40至43描述的可变电阻存储器件可以包括所述多个第一选择图案258和所述多个第二选择图案458。
作为示例，根据本发明构思的示范性实施方式的可变电阻存储器件可以应用于PRAM器件、ReRAM器件或MRAM器件。
尽管已经参照其示范性实施方式具体示出并描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化，而没有脱离本发明构思的精神和范围。
本申请要求于2016年8月11日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2016-0102316号的优先权，其公开内容通过引用被整体结合于此。

Claims (20)

1.一种可变电阻存储器件，包括：
位于基板之上的第一导电线，其中所述第一导电线的每个在第一方向上延伸，所述第一导电线设置在交叉所述第一方向的第二方向上，其中所述第一方向和所述第二方向基本上平行于所述基板的上表面；
第二导电线，所述第二导电线的每个在所述第二方向上延伸，其中所述第二导电线设置在所述第一方向上，其中所述第二导电线位于所述第一导电线之上，所述第二导电线包括第二金属图案和第三电极；
存储单元，位于所述第一导电线和所述第二导电线之间，其中所述存储单元在基本上垂直于所述基板的所述上表面的第三方向上交叠所述第一导电线和所述第二导电线，其中所述存储单元包括：
第一电极；
位于所述第一电极上的可变电阻图案；以及
位于所述可变电阻图案上的第二电极；
选择图案，位于所述存储单元上，
其中所述第三电极位于所述选择图案之上，其中所述第三电极与所述第二金属图案的每个的下表面直接接触，
其中所述选择图案的上表面和所述第三电极的下表面具有彼此基本上相同的形状和宽度，
其中所述选择图案沿着所述第一方向和所述第二方向的宽度比所述可变电阻图案沿着所述第一方向和所述第二方向的宽度宽，
其中所述选择图案的下表面沿着所述第一方向和所述第二方向的宽度比所述第二电极的上表面沿着所述第一方向和所述第二方向的宽度大，以及
其中所述第一电极沿着所述第一方向截取的横截面具有L形状。
2.如权利要求1所述的可变电阻存储器件，其中所述选择图案的下表面具有比所述第二电极的上表面的面积大的面积。
3.如权利要求1所述的可变电阻存储器件，还包括位于所述第一电极上的间隔物，其中所述间隔物的上表面和所述第一电极的上表面与所述可变电阻图案的下表面直接接触。
4.如权利要求3所述的可变电阻存储器件，其中所述间隔物包括硅氧化物。
5.如权利要求1所述的可变电阻存储器件，其中所述第一电极与所述第一导电线的每个的上表面直接接触。
6.如权利要求1所述的可变电阻存储器件，其中所述第一电极和所述第二电极的每个包括钛氮化物、钛硅氮化物、钨氮化物、钨硅氮化物、钽硅氮化物、锆氮化物、锆硅氮化物、钨碳氮化物、钛硅碳氮化物、钛碳氮化物和/或钽氮化物。
7.如权利要求1所述的可变电阻存储器件，其中所述选择图案包括双向阈值开关材料，该双向阈值开关材料包括锗、硅、砷和/或碲。
8.如权利要求7所述的可变电阻存储器件，其中所述选择图案还包括硒、硫、碳、氮、铟和硼中的至少一种。
9.如权利要求7所述的可变电阻存储器件，其中所述选择图案包括AsTeGeSiIn、GeTe、SnTe、GeSe、SnSe、AsTeGeSiSbS、AsTeGeSi、As2Se3Ge、As25(Te90Ge10)75、Te28As34.5Ge15.5S22、As10Te21S2Ge15Se50Sb2、Si5Te34As28Ge11S21Se1、AsTeGeSiSeNS、AsTeGeSiP、AsSe、AsGeSe、AsTeGeSe、ZnTe、GeTePb、GeSeTe、AlAsTe、SeAsGeC、SeTeGeSi、GeSbTeSe、GeBiTeSe、GeAsSbSe、GeAsBiTe、GeAsBiSe中的至少一种。
10.如权利要求7所述的可变电阻存储器件，其中所述选择图案包括Te40As35Si18Ge6.75In0.25、As2Te3Ge、Te39As36Si17Ge7P和GexSe1-x中的至少一种。
11.如权利要求1所述的可变电阻存储器件，其中所述可变电阻图案包括相变材料。
12.如权利要求11所述的可变电阻存储器件，其中所述可变电阻图案包括超晶格、IST或BST，所述超晶格包括交替层叠的锗-碲层和锑-碲层，所述IST包括铟-锑-碲，所述BST包括铋-锑-碲。
13.如权利要求1所述的可变电阻存储器件，其中所述第一导电线的每个包括顺序地层叠的第一阻挡图案和第一金属图案。
14.如权利要求1所述的可变电阻存储器件，其中所述第一方向和所述第二方向基本上彼此垂直。
15.一种可变电阻存储器件，包括：
位于基板之上的第一导电线，其中所述第一导电线的每个在第一方向上延伸，所述第一导电线设置在交叉所述第一方向的第二方向上，其中所述第一方向和所述第二方向基本上平行于所述基板的上表面；
第二导电线，所述第二导电线的每个在所述第二方向上延伸，其中所述第二导电线设置在所述第一方向上，其中所述第二导电线位于所述第一导电线之上；
存储单元，位于所述第一导电线和所述第二导电线之间，其中所述存储单元在基本上垂直于所述基板的所述上表面的第三方向上交叠所述第一导电线和所述第二导电线，其中所述存储单元包括：
第一电极；
位于所述第一电极上的可变电阻图案；以及
位于所述可变电阻图案上的第二电极；以及
选择图案，位于所述第二导电线的每个下面，其中所述选择图案在所述第二方向上延伸并与所述存储单元的上表面直接接触，
其中所述选择图案的下表面沿着所述第一方向和所述第二方向的宽度比所述第二电极的上表面沿着所述第一方向和所述第二方向的宽度宽，所述选择图案的所述下表面和所述第二电极的所述上表面彼此直接接触，
其中所述选择图案沿着所述第一方向和所述第二方向的宽度比所述可变电阻图案沿着所述第一方向和所述第二方向的宽度宽。
16.一种制造可变电阻存储器件的方法，该方法包括：
在基板之上形成第一导电层结构；
在所述第一导电层结构上将第一初始第一电极形成为在第二方向上延伸；
使用在交叉所述第二方向的第一方向上延伸的第一蚀刻掩模来蚀刻所述第一初始第一电极和所述第一导电层结构，以分别形成第二初始第一电极和第一导电线；
分别去除所述第二初始第一电极的上部分以形成第一电极和在所述第一电极上的第一凹陷；
形成初始可变电阻图案以分别填充所述第一凹陷；
分别去除所述初始可变电阻图案的上部分以形成可变电阻图案和第二凹陷；
形成第二电极以分别填充所述第二凹陷；
分别在所述第二电极上形成初始选择图案，所述初始选择图案的每个在所述第一方向上延伸；
在所述初始选择图案上形成第二导电层；以及
使用在所述第二方向上延伸的第二蚀刻掩模来蚀刻所述第二导电层和所述初始选择图案以分别形成第二导电线和选择图案，
其中所述选择图案沿着所述第一方向和所述第二方向的宽度比所述可变电阻图案沿着所述第一方向和所述第二方向的宽度宽，
其中所述选择图案的下表面沿着所述第一方向和所述第二方向的宽度比所述第二电极的上表面沿着所述第一方向和所述第二方向的宽度大。
17.如权利要求16所述的方法，还包括，在去除所述第二初始第一电极的上部分之前，形成基本上覆盖所述第二初始第一电极的侧壁和所述第一导电线的侧壁的第一绝缘夹层。
18.如权利要求17所述的方法，
其中所述初始选择图案和所述第二导电层顺序地形成在所述第二电极和所述第一绝缘夹层上。
19.一种可变电阻存储器件，包括：
基板；
设置在所述基板上的绝缘层；
设置在所述绝缘层上的阻挡图案；
设置在所述阻挡图案的第一金属图案；
设置在所述第一金属图案上的多个存储单元，每个存储单元包括第一电极、位于所述第一电极上的可变电阻图案以及位于所述可变电阻图案上的第二电极；
设置在所述存储单元的每个上的选择图案；
设置在所述选择图案上的缓冲层；
设置在所述缓冲层上的第三电极；以及
设置在所述第三电极上的第二金属图案，
其中所述选择图案的下表面沿着垂直于所述第二金属图案的延伸方向的方向的第一宽度比每个所述存储单元的上表面的第一宽度宽，所述选择图案的所述下表面和每个所述存储单元的所述上表面彼此直接接触，以及
其中所述选择图案的所述下表面沿着所述第二金属图案的所述延伸方向的第二宽度比每个所述存储单元的所述上表面的第二宽度宽。
20.如权利要求19所述的可变电阻存储器件，其中所述多个存储单元被绝缘夹层围绕。
CN201710679593.2A 2016-08-11 2017-08-10 可变电阻存储器件及其制造方法 Active CN107732007B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160102316A KR102527669B1 (ko) 2016-08-11 2016-08-11 가변 저항 메모리 장치 및 그 제조 방법
KR10-2016-0102316 2016-08-11

Publications (2)

Publication Number Publication Date
CN107732007A CN107732007A (zh) 2018-02-23
CN107732007B true CN107732007B (zh) 2021-05-04

Family

ID=61159381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710679593.2A Active CN107732007B (zh) 2016-08-11 2017-08-10 可变电阻存储器件及其制造方法

Country Status (3)

Country Link
US (2) US10236444B2 (zh)
KR (1) KR102527669B1 (zh)
CN (1) CN107732007B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527669B1 (ko) 2016-08-11 2023-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
KR102620168B1 (ko) * 2018-08-22 2024-01-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
KR102557405B1 (ko) 2018-08-24 2023-07-20 삼성전자주식회사 가변 저항 메모리 소자 및 이의 제조 방법
KR102571555B1 (ko) 2018-08-28 2023-08-29 삼성전자주식회사 가변 저항 메모리 소자
KR102549544B1 (ko) 2018-09-03 2023-06-29 삼성전자주식회사 메모리 장치
KR20200041031A (ko) 2018-10-11 2020-04-21 삼성전자주식회사 가변 저항 메모리 소자
KR20200073716A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 내 산화성 전극을 가진 가변 저항성 반도체 소자
KR102682821B1 (ko) * 2019-01-25 2024-07-08 삼성전자주식회사 가변 저항 메모리 장치
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20220063573A (ko) 2020-11-10 2022-05-17 삼성전자주식회사 칼코겐 화합물 및 이를 포함하는 반도체 소자
KR102678933B1 (ko) * 2023-08-03 2024-06-26 삼육대학교산학협력단 상변화 메모리 소자 제조 방법
KR102700006B1 (ko) * 2023-08-03 2024-08-27 삼육대학교산학협력단 분산된 금속 나노 입자를 포함하는 mit 선택 소자를 구비한 가변 저항 메모리 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法
US20130237028A1 (en) * 2011-09-13 2013-09-12 Hironobu FURUHASHI Method of fabricating semiconductor memory device
CN103872067A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 可变电阻存储器件及其制造方法
US20150280118A1 (en) * 2014-03-27 2015-10-01 Micron Technology, Inc. Replacement materials processes for forming cross point memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008032067A1 (de) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd., Suwon Verfahren zum Bilden von Phasenänderungsspeichern mit unteren Elektroden
KR101490429B1 (ko) 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
KR101535653B1 (ko) 2009-02-09 2015-07-10 삼성전자주식회사 상변화 메모리 소자의 제조방법
KR101598378B1 (ko) 2009-03-04 2016-02-29 삼성전자주식회사 메모리 소자의 형성 방법
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
JP4881400B2 (ja) * 2009-03-23 2012-02-22 株式会社東芝 不揮発性半導体記憶装置、及びそのスクリーニング方法
US8765581B2 (en) * 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US8278641B2 (en) 2009-12-23 2012-10-02 Intel Corporation Fabricating current-confining structures in phase change memory switch cells
JP2011165854A (ja) * 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
US8507353B2 (en) * 2010-08-11 2013-08-13 Samsung Electronics Co., Ltd. Method of forming semiconductor device having self-aligned plug
KR101900853B1 (ko) 2012-04-13 2018-09-20 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR101934003B1 (ko) 2012-06-01 2019-01-02 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR102495000B1 (ko) * 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102527669B1 (ko) 2016-08-11 2023-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393965A (zh) * 2007-07-12 2009-03-25 三星电子株式会社 用于形成具有底电极的相变存储器件的方法
US20130237028A1 (en) * 2011-09-13 2013-09-12 Hironobu FURUHASHI Method of fabricating semiconductor memory device
CN103872067A (zh) * 2012-12-14 2014-06-18 爱思开海力士有限公司 可变电阻存储器件及其制造方法
US20150280118A1 (en) * 2014-03-27 2015-10-01 Micron Technology, Inc. Replacement materials processes for forming cross point memory

Also Published As

Publication number Publication date
US10236444B2 (en) 2019-03-19
KR20180017850A (ko) 2018-02-21
CN107732007A (zh) 2018-02-23
US20190189920A1 (en) 2019-06-20
US20180047899A1 (en) 2018-02-15
KR102527669B1 (ko) 2023-05-02
US10636968B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
CN107732007B (zh) 可变电阻存储器件及其制造方法
CN107093612B (zh) 可变电阻存储器件及其制造方法
JP6708833B2 (ja) クロスポイントメモリおよびその製造方法
US10468594B2 (en) Variable resistance memory devices
US8933427B2 (en) Variable resistance memory device and method for fabricating the same
KR20150090472A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR102275502B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US20130248799A1 (en) Variable resistance memory device and method for fabricating the same
KR20210087092A (ko) 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
KR102682821B1 (ko) 가변 저항 메모리 장치
US11393980B2 (en) Variable resistance memory devices implementing two-dimensional transition metal dichalcogenide materials
KR102550099B1 (ko) 가변 저항 메모리 소자
US11195997B2 (en) Variable resistance memory devices including self-heating layer and methods of manufacturing the same
CN110858619B (zh) 可变电阻存储器件
KR102722150B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US20200075673A1 (en) Novel resistive random access memory device
KR20130120701A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant