KR102658258B1 - 전자 장치 및 그 제조 방법 - Google Patents
전자 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102658258B1 KR102658258B1 KR1020190121586A KR20190121586A KR102658258B1 KR 102658258 B1 KR102658258 B1 KR 102658258B1 KR 1020190121586 A KR1020190121586 A KR 1020190121586A KR 20190121586 A KR20190121586 A KR 20190121586A KR 102658258 B1 KR102658258 B1 KR 102658258B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- resistance element
- blocking layer
- variable resistance
- memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 97
- 230000000903 blocking effect Effects 0.000 claims abstract description 124
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 56
- 230000005415 magnetization Effects 0.000 claims abstract description 53
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 46
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims abstract description 37
- 230000005291 magnetic effect Effects 0.000 claims abstract description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 435
- 230000008569 process Effects 0.000 claims description 81
- 239000007789 gas Substances 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 25
- 239000011241 protective layer Substances 0.000 claims description 25
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- VOSJXMPCFODQAR-UHFFFAOYSA-N ac1l3fa4 Chemical compound [SiH3]N([SiH3])[SiH3] VOSJXMPCFODQAR-UHFFFAOYSA-N 0.000 claims description 24
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims description 18
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 18
- 238000005137 deposition process Methods 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000002791 soaking Methods 0.000 claims description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910000077 silane Inorganic materials 0.000 claims description 12
- 238000010884 ion-beam technique Methods 0.000 claims description 11
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 239000012528 membrane Substances 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 137
- 239000000463 material Substances 0.000 description 72
- 238000003860 storage Methods 0.000 description 60
- 239000011229 interlayer Substances 0.000 description 35
- 238000012545 processing Methods 0.000 description 27
- 238000013500 data storage Methods 0.000 description 21
- 230000006866 deterioration Effects 0.000 description 19
- 238000002161 passivation Methods 0.000 description 15
- 238000004891 communication Methods 0.000 description 14
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 9
- 229910001260 Pt alloy Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000007787 solid Substances 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910000521 B alloy Inorganic materials 0.000 description 2
- 229910020708 Co—Pd Inorganic materials 0.000 description 2
- 229910020707 Co—Pt Inorganic materials 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000002203 pretreatment Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910020598 Co Fe Inorganic materials 0.000 description 1
- 229910002519 Co-Fe Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Chemical class 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
- H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다
Description
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다.
위 실시예에서, 상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단할 수 있다. 상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 상기 가변 저항 소자의 적어도 측벽에 위치하는 블로킹층; 및 상기 블로킹층의 적어도 측벽에 위치하는 보호층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다.
위 다른 실시예에 있어서, 상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단할 수 있다. 상기 보호층은 질화막, 산화막 또는 그 조합을 포함할 수 있다. 상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치할 수 있으며, 상기 보호층은 상기 블로킹층을 덮도록 위치할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 또 다른 일 실시예에 따른 전자 장치의 제조 방법은 기판 상에, 가변 저항 소자를 형성하는 단계; 및 상기 가변 저항 소자의 적어도 측벽에 블로킹층을 형성하는 단계를 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다.
위 또 다른 실시예에서, 상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단할 수 있다. 상기 블로킹층을 형성하는 단계는 가스 소킹(gas soaking) 공정을 포함할 수 있으며, 상기 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함할 수 있다. 상기 블로킹층을 형성하는 단계는 전처리 공정 및 증착 공정을 포함할 수 있으며, 상기 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함할 수 있으며, 상기 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함할 수 있다. 상기 블로킹층을 형성하는 단계 후에, 공정 결과물에 대하여 이온 빔 에칭(ion beam etching, IBE) 공정을 수행하는 단계를 더 포함할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 또 다른 일 실시예에 따른 전자 장치의 제조 방법은 기판 상에, 가변 저항 소자를 형성하는 단계; 상기 가변 저항 소자의 적어도 측벽에 블로킹층을 형성하는 단계; 및 상기 블로킹층의 적어도 측벽에 보호층을 형성하는 단계를 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다.
위 실시예에서, 상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단할 수 있다. 상기 블로킹층을 형성하는 단계는 가스 소킹(gas soaking) 공정을 포함할 수 있으며, 상기 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함할 수 있다. 상기 블로킹층을 형성하는 단계는 전처리 공정 및 증착 공정을 포함할 수 있으며, 상기 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함ㅎ할 수 있으, 상기 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함할 수 있다. 상기 보호층은 질화막, 산화막 또는 그 조합을 포함할 수 있다. 상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치할 수 있으며, 상기 보호층은 상기 블로킹층을 덮도록 위치할 수 있다. 상기 블로킹층을 형성하는 단계 후에, 공정 결과물에 대하여 이온 빔 에칭(ion beam etching, IBE) 공정을 수행하는 단계를 더 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1a 내지 도 1d는 비교예의 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 발명의 실시예들을 설명하기에 앞서 실시예들과의 대비를 위한 비교예 및 그 문제점을 먼저 설명하기로 한다.
도 1a 내지 도 1d는 비교예의 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물(도시하지 않음)이 형성된 기판(11) 상에 하부층용 물질막(12)을 형성할 수 있다.
이어서, 하부층용 물질막(12) 상에, 자유층용 물질막(13), 터널 베리어층용 물질막(14) 및 고정층용 물질막(15)을 순차적으로 형성할 수 있다.
이어서, 고정층용 물질막(15) 상에 상부층용 물질막(16)을 형성할 수 있다.
이어서, 상부층용 물질막(16) 상에 하드마스크 패턴(17)을 형성할 수 있다. 하드마스크 패턴(17)은, 상부층용 물질막(16) 상에 하드마스크 패턴(17)용 물질막 및 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각 베리어로 하여 하드마스크 패턴(17)용 물질막을 식각함으로써 형성될 수 있다.
이어서, 하드마스크 패턴(17)을 식각 베리어로 하여 상부층용 물질막(16), 고정층용 물질막(15), 터널 베리어층용 물질막(14), 자유층용 물질막(13) 및 하부층용 물질막(12)을 순차적으로 식각할 수 있다.
이러한 식각 과정은 주로 이온 빔 식각(Ion Beam Etching, 'IBE') 또는 반응성 이온 식각(Reactive Ion Etching, 'RIE')에 의해 수행될 수 있다.
도 1b를 참조하면, 가변 저항 소자(10)는 하부층(12'), 자유층(13'), 터널 베리어층(14'), 고정층(15') 및 상부층(16')을 포함할 수 있다. 자유층(13'), 터널 베리어층(14') 및 고정층(15')은 MTJ(Magnetic Tunnel Junction) 구조물을 형성할 수 있다.
도 1c를 참조하면, 가변 저항 소자(10)를 후속 공정으로부터 보호하기 위하여 가변 저항 소자(10)의 측벽 및 상부, 및 노출된 기판(11)의 표면에 패시베이션 막(18)을 형성할 수 있다.
패시베이션 막(18)은 통상적인 패시베이션 공정 및 선택적으로 표면 세정 공정을 수행함으로써 형성될 수 있다. 패시베이션 막(18)은 후속 공정으로부터 가변 저항 소자(10)를 보호하는 역할을 할 수 있다. 패시베이션 막(18)은 질화물, 산화물, 또는 그 조합으로 형성될 수 있다. 예를 들어, 패시베이션 막(18)이 Si3N4 등의 질화물로 형성되는 경우, 반응 가스로 N2가 필연적으로 이용되어야 하는데, 이러한 N2 가스는 가변 저항 소자(10)를 열화시키는 원인이 된다. 따라서, 패시베이션 막(18) 형성시 반응 가스에 의해 초래될 수 있는 가변 저항 소자(10)의 열화를 방지하기 위한 수단이 필요하다.
이어서, 가변 저항 소자(10)가 형성된 공정 결과물에 대하여 층간절연막(interlayer dielectric layer, 'ILD')(19)을 증착할 수 있다. 층간절연막(19) 증착은 일반적으로 고밀도 플라즈마 화학기상증착(high-density plasma chemical vaporation deposition, 'HDP-CVD')을 이용하여 이루어질 수 있다.
가변 저항 소자(10)에 형성된 패시베이션 막(18)은 이러한 후속 공정, 예를 들어, vacuum-break 및 층간절연막(19) 증착 공정으로부터 가변 저항 소자(10)의 손상을 방지하여야 한다.
그러나, 질화막이나 산화막으로 형성된 통상적인 패시베이션 막(18)은 특히 O2, H2O, N2 등에 취약하여, 층간절연막(19) 증착 공정과 같은 후속 공정으로부터의 손상을 방지하는 보호막으로서의 역할을 충분히 수행하지 못한다.
도 1d를 참조하면, 층간절연막(19) 증착 공정을 위한 HDP-CVD에 의해 가변 저항 소자(10)에 형성된 패시베이션 막(18)이 손상될 수 있어, 층간절연막(19)으로부터의 O2, H2O, N2 등의 확산을 차단하지 못하는 결과를 초래하게 된다. 이는, 가변 저항 소자(10)의 성능 저하를 일으키는 요인이 된다.
가변 저항 소자는, 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변 저항 소자의 저항 상태에 따라 가변 저항 소자에는 서로 다른 데이터가 저장될 수 있다. 즉, 가변 저항 소자는 메모리 셀로서 기능할 수 있다. 메모리 셀은, 가변 저항 소자와 함께, 가변 저항 소자와 접속하여 가변 저항 소자로의 접근(access)을 제어하는 선택 소자를 더 포함할 수 있다. 이러한 메모리 셀은 다양하게 배열되어 반도체 메모리를 구성할 수 있다.
특히, 가변 저항 소자는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 자유층과 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ 구조물을 포함할 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 자유층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 이하에서 설명하는 실시예들에서는, 이러한 가변 저항 소자에 요구되는 다양한 특성을 만족 또는 향상시킬 수 있는 개량된 가변 저항 소자를 제공하고자 한다.
특히, 본 실시예에서는, 가변 저항 소자의 패시베이션 공정과 관련하여, 패시베이션 막 형성시 발생할 수 있는 가변 저항 소자의 열화 및 후속 공정에서의 층간절연막 형성시 발생할 수 있는 패시베이션 막의 손상에 의한 가변 저항 소자의 열화를 모두 방지할 수 있는 반도체 메모리 및 그 제조 방법을 제공하고자 한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 요구되는 소정의 하부 구조물(미도시됨)이 형성되어 있는 기판(101)을 제공할 수 있다. 소정의 하부 구조물이란, 가변 저항 소자와 접속하여 가변 저항 소자로의 전류 또는 전압의 공급 여부를 제어하기 위한 트랜지스터, 다이오드 등의 스위칭 소자, 및 가변 저항 소자와 스위칭 소자 사이에서 이들을 접속시키기 위한 콘택 플러그 등을 포함할 수 있다. 기판(101)은 반도체 기판일 수 있다.
이어서, 기판(101) 상에 가변 저항 소자(도 2e의 도면 부호 100 참조)를 형성하기 위한 물질막들(102 내지 109)을 형성할 수 있다. 본 실시예에서, 이 물질막들(102 내지 109)은 순차적으로 적층된 버퍼층용 물질막(102), 하부층용 물질막(103), 자유층용 물질막(104), 터널 베리어층용 물질막(105), 고정층용 물질막(106), 스페이서층용 물질막(107), 자기 보정층용 물질막(108) 및 캡핑층용 물질막(109)을 포함할 수 있다.
도 2b를 참조하면, 캡핑층용 물질막(109) 상에 하드마스크 패턴(110)을 형성할 수 있다.
하드마스크 패턴(110)은, 캡핑층용 물질막(109) 상에 하드마스크 패턴(110)용 물질막 및 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각 베리어로 하여 하드마스크 패턴(110)용 물질막을 식각함으로써 형성될 수 있다.
이 하드마스크 패턴(110)을 식각 베리어로 하여 캡핑층용 물질막(109), 자기 보정층용 물질막(108), 스페이서층용 물질막(107), 고정층용 물질막(106), 터널 베리어층용 물질막(105), 자유층용 물질막(104), 하부층용 물질막(103) 및 버퍼층용 물질막(102)을 순차적으로 식각할 수 있다. 식각은 주로 이온 빔 식각(Ion Beam Etching, 'IBE') 또는 반응성 이온 식각(Reactive Ion Etching, 'RIE')에 의해 수행될 수 있다.
도 2c를 참조하면, 이와 같은 식각 과정을 수행함으로써, 기판(101) 상에, 버퍼층(102'), 하부층(103'), 자유층(104'), 터널 베리어층(105'), 고정층(106'), 스페이서층(107'), 자기 보정층(108') 및 캡핑층(109')이 순차적으로 적층된 가변 저항 소자(100)를 형성할 수 있다.
본 식각 과정에서 또는 별도의 제거 공정을 통하여 하드마스크 패턴(110)은 제거될 수 있다.
도 2d를 참조하면, 버퍼층(102'), 하부층(103'), 자유층(104'), 터널 베리어층(105'), 고정층(106'), 스페이서층(107'), 자기 보정층(108') 및 캡핑층(109')이 순차적으로 적층된 가변 저항 소자(100)의 측벽 상에 블로킹층(111)을 형성할 수 있다.
블로킹층(111)은 후속 공정, 예를 들면 층간절연막(도 2e의 112 참조) 형성 공정에 있어서 O2, H2O, N2 등의 열화 발생 요인이 가변 저항 소자(100)에 영향을 미치는 것을 차단함으로써, 이러한 요인에 의해 발생하는 가변 저항 소자(100)의 성능 저하를 방지하는 역할을 할 수 있다.
블로킹층(111)은 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함할 수 있다.
일 실시예에서, 질소 및/또는 산소를 실질적으로 함유하지 않는 블로킹층(111)은 가스 소킹(gas soaking)에 의해 형성될 수 있다. 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함할 수 있다.
다른 일 실시예에서, 질소 및/또는 산소를 실질적으로 함유하지 않는 블로킹층(111)은 전처리(pre-treatment) 공정 및 증착(deposition) 공정에 의해 형성될 수 있다. 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함할 수 있으며, 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함할 수 있다.
이와 같은 블로킹층(111) 형성에 있어서는 반응 가스로 N2 등이 이용되지 않으므로, 도 1c에 도시된 바와 같이 비교예에 따른 가변 저항 소자(10)에 있어서 패시베이션 층(18) 형성 중에 이용되는 N2 등에 의한 가변 저항 소자(10)의 열화 문제가 방지될 수 있다.
본 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 상에 형성되었으나, 다른 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 및 상부 상에 형성될 수도 있으며, 또 다른 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 및 상부, 및 노출된 기판(101) 표면에 형성될 수도 있다.
도 2e를 참조하면, 도 2d의 공정 결과물을 덮는 층간절연막(112)을 형성할 수 있다.
층간절연막(112)은 절연 물질의 증착 및 평탄화 공정에 의하여 형성될 수 있으며, 이는 일반적으로 화학기상증착(chemical vaporation deposition, 'CVD'), 예를 들면, 고밀도 플라즈마 화학기상증착(high-density plasma chemical vaporation deposition, 'HDP-CVD')을 이용하여 이루어질 수 있다.
본 실시예에 따른 블로킹층(111)은 질소 및/또는 산소를 실질적으로 함유하지 않는 질소 및/또는 산소 무함유 막을 포함하므로, 층간절연막(112) 형성 공정에 있어서 종래 문제시되었던 보호막의 역할을 충분히 수행할 수 있다. 즉, 블로킹층(111)은 층간절연막(112) 형성 공정 중에 손상 발생이 방지되므로, 층간절연막(112)으로부터 가변 저항 소자(100)로의 O2, H2O, N2 등의 확산을 효과적으로 차단할 수 있다. 따라서, O2, H2O, N2 등의 확산에 의한 가변 저항 소자(100)의 성능 저하 문제를 방지하고, 가변 저항 소자(100)의 안정적인 성능을 확보할 수 있다.
이상으로 설명한 공정에 의하여, 도 2e에 도시된 것과 같은 반도체 메모리가 형성될 수 있다.
도 2e를 참조하면, 본 발명의 일 실시예에 다른 반도체 메모리는 기판(101) 상에 위치하는 가변 저항 소자(100), 가변 저항 소자(100)의 측벽에 형성된 블로킹층(111) 및 가변 저항 소자(100), 블로킹층(111) 및 노출된 기판(101)을 덮는 층간절연막(112)을 포함할 수 있다.
가변 저항 소자(100)는, 변경 가능한 자화 방향을 갖는 자유층(104'), 고정된 자화 방향을 갖는 고정층(106') 및 상기 자유층(104')과 고정층(106') 사이에 개재되는 터널 베리어층(105')을 포함하는 MTJ 구조물을 포함할 수 있다.
자유층(104')은 변경 가능한 자화 방향을 가짐으로써 서로 다른 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다. 자유층(104')의 자화 방향은 기판 및 층 표면에 대해 실질적으로 수직일 수 있다. 다시 말하면, 자유층(104')의 자화 방향은 자유층(104'), 터널 베리어층(105') 및 고정층(106')의 적층 방향과 실질적으로 평행할 수 있다. 따라서, 자유층(104')의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 가변될 수 있다. 이러한 자유층(104')의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다.
자유층(104')은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(104')은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
터널 베리어층(105')은 가변 저항 소자(100)의 저항 상태를 변경시키는 라이트 동작시 자유층(104')과 고정층(106') 사이에서의 전자의 터널링을 가능하게 하여 자유층(104')의 자화 방향이 변화되게 할 수 있다. 터널 베리어층(105')은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.
고정층(106')은 자화 방향이 고정되어 자유층(104')의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다. 고정층(106')은 위에서 아래로 향하는 자화 방향 또는 아래에서 위로 향하는 자화 방향의 어느 하나를 가질 수 있다.
고정층(106')은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 고정층(106')은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
이러한 MTJ 구조물에서는, 가변 저항 소자(100)의 상단 및 하단에 전압 또는 전류가 인가되는 경우, 스핀 전달 토크에 의해 자유층(104')의 자화 방향이 가변될 수 있다. 자유층(104')과 고정층(106')의 자화 방향이 서로 평행한 경우, 가변 저항 소자(100)는 저저항 상태에 있을 수 있고, 예컨대, 데이터 '0'을 저장할 수 있다. 반대로, 자유층(104')의 자화 방향과 고정층(106')의 자화 방향이 서로 반평행한 경우, 가변 저항 소자(100)는 고저항 상태에 있을 수 있고, 예컨대, 데이터 '1'을 저장할 수 있다.
가변 저항 소자(100)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(100)는 버퍼층(102'), 하부층(103'), 스페이서층(107'), 자기 보정층(108') 및 캡핑층(109')을 더 포함할 수 있다.
하부층(103')은 자유층(104')의 아래에서 자유층(104')의 저면과 직접 접촉하면서, 자유층(104')의 수직 자기 이방성을 향상시키는 역할을 수행할 수 있다. 하부층(103')은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
버퍼층(102')은 하부층(103') 아래에 형성되어, 상부에 위치하는 층들의 결정 성장을 도울 수 있고, 결과적으로 자유층(104')의 수직 자기 이방성을 더욱 향상시킬 수 있다. 버퍼층(102')은 단일 금속, 금속 합금, 금속 질화물, 금속 산화물 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 또한, 버퍼층(102')은 하부전극(도시하지 않음)과 하부층(103')의 격자 상수 불일치를 해소하기 위하여 하부전극(도시하지 않음)과 정합성이 우수한 물질로 형성할 수 있다. 예를 들면, 버퍼층(102')은 탄탈륨(Ta)을 포함할 수 있다.
캡핑층(109')은 가변 저항 소자(100)의 패터닝시 하드마스크로 기능하는 층으로서 금속 등 다양한 도전 물질을 포함할 수 있다. 특히, 캡핑층(109')은 층 내의 핀 홀(pin hole)이 적고 습식 및/또는 건식 식각에 대한 저항성이 큰 금속 계열 물질로 형성될 수 있다. 예컨대, 캡핑층(109')은 Ru 등과 같은 귀금속을 포함할 수 있다.
자기 보정층(108')은 고정층(106')에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소시키는 기능을 할 수 있다. 이러한 경우, 고정층(106')에 의해 생성되는 표류자계가 자유층(104')에 미치는 영향이 감소하여 자유층(104')에서의 편향 자기장이 감소할 수 있다. 즉, 자기 보정층(108')에 의해, 고정층(106')으로부터의 표류자계에 기인하는 자유층(104')의 자화 반전 특성(히스테리시스 곡선)의 쉬프트가 무효화될 수 있다. 이를 위하여, 자기 보정층(108')은 고정층(106')의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서, 고정층(106')이 위에서 아래로 향하는 자화 방향을 갖는 경우, 자기 보정층(108')은 아래에서 위로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(106')이 아래에서 위로 향하는 자화 방향을 갖는 경우, 자기 보정층(108')은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 자기 보정층(108')은 스페이서층(107')을 통하여 고정층(106')과 반자성 교환 결합되어, SAF(synthetic anti-ferromagnet) 구조를 형성할 수 있다. 자기 보정층(108')은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
본 실시예에서, 자기 보정층(108')은 고정층(106')의 위에 존재하나, 자기 보정층(108')의 위치는 다양하게 변형될 수 있다. 예컨대, 자기 보정층(108')은 MTJ 구조물의 아래에 위치할 수 있다. 또는, 예컨대, 자기 보정층(108')은 MTJ 구조물과 별개로 패터닝되면서, MTJ 구조물의 위, 아래, 또는 옆에 배치될 수 있다.
고정층(106')과 자기 보정층(108') 사이의 격자 구조 차이 및 격자 미스매치를 해소하기 위한 물질층(도시되지 않음)이 고정층(106')과 자기 보정층(108') 사이에 개재될 수 있다. 예를 들면, 이러한 물질층은 비정질일 수 있으며, 나아가 도전성 물질, 예컨대, 금속, 금속 질화물, 금속 산화물 등을 포함할 수 있다.
스페이서층(107')은 고정층(106')과 자기 보정층(108') 사이에 개재되어 이들 사이의 버퍼 역할을 수행하면서, 자기 보정층(108')의 특성을 향상시키는 역할을 할 수 있다. 스페이서층(107')은 Ru 등과 같은 귀금속을 포함할 수 있다.
가변 저항 소자(100)의 측벽에 형성된 블로킹층(111)은 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함할 수 있다. 블로킹층(111) 형성 공정에 있어서는 가변 저항 소자(100)의 열화를 일으키는 N2 등의 반응 가스가 이용되지 않으므로, 블로킹층(111) 형성 중 N2 등에 의한 가변 저항 소자(100)의 열화를 방지할 수 있다. 또한, 이와 함께, 블로킹층(111)은 후속 공정에 있어서 가변 저항 소자(100)로 확산되는 O2, H2O, N2 등의 요인을 차단함으로써, 이에 의해 발생하는 가변 저항 소자(100)의 열화를 방지하는 역할을 할 수 있다.
따라서, 본 실시예에 따른 반도체 메모리 및 그 제조 방법에 따르면 가변 저항 소자(100)의 안정적인 성능 확보가 가능하다.
본 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 상에 형성되었으나, 다른 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 및 상부 상에 형성될 수도 있으며, 또 다른 실시예에 있어서는 블로킹층(111)이 가변 저항 소자(100)의 측벽 및 상부, 및 노출된 기판(101) 표면에 형성될 수도 있다.
도 3a 내지 3f는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다. 도 2a 내지 도 2e의 실시예와의 차이점을 중심으로 설명한다.
도 3a를 참조하면, 요구되는 소정의 하부 구조물(미도시됨)이 형성되어 있는 기판(201)을 제공할 수 있다. 소정의 하부 구조물이란, 가변 저항 소자와 접속하여 가변 저항 소자로의 전류 또는 전압의 공급 여부를 제어하기 위한 트랜지스터, 다이오드 등의 스위칭 소자, 및 가변 저항 소자와 스위칭 소자 사이에서 이들을 접속시키기 위한 콘택 플러그 등을 포함할 수 있다. 기판(201)은 반도체 기판일 수 있다.
이어서, 기판(201) 상에 가변 저항 소자(도 3f의 도면 부호 200 참조)를 형성하기 위한 물질막들(202 내지 209)을 형성할 수 있다. 본 실시예에서, 이 물질막들(202 내지 209)은 순차적으로 적층된 버퍼층용 물질막(202), 하부층용 물질막(203), 자유층용 물질막(204), 터널 베리어층용 물질막(205), 고정층용 물질막(206), 스페이서층용 물질막(207), 자기 보정층용 물질막(208) 및 캡핑층용 물질막(209)을 포함할 수 있다.
도 3b를 참조하면, 캡핑층용 물질막(209) 상에 하드마스크 패턴(210)을 형성할 수 있다.
하드마스크 패턴(210)은, 캡핑층용 물질막(209) 상에 하드마스크 패턴(110)용 물질막 및 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각 베리어로 하여 하드마스크 패턴(210)용 물질막을 식각함으로써 형성될 수 있다.
이 하드마스크 패턴(210)을 식각 베리어로 하여 캡핑층용 물질막(209), 자기 보정층용 물질막(1208), 스페이서층용 물질막(207), 고정층용 물질막(206), 터널 베리어층용 물질막(205), 자유층용 물질막(204), 하부층용 물질막(203) 및 버퍼층용 물질막(202)을 순차적으로 식각할 수 있다. 식각은 주로 이온 빔 식각(Ion Beam Etching, 'IBE') 또는 반응성 이온 식각(Reactive Ion Etching, 'RIE')에 의해 수행될 수 있다.
도 3c를 참조하면, 이와 같은 식각 과정을 수행함으로써, 기판(201) 상에, 버퍼층(202'), 하부층(203'), 자유층(204'), 터널 베리어층(205'), 고정층(206'), 스페이서층(207'), 자기 보정층(208') 및 캡핑층(209')이 순차적으로 적층된 가변 저항 소자(200)를 형성할 수 있다.
본 식각 과정에서 또는 별도의 제거 공정을 통하여 하드마스크 패턴(210)은 제거될 수 있다.
도 3d를 참조하면, 버퍼층(202'), 하부층(203'), 자유층(204'), 터널 베리어층(205'), 고정층(206'), 스페이서층(207'), 자기 보정층(208') 및 캡핑층(209')이 순차적으로 적층된 가변 저항 소자(200)의 측벽 및 상부, 및 노출된 기판(201) 표면에 블로킹층(211)을 형성할 수 있다. 즉, 블로킹층(211)은 가변 저항 소자(200) 및 노출된 기판(201)을 덮도록 형성될 수 있다.
블로킹층(211)은 후속 공정, 예를 들면 층간절연막(도 3f의 212 참조) 형성 공정에 있어서 O2, H2O, N2 등의 열화 발생 요인이 가변 저항 소자(200)에 영향을 미치는 것을 차단함으로써, 이러한 요인에 의해 발생하는 가변 저항 소자(200)의 성능 저하를 방지하는 역할을 할 수 있다.
블로킹층(211)은 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함할 수 있다.
일 실시예에서, 질소 및/또는 산소를 실질적으로 함유하지 않는 블로킹층(111)은 가스 소킹(gas soaking)에 의해 형성될 수 있다. 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함할 수 있다.
다른 일 실시예에서, 질소 및/또는 산소를 실질적으로 함유하지 않는 블로킹층(211)은 전처리(pre-treatment) 공정 및 증착(deposition) 공정에 의해 형성될 수 있다. 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함할 수 있으며, 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함할 수 있다.
이와 같은 블로킹층(111) 형성에 있어서는 반응 가스로 N2 등이 이용되지 않으므로, 도 1c에 도시된 바와 같이 비교예에 따른 가변 저항 소자(10)에 있어서 패시베이션 층(18) 형성 중에 이용되는 N2 등에 의한 가변 저항 소자(10)의 열화 문제가 방지될 수 있다.
본 실시예에 있어서는 블로킹층(211)이 가변 저항 소자(200)의 측벽 및 상부, 및 노출된 기판(201) 표면에 형성되었으나, 다른 실시예에 있어서는 블로킹층(211)이 가변 저항 소자(200)의 측벽 상에 형성될 수도 있으며, 또 다른 실시예에 있어서는 블로킹층(211)이 가변 저항 소자(200)의 측벽 및 상부에 형성될 수도 있다.
도 3e를 참조하면, 도 3d의 공정 결과물에 대하여 이온 빔 에칭(ion beam etching) 공정을 수행할 수 있다. 이온 빔 에칭 공정은 소자 분리의 역할과 함께 블로킹층(211)이 누설(leakage)에 취약할 수 있는 문제점을 방지하는 역할을 할 수 있다. 즉, 블로킹층(211)이 형성된 가변 저항 소자(200)에 대하여 이온 빔 에칭 공정을 수행함으로써, 누설 문제를 방지할 수 있다.
도 3f를 참조하면, 도 3e의 공정 결과물을 덮는 층간절연막(212)을 형성할 수 있다.
층간절연막(212)은 절연 물질의 증착 및 평탄화 공정에 의하여 형성될 수 있으며, 이는 일반적으로 화학기상증착(CVD), 예를 들면, 고밀도 플라즈마 화학기상증착(high-density plasma chemical vaporation deposition, 'HDP-CVD')을 이용하여 이루어질 수 있다.
본 실시예에 따른 블로킹층(211)은 질소 및/또는 산소를 실질적으로 함유하지 않는 질소 및/또는 산소 무함유 막을 포함하므로, 이러한 층간절연막(212) 형성 공정에 있어서 문제시되었던 보호막의 역할을 충분히 수행할 수 있다. 즉, 블로킹층(211)은 층간절연막(212) 형성 공정 중에 손상 발생이 방지되므로, 층간절연막(212)으로부터 가변 저항 소자(200)로의 O2, H2O, N2 등의 확산을 효과적으로 차단할 수 있다. 따라서, O2, H2O, N2 등의 확산에 의한 가변 저항 소자(200)의 성능 저하 문제를 방지하고, 가변 저항 소자(200)의 안정적인 성능을 확보할 수 있다.
이상으로 설명한 공정에 의하여, 도 3f에 도시된 것과 같은 반도체 메모리가 형성될 수 있다.
도 3f를 참조하면, 본 발명의 일 실시예에 다른 반도체 메모리는 기판(201) 상에 위치하는 가변 저항 소자(200), 가변 저항 소자(200)의 측벽 및 상부, 및 노출된 기판(201) 표면에 형성된 블로킹층(211) 및 가변 저항 소자(200)와 블로킹층(211)을 덮는 층간절연막(212)을 포함할 수 있다.
가변 저항 소자(200)는, 변경 가능한 자화 방향을 갖는 자유층(204'), 고정된 자화 방향을 갖는 고정층(206') 및 상기 자유층(204')과 고정층(206') 사이에 개재되는 터널 베리어층(205')을 포함하는 MTJ 구조물을 포함할 수 있다.
가변 저항 소자(200)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(200)는 버퍼층(202'), 하부층(203'), 스페이서층(207'), 자기 보정층(208') 및 캡핑층(209')을 더 포함할 수 있다.
가변 저항 소자(200)의 측벽에 형성된 블로킹층(211)은 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함할 수 있다. 블로킹층(211) 형성 공정에 있어서는 가변 저항 소자(200)의 열화를 일으키는 N2 등의 반응 가스가 이용되지 않으므로, 블로킹층(211) 형성 중 N2 등에 의한 가변 저항 소자(200)의 열화를 방지할 수 있다. 또한, 이와 함께, 블로킹층(111)은 후속 공정에 있어서 가변 저항 소자(200)로 확산되는 O2, H2O, N2 등의 요인을 차단함으로써, 이에 의해 발생하는 가변 저항 소자(200)의 열화를 방지하는 역할을 할 수 있다. 또한, 본 실시예에 있어서는, 블로킹층(212) 형성 후 이온 빔 에칭 공정을 수행함으로써 블로킹층(212)이 취약할 수 있는 누설 문제를 방지할 수 있다.
따라서, 본 실시예에 따른 반도체 메모리 및 그 제조 방법에 따르면 가변 저항 소자(200)의 안정적인 성능 확보가 가능하다.
도 4는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다. 도 2a 내지 도 2e의 실시예와의 차이를 중심으로 설명한다.
도 4에 도시된 실시예에 따른 반도체 메모리는 블로킹층(111)의 측벽에 형성된 보호층(113)을 더 포함하는 점을 제외하고는 도 2a 내지 2e에 도시된 실시예에 따른 반도체 메모리 및 그 제조 방법과 동일하다.
보호층(113)은 질화막, 산화막 또는 그 조합으로 형성될 수 있으며, 가변 저항 소자(100)를 추가적으로 보호하는 역할을 할 수 있다.
본 실시예에 따르면, 보호층(113)과 가변 저항 소자(100) 사이에 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함하는 블로킹층(112)이 삽입되어 있으므로, 보호층(113) 형성시 N2 등의 가스를 이용하더라도 블로킹층(112)에 의해 차단이 가능하므로, 이러한 가스에 의한 가변 저항 소자(100)의 열화를 효과적으로 방지할 수 있다. 또한, 후속 공정인 층간절연막(112) 형성 공정에 있어서 CVD, 예를 들어 HDP-CVD에 의해 보호층(113)에 손상이 발생하더라도 블로킹층(112)이 보호막으로서의 역할을 수행하여 가변 저항 소자(100)의 열화를 방지할 수 있다.
따라서, 본 실시예에 따르면, 블로킹층(112) 및 보호층(113)의 이중 구조에 의해 가변 저항 소자(100)의 열화를 더욱 효과적으로 방지하여 안정적인 성능을 확보할 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 반도체 메모리 및 그 제조방법을 설명하기 위한 단면도이다. 도 3a 내지 3f의 실시예와의 차이를 중심으로 설명한다.
도 5에 도시된 실시예에 따른 반도체 메모리는 블로킹층(211)을 둘러싸는 보호층(213)을 더 포함하는 점을 제외하고는 도 3a 내지 3f에 도시된 실시예에 따른 반도체 메모리 및 그 제조 방법과 동일하다.
보호층(213)은 질화막, 산화막 또는 그 조합으로 형성될 수 있으며, 가변 저항 소자(200)를 추가적으로 보호하는 역할을 할 수 있다.
본 실시예에 따르면, 보호층(213)과 가변 저항 소자(200) 사이에 질소 및/또는 산소를 실질적으로 함유하지 않을 수 있으며, 바람직하게 질소 및/또는 산소 무함유 막을 포함하는 블로킹층(212)이 삽입되어 있으므로, 보호층(213) 형성시 N2 등의 가스를 이용하더라도 블로킹층(212)에 의해 차단이 가능하므로, 이러한 가스에 의한 가변 저항 소자(200)의 열화를 효과적으로 방지할 수 있다. 또한, 후속 공정인 층간절연막(212) 형성 공정에 있어서 CVD, 예를 들어 HDP-CVD에 의해 보호층(213)에 손상이 발생하더라도 블로킹층(212)이 보호막으로서의 역할을 수행하여 가변 저항 소자(100)의 열화를 방지할 수 있다.
따라서, 본 실시예에 따르면, 블로킹층(212) 및 보호층(213)의 이중 구조에 의해 가변 저항 소자(200)의 열화를 더욱 효과적으로 방지하여 안정적인 성능을 확보할 수 있다.
도 2a 내지 도 2e, 도 3a 내지 3f, 도 4 및 도 5에 도시된 실시예에 따른 가변 저항 소자(100, 200)는 자유층(104', 204')이 고정층(106', 206')의 하부에 형성되어 있는 경우이나, 이와 달리 자유층(104', 204')이 고정층(106', 206')의 상부에 형성되어 있는 경우에도 적용 가능하다.
본 발명의 실시예에 따른 가변 저항 소자(100, 200)는 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자(100, 200)의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 6 및 7을 참조하여 예시적으로 설명하기로 한다. 도 6 및 7은 도 3에 도시된 가변 저항 소자(100)에 대하여 설명하고 있으나, 도 3a 내지 3f, 및 도 5에 도시된 가변 저항 소자(200) 및 도 4에 도시된 가변 저항 소자(100)에 대해서도 동일한 설명이 적용될 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 6을 참조하면, 본 실시예의 메모리 장치는, 요구되는 소정 소자(미도시됨) 예컨대, 가변 저항 소자(100)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(600)과, 기판(600) 상에 위치하여 복수의 가변 저항 소자(100) 각각의 하단과 기판(600)의 일부 예컨대, 트랜지스터의 드레인을 서로 접속시키는 하부 콘택(620)과, 하부 콘택(620) 상에 위치하는 가변 저항 소자(100)와, 가변 저항 소자(100) 상에 위치하고 복수의 가변 저항 소자(100) 각각의 상단과 소정 배선(미도시됨) 예컨대, 비트라인을 서로 접속시키는 상부 콘택(650)을 포함할 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 트랜지스터 등이 형성된 기판(600)을 제공한 후, 기판(600) 상에 제1 층간 절연막(610)을 형성할 수 있다. 이어서, 제1 층간 절연막(610)을 선택적으로 식각하여 기판(600)의 일부를 노출시키는 홀(H)을 형성한 후 홀(H)에 도전 물질을 매립하여 하부 콘택(620)을 형성할 수 있다. 이어서, 하부 콘택(620) 및 제1 층간 절연막(610) 상에 가변 저항 소자(100) 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)를 형성할 수 있다. 가변 저항 소자(100) 형성을 위한 물질층들의 식각은 IBE 방식 등과 같이 강한 물리적 식각 특성을 갖는 방식을 이용하여 수행될 수 있다. 이어서, 가변 저항 소자(100)의 측벽에 블로킹층(111)을 형성할 수 있다. 블로킹층(111)의 형성은 가스 소킹 공정을 이용하여, 또는 전처리 공정 및 증착 공정을 이용하여 수행될 수 있다. 이어서, 가변 저항 소자(100) 사이의 공간을 절연 물질로 매립하여 제2 층간 절연막(630)을 형성할 수 있다. 이어서, 가변 저항 소자(100) 및 제2 층간 절연막(630) 상에 제3 층간 절연막(640)을 형성한 후, 제3 층간 절연막(640)을 관통하여 가변 저항 소자(100)의 상단과 접속하는 상부 콘택(650)을 형성할 수 있다.
본 실시예의 메모리 장치에서 가변 저항 소자(100)를 형성하는 모든 층은 서로 정렬된 측벽을 가질 수 있다. 이는 가변 저항 소자(100)가 하나의 마스크를 이용하여 식각되는 방식으로 형성되기 때문이다.
그러나, 도 6의 실시예와 달리 가변 저항 소자(100)의 일부는 나머지와 별개로 패터닝될 수 있다. 이에 대해서는 도 7에 예시적으로 나타내었다.
도 7은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 도 6의 실시예와의 차이를 중심으로 설명한다.
도 7을 참조하면, 본 실시예의 메모리 장치는, 가변 저항 소자(100)의 일부 예컨대, 버퍼층(102') 및 하부층(103')이 가변 저항 소자(100)의 나머지 층과 정렬된 측벽을 갖지 않을 수 있다. 버퍼층(102') 및 하부층(103')은 하부 콘택(720)과 정렬된 측벽을 가질 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 기판(700) 상에 제1 층간 절연막(710)을 형성한 후, 제1 층간 절연막(710)을 선택적으로 식각하여 기판(700)의 일부를 노출시키는 홀(H)을 형성할 수 있다. 이어서, 홀(H)의 하부를 매립하는 하부 콘택(720)을 형성할 수 있다. 보다 구체적으로, 하부 콘택(720)의 형성은, 홀(H)이 형성된 결과물을 덮는 도전 물질을 형성한 후 도전 물질이 원하는 높이가 될 때까지 에치백 등으로 도전 물질의 일부를 제거하는 방식에 의할 수 있다. 이어서, 하부 콘택(720)이 형성된 홀(H)의 나머지 공간을 매립하는 버퍼층(102') 및 하부층(103')을 형성할 수 있다. 보다 구체적으로, 버퍼층(102')의 형성은, 하부 콘택(720)이 형성된 결과물을 덮는 버퍼층용 물질막(102)을 형성한 후, 이 물질막이 원하는 높이가 될 때까지 에치백 등으로 이 물질막의 일부를 제거하는 방식에 의할 수 있다. 또한, 하부층(103')의 형성은, 하부 콘택(720) 및 버퍼층(102')이 형성된 결과물을 덮는 하부층용 물질막(103)을 형성한 후, 제1 층간 절연막(710)의 상면이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다. 이어서, 하부 콘택(720) 및 제1 층간 절연막(710) 상에 가변 저항 소자(100) 중 버퍼층(102') 및 하부층(103')을 제외한 나머지층 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(100)의 나머지를 형성할 수 있다. 이후의 후속 공정은 도 6에서 설명한 것과 실질적으로 동일하다.
본 실시예에 의하는 경우, 가변 저항 소자(100) 형성을 위하여 한번에 식각하여야 하는 높이가 감소하기 때문에 식각 공정의 난이도가 감소할 수 있다.
또한, 본 실시예에서는 버퍼층(102') 및 하부층(103')이 홀(H) 내에 매립되는 경우를 설명하였으나, 필요에 따라 다른 일부 등이 더 매립될 수도 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 8 내지 도 12는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 8을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 9를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1630)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 9에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1630)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1630)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 10을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 11을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 12를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 메모리(1610)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1600)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1630)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 기판; 상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및 상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함할 수 있으며, 상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1600)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
100, 200: 가변 저항 소자 101, 201: 기판
102', 202': 버퍼층 103', 203': 하부층
104', 204': 자유층 105', 205': 터널 베리어층
106', 206': 고정층 107', 207': 스페이서층
108', 208': 자기 보정층 109', 209': 캡핑층
111, 211: 블로킹층 112, 212: 층간절연막
113,213: 보호층
102', 202': 버퍼층 103', 203': 하부층
104', 204': 자유층 105', 205': 터널 베리어층
106', 206': 고정층 107', 207': 스페이서층
108', 208': 자기 보정층 109', 209': 캡핑층
111, 211: 블로킹층 112, 212: 층간절연막
113,213: 보호층
Claims (24)
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
기판;
상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자; 및
상기 가변 저항 소자의 적어도 측벽 상에 위치하는 블로킹층을 포함하며,
상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함하며,
상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단하는
전자 장치.
- 삭제
- 제1항에 있어서,
상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치하는
전자 장치.
- 반도체 메모리를 포함하는 전자 장치로서,
상기 반도체 메모리는,
기판;
상기 기판 상에 형성된, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자;
상기 가변 저항 소자의 적어도 측벽에 위치하는 블로킹층; 및
상기 블로킹층의 적어도 측벽에 위치하는 보호층을 포함하며,
상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함하며,
상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단하는
전자 장치.
- 삭제
- 제4항에 있어서,
상기 보호층은 질화막, 산화막 또는 그 조합을 포함하는
전자 장치.
- 제4항에 있어서,
상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치하고, 상기 보호층은 상기 블로킹층을 덮도록 위치하는
전자 장치.
- 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,
기판 상에, 가변 저항 소자를 형성하는 단계; 및
상기 가변 저항 소자의 적어도 측벽에 블로킹층을 형성하는 단계를 포함하며,
상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함하며,
상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단하는
전자 장치의 제조 방법.
- 삭제
- 제8항에 있어서,
상기 블로킹층을 형성하는 단계는 가스 소킹(gas soaking) 공정을 포함하며, 상기 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함하는
전자 장치의 제조 방법.
- 제8항에 있어서,
상기 블로킹층을 형성하는 단계는 전처리 공정 및 증착 공정을 포함하며, 상기 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함하며, 상기 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함하는
전자 장치의 제조 방법.
- 제8항에 있어서,
상기 블로킹층을 형성하는 단계 후에, 공정 결과물에 대하여 이온 빔 에칭(ion beam etching, IBE) 공정을 수행하는 단계를 더 포함하는
전자 장치의 제조 방법.
- 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,
기판 상에, 가변 저항 소자를 형성하는 단계;
상기 가변 저항 소자의 적어도 측벽에 블로킹층을 형성하는 단계; 및
상기 블로킹층의 적어도 측벽에 보호층을 형성하는 단계를 포함하며,
상기 블로킹층은 질소, 산소 또는 그 조합을 실질적으로 함유하지 않는 막을 포함하며,
상기 블로킹층은 상기 가변 저항 소자로의 O2, H2O, N2 또는 그 조합을 포함하는 가스의 확산을 차단하는
전자 장치의 제조 방법.
- 삭제
- 제13항에 있어서,
상기 블로킹층을 형성하는 단계는 가스 소킹(gas soaking) 공정을 포함하며, 상기 가스 소킹에 이용되는 가스는 실란(silane, SiH4), 트리실릴아민(trisilyl amine, TSA) 또는 그 조합을 포함하는
전자 장치의 제조 방법.
- 제13항에 있어서,
상기 블로킹층을 형성하는 단계는 전처리 공정 및 증착 공정을 포함하며, 상기 전처리 공정에 이용되는 가스는 수소(H2), 암모니아(NH3) 또는 그 조합을 포함하며, 상기 증착 공정에 이용되는 가스는 실란(SiH4), 수소(H2) 및 아르곤(Ar)의 조합, 또는 트리실릴아민(TSA), 수소(H2) 및 아르곤(Ar)의 조합을 포함하는
전자 장치의 제조 방법.
- 제13항에 있어서,
상기 보호층은 질화막, 산화막 또는 그 조합을 포함하는
전자 장치의 제조 방법.
- 제13항에 있어서,
상기 블로킹층은 상기 가변 저항 소자의 측벽 및 상부, 및 상기 기판의 노출된 표면 상에 위치하고, 상기 보호층은 상기 블로킹층을 덮도록 위치하는
전자 장치의 제조 방법.
- 제13항에 있어서,
상기 블로킹층을 형성하는 단계 후에, 공정 결과물에 대하여 이온 빔 에칭(ion beam etching, IBE) 공정을 수행하는 단계를 더 포함하는
전자 장치의 제조 방법. - 삭제
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190121586A KR102658258B1 (ko) | 2019-10-01 | 2019-10-01 | 전자 장치 및 그 제조 방법 |
| US16/897,671 US11251361B2 (en) | 2019-10-01 | 2020-06-10 | Electronic device and method for fabricating the same |
| CN202010630718.4A CN112599659B (en) | 2019-10-01 | 2020-07-03 | Electronic device and method for manufacturing the same |
| US17/583,723 US11706997B2 (en) | 2019-10-01 | 2022-01-25 | Electronic device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190121586A KR102658258B1 (ko) | 2019-10-01 | 2019-10-01 | 전자 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210039141A KR20210039141A (ko) | 2021-04-09 |
| KR102658258B1 true KR102658258B1 (ko) | 2024-04-17 |
Family
ID=75162441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190121586A KR102658258B1 (ko) | 2019-10-01 | 2019-10-01 | 전자 장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11251361B2 (ko) |
| KR (1) | KR102658258B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150092481A1 (en) | 2013-09-30 | 2015-04-02 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838436B2 (en) | 2006-09-28 | 2010-11-23 | Magic Technologies, Inc. | Bottom electrode for MRAM device and method to fabricate it |
| US7834342B2 (en) * | 2008-09-04 | 2010-11-16 | Micron Technology, Inc. | Phase change material and methods of forming the phase change material |
| US8003521B2 (en) * | 2009-04-07 | 2011-08-23 | Micron Technology, Inc. | Semiconductor processing |
| US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
| US20140061827A1 (en) | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
| KR102034210B1 (ko) * | 2013-03-15 | 2019-10-18 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| US9040951B2 (en) * | 2013-08-30 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| JP6617924B2 (ja) * | 2015-06-18 | 2019-12-11 | パナソニックＩｐマネジメント株式会社 | 耐タンパ性を有する不揮発性メモリ装置および集積回路カード、不揮発性メモリ装置の認証方法、個体識別情報生成方法 |
| KR20170012798A (ko) * | 2015-07-24 | 2017-02-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20170045871A (ko) * | 2015-10-20 | 2017-04-28 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102450814B1 (ko) * | 2015-12-29 | 2022-10-05 | 에스케이하이닉스 주식회사 | 문턱 스위칭 장치 및 그 제조 방법과, 이를 포함하는 전자 장치 |
| KR102464205B1 (ko) * | 2015-12-29 | 2022-11-09 | 에스케이하이닉스 주식회사 | 문턱 스위칭 장치 및 이를 포함하는 전자 장치 |
| US9515252B1 (en) | 2015-12-29 | 2016-12-06 | International Business Machines Corporation | Low degradation MRAM encapsulation process using silicon-rich silicon nitride film |
| KR102465967B1 (ko) * | 2016-02-22 | 2022-11-10 | 삼성전자주식회사 | 메모리 소자 및 그 제조방법 |
| US10453523B2 (en) * | 2016-04-21 | 2019-10-22 | Tdk Corporation | Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory |
| JP6753138B2 (ja) * | 2016-05-16 | 2020-09-09 | ソニー株式会社 | 半導体回路、駆動方法、および電子機器 |
| KR102566954B1 (ko) * | 2016-08-04 | 2023-08-16 | 삼성전자주식회사 | 자기 메모리 소자 및 그 제조 방법 |
| KR102518230B1 (ko) * | 2016-08-08 | 2023-04-06 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102468257B1 (ko) * | 2016-08-08 | 2022-11-18 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102527669B1 (ko) * | 2016-08-11 | 2023-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US10103196B2 (en) * | 2016-08-30 | 2018-10-16 | Micron Technology, Inc. | Methods of forming magnetic memory cells, and methods of forming arrays of magnetic memory cells |
| KR102593384B1 (ko) * | 2016-10-26 | 2023-10-26 | 에스케이하이닉스 주식회사 | 전자 장치 및 제조 방법 |
| JP6935931B2 (ja) * | 2016-12-09 | 2021-09-15 | 国立大学法人東北大学 | 読み出し装置、及びロジックデバイス |
| US10923648B2 (en) * | 2017-01-17 | 2021-02-16 | Agency For Science, Technology And Research | Memory cell, memory array, method of forming and operating memory cell |
| KR102613512B1 (ko) * | 2017-01-19 | 2023-12-13 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 전자 시스템 |
| US10290804B2 (en) * | 2017-01-23 | 2019-05-14 | Sandisk Technologies Llc | Nanoparticle-based resistive memory device and methods for manufacturing the same |
| JP2018163969A (ja) * | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 記憶装置 |
| KR20190011461A (ko) * | 2017-07-25 | 2019-02-07 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| JP2019054173A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置 |
| US20210201996A1 (en) * | 2017-10-25 | 2021-07-01 | Nec Corporation | Rewrite method for variable resistance element, and non-volatile storage device using variable resistance element |
| KR102403731B1 (ko) * | 2017-11-01 | 2022-05-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| DE112018006034T5 (de) * | 2017-11-27 | 2020-08-27 | Infinity Fuel Cell And Hydrogen, Inc. | Elektrochemische Brennstoffzelle mit Kaskadenstapel |
| KR20190085609A (ko) * | 2018-01-11 | 2019-07-19 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102169622B1 (ko) * | 2018-01-17 | 2020-10-26 | 한양대학교 산학협력단 | 메모리 소자 |
| WO2019172928A1 (en) * | 2018-03-09 | 2019-09-12 | Intel Corporation | Perpendicular spin transfer torque memory (psttm) devices with enhanced thermal stability and methods to form the same |
| US11227644B2 (en) * | 2018-03-30 | 2022-01-18 | Intel Corporation | Self-aligned spin orbit torque (SOT) memory devices and their methods of fabrication |
| US10522740B2 (en) * | 2018-05-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode to metal layer interface including spacer |
| US10693054B2 (en) * | 2018-07-26 | 2020-06-23 | Globalfoundries Singapore Pte. Ltd. | MTJ bottom metal via in a memory cell and method for producing the same |
| KR20200039072A (ko) * | 2018-10-04 | 2020-04-16 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
| JP2020187811A (ja) * | 2019-05-15 | 2020-11-19 | キオクシア株式会社 | 半導体記憶装置 |
| KR20210032762A (ko) * | 2019-09-17 | 2021-03-25 | 에스케이하이닉스 주식회사 | 칼코게나이드 물질, 가변 저항 메모리 장치 및 전자 장치 |
| KR20210061071A (ko) * | 2019-11-19 | 2021-05-27 | 삼성전자주식회사 | 메모리 장치 |
| KR20210117395A (ko) * | 2020-03-18 | 2021-09-29 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
-
2019
- 2019-10-01 KR KR1020190121586A patent/KR102658258B1/ko active IP Right Grant
-
2020
- 2020-06-10 US US16/897,671 patent/US11251361B2/en active Active
-
2022
- 2022-01-25 US US17/583,723 patent/US11706997B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150092481A1 (en) | 2013-09-30 | 2015-04-02 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210039141A (ko) | 2021-04-09 |
| US11251361B2 (en) | 2022-02-15 |
| US20210098688A1 (en) | 2021-04-01 |
| US11706997B2 (en) | 2023-07-18 |
| US20220149273A1 (en) | 2022-05-12 |
| CN112599659A (zh) | 2021-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10305030B2 (en) | Electronic device and method for fabricating the same | |
| US10916695B2 (en) | Electronic device and method for fabricating the same | |
| US10205089B2 (en) | Electronic device and method for fabricating the same | |
| KR102029905B1 (ko) | 전자장치 및 그 제조방법 | |
| US9588890B2 (en) | Electronic device including a semiconductor memory and method for fabricating the same | |
| US10120799B2 (en) | Electronic device and method for fabricating the same | |
| US9876162B2 (en) | Electronic device including a semiconductor memory having variable resistance structure with magnetic correction layer | |
| KR20160004744A (ko) | 반도체 메모리를 포함하는 전자 장치 | |
| KR20180090496A (ko) | 전자 장치 및 그 형성 방법 | |
| KR20170047683A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102626234B1 (ko) | 전자 장치 및 그 제조 방법 | |
| CN108807662B (zh) | 电子装置 | |
| US10199433B2 (en) | Electronic device and method for fabricating the same | |
| KR20170140819A (ko) | 전자 장치 및 제조 방법 | |
| KR102593384B1 (ko) | 전자 장치 및 제조 방법 | |
| KR102515479B1 (ko) | 전자 장치 | |
| KR20190085609A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102658258B1 (ko) | 전자 장치 및 그 제조 방법 | |
| KR20180049387A (ko) | 전자 장치 및 그 제조 방법 | |
| KR102590306B1 (ko) | 전자 장치 및 그 제조 방법 | |
| CN112599659B (en) | Electronic device and method for manufacturing the same | |
| KR102632986B1 (ko) | 전자 장치 | |
| KR102635897B1 (ko) | 전자 장치의 제조 방법 | |
| US20140269039A1 (en) | Electronic device and variable resistance element | |
| KR102679942B1 (ko) | 전자 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |