KR20190085609A - 전자 장치 및 그 제조 방법 - Google Patents

전자 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20190085609A
KR20190085609A KR1020180003671A KR20180003671A KR20190085609A KR 20190085609 A KR20190085609 A KR 20190085609A KR 1020180003671 A KR1020180003671 A KR 1020180003671A KR 20180003671 A KR20180003671 A KR 20180003671A KR 20190085609 A KR20190085609 A KR 20190085609A
Authority
KR
South Korea
Prior art keywords
layer
memory
electronic device
hard mask
mask pattern
Prior art date
Application number
KR1020180003671A
Other languages
English (en)
Inventor
하가영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180003671A priority Critical patent/KR20190085609A/ko
Priority to US16/218,000 priority patent/US20190214546A1/en
Publication of KR20190085609A publication Critical patent/KR20190085609A/ko
Priority to US16/902,077 priority patent/US11183629B2/en

Links

Images

Classifications

    • H01L45/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H01L43/10—
    • H01L43/12—
    • H01L45/145—
    • H01L45/149—
    • H01L45/16—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845—Carbon or carbides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

전자 장치가 제공된다. 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예들이 해결하려는 과제는, 가변 저항 소자의 특성 향상이 가능한 반도체 메모리를 포함하는 전자 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 전자 장치는, 반도체 메모리를 포함하는 전자 장치로서, 상기 반도체 메모리는, 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다.
위 실시예에서, 상기 캡핑 보호막은 금속, 산화물, 질화물, 및 그 조합으로부터 선택되는 물질을 포함할 수 있다. 상기 캡핑 보호막은 Al2O3, SiO2, SiN, TiN, AlN, BN, Ta, W, Mo, Fe, Al, Cu, Si 및 그 조합으로부터 선택되는 물질을 포함할 수 있다. 상기 캡핑 보호막은 상기 하드마스크 패턴의 상부 및 측벽 상에 형성될 수 있다. 상기 하부 구조물은, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자를 포함할 수 있으며, 상기 하드마스크 패턴은 상기 가변 저항 소자 상에 위치할 수 있다.
상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.
상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.
상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 일 실시예에 따른 전자 장치의 제조 방법은 기판 상에, 소정의 하부 구조물용 물질막을 형성하는 단계; 상기 하부 구조물용 물질막 상에 비정질 카본막을 포함하는 하드마스크 패턴을 형성하는 단계; 상기 하드마스크 패턴의 적어도 측벽 상에 캡핑 보호막을 형성하는 단계; 및 적어도 상기 하드마스크 패턴을 식각 베리어로 하여 상기 하부 구조물용 물질막을 식각하는 단계를 포함할 수 있다.
위 실시예에서, 상기 캡핑 보호막은 금속, 산화물, 질화물, 및 그 조합으로부터 선택되는 물질을 포함할 수 있다. 상기 캡핑 보호막은 Al2O3, SiO2, SiN, TiN, AlN, BN, Ta, W, Mo, Fe, Al, Cu, Si 및 그 조합으로부터 선택되는 물질을 포함할 수 있다. 상기 캡핑 보호막은 상기 하드마스크 패턴의 상부 및 측벽 상에 형성될 수 있다. 상기 캡핑 보호막을 형성하는 단계는, 열 ALD(Atomic Layer Deposition), 플라즈마 ALD, 플라즈마 CVD(Chemical Vapor Deporition), IBD(Ion Beam Deposition) 또는 스퍼터링에 의해 수행될 수 있다. 상기 캡핑 보호막을 형성하는 단계는, 상기 하드마스크 패턴의 상부 및 측벽 상에 금속층을 형성하는 단계; 및 상기 금속층을 자연산화시키는 단계를 포함할 수 있다. 상기 캡핑 보호막을 형성하는 단계는, 상기 기판 상에 형성된 상기 하부 구조물용 물질막 및 상기 하드마스크 패턴에 대하여 물리적 식각을 수행하여, 상기 하부 구조물용 물질막에 포함된 금속이 상기 하드마스크 패턴의 측벽에 재증착되는 것을 포함할 수 있다. 상기 물리적 식각은 0 내지 30도의 입사각도로 이루어지는 이온 빔 식각(ion beam etching) 또는 반응성 이온 식각(reactive ion etching)에 의해 이루어질 수 있다. 상기 하부 구조물은, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자를 포함할 수 있다. 상기 방법은, 상기 기판 상에, 자유층용 물질막, 터널 베리어층용 물질막 및 고정층용 물질막을 차례로 형성하는 단계; 상기 고정층용 물질막 상에 상기 비정질 카본막을 포함하는 하드마스크 패턴을 형성하는 단계; 및 상기 하드마스크 패턴을 식각 베리어로 하여 상기 고정층용 물질막, 상기 터널 베리어층용 물질막 및 상기 자유층용 물질막을 식각하여 상기 가변 저항 소자를 형성하는 단계를 포함할 수 있다.
상술한 본 발명의 실시예들에 의한 반도체 메모리를 포함하는 전자 장치에 의하면, 가변 저항 소자의 특성 향상이 가능하다.
도 1a 내지 도 1e는 비교예에 따른 가변 저항 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 가변 저항 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 가변 저항 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
도 4는 다양한 물질들의 식각 선택비를 나타내는 그래프이다.
도 5는 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
이하에서는, 첨부된 도면을 참조하여 다양한 실시예들이 상세히 설명된다.
도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예들의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1 층이 제2 층 상에 있거나 또는 기판상에 있는 경우, 제1 층이 제2 층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1 층과 제2 층 사이 또는 제1 층과 기판 사이에 존재하는 경우도 나타낼 수 있다.
본 실시예들을 설명하기에 앞서 비교예의 가변 저항 소자 및 그 제조 방법을 먼저 설명하기로 한다.
도 1a 내지 도 1e는 비교예에 따른 가변 저항 소자의 제조 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 소정의 하부 구조물(도시하지 않음)이 형성된 기판(11) 상에 하부 전극용 도전층(12)을 형성할 수 있다.
이어서, 하부 전극용 도전층(12) 상에 자유층용 물질막(13), 터널 베리어층용 물질막(14) 및 고정층용 물질막(15)을 순차적으로 형성할 수 있다.
이어서, 고정층용 물질막(15) 상에 캡핑층용 물질막(16) 및 상부 전극용 도전층(17)을 순차적으로 형성할 수 있다.
이어서, 상부 전극용 도전층(17) 상에 하드마스크(18)를 형성할 수 있다. 고집적화가 심화됨에 따라 가변 저항 소자(도 1e의 도면부호 1 참조)의 식각이 더욱 어려워지고 있으며, 가변 저항 소자의 수직 프로파일을 향상시키기 위하여 하드마스크(18)는 식각 선택비와 경도가 우수한 물질로 형성되고 있다. 하드마스크(18) 형성에 이용될 수 있는 식각 선택비와 경도 등의 특성이 우수한 물질로는 여러 종류의 금속 물질이나 카본 등을 예로 들 수 있다.
도 1b를 참조하면, 하드마스크(18) 상부에 포토레지스트 패턴(19)을 형성할 수 있다. 포토레지스트 패턴(19) 형성 전에, 하드마스크(18) 상부에 노광 공정시 반사 방지를 위한 반사방지막(도시하지 않음)을 더 형성할 수도 있다.
도 1c를 참조하면, 포토레지스트 패턴(19)을 식각 베리어로 하여 하드마스크(18)를 식각함으로써 하드마스크 패턴(18')을 형성할 수 있다.
하드마스크 패턴(18') 형성을 위한 식각 과정은 주로 반응성 이온 식각(Reactive Ion Etching, 'RIE')에 의해 수행되는 것이 일반적이다. 그런데, 이러한 식각 과정 시에, 하드마스크(18)가 식각 선택비가 높은 물질로 형성되더라도 측벽 열화가 불가피하게 발생하게 된다.
반사방지막(도시하지 않음) 및 포토레지스트 패턴(19)은 하드마스크 패턴(18') 형성 과정에서 제거되거나 또는 별도의 스트립 공정으로 제거될 수 있다.
도 1d를 참조하면, 하드마스크 패턴(18')을 식각 베리어로 하여 상부 전극용 도전층(17), 캡핑층용 물질막(16), 고정층용 물질막(15), 터널 베리어층용 물질막(14), 자유층용 물질막(13) 및 하부전극용 도전층(12)을 순차적으로 식각할 수 있다.
이러한 식각 과정은 주로 이온 빔 식각(Ion Beam Etching, 'IBE')에 의해 수행되는데, 이 때 이전 공정에서 측벽 열화가 발생한 하드마스크 패턴(18')을 이루는 물질이 견디지 못하게 되어 측벽 손실이 심각하게 발생하게 된다. 따라서, IBE 식각 선택비와 경도가 가장 좋은 것으로 알려진 카본으로 형성된 하드마스크 패턴(18')조차도 식각 베리어로 충분히 그 역할을 하지 못하는 실정이다. 결국 최종적으로 가변 저항 소자(도 1e의 도면부호 1 참조)는 심각한 측벽 손실을 겪게 되어 프로파일이 왜곡된 형태를 갖게 되고, 이에 더하여 불균일한 패턴 무너짐 현상이 발생할 수 있다.
도 1e를 참조하면, 가변 저항 소자(1)는 하부 전극(12'), 자유층(13'), 터널 베리어층(14'), 고정층(15'), 캡핑층(16') 및 상부 전극(17')을 포함할 수 있다. 그러나, 전술한 바와 같이, 가변 저항 소자(1)는 측벽 손실이나 불균일한 급격한 패턴 무너짐 현상이 발생하여 왜곡된 형태의 프로파일을 갖게 된다. 이와 같은 왜곡된 프로파일은 가변 저항 소자(1)의 전기적 특성을 열화시키고, 소자의 신뢰성을 저하시킬 수 있다.
가변 저항 소자는, 양단에 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭할 수 있는 소자를 의미한다. 가변 저항 소자의 저항 상태에 따라 가변 저항 소자에는 서로 다른 데이터가 저장될 수 있다. 즉, 가변 저항 소자는 메모리 셀로서 기능할 수 있다. 메모리 셀은, 가변 저항 소자와 함께, 가변 저항 소자와 접속하여 가변 저항 소자로의 접근(access)을 제어하는 선택 소자를 더 포함할 수 있다. 이러한 메모리 셀은 다양하게 배열되어 반도체 메모리를 구성할 수 있다.
가변 저항 소자는, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 자유층과 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함할 수 있다. 이러한 가변 저항 소자에서는 인가되는 전압 또는 전류에 따라, 자유층의 자화 방향이 변화하여 고정층의 자화 방향과 평행한 상태가 되거나 또는 반평행한 상태가 될 수 있고, 그에 따라, 가변 저항 소자가 저저항 상태 또는 고저항 상태 사이에서 스위칭할 수 있다. 이하에서 설명하는 실시예들에서는, 이러한 가변 저항 소자에 요구되는 다양한 특성을 만족 또는 향상시킬 수 있는 개량된 가변 저항 소자를 제공하고자 한다.
특히, 본 실시예에서는, RIE 또는 IBE와 같은 물리적 에칭 시 비정질 카본으로 형성된 하드마스크 패턴의 측벽 열화와 같은 변형을 방지하기 위하여 하드마스크 패턴에 대한 캡핑 보호막을 형성함으로써, 가변 저항 소자의 측벽 손실이나 프로파일 왜곡 현상을 방지하고 후속 공정 안정성도 높일 수 있는 가변 저항 소자 및 그 제조 방법을 제공하고자 한다.
도 2a 내지 2e는 본 발명의 일 실시예에 따른 가변 저항 소자 및 그 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 2e를 참조하여 본 발명의 일 실시예에 따른 가변 저항 소자를 설명한 후, 도 2a 내지 도 2e를 참조하여 그 제조 방법을 설명한다.
도 2e를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(10)는 변경 가능한 자화 방향을 갖는 자유층(103'), 고정된 자화 방향을 갖는 고정층(105') 및 상기 자유층(103')과 고정층(105') 사이에 개재되는 터널 베리어층(104')을 포함하는 MTJ 구조물을 포함할 수 있다.
자유층(103')은 변경 가능한 자화 방향을 가짐으로써 서로 다른 데이터를 저장할 수 있는 층으로, 스토리지층(storage layer) 등으로도 불릴 수 있다. 자유층(103')의 자화 방향은 기판 및 층 표면에 대해 실질적으로 수직일 수 있다. 다시 말하면, 자유층(103')의 자화 방향은 자유층(103'), 터널 베리어층(104') 및 고정층(105')의 적층 방향과 실질적으로 평행할 수 있다. 따라서, 자유층(103')의 자화 방향은 위에서 아래로 향하는 방향 및 아래에서 위로 향하는 방향 사이에서 가변될 수 있다. 이러한 자유층(103')의 자화 방향의 변화는 스핀 전달 토크(spin transfer torque)에 의할 수 있다.
자유층(103')은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(103')은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
터널 베리어층(104')은 가변 저항 소자(10)의 저항 상태를 변경시키는 라이트 동작시 자유층(103')과 고정층(105') 사이에서의 전자의 터널링을 가능하게 하여 자유층(103')의 자화 방향이 변화되게 할 수 있다. 터널 베리어층(104')은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.
고정층(105')은 자화 방향이 고정되어 자유층(103')의 자화 방향과 대비될 수 있는 층으로서, 기준층(reference layer) 등으로도 불릴 수 있다. 고정층(105')은 위에서 아래로 향하는 자화 방향 또는 아래에서 위로 향하는 자화 방향의 어느 하나를 가질 수 있다.
고정층(105')은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 고정층(105')은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Co-Fe-B 합금 등을 포함하거나, 또는, Co/Pt, Co/Pd 등의 적층 구조를 포함할 수 있다.
이러한 MTJ 구조물에서는, 가변 저항 소자(10)의 상단 및 하단에 전압 또는 전류가 인가되는 경우, 스핀 전달 토크에 의해 자유층(103')의 자화 방향이 가변될 수 있다. 자유층(103')과 고정층(105')의 자화 방향이 서로 평행한 경우, 가변 저항 소자(10)는 저저항 상태에 있을 수 있고, 예컨대, 데이터 '0'을 저장할 수 있다. 반대로, 자유층(103')의 자화 방향과 고정층(105')의 자화 방향이 서로 반평행한 경우, 가변 저항 소자(10)는 고저항 상태에 있을 수 있고, 예컨대, 데이터 '1'을 저장할 수 있다.
가변 저항 소자(10)는, MTJ 구조물에 더하여, MTJ 구조물의 특성이나 공정 과정을 개선하기 위한 다양한 용도를 갖는 층들을 더 포함할 수 있다. 예컨대, 가변 저항 소자(10)는 버퍼층(101'), 하부층(102'), 스페이서층(106'), 자기 보정층(107'), 캡핑층(108') 및 상부전극(109')을 더 포함할 수 있다.
버퍼층(101')은 하부층(102') 아래에 형성되어 하부층(102')의 결정 성장을 도울 수 있고, 결과적으로 자유층(103')의 수직 자기 이방성을 더욱 향상시킬 수 있다. 버퍼층(101')은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 또한, 버퍼층(101')은 하부전극(도시하지 않음)과 하부층(102')의 격자 상수 불일치를 해소하기 위하여 하부전극과 정합성이 우수한 물질로 형성할 수 있다. 예를 들면, 버퍼층(101')은 탄탈륨(Ta)을 포함할 수 있다.
하부층(102')은 자유층(103')의 아래에서 자유층(103')의 저면과 직접 접촉하면서, 자유층(103')의 수직 자기 이방성(perpendicular magnetic anisotropy, Hk)을 향상시키는 역할을 수행할 수 있다. 하부층(102')은 금속, 금속 합금, 금속 질화물 또는 금속 산화물의 일 이상을 포함하는 단일막 또는 다중막 구조를 가질 수 있다.
스페이서층(106')은 자기 보정층(107')과 고정층(105') 사이에 개재되어 이들 사이의 버퍼 역할을 수행하면서, 자기 보정층(107')의 특성을 향상시키는 역할을 수행할 수 있다. 스페이서층(106')은 Ru 등과 같은 귀금속을 포함할 수 있다.
자기 보정층(107')은 고정층(105')에 의해 생성되는 표류자계의 영향을 상쇄 또는 감소하는 기능을 수행할 수 있다. 이러한 경우, 고정층(105')의 표류자계가 자유층(103')에 미치는 영향이 감소하여 자유층(103')에서의 편향 자기장이 감소할 수 있다. 자기 보정층(107')은 고정층(105')의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서, 고정층(105')이 위에서 아래로 향하는 자화 방향을 갖는 경우, 자기 보정층(107')은 아래에서 위로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(105')이 아래에서 위로 향하는 자화 방향을 갖는 경우, 자기 보정층(107')은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 자기 보정층(107')은 강자성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.
본 실시예에서 자기 보정층(107')은 고정층(105')의 위에 존재하나, 자기 보정층(107')의 위치는 다양하게 변형될 수 있다. 예컨대, 자기 보정층(107')은 MTJ 구조물의 아래에 위치할 수 있다. 또는, 예컨대, 자기 보정층(107')은 MTJ 구조물과 별개로 패터닝되면서, MTJ 구조물의 위, 아래 또는 옆에 배치될 수 있다.
캡핑층(108')은 가변 저항 소자(10)를 보호하고, 가변 저항 소자(10)의 패터닝시 하드마스크의 일부로 기능할 수 있는 층으로서, 층 내의 핀 홀(pin hole)이 적고 식각에 대한 저항성이 큰 물질로 형성될 수 있다. 즉, 캡핑층(108')은 하드마스크 패턴을 이용한 식각 공정시 손실이 발생하지 않으며, 이러한 식각 공정이 고선택비 공정으로 수행되도록 하는 물질로 형성될 수 있다. 예컨대, 캡핑층(108')은 금속, 질화물, 산화물 또는 그 조합을 포함하는 단일막 구조 또는 다중막 구조를 포함할 수 있다. 구체적으로, 캡핑층(108')은 Ru 등과 같은 귀금속을 포함할 수 있다.
상부 전극(109')은 가변 저항 소자(10)의 배선으로 작용하며, 가변 저항 소자(10)의 패터닝시 하드마스크의 일부로 기능할 수 있다. 상부 전극(109')은 금속과 같은 도전성 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다. 예컨대, 상부 전극(109')은 텅스텐(W)을 포함할 수 있다.
한편, 상술한 실시예에 따른 가변 저항 소자(10)는 자유층(103')이 고정층(105') 하부에 형성되어 있는 경우이나, 이와 달리 자유층(103')이 고정층(105')의 상부에 형성되어 있는 경우에도 적용가능하다.
다음으로, 도 2a 내지 도 2e를 참조하여 본 발명의 일 실시예에 따른 가변 저항 소자(10)의 제조 방법에 대하여 설명한다.
도 2a를 참조하면, 요구되는 소정의 하부 구조물(도시하지 않음)이 형성된 기판(100) 상에, 버퍼층용 물질막(101)을 형성할 수 있다.
기판(100)은 반도체 기판을 포함할 수 있다. 반도체 기판은 단결정 상태일 수 있으며, 실리콘-함유 물질을 포함할 수 있다. 즉, 반도체 기판은 단결정 실리콘-함유 물질을 포함할 수 있다. 또한, 예를 들면, 기판(100)은 벌크 실리콘기판이거나, 또는 지지기판, 매몰절연층 및 단결정 실리콘층이 순차적으로 적층된 SOI(Silicon On Insulator) 기판일 수 있다.
기판(100)에 형성된 소정의 구조물은 스위칭소자(switching element, 미도시)를 포함할 수 있다. 스위칭소자는 가변 저항 소자(도 2e의 도면 부호 10 참조)의 일단과 연결되어 가변 저항 소자(10)로의 바이어스 공급 여부를 제어하기 위한 것으로, 트랜지스터, 다이오드 등을 포함할 수 있다. 스위칭소자의 일단은 콘택플러그에 전기적으로 연결될 수 있고, 스위칭소자의 타단은 도시되지 않은 도전라인 예컨대, 소스라인과 전기적으로 연결될 수 있다.
이어서, 버퍼층용 물질막(101) 상에, 하부층용 물질막(102)을 형성할 수 있다.
이어서, 하부층용 물질막(102) 상에, 자유층용 물질막(103), 터널 베리어층용 물질막(104) 및 고정층용 물질막(105)을 순차적으로 형성할 수 있다.
이어서, 고정층용 물질막(105) 상에, 스페이서층용 물질막(106)을 형성할 수 있다.
이어서, 스페이서층용 물질막(106) 상에, 자기 보정층용 물질막(107)을 형성할 수 있다.
이어서, 자기 보정층용 물질막(107) 상에, 캡핑층용 물질막(108)을 형성할 수 있다.
이어서, 캡핑층용 물질막(108) 상에, 상부 전극용 물질막(109)을 형성할 수 있다.
이어서, 상부 전극용 물질막(109) 상에, 하드마스크(110)를 형성할 수 있다.
하드마스크(110)는 비정질 카본막을 포함할 수 있다. 비정질 카본은 식각 선택비와 경도가 가장 좋은 물질의 하나이므로, 가변 저항 소자(10)의 수직 프로파일을 갖추기 위하여 유용한 하드마스크로 이용될 수 있다.
도 4는 다양한 물질들의 IBE 식각 선택비를 나타내는 그래프이다.
도 4를 참조하면, 비정질 카본의 식각 선택비가 가장 높은 것을 확인할 수 있다.
선택적으로, 상부 전극용 물질막(109)과 하드마스크(110)간의 접착력을 높여 리프팅 문제를 방지하기 위하여 상부 전극용 물질막(109)과 하드마스크(110) 사이에 접착증강층(도시하지 않음)을 개재시킬 수 있다. 접착증강층은 산화물 계열의 박막, 예를 들어 PETEOS막, HDP막, PSG막, SiO2막 또는 USG막 등을 포함할 수 있다.
도 2b를 참조하면, 하드마스크(110) 상부에 노광 공정시 반사 방지를 위한 반사방지막(111)을 형성할 수 있다.
이어서, 반사방지막(111) 상에 포토레지스트 패턴(112)을 형성할 수 있다.
도 2c를 참조하면, 포토레지스트 패턴(112)을 식각 베리어로 하여 하드마스크(110)를 식각함으로써 하드마스크 패턴(110')을 형성할 수 있다.
반사방지막(111) 및 포토레지스트 패턴(112)은 하드마스크 패턴(110') 형성 과정에서 제거되거나 또는 별도의 스트립 공정으로 제거될 수 있다.
도 2d를 참조하면, 하드마스크 패턴(110')의 상부 및 측벽 상에 하드마스크 패턴(110')을 보호하기 위한 캡핑 보호막(113)을 형성할 수 있다.
캡핑 보호막(113)은 후속 공정으로 이루어지는 IBE 식각 과정에서 하드마스크 패턴(110')을 보호하여 하드마스크 패턴(110')의 변형이나 측벽 손실을 방지할 수 있다. 하드마스크 패턴(110')이 식각 선택비와 경도가 우수한 비정질 카본으로 이루어진 경우라 할지라도, 도 2c에 도시된 하드마스크 패턴(110') 형성 시, 하드마스크 패턴(110')의 측벽 열화가 발생할 수 있다. 이와 같이 하드마스크 패턴(110')의 측벽 열화가 발생한 경우에도, 캡핑 보호막(113')을 형성함으로써 하드마스크 패턴(110')을 보호하여 후속 IBE 식각 과정에서 측벽 손실의 발생을 방지할 수 있다.
캡핑 보호막(113)은 금속, 산화물, 질화물, 및 그 조합으로부터 선택되는 물질을 포함할 수 있다.
일 실시예에서, 캡핑 보호막(113)은 Al2O3, SiO2, SiN, TiN, AlN, BN, Ta, W, Mo, Fe, Al, Cu, Si 및 그 조합으로부터 선택되는 물질을 포함할 수 있다.
도 4를 참조하면, Al2O3는 비정질 카본 다음으로 식각 선택비가 우수하므로 캡핑 보호막(113)으로 바람직하게 이용될 수 있다.
일 실시예에서, 캡핑 보호막(113)은 열 ALD(Atomic Layer Deposition), 플라즈마 ALD, 플라즈마 CVD(Chemical Vapor Deporition), IBD(Ion Beam Deposition), 스퍼터링(Sputtering) 등의 다양한 증착 방법에 의해 형성될 수 있다.
다른 실시예에서, 캡핑 보호막(113)을 Al2O3와 같은 금속의 산화물로 형성하는 경우, 산화물을 이루는 금속층을 하드마스크 패턴(110')가 형성된 공정 결과물 상에 형성한 후, 이 금속층을 자연산화시킴으로써 금속 산화물로 이루어진 캡핑 보호막(113)을 형성할 수도 있다.
도 2d에 도시된 캡핑 보호막(113)은 하드마스크 패턴(110')의 상부 및 측벽 상에 형성되나, 다른 실시예에서는 하드마스크 패턴(110')의 상부 및 측벽, 및 하드마스크 패턴(110')이 형성되지 않은 노출된 부분의 상부 전극용 물질막(109) 상에 형성될 수도 있다.
이어서, 가변 저항 소자(10) 형성을 위한 식각 공정을 수행할 수 있다. 적어도 하드마스크 패턴(110')을 식각 베리어로 하여 상부전극용 물질막(109), 캡핑층용 물질막(108), 자기 보정층용 물질막(107), 스페이서층용 물질막(106), 고정층용 물질막(105), 터널 베리어층용 물질막(104), 자유층용 물질막(103), 하부층용 물질막(102) 및 버퍼층용 물질막(101)을 차례로 식각하여, 기판(100) 상에 가변 저항 소자(도 2e의 도면 부호 10 참조)를 형성할 수 있다.
도 2e를 참조하면, 가변 저항 소자(10)는 버퍼층(101'), 하부층(102'), 자유층(103'), 터널 베리어층(104'), 고정층(105'), 스페이서층(106'), 자기 보정층(107'), 캡핑층(108') 및 상부전극(109')을 포함할 수 있다.
식각 공정은 IBE 방식 또는 RIE 방식 등과 같이 강한 물리적 에칭 특성을 갖는 방식을 이용하여 수행될 수 있다. 이와 같은 식각 공정에 있어서, 하드마스크 패턴(110') 상에 형성된 캡핑 보호막(113)에 의해 하드마스크 패턴(110')의 측벽 손실이나 변형이 방지될 수 있다. 따라서, 이와 같이 측벽 손실이나 변형이 방지된 하드마스크 패턴(110')을 식각 베리어로 이용함으로써, 가변 저항 소자(10)의 프로파일을 균일하게 확보할 수 있다.
일 실시예에서는, 하드마스크 패턴(110')을 식각 베리어로 하여 상부전극용 물질막(109)을 식각하여 상부전극(109')을 형성한 후, 이어서, 적어도 상부전극(109'), 또는 하드마스크 패턴(110') 및 상부전극(109')을 식각 베리어로 하여 캡핑층용 물질막(108), 자기 보정층용 물질막(107), 스페이서층용 물질막(106), 고정층용 물질막(105), 터널 베리어층용 물질막(104), 자유층용 물질막(103), 하부층용 물질막(102) 및 버퍼층용 물질막(110)을 차례로 식각하여, 기판(100) 상에 가변 저항 소자(10)를 형성할 수 있다.
즉, 하드마스크 패턴(110') 및 상부전극(109')이 이중 하드마스크로서 작용하여 가변 저항 소자(10)의 패터닝을 더욱 용이하게 할 수도 있다.
하드마스크 패턴(110') 및 캡핑 보호막(113)은 가변 저항 소자(10) 형성을 위한 식각 과정 중에 제거되거나, 또는 후속 공정에 의해 스트립함으로써 제거될 수 있다.
본 실시예에서는 상부전극용 물질막(109) 상에 하드마스크 패턴(110')이 형성된 경우를 예로 설명하였으나, 상부전극용 물질막(109)이 생략되고, 하드마스크 패턴(110')이 상부전극으로 이용되는 실시예에도 적용 가능하다.
또한, 본 실시예에서는 캡핑 보호막(113)이 ALD, CVD, ILD 등의 증착 방법에 의해 형성되거나, 또는 이와 같은 증착 방법에 의해 형성된 후 자연산화과정을 통하여 형성되나, 다른 실시예에 있어서는 가변 저항 소자 식각을 위한 IBE 과정에서 재증착에 의해 형성될 수도 있다. 이에 대해서는 도 3a 내지 도 3f를 참조하여 설명한다.
도 3a 내지 도 3f는 본 발명의 다른 일 실시예에 따른 가변 저항 소자 및 그 제조 방법을 설명하기 위한 단면도이다. 도 2a 내지 도 2e와의 차이점을 중심으로 설명한다.
먼저, 도 3f를 참조하면, 본 발명의 일 실시예에 따른 가변 저항 소자(20)는 버퍼층(201'), 하부층(202'), 자유층(203'), 터널 베리어층(204'), 고정층(205'), 스페이서층(206'), 자기 보정층(107'), 캡핑층(208') 및 상부전극(209')을 포함할 수 있다.
다음으로, 도 3a 내지 도 3f를 참조하여 가변 저항 소자(20)의 제조 방법에 대하여 설명한다.
도 3a를 참조하면, 요구되는 소정의 하부 구조물(도시하지 않음)이 형성된 기판(200) 상에 버퍼층용 물질막(201), 하부층용 물질막(202), 자유층용 물질막(203), 터널 베리어층용 물질막(204), 고정층용 물질막(205), 스페이서층용 물질막(206), 자기보정층용 물질막(207), 캡핑층용 물질막(208), 상부전극용 물질막(209) 및 하드마스크(210)를 차례로 형성할 수 있다.
하드마스크(210)는 식각 선택비와 경도가 우수한 비정질 카본으로 형성될 수 있다.
도 3b를 참조하면, 하드마스크(210) 상부에 반사방지막(211) 및 포토레지스트 패턴(212)을 형성할 수 있다.
도 3c를 참조하면, 포토레지스트 패턴(212)을 식각 베리어로 하여 하드마스크(210)를 식각함으로써 하드마스크 패턴(210')을 형성할 수 있다.
반사방지막(211) 및 포토레지스트 패턴(212)은 하드마스크 패턴(210') 형성 과정에서 제거되거나 또는 별도의 스트립 공정으로 제거될 수 있다.
도 3d를 참조하면, 하드마스크 패턴(210')이 형성된 공정 결과물에 대하여 저각에 의한 IBE 공정 또는 RIE 공정과 같은 물리적 식각 공정을 수행할 수 있다. 이는 하드마스크 패턴(210')을 보호하기 위한 캡핑 보호막(도 3e의 도면부호 213 참조)을 형성하기 위한 것으로, 가변 저항 소자(20)의 식각을 위한 물리적 식각 공정의 초기 단계로서 수행될 수 있다.
일 실시예에서, 0~30도의 저각으로 물리적 식각 공정을 수행함으로써, 하드마스크 패턴(210') 하부에 존재하는 물질막들에 포함되는 금속 물질이 하드마스크 패턴(210') 측벽을 따라 재증착될 수 있다.
물리적 식각 공정은 수~수십초 동안, 예를 들면 1~100초 동안 이루어질 수 있다.
도 3e를 참조하면, 하드마스크 패턴(210')의 측벽에 재증착된 금속 물질을 포함하는 캡핑 보호막(213)이 형성될 수 있다.
캡핑 보호막(213)은 후속 공정으로 이루어지는 가변 저항 소자(20) 식각을 위한 물리적 식각 과정에서 하드마스크 패턴(210')을 보호하여 하드마스크 패턴(210')의 변형이나 측벽 손실을 방지할 수 있다. 하드마스크 패턴(210')이 식각 선택비와 경도가 우수한 비정질 카본으로 이루어진 경우라 할지라도, 도 3d에 도시된 하드마스크 패턴(210') 형성 시, 하드마스크 패턴(210')의 측벽 열화가 발생할 수 있다. 이와 같이 하드마스크 패턴(210')의 측벽 열화가 발생한 경우에도, 재증착된 금속 물질로 하드마스크 패턴(210')의 측벽에 캡핑 보호막(213')을 형성함으로써 하드마스크 패턴(210')을 보호하여 가변 저항 소자(20) 형성을 위한 물리적 식각 과정에서 측벽 손실의 발생을 방지할 수 있다.
이어서, 가변 저항 소자(20) 형성을 위한 식각 공정을 수행할 수 있다.
도 3f를 참조하면, 적어도 하드마스크 패턴(210')을 식각 베리어로 하여 상부전극용 물질막(209), 캡핑층용 물질막(208), 자기 보정층용 물질막(207), 스페이서층용 물질막(206), 고정층용 물질막(205), 터널 베리어층용 물질막(204), 자유층용 물질막(203), 하부층용 물질막(202) 및 버퍼층용 물질막(201)을 차례로 식각하여, 기판(200) 상에 가변 저항 소자(20)를 형성할 수 있다. 가변 저항 소자(20)는 버퍼층(201'), 하부층(202'), 자유층(203'), 터널 베리어층(204'), 고정층(205'), 스페이서층(206'), 자기 보정층(207'), 캡핑층(208') 및 상부전극(209')을 포함할 수 있다.
식각 공정은 IBE 방식 또는 RIE 방식 등과 같이 강한 물리적 에칭 특성을 갖는 방식을 이용하여 수행될 수 있다. 이와 같은 식각 공정에 있어서, 하드마스크 패턴(210')의 측벽에 형성된 캡핑 보호막(213)에 의해 하드마스크 패턴(110')의 측벽 손실이나 변형이 방지될 수 있다. 따라서, 이와 같이 측벽 손실이나 변형이 방지된 하드마스크 패턴(210')을 식각 베리어로 이용함으로써, 가변 저항 소자(20)의 프로파일을 균일하게 확보할 수 있다.
하드마스크 패턴(210') 및 캡핑 보호막(213)은 가변 저항 소자(20) 형성을 위한 식각 과정 중에 제거되거나, 또는 후속 공정에 의해 스트립함으로써 제거될 수 있다.
전술한 실시예들에 따른 가변 저항 소자는, 가변 저항 소자 형성을 위한 식각에 있어서 식각 선택비와 경도가 매우 우수한 비정질 카본으로 이루어진 하드마스크 패턴을 보호하는 캡핑 보호막을 하드마스크 패턴의 측벽 상에, 또는 하드마스크 패턴 상에 형성함으로써, 하드마스크 패턴 형성시 측벽 열화가 발생한 경우일지라도, 가변 저항 소자 형성을 위한 식각시 하드마스크 패턴의 측벽 손실이나 변형을 방지할 수 있다. 따라서, 하드마스크 패턴이 식각 베리어로서 충분한 역할을 수행하게 되어, 가변 저항 소자의 수직 프로파일을 향상시키고 CD 균일성 개선에 기여할 수 있으며, 소자의 전기적 특성을 향상시킬 수 있다.
전술한 실시예들에 따른 가변 저항 소자는 복수로 제공되어 셀 어레이를 구성할 수 있다. 셀 어레이는 각 가변 저항 소자의 양단을 구동하기 위한 배선, 소자 등 다양한 구성 요소를 더 포함할 수 있다. 이에 대해서는, 도 5 및 도 6에서 예시적으로 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 5를 참조하면, 본 실시예의 메모리 장치는, 요구되는 소정 소자(미도시됨) 예컨대, 가변 저항 소자(10)로의 억세스를 제어하는 트랜지스터 등이 형성된 기판(500)과, 기판(500) 상에 위치하여 복수의 가변 저항 소자(10) 각각의 하단과 기판(500)의 일부 예컨대, 트랜지스터의 드레인을 서로 접속시키는 하부 콘택(520)과, 하부 콘택(520) 상에 위치하는 가변 저항 소자(10)와, 가변 저항 소자(10) 상에 위치하고 복수의 가변 저항 소자(10) 각각의 상단과 소정 배선(미도시됨) 예컨대, 비트라인을 서로 접속시키는 상부 콘택(550)을 포함할 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 트랜지스터 등이 형성된 기판(500)을 제공한 후, 기판(500) 상에 제1 층간 절연막(510)을 형성할 수 있다. 이어서, 제1 층간 절연막(510)을 선택적으로 식각하여 기판(500)의 일부를 노출시키는 홀(H)을 형성한 후 홀에 도전 물질을 매립하여 하부 콘택(520)을 형성할 수 있다. 이어서, 하부 콘택(520) 및 제1 층간 절연막(510) 상에 가변 저항 소자(10) 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(10)를 형성할 수 있다. 가변 저항 소자(10) 사이의 공간은 절연 물질로 매립하여 제2 층간 절연막(530)을 형성할 수 있다. 이어서, 가변 저항 소자(10) 및 제2 층간 절연막(530) 상에 제3 층간 절연막(540)을 형성한 후 제3 층간 절연막(540)을 관통하여 가변 저항 소자(10)의 상단과 접속하는 상부 콘택(550)을 형성할 수 있다.
본 실시예의 메모리 장치에서 가변 저항 소자(10)를 형성하는 모든 층은 서로 정렬된 측벽을 가질 수 있다. 이는 가변 저항 소자(10)가 하나의 마스크를 이용하여 식각되는 방식으로 형성되기 때문이다.
그러나, 도 5의 실시예와 달리 가변 저항 소자(10)의 일부는 나머지와 별개로 패터닝될 수 있다. 이에 대해서는 도 6에 예시적으로 나타낸다.
도 6은 본 발명의 다른 일 실시예에 따른 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 도 5의 실시예와의 차이를 중심으로 설명한다.
도 6을 참조하면, 본 실시예의 메모리 장치는, 가변 저항 소자(10)의 일부 예컨대, 버퍼층 패턴(101') 및 하부층 패턴(102')이 가변 저항 소자(10)의 나머지 층과 정렬된 측벽을 갖지 않을 수 있다. 버퍼층 패턴(101') 및 하부층 패턴(102')은 하부 콘택(620)과 정렬된 측벽을 가질 수 있다.
위 메모리 장치는 아래와 같은 방법에 의해 형성될 수 있다.
우선, 기판(600) 상에 제1 층간 절연막(610)을 형성한 후, 제1 층간 절연막(610)을 선택적으로 식각하여 기판(600)의 일부를 노출시키는 홀(H)을 형성할 수 있다. 이어서, 홀(H)의 하부를 매립하는 하부 콘택(620)을 형성할 수 있다. 보다 구체적으로, 하부 콘택(620)의 형성은, 홀(H)이 형성된 결과물을 덮는 도전 물질을 형성한 후 도전 물질이 원하는 높이가 될 때까지 에치백 등으로 도전 물질의 일부를 제거하는 방식에 의할 수 있다. 이어서, 하부 콘택(620)이 형성된 홀(H)의 나머지 공간을 매립하는 버퍼층 패턴(101') 및 하부층 패턴(102')을 형성할 수 있다. 보다 구체적으로, 버퍼층 패턴(101')의 형성은, 하부 콘택(620)이 형성된 결과물을 덮는 버퍼층 패턴(101')용 물질막을 형성한 후, 이 물질막이 원하는 높이가 될 때까지 에치백 등으로 이 물질막의 일부를 제거하는 방식에 의할 수 있다. 또한, 하부층 패턴(102')의 형성은, 하부 콘택(620) 및 버퍼층 패턴(101')이 형성된 결과물을 덮는 하부층 패턴(102')용 물질막을 형성한 후 제1 층간 절연막(610)의 상면이 드러날 때까지 평탄화 공정 예컨대, CMP(Chemical Mechanical Polishing)를 수행하는 방식에 의할 수 있다. 이어서, 하부 콘택(620) 및 제1 층간 절연막(610) 상에 가변 저항 소자(10) 중 버퍼층 패턴(101') 및 하부층 패턴(102')을 제외한 나머지층 형성을 위한 물질층들을 형성한 후 이 물질층들을 선택적으로 식각하여 가변 저항 소자(10)의 나머지를 형성할 수 있다. 이후의 후속 공정은 도 5에서 설명한 것과 실질적으로 동일하다.
본 실시예에 의하는 경우, 가변 저항 소자(10) 형성을 위하여 한번에 식각하여야 하는 높이가 감소하기 때문에 식각 공정의 난이도가 감소할 수 있다.
또한, 본 실시예에서는 버퍼층 패턴(101') 및 하부층 패턴(102')이 홀(H) 내에 매립되는 경우를 설명하였으나, 필요에 따라 다른 일부 등이 더 매립될 수도 있다.
전술한 실시예들의 메모리 회로 또는 반도체 장치는 다양한 장치 또는 시스템에 이용될 수 있다. 도 7 내지 도 11은는 전술한 실시예들의 메모리 회로 또는 반도체 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.
도 7을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 동작 특성 향상이 가능하다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.
도 8을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 동작 특성 향상이 가능하다.
도 8에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.
도 9를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 동작 특성 향상이 가능하다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 10을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 동작 특성 향상이 가능하다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 11을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 소정의 하부 구조물; 상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및 상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함할 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 특성 향상이 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
10, 20: 가변 저항 소자 101', 201': 버퍼층
102', 202': 하부층 103', 203': 자유층
104', 204': 터널 베리어층 105', 205': 고정층
106', 206': 스페이서층 107', 207': 자기 보정층
108', 208': 캡핑층 109', 209': 상부전극
110', 210': 하드마스크 패턴 113, 213: 캡핑 보호막

Claims (20)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는,
    소정의 하부 구조물;
    상기 하부 구조물 상에 위치하며, 비정질 카본막을 포함하는 하드마스크 패턴; 및
    상기 하드마스크 패턴의 적어도 측벽 상에 형성된 캡핑 보호막을 포함하는
    전자 장치.
  2. 제1항에 있어서,
    상기 캡핑 보호막은 금속, 산화물, 질화물, 및 그 조합으로부터 선택되는 물질을 포함하는
    전자 장치.
  3. 제1항에 있어서,
    상기 캡핑 보호막은 Al2O3, SiO2, SiN, TiN, AlN, BN, Ta, W, Mo, Fe, Al, Cu, Si 및 그 조합으로부터 선택되는 물질을 포함하는
    전자 장치.
  4. 제1항에 있어서,
    상기 캡핑 보호막은 상기 하드마스크 패턴의 상부 및 측벽 상에 형성되는
    전자 장치.
  5. 제1항에 있어서,
    상기 하부 구조물은, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자를 포함하며,
    상기 하드마스크 패턴은 상기 가변 저항 소자 상에 위치하는
    전자 장치.
  6. 제1항에 있어서,
    상기 전자 장치는, 마이크로프로세서를 더 포함하고,
    상기 마이크로프로세서는,
    상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
    상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
    상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인
    전자 장치.
  7. 제1항에 있어서,
    상기 전자 장치는, 프로세서를 더 포함하고,
    상기 프로세서는,
    상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
    상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
    상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인
    전자 장치.
  8. 제1항에 있어서,
    상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은,
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인
    전자 장치.
  9. 제1항에 있어서,
    상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인
    전자 장치.
  10. 제1항에 있어서,
    상기 전자 장치는, 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은,
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인
    전자 장치.
  11. 반도체 메모리를 포함하는 전자 장치의 제조 방법으로서,
    기판 상에, 소정의 하부 구조물용 물질막을 형성하는 단계;
    상기 하부 구조물용 물질막 상에 비정질 카본막을 포함하는 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴의 적어도 측벽 상에 캡핑 보호막을 형성하는 단계; 및
    적어도 상기 하드마스크 패턴을 식각 베리어로 하여 상기 하부 구조물용 물질막을 식각하는 단계를 포함하는
    전자 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 캡핑 보호막은 금속, 산화물, 질화물, 및 그 조합으로부터 선택되는 물질을 포함하는
    전자 장치의 제조방법.
  13. 제11항에 있어서,
    상기 캡핑 보호막은 Al2O3, SiO2, SiN, TiN, AlN, BN, Ta, W, Mo, Fe, Al, Cu, Si 및 그 조합으로부터 선택되는 물질을 포함하는
    전자 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 캡핑 보호막은 상기 하드마스크 패턴의 상부 및 측벽 상에 형성되는
    전자 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 캡핑 보호막을 형성하는 단계는, 열 ALD(Atomic Layer Deposition), 플라즈마 ALD, 플라즈마 CVD(Chemical Vapor Deporition), IBD(Ion Beam Deposition) 또는 스퍼터링에 의해 수행되는
    전자 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 캡핑 보호막을 형성하는 단계는,
    상기 하드마스크 패턴의 상부 및 측벽 상에 금속층을 형성하는 단계; 및
    상기 금속층을 자연산화시키는 단계를 포함하는
    전자 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 캡핑 보호막을 형성하는 단계는,
    상기 기판 상에 형성된 상기 하부 구조물용 물질막 및 상기 하드마스크 패턴에 대하여 물리적 식각을 수행하여, 상기 하부 구조물용 물질막에 포함된 금속이 상기 하드마스크 패턴의 측벽에 재증착되는 것을 포함하는
    전자 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 물리적 식각은 0 내지 30도의 입사각도로 이루어지는 이온 빔 식각(ion beam etching) 또는 반응성 이온 식각(reactive ion etching)에 의해 이루어지는
    전자 장치의 제조 방법.
  19. 제11항에 있어서,
    상기 하부 구조물은, 변경 가능한 자화 방향을 갖는 자유층, 고정된 자화 방향을 갖는 고정층, 및 상기 자유층과 상기 고정층 사이에 개재되는 터널 베리어층을 포함하는 MTJ(Magnetic Tunnel Junction) 구조물을 포함하는 가변 저항 소자를 포함하는
    전자 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 방법은,
    상기 기판 상에, 자유층용 물질막, 터널 베리어층용 물질막 및 고정층용 물질막을 차례로 형성하는 단계;
    상기 고정층용 물질막 상에 상기 비정질 카본막을 포함하는 하드마스크 패턴을 형성하는 단계; 및
    상기 하드마스크 패턴을 식각 베리어로 하여 상기 고정층용 물질막, 상기 터널 베리어층용 물질막 및 상기 자유층용 물질막을 식각하여 상기 가변 저항 소자를 형성하는 단계를 포함하는
    전자 장치의 제조 방법.
KR1020180003671A 2018-01-11 2018-01-11 전자 장치 및 그 제조 방법 KR20190085609A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180003671A KR20190085609A (ko) 2018-01-11 2018-01-11 전자 장치 및 그 제조 방법
US16/218,000 US20190214546A1 (en) 2018-01-11 2018-12-12 Electronic device and method for fabricating the same
US16/902,077 US11183629B2 (en) 2018-01-11 2020-06-15 Electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003671A KR20190085609A (ko) 2018-01-11 2018-01-11 전자 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20190085609A true KR20190085609A (ko) 2019-07-19

Family

ID=67140235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003671A KR20190085609A (ko) 2018-01-11 2018-01-11 전자 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US20190214546A1 (ko)
KR (1) KR20190085609A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US20240145245A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Aluminum oxide carbon hybrid hardmasks and methods for making the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016587A (ja) 2011-07-01 2013-01-24 Toshiba Corp 磁気抵抗効果素子及びその製造方法
US8536063B2 (en) 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
KR20130065264A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
US20150072440A1 (en) * 2013-09-09 2015-03-12 Satoshi Inada Method of manufacturing magnetoresistive element
KR20150107180A (ko) * 2014-03-13 2015-09-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20170012791A (ko) * 2015-07-24 2017-02-03 에스케이하이닉스 주식회사 전자 장치의 제조 방법
KR102304926B1 (ko) * 2015-09-11 2021-09-24 삼성전자 주식회사 서포터들을 갖는 반도체 소자 및 그 제조 방법
US10644229B2 (en) * 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US9978934B2 (en) * 2015-10-30 2018-05-22 Veeco Instruments Inc. Ion beam etching of STT-RAM structures

Also Published As

Publication number Publication date
US20190214546A1 (en) 2019-07-11
US11183629B2 (en) 2021-11-23
US20200313077A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
US9786840B2 (en) Electronic device and method for fabricating the same
US10916695B2 (en) Electronic device and method for fabricating the same
US10380045B2 (en) Electronic device and method for fabricating the same
US10084131B2 (en) Method for fabricating electronic device with variable resistance material layer
KR102029905B1 (ko) 전자장치 및 그 제조방법
KR20150102302A (ko) 전자 장치 및 그 제조 방법
KR20190011461A (ko) 전자 장치 및 그 제조 방법
KR20160073859A (ko) 전자 장치 및 그 제조 방법
US11195988B2 (en) Electronic device and method for fabricating the same
US10361360B2 (en) Electronic device and method for fabricating the same
KR20160122916A (ko) 전자 장치 및 그 제조 방법
US9865810B2 (en) Electronic device and method for fabricating the same
KR20170012792A (ko) 전자 장치 및 그 제조 방법
KR20170034961A (ko) 전자 장치 및 그 제조 방법
KR20180095147A (ko) 전자 장치 및 그 제조 방법
KR102626234B1 (ko) 전자 장치 및 그 제조 방법
KR20190027582A (ko) 전자 장치 및 그 제조 방법
US11183629B2 (en) Electronic device and method for fabricating the same
KR20170064018A (ko) 전자 장치
KR20180016874A (ko) 전자 장치 및 그 제조 방법
KR20170012798A (ko) 전자 장치 및 그 제조 방법
KR20180126905A (ko) 전자 장치 및 그 제조 방법
KR20180049387A (ko) 전자 장치 및 그 제조 방법
KR102658258B1 (ko) 전자 장치 및 그 제조 방법
KR20180027690A (ko) 전자 장치 및 그 제조 방법