JP2019054173A - 記憶装置 - Google Patents

記憶装置 Download PDF

Info

Publication number
JP2019054173A
JP2019054173A JP2017178417A JP2017178417A JP2019054173A JP 2019054173 A JP2019054173 A JP 2019054173A JP 2017178417 A JP2017178417 A JP 2017178417A JP 2017178417 A JP2017178417 A JP 2017178417A JP 2019054173 A JP2019054173 A JP 2019054173A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
storage device
oxide
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017178417A
Other languages
English (en)
Inventor
哲 諸岡
Satoru Morooka
哲 諸岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017178417A priority Critical patent/JP2019054173A/ja
Priority to US15/909,535 priority patent/US20190088318A1/en
Publication of JP2019054173A publication Critical patent/JP2019054173A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性の向上が可能な記憶装置を提供する。【解決手段】実施形態の記憶装置は、第１の方向に伸長する第１の導電層と、第１の方向と交差する第２の方向に伸長する第２の導電層と、第２の導電層に電気的に接続される第３の導電層と、半導体、又は、第１の金属酸化物を含む第１の層と、第１の層と第２の導電層との間に位置し第２の金属酸化物を含む第２の層とを有し、第２の層が第１の端部と第１の端部よりも第３の導電層から離間した第２の端部を有し、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、抵抗変化層と第２の導電層との間に設けられ、第２の層よりも抵抗率の高い中間層と、第１の端部と第２の導電層との間に設けられ、第２の層よりも抵抗率の高い絶縁体と、を備える。【選択図】図３

Description

実施形態は、記憶装置に関する。
抵抗変化型メモリは、メモリセルの抵抗変化層に電圧を印加することで電流を流し、高抵抗状態と低抵抗状態の間を遷移させる。例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義すると、メモリセルは“０”と“１”の１ビットデータを記憶することが可能となる。抵抗変化型メモリの集積度を上げるために、メモリセルＭＣを立体的に配置した三次元構造を形成する場合がある。三次元構造を形成する際のプロセスに起因して、メモリセルＭＣの誤動作が生じる場合がある。
米国特許第９２４０２２２号明細書
実施形態の目的は、メモリセルＭＣの誤動作の抑制が可能な記憶装置を提供することにある。
実施形態の記憶装置は、第１の方向に伸長する第１の導電層と、前記第１の方向と交差する第２の方向に伸長する第２の導電層と、前記第２の導電層に電気的に接続される第３の導電層と、半導体、又は、第１の金属酸化物を含む第１の層と、前記第１の層と前記第２の導電層との間に位置し第２の金属酸化物を含む第２の層とを有し、前記第２の層が第１の端部と前記第１の端部よりも前記第３の導電層から離間した第２の端部を有し、前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、前記抵抗変化層と前記第２の導電層との間に設けられ、前記第２の層よりも抵抗率の高い中間層と、前記第１の端部と前記第２の導電層との間に設けられ、前記第２の層よりも抵抗率の高い絶縁体と、を備える。
第１の実施形態の記憶装置のブロック図。 第１の実施形態のメモリセルアレイの等価回路図。 第１の実施形態の記憶装置のメモリセルアレイの模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 比較形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図。 比較形態の記憶装置のメモリセルアレイの模式断面図。 比較形態の記憶装置の問題点の説明図。 第２の実施形態の記憶装置のメモリセルアレイの模式断面図。 第３の実施形態の記憶装置のメモリセルアレイの模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
なお、本明細書中、便宜上「上部」、「下部」という用語を用いる。「上部」、「下部」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
本明細書中の記憶装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材がアモルファスであるか否かは、透過型電子顕微鏡を用いた観察により、部材中に結晶粒（グレイン）が存在するか否かを確認することで判断が可能である。また、記憶装置を構成する２つの部材の抵抗率の大小関係は、２つの部材の材料の組成及び結晶性を評価して、判断することが可能である。
以下、実施形態の記憶装置を、図面を参照して説明する。
（第１の実施形態）
本実施形態の記憶装置は、第１の方向に伸長する第１の導電層と、第１の方向と交差する第２の方向に伸長する第２の導電層と、第２の導電層に電気的に接続される第３の導電層と、半導体、又は、第１の金属酸化物を含む第１の層と、第１の層と第２の導電層との間に位置し第２の金属酸化物を含む第２の層とを有し、第２の層が第１の端部と第１の端部よりも第３の導電層から離間した第２の端部を有し、第１の導電層と第２の導電層との間に設けられた抵抗変化層と、抵抗変化層と第２の導電層との間に設けられ、第２の層よりも抵抗率の高い中間層と、第１の端部と第２の導電層との間に設けられ、第２の層よりも抵抗率の高い絶縁体と、を備える。
図１は、第１の実施形態の記憶装置のブロック図である。図２は、第１の実施形態の記憶装置のメモリセルアレイの等価回路図である。第１の実施形態のメモリセルアレイは、メモリセルＭＣが立体的に配置された三次元構造を備える。第１の実施形態の記憶装置は、抵抗変化型メモリ１００である。メモリセルＭＣは二端子の抵抗変化素子である。
図１に示すように、抵抗変化型メモリ１００は、メモリセルアレイ２１０、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、制御回路２２１を備える。
図２に示すように、メモリセルアレイ２１０内には、複数のメモリセルＭＣが立体的に配置される。メモリセルアレイ２１０は、例えば、複数のワード線ＷＬ（ＷＬ１１、ＷＬ１２、ＷＬ１３、ＷＬ２１、ＷＬ２２、ＷＬ２３）と複数のビット線ＢＬ（ＢＬ１１、ＢＬ１２、ＢＬ２１、ＢＬ２２）を備える。ワード線ＷＬはｘ方向（第１の方向）に伸長する。ビット線ＢＬはｚ方向（第２の方向）に伸長する。ワード線ＷＬとビット線ＢＬは垂直に交差する。ワード線ＷＬとビット線ＢＬとの交差部に、メモリセルＭＣが配置される。
複数のワード線ＷＬは、ローデコーダ回路２１４に電気的に接続される。複数のビット線ＢＬは、センスアンプ回路２１５に接続される。複数のビット線ＢＬとセンスアンプ回路２１５との間には選択トランジスタＳＴ（ＳＴ１１、ＳＴ２１、ＳＴ１２、ＳＴ２２）とグローバルビット線ＧＢＬ（ＧＢＬ１、ＧＢＬ２）が設けられる。選択トランジスタＳＴにより、所望のビット線ＢＬが選択され、選択されたビット線ＢＬのデータがグローバルビット線ＧＢＬを経由してセンスアンプ回路２１５に転送される。
ローデコーダ回路２１４は、入力されたローアドレス信号に従ってワード線ＷＬを選択する機能を備える。ワード線ドライバ回路２１２は、ローデコーダ回路２１４によって選択されたワード線ＷＬに所定の電圧を印加する機能を備える。
カラムデコーダ回路２１７は、入力されたカラムアドレス信号に従ってビット線ＢＬを選択する機能を備える。センスアンプ回路２１５は、カラムデコーダ回路２１７によって選択されたビット線ＢＬに所定の電圧を印加する機能を備える。また、選択されたワード線ＷＬと選択されたビット線ＢＬとの間に流れる電流を検知して増幅する機能を備える。
制御回路２２１は、ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、及び、図示しないその他の回路を制御する機能を備える。
ワード線ドライバ回路２１２、ローデコーダ回路２１４、センスアンプ回路２１５、カラムデコーダ回路２１７、制御回路２２１などの回路は、例えば、図示しない半導体層を用いたトランジスタや配線層によって構成される。
図３は、第１の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。図３は、図２において点線で囲まれる領域に相当する部分のｙｚ断面図である。図３中、点線で囲まれた領域が、１個のメモリセルＭＣである。
図３には、ワード線ＷＬ１１（第１の導電層）、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、ビット線ＢＬ１１（第２の導電層）が示される。また、図３には、選択トランジスタＳＴ１１が示される。
メモリセルアレイ２１０は、抵抗変化層３０、中間層４０、絶縁体５０、多結晶シリコン層５２、層間絶縁層５４、ドレイン電極６０（第４の導電層）、ソース電極６２（第３の導電層）、半導体層６４、ゲート電極６６、ゲート絶縁層６８を有する。半導体層６４は、チャネル領域６４ａ、ソース領域６４ｂ、ドレイン領域６４ｃからなる。ドレイン電極６０、ソース電極６２、半導体層６４、ゲート電極６６、ゲート絶縁層６８が選択トランジスタＳＴ１１を構成する。
ワード線ＷＬ１１はｘ方向（第１の方向）に伸長する。ワード線ＷＬ１１は、例えば金属である。ワード線ＷＬは、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。
ビット線ＢＬ１１はｚ方向（第２の方向）に伸長する。ビット線ＢＬ１１は、例えば金属である。ビット線ＢＬ１１は、例えば、例えば、窒化チタン（ＴｉＮ）、又は、タングステン（Ｗ）である。
ビット線ＢＬ１１はソース電極６２に電気的に接続される。ビット線ＢＬ１１はソース電極６２に接する。
ワード線ＷＬ１１、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２のそれぞれは、層間絶縁層５４によって電気的に分離される。層間絶縁層５４は、例えば、酸化シリコンである。
抵抗変化層３０は、ワード線ＷＬ１１とビット線ＢＬ１１との間に設けられる。抵抗変化層３０は、高抵抗層３１（第１の層）、低抵抗層３２（第２の層）、反応抑制層３３を備える。
抵抗変化層３０は、ワード線ＷＬ１１からビット線ＢＬ１１に向けて、高抵抗層３１、反応抑制層３３、低抵抗層３２の順に配置される。抵抗変化層３０のｙ方向（第３の方向）の厚さは、例えば、５ｎｍ以上２５ｎｍ以下である。ｙ方向（第３の方向）は、ｘ方向（第１の方向）及びｚ方向（第２の方向）に直交する。
高抵抗層３１は、半導体、又は、第１の金属酸化物を含む。高抵抗層３１は、例えば、アモルファスの半導体、又は、アモルファスの金属酸化物である。
高抵抗層３１は、例えば、半導体である。高抵抗層３１は、例えば、シリコン、ゲルマニウム、スズ、又は、シリコンジャーマナイドである。高抵抗層３１は、例えば、アモルファスシリコン、アモルファスゲルマニウム、アモルファスシリコンジャーマナイドである。
高抵抗層３１は、例えば、第１の金属酸化物である。第１の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、及び、ニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの金属元素を含む。高抵抗層３１は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化タンタル、酸化ニオブ、又は、これらの化合物である。
高抵抗層３１の膜厚は、例えば、１ｎｍ以上１０ｎｍ以下である。
低抵抗層３２は、高抵抗層３１とビット線ＢＬ１１との間に設けられる。
低抵抗層３２は、第２の金属酸化物を含む。第２の金属酸化物は、例えば、チタン（Ｔｉ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、及び、タングステン（Ｗ）から成る群から選ばれる少なくとも一つの金属元素を含む。低抵抗層３２は、例えば、酸化チタン、酸化ニオブ、酸化タンタル、又は、酸化タングステンである。例えば、第２の金属酸化物は第１の金属酸化物と異なる。
低抵抗層３２は、高抵抗層３１よりも抵抗率が低い。低抵抗層３２の少なくとも一部は結晶質である。低抵抗層３２は、例えば、多結晶である。低抵抗層３２の第２の金属酸化物は結晶化することにより抵抗率が低下する。低抵抗層３２の金属酸化物の結晶化割合は、高抵抗層３１の第１の金属酸化物の結晶化割合よりも高い。金属酸化物の結晶化割合は、例えば、ＴＥＭにより測定することが可能である。
低抵抗層３２の膜厚は、例えば、３ｎｍ以上１５ｎｍ以下である。
低抵抗層３２は、第１の端部Ｅ１と第２の端部Ｅ２を有する。第２の端部Ｅ２は第１の端部Ｅ１よりもソース電極６２から離間している。言い換えれば、第１の端部Ｅ１は第２の端部Ｅ２よりも選択トランジスタＳＴ１１に近い側にある。
反応抑制層３３は、高抵抗層３１と低抵抗層３２との間に設けられる。反応抑制層３３は、アモルファスである。反応抑制層３３は、例えば、酸化物、窒化物、又は、酸窒化物である。
反応抑制層３３は、例えば、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、及び、ゲルマニウム（Ｇｅ）から成る群から選ばれる少なくとも一つの元素を含む酸化物、窒化物、又は、酸窒化物である。反応抑制層３３は、例えば、酸化アルミニウム、酸化シリコン、酸化ゲルマニウム、窒化アルミニウム、窒化シリコン、窒化ゲルマニウム、酸窒化アルミニウム、酸窒化シリコン、又は、酸窒化ゲルマニウムである。
反応抑制層３３は、例えば、高抵抗層３１及び低抵抗層３２と異なる組成を有する。反応抑制層３３は、高抵抗層３１と低抵抗層３２とが反応することを抑制する機能を備える。
反応抑制層３３のｙ方向の厚さは、例えば、０．２ｎｍ以上１ｎｍ以下である。
中間層４０は、抵抗変化層３０とビット線ＢＬ１１との間に設けられる。中間層４０は、低抵抗層３２とビット線ＢＬ１１との間に設けられる。中間層４０の抵抗率は低抵抗層３２の抵抗率よりも高い。中間層４０は、アモルファスである。中間層４０は、例えば、酸化物、窒化物、又は、酸窒化物である。
中間層４０は、例えば、第３の金属酸化物を含む。第３の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、及び、ニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの金属元素を含む。中間層４０は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化タンタル、又は、酸化ニオブである。
中間層４０は、例えば、シリコン（Ｓｉ）、及び、ゲルマニウム（Ｇｅ）から成る群から選ばれる少なくとも一つの元素を含む酸化物、窒化物、又は、酸窒化物である。中間層４０は、例えば、酸化シリコン、酸化ゲルマニウム、窒化シリコン、窒化ゲルマニウム、酸窒化シリコン、又は、酸窒化ゲルマニウムである。
中間層４０は、例えば、シリコン（Ｓｉ）、及び、金属元素を含む金属酸化物、金属酸窒化物である。中間層４０は、例えば、ケイ酸アルミニウム、ケイ酸ハフニウム、窒素添加ケイ酸アルミニウム、又は、窒素添加ケイ酸ハフニウムである。
中間層４０は、例えば、金属窒化物、又は、金属酸窒化物である。中間層４０は、例えば、窒化アルミニウム、窒化ハフニウム、酸窒化アルミニウム、又は、酸窒化ハフニウムである。
中間層４０は、例えば、高抵抗層３１及び低抵抗層３２と異なる組成を有する。中間層４０は、低抵抗層３２とビット線１１との間の原子の拡散を抑制する機能を有する。
中間層４０のｙ方向の厚さは、例えば、０．２ｎｍ以上３ｎｍ以下である。
抵抗変化層３０に電圧を印加し電流を流すことで、抵抗変化層３０が高抵抗状態から低抵抗状態へ、あるいは、低抵抗状態から高抵抗状態へと変化する。高抵抗状態から低抵抗状態への変化は、例えば、セット動作と称される。低抵抗状態から高抵抗状態への変化は、例えば、リセット動作と称される。高抵抗状態から低抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はセット電圧、低抵抗状態から高抵抗状態へ変化させる際に抵抗変化層３０に印加される電圧はリセット電圧と称される。
抵抗変化層３０への電圧の印加により、低抵抗層３２の中の酸素欠損量（酸素空孔量）又は酸素欠損分布が変化する。低抵抗層３２の中の酸素欠損量又は酸素欠損分布の変化に伴い抵抗変化層３０の導電性が変化する。低抵抗層３２は、いわゆる、空孔変調伝導性酸化物（Ｖａｃａｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）である。
例えば、高抵抗状態をデータ“０”、低抵抗状態をデータ“１”と定義する。メモリセルＭＣは“０”と“１”の１ビットデータを記憶することが可能となる。
絶縁体５０は、低抵抗層３２の第１の端部Ｅ１とビット線ＢＬ１１との間に設けられる。絶縁体５０は、低抵抗層３２よりも抵抗率が高い。絶縁体５０は、低抵抗層３２、ビット線ＢＬ１１、及び、中間層４０に接する。
絶縁体５０は、例えば、酸化物、窒化物、又は、酸窒化物である。
絶縁体５０は、例えば、シリコン（Ｓｉ）、及び、ゲルマニウム（Ｇｅ）から成る群から選ばれる少なくとも一つの元素を含む酸化物、窒化物、又は、酸窒化物である。絶縁体５０は、例えば、酸化シリコン、酸化ゲルマニウム、窒化シリコン、窒化ゲルマニウム、酸窒化シリコン、又は、酸窒化ゲルマニウムである。
絶縁体５０は、例えば、第４の金属酸化物を含む。第４の金属酸化物は、例えば、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、ランタン（Ｌａ）、及び、ニオブ（Ｎｂ）から成る群から選ばれる少なくとも一つの金属元素を含む。絶縁体５０は、例えば、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化ランタン、酸化タンタル、又は、酸化ニオブである。
絶縁体５０は、例えば、シリコン（Ｓｉ）、及び、金属元素を含む金属酸化物、金属酸窒化物である。絶縁体５０は、例えば、ケイ酸アルミニウム、ケイ酸ハフニウム、窒素添加ケイ酸アルミニウム、又は、窒素添加ケイ酸ハフニウムである。
絶縁体５０は、例えば、金属窒化物、又は、金属酸窒化物である。絶縁体５０は、例えば、窒化アルミニウム、窒化ハフニウム、酸窒化アルミニウム、又は、酸窒化ハフニウムである。
絶縁体５０は、例えば、低抵抗層３２及び中間層４０と異なる組成を有する。絶縁体５０は、低抵抗層３２の第１の端部Ｅ１とビット線ＢＬ１１との間に流れるリーク電流を抑制する機能を有する。
例えば、低抵抗層３２が酸化チタンの場合、絶縁体５０は、酸化チタンよりも抵抗率の高い酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、又は、窒化アルミニウムである。また、中間層４０が酸化アルミニウムの場合、絶縁体５０は、例えば、酸化アルミニウムよりも抵抗率の高い、酸化シリコンである。
多結晶シリコン層５２は、ビット線ＢＬ１１の間に挟まれて設けられる。多結晶シリコン層５２に代えてタングステン層を用いることも可能である。
半導体層６４は、ドレイン電極６０とソース電極６２の間に設けられる。半導体層６４は、チャネル領域６４ａ、ソース領域６４ｂ、ドレイン領域６４ｃからなる。半導体層６４は、例えば、多結晶シリコンである。
チャネル領域６４ａは、例えば、導電性不純物としてｐ型不純物を含むｐ型半導体である。ｐ型不純物は、例えば、ボロン（Ｂ）である。チャネル領域６４ａは、真性半導体であっても構わない。ソース領域６４ｂ、ドレイン領域６４ｃは、例えば、導電性不純物としてｎ型不純物を含むｎ型半導体である。ｎ型不純物は、例えば、リン（Ｐ）、ヒ素（Ａｓ）である。
ドレイン電極６０は、抵抗変化型メモリ１００のグローバルビット線ＧＢＬである。
ドレイン電極６０は、例えば、金属又は金属半導体化合物である。ドレイン電極６０は、例えば、窒化チタン（ＴｉＮ）とタングステン（Ｗ）との積層構造である。例えば、タングステン（Ｗ）と半導体層６４との間に窒化チタン（ＴｉＮ）が設けられる。
ソース電極６２は、ビット線ＢＬ１１に電気的に接続される。ソース電極６２は、例えば、金属又は金属半導体化合物である。ソース電極６２は、例えば、窒化チタン（ＴｉＮ）とタングステン（Ｗ）との積層構造である。例えば、タングステン（Ｗ）と半導体層６４との間に窒化チタン（ＴｉＮ）が設けられる。
ゲート電極６６は、例えば、金属、金属半導体化合物、又は、半導体である。ゲート電極６６は、例えば、窒化チタン（ＴｉＮ）である。
ゲート絶縁層６８は、ゲート電極６６と半導体層６４の側面との間に設けられる。ゲート絶縁層６８は、半導体層６４に接して設けられる。
ゲート絶縁層６８は、酸化物又は酸窒化物である。ゲート絶縁層６８は、例えば、酸化シリコン、酸窒化シリコン、酸化ハフニウム、ケイ酸ハフニウム、及び、窒素添加ケイ酸ハフニウムから成る群から選ばれる少なくとも一つの物質を含む。
次に、第１の実施形態の記憶装置の製造方法の一例について説明する。図４〜図１０は、第１の実施形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図である。
最初に、公知のプロセス技術により、選択トランジスタＳＴ１１を構成するドレイン電極６０、ソース電極６２、半導体層６４、ゲート電極６６、ゲート絶縁層６８を形成する。次に、公知のプロセス技術により、ワード線ＷＬ１１、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、及び、層間絶縁層５４を形成する。
次に、ワード線ＷＬ１１、ワード線ＷＬ１２、ワード線ＷＬ２１、ワード線ＷＬ２２、及び、層間絶縁層５４に設けられた溝７０内に、例えば、ＡＬＤ法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法）又はＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）を用いて、高抵抗層３１、反応抑制層３３、低抵抗層３２、中間層４０を形成する（図４）。
次に、例えば、異方性のドライエッチング法により、溝７０底部の中間層４０、低抵抗層３２、反応抑制層３３、高抵抗層３１を除去する（図５）。
次に、例えば、等方性のドライエッチング、又は、ウェットエッチングにより、溝７０底部の低抵抗層３２の一部を除去する（図６）。低抵抗層３２は、中間層４０に対して選択的に除去する。
次に、溝７０内に、例えば、ＡＬＤ法又はＣＶＤ法を用いて、絶縁膜７２を形成する（図７）。
次に、例えば、等方性のドライエッチング、又は、ウェットエッチングにより、絶縁膜７２の一部を除去し、絶縁体５０を形成する（図８）。
次に、例えば、異方性のドライエッチング法により、溝７０底部の層間絶縁層５４を除去し、ソース電極６２を露出させる（図９）。
次に、溝７０内に、例えば、ＡＬＤ法又はＣＶＤ法を用いて、ビット線ＢＬ１１の材料膜と多結晶シリコン膜を堆積する。その後、ビット線ＢＬ１１の材料膜と多結晶シリコン膜を、例えば、ＣＭＰ法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ法）により研磨し、ビット線ＢＬ１１と多結晶シリコン層５２を形成する（図１０）。
上記の製造方法により、図３に示す第１の実施形態の抵抗変化型メモリ１００が製造される。
次に、本実施形態の記憶装置の作用及び効果について説明する。
酸素欠損量の変化又は酸素欠損分布の変化を用いて抵抗変化層３０の導電性を変化させる抵抗変化型メモリでは、セット動作とリセット動作の繰り返しによりメモリセルＭＣの特性が劣化する場合がある。具体的には、例えば、高抵抗状態と低抵抗状態の抵抗比が小さくなる。高抵抗状態と低抵抗状態の抵抗比が小さくなると、メモリセルＭＣからのデータ読み出しマージンが低下し問題となる。
データ読み出しマージンの低下を補償するために、例えば、セット電圧、又は、リセット電圧を、セット動作とリセット動作の繰り返し回数に応じて高くする方法がある。しかし、セット電圧、又は、リセット電圧が高くなりすぎると抵抗変化層３０の絶縁破壊が生じ、メモリセルＭＣが動作しなくなる。
したがって、メモリセルＭＣの特性の劣化を抑制し、抵抗変化型メモリの信頼性を向上することが要求される。
第１の実施形態の抵抗変化型メモリ１００では、抵抗変化層３０の低抵抗層３２とビット線ＢＬ１１との間に中間層４０を設ける。中間層４０を設けることで、メモリセルＭＣの特性の劣化が抑制される。
中間層４０を設けることにより、メモリセルＭＣの特性の劣化が抑制されるのは、以下の理由によると考えられる。中間層４０が無い場合、セット動作とリセット動作を繰り返すことにより、ビット線ＢＬ１１の構成原子が、低抵抗層３２の結晶粒界（グレインバウンダリー）を通って、低抵抗層３２や高抵抗層３１に拡散する。例えば、ビット線ＢＬ１１が窒化チタンの場合、窒化チタンの構成原子であるチタンや窒素が、低抵抗層３２や高抵抗層３１に拡散する。ビット線ＢＬ１１の構成原子の低抵抗層３２や高抵抗層３１への拡散が、メモリセルＭＣの特性の劣化の一つの要因であると考えられる。
中間層４０は、結晶粒界の存在しないアモルファスである。中間層４０を設けることにより、ビット線ＢＬ１１の構成原子が、低抵抗層３２や高抵抗層３１に拡散することが防止できる。したがって、中間層４０を設けることにより、メモリセルＭＣの特性の劣化が抑制される。よって、抵抗変化型メモリの信頼性が向上する。
図１１は、比較形態の記憶装置の製造方法において、製造途中の記憶装置を示す模式断面図である。比較形態の記憶装置の製造方法は、絶縁体５０を形成するプロセスがない点で、第１の実施形態の製造方法と異なっている。
第１の実施形態の図５の構造と同様の構造を形成した後、例えば、異方性のドライエッチング法により、溝７０底部の層間絶縁層５４を除去し、ソース電極６２を露出させる（図１１）。
次に、溝７０内に、例えば、ＡＬＤ法又はＣＶＤ法を用いて、ビット線ＢＬ１１の材料膜と多結晶シリコン膜を堆積する。その後、ビット線ＢＬ１１の材料膜と多結晶シリコン膜を、例えば、ＣＭＰ法により研磨し、ビット線ＢＬ１１と多結晶シリコン層５２を形成する。
図１２は、比較形態の記憶装置のメモリセルアレイの模式断面図である。上記の製造方法により、図１２に示す比較形態の抵抗変化型メモリが製造される。比較形態の抵抗変化型メモリの場合、絶縁体５０が存在しないため、低抵抗層３２とビット線ＢＬ１１とが、直接接する接触箇所（図１２中のＡ）が存在する。
図１３は、比較形態の記憶装置の問題点の説明図である。
例えば、ワード線ＷＬ２１とビット線ＢＬ１１との間に電圧を印加した場合、すなわち、ワード線ＷＬ２１とソース電極６２との間に電圧を印加した場合を考える。この場合、本来は実線矢印で示した電流パスで電流が流れる。
しかし、低抵抗層３２とビット線ＢＬ１１とが直接接する接触箇所（図１３中のＡ）が存在すると、この接触箇所を経由する点線矢印で示したリーク電流パスで電流が流れる。このため、メモリセルＭＣの誤書き込みや誤読み出し等の誤動作が生ずるおそれがある。上記リーク電流パスが生じるのは、低抵抗層３２の抵抗率が中間層４０の抵抗率よりも低いことに起因する。
第１の実施形態の抵抗変化型メモリ１００では、絶縁体５０が、低抵抗層３２の第１の端部Ｅ１とビット線ＢＬ１１との間に設けられる。このため、低抵抗層３２は、ビット線ＢＬ１１と直接接しない。絶縁体５０は、低抵抗層３２よりも抵抗率が高い。したがって、上記リーク電流パスが生じることが抑制される。よって、メモリセルＭＣの誤動作が抑制される。
リーク電流パスが生じることを抑制する観点から、絶縁体５０の抵抗率は中間層４０の抵抗率よりも高いことが好ましい。また、リーク電流パスが生じることを抑制する観点から、絶縁体５０のｙ方向（第３の方向）の厚さは、中間層４０のｙ方向の厚さよりも厚いことが好ましい。
リーク電流パスが生じることを抑制する観点及び、製造の容易性の観点から、絶縁体５０は酸化シリコン、窒化シリコン、又は、酸窒化シリコンであることが好ましい。
以上、第１の実施形態の記憶装置によれば、ワード線ＷＬとビット線ＢＬとの間にリーク電流パスが生じることが抑制される。よって、メモリセルＭＣの誤動作の抑制が可能な記憶装置が実現できる。
（第２の実施形態）
第２の実施形態の記憶装置は、絶縁体５０がボイド（空洞）を含むこと以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図１４は、第２の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。
第２の実施形態の抵抗変化型メモリでは、絶縁体５０がボイド５０ａを含む。ボイド５０ａの抵抗率は、低抵抗層３２の抵抗率よりも高い。
なお、絶縁体５０がすべてボイドであっても構わない。
第２の実施形態の記憶装置によれば、第１の実施形態の記憶装置同様、メモリセルＭＣの誤動作の抑制が可能な記憶装置が実現できる。
（第３の実施形態）
第３の実施形態の記憶装置は、高抵抗層がワード線ＷＬ間で分断されていること以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については記述を省略する。
図１５は、第３の実施形態の記憶装置のメモリセルアレイ２１０の模式断面図である。
第３の実施形態の抵抗変化型メモリでは、高抵抗層３１がワード線ＷＬ間で分断されている。例えば、ワード線ＷＬ１１とワード線ＷＬ２１との間には、高抵抗層３１が存在しない。
なお、反応抑制層３３がワード線ＷＬ間で分断されていても構わない。
第３の実施形態の記憶装置によれば、第１の実施形態の記憶装置同様、メモリセルＭＣの誤動作の抑制が可能な記憶装置が実現できる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３０ 抵抗変化層
３１ 高抵抗層（第１の層）
３２ 低抵抗層（第２の層）
３３ 反応抑制層
４０ 中間層
５０ 絶縁体
６０ ドレイン電極（第４の導電層）
６２ ソース電極（第３の導電層）
６４ 半導体層
６４ａ チャネル領域
６４ｂ ソース領域
６４ｃ ドレイン領域
６６ ゲート電極
６８ ゲート絶縁層
１００ 抵抗変化型メモリ（記憶装置）
ＷＬ１１ ワード線（第１の導電層）
ＢＬ１１ ビット線（第２の導電層）

Claims (5)

  1. 第１の方向に伸長する第１の導電層と、
    前記第１の方向と交差する第２の方向に伸長する第２の導電層と、
    前記第２の導電層に電気的に接続される第３の導電層と、
    半導体、又は、第１の金属酸化物を含む第１の層と、前記第１の層と前記第２の導電層との間に位置し第２の金属酸化物を含む第２の層とを有し、前記第２の層が第１の端部と前記第１の端部よりも前記第３の導電層から離間した第２の端部を有し、前記第１の導電層と前記第２の導電層との間に設けられた抵抗変化層と、
    前記抵抗変化層と前記第２の導電層との間に設けられ、前記第２の層よりも抵抗率の高い中間層と、
    前記第１の端部と前記第２の導電層との間に設けられ、前記第２の層よりも抵抗率の高い絶縁体と、
    を備える記憶装置。
  2. 前記絶縁体は前記中間層よりも抵抗率が高い請求項１記載の記憶装置。
  3. 前記絶縁体は前記第２の層及び前記第２の導電層と接する請求項１又は請求項２記載の記憶装置。
  4. 前記絶縁体の前記第１の方向及び前記第２の方向に直交する第３の方向の厚さは、前記中間層の前記第３の方向の厚さよりも厚い請求項１ないし請求項３いずれか一項記載の記憶装置。
  5. 第４の導電層と、
    前記第４の導電層と前記第３の導電層との間に設けられた半導体層と、
    ゲート電極と、
    前記ゲート電極と前記半導体層との間に設けられたゲート絶縁層と、
    を更に備える請求項１ないし請求項４いずれか一項記載の記憶装置。
JP2017178417A 2017-09-15 2017-09-15 記憶装置 Pending JP2019054173A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017178417A JP2019054173A (ja) 2017-09-15 2017-09-15 記憶装置
US15/909,535 US20190088318A1 (en) 2017-09-15 2018-03-01 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017178417A JP2019054173A (ja) 2017-09-15 2017-09-15 記憶装置

Publications (1)

Publication Number Publication Date
JP2019054173A true JP2019054173A (ja) 2019-04-04

Family

ID=65720548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017178417A Pending JP2019054173A (ja) 2017-09-15 2017-09-15 記憶装置

Country Status (2)

Country Link
US (1) US20190088318A1 (ja)
JP (1) JP2019054173A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022074076A (ja) * 2020-10-30 2022-05-17 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 プラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102658258B1 (ko) * 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN112635661B (zh) 2019-10-09 2023-08-01 联华电子股份有限公司 多位可变电阻式存储器单元及其形成方法
KR20210083934A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 가변 저항 메모리 소자
KR20210107304A (ko) 2020-02-24 2021-09-01 삼성전자주식회사 수직형 가변 저항 메모리 장치 및 수직형 가변 저항 메모리 장치의 동작 방법
KR20220130299A (ko) 2021-03-17 2022-09-27 삼성전자주식회사 가변 저항 메모리 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022074076A (ja) * 2020-10-30 2022-05-17 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 プラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその方法
JP7263484B2 (ja) 2020-10-30 2023-04-24 台湾ナノカーボンテクノロジー股▲ふん▼有限公司 プラズマ支援原子層堆積技術を用いて製造された半導体デバイス及びその方法

Also Published As

Publication number Publication date
US20190088318A1 (en) 2019-03-21

Similar Documents

Publication Publication Date Title
JP2019054173A (ja) 記憶装置
US10446749B1 (en) Memory device
KR102370620B1 (ko) 반도체 메모리 장치 및 도전체 구조물
JP2021153082A (ja) 半導体装置及び半導体記憶装置
JP2018006557A (ja) 記憶装置
JP2020155643A (ja) 記憶装置
JP2019169577A (ja) 半導体記憶装置
JP2018160547A (ja) 記憶装置
US9379165B2 (en) Semiconductor memory device
US20240057342A1 (en) Semiconductor device
TW202213720A (zh) 半導體裝置及半導體記憶裝置
US10347650B1 (en) Semiconductor memory device
US10158067B2 (en) Memory device
US20220406809A1 (en) Semiconductor memory device
JP2018163971A (ja) 記憶装置
US10332935B2 (en) Storage apparatus
JP2019169489A (ja) 記憶装置及びその製造方法
US20240114700A1 (en) Semiconductor device
JP2020047743A (ja) 記憶装置
US20230354605A1 (en) Semiconductor memory device
TWI811922B (zh) 半導體記憶裝置
JP2019169571A (ja) 記憶装置
JP2019054208A (ja) 記憶装置
JP2019057571A (ja) 記憶装置
US20230422482A1 (en) Semiconductor device and semiconductor memory device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180911