CN112635661B - 多位可变电阻式存储器单元及其形成方法 - Google Patents
多位可变电阻式存储器单元及其形成方法 Download PDFInfo
- Publication number
- CN112635661B CN112635661B CN201910953647.9A CN201910953647A CN112635661B CN 112635661 B CN112635661 B CN 112635661B CN 201910953647 A CN201910953647 A CN 201910953647A CN 112635661 B CN112635661 B CN 112635661B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- variable resistance
- bottom electrode
- layer
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000008569 process Effects 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000007772 electrode material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- UJMWVICAENGCRF-UHFFFAOYSA-N oxygen difluoride Chemical compound FOF UJMWVICAENGCRF-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 155
- 239000011229 interlayer Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- QEQWDEBBDASYQQ-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[O--].[Sr++].[Ta+5].[Bi+3] Chemical compound [O--].[O--].[O--].[O--].[O--].[Sr++].[Ta+5].[Bi+3] QEQWDEBBDASYQQ-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种多位可变电阻式存储器单元及其形成方法，其中该多位可变电阻式存储器单元包含多个底电极、多个介电层、一顶电极以及一可变电阻层。底电极以及介电层构成交错堆叠的材料层，各底电极夹置于介电层之间，以及一通孔穿过交错堆叠的材料层。顶电极设置于通孔中。可变电阻层设置于通孔的一侧壁上以及位于顶电极以及交错堆叠的材料层之间，因而顶电极、可变电阻层以及底电极构成一多位可变电阻式存储器单元。
Description
技术领域
本发明涉及一种可变电阻式存储器单元及其形成方法，且特别是涉及一种多位可变电阻式存储器单元及其形成方法。
背景技术
存储器分为挥发性和非挥发性两大类。当今，挥发性存储器最重要的两类是静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)；非挥发性存储器的种类很多，市场占比最大的是快闪存储器(FLASH)，其他的还有硅-氧化物-氮化物-氧化物-硅(SONOS)、铁电随机存取存储器(FRAM)、相变化随机存取存储器(PRAM)、磁阻式随存取存储器(MRAM)和可变电阻式随机存取存储器(RRAM)等。此外，SRAM、DRAM、FLASH、SONOS和FRAM这五种是基于电荷的存储器，这类存储器本质上是通过电容的充放电实现；而PRAM、MRAM和RRAM则是基于电阻的转变实现。
在半导体制作工艺的电路中，最基本的可变电阻式存储器是由上下两层金属电极以及中间一层过渡金属氧化物(Transition metal oxide,TMO)所组成，主要的操作原理是利用过渡金属氧化物的阻值，会随着所加偏压改变而产生不同的阻值，而如何办别内部存储的值，则由内部的阻值高低来做分别。
发明内容
本发明提出一种多位可变电阻式存储器单元及其形成方法，其以交错堆叠的底电极以及介电层形成一多位可变电阻式存储器单元。此多位可变电阻式存储器单元具有垂直分布的位，能节省空间并简化制作工艺。
本发明提供一种多位可变电阻式存储器单元，包含多个底电极、多个介电层、一顶电极以及一可变电阻层。底电极以及介电层构成交错堆叠的材料层，各底电极夹置于介电层之间，以及一通孔穿过交错堆叠的材料层。顶电极设置于通孔中。可变电阻层设置于通孔的一侧壁上以及位于顶电极以及交错堆叠的材料层之间，因而顶电极、可变电阻层以及底电极构成一多位可变电阻式存储器单元。
本发明提供一种形成多位可变电阻式存储器单元的方法，包含下述步骤。首先，依序形成一第一介电层、一第一底电极、一第二介电层、一第二底电极、一第三介电层、一第三底电极以及一第四介电层于一层上。接着，进行一第一蚀刻制作工艺，图案化第四介电层、第三底电极、第三介电层、第二底电极、第二介电层、第一底电极以及第一介电层，以形成一通孔于第一介电层、第一底电极、第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层中。接续，形成一可变电阻层顺应覆盖通孔的一侧壁以及填入一顶电极于通孔中，因而形成一多位可变电阻式存储器单元。
基于上述，本发明提出一种多位可变电阻式存储器单元及其形成方法，其依序形成一第一介电层、一第一底电极、一第二介电层、一第二底电极、一第三介电层、一第三底电极以及一第四介电层于一层上；进行一第一蚀刻制作工艺，图案化第四介电层、第三底电极、第三介电层、第二底电极、第二介电层、第一底电极以及第一介电层，以形成一通孔于第一介电层、第一底电极、第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层中；以及形成一可变电阻层顺应覆盖通孔的一侧壁以及填入一顶电极于通孔中，因而形成一多位可变电阻式存储器单元。
附图说明
图1为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图2为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图3为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图4为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图5为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图6为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图7为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图8为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图9为本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图；
图10为本发明另一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图。
主要元件符号说明
10：绝缘结构
110：基底
120：栅极
122：栅极介电层
124：栅极电极
132：源极
134：漏极
140：层间介电层
152、152a：第一介电层
153、153a：第一底电极
154、154a：第二介电层
155、155a：第二底电极
156、156a：第三介电层
157、157a：第三底电极
158、158a：第四介电层
162、162a：可变电阻层
162’：可变电阻材料层
172、172’、172a、C11、C21、C31：阻障层
174、174a：顶电极
174’、C12、C22、C32：顶电极材料
A：第一区
B：第二区
C：接触插塞
C1：第一接触通孔
C2：第二接触通孔
C3：第三接触通孔
D：突出部分
M：金属内连线结构
P1：第一蚀刻制作工艺
P2：第二蚀刻制作工艺
S0、S1、S2、S3、S4、S5：侧壁
T：晶体管
U：多位可变电阻式存储器单元
U1：位
V、V0：通孔
V1：第一接触孔
V2：第二接触孔
V3：第三接触孔
具体实施方式
图1～图9绘示本发明一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图。如图1所示，提供一基底110。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底，但本发明不以此为限。本实施例仅绘示一可变电阻式存储器区，而可变电阻式存储器区则包含可变电阻式存储器单元位于其中，但本实施例也可同时形成例如逻辑区以及对准标志区等其他未绘示的区域。形成一绝缘结构10于基底110中，以电性绝缘各晶体管。绝缘结构10例如为一浅沟隔离(shallow trenchisolation,STI)结构，其例如以一浅沟隔离制作工艺形成，详细形成方法为本领域所熟知故不再赘述，但本发明不以此为限。
形成一栅极120于基底110上。栅极120可由下而上包含一栅极介电层122以及一栅极电极124。栅极介电层122可例如为一氧化层或者一高介电常数介电层等。高介电常数介电层可选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化铝(aluminumoxide，Al2O3)、氧化镧(lanthanum oxide，La2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化钇(yttrium oxide，Y2O3)、氧化锆(zirconium oxide，ZrO2)、钛酸锶(strontium titanateoxide，SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide，ZrSiO4)、锆酸铪(hafniumzirconium oxide，HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)与钛酸钡锶(bariumstrontium titanate,BaxSr1-xTiO3,BST)所组成的群组；栅极电极124可例如为一多晶硅栅极或者在后续制作工艺中置换为一金属栅极，但本发明不以此为限。一源极132以及一漏极134位于栅极120两侧的基底110中。因而，形成一晶体管T。
沉积并平坦化形成一层间介电层140全面覆盖栅极120以及基底110。接着，形成接触插塞C于层间介电层140中并直接接触源/漏极130。形成一金属内连线结构M于接触插塞C上。
依序形成一第一介电层152、一第一底电极153、一第二介电层154、一第二底电极155、一第三介电层156、一第三底电极157以及一第四介电层158于层间介电层140上。在本实施例中，将此些材料层形成于层间介电层140上，用以形成多位可变电阻式存储器单元，但在其他实施例中，也可将此些材料层形成于其他层上。
进行一第一蚀刻制作工艺P1，图案化第四介电层158、第三底电极157、第三介电层156、第二底电极155、第二介电层154、第一底电极153以及第一介电层152，以形成一通孔V于第一介电层152、第一底电极153、第二介电层154、第二底电极155、第三介电层156、第三底电极157以及第四介电层158中，且通孔V暴露出金属内连线结构M。第一蚀刻制作工艺P1可例如为一干蚀刻制作工艺，但本发明不以此为限。
如图4～图5所示，形成一可变电阻层162顺应覆盖通孔V的一侧壁S1。如图4所示，沉积一可变电阻材料层162’顺应覆盖通孔V的一底部、侧壁S1以及第四介电层158。接着，移除超出通孔V的可变电阻材料层162’的一部分，以形成可变电阻层162，如图5所示。
接续，图案化第四介电层158、第三底电极157、第三介电层156、第二底电极155以及第二介电层154，以形成一第一接触孔V1、一第二接触孔V2以及一第三接触孔V3，如图6所示。
如图7所示，形成一阻障层172’顺应覆盖通孔V的一底部、可变电阻层162的一侧壁S2、第一接触孔V1的一底部以及一侧壁S3、第二接触孔V2的一底部以及一侧壁S4、第三接触孔V3的一底部以及一侧壁S5以及第四介电层158。填入一顶电极材料174’于通孔V中、第一接触孔V1中、第二接触孔V2中、第三接触孔V3中以及第四介电层158上。
之后，移除超出通孔V、第一接触孔V1、第二接触孔V2及第三接触孔V3的顶电极材料174’的一部分以及阻障层172’的一部分，而形成一多位可变电阻式存储器单元U于通孔V中、一第一接触通孔C1于第一接触孔V1中、一第二接触通孔C2于第二接触孔V2中以及一第三接触通孔C3于第三接触孔V3中，如图8所示。多位可变电阻式存储器单元U电连接晶体管T的漏极134。多位可变电阻式存储器单元U包含一阻障层172围绕一顶电极174。第一接触通孔C1包含一阻障层C11围绕一顶电极材料C12。第二接触通孔C2包含一阻障层C21围绕一顶电极材料C22。第三接触通孔C3包含一阻障层C31围绕一顶电极材料C32。
第一接触通孔C1位于第一接触孔V1中并穿过第二介电层154、第二底电极155、第三介电层156、第三底电极157以及第四介电层158，且第一接触通孔C1直接接触并电连接第一底电极153。第二接触通孔C2位于第二接触孔V2中并穿过第三介电层156、第三底电极157以及第四介电层158，且第二接触通孔C2直接接触并电连接第二底电极155。第三接触通孔C3位于第三接触孔V3中并穿过第四介电层158，且第三接触通孔C3直接接触并电连接第三底电极157。
而后，可再选择性图案化第四介电层158、第三底电极157、第三介电层156、第二底电极155、第二介电层154、第一底电极153以及第一介电层152，暴露出一第一区A但保留一第二区B的第一介电层152、第一底电极153、第二介电层154、第二底电极155、第三介电层156、第三底电极157以及第四介电层158，而形成一第一介电层152a、一第一底电极153a、一第二介电层154a、一第二底电极155a、一第三介电层156a、一第三底电极157a以及一第四介电层158a于层间介电层140上，如图9所示。第一区A可再设置其他元件于层间介电层140上。
以上，本发明同时形成图7的阻障层172’以及顶电极材料174’于通孔V、第一接触孔V1、第二接触孔V2以及第三接触孔V3中。在其他实施例中，多位可变电阻式存储器单元U与第一接触通孔C1、第二接触通孔C2以及第三接触通孔C3可分别形成。
承上，如图9所示，形成多位可变电阻式存储器单元U。多位可变电阻式存储器单元U包含多个底电极(在本实施例中为第一底电极153a、第二底电极155a以及第三底电极157a)以及多个介电层(在本实施例中为第一介电层152a、第二介电层154a、第三介电层156a以及第四介电层158a)。底电极及介电层的个数不限于此。底电极(在本实施例中为第一底电极153a、第二底电极155a以及第三底电极157a)以及介电层(在本实施例中为第一介电层152a、第二介电层154a、第三介电层156a以及第四介电层158a)构成交错堆叠的材料层，各底电极夹置于介电层之间，以及通孔V穿过交错堆叠的材料层。顶电极174设置于通孔V中。可变电阻层162设置于通孔V的侧壁S1上以及位于顶电极174以及交错堆叠的材料层之间，因而顶电极174、可变电阻层162以及底电极153a/155a/157a构成多位可变电阻式存储器单元U。
再者，接触通孔(在本实施例中为第一接触通孔C1、第二接触通孔C2以及第三接触通孔C3)设置于介电层152a/154a/156a/158a中。底电极153a/155a/157a连接至多个接触通孔C1/C2/C3，其中各底电极153a/155a/157a连接至一对应的接触通孔C1/C2/C3，且此些接触通孔C1/C2/C3彼此绝缘。底电极153a/155a/157a作为字线，顶电极174作为一位线，而可变电阻层162分别连接底电极153a/155a/157a以及顶电极174的部分构成多位可变电阻式存储器单元U的多个位U1。此多位可变电阻式存储器单元U具有垂直分布的位U1，俾能节省空间并简化制作工艺。底电极153a/155a/157a可例如为氮化钛或氮化钽等，顶电极174可例如为铜，可变电阻层162则可包含过渡金属氧化物，其中可变电阻层162可包含氧化钽、氧化钛、氧化氟、氧化锆或氧化铝等，但本发明不以此为限。
以下更提出一实施例，如图10所示，绘示本发明另一实施例的形成多位可变电阻式存储器单元的方法的剖面示意图。在进行图3的第一蚀刻制作工艺P1之后，进行一第二蚀刻制作工艺P2，蚀刻一通孔V0的一侧壁S0，因而暴露出第一底电极153a、第二底电极155a以及第三底电极157a的突出部分D，是以一可变电阻层162a以及一阻障层172a顺应覆盖通孔V0的侧壁S0以及突出部分D，而一顶电极174a填入通孔V0中。第二蚀刻制作工艺P2可例如为一湿蚀刻制作工艺，但本发明不以此为限。如此，可使装置更省电。
综上所述，本发明提出一种多位可变电阻式存储器单元及其形成方法，其依序形成一第一介电层、一第一底电极、一第二介电层、一第二底电极、一第三介电层、一第三底电极以及一第四介电层于一层上；进行一第一蚀刻制作工艺，图案化第四介电层、第三底电极、第三介电层、第二底电极、第二介电层、第一底电极以及第一介电层，以形成一通孔于第一介电层、第一底电极、第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层中；以及形成一可变电阻层顺应覆盖通孔的一侧壁以及填入一顶电极于通孔中，因而形成一多位可变电阻式存储器单元。
再者，第一底电极连接至一第一接触通孔且第一接触通孔穿过第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层，第二底电极连接至一第二接触通孔且第二接触通孔穿过第三介电层、第三底电极以及第四介电层，以及第三底电极连接至一第三接触通孔且第三接触通孔穿过第四介电层。底电极作为字线，且顶电极作为一位线，因而可变电阻层分别连接多个底电极以及顶电极的部分构成多位可变电阻式存储器单元的多个位。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (19)
1.一种多位可变电阻式存储器单元，其特征在于，包含：
多个底电极以及多个介电层构成交错堆叠的材料层，各该些底电极夹置于该些介电层之间，以及通孔穿过该些交错堆叠的材料层；
顶电极，设置于该通孔中；以及
可变电阻层，设置于该通孔的侧壁上以及位于该顶电极以及该些交错堆叠的材料层之间，因而该顶电极、该可变电阻层以及该些底电极构成多位可变电阻式存储器单元，
其中该些底电极的突出部分突出自该通孔的该侧壁，且该可变电阻层顺应覆盖该通孔的该侧壁以及该些底电极的该些突出部分。
2.如权利要求1所述的多位可变电阻式存储器单元，其中该些底电极连接至多个接触通孔，其中各该些底电极连接至对应的该些接触通孔，且该些接触通孔彼此绝缘。
3.如权利要求2所述的多位可变电阻式存储器单元，其中该些底电极作为字线，且该顶电极作为位线，因而该可变电阻层分别连接该些底电极以及该顶电极的部分构成该多位可变电阻式存储器单元的多个位。
4.如权利要求2所述的多位可变电阻式存储器单元，其中该些接触通孔设置于该些介电层中。
5.如权利要求4所述的多位可变电阻式存储器单元，其中该些底电极以及该些介电层包含由下而上堆叠的第一介电层、第一底电极、第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层。
6.如权利要求5所述的多位可变电阻式存储器单元，其中该第一底电极连接至第一接触通孔且该第一接触通孔穿过该第二介电层、该第二底电极、该第三介电层、该第三底电极以及该第四介电层，该第二底电极连接至第二接触通孔且该第二接触通孔穿过该第三介电层、该第三底电极以及该第四介电层，以及该第三底电极连接至第三接触通孔且该第三接触通孔穿过该第四介电层。
7.如权利要求1所述的多位可变电阻式存储器单元，其中该些底电极包含氮化钛或氮化钽。
8.如权利要求1所述的多位可变电阻式存储器单元，其中该顶电极包含铜。
9.如权利要求1所述的多位可变电阻式存储器单元，其中该可变电阻层包含过渡金属氧化物。
10.如权利要求9所述的多位可变电阻式存储器单元，其中该可变电阻层包含氧化钽、氧化钛、氧化氟、氧化锆或氧化铝。
11.如权利要求1所述的多位可变电阻式存储器单元，还包含：
晶体管，设置于基底上以及一层中，其中该层位于该些底电极以及该些介电层下方，且该晶体管的漏极电连接该多位可变电阻式存储器单元。
12.一种形成如权利要求1-11中任一项所述的多位可变电阻式存储器单元的方法，包含：
依序形成第一介电层、第一底电极、第二介电层、第二底电极、第三介电层、第三底电极以及第四介电层于一层上；
进行第一蚀刻制作工艺，图案化该第四介电层、该第三底电极、该第三介电层、该第二底电极、该第二介电层、该第一底电极以及该第一介电层，以形成通孔于该第一介电层、该第一底电极、该第二介电层、该第二底电极、该第三介电层、该第三底电极以及该第四介电层中；以及
形成可变电阻层，顺应覆盖该通孔的侧壁以及填入顶电极于该通孔中，因而形成多位可变电阻式存储器单元。
13.如权利要求12所述的形成多位可变电阻式存储器单元的方法，形成该可变电阻层顺应覆盖该通孔的该侧壁以及填入该顶电极于该通孔中的步骤，还包含：
沉积可变电阻材料层，顺应覆盖该通孔的该侧壁以及该第四介电层；
填入顶电极材料于该通孔中以及该第四介电层上；
移除超出该通孔的该顶电极材料的一部分；以及
移除超出该通孔的该可变电阻材料层的一部分。
14.如权利要求12所述的形成多位可变电阻式存储器单元的方法，其中该第一底电极连接至第一接触通孔且该第一接触通孔穿过该第二介电层、该第二底电极、该第三介电层、该第三底电极以及该第四介电层，该第二底电极连接至第二接触通孔且该第二接触通孔穿过该第三介电层、该第三底电极以及该第四介电层，以及该第三底电极连接至第三接触通孔且该第三接触通孔穿过该第四介电层。
15.如权利要求14所述的形成多位可变电阻式存储器单元的方法，其中形成该可变电阻层，填入该顶电极以及形成该第一接触通孔、该第二接触通孔以及该第三接触通孔的步骤，包含：
沉积可变电阻材料层，顺应覆盖该通孔的该侧壁以及该第四介电层；
移除超出该通孔的该可变电阻材料层的一部分，以形成该可变电阻层；
图案化该第四介电层、该第三底电极、该第三介电层、该第二底电极以及该第二介电层，以形成第一接触孔、第二接触孔以及第三接触孔；
形成一阻障层顺应覆盖该可变电阻层的一侧壁、该第一接触孔的一侧壁、该第二接触孔的一侧壁、该第三接触孔的一侧壁以及该第四介电层；
填入顶电极材料于该通孔中、该第一接触孔中、该第二接触孔中、该第三接触孔中以及该第四介电层上；以及
移除超出该通孔、该第一接触孔、该第二接触孔、该第三接触孔的该顶电极材料的一部分以及该阻障层的一部分。
16.如权利要求12所述的形成多位可变电阻式存储器单元的方法，在进行该第一蚀刻制作工艺之后，还包含：
进行第二蚀刻制作工艺，蚀刻该通孔的该侧壁，因而暴露出该第一底电极、该第二底电极以及该第三底电极的突出部分，是以该可变电阻层顺应覆盖该通孔的该侧壁以及该些突出部分。
17.如权利要求16所述的形成多位可变电阻式存储器单元的方法，其中该第一蚀刻制作工艺包含干蚀刻制作工艺，而该第二蚀刻制作工艺包含湿蚀刻制作工艺。
18.如权利要求12所述的形成多位可变电阻式存储器单元的方法，还包含：
在依序形成该第一介电层、该第一底电极、该第二介电层、该第二底电极、该第三介电层、该第三底电极以及该第四介电层于该层上之前，形成晶体管于基底上以及该层中；以及
该晶体管的一漏极电连接该多位可变电阻式存储器单元。
19.如权利要求18所述的形成多位可变电阻式存储器单元的方法，其中该可变电阻层以及该顶电极以位于该层中的接触插塞电连接该晶体管的该漏极。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910953647.9A CN112635661B (zh) | 2019-10-09 | 2019-10-09 | 多位可变电阻式存储器单元及其形成方法 |
| US16/655,262 US11165020B2 (en) | 2019-10-09 | 2019-10-17 | Multi-bit resistive random access memory cell and forming method thereof |
| EP20174583.3A EP3806155A1 (en) | 2019-10-09 | 2020-05-14 | Multi-bit resistive random access memory cell and forming method thereof |
| US17/483,790 US11716912B2 (en) | 2019-10-09 | 2021-09-23 | Method of forming multi-bit resistive random access memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910953647.9A CN112635661B (zh) | 2019-10-09 | 2019-10-09 | 多位可变电阻式存储器单元及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635661A CN112635661A (zh) | 2021-04-09 |
| CN112635661B true CN112635661B (zh) | 2023-08-01 |
Family
ID=70736655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910953647.9A Active CN112635661B (zh) | 2019-10-09 | 2019-10-09 | 多位可变电阻式存储器单元及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11165020B2 (zh) |
| EP (1) | EP3806155A1 (zh) |
| CN (1) | CN112635661B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115835773A (zh) * | 2021-09-15 | 2023-03-21 | 华为技术有限公司 | 三维相变存储结构、其制备方法、相变存储器和电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803533A (zh) * | 2015-11-26 | 2017-06-06 | 华邦电子股份有限公司 | 电阻式随机存取内存及其制造方法 |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319636A (ja) * | 2001-02-19 | 2002-10-31 | Nec Corp | 半導体記憶装置及びその製造方法 |
| DE102004041907B3 (de) | 2004-08-30 | 2006-03-23 | Infineon Technologies Ag | Resistive Speicheranordnung, insbesondere CBRAM-Speicher |
| KR100827661B1 (ko) * | 2006-10-31 | 2008-05-07 | 삼성전자주식회사 | 이중의 하부 전극을 갖는 상변화 기억소자 및 그 제조방법 |
| KR101559868B1 (ko) * | 2008-02-29 | 2015-10-14 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법. |
| KR20100001260A (ko) * | 2008-06-26 | 2010-01-06 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| TWI441367B (zh) * | 2008-10-24 | 2014-06-11 | Ind Tech Res Inst | 多階記憶胞及其製造方法 |
| US8933491B2 (en) * | 2011-03-29 | 2015-01-13 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells |
| CN103022347B (zh) * | 2011-09-27 | 2016-03-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| KR102010335B1 (ko) * | 2012-04-30 | 2019-08-13 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
| JP6009971B2 (ja) | 2012-11-16 | 2016-10-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| TWI534992B (zh) * | 2014-03-28 | 2016-05-21 | 林崇榮 | 具電阻性元件的非揮發性記憶體與晶胞結構及其製作方法 |
| WO2015167468A1 (en) * | 2014-04-29 | 2015-11-05 | Hewlett-Packard Development Company, L.P. | Resistive memory devices with an oxygen-supplying layer |
| TWI572073B (zh) * | 2014-09-22 | 2017-02-21 | 力晶科技股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| US10157962B2 (en) * | 2015-06-01 | 2018-12-18 | Winbond Electronics Corp. | Resistive random access memory |
| CN107154458B (zh) * | 2016-03-04 | 2019-07-26 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其制造方法 |
| CN108878644A (zh) | 2017-05-11 | 2018-11-23 | 上海格易电子有限公司 | 一种nor型阻变存储器及制备方法 |
| JP2019054173A (ja) | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置 |
| US10141503B1 (en) * | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
-
2019
- 2019-10-09 CN CN201910953647.9A patent/CN112635661B/zh active Active
- 2019-10-17 US US16/655,262 patent/US11165020B2/en active Active
-
2020
- 2020-05-14 EP EP20174583.3A patent/EP3806155A1/en active Pending
-
2021
- 2021-09-23 US US17/483,790 patent/US11716912B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803533A (zh) * | 2015-11-26 | 2017-06-06 | 华邦电子股份有限公司 | 电阻式随机存取内存及其制造方法 |
| CN108321293A (zh) * | 2017-01-16 | 2018-07-24 | 联华电子股份有限公司 | 可变电阻式存储器及形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11716912B2 (en) | 2023-08-01 |
| US11165020B2 (en) | 2021-11-02 |
| CN112635661A (zh) | 2021-04-09 |
| US20220013718A1 (en) | 2022-01-13 |
| EP3806155A1 (en) | 2021-04-14 |
| US20210111340A1 (en) | 2021-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6617628B2 (en) | Ferroelectric memory device and method of fabricating the same | |
| KR100487519B1 (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| US20230225114A1 (en) | Semiconductor devices and methods of forming semiconductor devices | |
| US11183500B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| CN109671736B (zh) | 半导体结构及其制作方法 | |
| KR20200037087A (ko) | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 | |
| US10804219B2 (en) | Semiconductor device | |
| US10714480B2 (en) | Method for fabricating contact plug in dynamic random access memory | |
| CN114725065A (zh) | 半导体存储装置 | |
| US11917805B2 (en) | Semiconductor memory device | |
| US6686239B2 (en) | Capacitors of semiconductor devices and methods of fabricating the same | |
| US10937830B2 (en) | Method of fabricating integrated circuit | |
| KR100476936B1 (ko) | 엠아이엠 구조의 커패시터를 갖는 반도체소자 및 그형성방법 | |
| CN112635661B (zh) | 多位可变电阻式存储器单元及其形成方法 | |
| JP2008130615A (ja) | 半導体記憶装置及びその製造方法 | |
| CN219437502U (zh) | 半导体器件 | |
| US20240130110A1 (en) | Semiconductor device | |
| US20240128082A1 (en) | Method of manufacturing semiconductor device | |
| US20230262962A1 (en) | Integrated circuit device | |
| US20240147710A1 (en) | Semiconductor device | |
| US20240215255A1 (en) | Method for fabricating memory device | |
| CN117641892A (zh) | 半导体装置 | |
| KR20240110435A (ko) | 반도체 소자 | |
| CN115084155A (zh) | 用于鳍状场效晶体管的硅氧氮氧硅存储器单元及形成方法 | |
| TW202347732A (zh) | 半導體元件及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |