JP6009971B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP6009971B2 JP6009971B2 JP2013040297A JP2013040297A JP6009971B2 JP 6009971 B2 JP6009971 B2 JP 6009971B2 JP 2013040297 A JP2013040297 A JP 2013040297A JP 2013040297 A JP2013040297 A JP 2013040297A JP 6009971 B2 JP6009971 B2 JP 6009971B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- conductive layer
- conductive
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims description 211
- 239000011229 interlayer Substances 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009751 slip forming Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010408 film Substances 0.000 description 36
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本明細書に記載の実施の形態は、半導体記憶装置及びその製造方法に関する。
近年、半導体記憶装置の高集積化に伴い、これを構成するＬＳＩ素子は益々微細化されている。このＬＳＩ素子の微細化には、単に線幅を細くするだけでなく、回路パターンの寸法精度や位置精度の向上も要請される。
このような課題を克服する技術として、抵抗値を可逆的に変化させる可変抵抗素子をメモリとして利用したＲｅＲＡＭ（Resistive RAM）が提案されている。そして、このＲｅＲＡＭにおいて可変抵抗素子を基板に対して平行に延びるワード線の側壁と基板に対して垂直に延びるビット線の側壁との間に設けるＶＡＬ（Vertical Array Line）構造により、メモリセルアレイの更なる高集積化が可能とされている。
ＶＡＬ構造においては、メモリセルアレイの更なる集積化のため、積層された複数のワード線の間に形成される層間絶縁膜を薄膜化することが求められている。しかし、層間絶縁膜の薄膜化は、メモリセル間に絶縁耐圧の低下させる虞がある。このように、ＶＡＬ構造では、メモリセルアレイの高集積化を図りつつメモリセル間の絶縁耐圧を向上させることが求められている。
以下に説明する実施の形態は、層間絶縁膜を薄膜化することが可能な半導体記憶装置を提供するものである。
以下に説明する実施の形態の半導体記憶装置は、互いに交差する複数の第１配線、及び複数の第２配線、並びに、複数の第１配線及び複数の第２配線の各交差部に配置され可変抵抗素子を含む複数のメモリセルを有するメモリセルアレイを備える。メモリセルアレイは、基板に対して水平な第１方向を長手方向として延び、且つ基板と垂直な方向に積層され前記第１配線として機能する複数の第１導電層を備える。層間絶縁層は、複数の第１導電層の間に設けられる。可変抵抗層は、複数の第１導電層及び層間絶縁層の側面に連続的に形成され且つ可変抵抗素子として機能する。柱状導電層は、可変抵抗層を介して第１導電層及び前記層間絶縁層の側面に設けられ、垂直方向を長手方向として延び且つ第２配線として機能する。第１導電層の側面である第１の側面は、層間絶縁層の側面である第２の側面に比べ、前記柱状導電層側から見て後退している。また、可変抵抗層は、第１の側面及び第２の側面に沿って連続的に形成され、第２の側面において凸形状を有している。別の態様においては、第１導電層の第１の側面に比べ、層間絶縁層の第２の側面が柱状導電層側から見て後退している。そして、可変抵抗層は、第１の側面及び第２の側面に沿って連続的に形成され、第１の側面において凸形状を有している。
次に、添付した図面を参照して本発明の実施の形態を詳細に説明する。
［第１の実施の形態］
図１〜５を参照して、第１の実施の形態に係る半導体記憶装置の全体構成について説明する。図１は、第１の実施の形態に係る半導体記憶装置のブロック図である。図１に示すように、半導体記憶装置は、メモリセルアレイ１１、行デコーダ１２、列デコーダ１３、上位ブロック１４、及び電源１５を有する。
図１〜５を参照して、第１の実施の形態に係る半導体記憶装置の全体構成について説明する。図１は、第１の実施の形態に係る半導体記憶装置のブロック図である。図１に示すように、半導体記憶装置は、メモリセルアレイ１１、行デコーダ１２、列デコーダ１３、上位ブロック１４、及び電源１５を有する。
メモリセルアレイ１１は、互いに交差する複数のワード線ＷＬ、及びビット線ＢＬ、並びに、これらの各交差部に配置されたメモリセルＭＣを有する。メモリセルＭＣは、後述するように、３次元方向にマトリクス状に配列されている。後で詳しく説明するように、複数のビット線ＢＬは基板に垂直な方向（Ｚ方向）に延び、且つ基板に水平な方向（Ｘ方向、Ｙ方向）にマトリクス状に配列される。複数のワード線ＷＬはそれぞれＸ方向を長手方向として延びるように配列され、積層方向に複数のワード線ＷＬが形成されている（図１では、簡略的に１層のワード線ＷＬのみが図示されている）。
行デコーダ１２は、消去動作／書き込み動作／読み出し動作などの各種動作が行われる場合に、与えられた行アドレスに対応するワード線ＷＬを選択する。列デコーダ１３は、各種動作時に、与えられた列アドレスに対応するビット線ＢＬを選択する。
上位ブロック１４は、メモリセルアレイ１１中のアクセス対象となるメモリセルＭＣを選択する。上位ブロック１４は、行デコーダ１２、列デコーダ１３に対して、それぞれ行アドレス、列アドレスを与える。電源１５は、消去動作／書き込み動作／読み出動作等の各種動作に対応した所定の電圧の組み合わせを生成し、行デコーダ１２及び列デコーダ１３に供給する。
次に、図２を参照して、第１の実施の形態に係るメモリセルアレイ１１について詳しく説明する。図２は、メモリセルアレイ１１の回路図である。なお、図２において、Ｘ方向、Ｙ方向及びＺ方向は互いに直交し、Ｘ方向は紙面垂直方向である。また、図２に示す構造は、Ｘ方向に繰り返し設けられている。
メモリセルアレイ１１は、図２に示すように、上述したワード線ＷＬ、ビット線ＢＬ、及びメモリセルＭＣ以外に、選択トランジスタＳＴｒ、グローバルビット線ＧＢＬ、及び選択ゲート線ＳＧを有する。
ワード線ＷＬ１〜ＷＬ４は、図２に示すように、Ｚ方向に沿って積層され、Ｘ方向を長手方向として延びる。ビット線ＢＬは、Ｚ方向を長手方向として延びると共に、Ｘ方向及びＹ方向にマトリクス状に配列される（図２では、Ｘ方向の１層のビット線ＢＬのみが図示されている）。
メモリセルＭＣは、これらワード線ＷＬとビット線ＢＬが交差する箇所に配置される。したがって、メモリセルＭＣは、Ｘ、Ｙ、Ｚ方向に３次元マトリクス状に配列される。
ワード線ＷＬ１〜ＷＬ４は、図２に示すように、Ｚ方向に沿って積層され、Ｘ方向を長手方向として延びる。ビット線ＢＬは、Ｚ方向を長手方向として延びると共に、Ｘ方向及びＹ方向にマトリクス状に配列される（図２では、Ｘ方向の１層のビット線ＢＬのみが図示されている）。
メモリセルＭＣは、これらワード線ＷＬとビット線ＢＬが交差する箇所に配置される。したがって、メモリセルＭＣは、Ｘ、Ｙ、Ｚ方向に３次元マトリクス状に配列される。
メモリセルＭＣは、図２に示すように、可変抵抗素子ＶＲを含む。可変抵抗素子ＶＲは電気的に書き換え可能で抵抗値に基づいてデータを不揮発に記憶する。可変抵抗素子ＶＲは、ある一定以上の電圧をその両端に印加するセット動作によって低抵抗状態（セット状態）となり、ある一定以上の電圧をその両端に印加するリセット動作によって高抵抗状態（リセット状態）となる。また、可変抵抗素子ＶＲは、製造直後においては容易に抵抗状態を変化させず、高抵抗状態にある。そこで、可変抵抗素子ＶＲの両端にセット動作及びリセット動作以上の高電圧を印加するフォーミング動作が実行される。このフォーミング動作により、可変抵抗素子ＶＲ内に局所的に電流が流れ易い領域（フィラメントパス）が形成され、可変抵抗素子ＶＲは容易に抵抗状態を変化させることができ、記憶素子として動作可能な状態となる。
選択トランジスタＳＴｒは、図２に示すように、ビット線ＢＬの一端とグローバルビット線ＧＢＬとの間に設けられる。複数のグローバルビット線ＧＢＬは、Ｙ方向を長手方向として延び、且つＸ方向に所定のピッチをもって配列されている。１本のグローバルビット線ＧＢＬは、Ｙ方向に一列に配列された複数の選択トランジスタＳＴｒの一端に共通接続されている。選択ゲート線ＳＧは、Ｘ方向を長手方向として延びるように形成されている。１本の選択ゲート線ＳＧは、Ｘ方向に一列に配列された複数の選択トランジスタＳＴｒのゲートに共通接続されている。
次に、図３〜図５を参照して、実施の形態に係るメモリセルアレイ１１の積層構造について説明する。図３は、メモリセルアレイ１１の積層構造を示す斜視図である。図４は図３の断面図であり、図５は図３の上面図である。なお、図３及び図５において、層間絶縁層は省略している。また、図３ではワード線ＷＬを簡略化して図示している。
メモリセルアレイ１１は、図３及び図４に示すように、選択トランジスタ層３０及びメモリ層４０を有する。選択トランジスタ層３０は選択トランジスタＳＴｒとして機能し、メモリ層４０はメモリセルＭＣとして機能する。
メモリセルアレイ１１は、図３及び図４に示すように、選択トランジスタ層３０及びメモリ層４０を有する。選択トランジスタ層３０は選択トランジスタＳＴｒとして機能し、メモリ層４０はメモリセルＭＣとして機能する。
選択トランジスタ層３０は、図３及び図４に示すように、導電層３１、層間絶縁層３２、導電層３３、層間絶縁層３４を有する。導電層３１はグローバルビット線ＧＢＬとして機能し、導電層３３は選択ゲート線ＳＧ、及び選択トランジスタＳＴｒのゲートとして機能する。
複数の導電層３１は、それぞれ基板２０に対して水平なＹ方向を長手方向として延びるように形成され、且つ基板２０に対して平行なＸ方向に所定ピッチをもって並ぶように配列されている。層間絶縁層３２は、導電層３１の上面を覆うように形成されている。複数の導電層３３は、Ｘ方向を長手方向として延び、且つＹ方向に所定ピッチをもって並ぶように形成されている。
複数の導電層３１は、それぞれ基板２０に対して水平なＹ方向を長手方向として延びるように形成され、且つ基板２０に対して平行なＸ方向に所定ピッチをもって並ぶように配列されている。層間絶縁層３２は、導電層３１の上面を覆うように形成されている。複数の導電層３３は、Ｘ方向を長手方向として延び、且つＹ方向に所定ピッチをもって並ぶように形成されている。
層間絶縁層３４は、導電層３３の側面及び上面を覆うように形成されている。一例として、導電層３１、及び３３はポリシリコンにより構成される。層間絶縁層３２、３４は酸化シリコン（ＳｉＯ２）により構成される。
また、選択トランジスタ層３０は、図３及び図４に示すように、柱状半導体層３５、及びゲート絶縁層３６を有する。柱状半導体層３５は選択トランジスタＳＴｒのボディ（チャネル）として機能し、ゲート絶縁層３６は選択トランジスタＳＴｒのゲート絶縁膜として機能する。
柱状半導体層３５は、Ｘ及びＹ方向にマトリクス状に配置され、Ｚ方向に柱状に延びる。また、柱状半導体層３５は、導電層３１の上面に接し、ゲート絶縁層３６を介して導電層３３のＹ方向端部の側面に接する。そして、柱状半導体層３５は、積層されたＮ＋型半導体層３５ａ、Ｐ＋型半導体層３５ｂ、及びＮ＋型半導体層３５ｃを有する。
柱状半導体層３５は、Ｘ及びＹ方向にマトリクス状に配置され、Ｚ方向に柱状に延びる。また、柱状半導体層３５は、導電層３１の上面に接し、ゲート絶縁層３６を介して導電層３３のＹ方向端部の側面に接する。そして、柱状半導体層３５は、積層されたＮ＋型半導体層３５ａ、Ｐ＋型半導体層３５ｂ、及びＮ＋型半導体層３５ｃを有する。
Ｎ＋型半導体層３５ａは、図３及び図４に示すように、そのＹ方向端部の側面にて層間絶縁層３２に接する。Ｐ＋型半導体層３５ｂは、そのＹ方向端部の側面にて導電層３３の側面に接する。Ｎ＋型半導体層３５ｃは、そのＹ方向端部の側面にて層間絶縁層３４に接する。Ｎ＋型半導体層３５ａ、３５ｃはＮ＋型の不純物を注入されたポリシリコンにより構成され、Ｐ＋型半導体層３５ｂはＰ＋型の不純物を注入されたポリシリコンにより構成される。ゲート絶縁層３６は例えば酸化シリコン（ＳｉＯ２）により構成される。
メモリ層４０は、図３及び図４に示すように、Ｚ方向に交互に積層された層間絶縁層４１ａ〜４１ｄ、及び導電層４２ａ〜４２ｄを有する。導電層４２ａ〜４２ｄは、ワード線ＷＬ１〜ＷＬ４として機能する。
導電層４２ａ〜４２ｄは、図５に示すように、それぞれＸ方向に対向する一対の櫛歯形状を有する。層間絶縁層４１ａ〜４１ｄは例えば酸化シリコン（ＳｉＯ２）にて構成され、導電層４２ａ〜４２ｄは例えば窒化チタン（ＴｉＮ）のような金属材料、又はポリシリコンにて構成される。
導電層４２ａ〜４２ｄは、図５に示すように、それぞれＸ方向に対向する一対の櫛歯形状を有する。層間絶縁層４１ａ〜４１ｄは例えば酸化シリコン（ＳｉＯ２）にて構成され、導電層４２ａ〜４２ｄは例えば窒化チタン（ＴｉＮ）のような金属材料、又はポリシリコンにて構成される。
また、メモリ層４０は、図３及び図４に示すように、柱状導電層４３、及び可変抵抗膜４５を有する。柱状導電層４３は例えばポリシリコンにより構成される。可変抵抗膜４５は、例えばハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、クロム（Ｃｒ）及びニオブ（Ｎｂ）よりなる群より選択された、少なくともいずれか１つの元素を含む酸化物を主成分とする膜とすることができる。具体的には、ＨｆＯ２、Ａｌ２Ｏ３、ＴｉＯ２、ＮｉＯ、ＷＯ３、Ｔａ２Ｏ５の材料の１つからなる薄膜により可変抵抗膜４５を構成することができる。しかし、可変抵抗膜４５の材料はこれらに限定されるものではなく、その他の電圧の印加等により抵抗値が変化し得る膜に変更することは可能である。例えば、炭素（Ｃ）なども可変抵抗膜４５の材料として採用し得る。なお、可変抵抗膜４５の膜厚は、数ｎｍ程度で十分である。
柱状導電層４３は、Ｘ及びＹ方向にマトリクス状に配置され、柱状半導体層３５の上面に接すると共にＺ方向を長手方向として延びる。柱状導電層４３は前述のビット線ＢＬとして機能する。
本実施の形態では、図４に示すように、導電層４２ａ〜４２ｄのＹ方向の側面が、層間絶縁膜４１ａ〜４１ｄのＹ方向の側面に比べ、柱状導電層４３から見て後退するように形成されている。このため、柱状半導体層４３も、層間絶縁膜４１ａ〜ｄの部分に比べ、導電層４２ａ〜ｄの部分の方がその幅が小さくされている（換言すれば、導電層４２ａ〜ｄと対向する部分において凸部を有している）。本実施の形態は、この構造を有することにより、メモリセルＭＣ間の絶縁耐圧を向上させることが可能である。なお、導電層４２ａ〜４２ｄのＹ方向の側面と、層間絶縁膜４１ａ〜４１ｄのＹ方向の側面との間の距離Ｄｙは、一例として約５ｎｍ程度とされる。また、距離Ｄｙは、導電層４２ａの厚さＴｚの半分よりも小さいのが好適である。
本実施の形態では、図４に示すように、導電層４２ａ〜４２ｄのＹ方向の側面が、層間絶縁膜４１ａ〜４１ｄのＹ方向の側面に比べ、柱状導電層４３から見て後退するように形成されている。このため、柱状半導体層４３も、層間絶縁膜４１ａ〜ｄの部分に比べ、導電層４２ａ〜ｄの部分の方がその幅が小さくされている（換言すれば、導電層４２ａ〜ｄと対向する部分において凸部を有している）。本実施の形態は、この構造を有することにより、メモリセルＭＣ間の絶縁耐圧を向上させることが可能である。なお、導電層４２ａ〜４２ｄのＹ方向の側面と、層間絶縁膜４１ａ〜４１ｄのＹ方向の側面との間の距離Ｄｙは、一例として約５ｎｍ程度とされる。また、距離Ｄｙは、導電層４２ａの厚さＴｚの半分よりも小さいのが好適である。
［製造方法］
次に、図６〜図１２を参照して、第１の実施の形態に係る半導体記憶装置の製造方法について説明する。ここでは、選択トランジスタ層３０の製造方法は省略し、メモリ層４０の製造方法の説明を行う。選択トランジスタ層３０は、周知のフォトリソグラフィ、反応性イオンエッチング（ＲＩＥ）、及び化学気相成長法（ＣＶＤ）等の組み合わせにより製造することができることは、その形状から当業者にとって明らかである。
選択トランジスタ層３０が形成された後、その上面に、酸化シリコン（ＳｉＯ２）とポリシリコン（Ｓｉ）を交互に積層させ、Ｘ方向及びＹ方向に板状に広がる層間絶縁層４１ａ’〜４１ｄ’、導電層４２ａ’〜４２ｄ’を形成する。
次に、図６〜図１２を参照して、第１の実施の形態に係る半導体記憶装置の製造方法について説明する。ここでは、選択トランジスタ層３０の製造方法は省略し、メモリ層４０の製造方法の説明を行う。選択トランジスタ層３０は、周知のフォトリソグラフィ、反応性イオンエッチング（ＲＩＥ）、及び化学気相成長法（ＣＶＤ）等の組み合わせにより製造することができることは、その形状から当業者にとって明らかである。
選択トランジスタ層３０が形成された後、その上面に、酸化シリコン（ＳｉＯ２）とポリシリコン（Ｓｉ）を交互に積層させ、Ｘ方向及びＹ方向に板状に広がる層間絶縁層４１ａ’〜４１ｄ’、導電層４２ａ’〜４２ｄ’を形成する。
続いて、図７に示すように、導電層４２ｄ’の上に絶縁層５１、５２を積層させる。そして、絶縁層５２の上面にエッチングマスク５３を積層する。エッチングマスク５３は、フォトエッチング工程及び反応性イオンエッチングを用いてＹ方向に所定ピッチをもって並びＸ方向を長手方向として延びるように形成される。
続いて、図８に示すように、エッチングマスク５３をマスクとして層間絶縁層４１ａ’〜４１ｄ’及び導電層４２ａ’〜４２ｄ’をエッチングし、トレンチＴ１を形成する。このトレンチＴ１は層間絶縁層４１ａ’〜４１ｄ’及び導電層４２ａ’〜４２ｄ’を貫通して選択トランジスタ層３０の上面まで達する。これにより、選択トランジスタ層３０の上面は露出される。トレンチＴ１により、層間絶縁層４１ａ’〜４１ｄ’及び導電層４２ａ’〜４２ｄ’は、Ｙ方向に所定ピッチをもって並びＸ方向に延びる形状に加工された層間絶縁層４１ａ”〜４１ｄ”及び導電層４２ａ”〜４２ｄ”となる。
続いて、図９に示すように、ウエットエッチングを実行して、層間絶縁層４１ａ”〜４１ｄ”及び導電層４２ａ”〜４２ｄ”をエッチングする。層間絶縁層４１ａ”〜４１ｄ”がシリコン酸化膜であり、導電層４２ａ”〜４２ｄ”が窒化チタンである場合、エッチング液としてＥＤＴＡ（Ethlenediamine Tetracetic Acid）、アンモニア水、及び過酸化水素（Ｈ２Ｏ２）の混合液を用いることができる。これにより、図９に示すように、導電層４２ａ”〜４２ｄ”の側面を、層間絶縁層４１ａ”〜４１ｄ”の側面に比べ後退させることができる。なお、後述する第２の実施の形態の構造を形成する場合には、フッ化水素（ＨＦ）をエッチング液として用いることができる。
続いて、図１０に示すように、トレンチＴ１に面する層間絶縁層４１ａ”〜４１ｄ”及び導電層４２ａ”〜４２ｄ”の側面に可変抵抗膜４５を連続的に形成する。可変抵抗膜４５は、等方性の良い成膜方法（例えば、アトミックレイヤーデポジション（ＡＬＤ））により形成される。可変抵抗層４５は、層間絶縁層４１ａ”〜４１ｄ”の側面及び導電層４２ａ”〜４２ｄ”の側面に沿って連続的に形成され、層間絶縁層４１ａ”〜４１ｄ”の側面において凸形状を有している。その後、トレンチＴ１を埋め込むようにポリシリコン（Ｓｉ）を堆積させて、導電層４３ａを形成する。
続いて、図１１に示すように、酸化シリコン膜５５を可変抵抗膜４５及び導電層４３ａ上に堆積する。その後、ＣＭＰ（Chemical Mechanical Polishing）により、酸化シリコン膜５５及びエッチングマスク５３を平坦化する。
次に、図１２に示すように、シリコン酸化膜５５及びエッチングマスク５３上に更にエッチングマスク５６を形成する。エッチングマスク５６は、Ｘ方向に所定ピッチをもって並び、Ｙ方向を長手方向として延びるように形成される。そして、このエッチングマスク５３及び５６をマスクとして、導電層４３ａ及び可変抵抗層４５をエッチングする。これにより、図３〜図５に示す構造が完成する。
［効果］
この実施の形態によれば、導電層４２ａ〜４２ｄの側面が、層間絶縁層４１ａ〜４１ｄの側面に比べ、柱状導電層４３の側から見て後退している。そして、可変抵抗層４５は、導電層４２ａ〜４２ｄの側面及び層間絶縁層４１ａ〜４１ｄの側面に沿って連続的に形成され、層間絶縁層４１ａ〜４１ｄの側面において凸形状を有している。これにより、積層される複数のメモリセルの間の絶縁耐圧を向上させることができる。又は、同じ絶縁耐圧を有する半導体記憶装置に比べ、層間絶縁膜の厚さを薄くすることができる。
この実施の形態によれば、導電層４２ａ〜４２ｄの側面が、層間絶縁層４１ａ〜４１ｄの側面に比べ、柱状導電層４３の側から見て後退している。そして、可変抵抗層４５は、導電層４２ａ〜４２ｄの側面及び層間絶縁層４１ａ〜４１ｄの側面に沿って連続的に形成され、層間絶縁層４１ａ〜４１ｄの側面において凸形状を有している。これにより、積層される複数のメモリセルの間の絶縁耐圧を向上させることができる。又は、同じ絶縁耐圧を有する半導体記憶装置に比べ、層間絶縁膜の厚さを薄くすることができる。
導電層４２ａ〜４２ｄの側面が、層間絶縁層４１ａ〜４１ｄの側面と揃っている場合（比較例）、積層される複数のメモリセルの間の絶縁耐圧は、層間絶縁膜４１ａ〜４１ｄの膜厚だけでなく、可変抵抗層４５の耐圧によっても影響される。これに対し、本実施の形態によれば、可変抵抗層４５は導電層４２ａ〜４２ｄの部分で後退しているので、複数のメモリセルの間の絶縁耐圧は、ほぼ層間絶縁膜４１ａ〜４１ｄの膜厚のみにより影響される。したがって、積層される複数のメモリセルの間の絶縁耐圧を向上させることができる。又は、同じ絶縁耐圧を有する半導体記憶装置に比べ、層間絶縁膜の厚さを薄くすることができる。
［第２の実施の形態］
次に、図１３を参照して、第２の実施の形態に係る半導体記憶装置の全体構成について説明する。この第２の実施の形態の全体構成、及びメモリセルアレイの概略構造は、第１の実施の形態（図１、図２）と同一である。ただし、この第２の実施の形態では、メモリセルアレイの具体的な構造が第１の実施の形態とは異なっている。
次に、図１３を参照して、第２の実施の形態に係る半導体記憶装置の全体構成について説明する。この第２の実施の形態の全体構成、及びメモリセルアレイの概略構造は、第１の実施の形態（図１、図２）と同一である。ただし、この第２の実施の形態では、メモリセルアレイの具体的な構造が第１の実施の形態とは異なっている。
図１３は、第２の実施の形態に係る半導体記憶装置の断面図である。第１の実施の形態（図４）との違いは、第１の実施の形態では導電層４２ａ〜４２ｄの側面が層間絶縁層４１ａ〜４１ｄの側面に比べ後退しているのに対し、第２の実施の形態では、導電層４２ａ〜４２ｄの側面に対し層間絶縁層４１ａ〜４１ｄが後退していることである。この実施の形態によれば、ワード線ＷＬとしての導電層４２ａ〜ｄの端部が突出していることにより、その端部に電界が集中し、また、端部が突出している分、セル面積が増加する。このため、より小さい電圧によりフォーミング動作やセット動作を完了させることができ、消費電力を低減させることができる。なお、導電層４２ａ〜４２ｄのＹ方向の側面と、層間絶縁膜４１ａ〜４１ｄのＹ方向の側面との間の距離Ｄｙは、一例として約５ｎｍ程度とされる。また、距離Ｄｙは、導電層４２ａの厚さＴｚの半分よりも小さいのが好適である。
［第３の実施の形態］
次に、図１４を参照して、第３の実施の形態に係る半導体記憶装置の全体構成について説明する。この第３の実施の形態の全体構成、及びメモリセルアレイの概略構造は、第１の実施の形態（図１、図２）と同一である。ただし、この第２の実施の形態では、メモリセルアレイの具体的な構造が第１の実施の形態とは異なっている。
次に、図１４を参照して、第３の実施の形態に係る半導体記憶装置の全体構成について説明する。この第３の実施の形態の全体構成、及びメモリセルアレイの概略構造は、第１の実施の形態（図１、図２）と同一である。ただし、この第２の実施の形態では、メモリセルアレイの具体的な構造が第１の実施の形態とは異なっている。
図１４は、第３の実施の形態に係る半導体記憶装置の断面図である。第１の実施の形態（図４）との違いは、第１の実施の形態では導電層４２ａ〜４２ｄの側面が層間絶縁層４１ａ〜４１ｄの側面に比べ後退しているのに対し、第３の実施の形態では、導電層４２ａ〜４２ｄの側面に対し層間絶縁層４１ａ〜４１ｄが後退していることである。加えて、この実施の形態の導電層４２ａ〜４２ｄは、その側面にシリサイド層４４が形成されている点でも第１の実施の形態と異なる。
この実施の形態の製造工程を、図１５〜図１７を参照して説明する。ここでは、導電層４２ａ〜４２ｄがポリシリコンで形成されている場合を例にとって説明する。
まず、図１５に示すように、図６〜図８に示す工程の実行後、トレンチＴ１の側壁に、例えばタングステン等の金属（Ｍｅ）からなる金属膜４４’を形成する。その後、図１６に示すように、熱工程が実行されることにより、導電層４２ａ〜４２ｄの先端がシリサイド化され、シリサイド層４４が形成される。その後、図１７に示すように、金属膜４４’をウエットエッチングにより除去する。以下、図１０〜図１２と同様の工程を実行することにより、図１４の構造が得られる。
なお、導電層４１ａ〜４１ｄの材料として窒化チタン（ＴｉＮ）等の金属膜を用いる場合には、図１５において金属膜４４’を形成する代りに、シリコン膜を形成する。これにより、同様の構造を得ることができる。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１・・・メモリセルアレイ、 １２・・・行デコーダ、 １３・・・列デコーダ、 １４・・・上位ブロック、 １５・・・電源、 ＷＬ・・・ワード線、 ＢＬ・・・ビット線、 ＭＣ・・・メモリセル、 ＳＴｒ・・・選択トランジスタ、 ＳＧ・・・選択ゲート線。
Claims (5)
- 基板に対して水平な第１方向を長手方向として延び、且つ前記基板と垂直な方向に積層される複数の第１導電層と、
前記複数の第１導電層の間に設けられる層間絶縁層と、
複数の前記第１導電層及び前記層間絶縁層の側面に連続的に形成される可変抵抗層と、
前記可変抵抗層を介して前記第１導電層及び前記層間絶縁層の側面に設けられ、前記垂直方向を長手方向として延びる柱状導電層と
前記柱状導電層の一端に一端を接続される選択トランジスタと、
前記選択トランジスタの他端に接続される第３配線と
を備え、
前記第１導電層の側面である第１の側面は、前記層間絶縁層の側面である第２の側面に比べ、前記柱状導電層側から見て後退しており、
前記可変抵抗層は、前記第１の側面及び前記第２の側面に沿って連続的に形成され、前記第２の側面において凸形状を有し、
前記第１の側面と前記第２の側面との間の距離は、前記第１導電層の厚さの半分よりも小さく、
前記柱状導電層は、前記基板上にマトリクス状に配列され、前記第１導電層は、前記第１方向に対向するように配置される一対の櫛刃形状の配線層を含む
ことを特徴とする半導体記憶装置。 - 基板に対して水平な第１方向を長手方向として延び、且つ前記基板と垂直な方向に積層される複数の第１導電層と、
前記複数の第１導電層の間に設けられる層間絶縁層と、
複数の前記第１導電層及び前記層間絶縁層の側面に連続的に形成される可変抵抗層と、
前記可変抵抗層を介して前記第１導電層及び前記層間絶縁層の側面に設けられ、前記垂直方向を長手方向として延びる柱状導電層と
を備え、
前記第１導電層の側面である第１の側面は、前記層間絶縁層の側面である第２の側面に比べ、前記柱状導電層側から見て後退しており、
前記可変抵抗層は、前記第１の側面及び前記第２の側面に沿って連続的に形成され、前記第２の側面において凸形状を有し、
前記第１の側面と前記第２の側面との間の距離は、前記第１導電層の厚さの半分よりも小さい
ことを特徴とする半導体記憶装置。 - 基板に対して水平な第１方向を長手方向として延び、且つ前記基板と垂直な方向に積層される複数の第１導電層と、
前記複数の第１導電層の間に設けられる層間絶縁層と、
複数の前記第１導電層及び前記層間絶縁層の側面に連続的に形成される可変抵抗層と、
前記可変抵抗層を介して前記第１導電層及び前記層間絶縁層の側面に設けられ、前記垂直方向を長手方向として延びる柱状導電層と
を備え、
前記第１導電層の側面である第１の側面に比べ、前記層間絶縁層の側面である第２の側面が前記柱状導電層側から見て後退しており、
前記可変抵抗層は、前記第１の側面及び前記第２の側面に沿って連続的に形成され、前記第１の側面において凸形状を有し、
前記第１の側面と前記第２の側面との間の距離は、前記第１導電層の厚さの半分よりも小さい
ことを特徴とする半導体記憶装置。 - 前記柱状導電層の一端に一端を接続される選択トランジスタと、
前記選択トランジスタの他端に接続される第３配線とを更に備えた請求項２又は３記載の半導体記憶装置。 - 複数の第１導電層、及び層間絶縁層を交互に基板上に積層させ、
前記第１導電層及び前記層間絶縁層を貫通し前記基板と水平な第１方向に沿って延びる形状を有するトレンチを形成し、
前記第１導電層の第１の側面と前記層間絶縁層の第２の側面との間の距離が前記第１導電層の厚さの半分よりも小さくなるように、前記第１導電層及び前記層間絶縁層にウエットエッチングを施して前記第１導電層の第１の側面又は前記層間絶縁層の第２の側面のいずれか一方を他方に対し後退させ、
前記第１導電層の第１の側面及び前記層間絶縁層の第２の側面に沿って可変抵抗層を形成し、その後、前記トレンチを柱状導電層で埋める
ことを特徴とする半導体記憶装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261727301P | 2012-11-16 | 2012-11-16 | |
| US61/727,301 | 2012-11-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014103373A JP2014103373A (ja) | 2014-06-05 |
| JP6009971B2 true JP6009971B2 (ja) | 2016-10-19 |
Family
ID=50727061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013040297A Active JP6009971B2 (ja) | 2012-11-16 | 2013-03-01 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8912521B2 (ja) |
| JP (1) | JP6009971B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5450165B2 (ja) | 2010-02-26 | 2014-03-26 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 |
| JP2013197396A (ja) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US20160019960A1 (en) * | 2014-05-20 | 2016-01-21 | Sandisk 3D Llc | Operation modes for adjustable resistance bit line structures |
| US9620712B2 (en) | 2014-10-31 | 2017-04-11 | Sandisk Technologies Llc | Concave word line and convex interlayer dielectric for protecting a read/write layer |
| US9666799B2 (en) * | 2014-10-31 | 2017-05-30 | Sandisk Technologies Llc | Concave word line and convex interlayer dielectric for protecting a read/write layer |
| US9543002B2 (en) * | 2015-03-11 | 2017-01-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US9825100B2 (en) | 2015-08-31 | 2017-11-21 | Toshiba Memory Corporation | Nonvolatile semiconductor memory device |
| US9748312B2 (en) | 2015-10-29 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US9728585B1 (en) | 2016-03-11 | 2017-08-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP6524006B2 (ja) * | 2016-03-18 | 2019-06-05 | 東芝メモリ株式会社 | 半導体記憶装置 |
| US10211259B2 (en) | 2016-06-23 | 2019-02-19 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
| JP2018157020A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 記憶装置及びその製造方法 |
| JP2019021784A (ja) | 2017-07-18 | 2019-02-07 | 東芝メモリ株式会社 | 半導体記憶装置およびその製造方法 |
| CN112635661B (zh) | 2019-10-09 | 2023-08-01 | 联华电子股份有限公司 | 多位可变电阻式存储器单元及其形成方法 |
| EP4078677A4 (en) | 2019-12-18 | 2023-09-27 | Micron Technology, Inc. | VERTICAL 3D MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0813166A (ja) | 1994-06-27 | 1996-01-16 | Nippondenso Co Ltd | ＴｉＮおよびＴｉのエッチング液 |
| JP5091491B2 (ja) | 2007-01-23 | 2012-12-05 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR20090055874A (ko) * | 2007-11-29 | 2009-06-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20100001260A (ko) | 2008-06-26 | 2010-01-06 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101424138B1 (ko) * | 2008-09-19 | 2014-08-04 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR101583717B1 (ko) | 2009-01-13 | 2016-01-11 | 삼성전자주식회사 | 저항 메모리 장치의 제조방법 |
| JP5390918B2 (ja) | 2009-04-14 | 2014-01-15 | シャープ株式会社 | 不揮発性半導体記憶装置とその製造方法 |
| KR20110040461A (ko) | 2009-10-14 | 2011-04-20 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5558090B2 (ja) | 2009-12-16 | 2014-07-23 | 株式会社東芝 | 抵抗変化型メモリセルアレイ |
| JP5450165B2 (ja) * | 2010-02-26 | 2014-03-26 | 株式会社東芝 | 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法 |
| US8411477B2 (en) * | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
-
2013
- 2013-03-01 JP JP2013040297A patent/JP6009971B2/ja active Active
- 2013-03-18 US US13/845,935 patent/US8912521B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8912521B2 (en) | 2014-12-16 |
| JP2014103373A (ja) | 2014-06-05 |
| US20140138597A1 (en) | 2014-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6009971B2 (ja) | 半導体記憶装置及びその製造方法 | |
| TWI595484B (zh) | 非揮發性記憶體裝置 | |
| US9018613B2 (en) | Semiconductor memory device with a memory cell block including a block film | |
| JP2014049745A (ja) | 半導体記憶装置、及びその製造方法 | |
| JP5367400B2 (ja) | 半導体記憶装置、及びその製造方法 | |
| TWI752249B (zh) | 半導體記憶裝置 | |
| US9721961B2 (en) | Semiconductor memory device | |
| US9231029B2 (en) | Semiconductor memory device and method for manufacturing same | |
| JP2014220482A (ja) | 半導体記憶装置及びその製造方法 | |
| TWI540707B (zh) | 非揮發性記憶體裝置及其之製造方法 | |
| US10038032B2 (en) | Semiconductor memory device, semiconductor device, and method for manufacturing the same | |
| US8546196B2 (en) | Non-volatile memory device and manufacturing method thereof | |
| JP2015141726A (ja) | 半導体記憶装置 | |
| US9812507B2 (en) | Semiconductor memory device | |
| CN113782669A (zh) | 存储器件及其制造方法 | |
| JP2013065772A (ja) | 半導体装置の製造方法 | |
| US9368555B2 (en) | Semiconductor memory device | |
| US7932509B2 (en) | Phase change memory element | |
| JP2013201247A (ja) | 半導体記憶装置及びその製造方法 | |
| JP6045983B2 (ja) | 半導体記憶装置 | |
| US9704922B2 (en) | Semiconductor memory device and method of manufacturing the same while avoiding process damage to a variable resistance film | |
| JP2014150234A (ja) | 不揮発性記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160915 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6009971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |