JP5390918B2 - 不揮発性半導体記憶装置とその製造方法 - Google Patents
不揮発性半導体記憶装置とその製造方法 Download PDFInfo
- Publication number
- JP5390918B2 JP5390918B2 JP2009098368A JP2009098368A JP5390918B2 JP 5390918 B2 JP5390918 B2 JP 5390918B2 JP 2009098368 A JP2009098368 A JP 2009098368A JP 2009098368 A JP2009098368 A JP 2009098368A JP 5390918 B2 JP5390918 B2 JP 5390918B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- variable resistor
- memory device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 153
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 265
- 230000015654 memory Effects 0.000 claims description 104
- 238000000034 method Methods 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 65
- 239000012212 insulator Substances 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000001276 controlling effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 240000004050 Pentaglottis sempervirens Species 0.000 description 7
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 6
- 229910000428 cobalt oxide Inorganic materials 0.000 description 6
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 241000894007 species Species 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910000480 nickel oxide Inorganic materials 0.000 description 3
- 229910000484 niobium oxide Inorganic materials 0.000 description 3
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- -1 BF 3 Chemical class 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000001639 boron compounds Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 101000682328 Bacillus subtilis (strain 168) 50S ribosomal protein L18 Proteins 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Description
本発明の第1実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置1」と称す)のデバイス構造の鳥瞰図を図1に、断面構造図を図2に示す。本発明装置1の等価回路図を図3に示す。尚、図2においては、図1の第2電極112の延伸方向に沿った断面構造図が図2(a)であり、図2(a)の紙面に垂直なA面、B面、C面の構造断面図が、夫々、図2(b)、(c)、(d)に示されている。
先ず、半導体基板上に、絶縁体(例えば、二酸化シリコン膜)100を200nm程度全面に堆積させ、絶縁体基板を形成しておく。
本発明装置1は、書き換え・読み出し対象のメモリセルが選択されると、当該選択されたメモリセルに接続するワード線及びビット線に選択ワード線電圧及び選択ビット線電圧を、非選択のメモリセルに接続するワード線及びビット線に非選択ワード線電圧及び非選択ビット線電圧を、各別に印加し、メモリセルの不揮発性可変抵抗素子の抵抗状態の書き換え・読み出しを行うことができる。当該書き換え・読み出しの各メモリ動作時において、選択ワード線、選択ビット線、非選択ワード線、及び非選択ビット線に印加される電圧を、夫々、図6に示す。尚、本発明装置1に係る書き換え方法は、同一極性でパルス幅が異なる電圧を印加して低抵抗状態への遷移(セット動作)、及び、高抵抗状態への遷移(リセット動作)を行う、モノポーラスイッチングを可能にする書き換え方法である。
本発明の第2実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置2」と称す)は、図7のデバイス構造の鳥瞰図に示される、1D1R構造のクロスポイント型メモリセルアレイである。基本構造は本発明装置1及び2に係る図1と同様であるが、本発明装置2は、本発明装置1とは異なり、第1配線層は、夫々が第1方向に延伸する第1の半導体層102(第1層)と第2の半導体層103(第2層)と第3の半導体層104(第3層)との三層からなる。また、第1の半導体層102は可変抵抗体110と接して第1電極となり、第3の半導体層104はビット線に接続している。第1の半導体層102は第2の半導体層103と逆導電型の不純物層であり、これにより、第1配線層内部の、第1の半導体層102と第2の半導体層103の界面にpn接合が形成され、不揮発性可変抵抗素子に流れる電流量を制御するダイオードが形成されている。
先ず、半導体基板上に、絶縁体(例えば、二酸化シリコン膜)100を200nm程度全面に堆積させ、絶縁体基板を形成しておく。
本発明装置2は、本発明装置1と同様、選択されたメモリセルに接続するワード線及びビット線に選択ワード線電圧及び選択ビット線電圧を、非選択のメモリセルに接続するワード線及びビット線に非選択ワード線電圧及び非選択ビット線電圧を、夫々、図6に示される電圧を各別に印加して、メモリセルの不揮発性可変抵抗素子の抵抗状態の書き換え・読み出しを行うことができる。
本発明の第3実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置3」と称す)のデバイス構造の鳥瞰図を図9に、断面構造図を図10に示す。尚、図10においては、図9の第2電極112の延伸方向に沿った断面構造図が図10(a)であり、図10(a)の紙面に垂直なA面、B面の構造断面図が、夫々、図10(b)、(c)に示されている。本発明装置3は、メモリセルが不揮発性可変抵抗素子のみで構成された、1R構造のクロスポイント型メモリセルアレイである。
先ず、半導体基板上に、絶縁体(例えば、二酸化シリコン膜)100を200nm程度全面に堆積させ、絶縁体基板を形成しておく。
本発明の第4実施形態に係る不揮発性半導体記憶装置(以下、「本発明装置4」と称す)は、電流制御素子としてバリスタを用いる、1D1R構造のクロスポイント型メモリセルアレイである。本発明装置4のデバイス構造の鳥瞰図は本発明装置2に係る図7と同様であるが、本発明装置2では半導体層104が、高濃度のp型の半導体層で形成されているのに対し、本発明装置4では高濃度のn型の半導体層で形成されている。第1配線層は、夫々が第1方向に延伸する第1の半導体層102(第1層)と第2の半導体層103(第2層)と第3の半導体層104(第3層)との三層からなるが、第1の半導体層102は可変抵抗体110と接して第1電極となり、第3の半導体層104はビット線に接続している。第1と第3の半導体層は第2の半導体層と逆導電型の不純物層であり、これにより、第1配線層内部の、第1の半導体層102と第2の半導体層103との界面及び第2の半導体層103と第3の半導体層104との界面にpn接合が形成され、不揮発性可変抵抗素子に流れる電流量を制御するバリスタが形成されている。
本発明装置4の製造方法は、本発明装置2の製造工程の第2工程の後、図8(b)に示される、積層膜107の側壁に露出した第1配線層(例えば、p型のポリシリコン)101の端部に、不純物イオンの注入により半導体層104を形成する工程において、ドナーとなる不純物(例えば、リン)を斜め方向からイオン注入し、第1配線層101とは逆導電型の高濃度の半導体層104を形成することにより作製できる。他の工程については本発明装置2に係る製造工程の第1〜第7工程と同様であるので詳しい説明を割愛する。
本発明装置4は、前述のモノポーラスイッチングのほか、不揮発性可変抵抗素子に極性が異なる電圧パルスを印加して低抵抗状態への遷移(セット動作)及び高抵抗状態への遷移(リセット動作)を行う、バイポーラスイッチングにより書き換えを行うことが可能である。本発明装置4のメモリセルの書き換え・読み出しにおいて、選択ワード線、選択ビット線、非選択ワード線、及び非選択ビット線に印加される電圧の例を、モノポーラスイッチングの場合につき図13に、バイポーラスイッチングの場合につき図14に示す。
以下、本発明の別実施形態について説明する。
100: 絶縁体
101: 第1配線層
102: 第1電極(第1の半導体層)
103: 第2の半導体層
104: 不純物層(第3の半導体層)
105: 層間絶縁膜
106: 絶縁膜
107: 積層膜
108: 第1配線群
109: 第1の溝
110: 可変抵抗体
112: 第2電極
113: 第2の溝
114: 2次元メモリセルアレイユニット
115: 電極材料層
Claims (10)
- 所定の基板上に、前記基板表面に平行な第1方向に延伸する複数の第1配線層と複数の層間絶縁膜を交互に積層して、第1配線群が形成され、
前記第1配線群の前記第1方向に延伸する一方の側壁に接して可変抵抗体が形成され、
前記第1配線層の夫々において、前記第1配線層の前記可変抵抗体と接する側の一部に第1電極が形成され、
前記可変抵抗体上に、前記第1電極と対向し、前記基板表面に垂直な第2方向に延伸する複数の第2電極が前記第1方向に配列して形成され、
前記第1方向に延伸する複数の前記第1配線層と前記第2方向に延伸する複数の前記第2電極の各交差部分において、前記可変抵抗体が、前記第1方向と前記第2方向に垂直な第3方向に、前記第1電極と前記第2電極に挟持されて不揮発性可変抵抗素子が形成され、
前記不揮発性可変抵抗素子は、前記第1電極と前記第2電極間に電圧を印加することにより抵抗状態が二以上の異なる抵抗状態間で遷移し、当該遷移後の一の抵抗状態を不揮発的に保持することで情報を記憶し、
前記第1配線層が、前記第3方向に隣接する少なくとも第1層及び第2層を備え、
前記少なくとも第1層及び第2層の夫々が、前記第1方向に延伸し、前記第2方向の上面および下面において前記層間絶縁膜と接し、
前記第1層と前記第2層の界面にダイオード結合が形成され、
前記不揮発性可変抵抗素子と、前記不揮発性可変抵抗素子に流れる電流量を制御する電流制御素子とを備えたメモリセルが前記第1方向及び前記第2方向にマトリクス状に複数配列してなる2次元メモリセルアレイユニットを少なくとも1つ備えていることを特徴とする不揮発性半導体記憶装置。 - 前記可変抵抗体が、前記第2電極と同数の前記第2方向に延伸する複数の可変抵抗体片に分離して形成されていることを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記2次元メモリセルアレイユニットを前記第3方向に複数配列し、
前記2次元メモリセルアレイユニット間で、前記第1方向に対して同じ位置にある前記第2電極同士が電気的に接続されることを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。 - 前記可変抵抗体が、Ti,Fe,Co,Ni,Zn,Zr,Nb,Ta,Hfの各二元系遷移金属酸化物、又はPrxCa1−xMnO3(但し、0<x<1)の何れかであることを特徴とする請求項1〜3の何れか一項に記載の不揮発性半導体記憶装置。
- 前記第1配線層が、前記第1層と前記第2層からなり、
前記第1層が、前記可変抵抗体と接し、前記第1電極となり、
前記第1層と前記第2層の界面にダイオード結合が形成され、前記電流制御素子としてのダイオードが前記第1配線層内部に形成されることを特徴とする請求項1〜4の何れか一項に記載の不揮発性半導体記憶装置。 - 前記第1配線層が、前記第1方向に延伸し、前記第2方向の上面および下面において前記層間絶縁膜と接して、前記第3方向において前記第2層と隣接する第3層を備え、
前記第1層が、前記可変抵抗体と接し、前記第1電極となり、
前記第2層が、前記第1層と前記第3層に隣接し、
前記第1層と前記第2層、及び、前記第2層と前記第3層の界面にダイオード結合が形成され、前記電流制御素子としてのバリスタが前記第1配線層内部に形成されることを特徴とする請求項1〜4の何れか一項に記載の不揮発性半導体記憶装置。
- 請求項1〜6の何れか一項に記載の不揮発性半導体記憶装置を製造する方法であって、
所定の基板上に、P型又はN型の半導体層である前記第1配線層と前記層間絶縁膜を交互に全面に堆積する第1工程と、
前記第1方向に延伸し、前記基板に到達する深さの第1の溝を形成する第2工程と、
前記第1の溝に絶縁膜を充填する第3工程と、
前記第1方向に延伸し、前記基板に到達する深さの第2の溝を形成する第4工程と、
前記可変抵抗体を前記第2の溝の側壁及び底部に、前記第2の溝を充填しないように、かつ、前記第2の溝の底部に堆積される前記可変抵抗体の上面が最下層の前記第1配線層の下面以下になるように堆積する第5工程と、
前記第2電極を全面に堆積する第6工程と、
前記可変抵抗体と前記第2電極を、前記第1方向に繰り返され前記第3方向に延伸するストライプ形状を有するレジストパターンを用いてエッチングする第7工程と、を有し、
前記第2工程の後、前記第3工程の前において、
前記第1の溝の側壁の前記第1配線層に前記半導体層とは逆導電型の不純物層をイオン注入により形成する工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項1〜4の何れか一項に記載の不揮発性半導体記憶装置を製造する方法であって、
所定の基板上に、P型又はN型の半導体層である前記第1配線層と前記層間絶縁膜を交互に全面に堆積する第1工程と、
前記第1方向に延伸し、前記基板に到達する深さの第1の溝を形成する第2工程と、
前記第1の溝に絶縁膜を充填する第3工程と、
前記第1方向に延伸し、前記基板に到達する深さの第2の溝を形成する第4工程と、
前記可変抵抗体を前記第2の溝の側壁及び底部に、前記第2の溝を充填しないように、かつ、前記第2の溝の底部に堆積される前記可変抵抗体の上面が最下層の前記第1配線層の下面以下になるように堆積する第5工程と、
前記第2電極を全面に堆積する第6工程と、
前記可変抵抗体と前記第2電極を、前記第1方向に繰り返され前記第3方向に延伸するストライプ形状を有するレジストパターンを用いてエッチングする第7工程と、を有し、
前記第4工程の後、前記第5工程の前において、
前記第2の溝の側壁の前記第1配線層に前記半導体層とは逆導電型の不純物層をイオン注入により形成する工程を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第2工程の後、前記第3工程の前において、
前記第1の溝の側壁の前記第1配線層に前記半導体層と同導電型の不純物層をイオン注入により形成する工程を含むことを特徴とする請求項8に記載の不揮発性半導体記憶装置の製造方法。 - 前記第2工程の後、前記第3工程の前において、
前記第1の溝の側壁の前記第1配線層に前記半導体層とは逆導電型の不純物層をイオン注入により形成する工程を含むことを特徴とする請求項8に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098368A JP5390918B2 (ja) | 2009-04-14 | 2009-04-14 | 不揮発性半導体記憶装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098368A JP5390918B2 (ja) | 2009-04-14 | 2009-04-14 | 不揮発性半導体記憶装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251479A JP2010251479A (ja) | 2010-11-04 |
JP5390918B2 true JP5390918B2 (ja) | 2014-01-15 |
Family
ID=43313507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009098368A Expired - Fee Related JP5390918B2 (ja) | 2009-04-14 | 2009-04-14 | 不揮発性半導体記憶装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5390918B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976676A (zh) * | 2010-09-13 | 2011-02-16 | 北京大学 | 一种三维结构非易失存储器阵列及其制备方法 |
JP5270045B2 (ja) | 2010-11-10 | 2013-08-21 | パナソニック株式会社 | 無線通信システムおよび無線通信装置 |
KR20120134869A (ko) | 2011-06-03 | 2012-12-12 | 삼성전자주식회사 | 저항 변화 체를 갖는 비-휘발성 메모리 소자 및 그 제조방법 |
KR102010335B1 (ko) * | 2012-04-30 | 2019-08-13 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 형성 방법 |
JP2014010876A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体記憶装置 |
JP6009971B2 (ja) | 2012-11-16 | 2016-10-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR20140068627A (ko) | 2012-11-28 | 2014-06-09 | 삼성전자주식회사 | 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법 |
KR102147628B1 (ko) | 2013-01-21 | 2020-08-26 | 삼성전자 주식회사 | 메모리 시스템 |
US9117516B2 (en) | 2013-05-10 | 2015-08-25 | Kabushiki Kaisha Toshiba | Resistance change memory |
JP6193828B2 (ja) | 2014-09-09 | 2017-09-06 | 東芝メモリ株式会社 | 不揮発性記憶装置及びその製造方法 |
TWI753633B (zh) * | 2020-10-30 | 2022-01-21 | 台灣奈米碳素股份有限公司 | 利用電漿輔助原子層沉積技術製造的半導體裝置及其方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050230724A1 (en) * | 2004-04-16 | 2005-10-20 | Sharp Laboratories Of America, Inc. | 3D cross-point memory array with shared connections |
JP4697397B2 (ja) * | 2005-02-16 | 2011-06-08 | サンケン電気株式会社 | 複合半導体装置 |
JP2008078404A (ja) * | 2006-09-21 | 2008-04-03 | Toshiba Corp | 半導体メモリ及びその製造方法 |
KR101196392B1 (ko) * | 2006-11-28 | 2012-11-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US7916516B2 (en) * | 2007-02-23 | 2011-03-29 | Panasonic Corporation | Nonvolatile memory apparatus and method for writing data in nonvolatile memory apparatus |
JP2008277543A (ja) * | 2007-04-27 | 2008-11-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2009004725A (ja) * | 2007-09-25 | 2009-01-08 | Panasonic Corp | 抵抗変化型不揮発性記憶装置 |
-
2009
- 2009-04-14 JP JP2009098368A patent/JP5390918B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010251479A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5390918B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
US9646688B2 (en) | Three dimensional non-volatile storage with connected word lines | |
US9653617B2 (en) | Multiple junction thin film transistor | |
US9230985B1 (en) | Vertical TFT with tunnel barrier | |
US9171584B2 (en) | Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines | |
TWI425687B (zh) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
US9472758B2 (en) | High endurance non-volatile storage | |
KR20150086182A (ko) | 스위치 소자 및 기억 장치 | |
CN106205679B (zh) | 电阻式存储器件及其制造方法 | |
JP2014229896A (ja) | 不揮発性半導体記憶装置 | |
TW201209824A (en) | Memory cell with resistance-switching layers including breakdown layer | |
CN112086475A (zh) | 三维半导体存储器装置 | |
JP5279879B2 (ja) | 不揮発性半導体記憶装置 | |
JP2012174953A (ja) | 半導体記憶装置及びその製造方法 | |
US20130153853A1 (en) | Horizontally oriented and vertically stacked memory cells | |
KR102666706B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
KR102659941B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
KR20240115515A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
JP2014220487A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |