KR20240115515A - 가변 저항 메모리 소자 및 그 제조 방법 - Google Patents
가변 저항 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20240115515A KR20240115515A KR1020230007947A KR20230007947A KR20240115515A KR 20240115515 A KR20240115515 A KR 20240115515A KR 1020230007947 A KR1020230007947 A KR 1020230007947A KR 20230007947 A KR20230007947 A KR 20230007947A KR 20240115515 A KR20240115515 A KR 20240115515A
- Authority
- KR
- South Korea
- Prior art keywords
- material layer
- metal
- chalcogenide material
- chalcogenide
- conductive lines
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 14
- 239000000463 material Substances 0.000 claims abstract description 58
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 229910005900 GeTe Inorganic materials 0.000 claims abstract description 14
- 229910052709 silver Inorganic materials 0.000 claims abstract description 12
- 239000007769 metal material Substances 0.000 claims abstract description 11
- -1 chalcogenide compound Chemical class 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 230000004888 barrier function Effects 0.000 claims description 6
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 5
- 229910004166 TaN Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 claims description 3
- 229910019007 CoSiN Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 229910008807 WSiN Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N79/00—Integrated devices, or assemblies of multiple devices, comprising at least one solid-state element covered by group H10N70/00
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 가변 저항 메모리 소자 및 그 제조 방법에 관한 것으로, 제1 방향으로 연장되는 제1 도전 라인들, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인들 및 상기 제1 도전 라인들과 상기 제2 도전 라인들 사이의 교차점들에 각각 제공되는 메모리 셀들을 포함하고, 상기 메모리 셀들의 각각은 대응하는 제1 도전 라인과 제2 도전 라인 사이에서 직렬로 연결된 제1 전극, 가변 저항체, 중간 전극, 선택 소자 및 제2 전극을 포함하되, 상기 가변 저항체는 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하는 제1 칼코게나이드 물질층 및 상기 제1 칼코게나이드 물질층 내에 분산된 확산 금속을 포함하고, 상기 선택 소자는 제2 칼코게나이드 물질층을 포함하되, 상기 제2 칼코게나이드 물질층은 상기 제1 칼코게나이드 물질층과 동일한 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하고, 상기 중간 전극은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함하는 금속 박막층을 포함하되, 상기 확산 금속은 상기 금속 박막층의 형성 동안 상기 금속 박막층의 Cu 및 Ag 중 적어도 하나의 금속 물질이 상기 제1 칼코게나이드 물질층 내로 확산된 것인 가변 저항 메모리 소자를 제공한다.
Description
본 발명은 가변 저항 메모리 소자 및 그 제조 방법에 관한 것으로, 상세하게는 크로스 포인트 구조의 가변 저항 메모리 소자 및 그 제조 방법에 관한 것이다.
최근 휴대용 디지털 기기의 보급과 디지털 데이터의 저장 필요성이 증가하면서 전원이 차단된 후에도 저장된 데이터가 소실되지 않는 비휘발성 메모리 소자에 대한 관심이 높아지고 있다.
상기 반도체 소자로서 디램 메모리 소자와 같이 실리콘 공정을 기반으로 함으로써 저비용으로 제조할 수 있는 플래시 메모리 소자가 널리 이용되고 있다. 그러나, 플래시 메모리 소자는 휘발성 메모리 소자인 디램 메모리 소자에 비하여 상대적으로 집적도가 낮고 동작속도가 느리며 데이터의 저장에 상대적으로 고전압이 요구되는 단점이 있다.
이와 같은 플래시 메모리 소자의 단점을 극복하기 위해 상변화 메모리 소자(phase changeable RAM, PRAM), 자기 메모리 소자(magnetic RAM, MRAM) 및 저항 메모리 소자(resistance changeable RAM, RRAM)와 같은 다양한 차세대 반도체 소자가 제안되고 있다. 이와 같은 차세대 비휘발성 메모리 소자는 비교적 낮은 전압에서 동작이 가능하고 액세스 타임(access time)이 빨라서 플래시 메모리 소자의 단점을 상당부분 상쇄하고 있다.
특히, 고집적화 요구에 따라 3차원 크로스 포인트 어레이 구조를 갖는 차세대 비휘발성 메모리 소자에 대한 연구가 최근 활발하게 진행되고 있다. 크로스 포인트 어레이(cross point array) 구조는 복수의 비트 라인과 복수의 워드 라인이 서로 교차하도록 배치하고 비트 및 워드 라인의 교차 지점(cross point)에 메모리 셀을 배치한 구조로써, 각 메모리 셀에 대한 임의의 액세스(random access)가 가능하여 데이터의 저장(program) 및 판독(read)을 용이하게 구현할 수 있다.
이와 같은 크로스 포인트 어레이 구조는 단위 셀을 워드 및 비트 라인 사이에 수직방향을 따라 적층 구조로 형성하고, 단일한 크로스 포인트 어레이 구조를 수직방향을 따라 다수 적층함으로써 용이하게 3차원 구조로 형성할 수 있다. 이에 따라, 차세대 비활성 메모리 소자를 고밀도로 집적할 수 있다.
본원의 배경이 되는 기술은 공개특허 제10-2017-0108599호에 개시되어 있다.
본 발명에서 해결하고자 하는 기술적 과제는, 제조 공정이 단순하면서도 가변 저항체의 저항 메모리 특성 및 선택 소자의 스위칭 특성이 향상된 가변 저항 메모리 소자 및 그의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 실시예들에 따른 가변 저항 메모리 소자는 제1 방향으로 연장되는 제1 도전 라인들; 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인들; 및 상기 제1 도전 라인들과 상기 제2 도전 라인들 사이의 교차점들에 각각 제공되는 메모리 셀들을 포함하고, 상기 메모리 셀들의 각각은 대응하는 제1 도전 라인과 제2 도전 라인 사이에서 직렬로 연결된 제1 전극, 가변 저항체, 중간 전극, 선택 소자 및 제2 전극을 포함하되, 상기 가변 저항체는 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하는 제1 칼코게나이드 물질층 및 상기 제1 칼코게나이드 물질층 내에 분산된 확산 금속을 포함하고, 상기 선택 소자는 제2 칼코게나이드 물질층을 포함하되, 상기 제2 칼코게나이드 물질층은 상기 제1 칼코게나이드 물질층과 동일한 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하고, 상기 중간 전극은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함하는 금속 박막층을 포함하되, 상기 확산 금속은 상기 금속 박막층의 형성 동안 상기 금속 박막층의 Cu 및 Ag 중 적어도 하나의 금속 물질이 상기 제1 칼코게나이드 물질층 내로 확산된 것이다.
일 실시예에 따르면, 상기 제1 칼코게나이드 물질층은 Ga1-xTex(0.5≤x<1), Ge1-yTey(0.5≤y<1) 또는 Ga1-xTex(0.5≤x<1) 및 Ge1-yTey(0.5≤y<1)이 반복 적층된 초격자 구조를 포함하고, 상기 제2 칼코게나이드 물질층은 Ga1-aTeba(0.5≤a<1), Ge1-bTeb(0.5≤b<1) 또는 Ga1-aTeba(0.5≤a<1) 및 Ge1-bTeb(0.5≤b<1)이 반복 적층된 초격자 구조를 포함할 수 있다.
일 실시예에 따르면, 상기 중간 전극은 상기 금속 박막층과 상기 선택 소자 사이에 구비되는 금속 배리어층을 더 포함하되, 상기 금속 배리어층은 W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, 및 TaSiN 중에서 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따르면, 가변 저항체 및 선택 소자가 GaTe계 및 GeTe계 중 서로 동일한 2원계 칼코겐 화합물로 형성된 칼코게나이드 물질층을 포함함에 따라, 가변 저항체 및 선택 소자의 형성을 위한 증착 공정은 물론, 이들의 식각 공정에서 동일한 에천트를 사용할 수 있어 식각 공정 또한 단순화될 수 있다. 나아가, GaTe계 및/또는 GeTe계의 2원계 칼코겐 화합물을 포함함에 따라 저항 메모리 특성이 향상된 가변 저항체 및 스위칭 특성이 향상된 선택 소자의 제공이 가능할 수 있다.
결과적으로, 제조 공정이 단순하면서도 가변 저항체의 저항 메모리 특성 및 선택 소자의 스위칭 특성이 향상된 가변 저항 메모리 소자의 제공이 가능할 수 있다.
도 1은 본 발명의 실시예들에 따른 가변 저항 메모리 소자를 개략적으로 나타내는 사시도이다.
도 2는 본 발명의 실시예들에 따른 메모리 셀을 설명하기 위한 단면도이다.
도 3은 도 2의 가변 저항체를 설명하기 위한 개념도이다.
도 4는 도 2의 중간 전극의 다른예를 설명하기 위한 도면으로, 도 2의 A부분의 확대도이다.
도 2는 본 발명의 실시예들에 따른 메모리 셀을 설명하기 위한 단면도이다.
도 3은 도 2의 가변 저항체를 설명하기 위한 개념도이다.
도 4는 도 2의 중간 전극의 다른예를 설명하기 위한 도면으로, 도 2의 A부분의 확대도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본원 명세서에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 또한, 본원 명세서에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때, 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 가변 저항 메모리 소자를 개략적으로 나타내는 사시도이다.
도 1을 참조하면, 제1 방향(D1)으로 연장되는 제1 도전 라인들(CL1), 및 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장되는 제2 도전 라인들(CL2)이 제공될 수 있다. 제2 도전 라인들(CL2)은 제1 방향(D1) 및 제2 방향(D2)에 수직한 제3 방향(D3)을 따라 제1 도전 라인들(CL1)로부터 이격될 수 있다. 메모리 셀 스택(MCA)은 제1 도전 라인들(CL1)과 제2 도전 라인들(CL2) 사이에 제공될 수 있다. 메모리 셀 스택(MCA)은 제1 도전 라인들(CL1)과 제2 도전 라인들(CL2)의 교차점들에 각각 제공되는 메모리 셀들(MC)을 포함할 수 있다. 메모리 셀들(MC)은 행과 열을 이루며 이차원적으로 배열될 수 있다. 본 실시예에서 하나의 메모리 셀 스택(MCA)을 도시하나, 본 발명의 실시예들은 이에 한정되지 않는다. 메모리 셀 스택(MCA)은 복수 개로 제공되어 수직 적층될 수 있다.
메모리 셀들(MC)의 각각은 가변 저항체(VR) 및 선택 소자(SW)를 포함할 수 있다. 가변 저항체(VR) 및 선택 소자(SW)는 이들에 연결되는 한 쌍의 도전 라인들(CL1, CL2) 사이에서 서로 직렬로 연결될 수 있다.
일 예로, 메모리 셀들(MC)의 각각에 포함된 가변 저항체(VR) 및 선택 소자(SW)는 대응하는 제1 도전 라인(CL1)과 대응하는 제2 도전 라인(CL2) 사이에서 서로 직렬로 연결될 수 있다. 여기서, 제1 도전 라인(CL1)은 비트 라인(bit line)이고, 제2 도전 라인(CL2)은 워드 라인(word line)이거나 혹은 그 반대일 수 있다. 또한, 도 1에는 가변 저항체(VR) 위에 선택 소자(SW)이 제공되는 것으로 도시되어 있으나, 본 발명의 실시예들은 이에 한정되지 않는다. 도 1에 도시된 바와 달리, 선택 소자(SW) 위에 가변 저항체(VR)가 제공될 수도 있다.
제1 도전 라인(CL1)과 제2 도전 라인(CL2)을 통해 메모리 셀(MC)의 가변 저항체(VR)에 전압이 인가되어 가변 저항체(VR)에 전류가 흐를 수 있으며, 인가되는 전압에 따라 선택된 메모리 셀(MC)의 가변 저항체(VR)의 저항이 변화될 수 있다.
가변 저항체(VR)의 저항 변화에 따라, 메모리 셀(MC)에서는 "0" 또는 "1"과 같은 디지털 정보를 기억할 수 있게 되며, 메모리 셀(MC)으로부터 디지털 정보를 소거할 수 있게 된다. 예를 들면, 메모리 셀(MC)에서 고저항 상태 "0"과 저저항 상태 "1"로 데이터를 기입할 수 있다. 여기서, 고저항 상태 "0"에서 저저항 상태 "1"로의 기입을 "세트 동작"이라 칭할 수 있고, 저저항 상태 "1"에서 고저항 상태 "0"으로의 기입을 "리셋 동작"이라 칭할 수 있다. 그러나, 본 발명의 실시예들에 따른 메모리 셀(MC)은 상기 예시된 고저항 상태 "0" 및 저저항 상태 "1"의 디지털 정보에만 한정되는 것은 아니며, 다양한 저항 상태들을 저장할 수 있다.
가변 저항체(VR)는 정보 저장을 가능케 하는 물질로 형성될 수 있다. 본 발명에서, 가변 저항체(VR)는 온도에 따라 결정질과 비정질 사이의 가역적 상변화가 가능한 물질을 포함할 수 있다.
선택 소자(SW)는 비선형적(예를 들어, S자형) I-V 커브를 갖는 문턱(threshold) 스위칭 현상에 기초한 소자일 수 있다. 일 예로, 선택 소자(SW)는 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다. 즉, 선택 소자(SW)는 선택 소자(SW)의 양단에 걸린 전압의 크기에 따라 저항이 변화할 수 있는 오보닉 문턱 스위칭 특성을 갖는 물질을 포함할 수 있다. 이에 따라, 선택 소자(SW)에 문턱 전압보다 작은 전압이 인가될 때 선택 소자(SW)는 고저항 상태에 있고, 선택 소자(SW)에 문턱 전압보다 큰 전압이 인가될 때, 저저항 상태에 있으며 전류가 흐르기 시작한다. 또한, 선택 소자(SW)를 통해 흐르는 전류가 유지 전류(holding current)보다 작아질 때, 선택 소자(SW)는 고저항 상태로 변화될 수 있다.
본 발명의 실시예들에 따르면, 가변 저항체(VR) 및 선택 소자(SW)는 동일한 물질의 2원계 칼코겐 화합물을 포함할 수 있다. 이에 대해서는 뒤에서 자세히 설명한다.
제1 도전 라인(CL1)과 제2 도전 라인(CL2)의 선택에 의해 임의의 메모리 셀(MC)이 어드레싱될 수 있으며, 제1 도전 라인(CL1)과 제2 도전 라인(CL2) 사이에 소정의 신호를 인가하여, 메모리 셀(MC)을 프로그래밍하고, 제1 도전 라인(CL1)을 통하여 전류 값을 측정함으로써 해당 메모리 셀(MC)을 구성하는 가변 저항체의 저항값에 따른 정보가 판독될 수 있다.
도 2는 본 발명의 실시예들에 따른 메모리 셀을 설명하기 위한 단면도이다. 도 3은 도 2의 가변 저항체를 설명하기 위한 개념도이다. 도 4는 도 2의 중간 전극의 다른예를 설명하기 위한 도면으로, 도 2의 A부분의 확대도이다.
도 2를 참조하면, 메모리 셀(MC)은 차례로 적층된 제1 전극(EL1), 가변 저항체(VR), 중간 전극(MEL), 선택 소자(SW) 및 제2 전극(EL2)을 포함할 수 있다.
제1 전극(EL1)은 워드 라인(WL)과 전기적으로 연결되고, 및 제2 전극(EL2)에 전기적으로 연결될 수 있다. 제1 전극(EL1) 및 제2 전극(EL2)의 각각은 Ir, Ru, Pd, Au, Pt 와 같은 귀금속이나 IrO2 와 같은 금속산화물, W, Ni, Al, Ti, Ta, TiN, TiW, TaN 과 같은 비귀금속 또는 IZO, ITO 와 같은 도전성 산화물로 형성될 수 있다. 제1 전극(EL1) 및 제2 전극(EL2)의 각각은 물리 기상 증착(Physical Vapor Deposition: PVD) 공정, 스퍼터링(sputtering) 공정 또는 화학 기상 증착(Chemical Vapor Deposition: CVD) 공정을 통해 형성될 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 또한, 제1 전극(EL1)과 제2 전극(EL2)은 서로 동일하거나, 서로 다른 물질로 이루어질 수 있다.
가변 저항체(VR)는 정보 저장을 가능케 하는 물질로서, 제1 상태와 제2 상태 간에 가역적으로 천이할 수 있는 상변화 물질층을 포함할 수 있다. 예컨대, 가변 저항체(VR)은 도 3에 도시된 바와 같이, 제1 칼코게나이드 물질층(CGM1) 및 제1 칼코게나이드 물질층(CGM1) 내에 분산된 확산 금속(DM)을 포함할 수 있다.
본 발명의 개념에 따르면, 제1 칼코게나이드 물질층(CGM1)은 GaTe계 또는 GeTe계와 같은 2원계 칼코겐 화합물을 포함할 수 있다. 일 예로, 제1 칼코게나이드 물질층(CGM1)은 Ga1-xTex(0.5≤x<1) 또는 Ge1-yTey(0.5≤y<1)를 포함할 수 있다. 다른 예로, 제1 칼코게나이드 물질층(CGM1)은 Ga1-xTex(0.5≤x<1) 및 Ge1-yTey(0.5≤y<1)이 반복 적층된 초격자 구조를 가질 수 있다. 제1 칼코게나이드 물질층(CGM1)은 원자층 증착(ALD) 공정 또는 화학 기상 증착(CVD) 공정을 통해 형성될 수 있다.
확산 금속(DM)은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함할 수 있다. 확산 금속(DM)은 후술할 중간 전극(MEL) 내 포함된 금속 물질(즉, Cu 또는 Ag)이 제1 칼코게나이드 물질층(CGM1)으로 확산된 것일 수 있다.
Cu 및 Ag 중 적어도 하나의 확산 금속(DM)이 분산된 제1 칼코게나이드 물질층(CGM1)으로 형성된 가변 저항체(VR)는 Cu 또는 Ag 높은 이동성으로 인해 전기화학적 금속화 특성을 가지며, 이는 높은 스위칭 속도, 높은 온/오프 비율, 우수한 유지력 및 높은 스케일링 가능성으로 이어질 수 있고, 그 결과 인가되는 전압에 따른 저항 변화 특성이 향상된 저항 메모리 소자로서 기능할 수 있다.
중간 전극(MEL)은 가변 저항층(VR)과 선택 소자(SW)를 전기적으로 연결할 수 있으며, 가변 저항층(VR)과 선택 소자(SW)의 직접적인 접촉을 방지할 수 있다. 또한, 중간 전극(MEL)은 제1 칼코게나이드 물질층(CGM1)으로 확산 금속(DM)을 공급할 수 있다.
일 실시예에 따르면, 중간 전극(MEL)은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함하는 금속 박막층(TM)을 포함할 수 있다. 금속 박막층(TM)은 Cu 및 Ag 중 적어도 하나의 금속 물질을 타겟(Target)으로 하여 스퍼터링(Sputtering) 방식으로 형성될 수 있으며, 스퍼터링 동안 금속 박막층(TM) 내의 Cu 및/또는 Ag는 가변 저항체(VR)의 제1 칼코게나이드 물질층(CGM1)으로 확산될 수 있다.
다른 실시예에 따르면, 도 4에 도시된 바와 같이 중간 전극(MEL)은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함하는 금속 박막층(TM) 및 W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, 및 TaSiN 중에서 적어도 하나를 포함하는 금속 배리어층(BL)을 포함할 수 있다. 금속 박막층(TM)은 가변 저항체(VR)과 접하고, 금속 배리어층(BL)은 선택 소자(SW)와 접할 수 있다. 금속 박막층(TM)은 제1 칼코게나이드 물질층(CGM1)으로 확산 금속(DM)을 공급하는 기능을 수행하는 반면, 금속 배리어층(BL)은 금속 박막층(TM) 내의 확산 금속(DM)이 선택 소자(SW)로 확산되는 것을 방지하는 기능을 수행할 수 있다.
선택 소자(SW)는 오보닉 문턱 스위칭 특성을 갖는 물질로서, 제2 칼코게나이드 물질층(CGM2)을 포함할 수 있다. 제2 칼코게나이드 물질층(CGM2)은 제1 칼코게나이드 물질층(CGM1)과 동일한 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함할 수 있다.
일 예로, 제2 칼코게나이드 물질층(CGM2)은 Ga1-aTeba(0.5≤a<1) 또는 Ge1-bTeb(0.5≤b<1)를 포함할 수 있다. 다른 예로, 제2 칼코게나이드 물질층(CGM2)은 Ga1-aTeba(0.5≤a<1) 및 Ge1-bTeb(0.5≤b<1)이 반복 적층된 초격자 구조를 가질 수 있다. 제2 칼코게나이드 물질층(CGM2)은 원자층 증착(ALD) 공정 또는 화학 기상 증착(CVD) 공정을 통해 형성될 수 있다.
이러한 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하는 제2 칼코게나이드 물질층(CGM2)으로 형성된 선택 소자(SW)는 저전력 및 고집적의 저항성 메모리 소자를 구현하도록, 오보닉 문턱 스위치(Ovonic Threshold Switch: OTS) 특성을 가지며, 종래의 선택 소자보다 더 높은 비선형 특성을 갖고, 외부 전계에 대칭적인 I-V 특성을 가질 수 있다. 또한, 본 발명의 선택 소자(SW)는 종래보다 우수한 비선형 특성을 갖도록 낮은 외부 전계에서는 낮은 전류가 흐르고 높은 외부 전계에서는 높은 전류가 흘러 높은 온/오프 전류 비(Ion/Ioff)를 가질 수 있다.
본 발명의 실시예들에 따르면, 가변 저항체(VR) 및 선택 소자(SW)는 GaTe계 및 GeTe계 중 서로 동일한 2원계 칼코겐 화합물로 형성된 칼코게나이드 물질층을 포함할 수 있다. 일 예로, 가변 저항체(VR)가 Ga1-xTex(0.5≤x<1)로 형성된 제1 칼코게나이드 물질층(CGM1)을 포함하는 경우, 선택 소자(SW)는 Ga1-aTeba(0.5≤a<1)로 형성된 제2 칼코게나이드 물질층(CGM2)을 포함할 수 있다. 이 때, x와 a는 서로 동일하거나 다를 수 있다. 다른 예로, 가변 저항체(VR)가 Ge1-yTey(0.5≤y<1)로 형성된 제1 칼코게나이드 물질층(CGM1)을 포함하는 경우, 선택 소자(SW)는 Ge1-bTeb(0.5≤b<1)로 형성된 제2 칼코게나이드 물질층(CGM2)을 포함할 수 있다. 이 때, y와 b는 서로 동일하거나 다를 수 있다. 또 다른 예로, 가변 저항체(VR)가 Ga1-xTex(0.5≤x<1) 및 Ge1-yTey(0.5≤y<1)이 반복 적층된 초격자 구조의 제1 칼코게나이드 물질층(CGM1)을 포함하는 경우, 선택 소자(SW)는 Ga1-aTeba(0.5≤a<1) 및 Ge1-bTeb(0.5≤b<1)이 반복 적층된 초격자 구조의 제2 칼코게나이드 물질층(CGM2)을 포함할 수 있다. 이 때, x와 a는 서로 동일하거나 다를 수 있고, y와 b는 서로 동일하거나 다를 수 있다.
이처럼, 가변 저항체(VR) 및 선택 소자(SW)가 GaTe계 및 GeTe계 중 서로 동일한 2원계 칼코겐 화합물로 형성된 칼코게나이드 물질층을 포함함에 따라, 가변 저항체(VR) 및 선택 소자(SW)의 형성을 위한 증착 공정은 물론, 이들의 식각 공정에서 동일한 에천트를 사용할 수 있어 식각 공정 또한 단순화될 수 있다. 나아가, GaTe계 및/또는 GeTe계의 2원계 칼코겐 화합물을 포함함에 따라 저항 메모리 특성이 향상된 가변 저항체(VR) 및 스위칭 특성이 향상된 선택 소자(SW)의 제공이 가능할 수 있다.
결과적으로, 제조 공정이 단순하면서도 가변 저항체(VR)의 저항 메모리 특성 및 선택 소자(SW)의 스위칭 특성이 향상된 가변 저항 메모리 소자의 제공이 가능할 수 있다.
이상 첨부된 도면들을 참조하여 본 발명의 실시 예들을 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들 및 응용 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
Claims (3)
- 제1 방향으로 연장되는 제1 도전 라인들;
상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전 라인들; 및
상기 제1 도전 라인들과 상기 제2 도전 라인들 사이의 교차점들에 각각 제공되는 메모리 셀들을 포함하고,
상기 메모리 셀들의 각각은 대응하는 제1 도전 라인과 제2 도전 라인 사이에서 직렬로 연결된 제1 전극, 가변 저항체, 중간 전극, 선택 소자 및 제2 전극을 포함하되,
상기 가변 저항체는 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하는 제1 칼코게나이드 물질층 및 상기 제1 칼코게나이드 물질층 내에 분산된 확산 금속을 포함하고,
상기 선택 소자는 제2 칼코게나이드 물질층을 포함하되, 상기 제2 칼코게나이드 물질층은 상기 제1 칼코게나이드 물질층과 동일한 GaTe계 또는 GeTe계의 2원계 칼코겐 화합물을 포함하고,
상기 중간 전극은 Cu 및 Ag 중 적어도 하나의 금속 물질을 포함하는 금속 박막층을 포함하되, 상기 확산 금속은 상기 금속 박막층의 형성 동안 상기 금속 박막층의 Cu 및 Ag 중 적어도 하나의 금속 물질이 상기 제1 칼코게나이드 물질층 내로 확산된 것인 가변 저항 메모리 소자. - 제1 항에 있어서,
상기 제1 칼코게나이드 물질층은 Ga1-xTex(0.5≤x<1), Ge1-yTey(0.5≤y<1) 또는 Ga1-xTex(0.5≤x<1) 및 Ge1-yTey(0.5≤y<1)이 반복 적층된 초격자 구조를 포함하고,
상기 제2 칼코게나이드 물질층은 Ga1-aTeba(0.5≤a<1), Ge1-bTeb(0.5≤b<1) 또는 Ga1-aTeba(0.5≤a<1) 및 Ge1-bTeb(0.5≤b<1)이 반복 적층된 초격자 구조를 포함하는 가변 저항 메모리 소자. - 제2 항에 있어서,
상기 중간 전극은 상기 금속 박막층과 상기 선택 소자 사이에 구비되는 금속 배리어층을 더 포함하되,
상기 금속 배리어층은 W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, 및 TaSiN 중에서 적어도 하나를 포함하는 가변 저항 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230007947A KR20240115515A (ko) | 2023-01-19 | 2023-01-19 | 가변 저항 메모리 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230007947A KR20240115515A (ko) | 2023-01-19 | 2023-01-19 | 가변 저항 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240115515A true KR20240115515A (ko) | 2024-07-26 |
Family
ID=92148339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020230007947A KR20240115515A (ko) | 2023-01-19 | 2023-01-19 | 가변 저항 메모리 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240115515A (ko) |
-
2023
- 2023-01-19 KR KR1020230007947A patent/KR20240115515A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10522595B2 (en) | Memory devices and methods of manufacturing the same | |
| KR102356740B1 (ko) | 스위치 소자 및 기억 장치 | |
| US7492635B2 (en) | NOR-type hybrid multi-bit non-volatile memory device and method of operating the same | |
| US7382647B1 (en) | Rectifying element for a crosspoint based memory array architecture | |
| US7602042B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| US7821809B2 (en) | Nonvolatile memory device and method including resistor and transistor | |
| TWI424553B (zh) | 用於二極體存取之交叉點電阻性記憶體陣列的電路，偏壓方案以及製造方法 | |
| CN109493904B (zh) | 集成电路及存储器阵列中的被选存储单元的写入方法 | |
| US8586978B2 (en) | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device | |
| KR102465179B1 (ko) | 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| KR102189684B1 (ko) | 반도체 메모리 장치의 동작 방법 | |
| US9123640B2 (en) | Three dimensional resistive memory | |
| JP2018174333A (ja) | 調整可能なセルビット形状を有する不揮発性メモリ | |
| US9627442B2 (en) | Horizontally oriented and vertically stacked memory cells | |
| KR102130219B1 (ko) | 비선형 스위치 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자 | |
| KR20240115515A (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR102678527B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR102660633B1 (ko) | 고압 수소 열처리된 선택 소자층을 구비한 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR102395814B1 (ko) | 선택 소자 및 이를 포함하는 메모리 소자 | |
| KR102672267B1 (ko) | 가변 저항 메모리 소자 | |
| KR102666706B1 (ko) | 가변 저항 메모리 소자 및 그 제조 방법 | |
| KR20240115516A (ko) | 가변 저항 메모리 소자 | |
| KR20240115517A (ko) | 가변 저항 메모리 소자 | |
| KR20220038919A (ko) | 선택 소자 및 이를 포함하는 메모리 소자 및 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E601 | Decision to refuse application |