CN113782669A - 存储器件及其制造方法 - Google Patents

存储器件及其制造方法 Download PDF

Info

Publication number
CN113782669A
CN113782669A CN202110111784.5A CN202110111784A CN113782669A CN 113782669 A CN113782669 A CN 113782669A CN 202110111784 A CN202110111784 A CN 202110111784A CN 113782669 A CN113782669 A CN 113782669A
Authority
CN
China
Prior art keywords
data storage
layer
electrode
conductive structure
top electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110111784.5A
Other languages
English (en)
Inventor
江宏礼
郑兆钦
邱荣标
陈自强
陈佑昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113782669A publication Critical patent/CN113782669A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

在一些实施例中，本申请的实施例公开了一种存储器件。该存储器件包括设置在衬底上方的底部电极和设置在底部电极上方的顶部电极。底部电极的上表面背向衬底。顶部电极的底表面面向衬底。数据存储层设置在底部电极和顶部电极之间。顶部电极的底表面的至少部分沿平行于顶部电极的底表面的第一方向不与底部电极的顶表面的任何部分重叠。此外，底部电极的顶表面的至少部分沿第一方向不与顶部电极的底表面的任何部分重叠。本申请的实施例还提供了一种制造存储器件的方法。

Description

存储器件及其制造方法
技术领域
本申请的实施例涉及存储器件及其制造方法。
背景技术
许多现代电子器件都包括非易失性存储器。非易失性存储器是能够在没有电的情况下存储数据的电子存储器。一些有发展前景的下一代非易失性存储器包括电阻式数据存储元件，例如电阻式随机存取存储器(RRAM)和相变存储器(PCM)。电阻式数据存储元件结构简单，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。与当前的非易失性存储器(例如，闪速存储器)相比，电阻式数据存储元件转换时间快和/或功耗低。
发明内容
在一些实施例中，一种存储器件，包括：底部电极，设置在衬底上方，其中，所述底部电极的上表面背向所述衬底；顶部电极，在所述底部电极上方，其中，所述顶部电极具有面向所述衬底的底表面；数据存储层，布置在所述底部电极与所述顶部电极之间，其中，所述顶部电极的所述底表面的至少部分沿平行于所述顶部电极的所述底表面的第一方向不与所述底部电极的所述上表面的任何部分重叠；以及其中，所述底部电极的所述上表面的至少部分沿所述第一方向不与所述顶部电极的所述底表面的任何部分重叠。
在一些实施例中，顶部电极的所述底表面的不超过60％的沿所述第一方向与所述底部电极的所述上表面的部分重叠。在一些实施例中，顶部电极的所述底表面沿所述第一方向不与所述底部电极的所述上表面重叠。在一些实施例中，数据存储层围绕所述顶部电极的所述底表面和侧壁。在一些实施例中，数据存储层的所述底表面包括沿所述底部电极的侧壁延伸的突起。在一些实施例中，顶部电极的所述底表面包括朝向所述底部电极延伸的突起。在一些实施例中，数据存储层包括介电电阻式存储器层。在一些实施例中，底部电极包括锥形侧壁，所述锥形侧壁在所述底部电极的面向所述顶部电极的所述底表面的边缘处与所述底部电极的所述上表面形成锐角；以及所述顶部电极包括锥形侧壁，所述锥形侧壁在所述顶部电极的面向所述底部电极的所述上表面的边缘处与所述顶部电极的所述底表面形成钝角。
在一些实施例中，一种存储器件，包括：晶体管，包括第一源极/漏极(S/D)区和第二S/D区；第一导电结构，在第一介电层中，所述第一导电结构电耦合到所述晶体管的所述第一S/D区；第二导电结构，在第二介电层中；以及数据存储层，设置在所述第一导电结构的顶表面和所述第二导电结构的底表面之间；其中：所述第一导电结构的所述顶表面沿第一方向从第一边缘延伸至第二边缘；所述第二导电结构的所述底表面沿所述第一方向从第三边缘延伸至第四边缘；以及所述第四边缘在所述第一方向上相对于所述第二边缘偏移，使得所述第二导电结构的所述底表面跨越所述第二边缘。
在一些实施例中，第三边缘在所述第一方向上相对于所述第一边缘偏移。在一些实施例中，在所述第一介电层中的第二MEOL结构，所述第二MEOL结构电耦合到所述晶体管的所述第二S/D区；以及在所述第二介电层中的第一通孔，其中，所述第二MEOL结构的底表面的中心与所述第一通孔的顶表面的中心大体对齐。在一些实施例中，第一方向平行于所述晶体管的从所述第二S/D区延伸到所述第一S/D区的沟道；以及所述第一通孔在垂直于所述第一方向的第二方向上相对于所述第二导电结构偏移。在一些实施例中，栅极结构，在所述晶体管上方的所述第一S/D区和所述第二S/D区之间；以及第二通孔，电耦合到所述栅极结构，其中，所述第二通孔布置在所述第二方向上所述第二导电结构和第一通孔之间。
在一些实施例中，一种制造存储器件的方法，所述方法包括：在衬底上方形成第一导电结构；在所述第一导电结构的上表面的露出部分上方形成数据存储层，其中，所述数据存储层的中心在平行于所述第一导电结构的所述上表面的第一方向上偏离所述第一导电结构的所述上表面的中心；以及在所述数据存储层上方形成第二导电结构。
本申请的实施例提供了数据存储元件及其制造方法。
附图说明
结合附图阅读以下详细描述，可更好地理解本公开的各方面。应注意，根据工业中的标准实践，各部件未按比例绘制。实际上，为了论述清楚，各部件的尺寸可以任意增大或减小。附图示出了如下示意图
图1A：根据本公开的一些实例的具有数据存储层的数据存储元件的横截面侧视图；
图1B：处于低电阻状态的图1A的数据存储元件的横截面侧视图；
图2A-图2D：根据本公开的一些实例的具有介电电阻式数据存储层的数据存储元件的横截面侧视图；
图3A：根据本公开的一些实例的存储器单元的俯视图；
图3B：图3A的存储器单元的横截面侧视图；
图4A-图4B：根据本公开的一些实例的具有偏移通孔的存储器单元的俯视图；
图5：根据本公开的一些实例的制造数据存储元件的方法的流程图；
图6A-图6F：图5的方法的示例性制造步骤的顺序的横截面侧视图；
图7：根据本公开的一些实例的制造数据存储元件的方法的流程图；
图8A-图8F：图7的方法的示例性制造步骤的顺序的横截面侧视图；
图9：根据本公开的一些实例的存储器单元的横截面侧视图；以及
图10：根据本公开的一些实例的具有第一通孔和带有圆边的数据存储层的存储器单元的横截面侧视图。
具体实施方式
本公开提供了用于实现本公开的不同特征的多个不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本公开。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…上方”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
电阻式数据存储元件通常包括底部电极、顶部电极和布置在底部电极和顶部电极之间的电阻式存储器层。电阻式存储器层具有可切换电阻，例如低电阻状态和高电阻状态，其可用于编码一个数据位(即“1”或“0”)。RRAM数据存储元件包括介电电阻式存储器层，该介电电阻式存储器层在其正常状态下是绝缘的。然而，在某些介电材料中，如果施加足够大的初始化电压，则可能形成诸如氧空位等缺陷。这些缺陷会造成材料携带电荷，并且电荷会在介电材料内移动，从而使得材料具有非零导电率。在缺陷初始形成之后，通过在存储器层上施加适当的电压，存储器层可以在导电状态和基本绝缘状态之间切换。
然而，对于不同数据存储元件，低电阻状态下的电阻会有不同。在介电电阻式存储器层中，缺陷可形成延伸穿过介电材料的导电细丝。如果在初始化期间所施加的电场是均匀的，则不存在形成导电细丝的优选位置，可在整个介电材料中的不同位置处形成多个导电细丝。这会导致不同数据存储元件中的电阻的差异。此外，由于导电细丝的数量变化，RRAM数据存储元件的切换电压也会不同。
鉴于上述，本申请的各实例针对具有相对于彼此偏离的底部电极和顶部电极的数据存储元件。由于底部电极和顶部电极之间的空间偏移，数据存储元件具有相对于下方接触件的非对称结构。当在电极之间施加电压时，非对称结构会产生不均匀电场。因此，在某些区域中会促进导电细丝形成，而在其他区域中会妨碍其形成。这可以允许更好地控制细丝的数量，从而可以减少不同数据存储元件之间的性能特性的差异。本申请的其它实例涉及一种解决类似难题的存储器单元和制造数据存储元件的方法。
图1A描绘了根据本公开的一些实例的数据存储元件100的横截面侧视图；数据存储元件100包括配置为存储数据的数据存储层102。数据存储层102可以例如包括电阻式存储器层，其中数据编码在电阻式存储器层的电阻中。数据存储层102可以例如包括相变存储器层或介电电阻式存储器层，如下文更详细描述的。
数据存储层102布置在底部电极104和顶部电极106之间。底部电极104的上表面与数据存储层102的底表面接触。顶部电极106的底表面与数据存储层102的上表面接触。各元件可以例如直接物理接触和/或电接触。在其他实例中，各元件可以通过布置在其间的薄层操作接触，例如提供元件之间的电接触的薄导电层。
底部电极104和/或顶部电极106包括或由导电材料组成，例如铝、铜、钨、氮化钽、氮化钛、铂、铱、钌、银、金或其组合。底部电极104和/或顶部电极106可以电耦合到其它元件，例如晶体管、地线、位线和/或字线，例如，如下面参考图3A、图3B所描述的。在一些实例中，顶部电极106的底表面和底部电极104的上表面可以大体平行。顶部电极106的底表面和/或底部电极104的上表面可以为大体平坦的表面。
数据存储层102、底部电极104和/或顶部电极106可以由介电层108围绕或嵌入介电层108中。介电层108可以例如包括或由二氧化硅、氮化硅、碳化硅、低k介电质或其组合组成。如本文所使用的，低k介电质可以是例如介电常数k小于约3.9、3、2或1的介电材料。在一些实例中，介电层108可以包括两层或更多层，例如围绕底部电极104的下层和围绕顶部电极106和/或数据存储层102的上层，例如，如下面参考图3A、图3B所描述的。在一些实例中，介电层108可选自半导体器件的层间介电(ILD)层、金属间介电(IMD)层和/或蚀刻停止层。
顶部电极106的底表面包括部分106A，部分106A沿平行于顶部电极106的底表面的第一方向不与底部电极104的上表面的任何部分重叠。在一些实例中，顶部电极106的底表面还可以包括沿第一方向与部分104B重叠的部分106B，如图1A的实例所示，即部分106B沿垂直于顶部电极106的底表面的方向与部分104B相对。换句话说，顶部电极106的底表面可以沿第一方向延伸超过底部电极104的第一侧壁104-I，使得顶部电极106的第一侧壁106-I相对于底部电极104的第一侧壁104-I偏移。在图1A中，部分106A和部分106B之间的边界由对应于底部电极104的第一侧壁104-I延续的虚线表示。在一些实例中，部分106B可以占比不超过顶部电极106的底表面的表面积的60％，在一个实例中不超过40％。在一个特定实例中，部分106B可以占比顶部电极106的底表面的表面积的约50％。在一些实例中，部分106B可以占比顶部电极106的底表面的表面积的至少10％，在一个实例中至少20％。在其他实例中，顶部电极106的底表面可以沿第一方向与底部电极104的上表面没有任何重叠，例如，如下面参考图2A所描述的。
底部电极104的上表面包括部分104A，部分104A沿第一方向不与顶部电极106的底表面的任何部分重叠。换句话说，底部电极104的上表面可以沿第一方向延伸超过顶部电极106的第二侧壁106-II，使得底部电极104的第二侧壁104-II相对于顶部电极106的第二侧壁106-II偏移。在图1A中，部分104A和部分104B之间的边界由对应于顶部电极106的第二侧壁106-II延续的虚线表示。在一些实例中，部分104B可以占比不超过底部电极104的上表面的表面积的60％，在一些实例中不超过40％。在一个特定实例中，部分104B可以占比底部电极104的上表面的表面积的大约50％。在一些实例中，部分104B可以占比底部电极104的上表面的表面积的至少10％，在一个实例中至少20％。
数据存储层102可以布置在顶部电极106的底表面上，例如使得数据存储层102覆盖或重叠部分106A的至少部分和部分106B的至少部分。因此，数据存储层102也可覆盖底部电极104的上表面的部分104B的至少部分。在一些实例中，数据存储层102可以覆盖或重叠底部电极104的上表面的部分104A的至少部分。在一些实例中，数据存储层102可以覆盖或重叠顶部电极106的整个底表面和/或底部电极104的整个上表面。
在一些实例中，数据存储层102可包括电阻式存储器层。除了电阻式存储器层之外，数据存储层102可以包括其他层，例如顶部金属层和/或底部金属层，例如，如下面参考图2D所详细描述的。电阻式存储器层可以包括或由具有可切换电阻的材料组成。电阻式存储器层可以例如呈现高电阻状态和低电阻状态。因此，电阻式存储器的状态可用于编码一个数据位。在一些实例中，电阻式存储器层可以是介电电阻式存储器层。介电电阻式存储器层包括或由具有高电阻状态和低电阻状态的介电材料组成，在高电阻状态下，电阻式存储器层基本绝缘，在低电阻状态下，电阻式存储器层导电。介电材料可以例如包括或由氧化物组成，诸如氧化铪(例如HfO2)、氧化锆(例如ZrO2)、氧化铝(例如Al2O3)、氧化钽(例如Ta2O5)、氧化铌(例如Nb2O5)、氧化钒(例如Va2O5)、氧化钛(例如TiO2)、钛钽氧化物、铝铪氧化物、铪钽氧化物、钽铝氧化物或其组合。可例如通过将电压施加到例如在底部电极104与顶部电极106之间的电阻式存储器层上，诱发介电电阻式存储器层的状态改变。
在图1B中，示出了介电电阻式存储器层处于低电阻状态的数据存储元件100。另一方面，图1A的图示可以对应于介电电阻式存储器层处于高电阻状态的数据存储元件100。在低电阻状态下，在介电电阻式存储器层中可能存在诸如空位等缺陷，例如氧化物中的氧空位。缺陷可能例如位于导电细丝110中，导电细丝110延伸跨过介电电阻式存储器层的厚度，例如从顶部电极106到底部电极104，或者从数据存储层102的顶部金属层到底部金属层。可例如通过在介电电阻式存储器层上施加初始化电压来初始形成细丝110。初始化电压可以例如在约1.5V到约3V之间，在初始形成之后，细丝110可以例如断开或通过复位电压复位，并且被重新形成或通过设定电压设定，以将数据传输到数据存储层102。设定电压可以小于初始化电压，可以例如在约0.5V到约2V之间。
当在底部电极104和顶部电极106之间施加电压时，由于底部电极104和顶部电极106之间部分重叠，从而数据存储层102中的电场可以是不均匀的。在一些实例中，在底部电极104的连接部分104B与侧壁104-I的边缘附近的电场可以比在数据存储层102的距离边缘更远的其他部分中的电场更强。从而数据存储元件100中的顶部电极104和底部电极106的非对称布置可以便于在底部电极104的边缘附近形成导电细丝，或者更一般地说，可以便于控制穿过数据存储层102的导电路径的位置。在一些实例中，可以形成单个导电细丝。这可以降低不同数据存储元件之间的性能特性的差异。非对称布置可以例如使得低电阻状态中的电阻、设定电压和/或复位电压变化较小。
图2A-图2D分别示出了根据本公开的一些实例的数据存储元件200、210、220和230的横截面侧视图。数据存储元件200、210、220、230类似于图1A、图1B的数据存储元件100，并且也包括布置在底部电极104和顶部电极106之间的数据存储层102。数据存储层102包括介电电阻式存储器层。在图2A-图2D中，数据存储层102描绘为处于低电阻状态，数据存储层102中形成延伸穿过介电电阻式存储器层的导电细丝110。
在一些实例中，如图2A所示，顶部电极106的底表面沿平行于顶部电极106的底表面的第一方向不与底部电极104的上表面重叠。换句话说，不与底部电极104的上表面的任何部分重叠的部分106A可覆盖顶部电极的整个底表面面积。不与顶部电极106的底表面的任何部分重叠的部分104A可覆盖底部电极104的整个上表面面积。细丝110可以分别在底部电极104和顶部电极106的相对的边缘之间延伸，如图2A所示。
在一些实例中，如图2A-图2D所示，数据存储层102可以围绕顶部电极106的底表面和顶部电极106的侧壁的至少部分。数据存储层102可以例如围绕底表面和侧壁106-I、106-II的至少部分，即，数据存储层102可覆盖整个底表面并可沿侧壁106-I、106-II的全部或部分延伸。数据存储层102也可以围绕顶部电极106的连接侧壁106-I和106-II的的侧壁的至少部分，例如平行于图2A-图2D的绘图平面的侧壁，从而沿顶部电极的所有侧壁围绕顶部电极。在一些实例中，数据存储层102可以具有大体均匀的厚度。数据存储层102可以例如共形围绕顶部电极106。
参考图2B的数据存储元件210，数据存储层102的底表面可以包括沿底部电极104的侧壁的至少部分(例如侧壁104-I)延伸的突起102A。因此，数据存储层102的部分可以延伸到在底部电极104的上表面下方的介电层108或其子层中。从而数据存储层102可以围绕底部电极104的侧壁104-I和上表面之间的边缘。在一些实例中，突起102A可以与侧壁104-I直接接触。
在一些实例中，底部电极104的至少一个侧壁是锥形的，例如侧壁104-I。锥形侧壁104-I可以在底部电极104的面向顶部电极106的底表面的边缘处与底部电极104的上表面形成锐角α。角α可以例如在约70°至约85°之间。在一些实例中，在不受任何理论约束的情况下，锐角α可以使得在底部电极104的边缘附近产生较强电场，从而可以促进在底部电极的边缘与顶部电极106的底表面之间形成细丝110。
在一些实例中，顶部电极106的至少一个侧壁是锥形的，例如侧壁106-II。锥形侧壁106-II可以在顶部电极106的面向底部电极104的上表面的边缘处与顶部电极106的底表面形成钝角α。角α可以例如在约95°至约110°之间。在一些实例中，在不受任何理论约束的情况下，钝角α可以使得在顶部电极106的边缘附近产生较弱电场，从而可以阻碍在顶部电极106的边缘和底部电极104的上表面之间形成导电细丝。在一些此类实例中，锥形侧壁106-II的斜率的绝对值小于侧壁104-I的斜率的绝对值。
在其他实例中，底部电极104的至少一个侧壁是锥形的，例如侧壁104-I，顶部电极106的至少一个侧壁是锥形的，例如侧壁106-II，如图2B所示。此外，在一个实例中，底部电极和顶部电极的所有侧壁可以是锥形的。另外或替代地，顶部电极106和/或数据存储层102的一个或多个边缘，特别是顶部电极106的面向底部电极104的上表面的边缘可以是圆形的，例如，如下面参考图10所描述的。
在一些实例中，顶部电极106的底表面可以不是平坦表面。顶部电极106的底表面可以例如包括朝向底部电极104延伸的突起106C，例如用于图2C的数据存储元件220。突起106C可例如与部分106A对齐或部分对齐，即可不与底部电极104的上表面的任何部分重叠。细丝110可以例如形成在突起106C的边缘和底部电极104的相对边缘之间，如图2C所示。在一些实例中，突起106C可延伸到与底部电极104的上表面大体对齐的深度，如图2C的实例所示。在其它实例中，突起106C的中心可在第一方向上与底部电极104的边缘大体对齐。底部电极104的上表面与突起106C之间的距离可以小于底部电极104的上表面与顶部电极106的底表面的任何其它部分之间的距离。
另外或替代地，顶部电极106的底表面可以包括例如在部分106B中的凹槽。在一些实例中，顶部电极106的面向底部电极104的边缘可以相对于顶部电极106的底表面的面向底部电极104的边缘的部分凹陷。底部电极104和顶部电极106的面向底部电极104的边缘之间的距离可以小于顶部电极106和底部电极104的面向顶部电极106的边缘之间的距离。
在一些实例中，数据存储层102可包括除了电阻式存储器层之外的其他层，例如在如图2D所示的数据存储元件230中。在图2D的实例中，数据存储层102包括底部金属层232、电阻式存储器层234和顶部金属层236。电阻式存储器层234可以例如布置在顶部金属层236与底部金属层232之间。顶部金属层236可以例如与顶部电极106的底表面直接接触或操作接触，底部金属层232可以例如与底部电极104的上表面直接接触或操作接触。顶部金属层232和底部金属层236中的每一者可以例如包括或由铂、钌、氮化钽、氮化钛、铱、钨、铝、铜、银、金或其组合组成。在一些实例中，数据存储层102可包括势垒层(未示出)，例如在电阻式存储器层234与顶部金属层232和底部金属层236中的其中一者之间。势垒层可以例如包括或由铝(例如Al2O3)、铪(例如HfO2)、锆(例如ZrO2)、镧、钽、钛或其组合组成。势垒层的氧浓度可以比电阻式存储器层234低，并且其氧反应活性可以比顶部金属层232和/或底部金属层236高。
虽然图2D的数据存储层示出为除了电阻式存储器层之外还具有其它层，但是应理解，在一些实施例中，图1A-图1B和图2A-图2C的数据存储层除了电阻式存储器层之外还可以具有其它层(例如，设置在底部金属层和顶部金属层之间的电阻式存储器层)。在一些此类实施例中(例如，对应于图1A-图1B的数据存储层)，底部金属层、电阻式存储器层和顶部金属层可以包括大体平坦的层，使得电阻式存储器层的底部在底部金属层的顶部上方，以及顶部金属层的底部在电阻式存储器层的顶部上方。在其它此类实施例中(例如，对应于图2A-图2C的数据存储层)，底部金属层和顶部金属层可以沿电阻式存储器层的垂直和水平延伸的表面布置。在其它此类实施例中(例如，对应于图2B-图2C的数据存储层)，底部金属层、电阻式存储器层和顶部金属层可分别具有从下表面向外延伸的突起，使得底部金属层、电阻式存储器层和顶部金属层中的一者或多者沿底部电极104的侧壁在底部电极104的顶部下方延伸。
图3A和图3B示出了根据本公开的一些实例的存储器单元300的示意图。图3A描绘了存储器单元300的俯视图，图3B描绘了存储器单元沿图3A中线A-A的的横截面侧视图。
存储器单元300可包括衬底302，衬底302可例如为体衬底，例如体硅衬底或绝缘体上硅衬底。衬底302可包括有源区304，其中布置有包括第一源极/漏极(S/D)区304A和第二S/D区304B的晶体管。有源区304和/或衬底302可被掺杂为具有第一导电类型，第一S/D区304A和第二S/D区304B可被掺杂为具有与第一导电类型相反的第二导电类型。在一些实例中，有源区304可以是平面场效应晶体管的平面结构，例如，如图3A所示。在其它实施例(未示出)中，有源区304可以包括场效应晶体管(finFET)的鳍结构。有源区304可以被浅槽隔离(STI)区306包围，浅槽隔离(STI)区306可以例如包括或由布置在衬底302中的沟槽中的介电材料组成。介电材料可以例如包括或由二氧化硅、氮化硅、低k介电质或其组合组成。在有源区304上方，可设置一层或多层，例如下方蚀刻停止层或接触蚀刻停止层(CESL)308和第一介电层310。下方蚀刻停止层308可例如包括或由碳化硅、氮化硅、碳氮化硅、碳氧化硅、氧氮化硅、二氧化硅、低k介电质或其组合组成。介电层310可例如包括或由二氧化硅、氮化硅、低k介电质或其组合组成。
栅极结构312布置在有源区304中的第一S/D区304A与第二S/D区304B之间的晶体管的沟道区的顶部上。栅极结构312可以例如是包括栅极介电质和栅电极的栅极堆叠件。栅极介电质可以例如包括或由二氧化硅、高k介电材料(例如氧化铪、氧化锆、氧化镧、氧化钛、氧化钇或钛酸锶)、氧化铝(例如Al2O3)或其组合组成。栅电极可以例如包括或由掺杂多晶硅或诸如铝、铜、钨或其组合的金属组成。栅极结构312可由介电间隔件314围绕，介电间隔件314可例如包括或由氧化硅、氮化硅、碳化硅或其组合组成。中间蚀刻停止层(MESL)316可设置于栅极结构312上方，其中中间蚀刻停止层316可包括或由碳化硅、氮化硅、碳氮化硅、碳氧化硅、氧氮化硅、氧化硅、低k介电质或其组合组成。
存储器单元300还包括在第一介电层310中的第一中道工序(MEOL)结构318。第一MEOL结构318可例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。第一MEOL结构318电耦合到晶体管的第一S/D区304A。第一MEOL结构318可例如延伸穿过CESL 308、第一介电层310和MESL 316。存储器单元300还包括在第一介电层310上方的第二介电层322中的第一通孔320。第一通孔320可例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。第二介电层322可例如设置在MESL 316的顶部上。第二介电层322可以例如包括或由二氧化硅、氮化硅、低k介电质或其组合组成。
第一MEOL结构318和第一通孔320分别形成数据存储元件324的底部电极和顶部电极，数据存储元件324包括数据存储层326，数据存储层326设置在第一MEOL结构318的顶表面和第一通孔320的底表面之间。通过使用第一MEOL结构作为底部电极，相邻的存储器件可以以相对小的间距形成，并且可以实现高密度阵列。在一些实例中，数据存储元件324可类似于上述数据存储元件100、200、210、220和230中的一者或多者。因此，数据存储层326可类似于数据存储层102，并且可例如包括电阻式存储器层，例如，如上所述的介电电阻式存储器层。在一些实例中，数据存储层102可延伸到MESL 316中，例如类似于数据存储元件210和220。在一些实例中，第一通孔320的底表面可以包括朝向第一MEOL结构318的顶表面延伸的突起(未示出)，例如类似于数据存储元件220。另外或替代地，第一MEOL结构318的至少一个侧壁和/或第一通孔320的至少一个侧壁可以是锥形的，例如，如上面参考图2B所描述的。
第一MEOL结构318的顶表面沿第一方向从第一边缘318-I延伸至第二边缘318-II。在一些实例中，第一方向可平行于晶体管的从第二S/D区304B延伸至第一S/D区304A的沟道，沟道可例如与图3A的实例中的线A-A对齐。在其他实例中，第一方向可例如垂直于晶体管的沟道。第一通孔320的底表面沿第一方向从第三边缘320-I延伸至第四边缘320-II。第四边缘320-II在第一方向上相对于第二边缘318-II偏移。从而数据存储元件324可以相对于垂直于第一方向的平面不对称。在一些实例中，第一通孔320的底表面的至少部分可以在第一方向上延伸超过第二边缘318-II，如图3A的实例所示。在一些实例中，第四边缘320-II可在第一方向上相对于第二边缘318-II偏移，使得第一通孔320的底表面跨越第一边缘318-I或第二边缘318-II。
在一些实例中，第三边缘320-I可在第一方向上相对于第一边缘318-I偏移。从而第一MEOL结构318的顶表面的至少部分可以在与第一方向相反的方向上延伸超过第三边缘320-I，如图3A的实例所示。在一些实施例中，第三边缘320-I可以偏移超过第二边缘318-II，即，类似于数据存储元件200，第一通孔320的底表面可以与第一MEOL结构318的顶表面没有任何重叠。
在一些实施例中，包括第一互连线的源极线SL耦合到第二S/D区304B，包括第二互连线的字线WL耦合到栅极结构312，包括第三互连线的位线BL耦合到第一通孔320。通过选择性地施加偏置电压至位线BL、源极线SL和/或字线WL，可从数据存储层326读出数据和/或将数据写入数据存储层326。举例来说，可将偏置电压施加到字线WL以在栅极结构312下方形成导电沟道，从而允许由源极线SL和位线BL施加的电压在数据存储层326上形成电位差。
在一些实施例中，为了从数据存储层326读取数据，源极线SL和位线BL可以将第一组偏置条件应用于第一MEOL结构318(例如，下电极)和第一通孔320(例如，上电极)。第一组偏置条件使得电流通过数据存储层326，其指示数据存储层326存储的数据状态。为了在数据存储层326内写入低电阻状态，源极线SL和位线BL可以将第二组偏置条件应用于第一MEOL结构318(例如，下电极)和第一通孔320(例如，上电极)。第二组偏置条件可以形成使氧从数据存储层326到第一通孔320(例如，上电极)的电场，从而形成在数据存储层326中的氧空位的导电细丝。或者，为了在数据存储层326内写入高电阻状态，源极线SL和位线BL可以将第三组偏置条件应用于第一MEOL结构318(例如，下电极)和第一通孔320(例如，上电极)。第三组偏置条件可以形成电场，该电场通过使氧从第一通孔320(例如，上电极)到数据存储层326来断开导电细丝。
当在第一MEOL结构318和第一通孔320之间施加电压时，由于第二边缘318-II和第四边缘320-II之间的空间偏移，数据存储层326中的电场可以是不均匀的。在一些实例中，在第一MEOL结构318的第二边缘318-II附近的电场可以比在数据存储层326的距离边缘318-II更远的其它部分中的电场更强。从而数据存储元件324中的第一MEOL结构318和第一通孔320的不对称布置可便于第二边缘318-II附近的导电细丝的形成和空间控制。在一些实例中，可以形成单个导电细丝。这可以降低不同存储器单元之间的性能特性的差异。非对称布置可以例如使得低电阻状态中的电阻、设定电压和/或复位电压变化较小。
在一些实例中，存储器单元300还可包括在第一介电层310中的第二MEOL结构328。第二MEOL结构328可例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。第二MEOL结构328电耦合到第二S/D区304B。类似于第一MEOL结构318，第二MEOL结构328可例如延伸穿过CESL 308、第一介电层310和MESL 316。
在一些实例中，存储器单元300也可以包括第二介电层322中的第二通孔330，其中第二通孔330电耦合到第二MEOL结构328。第二通孔330可例如提供第二S/D区304B与位线BL之间的电连接，以从存储器单元300读取数据和/或将数据写入至存储器单元300。第二通孔330的底表面的中心可以沿至少第一方向与第二MEOL结构328的顶表面的中心对齐，即第二MEOL结构328和第二通孔330可以形成相对于垂直于第一方向的平面的对称结构，如图3A和图3B的实例所示。
在一些实例中，存储器单元300还可以包括电耦合到栅极结构312的第三通孔或栅极通孔332。栅极通孔332可以例如延伸穿过介电间隔件314和/或第二介电层322。栅极通孔332可例如提供栅极结构312与字线WL之间的电连接，以用于寻址存储器单元300。栅极通孔332可以例如布置成使得栅极通孔332与有源区304没有任何重叠，即位于有源区304之外，如图3A中的俯视图所示。在一些实施例中，栅极通孔332可以具有与第一MEOL结构318和第二MEOL结构328的顶表面大体对齐的顶表面。
在一些实例中，第二通孔330可以在垂直于第一方向的第二方向上相对于第一通孔320偏移。图4A和图4B中描绘了其实例，分别示出了存储器单元400和410的俯视图。存储器单元400、410可类似于上文所描述的存储器单元300。在一些实例中，第一方向可平行于晶体管的沟道，沟道可例如与图4A、图4B中的线A-A对齐。在一些实例中，第二通孔330可以偏移，使得第二通孔330与第一通孔320沿第二方向没有任何重叠，如图4A和图4B的实例所示。这可以在第一通孔320和第二通孔330之间为覆盖窗口创建空间，如在存储器单元400中所示。在其他实例中，栅极通孔332可以布置在第一通孔320与第二通孔330之间，如图4B所示。
图5示出了根据本公开的一些实例的制造数据存储元件的方法500的流程图。尽管本申请所示出和/或描述的此方法和其它方法示出为一系列步骤或事件，但应理解，本公开不限于所示出的顺序或步骤。因此，在一些实例中，这些步骤可以以与所示的顺序不同的顺序来执行，和/或可以同时执行。此外，在一些实例中，所示步骤或事件可被细分为多个步骤或事件，这些步骤或事件可在不同的时间执行或与其他步骤或子步骤同时执行。在一些实例中，可以省略一些示出的步骤或事件，并且可以包括其他未示出的步骤或事件。
在下文中，使用具有数据存储元件324的存储器单元300作为实例来描述方法500。图6A-图6F示出了在制造的各个阶段的工件300A的横截面侧视图。然而，方法500不限于此实例，并且应理解，方法500还可用于制造其它数据存储元件和/或包括数据存储元件的存储器单元，例如，本文所述的数据存储元件100、200、210、220及230和/或存储器单元400、410、900及1000。
方法500包括在步骤502中，提供具有在第一导电结构上方的介电层的衬底。在此实例中，第一导电结构可以对应于第一MEOL结构318，因此第一MEOL结构318在下文中也称为第一导电结构318。在此实例中，第一导电结构318上方的介电层可对应于第二介电层322，因此第二介电层322在下文中也称为介电层322。在其它实例中，第一导电结构和介电层可分别对应于数据存储元件100、200、210、220和230中的一者的底部电极104和介电层108。第一导电结构318可例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。第二介电层322可以例如包括或由二氧化硅、氮化硅、低k介电质或其组合组成。
介电层322覆盖第一导电结构318，如图6A所示。介电层322可以例如用作保护第一导电结构318的钝化层。此外，工件300A可包括如图6A所示的其它元件，例如具有第一S/D区304A及第二S/D区304B的有源区304，STI区306，层308、310、316中的一者或多者，栅极结构312，介电间隔件314和/或可对应于第二MEOL结构328的第三导电结构328。在一些实例中，图6A-图6F中的与图3B中相同附图标记来标记的元件可以对应于存储器单元300的相应元件.在这方面，参照上面的描述。
在一些实例中，方法500可包括在步骤504中，在介电层322中形成开口604，开口604露出第三导电结构328的上部或顶表面的至少部分。这可以例如包括在介电层322上沉积和图案化第一掩模层602，以及使用第一掩模层602作为掩模执行第一蚀刻，如图6B所示。第一掩模层602可以例如包括或由光刻胶和/或硬掩模材料组成，例如氧氮化硅、氮化硅或二氧化硅。第一蚀刻可以例如为单向或垂直蚀刻。第一蚀刻可以去除介电层322的露出部分。在一些实例中，第一蚀刻可在第三导电结构328和/或中间蚀刻停止层316的上表面处停止。开口604的中心可与第三导电结构328的上表面的中心对齐，如图6B所示。
在一些实例中，方法500可以包括，在步骤506中，在开口604中形成导电结构，例如第二通孔330。如图6C所示，这可以包括例如通过原子层沉积、化学气相沉积、等离子体气相沉积、旋涂或其组合,在开口604内和介电层322上沉积导电层606。导电层606可以例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。在一些实例中，这还可以包括去除导电层606在开口604之外的部分，如图6D所示。可以例如通过平坦化去除导电层606在开口604之外的部分，平坦化可以例如包括化学机械抛光。
在步骤508中，方法500还包括在介电层322中形成偏离开口610，在此实例中，偏离开口610露出第一导电结构318的上表面或顶表面的部分。偏离开口610的中心在平行于第一导电结构318的上表面的第一方向上偏离第一导电结构318的上表面的中心。在一些实例中，露出部分可占比不超过第一导电结构318的上表面的表面积的65％，在一个实例中不超过45％。在一些实例中，露出部分可占比第一导电结构318的上表面的表面积的至少5％，在一个实例中至少15％。形成偏离开口610可例如包括在介电层322上沉积并图案化第二掩模层608，以及使用第二掩模层608作为掩模执行第二蚀刻，如图6E所示。第二掩模层可以例如包括或由光刻胶和/或硬掩模材料组成，例如氧氮化硅、氮化硅或二氧化硅。第二蚀刻可以例如为单向或垂直蚀刻。第二蚀刻可以去除介电层322的露出部分。
在一些实例中，第二蚀刻可在第一导电结构318的上表面处停止。在其它实施例中，第二蚀刻可延伸到导电结构318的上表面下方。在一些实施例中，第二蚀刻可蚀刻未被介电层322覆盖的第二导电结构318，以减小第二导电结构318的限定偏离开口610的部分的高度。在此类实施例中，第二蚀刻使得导电结构318具有阶梯结构，阶梯结构包括限定偏离开口610并且凹入导电结构318的顶表面(其由介电层322覆盖)下方的上表面。在一些实例中，偏离开口610的侧壁可以是锥形的。锥形侧壁可以与偏离开口610的底壁形成钝角，例如约95°到约110°之间的角，例如以形成数据存储元件，类似于图2B的数据存储元件210。在一些实例中，例如通过选择适当的蚀刻化学品和/或偏离开口610的宽度，偏离开口610的底部边缘可以是圆形的，例如，如下面参考图10所描述的。
在一些实例中，在下文中第一导电结构318可以布置在介电层或蚀刻停止层316中。因此，偏离开口610可露出蚀刻停止层316的上表面的邻近第一导电结构318的部分。在一些实例中，第二蚀刻可以在蚀刻停止层316的上表面处停止。在其它实例中，第二蚀刻可包括至少部分地去除中间蚀刻停止层316的露出部分的过蚀刻。因此，如图6E所示，偏离开口610可以在第一导电结构318的上表面下方延伸到蚀刻停止层316中，例如以形成数据存储元件，类似于上述数据存储元件210。
在步骤510中，在偏离开口610中形成数据存储层612。数据存储层612可例如包括电阻式存储器层，诸如上面参照图1A、图1B所述的介电电阻式存储器层。电阻式存储器层可以例如包括或由氧化物组成，诸如氧化铪(例如HfO2)、氧化锆(例如ZrO2)、氧化铝(例如Al2O3)、氧化钽(例如Ta2O5)、氧化铌(例如Nb2O5)、氧化钒(例如Va2O5)、氧化钛(例如TiO2)、钛钽氧化物、铝铪氧化物、铪钽氧化物、钽铝氧化物或其组合。数据存储层612也可包括其他层，例如，如上面参照图2D详细描述的底部金属层、顶部金属层和/或势垒层。数据存储层612可例如通过原子层沉积、化学气相沉积、等离子体气相沉积、旋涂或其组合形成。数据存储层612可共形沉积在开口的底壁和侧壁上，即，使得数据存储层612具有大体均匀的厚度。在一些实例中，数据存储层612也可沉积在介电层322的顶表面上方，如图6F所示。
方法500还包括在步骤512中，在数据存储层612上方的偏离开口610中形成第二导电结构。第二导电结构可以例如是存储器单元300的第一通孔320，因此在下文中第一通孔320也称为第二导电结构320。第二导电结构320可以例如通过在数据存储层612上沉积导电层614来形成，例如通过原子层沉积、化学气相沉积、等离子体气相沉积、旋涂或其组合。导电层614可以例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。在一些实例中，方法500还可包括例如通过平坦化去除数据存储层612和/或导电层614的在偏离开口610之外的部分，从而产生图3A、3B所示的存储器单元300。
在一些实例中，第二导电结构320可形成为使得第二导电结构320的侧壁在第一方向上偏离第一导电结构318的侧壁。为此，可以相应地调整偏离开口610的中心相对于第一导电结构318的上表面的中心的偏离和/或数据存储层612的厚度。从而第一导电结构318和第二导电结构320的相应边缘可相对于彼此偏离，例如，如图3A、3B所示。第二导电结构320的底表面的至少部分沿第一方向可以不与第一导电结构318的上表面的任何部分重叠，例如，类似于上述数据存储元件100。
可以基于待形成的数据存储元件的期望结构，例如通过相应地调整沉积或生长时间，来调整数据存储层612的厚度。在一些实例中，数据存储层612的厚度可以选择为使得第二导电结构320的底表面与第一导电结构318的上表面无重叠，类似于图2A的数据存储元件200。在一些实例中，偏离开口610可以延伸到蚀刻停止层316中，并且数据存储层612的厚度可以选择为足够大，使得偏离开口610的在蚀刻停止层316中的部分的底壁和侧壁上的数据存储层612结合为连续突起，类似于图2B的数据存储元件210。从而偏离开口610中数据存储层612的上表面或顶表面可以是大体平坦的，随后可以在其上形成第二导电结构320。在其它实例中，数据存储层612的厚度可以选择为足够小，使得数据存储层612的顶表面包括用于形成第二导电结构320的突起的凹槽，该突起朝向第一导电结构318延伸，类似于图2C的数据存储元件220。
图7示出了根据本公开的一些实例的制造数据存储元件的方法700的流程图。在下文中，使用图9的存储器单元900(参见下文)作为实例来描述方法700。图8A-图8F示出了在制造的各个阶段的工件900A的横截面侧视图。然而，方法700不限于此实例，并且应理解，方法700还可用于制造其它数据存储元件和/或包括数据存储元件的存储器单元，例如本文所述的数据存储元件100、200、210、220及230和/或存储器单元300、400、410及1000。
方法700包括在步骤702中，提供具有第一导电结构的衬底。在此实例中，第一导电结构可以对应于第一MEOL结构318，因此第一MEOL结构318在下文中也称为第一导电结构318。在其它实例中，第一导电结构可对应于数据存储元件100、200、210、220和230中的一者的底部电极104。第一导电结构318可例如包括或由铝、铜、钨、氮化钽、氮化钛、铂、铱、钌或其组合组成。
在一些实例中，工件900A可包括如图8A所示的其它元件，例如具有第一S/D区304A及第二S/D区304B的有源区304，STI区306，层308、310、316中的一者或多者，栅极结构312，介电间隔件314和/或可对应于第二MEOL结构328的第三导电结构328。在一些实例中，图8A-图8F中的与图3B中相同附图标记来标记的元件可以对应于存储器单元300的相应元件。在这方面，参照上面的描述。
在步骤704中，在衬底上沉积数据存储层612和导电层614。数据存储层612可以形成在第一导电结构的上表面上，例如类似于上面关于方法500的步骤510所描述的。数据存储层612可以以大体均匀的厚度沉积。在一些实例中，数据存储层612可沉积在中间蚀刻停止层316上方，例如，如图8B所示。在一些实例中，在步骤702中提供的第一导电结构318可以由保护层覆盖，例如钝化层。步骤704可以包括在形成数据存储层612之前，至少部分地去除保护层以露出第一导电结构318的上表面的部分。在形成数据存储层612之后，在数据存储层612上方形成导电层614，例如类似于上面关于方法500的步骤512所描述的。数据存储层612可以以大体均匀的厚度沉积。导电层614的厚度可以大于数据存储层612的厚度，例如，在数据存储层612的厚度的两倍至十倍之间。在一些实例中，导电层614可以沉积在数据存储层612的整个上表面上方，例如，如图8B所示。
随后，在步骤706中，数据存储层612和导电层614被图案化，以形成包括图案化的数据存储层326和第二导电结构的偏离结构。第二导电结构可以是例如存储器单元900的第一通孔320，因此在下文中第一通孔320也称为第二导电结构320。步骤706例如可以包括在导电层614上沉积并图案化掩模层802，以及使用掩模层802作为掩模执行第一蚀刻，如图8B和图8C所示。掩模层802可以例如包括或由光刻胶和/或硬掩模材料组成，例如氧氮化硅、氮化硅或二氧化硅。第一蚀刻可以例如为单向或垂直蚀刻。第一蚀刻可以去除层612、614的露出部分。在一些实例中，第一蚀刻可在第一导电结构318和/或中间蚀刻停止层316的上表面处停止。数据存储层326的中心和第二导电结构320的中心在平行于第一导电结构318的上表面的第一方向上偏离第一导电结构318的上表面的中心，如图8C所示。在一些实施例中，第一蚀刻可以使图案化的数据存储层326和第一通孔320具有成角度的侧壁，这使得图案化的数据存储层326和第一通孔320随着与衬底302的距离增加而变窄。
在一些实例中，执行第一蚀刻可以包括在第二导电结构320和/或数据存储层326的侧壁上执行横向过蚀刻，例如以形成如图2B的实例中的锥形侧壁。在一些实例中，可使用不同的蚀刻工艺和/或掩模层分别图案化数据存储层612和导电层614。在一个实例中，在沉积数据存储层612之后且在沉积导电层614之前执行额外的蚀刻工艺，以在数据存储层612中形成凹槽(未示出)。随后，在执行如上所述的第一蚀刻之前，在数据存储层612上方沉积导电层614，例如使得数据存储层326围绕第二导电结构320的底表面和侧壁，如图3B的实例所示。
方法700还可包括在步骤708中，在第一导电结构318上方和/或中间蚀刻停止层316上方形成介电层，如图8D所示。第一导电结构318上方的介电层可对应于存储器单元900的第二介电层322，因此在下文中，第一导电结构318上方的介电层也称为介电层322。第二介电层322可以例如包括或由二氧化硅、氮化硅、低k介电质或其组合组成。介电层322可例如通过原子层沉积、化学气相沉积、等离子体气相沉积、旋涂或其组合形成。步骤708还可包括例如通过化学机械抛光来平坦化介电层322，例如以去除介电层322的在第二导电结构320上方的部分，使得介电层322的上表面与第二导电结构322的上表面大体齐平，如图8D所示。
随后，在步骤710中，在一些实例中，例如，如上文关于方法500的步骤504所描述的，开口604可以形成在介电层322中。这可以具体包括在介电层322上沉积和图案化第一掩模层602，以及使用第一掩模层602作为掩模执行第二蚀刻，如图8E所示。
在一些实例中，方法700还可以包括，在步骤712中，在开口604中形成导电结构，例如第二通孔330。如图8F所示，这可以包括在介电层322上沉积导电层606，例如类似于方法500的步骤506。在一些实例中，这还可以包括例如通过化学机械抛光去除导电层606在开口604之外的部分，从而得到图9中所示的存储器单元900。
图9以横截面侧视图示出了根据本公开的一些实例的存储器单元900的示意图。存储器单元900类似于图3A、3B的存储器单元300。因此，图9中的与图3B中相同附图标记来标记的元件可以类似于或对应于存储器单元300的相应元件。在这方面，参照上面的描述。在俯视图中，存储器单元900也可类似于存储器单元300，即图9可对应于存储器单元900沿图3A中的线A-A的横截面侧视图。
存储器单元900与存储器单元300的不同之处在于数据存储元件324的设计。在图9的实例中，存储器单元900的数据存储元件324类似于图1的数据存储元件100。数据存储层326完全被第一通孔320所覆盖。在一些实施例中，数据存储层326可以是设置在第一导电结构或第一MEOL结构318的顶表面与第二导电结构或第一通孔320的底表面之间的大体平坦的结构。第一通孔320和数据存储层326的侧壁被第二介电层322围绕，例如使得侧壁与第二介电层322直接接触。在其它实施例中(未示出)，数据存储层326可包括沿第一MEOL结构318的侧壁和顶表面延伸的阶梯结构。在此类实施例中，数据存储层306可以具有直接在MESL316上方的第一上表面和直接在第一MEOL结构318上方的第二上表面。
图10以横截面侧视图描绘了根据本公开的一些实例的存储器单元1000的示意图。存储器单元1000也类似于图3A、3B的存储器单元300，但在数据存储元件324的设计上不同于存储器单元300。在图10的实例中，第一通孔320和数据存储层326设置在第一MEOL结构318上方。在一些实施例中，数据存储层326沿第一MEOL结构318的侧壁延伸。在一些附加实施例(未示出)中，数据存储层326可以在MEOL结构318的第一上表面上进一步延伸，该第一上表面凹陷，位于MEOL结构318的顶表面下方。第一通孔320和数据存储层326具有锥形侧壁，例如类似于图2B的数据存储元件210。此外，第一通孔320的底表面的边缘和/或数据存储层326的底表面的边缘为圆形或锥形，特别是如图10所示垂直于第一方向延伸的边缘。在一些实施例中，在不受任何理论约束的情况下，使第一通孔320的面向第一MEOL结构318的底边缘为圆形会在该边缘附近产生较弱的电场，从而阻碍在第一通孔320的边缘与第一MEOL结构318的顶表面之间形成导电细丝。在一些实例中，第一通孔320的底部边缘的曲率半径可以例如在1nm到100nm之间，在一个实例中为在5nm到20nm之间。
尽管本公开描述了有关电阻式随机存取存储器(RRAM)器件，但应了解，本公开不限于RRAM器件。相反，本公开也可应用于其它类型的存储器件。例如，本公开可以应用于铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)等。
一些实例涉及存储器件。该存储器件包括：设置在衬底上方的底部电极，底部电极的上表面背向衬底；在底部电极上方的顶部电极，顶部电极具有面向衬底的底表面；布置在底部电极与顶部电极之间的数据存储层，顶部电极的底表面的至少部分沿平行于顶部电极的底表面的第一方向不与底部电极的上表面的任何部分重叠，且底部电极的上表面的至少部分沿第一方向不与顶部电极的下表面的任何部分重叠。在一些实施例中，顶部电极的底表面沿第一方向与底部电极的上表面的部分重叠的面积不超过60％。在一些实施例中，顶部电极的底表面沿第一方向不与底部电极的上表面重叠。在一些实施例中，数据存储层围绕顶部电极的底表面和侧壁。在一些实施例中，数据存储层的底表面包括沿底部电极的侧壁延伸的突起。在一些实施例中，顶部电极的底表面包括朝向底部电极延伸的突起。在一些实施例中，数据存储层包括介电电阻式存储器层。在一些实施例中，底部电极包括锥形侧壁，锥形侧壁在底部电极的面向顶部电极的底表面的边缘处与底部电极的上表面形成锐角；顶部电极包括锥形侧壁，锥形侧壁在顶部电极的面向底部电极的上表面的边缘处与顶部电极的底表面形成钝角。
一些实例涉及存储器件。该存储器件包括：具有第一源极/漏极(S/D)区和第二S/D区的晶体管；在第一介电层中的第一导电结构，第一导电结构电耦合到晶体管的第一S/D区；在第二介电层中的第二导电结构；以及设置在第一导电结构的顶表面和第二导电结构的底表面之间的数据存储层；第一导电结构的顶表面沿第一方向从第一边缘延伸到第二边缘；第二导电结构的底表面沿第一方向从第三边缘延伸到第四边缘；第四边缘在第一方向上相对于第二边缘偏移，使得第二导电结构的底表面跨越第二边缘。在一些实施例中，第三边缘在第一方向上相对于第一边缘偏移。在一些实施例中，存储器件还包括在第一介电层中的第二MEOL结构，第二MEOL结构电耦合到晶体管的第二S/D区；以及在第二介电层中的第一通孔，第二MEOL结构的底表面的中心与第一通孔的顶表面的中心大体对齐。在一些实施例中，第一方向平行于晶体管的沟道，该沟道从第二S/D区延伸到第一S/D区；第一通孔在垂直于第一方向的第二方向上相对于第二导电结构偏移。在一些实施例中，存储器器件还包括在晶体管上方在第一S/D区与第二S/D区之间的栅极结构；以及电耦合到栅极结构的第二通孔，第二通孔在第二方向上布置在第二导电结构与第一通孔之间。
一些实例涉及一种制造存储器件的方法。该方法包括在衬底上方形成第一导电结构；在第一导电结构的上表面的露出部分上方形成数据存储层，数据存储层的中心在平行于第一导电结构的上表面的第一方向上偏离第一导电结构的上表面的中心；以及在数据存储层上方形成第二导电结构。在一些实施例中，该方法还包括在第一导电结构上方形成介电层；以及在介电层中形成开口，该开口露出第一导电结构的上表面的露出部分，开口的中心在第一方向上偏离第一导电结构的上表面的中心，数据存储层和第二导电结构形成在开口中。在一些实施例中，第一导电结构布置在蚀刻停止层中，并且开口露出蚀刻停止层的上表面。在一些实施例中，开口在第一导电结构的上表面下方延伸到蚀刻停止层中。在一些实施例中，数据存储层共形沉积在开口的底壁和侧壁上。在一些实施例中，第二导电结构的底表面沿第一方向不与第一导电结构的上表面重叠。在一些实施例中，第二导电结构的侧壁在第一方向上偏离第一导电结构的侧壁。
应理解，在本书面描述以及下面的权利要求中，术语“第一”、“第二”、“第三”等仅仅是用于方便描述以区分一个附图或一系列附图的不同元件的一般标识符。就其自身而言，这些术语并不暗示这些元件的任何时间排序或结构相近性，并且不旨在描述不同的所示实例和/或未示出的实例中的对应元件。例如，结合第一附图描述的“第一介电层”可以不必对应于结合另一附图描述的“第一介电层”，并且可以不必对应于未示出的实例中的“第一介电层”。
在一些实施例中，一种存储器件，包括：底部电极，设置在衬底上方，其中，所述底部电极的上表面背向所述衬底；顶部电极，在所述底部电极上方，其中，所述顶部电极具有面向所述衬底的底表面；数据存储层，布置在所述底部电极与所述顶部电极之间，其中，所述顶部电极的所述底表面的至少部分沿平行于所述顶部电极的所述底表面的第一方向不与所述底部电极的所述上表面的任何部分重叠；以及其中，所述底部电极的所述上表面的至少部分沿所述第一方向不与所述顶部电极的所述底表面的任何部分重叠。在一些实施例中，顶部电极的所述底表面的不超过60％的沿所述第一方向与所述底部电极的所述上表面的部分重叠。在一些实施例中，顶部电极的所述底表面沿所述第一方向不与所述底部电极的所述上表面重叠。在一些实施例中，数据存储层围绕所述顶部电极的所述底表面和侧壁。在一些实施例中，数据存储层的所述底表面包括沿所述底部电极的侧壁延伸的突起。在一些实施例中，顶部电极的所述底表面包括朝向所述底部电极延伸的突起。在一些实施例中，数据存储层包括介电电阻式存储器层。在一些实施例中，底部电极包括锥形侧壁，所述锥形侧壁在所述底部电极的面向所述顶部电极的所述底表面的边缘处与所述底部电极的所述上表面形成锐角；以及所述顶部电极包括锥形侧壁，所述锥形侧壁在所述顶部电极的面向所述底部电极的所述上表面的边缘处与所述顶部电极的所述底表面形成钝角。
在一些实施例中，一种存储器件，包括：晶体管，包括第一源极/漏极(S/D)区和第二S/D区；第一导电结构，在第一介电层中，所述第一导电结构电耦合到所述晶体管的所述第一S/D区；第二导电结构，在第二介电层中；以及数据存储层，设置在所述第一导电结构的顶表面和所述第二导电结构的底表面之间；其中：所述第一导电结构的所述顶表面沿第一方向从第一边缘延伸至第二边缘；所述第二导电结构的所述底表面沿所述第一方向从第三边缘延伸至第四边缘；以及所述第四边缘在所述第一方向上相对于所述第二边缘偏移，使得所述第二导电结构的所述底表面跨越所述第二边缘。在一些实施例中，第三边缘在所述第一方向上相对于所述第一边缘偏移。在一些实施例中，在所述第一介电层中的第二MEOL结构，所述第二MEOL结构电耦合到所述晶体管的所述第二S/D区；以及在所述第二介电层中的第一通孔，其中，所述第二MEOL结构的底表面的中心与所述第一通孔的顶表面的中心大体对齐。在一些实施例中，第一方向平行于所述晶体管的从所述第二S/D区延伸到所述第一S/D区的沟道；以及所述第一通孔在垂直于所述第一方向的第二方向上相对于所述第二导电结构偏移。在一些实施例中，栅极结构，在所述晶体管上方的所述第一S/D区和所述第二S/D区之间；以及第二通孔，电耦合到所述栅极结构，其中，所述第二通孔布置在所述第二方向上所述第二导电结构和第一通孔之间。
在一些实施例中，一种制造存储器件的方法，所述方法包括：在衬底上方形成第一导电结构；在所述第一导电结构的上表面的露出部分上方形成数据存储层，其中，所述数据存储层的中心在平行于所述第一导电结构的所述上表面的第一方向上偏离所述第一导电结构的所述上表面的中心；以及在所述数据存储层上方形成第二导电结构。在一些实施例中，还包括：在所述第一导电结构上方形成介电层；以及在所述介电层中形成开口，所述开口露出所述第一导电结构的所述上表面的所述露出部分，其中，所述开口的中心在所述第一方向上偏离所述第一导电结构的所述上表面的所述中心，并且其中，所述数据存储层和所述第二导电结构形成于所述开口中。在一些实施例中，第一导电结构布置在蚀刻停止层中，并且所述开口露出所述蚀刻停止层的上表面。在一些实施例中，开口在所述第一导电结构的所述上表面下方延伸到所述蚀刻停止层中。在一些实施例中，数据存储层共形沉积在所述开口的底壁和侧壁上。在一些实施例中，第二导电结构的底表面沿所述第一方向不与所述第一导电结构的上表面重叠。在一些实施例中，第二导电结构的侧壁在所述第一方向上偏离所述第一导电结构的侧壁。
上述内容概述了若干实例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应该理解，他们可以容易地使用本公开作为基础来设计或修改用于实施与本文所介绍的实例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以做出多种变化、替换以及改变。

Claims (10)

1.一种存储器件，包括：
底部电极，设置在衬底上方，其中，所述底部电极的上表面背向所述衬底；
顶部电极，在所述底部电极上方，其中，所述顶部电极具有面向所述衬底的底表面；
数据存储层，布置在所述底部电极与所述顶部电极之间，其中，所述顶部电极的所述底表面的至少部分沿平行于所述顶部电极的所述底表面的第一方向不与所述底部电极的所述上表面的任何部分重叠；以及
其中，所述底部电极的所述上表面的至少部分沿所述第一方向不与所述顶部电极的所述底表面的任何部分重叠。
2.根据权利要求1所述的存储器件，其中，所述顶部电极的所述底表面的不超过60％的沿所述第一方向与所述底部电极的所述上表面的部分重叠。
3.根据权利要求2所述的存储器件，其中，所述顶部电极的所述底表面沿所述第一方向不与所述底部电极的所述上表面重叠。
4.根据权利要求1所述的存储器件，其中，所述数据存储层围绕所述顶部电极的所述底表面和侧壁。
5.根据权利要求1所述的存储器件，其中，所述数据存储层的所述底表面包括沿所述底部电极的侧壁延伸的突起。
6.根据权利要求1所述的存储器件，其中，所述顶部电极的所述底表面包括朝向所述底部电极延伸的突起。
7.根据权利要求1所述的存储器件，其中，所述数据存储层包括介电电阻式存储器层。
8.根据权利要求1所述的存储器件，其中
所述底部电极包括锥形侧壁，所述锥形侧壁在所述底部电极的面向所述顶部电极的所述底表面的边缘处与所述底部电极的所述上表面形成锐角；以及
所述顶部电极包括锥形侧壁，所述锥形侧壁在所述顶部电极的面向所述底部电极的所述上表面的边缘处与所述顶部电极的所述底表面形成钝角。
9.一种存储器件，包括：
晶体管，包括第一源极/漏极(S/D)区和第二S/D区；
第一导电结构，在第一介电层中，所述第一导电结构电耦合到所述晶体管的所述第一S/D区；
第二导电结构，在第二介电层中；以及
数据存储层，设置在所述第一导电结构的顶表面和所述第二导电结构的底表面之间；
其中：
所述第一导电结构的所述顶表面沿第一方向从第一边缘延伸至第二边缘；
所述第二导电结构的所述底表面沿所述第一方向从第三边缘延伸至第四边缘；以及
所述第四边缘在所述第一方向上相对于所述第二边缘偏移，使得所述第二导电结构的所述底表面跨越所述第二边缘。
10.一种制造存储器件的方法，所述方法包括：
在衬底上方形成第一导电结构；
在所述第一导电结构的上表面的露出部分上方形成数据存储层，其中，所述数据存储层的中心在平行于所述第一导电结构的所述上表面的第一方向上偏离所述第一导电结构的所述上表面的中心；以及
在所述数据存储层上方形成第二导电结构。
CN202110111784.5A 2020-08-24 2021-01-27 存储器件及其制造方法 Pending CN113782669A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/000,582 US11837611B2 (en) 2020-08-24 2020-08-24 Data storage element and manufacturing method thereof
US17/000,582 2020-08-24

Publications (1)

Publication Number Publication Date
CN113782669A true CN113782669A (zh) 2021-12-10

Family

ID=78827288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110111784.5A Pending CN113782669A (zh) 2020-08-24 2021-01-27 存储器件及其制造方法

Country Status (5)

Country Link
US (2) US11837611B2 (zh)
KR (1) KR20220025635A (zh)
CN (1) CN113782669A (zh)
DE (1) DE102020122380B3 (zh)
TW (1) TWI782393B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856801B2 (en) * 2020-06-16 2023-12-26 Taiwan Semiconductor Manufacturing Company Limited Threshold voltage-modulated memory device using variable-capacitance and methods of forming the same
US11910722B2 (en) * 2021-12-06 2024-02-20 International Business Machines Corporation Subtractive top via as a bottom electrode contact for an embedded memory

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US20040113192A1 (en) * 2002-12-13 2004-06-17 Wicker Guy C. Phase change memory and method therefor
JP2008159760A (ja) * 2006-12-22 2008-07-10 Sharp Corp 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
TW200834881A (en) * 2007-02-01 2008-08-16 Ind Tech Res Inst Phase-change memory
TW200945642A (en) * 2008-01-28 2009-11-01 Renesas Tech Corp Semiconductor device and a manufacturing method of the semiconductor device
TW201212167A (en) * 2010-05-25 2012-03-16 Micron Technology Inc Resistance variable memory cell structures and methods
JP2012244017A (ja) * 2011-05-20 2012-12-10 Panasonic Corp 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
US20140312296A1 (en) * 2011-06-30 2014-10-23 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN104659206A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 形成电压特性改进的电阻式随机存取存储器及其形成方法
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法
US9853215B1 (en) * 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
US20190115394A1 (en) * 2017-10-13 2019-04-18 United Microelectronics Corp. Semiconductor structure and the method of making the same
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323734B2 (en) 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US20210050517A1 (en) * 2018-04-17 2021-02-18 Nec Corporation Semiconductor device
US11522131B2 (en) * 2020-07-31 2022-12-06 Globalfoundries Singapore Pte Ltd Resistive memory device and methods of making such a resistive memory device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US20040113192A1 (en) * 2002-12-13 2004-06-17 Wicker Guy C. Phase change memory and method therefor
JP2008159760A (ja) * 2006-12-22 2008-07-10 Sharp Corp 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置
TW200834881A (en) * 2007-02-01 2008-08-16 Ind Tech Res Inst Phase-change memory
TW200945642A (en) * 2008-01-28 2009-11-01 Renesas Tech Corp Semiconductor device and a manufacturing method of the semiconductor device
TW201212167A (en) * 2010-05-25 2012-03-16 Micron Technology Inc Resistance variable memory cell structures and methods
JP2012244017A (ja) * 2011-05-20 2012-12-10 Panasonic Corp 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
US20140312296A1 (en) * 2011-06-30 2014-10-23 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
CN104659206A (zh) * 2013-11-15 2015-05-27 台湾积体电路制造股份有限公司 形成电压特性改进的电阻式随机存取存储器及其形成方法
CN106972038A (zh) * 2016-01-14 2017-07-21 台湾积体电路制造股份有限公司 集成电路及形成电阻式随机存取存储器单元的方法
US9853215B1 (en) * 2016-12-01 2017-12-26 Macronix International Co., Ltd. Resistance switching memory device and method of manufacturing the same
US20190115394A1 (en) * 2017-10-13 2019-04-18 United Microelectronics Corp. Semiconductor structure and the method of making the same
CN111092152A (zh) * 2018-10-23 2020-05-01 台湾积体电路制造股份有限公司 存储单元和用于制造存储单元的方法

Also Published As

Publication number Publication date
TW202209722A (zh) 2022-03-01
KR20230007297A (ko) 2023-01-12
KR20220025635A (ko) 2022-03-03
US20230378202A1 (en) 2023-11-23
US20220059580A1 (en) 2022-02-24
US11837611B2 (en) 2023-12-05
TWI782393B (zh) 2022-11-01
DE102020122380B3 (de) 2021-12-30

Similar Documents

Publication Publication Date Title
US10038139B2 (en) One transistor and one resistive random access memory (RRAM) structure with spacer
US10504963B2 (en) RRAM memory cell with multiple filaments
US10109793B2 (en) Bottom electrode for RRAM structure
US9431604B2 (en) Resistive random access memory (RRAM) and method of making
US10950784B2 (en) RRAM with a barrier layer
TWI776362B (zh) 記憶體胞元及其製造方法
CN113140588A (zh) 存储器件及其制造方法
US20230378202A1 (en) Data storage element and manufacturing method thereof
US20200075857A1 (en) Top electrode last scheme for memory cell to prevent metal redeposit
KR20230025831A (ko) 사이클링을 향상시키기 위한 높은 전자 친화도 유전체 층
CN114566197A (zh) 混合存储器器件及其形成方法
KR20210148857A (ko) 메모리 디바이스용 백 엔드 오브 라인 선택기
CN113285018A (zh) 集成芯片、存储器器件及其形成方法
US11289157B1 (en) Memory device
KR102661235B1 (ko) 데이터 스토리지 엘리먼트 및 그 제조 방법
CN114975511A (zh) 存储器件及其操作方法
US10164183B2 (en) Semiconductor device and manufacturing method thereof
CN110660908A (zh) 存储器装置及其制造方法
US20230262991A1 (en) Ferroelectric memory device with leakage barrier layers
US11751405B2 (en) Integrated circuit and method for fabricating the same
US20220367493A1 (en) Interface film to mitigate size effect of memory device
CN114583047A (zh) 存储器器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination